Home
last modified time | relevance | path

Searched refs:APBPERIPH_BASE (Results 1 – 25 of 53) sorted by relevance

123

/hal_stm32-latest/stm32cube/stm32f0xx/soc/
Dstm32f030xc.h444 #define APBPERIPH_BASE PERIPH_BASE macro
449 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
450 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
451 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
452 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
453 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
454 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
455 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
456 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
457 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
[all …]
Dstm32f070xb.h481 #define APBPERIPH_BASE PERIPH_BASE macro
486 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
487 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
488 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
489 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
490 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
491 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
492 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
493 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
494 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
[all …]
Dstm32f071xb.h542 #define APBPERIPH_BASE PERIPH_BASE macro
547 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
548 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
549 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
550 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
551 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
552 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
553 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
554 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
555 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
[all …]
Dstm32f030x8.h438 #define APBPERIPH_BASE PERIPH_BASE macro
443 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
444 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
445 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
446 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
447 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
448 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
449 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
450 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
451 #define I2C1_BASE (APBPERIPH_BASE + 0x00005400UL)
[all …]
Dstm32f058xx.h521 #define APBPERIPH_BASE PERIPH_BASE macro
526 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
527 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
528 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
529 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
530 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
531 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
532 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
533 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
534 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
[all …]
Dstm32f051x8.h522 #define APBPERIPH_BASE PERIPH_BASE macro
527 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
528 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
529 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
530 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
531 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
532 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
533 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
534 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
535 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
[all …]
Dstm32f070x6.h472 #define APBPERIPH_BASE PERIPH_BASE macro
477 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
478 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
479 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
480 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
481 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
482 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
483 #define I2C1_BASE (APBPERIPH_BASE + 0x00005400UL)
484 #define USB_BASE (APBPERIPH_BASE + 0x00005C00UL) /*!< USB_IP Peripheral Registers base…
485 #define USB_PMAADDR (APBPERIPH_BASE + 0x00006000UL) /*!< USB_IP Packet Memory Area base a…
[all …]
/hal_stm32-latest/stm32cube/stm32l0xx/soc/
Dstm32l081xx.h540 #define APBPERIPH_BASE PERIPH_BASE macro
544 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
545 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
546 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
547 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
548 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
549 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
550 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
551 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
552 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
[all …]
Dstm32l071xx.h521 #define APBPERIPH_BASE PERIPH_BASE macro
525 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
526 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
527 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
528 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
529 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
530 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
531 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
532 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
533 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
[all …]
Dstm32l051xx.h511 #define APBPERIPH_BASE PERIPH_BASE macro
515 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
516 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
517 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
518 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
519 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
520 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
521 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
522 #define LPUART1_BASE (APBPERIPH_BASE + 0x00004800UL)
523 #define I2C1_BASE (APBPERIPH_BASE + 0x00005400UL)
[all …]
Dstm32l073xx.h638 #define APBPERIPH_BASE PERIPH_BASE macro
642 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
643 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
644 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
645 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
646 #define LCD_BASE (APBPERIPH_BASE + 0x00002400UL)
647 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
648 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
649 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
650 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
[all …]
Dstm32l083xx.h657 #define APBPERIPH_BASE PERIPH_BASE macro
661 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
662 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
663 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
664 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
665 #define LCD_BASE (APBPERIPH_BASE + 0x00002400UL)
666 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
667 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
668 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
669 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
[all …]
Dstm32l072xx.h624 #define APBPERIPH_BASE PERIPH_BASE macro
628 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
629 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
630 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
631 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
632 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
633 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
634 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
635 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
636 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
[all …]
Dstm32l082xx.h643 #define APBPERIPH_BASE PERIPH_BASE macro
647 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
648 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
649 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
650 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
651 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
652 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
653 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
654 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
655 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
[all …]
Dstm32l053xx.h623 #define APBPERIPH_BASE PERIPH_BASE macro
627 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
628 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
629 #define LCD_BASE (APBPERIPH_BASE + 0x00002400UL)
630 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
631 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
632 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
633 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
634 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
635 #define LPUART1_BASE (APBPERIPH_BASE + 0x00004800UL)
[all …]
Dstm32l052xx.h609 #define APBPERIPH_BASE PERIPH_BASE macro
613 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
614 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
615 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
616 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
617 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
618 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
619 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
620 #define LPUART1_BASE (APBPERIPH_BASE + 0x00004800UL)
621 #define I2C1_BASE (APBPERIPH_BASE + 0x00005400UL)
[all …]
Dstm32l062xx.h628 #define APBPERIPH_BASE PERIPH_BASE macro
632 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
633 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
634 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
635 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
636 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
637 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
638 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
639 #define LPUART1_BASE (APBPERIPH_BASE + 0x00004800UL)
640 #define I2C1_BASE (APBPERIPH_BASE + 0x00005400UL)
[all …]
Dstm32l063xx.h642 #define APBPERIPH_BASE PERIPH_BASE macro
646 #define TIM2_BASE (APBPERIPH_BASE + 0x00000000UL)
647 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
648 #define LCD_BASE (APBPERIPH_BASE + 0x00002400UL)
649 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
650 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
651 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
652 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
653 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
654 #define LPUART1_BASE (APBPERIPH_BASE + 0x00004800UL)
[all …]
/hal_stm32-latest/stm32cube/stm32g0xx/soc/
Dstm32g0c1xx.h801 #define APBPERIPH_BASE (PERIPH_BASE) macro
806 #define TIM2_BASE (APBPERIPH_BASE + 0UL)
807 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
808 #define TIM4_BASE (APBPERIPH_BASE + 0x00000800UL)
809 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
810 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
811 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
812 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
813 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
814 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
[all …]
Dstm32g0b1xx.h759 #define APBPERIPH_BASE (PERIPH_BASE) macro
764 #define TIM2_BASE (APBPERIPH_BASE + 0UL)
765 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
766 #define TIM4_BASE (APBPERIPH_BASE + 0x00000800UL)
767 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
768 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
769 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
770 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
771 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
772 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
[all …]
Dstm32g071xx.h645 #define APBPERIPH_BASE (PERIPH_BASE) macro
650 #define TIM2_BASE (APBPERIPH_BASE + 0UL)
651 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
652 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
653 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
654 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
655 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
656 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
657 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
658 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
[all …]
Dstm32g081xx.h687 #define APBPERIPH_BASE (PERIPH_BASE) macro
692 #define TIM2_BASE (APBPERIPH_BASE + 0UL)
693 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
694 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
695 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
696 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
697 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
698 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
699 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
700 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
[all …]
Dstm32g051xx.h606 #define APBPERIPH_BASE (PERIPH_BASE) macro
611 #define TIM2_BASE (APBPERIPH_BASE + 0UL)
612 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
613 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
614 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
615 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
616 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
617 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
618 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
619 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
[all …]
/hal_stm32-latest/stm32cube/stm32u0xx/soc/
Dstm32u083xx.h846 #define APBPERIPH_BASE PERIPH_BASE macro
850 #define TIM2_BASE (APBPERIPH_BASE + 0x0000UL)
851 #define TIM3_BASE (APBPERIPH_BASE + 0x0400UL)
852 #define TIM6_BASE (APBPERIPH_BASE + 0x1000UL)
853 #define TIM7_BASE (APBPERIPH_BASE + 0x1400UL)
854 #define LCD_BASE (APBPERIPH_BASE + 0x2400UL)
855 #define RTC_BASE (APBPERIPH_BASE + 0x2800UL)
856 #define WWDG_BASE (APBPERIPH_BASE + 0x2C00UL)
857 #define IWDG_BASE (APBPERIPH_BASE + 0x3000UL)
858 #define SPI2_BASE (APBPERIPH_BASE + 0x3800UL)
[all …]
Dstm32u073xx.h812 #define APBPERIPH_BASE PERIPH_BASE macro
816 #define TIM2_BASE (APBPERIPH_BASE + 0x0000UL)
817 #define TIM3_BASE (APBPERIPH_BASE + 0x0400UL)
818 #define TIM6_BASE (APBPERIPH_BASE + 0x1000UL)
819 #define TIM7_BASE (APBPERIPH_BASE + 0x1400UL)
820 #define LCD_BASE (APBPERIPH_BASE + 0x2400UL)
821 #define RTC_BASE (APBPERIPH_BASE + 0x2800UL)
822 #define WWDG_BASE (APBPERIPH_BASE + 0x2C00UL)
823 #define IWDG_BASE (APBPERIPH_BASE + 0x3000UL)
824 #define SPI2_BASE (APBPERIPH_BASE + 0x3800UL)
[all …]

123