Lines Matching refs:APBPERIPH_BASE
759 #define APBPERIPH_BASE (PERIPH_BASE) macro
764 #define TIM2_BASE (APBPERIPH_BASE + 0UL)
765 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
766 #define TIM4_BASE (APBPERIPH_BASE + 0x00000800UL)
767 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
768 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
769 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
770 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
771 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
772 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
773 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
774 #define SPI3_BASE (APBPERIPH_BASE + 0x00003C00UL)
775 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
776 #define USART3_BASE (APBPERIPH_BASE + 0x00004800UL)
777 #define USART4_BASE (APBPERIPH_BASE + 0x00004C00UL)
778 #define USART5_BASE (APBPERIPH_BASE + 0x00005000UL)
779 #define I2C1_BASE (APBPERIPH_BASE + 0x00005400UL)
780 #define I2C2_BASE (APBPERIPH_BASE + 0x00005800UL)
781 #define USB_BASE (APBPERIPH_BASE + 0x00005C00UL) /*!< USB_IP Peripheral Registers bas…
782 #define FDCAN1_BASE (APBPERIPH_BASE + 0x00006400UL)
783 #define FDCAN_CONFIG_BASE (APBPERIPH_BASE + 0x00006500UL) /*!< FDCAN configuration registers b…
784 #define FDCAN2_BASE (APBPERIPH_BASE + 0x00006800UL)
785 #define CRS_BASE (APBPERIPH_BASE + 0x00006C00UL)
786 #define PWR_BASE (APBPERIPH_BASE + 0x00007000UL)
787 #define DAC1_BASE (APBPERIPH_BASE + 0x00007400UL)
788 #define DAC_BASE (APBPERIPH_BASE + 0x00007400UL) /* Kept for legacy purpose */
789 #define CEC_BASE (APBPERIPH_BASE + 0x00007800UL)
790 #define LPTIM1_BASE (APBPERIPH_BASE + 0x00007C00UL)
791 #define LPUART1_BASE (APBPERIPH_BASE + 0x00008000UL)
792 #define LPUART2_BASE (APBPERIPH_BASE + 0x00008400UL)
793 #define I2C3_BASE (APBPERIPH_BASE + 0x00008800UL)
794 #define LPTIM2_BASE (APBPERIPH_BASE + 0x00009400UL)
795 #define USB_DRD_BASE (APBPERIPH_BASE + 0x00005C00UL) /*!< USB_DRD_IP Peripheral Registers …
796 #define USB_DRD_PMAADDR (APBPERIPH_BASE + 0x00009800UL) /*!< USB_DRD_IP Packet Memory Area ba…
797 #define UCPD1_BASE (APBPERIPH_BASE + 0x0000A000UL)
798 #define UCPD2_BASE (APBPERIPH_BASE + 0x0000A400UL)
799 #define TAMP_BASE (APBPERIPH_BASE + 0x0000B000UL)
800 #define SRAMCAN_BASE (APBPERIPH_BASE + 0x0000B400UL)
801 #define SYSCFG_BASE (APBPERIPH_BASE + 0x00010000UL)
802 #define VREFBUF_BASE (APBPERIPH_BASE + 0x00010030UL)
806 #define ADC1_BASE (APBPERIPH_BASE + 0x00012400UL)
807 #define ADC1_COMMON_BASE (APBPERIPH_BASE + 0x00012708UL)
809 #define TIM1_BASE (APBPERIPH_BASE + 0x00012C00UL)
810 #define SPI1_BASE (APBPERIPH_BASE + 0x00013000UL)
811 #define USART1_BASE (APBPERIPH_BASE + 0x00013800UL)
812 #define USART6_BASE (APBPERIPH_BASE + 0x00013C00UL)
813 #define TIM15_BASE (APBPERIPH_BASE + 0x00014000UL)
814 #define TIM16_BASE (APBPERIPH_BASE + 0x00014400UL)
815 #define TIM17_BASE (APBPERIPH_BASE + 0x00014800UL)
816 #define DBG_BASE (APBPERIPH_BASE + 0x00015800UL)