Lines Matching refs:APBPERIPH_BASE
801 #define APBPERIPH_BASE (PERIPH_BASE) macro
806 #define TIM2_BASE (APBPERIPH_BASE + 0UL)
807 #define TIM3_BASE (APBPERIPH_BASE + 0x00000400UL)
808 #define TIM4_BASE (APBPERIPH_BASE + 0x00000800UL)
809 #define TIM6_BASE (APBPERIPH_BASE + 0x00001000UL)
810 #define TIM7_BASE (APBPERIPH_BASE + 0x00001400UL)
811 #define TIM14_BASE (APBPERIPH_BASE + 0x00002000UL)
812 #define RTC_BASE (APBPERIPH_BASE + 0x00002800UL)
813 #define WWDG_BASE (APBPERIPH_BASE + 0x00002C00UL)
814 #define IWDG_BASE (APBPERIPH_BASE + 0x00003000UL)
815 #define SPI2_BASE (APBPERIPH_BASE + 0x00003800UL)
816 #define SPI3_BASE (APBPERIPH_BASE + 0x00003C00UL)
817 #define USART2_BASE (APBPERIPH_BASE + 0x00004400UL)
818 #define USART3_BASE (APBPERIPH_BASE + 0x00004800UL)
819 #define USART4_BASE (APBPERIPH_BASE + 0x00004C00UL)
820 #define USART5_BASE (APBPERIPH_BASE + 0x00005000UL)
821 #define I2C1_BASE (APBPERIPH_BASE + 0x00005400UL)
822 #define I2C2_BASE (APBPERIPH_BASE + 0x00005800UL)
823 #define USB_BASE (APBPERIPH_BASE + 0x00005C00UL) /*!< USB_IP Peripheral Registers bas…
824 #define FDCAN1_BASE (APBPERIPH_BASE + 0x00006400UL)
825 #define FDCAN_CONFIG_BASE (APBPERIPH_BASE + 0x00006500UL) /*!< FDCAN configuration registers b…
826 #define FDCAN2_BASE (APBPERIPH_BASE + 0x00006800UL)
827 #define CRS_BASE (APBPERIPH_BASE + 0x00006C00UL)
828 #define PWR_BASE (APBPERIPH_BASE + 0x00007000UL)
829 #define DAC1_BASE (APBPERIPH_BASE + 0x00007400UL)
830 #define DAC_BASE (APBPERIPH_BASE + 0x00007400UL) /* Kept for legacy purpose */
831 #define CEC_BASE (APBPERIPH_BASE + 0x00007800UL)
832 #define LPTIM1_BASE (APBPERIPH_BASE + 0x00007C00UL)
833 #define LPUART1_BASE (APBPERIPH_BASE + 0x00008000UL)
834 #define LPUART2_BASE (APBPERIPH_BASE + 0x00008400UL)
835 #define I2C3_BASE (APBPERIPH_BASE + 0x00008800UL)
836 #define LPTIM2_BASE (APBPERIPH_BASE + 0x00009400UL)
837 #define USB_DRD_BASE (APBPERIPH_BASE + 0x00005C00UL) /*!< USB_DRD_IP Peripheral Registers …
838 #define USB_DRD_PMAADDR (APBPERIPH_BASE + 0x00009800UL) /*!< USB_DRD_IP Packet Memory Area ba…
839 #define UCPD1_BASE (APBPERIPH_BASE + 0x0000A000UL)
840 #define UCPD2_BASE (APBPERIPH_BASE + 0x0000A400UL)
841 #define TAMP_BASE (APBPERIPH_BASE + 0x0000B000UL)
842 #define SRAMCAN_BASE (APBPERIPH_BASE + 0x0000B400UL)
843 #define SYSCFG_BASE (APBPERIPH_BASE + 0x00010000UL)
844 #define VREFBUF_BASE (APBPERIPH_BASE + 0x00010030UL)
848 #define ADC1_BASE (APBPERIPH_BASE + 0x00012400UL)
849 #define ADC1_COMMON_BASE (APBPERIPH_BASE + 0x00012708UL)
851 #define TIM1_BASE (APBPERIPH_BASE + 0x00012C00UL)
852 #define SPI1_BASE (APBPERIPH_BASE + 0x00013000UL)
853 #define USART1_BASE (APBPERIPH_BASE + 0x00013800UL)
854 #define USART6_BASE (APBPERIPH_BASE + 0x00013C00UL)
855 #define TIM15_BASE (APBPERIPH_BASE + 0x00014000UL)
856 #define TIM16_BASE (APBPERIPH_BASE + 0x00014400UL)
857 #define TIM17_BASE (APBPERIPH_BASE + 0x00014800UL)
858 #define DBG_BASE (APBPERIPH_BASE + 0x00015800UL)