Home
last modified time | relevance | path

Searched refs:RCC_APBENR2_ADCEN (Results 1 – 24 of 24) sorted by relevance

/hal_stm32-latest/stm32cube/stm32c0xx/drivers/include/
Dstm32c0xx_hal_rcc.h992 SET_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN); \
994 … tmpreg = READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN); \
1005 #define __HAL_RCC_ADC_CLK_DISABLE() CLEAR_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN)
1124 #define __HAL_RCC_ADC_IS_CLK_ENABLED() (READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN) != 0U)
1133 #define __HAL_RCC_ADC_IS_CLK_DISABLED() (READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN) == 0U)
Dstm32c0xx_ll_bus.h126 #define LL_APB1_GRP2_PERIPH_ADC RCC_APBENR2_ADCEN
/hal_stm32-latest/stm32cube/stm32u0xx/drivers/include/
Dstm32u0xx_hal_rcc.h1199 SET_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN); \
1201 … tmpreg = READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN); \
1221 #define __HAL_RCC_ADC_CLK_DISABLE() CLEAR_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN)
1432 #define __HAL_RCC_ADC_IS_CLK_ENABLED() (READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN) != 0U)
1450 #define __HAL_RCC_ADC_IS_CLK_DISABLED() (READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN) == 0U)
Dstm32u0xx_ll_bus.h152 #define LL_APB1_GRP2_PERIPH_ADC RCC_APBENR2_ADCEN
/hal_stm32-latest/stm32cube/stm32g0xx/drivers/include/
Dstm32g0xx_hal_rcc.h1362 SET_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN); \
1364 … tmpreg = READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN); \
1449 #define __HAL_RCC_ADC_CLK_DISABLE() CLEAR_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN)
1681 #define __HAL_RCC_ADC_IS_CLK_ENABLED() (READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN) != 0U)
1693 #define __HAL_RCC_ADC_IS_CLK_DISABLED() (READ_BIT(RCC->APBENR2, RCC_APBENR2_ADCEN) == 0U)
Dstm32g0xx_ll_bus.h196 #define LL_APB2_GRP1_PERIPH_ADC RCC_APBENR2_ADCEN
/hal_stm32-latest/stm32cube/stm32c0xx/soc/
Dstm32c011xx.h4131 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32c031xx.h4291 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32c071xx.h4759 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
/hal_stm32-latest/stm32cube/stm32g0xx/soc/
Dstm32g030xx.h4367 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g050xx.h4404 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g070xx.h4545 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g031xx.h4581 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g041xx.h4829 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g051xx.h4941 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g061xx.h5189 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g071xx.h5306 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g081xx.h5554 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g0b0xx.h5594 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g0c1xx.h6912 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32g0b1xx.h6664 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
/hal_stm32-latest/stm32cube/stm32u0xx/soc/
Dstm32u031xx.h5449 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32u083xx.h6283 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro
Dstm32u073xx.h6019 #define RCC_APBENR2_ADCEN RCC_APBENR2_ADCEN_Msk macro