Home
last modified time | relevance | path

Searched refs:STM32_CLOCK_REG_MASK (Results 1 – 21 of 21) sorted by relevance

/Zephyr-latest/include/zephyr/dt-bindings/clock/
Dstm32l1_clock.h29 #define STM32_CLOCK_REG_MASK 0xFFU macro
52 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32wb0_clock.h30 #define STM32_CLOCK_REG_MASK (0xFFFFU) macro
53 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f1_clock.h31 #define STM32_CLOCK_REG_MASK 0xFFU macro
54 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32l0_clock.h34 #define STM32_CLOCK_REG_MASK 0xFFU macro
57 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f0_clock.h33 #define STM32_CLOCK_REG_MASK 0xFFU macro
56 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f4_clock.h46 #define STM32_CLOCK_REG_MASK 0xFFU macro
69 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32c0_clock.h32 #define STM32_CLOCK_REG_MASK 0xFFU macro
55 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32wb_clock.h41 #define STM32_CLOCK_REG_MASK 0xFFU macro
64 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32wl_clock.h41 #define STM32_CLOCK_REG_MASK 0xFFU macro
64 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32u0_clock.h39 #define STM32_CLOCK_REG_MASK 0xFFU macro
62 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32wba_clock.h62 #define STM32_CLOCK_REG_MASK 0xFFU macro
72 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f3_clock.h34 #define STM32_CLOCK_REG_MASK 0xFFU macro
57 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32g0_clock.h38 #define STM32_CLOCK_REG_MASK 0xFFU macro
61 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32g4_clock.h42 #define STM32_CLOCK_REG_MASK 0xFFU macro
65 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32f7_clock.h44 #define STM32_CLOCK_REG_MASK 0xFFU macro
67 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32l4_clock.h40 #define STM32_CLOCK_REG_MASK 0xFFU macro
63 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32h7rs_clock.h57 #define STM32_CLOCK_REG_MASK 0xFFU macro
80 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32h7_clock.h61 #define STM32_CLOCK_REG_MASK 0xFFU macro
84 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32u5_clock.h55 #define STM32_CLOCK_REG_MASK 0xFFU macro
78 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
Dstm32h5_clock.h54 #define STM32_CLOCK_REG_MASK 0xFFU macro
77 ((((reg) & STM32_CLOCK_REG_MASK) << STM32_CLOCK_REG_SHIFT) | \
/Zephyr-latest/include/zephyr/drivers/clock_control/
Dstm32_clock_control.h477 (((clock) >> STM32_CLOCK_REG_SHIFT) & STM32_CLOCK_REG_MASK)