Home
last modified time | relevance | path

Searched refs:STM32_MCO_CFGR (Results 1 – 13 of 13) sorted by relevance

/Zephyr-latest/include/zephyr/dt-bindings/clock/
Dstm32f4_clock.h82 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0x3, 21, CFGR_REG)
83 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0x7, 24, CFGR_REG)
84 #define MCO2_SEL(val) STM32_MCO_CFGR(val, 0x3, 30, CFGR_REG)
85 #define MCO2_PRE(val) STM32_MCO_CFGR(val, 0x7, 27, CFGR_REG)
Dstm32c0_clock.h79 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0x7, 24, CFGR1_REG)
80 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0x7, 28, CFGR1_REG)
81 #define MCO2_SEL(val) STM32_MCO_CFGR(val, 0x7, 16, CFGR1_REG)
82 #define MCO2_PRE(val) STM32_MCO_CFGR(val, 0x7, 20, CFGR1_REG)
Dstm32f7_clock.h81 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0x3, 21, CFGR_REG)
82 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0x7, 24, CFGR_REG)
83 #define MCO2_SEL(val) STM32_MCO_CFGR(val, 0x3, 30, CFGR_REG)
84 #define MCO2_PRE(val) STM32_MCO_CFGR(val, 0x7, 27, CFGR_REG)
Dstm32h7rs_clock.h135 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0x7, 22, CFGR_REG)
136 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0xF, 18, CFGR_REG)
137 #define MCO2_SEL(val) STM32_MCO_CFGR(val, 0x7, 29, CFGR_REG)
138 #define MCO2_PRE(val) STM32_MCO_CFGR(val, 0xF, 25, CFGR_REG)
Dstm32f0_clock.h80 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0xF, 24, CFGR1_REG)
81 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0x7, 28, CFGR1_REG)
Dstm32h7_clock.h139 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0xF, 22, CFGR_REG)
140 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0x7, 18, CFGR_REG)
141 #define MCO2_SEL(val) STM32_MCO_CFGR(val, 0xF, 29, CFGR_REG)
142 #define MCO2_PRE(val) STM32_MCO_CFGR(val, 0x7, 25, CFGR_REG)
Dstm32f10x_clock.h22 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0xF, 24, CFGR1_REG)
Dstm32h5_clock.h154 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0x7, 22, CFGR1_REG)
155 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0xF, 18, CFGR1_REG)
156 #define MCO2_SEL(val) STM32_MCO_CFGR(val, 0x7, 25, CFGR1_REG)
157 #define MCO2_PRE(val) STM32_MCO_CFGR(val, 0xF, 29, CFGR1_REG)
Dstm32f3_clock.h72 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0x7, 24, CFGR_REG)
73 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0x7, 28, CFGR_REG)
Dstm32_common_clocks.h47 #define STM32_MCO_CFGR(val, mask, shift, reg) \ macro
Dstm32l4_clock.h109 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0xF, 24, CFGR_REG)
110 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0x7, 28, CFGR_REG)
Dstm32f1_clock.h74 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0x7, 24, CFGR1_REG)
Dstm32u5_clock.h139 #define MCO1_SEL(val) STM32_MCO_CFGR(val, 0xF, 24, CFGR1_REG)
140 #define MCO1_PRE(val) STM32_MCO_CFGR(val, 0x7, 28, CFGR1_REG)