Home
last modified time | relevance | path

Searched refs:RI_ASCR2_GR6_Pos (Results 1 – 22 of 22) sorted by relevance

/hal_stm32-latest/stm32cube/stm32l1xx/soc/
Dstm32l100xc.h5818 #define RI_ASCR2_GR6_Pos (4U) macro
5819 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
5821 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
5822 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
5823 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
5824 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l151xc.h6007 #define RI_ASCR2_GR6_Pos (4U) macro
6008 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6010 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6011 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6012 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6013 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l151xca.h6041 #define RI_ASCR2_GR6_Pos (4U) macro
6042 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6044 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6045 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6046 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6047 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l151xdx.h6106 #define RI_ASCR2_GR6_Pos (4U) macro
6107 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6109 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6110 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6111 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6112 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l151xe.h6106 #define RI_ASCR2_GR6_Pos (4U) macro
6107 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6109 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6110 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6111 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6112 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l152xc.h6136 #define RI_ASCR2_GR6_Pos (4U) macro
6137 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6139 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6140 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6141 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6142 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l152xca.h6191 #define RI_ASCR2_GR6_Pos (4U) macro
6192 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6194 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6195 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6196 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6197 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l152xdx.h6256 #define RI_ASCR2_GR6_Pos (4U) macro
6257 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6259 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6260 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6261 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6262 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l152xe.h6256 #define RI_ASCR2_GR6_Pos (4U) macro
6257 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6259 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6260 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6261 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6262 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l162xc.h6275 #define RI_ASCR2_GR6_Pos (4U) macro
6276 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6278 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6279 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6280 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6281 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l162xca.h6330 #define RI_ASCR2_GR6_Pos (4U) macro
6331 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6333 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6334 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6335 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6336 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l162xdx.h6395 #define RI_ASCR2_GR6_Pos (4U) macro
6396 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6398 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6399 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6400 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6401 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l162xe.h6395 #define RI_ASCR2_GR6_Pos (4U) macro
6396 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6398 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6399 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6400 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6401 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l151xd.h6741 #define RI_ASCR2_GR6_Pos (4U) macro
6742 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6744 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6745 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6746 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6747 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l152xd.h6891 #define RI_ASCR2_GR6_Pos (4U) macro
6892 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
6894 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
6895 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
6896 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
6897 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l162xd.h7030 #define RI_ASCR2_GR6_Pos (4U) macro
7031 #define RI_ASCR2_GR6_Msk (0x1800003UL << RI_ASCR2_GR6_Pos) /*!< 0x18000030 */
7033 #define RI_ASCR2_GR6_1 (0x0000001UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
7034 #define RI_ASCR2_GR6_2 (0x0000002UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
7035 #define RI_ASCR2_GR6_3 (0x0800000UL << RI_ASCR2_GR6_Pos) /*!< 0x08000000 */
7036 #define RI_ASCR2_GR6_4 (0x1000000UL << RI_ASCR2_GR6_Pos) /*!< 0x10000000 */
Dstm32l152xb.h5562 #define RI_ASCR2_GR6_Pos (4U) macro
5563 #define RI_ASCR2_GR6_Msk (0x3UL << RI_ASCR2_GR6_Pos) /*!< 0x00000030 */
5565 #define RI_ASCR2_GR6_1 (0x1UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
5566 #define RI_ASCR2_GR6_2 (0x2UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
Dstm32l152xba.h5623 #define RI_ASCR2_GR6_Pos (4U) macro
5624 #define RI_ASCR2_GR6_Msk (0x3UL << RI_ASCR2_GR6_Pos) /*!< 0x00000030 */
5626 #define RI_ASCR2_GR6_1 (0x1UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
5627 #define RI_ASCR2_GR6_2 (0x2UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
Dstm32l100xba.h5608 #define RI_ASCR2_GR6_Pos (4U) macro
5609 #define RI_ASCR2_GR6_Msk (0x3UL << RI_ASCR2_GR6_Pos) /*!< 0x00000030 */
5611 #define RI_ASCR2_GR6_1 (0x1UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
5612 #define RI_ASCR2_GR6_2 (0x2UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
Dstm32l100xb.h5460 #define RI_ASCR2_GR6_Pos (4U) macro
5461 #define RI_ASCR2_GR6_Msk (0x3UL << RI_ASCR2_GR6_Pos) /*!< 0x00000030 */
5463 #define RI_ASCR2_GR6_1 (0x1UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
5464 #define RI_ASCR2_GR6_2 (0x2UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
Dstm32l151xb.h5412 #define RI_ASCR2_GR6_Pos (4U) macro
5413 #define RI_ASCR2_GR6_Msk (0x3UL << RI_ASCR2_GR6_Pos) /*!< 0x00000030 */
5415 #define RI_ASCR2_GR6_1 (0x1UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
5416 #define RI_ASCR2_GR6_2 (0x2UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */
Dstm32l151xba.h5488 #define RI_ASCR2_GR6_Pos (4U) macro
5489 #define RI_ASCR2_GR6_Msk (0x3UL << RI_ASCR2_GR6_Pos) /*!< 0x00000030 */
5491 #define RI_ASCR2_GR6_1 (0x1UL << RI_ASCR2_GR6_Pos) /*!< 0x00000010 */
5492 #define RI_ASCR2_GR6_2 (0x2UL << RI_ASCR2_GR6_Pos) /*!< 0x00000020 */