Home
last modified time | relevance | path

Searched refs:OSC_CR_ERCLKEN_MASK (Results 1 – 25 of 30) sorted by relevance

12

/hal_nxp-2.7.6/mcux/devices/MKL25Z4/
Dfsl_clock.h375 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1016 reg &= ~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK); in OSC_SetExtRefClkConfig()
Dfsl_clock.c337 if (OSC0->CR & OSC_CR_ERCLKEN_MASK) in CLOCK_GetOsc0ErClkFreq()
874 if ((kOSC_ModeExt != config->workMode) && (OSC0->CR & OSC_CR_ERCLKEN_MASK)) in CLOCK_InitOsc0()
DMKL25Z4.h2881 #define OSC_CR_ERCLKEN_MASK (0x80U) macro
2883 … (((uint8_t)(((uint8_t)(x)) << OSC_CR_ERCLKEN_SHIFT)) & OSC_CR_ERCLKEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW22D5/
Dfsl_clock.h404 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1077 reg &= ~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK); in OSC_SetExtRefClkConfig()
Dfsl_clock.c357 if (OSC0->CR & OSC_CR_ERCLKEN_MASK) in CLOCK_GetOsc0ErClkFreq()
957 if ((kOSC_ModeExt != config->workMode) && (OSC0->CR & OSC_CR_ERCLKEN_MASK)) in CLOCK_InitOsc0()
DMKW22D5.h5228 #define OSC_CR_ERCLKEN_MASK (0x80U) macro
5230 … (((uint8_t)(((uint8_t)(x)) << OSC_CR_ERCLKEN_SHIFT)) & OSC_CR_ERCLKEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKW24D5/
Dfsl_clock.h404 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1077 reg &= ~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK); in OSC_SetExtRefClkConfig()
Dfsl_clock.c357 if (OSC0->CR & OSC_CR_ERCLKEN_MASK) in CLOCK_GetOsc0ErClkFreq()
957 if ((kOSC_ModeExt != config->workMode) && (OSC0->CR & OSC_CR_ERCLKEN_MASK)) in CLOCK_InitOsc0()
DMKW24D5.h5228 #define OSC_CR_ERCLKEN_MASK (0x80U) macro
5230 … (((uint8_t)(((uint8_t)(x)) << OSC_CR_ERCLKEN_SHIFT)) & OSC_CR_ERCLKEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MK22F51212/
Dfsl_clock.h414 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1122 reg &= (uint8_t)(~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK)); in OSC_SetExtRefClkConfig()
Dfsl_clock.c355 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkUndivFreq()
376 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkDivFreq()
1264 if ((kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U)) in CLOCK_InitOsc0()
DMK22F51212.h9540 #define OSC_CR_ERCLKEN_MASK (0x80U) macro
9546 … (((uint8_t)(((uint8_t)(x)) << OSC_CR_ERCLKEN_SHIFT)) & OSC_CR_ERCLKEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MKV58F24/
Dfsl_clock.h462 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1133 reg &= (uint8_t)(~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK)); in OSC_SetExtRefClkConfig()
Dfsl_clock.c337 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkUndivFreq()
359 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkDivFreq()
1122 if ((kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U)) in CLOCK_InitOsc0()
/hal_nxp-2.7.6/mcux/devices/MKV56F24/
Dfsl_clock.h462 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1132 reg &= (uint8_t)(~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK)); in OSC_SetExtRefClkConfig()
Dfsl_clock.c337 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkUndivFreq()
359 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkDivFreq()
1122 if ((kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U)) in CLOCK_InitOsc0()
/hal_nxp-2.7.6/mcux/devices/MK66F18/
Dfsl_clock.c360 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkUndivFreq()
382 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkDivFreq()
711 assert(OSC0->CR & OSC_CR_ERCLKEN_MASK); in CLOCK_EnableUsbhs0PhyPllClock()
1541 if ((kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U)) in CLOCK_InitOsc0()
Dfsl_clock.h509 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1366 reg &= (uint8_t)(~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK)); in OSC_SetExtRefClkConfig()
/hal_nxp-2.7.6/mcux/devices/MK64F12/
Dfsl_clock.h456 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1169 reg &= (uint8_t)(~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK)); in OSC_SetExtRefClkConfig()
Dfsl_clock.c356 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkFreq()
1231 if ((kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U)) in CLOCK_InitOsc0()
DMK64F12.h17632 #define OSC_CR_ERCLKEN_MASK (0x80U) macro
17638 … (((uint8_t)(((uint8_t)(x)) << OSC_CR_ERCLKEN_SHIFT)) & OSC_CR_ERCLKEN_MASK)
/hal_nxp-2.7.6/mcux/devices/MK80F25615/
Dfsl_clock.h480 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1233 reg &= (uint8_t)(~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK)); in OSC_SetExtRefClkConfig()
Dfsl_clock.c358 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkUndivFreq()
380 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkDivFreq()
1273 if ((kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U)) in CLOCK_InitOsc0()
/hal_nxp-2.7.6/mcux/devices/MK82F25615/
Dfsl_clock.h487 kOSC_ErClkEnable = OSC_CR_ERCLKEN_MASK, /*!< Enable. */
1240 reg &= (uint8_t)(~(OSC_CR_ERCLKEN_MASK | OSC_CR_EREFSTEN_MASK)); in OSC_SetExtRefClkConfig()
Dfsl_clock.c358 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkUndivFreq()
380 if ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U) in CLOCK_GetOsc0ErClkDivFreq()
1273 if ((kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_ERCLKEN_MASK) != 0U)) in CLOCK_InitOsc0()

12