| /Zephyr-latest/soc/nxp/imx/imx9/imx93/a55/ |
| D | mmu_regions.c | 13 MMU_REGION_FLAT_ENTRY("GIC", DT_REG_ADDR_BY_IDX(DT_NODELABEL(gic), 0),
17 MMU_REGION_FLAT_ENTRY("GIC", DT_REG_ADDR_BY_IDX(DT_NODELABEL(gic), 1),
21 MMU_REGION_FLAT_ENTRY("CCM", DT_REG_ADDR(DT_NODELABEL(ccm)), DT_REG_SIZE(DT_NODELABEL(ccm)),
24 MMU_REGION_FLAT_ENTRY("ANA_PLL", DT_REG_ADDR(DT_NODELABEL(ana_pll)),
28 MMU_REGION_FLAT_ENTRY("IOMUXC", DT_REG_ADDR(DT_NODELABEL(iomuxc)),
39 MMU_REGION_FLAT_ENTRY("MU2_A", DT_REG_ADDR(DT_NODELABEL(mu2_a)),
43 MMU_REGION_FLAT_ENTRY("OUTBOX", DT_REG_ADDR(DT_NODELABEL(outbox)),
46 MMU_REGION_FLAT_ENTRY("INBOX", DT_REG_ADDR(DT_NODELABEL(inbox)),
49 MMU_REGION_FLAT_ENTRY("STREAM", DT_REG_ADDR(DT_NODELABEL(stream)),
52 MMU_REGION_FLAT_ENTRY("HOST_RAM", DT_REG_ADDR(DT_NODELABEL(host_ram)),
|
| /Zephyr-latest/soc/intel/intel_socfpga/agilex5/ |
| D | mmu_regions.c | 11 MMU_REGION_FLAT_ENTRY("CLOCK",
17 MMU_REGION_FLAT_ENTRY("SYSTEM_MANAGER",
22 MMU_REGION_FLAT_ENTRY("PINMUX",
27 MMU_REGION_FLAT_ENTRY("GIC_0",
32 MMU_REGION_FLAT_ENTRY("GIC_1",
37 MMU_REGION_FLAT_ENTRY("GIC_ITS",
|
| /Zephyr-latest/soc/nxp/imx/imx8m/a53/ |
| D | mmu_regions.c | 13 MMU_REGION_FLAT_ENTRY("GIC",
18 MMU_REGION_FLAT_ENTRY("GIC",
23 MMU_REGION_FLAT_ENTRY("CCM",
28 MMU_REGION_FLAT_ENTRY("ANA_PLL",
33 MMU_REGION_FLAT_ENTRY("IOMUXC",
38 MMU_REGION_FLAT_ENTRY("RDC",
|
| /Zephyr-latest/soc/intel/intel_socfpga/agilex/ |
| D | mmu_regions.c | 14 MMU_REGION_FLAT_ENTRY("SYSTEM_MANAGER",
19 MMU_REGION_FLAT_ENTRY("CLOCK",
24 MMU_REGION_FLAT_ENTRY("UART0",
29 MMU_REGION_FLAT_ENTRY("GIC",
34 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/xlnx/zynq7000/xc7zxxx/ |
| D | soc.c | 20 MMU_REGION_FLAT_ENTRY("axigpio",\
27 MMU_REGION_FLAT_ENTRY("vectors",
31 MMU_REGION_FLAT_ENTRY("mpcore",
35 MMU_REGION_FLAT_ENTRY("ocm",
43 MMU_REGION_FLAT_ENTRY("gem0",
49 MMU_REGION_FLAT_ENTRY("gem1",
|
| /Zephyr-latest/soc/xlnx/zynq7000/xc7zxxxs/ |
| D | soc.c | 20 MMU_REGION_FLAT_ENTRY("axigpio",\
27 MMU_REGION_FLAT_ENTRY("vectors",
31 MMU_REGION_FLAT_ENTRY("mpcore",
35 MMU_REGION_FLAT_ENTRY("ocm",
43 MMU_REGION_FLAT_ENTRY("gem0",
49 MMU_REGION_FLAT_ENTRY("gem1",
|
| /Zephyr-latest/soc/brcm/bcmvk/viper/a72/ |
| D | mmu_regions.c | 18 MMU_REGION_FLAT_ENTRY("DEVICE_REGION",
22 MMU_REGION_FLAT_ENTRY("PCIE_HIGH_OBMEM",
26 MMU_REGION_FLAT_ENTRY("DRAM0_S0",
|
| /Zephyr-latest/soc/intel/intel_socfpga_std/cyclonev/ |
| D | soc.c | 40 MMU_REGION_FLAT_ENTRY("vectors",
45 MMU_REGION_FLAT_ENTRY("mpcore",
50 MMU_REGION_FLAT_ENTRY("devices",
|
| /Zephyr-latest/soc/arm/fvp_aemv8a/ |
| D | mmu_regions.c | 12 MMU_REGION_FLAT_ENTRY("GIC",
17 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/xen/ |
| D | mmu_regions.c | 12 MMU_REGION_FLAT_ENTRY("GIC",
17 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/arm/qemu_cortex_a53/ |
| D | mmu_regions.c | 13 MMU_REGION_FLAT_ENTRY("GIC",
18 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/arm/qemu_virt_arm64/ |
| D | mmu_regions.c | 13 MMU_REGION_FLAT_ENTRY("GIC",
18 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/brcm/bcm2711/ |
| D | mmu_regions.c | 11 MMU_REGION_FLAT_ENTRY("GIC",
16 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/brcm/bcm2712/ |
| D | mmu_regions.c | 12 MMU_REGION_FLAT_ENTRY("GIC",
17 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/nxp/layerscape/ls1046a/ |
| D | mmu_regions.c | 12 MMU_REGION_FLAT_ENTRY("GIC",
17 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/renesas/rcar/rcar_gen3/ |
| D | mmu_regions.c | 11 MMU_REGION_FLAT_ENTRY("GIC",
16 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/renesas/rcar/rcar_gen4/a55/ |
| D | mmu_regions.c | 11 MMU_REGION_FLAT_ENTRY("GIC",
16 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/rockchip/rk3399/ |
| D | mmu_regions.c | 12 MMU_REGION_FLAT_ENTRY("GIC",
17 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/rockchip/rk3568/ |
| D | mmu_regions.c | 14 MMU_REGION_FLAT_ENTRY("GIC",
19 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/ti/k3/am6x/a53/ |
| D | mmu_regions.c | 13 MMU_REGION_FLAT_ENTRY("GIC",
18 MMU_REGION_FLAT_ENTRY("GIC",
|
| /Zephyr-latest/soc/nxp/imx/imx9/imx95/a55/ |
| D | mmu_regions.c | 13 MMU_REGION_FLAT_ENTRY("GIC", DT_REG_ADDR_BY_IDX(DT_NODELABEL(gic), 0),
17 MMU_REGION_FLAT_ENTRY("GIC", DT_REG_ADDR_BY_IDX(DT_NODELABEL(gic), 1),
|
| /Zephyr-latest/include/zephyr/arch/arm/mmu/ |
| D | arm_mmu.h | 67 #define MMU_REGION_FLAT_ENTRY(name, adr, sz, attrs) \ macro
87 MMU_REGION_FLAT_ENTRY(DT_NODE_FULL_NAME(node_id), \
|
| /Zephyr-latest/include/zephyr/arch/arm64/ |
| D | arm_mmu.h | 152 #define MMU_REGION_FLAT_ENTRY(name, adr, sz, attrs) \ macro
172 MMU_REGION_FLAT_ENTRY(DT_NODE_FULL_NAME(node_id), \
|
