1/* 2 * 3 * 4 * Note: File generated by imx_cfg_utils.py 5 * from configuration data for MIMXRT1189CVM8B 6 */ 7 8/* 9 * SOC level pinctrl defintions 10 * These definitions define SOC level defaults for each pin, 11 * and select the pinmux for the pin. Pinmux entries are a tuple of: 12 * <mux_register mux_mode input_register input_daisy config_register> 13 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 14 * the pinctrl driver will write the mux_mode and input_daisy values into 15 * each register, respectively. The config_register is used to configure 16 * the pin based on the devicetree properties set 17 */ 18 19/* 20 * NOTE: file fixup performed by imx_fixup_pinmux.py 21 * to correct missing daisy register values 22 */ 23 24&iomuxc { 25 /omit-if-no-ref/ iomuxc_gpio_ad_00_acmp1_in1: IOMUXC_GPIO_AD_00_ACMP1_IN1 { 26 pinmux = <0x42a1010c 5 0x0 0 0x42a10354>; 27 pin-pue; 28 }; 29 /omit-if-no-ref/ iomuxc_gpio_ad_00_flexcan2_tx: IOMUXC_GPIO_AD_00_FLEXCAN2_TX { 30 pinmux = <0x42a1010c 1 0x0 0 0x42a10354>; 31 pin-pue; 32 }; 33 /omit-if-no-ref/ iomuxc_gpio_ad_00_flexio2_d00: IOMUXC_GPIO_AD_00_FLEXIO2_D00 { 34 pinmux = <0x42a1010c 8 0x0 0 0x42a10354>; 35 pin-pue; 36 }; 37 /omit-if-no-ref/ iomuxc_gpio_ad_00_flexpwm1_pwm0_a: IOMUXC_GPIO_AD_00_FLEXPWM1_PWM0_A { 38 pinmux = <0x42a1010c 4 0x42a104f4 2 0x42a10354>; 39 pin-pue; 40 }; 41 /omit-if-no-ref/ iomuxc_gpio_ad_00_gpio4_io00: IOMUXC_GPIO_AD_00_GPIO4_IO00 { 42 pinmux = <0x42a1010c 5 0x0 0 0x42a10354>; 43 pin-pue; 44 }; 45 /omit-if-no-ref/ iomuxc_gpio_ad_00_gpt2_capture1: IOMUXC_GPIO_AD_00_GPT2_CAPTURE1 { 46 pinmux = <0x42a1010c 3 0x0 0 0x42a10354>; 47 pin-pue; 48 }; 49 /omit-if-no-ref/ iomuxc_gpio_ad_00_mic_clk: IOMUXC_GPIO_AD_00_MIC_CLK { 50 pinmux = <0x42a1010c 2 0x0 0 0x42a10354>; 51 pin-pue; 52 }; 53 /omit-if-no-ref/ iomuxc_gpio_ad_00_qtimer4_timer0: IOMUXC_GPIO_AD_00_QTIMER4_TIMER0 { 54 pinmux = <0x42a1010c 9 0x42a1087c 1 0x42a10354>; 55 pin-pue; 56 }; 57 /omit-if-no-ref/ iomuxc_gpio_ad_00_sinc1_mod_clk0: IOMUXC_GPIO_AD_00_SINC1_MOD_CLK0 { 58 pinmux = <0x42a1010c 6 0x0 0 0x42a10354>; 59 pin-pue; 60 }; 61 /omit-if-no-ref/ iomuxc_gpio_ad_01_acmp1_in2: IOMUXC_GPIO_AD_01_ACMP1_IN2 { 62 pinmux = <0x42a10110 5 0x0 0 0x42a10358>; 63 pin-pue; 64 }; 65 /omit-if-no-ref/ iomuxc_gpio_ad_01_flexcan2_rx: IOMUXC_GPIO_AD_01_FLEXCAN2_RX { 66 pinmux = <0x42a10110 1 0x42a104a4 0 0x42a10358>; 67 pin-pue; 68 }; 69 /omit-if-no-ref/ iomuxc_gpio_ad_01_flexio2_d01: IOMUXC_GPIO_AD_01_FLEXIO2_D01 { 70 pinmux = <0x42a10110 8 0x0 0 0x42a10358>; 71 pin-pue; 72 }; 73 /omit-if-no-ref/ iomuxc_gpio_ad_01_flexpwm1_pwm0_b: IOMUXC_GPIO_AD_01_FLEXPWM1_PWM0_B { 74 pinmux = <0x42a10110 4 0x42a10500 2 0x42a10358>; 75 pin-pue; 76 }; 77 /omit-if-no-ref/ iomuxc_gpio_ad_01_gpio4_io01: IOMUXC_GPIO_AD_01_GPIO4_IO01 { 78 pinmux = <0x42a10110 5 0x0 0 0x42a10358>; 79 pin-pue; 80 }; 81 /omit-if-no-ref/ iomuxc_gpio_ad_01_gpt2_capture2: IOMUXC_GPIO_AD_01_GPT2_CAPTURE2 { 82 pinmux = <0x42a10110 3 0x0 0 0x42a10358>; 83 pin-pue; 84 }; 85 /omit-if-no-ref/ iomuxc_gpio_ad_01_mic_bitstream0: IOMUXC_GPIO_AD_01_MIC_BITSTREAM0 { 86 pinmux = <0x42a10110 2 0x42a106d0 0 0x42a10358>; 87 pin-pue; 88 }; 89 /omit-if-no-ref/ iomuxc_gpio_ad_01_qtimer4_timer1: IOMUXC_GPIO_AD_01_QTIMER4_TIMER1 { 90 pinmux = <0x42a10110 9 0x42a10880 1 0x42a10358>; 91 pin-pue; 92 }; 93 /omit-if-no-ref/ iomuxc_gpio_ad_01_sinc1_mod_clk1: IOMUXC_GPIO_AD_01_SINC1_MOD_CLK1 { 94 pinmux = <0x42a10110 6 0x0 0 0x42a10358>; 95 pin-pue; 96 }; 97 /omit-if-no-ref/ iomuxc_gpio_ad_02_acmp1_in3: IOMUXC_GPIO_AD_02_ACMP1_IN3 { 98 pinmux = <0x42a10114 5 0x0 0 0x42a1035c>; 99 pin-pue; 100 }; 101 /omit-if-no-ref/ iomuxc_gpio_ad_02_adc1_ch7a: IOMUXC_GPIO_AD_02_ADC1_CH7A { 102 pinmux = <0x42a10114 5 0x0 0 0x42a1035c>; 103 pin-pue; 104 }; 105 /omit-if-no-ref/ iomuxc_gpio_ad_02_flexio2_d02: IOMUXC_GPIO_AD_02_FLEXIO2_D02 { 106 pinmux = <0x42a10114 8 0x0 0 0x42a1035c>; 107 pin-pue; 108 }; 109 /omit-if-no-ref/ iomuxc_gpio_ad_02_flexpwm1_pwm1_a: IOMUXC_GPIO_AD_02_FLEXPWM1_PWM1_A { 110 pinmux = <0x42a10114 4 0x42a104f8 1 0x42a1035c>; 111 pin-pue; 112 }; 113 /omit-if-no-ref/ iomuxc_gpio_ad_02_gpio4_io02: IOMUXC_GPIO_AD_02_GPIO4_IO02 { 114 pinmux = <0x42a10114 5 0x0 0 0x42a1035c>; 115 pin-pue; 116 }; 117 /omit-if-no-ref/ iomuxc_gpio_ad_02_gpt2_compare1: IOMUXC_GPIO_AD_02_GPT2_COMPARE1 { 118 pinmux = <0x42a10114 3 0x0 0 0x42a1035c>; 119 pin-pue; 120 }; 121 /omit-if-no-ref/ iomuxc_gpio_ad_02_mic_bitstream1: IOMUXC_GPIO_AD_02_MIC_BITSTREAM1 { 122 pinmux = <0x42a10114 2 0x42a106d4 0 0x42a1035c>; 123 pin-pue; 124 }; 125 /omit-if-no-ref/ iomuxc_gpio_ad_02_qtimer4_timer2: IOMUXC_GPIO_AD_02_QTIMER4_TIMER2 { 126 pinmux = <0x42a10114 9 0x42a10884 0 0x42a1035c>; 127 pin-pue; 128 }; 129 /omit-if-no-ref/ iomuxc_gpio_ad_02_sinc1_mod_clk2: IOMUXC_GPIO_AD_02_SINC1_MOD_CLK2 { 130 pinmux = <0x42a10114 6 0x0 0 0x42a1035c>; 131 pin-pue; 132 }; 133 /omit-if-no-ref/ iomuxc_gpio_ad_03_acmp1_in4: IOMUXC_GPIO_AD_03_ACMP1_IN4 { 134 pinmux = <0x42a10118 5 0x0 0 0x42a10360>; 135 pin-pue; 136 }; 137 /omit-if-no-ref/ iomuxc_gpio_ad_03_adc1_ch7b: IOMUXC_GPIO_AD_03_ADC1_CH7B { 138 pinmux = <0x42a10118 5 0x0 0 0x42a10360>; 139 pin-pue; 140 }; 141 /omit-if-no-ref/ iomuxc_gpio_ad_03_flexio2_d03: IOMUXC_GPIO_AD_03_FLEXIO2_D03 { 142 pinmux = <0x42a10118 8 0x0 0 0x42a10360>; 143 pin-pue; 144 }; 145 /omit-if-no-ref/ iomuxc_gpio_ad_03_flexpwm1_pwm1_b: IOMUXC_GPIO_AD_03_FLEXPWM1_PWM1_B { 146 pinmux = <0x42a10118 4 0x42a10504 1 0x42a10360>; 147 pin-pue; 148 }; 149 /omit-if-no-ref/ iomuxc_gpio_ad_03_gpio4_io03: IOMUXC_GPIO_AD_03_GPIO4_IO03 { 150 pinmux = <0x42a10118 5 0x0 0 0x42a10360>; 151 pin-pue; 152 }; 153 /omit-if-no-ref/ iomuxc_gpio_ad_03_gpt2_compare2: IOMUXC_GPIO_AD_03_GPT2_COMPARE2 { 154 pinmux = <0x42a10118 3 0x0 0 0x42a10360>; 155 pin-pue; 156 }; 157 /omit-if-no-ref/ iomuxc_gpio_ad_03_mic_bitstream2: IOMUXC_GPIO_AD_03_MIC_BITSTREAM2 { 158 pinmux = <0x42a10118 2 0x42a106d8 0 0x42a10360>; 159 pin-pue; 160 }; 161 /omit-if-no-ref/ iomuxc_gpio_ad_03_qtimer4_timer3: IOMUXC_GPIO_AD_03_QTIMER4_TIMER3 { 162 pinmux = <0x42a10118 9 0x0 0 0x42a10360>; 163 pin-pue; 164 }; 165 /omit-if-no-ref/ iomuxc_gpio_ad_03_sinc1_emclk0: IOMUXC_GPIO_AD_03_SINC1_EMCLK0 { 166 pinmux = <0x42a10118 6 0x42a108e4 0 0x42a10360>; 167 pin-pue; 168 }; 169 /omit-if-no-ref/ iomuxc_gpio_ad_04_acmp2_in1: IOMUXC_GPIO_AD_04_ACMP2_IN1 { 170 pinmux = <0x42a1011c 5 0x0 0 0x42a10364>; 171 pin-pue; 172 }; 173 /omit-if-no-ref/ iomuxc_gpio_ad_04_adc1_ch6a: IOMUXC_GPIO_AD_04_ADC1_CH6A { 174 pinmux = <0x42a1011c 5 0x0 0 0x42a10364>; 175 pin-pue; 176 }; 177 /omit-if-no-ref/ iomuxc_gpio_ad_04_flexio2_d04: IOMUXC_GPIO_AD_04_FLEXIO2_D04 { 178 pinmux = <0x42a1011c 8 0x0 0 0x42a10364>; 179 pin-pue; 180 }; 181 /omit-if-no-ref/ iomuxc_gpio_ad_04_flexpwm1_pwm2_b: IOMUXC_GPIO_AD_04_FLEXPWM1_PWM2_B { 182 pinmux = <0x42a1011c 4 0x42a10508 1 0x42a10364>; 183 pin-pue; 184 }; 185 /omit-if-no-ref/ iomuxc_gpio_ad_04_gpio4_io04: IOMUXC_GPIO_AD_04_GPIO4_IO04 { 186 pinmux = <0x42a1011c 5 0x0 0 0x42a10364>; 187 pin-pue; 188 }; 189 /omit-if-no-ref/ iomuxc_gpio_ad_04_gpt2_compare3: IOMUXC_GPIO_AD_04_GPT2_COMPARE3 { 190 pinmux = <0x42a1011c 3 0x0 0 0x42a10364>; 191 pin-pue; 192 }; 193 /omit-if-no-ref/ iomuxc_gpio_ad_04_mic_bitstream3: IOMUXC_GPIO_AD_04_MIC_BITSTREAM3 { 194 pinmux = <0x42a1011c 2 0x42a106dc 0 0x42a10364>; 195 pin-pue; 196 }; 197 /omit-if-no-ref/ iomuxc_gpio_ad_04_qtimer5_timer0: IOMUXC_GPIO_AD_04_QTIMER5_TIMER0 { 198 pinmux = <0x42a1011c 9 0x42a10888 1 0x42a10364>; 199 pin-pue; 200 }; 201 /omit-if-no-ref/ iomuxc_gpio_ad_04_sinc1_embit0: IOMUXC_GPIO_AD_04_SINC1_EMBIT0 { 202 pinmux = <0x42a1011c 6 0x42a108d4 0 0x42a10364>; 203 pin-pue; 204 }; 205 /omit-if-no-ref/ iomuxc_gpio_ad_05_acmp2_in2: IOMUXC_GPIO_AD_05_ACMP2_IN2 { 206 pinmux = <0x42a10120 5 0x0 0 0x42a10368>; 207 pin-pue; 208 }; 209 /omit-if-no-ref/ iomuxc_gpio_ad_05_adc1_ch6b: IOMUXC_GPIO_AD_05_ADC1_CH6B { 210 pinmux = <0x42a10120 5 0x0 0 0x42a10368>; 211 pin-pue; 212 }; 213 /omit-if-no-ref/ iomuxc_gpio_ad_05_ccm_enet_ref_clk_25m: IOMUXC_GPIO_AD_05_CCM_ENET_REF_CLK_25M { 214 pinmux = <0x42a10120 7 0x0 0 0x42a10368>; 215 pin-pue; 216 }; 217 /omit-if-no-ref/ iomuxc_gpio_ad_05_flexio2_d05: IOMUXC_GPIO_AD_05_FLEXIO2_D05 { 218 pinmux = <0x42a10120 8 0x0 0 0x42a10368>; 219 pin-pue; 220 }; 221 /omit-if-no-ref/ iomuxc_gpio_ad_05_flexpwm1_pwm2_a: IOMUXC_GPIO_AD_05_FLEXPWM1_PWM2_A { 222 pinmux = <0x42a10120 4 0x42a104fc 1 0x42a10368>; 223 pin-pue; 224 }; 225 /omit-if-no-ref/ iomuxc_gpio_ad_05_gpio4_io05: IOMUXC_GPIO_AD_05_GPIO4_IO05 { 226 pinmux = <0x42a10120 5 0x0 0 0x42a10368>; 227 pin-pue; 228 }; 229 /omit-if-no-ref/ iomuxc_gpio_ad_05_gpt2_clk: IOMUXC_GPIO_AD_05_GPT2_CLK { 230 pinmux = <0x42a10120 3 0x0 0 0x42a10368>; 231 pin-pue; 232 }; 233 /omit-if-no-ref/ iomuxc_gpio_ad_05_qtimer5_timer1: IOMUXC_GPIO_AD_05_QTIMER5_TIMER1 { 234 pinmux = <0x42a10120 9 0x42a1088c 1 0x42a10368>; 235 pin-pue; 236 }; 237 /omit-if-no-ref/ iomuxc_gpio_ad_05_sinc1_emclk1: IOMUXC_GPIO_AD_05_SINC1_EMCLK1 { 238 pinmux = <0x42a10120 6 0x42a108e8 0 0x42a10368>; 239 pin-pue; 240 }; 241 /omit-if-no-ref/ iomuxc_gpio_ad_06_adc1_ch5a: IOMUXC_GPIO_AD_06_ADC1_CH5A { 242 pinmux = <0x42a10124 5 0x0 0 0x42a1036c>; 243 pin-pue; 244 }; 245 /omit-if-no-ref/ iomuxc_gpio_ad_06_flexcan3_tx: IOMUXC_GPIO_AD_06_FLEXCAN3_TX { 246 pinmux = <0x42a10124 1 0x0 0 0x42a1036c>; 247 pin-pue; 248 }; 249 /omit-if-no-ref/ iomuxc_gpio_ad_06_flexio2_d06: IOMUXC_GPIO_AD_06_FLEXIO2_D06 { 250 pinmux = <0x42a10124 8 0x0 0 0x42a1036c>; 251 pin-pue; 252 }; 253 /omit-if-no-ref/ iomuxc_gpio_ad_06_flexpwm1_pwm0_x: IOMUXC_GPIO_AD_06_FLEXPWM1_PWM0_X { 254 pinmux = <0x42a10124 4 0x0 0 0x42a1036c>; 255 pin-pue; 256 }; 257 /omit-if-no-ref/ iomuxc_gpio_ad_06_gpio4_io06: IOMUXC_GPIO_AD_06_GPIO4_IO06 { 258 pinmux = <0x42a10124 5 0x0 0 0x42a1036c>; 259 pin-pue; 260 }; 261 /omit-if-no-ref/ iomuxc_gpio_ad_06_qtimer5_timer2: IOMUXC_GPIO_AD_06_QTIMER5_TIMER2 { 262 pinmux = <0x42a10124 9 0x42a10890 0 0x42a1036c>; 263 pin-pue; 264 }; 265 /omit-if-no-ref/ iomuxc_gpio_ad_06_sinc1_embit1: IOMUXC_GPIO_AD_06_SINC1_EMBIT1 { 266 pinmux = <0x42a10124 6 0x42a108d8 0 0x42a1036c>; 267 pin-pue; 268 }; 269 /omit-if-no-ref/ iomuxc_gpio_ad_06_usb_otg2_oc: IOMUXC_GPIO_AD_06_USB_OTG2_OC { 270 pinmux = <0x42a10124 0 0x42a10914 0 0x42a1036c>; 271 pin-pue; 272 }; 273 /omit-if-no-ref/ iomuxc_gpio_ad_07_adc1_ch5b: IOMUXC_GPIO_AD_07_ADC1_CH5B { 274 pinmux = <0x42a10128 5 0x0 0 0x42a10370>; 275 pin-pue; 276 }; 277 /omit-if-no-ref/ iomuxc_gpio_ad_07_flexcan3_rx: IOMUXC_GPIO_AD_07_FLEXCAN3_RX { 278 pinmux = <0x42a10128 1 0x42a104a8 0 0x42a10370>; 279 pin-pue; 280 }; 281 /omit-if-no-ref/ iomuxc_gpio_ad_07_flexio2_d07: IOMUXC_GPIO_AD_07_FLEXIO2_D07 { 282 pinmux = <0x42a10128 8 0x0 0 0x42a10370>; 283 pin-pue; 284 }; 285 /omit-if-no-ref/ iomuxc_gpio_ad_07_flexpwm1_pwm1_x: IOMUXC_GPIO_AD_07_FLEXPWM1_PWM1_X { 286 pinmux = <0x42a10128 4 0x0 0 0x42a10370>; 287 pin-pue; 288 }; 289 /omit-if-no-ref/ iomuxc_gpio_ad_07_gpio4_io07: IOMUXC_GPIO_AD_07_GPIO4_IO07 { 290 pinmux = <0x42a10128 5 0x0 0 0x42a10370>; 291 pin-pue; 292 }; 293 /omit-if-no-ref/ iomuxc_gpio_ad_07_qtimer5_timer3: IOMUXC_GPIO_AD_07_QTIMER5_TIMER3 { 294 pinmux = <0x42a10128 9 0x0 0 0x42a10370>; 295 pin-pue; 296 }; 297 /omit-if-no-ref/ iomuxc_gpio_ad_07_sinc1_emclk2: IOMUXC_GPIO_AD_07_SINC1_EMCLK2 { 298 pinmux = <0x42a10128 6 0x42a108ec 0 0x42a10370>; 299 pin-pue; 300 }; 301 /omit-if-no-ref/ iomuxc_gpio_ad_07_usb_otg2_pwr: IOMUXC_GPIO_AD_07_USB_OTG2_PWR { 302 pinmux = <0x42a10128 0 0x0 0 0x42a10370>; 303 pin-pue; 304 }; 305 /omit-if-no-ref/ iomuxc_gpio_ad_08_adc1_ch4a: IOMUXC_GPIO_AD_08_ADC1_CH4A { 306 pinmux = <0x42a1012c 5 0x0 0 0x42a10374>; 307 pin-pue; 308 }; 309 /omit-if-no-ref/ iomuxc_gpio_ad_08_flexio2_d08: IOMUXC_GPIO_AD_08_FLEXIO2_D08 { 310 pinmux = <0x42a1012c 8 0x0 0 0x42a10374>; 311 pin-pue; 312 }; 313 /omit-if-no-ref/ iomuxc_gpio_ad_08_flexpwm1_pwm2_x: IOMUXC_GPIO_AD_08_FLEXPWM1_PWM2_X { 314 pinmux = <0x42a1012c 4 0x0 0 0x42a10374>; 315 pin-pue; 316 }; 317 /omit-if-no-ref/ iomuxc_gpio_ad_08_gpio4_io08: IOMUXC_GPIO_AD_08_GPIO4_IO08 { 318 pinmux = <0x42a1012c 5 0x0 0 0x42a10374>; 319 pin-pue; 320 }; 321 /omit-if-no-ref/ iomuxc_gpio_ad_08_lpi2c5_scl: IOMUXC_GPIO_AD_08_LPI2C5_SCL { 322 pinmux = <0x42a1012c 1 0x42a105f8 0 0x42a10374>; 323 pin-pue; 324 }; 325 /omit-if-no-ref/ iomuxc_gpio_ad_08_qtimer6_timer0: IOMUXC_GPIO_AD_08_QTIMER6_TIMER0 { 326 pinmux = <0x42a1012c 9 0x42a10894 1 0x42a10374>; 327 pin-pue; 328 }; 329 /omit-if-no-ref/ iomuxc_gpio_ad_08_sinc1_embit2: IOMUXC_GPIO_AD_08_SINC1_EMBIT2 { 330 pinmux = <0x42a1012c 6 0x42a108dc 0 0x42a10374>; 331 pin-pue; 332 }; 333 /omit-if-no-ref/ iomuxc_gpio_ad_08_usb_otg2_id: IOMUXC_GPIO_AD_08_USB_OTG2_ID { 334 pinmux = <0x42a1012c 0 0x42a10920 0 0x42a10374>; 335 pin-pue; 336 }; 337 /omit-if-no-ref/ iomuxc_gpio_ad_09_adc1_ch4b: IOMUXC_GPIO_AD_09_ADC1_CH4B { 338 pinmux = <0x42a10130 5 0x0 0 0x42a10378>; 339 pin-pue; 340 }; 341 /omit-if-no-ref/ iomuxc_gpio_ad_09_flexio2_d09: IOMUXC_GPIO_AD_09_FLEXIO2_D09 { 342 pinmux = <0x42a10130 8 0x0 0 0x42a10378>; 343 pin-pue; 344 }; 345 /omit-if-no-ref/ iomuxc_gpio_ad_09_flexpwm1_pwm3_x: IOMUXC_GPIO_AD_09_FLEXPWM1_PWM3_X { 346 pinmux = <0x42a10130 4 0x0 0 0x42a10378>; 347 pin-pue; 348 }; 349 /omit-if-no-ref/ iomuxc_gpio_ad_09_gpio4_io09: IOMUXC_GPIO_AD_09_GPIO4_IO09 { 350 pinmux = <0x42a10130 5 0x0 0 0x42a10378>; 351 pin-pue; 352 }; 353 /omit-if-no-ref/ iomuxc_gpio_ad_09_lpi2c5_sda: IOMUXC_GPIO_AD_09_LPI2C5_SDA { 354 pinmux = <0x42a10130 1 0x42a105fc 0 0x42a10378>; 355 pin-pue; 356 }; 357 /omit-if-no-ref/ iomuxc_gpio_ad_09_qtimer6_timer1: IOMUXC_GPIO_AD_09_QTIMER6_TIMER1 { 358 pinmux = <0x42a10130 9 0x42a10898 1 0x42a10378>; 359 pin-pue; 360 }; 361 /omit-if-no-ref/ iomuxc_gpio_ad_09_sinc1_emclk3: IOMUXC_GPIO_AD_09_SINC1_EMCLK3 { 362 pinmux = <0x42a10130 6 0x42a108f0 0 0x42a10378>; 363 pin-pue; 364 }; 365 /omit-if-no-ref/ iomuxc_gpio_ad_09_usb_otg1_id: IOMUXC_GPIO_AD_09_USB_OTG1_ID { 366 pinmux = <0x42a10130 0 0x42a1091c 0 0x42a10378>; 367 pin-pue; 368 }; 369 /omit-if-no-ref/ iomuxc_gpio_ad_10_adc1_ch3a: IOMUXC_GPIO_AD_10_ADC1_CH3A { 370 pinmux = <0x42a10134 5 0x0 0 0x42a1037c>; 371 pin-pue; 372 }; 373 /omit-if-no-ref/ iomuxc_gpio_ad_10_flexio2_d10: IOMUXC_GPIO_AD_10_FLEXIO2_D10 { 374 pinmux = <0x42a10134 8 0x0 0 0x42a1037c>; 375 pin-pue; 376 }; 377 /omit-if-no-ref/ iomuxc_gpio_ad_10_flexpwm2_pwm0_x: IOMUXC_GPIO_AD_10_FLEXPWM2_PWM0_X { 378 pinmux = <0x42a10134 4 0x0 0 0x42a1037c>; 379 pin-pue; 380 }; 381 /omit-if-no-ref/ iomuxc_gpio_ad_10_gpio4_io10: IOMUXC_GPIO_AD_10_GPIO4_IO10 { 382 pinmux = <0x42a10134 5 0x0 0 0x42a1037c>; 383 pin-pue; 384 }; 385 /omit-if-no-ref/ iomuxc_gpio_ad_10_qtimer6_timer2: IOMUXC_GPIO_AD_10_QTIMER6_TIMER2 { 386 pinmux = <0x42a10134 9 0x42a1089c 0 0x42a1037c>; 387 pin-pue; 388 }; 389 /omit-if-no-ref/ iomuxc_gpio_ad_10_sinc1_embit3: IOMUXC_GPIO_AD_10_SINC1_EMBIT3 { 390 pinmux = <0x42a10134 6 0x42a108e0 0 0x42a1037c>; 391 pin-pue; 392 }; 393 /omit-if-no-ref/ iomuxc_gpio_ad_10_usb_otg1_pwr: IOMUXC_GPIO_AD_10_USB_OTG1_PWR { 394 pinmux = <0x42a10134 0 0x0 0 0x42a1037c>; 395 pin-pue; 396 }; 397 /omit-if-no-ref/ iomuxc_gpio_ad_11_adc1_ch3b: IOMUXC_GPIO_AD_11_ADC1_CH3B { 398 pinmux = <0x42a10138 5 0x0 0 0x42a10380>; 399 pin-pue; 400 }; 401 /omit-if-no-ref/ iomuxc_gpio_ad_11_flexio2_d11: IOMUXC_GPIO_AD_11_FLEXIO2_D11 { 402 pinmux = <0x42a10138 8 0x0 0 0x42a10380>; 403 pin-pue; 404 }; 405 /omit-if-no-ref/ iomuxc_gpio_ad_11_flexpwm2_pwm1_x: IOMUXC_GPIO_AD_11_FLEXPWM2_PWM1_X { 406 pinmux = <0x42a10138 4 0x0 0 0x42a10380>; 407 pin-pue; 408 }; 409 /omit-if-no-ref/ iomuxc_gpio_ad_11_gpio4_io11: IOMUXC_GPIO_AD_11_GPIO4_IO11 { 410 pinmux = <0x42a10138 5 0x0 0 0x42a10380>; 411 pin-pue; 412 }; 413 /omit-if-no-ref/ iomuxc_gpio_ad_11_qtimer6_timer3: IOMUXC_GPIO_AD_11_QTIMER6_TIMER3 { 414 pinmux = <0x42a10138 9 0x0 0 0x42a10380>; 415 pin-pue; 416 }; 417 /omit-if-no-ref/ iomuxc_gpio_ad_11_sinc1_break: IOMUXC_GPIO_AD_11_SINC1_BREAK { 418 pinmux = <0x42a10138 6 0x0 0 0x42a10380>; 419 pin-pue; 420 }; 421 /omit-if-no-ref/ iomuxc_gpio_ad_11_usb_otg1_oc: IOMUXC_GPIO_AD_11_USB_OTG1_OC { 422 pinmux = <0x42a10138 0 0x42a10918 0 0x42a10380>; 423 pin-pue; 424 }; 425 /omit-if-no-ref/ iomuxc_gpio_ad_12_adc1_ch2a: IOMUXC_GPIO_AD_12_ADC1_CH2A { 426 pinmux = <0x42a1013c 5 0x0 0 0x42a10384>; 427 pin-pue; 428 }; 429 /omit-if-no-ref/ iomuxc_gpio_ad_12_ewm_out_b: IOMUXC_GPIO_AD_12_EWM_OUT_B { 430 pinmux = <0x42a1013c 7 0x0 0 0x42a10384>; 431 pin-pue; 432 }; 433 /omit-if-no-ref/ iomuxc_gpio_ad_12_flexio2_d12: IOMUXC_GPIO_AD_12_FLEXIO2_D12 { 434 pinmux = <0x42a1013c 8 0x0 0 0x42a10384>; 435 pin-pue; 436 }; 437 /omit-if-no-ref/ iomuxc_gpio_ad_12_flexpwm2_pwm2_x: IOMUXC_GPIO_AD_12_FLEXPWM2_PWM2_X { 438 pinmux = <0x42a1013c 4 0x0 0 0x42a10384>; 439 pin-pue; 440 }; 441 /omit-if-no-ref/ iomuxc_gpio_ad_12_gpio4_io12: IOMUXC_GPIO_AD_12_GPIO4_IO12 { 442 pinmux = <0x42a1013c 5 0x0 0 0x42a10384>; 443 pin-pue; 444 }; 445 /omit-if-no-ref/ iomuxc_gpio_ad_12_gpt1_capture1: IOMUXC_GPIO_AD_12_GPT1_CAPTURE1 { 446 pinmux = <0x42a1013c 2 0x0 0 0x42a10384>; 447 pin-pue; 448 }; 449 /omit-if-no-ref/ iomuxc_gpio_ad_12_kpp_row7: IOMUXC_GPIO_AD_12_KPP_ROW7 { 450 pinmux = <0x42a1013c 3 0x42a105e4 1 0x42a10384>; 451 pin-pue; 452 }; 453 /omit-if-no-ref/ iomuxc_gpio_ad_12_lpi2c5_scls: IOMUXC_GPIO_AD_12_LPI2C5_SCLS { 454 pinmux = <0x42a1013c 1 0x0 0 0x42a10384>; 455 pin-pue; 456 }; 457 /omit-if-no-ref/ iomuxc_gpio_ad_12_spdif_lock: IOMUXC_GPIO_AD_12_SPDIF_LOCK { 458 pinmux = <0x42a1013c 0 0x0 0 0x42a10384>; 459 pin-pue; 460 }; 461 /omit-if-no-ref/ iomuxc_gpio_ad_12_xbar_inout18: IOMUXC_GPIO_AD_12_XBAR_INOUT18 { 462 pinmux = <0x42a1013c 6 0x42a10940 0 0x42a10384>; 463 pin-pue; 464 }; 465 /omit-if-no-ref/ iomuxc_gpio_ad_13_adc1_ch2b: IOMUXC_GPIO_AD_13_ADC1_CH2B { 466 pinmux = <0x42a10140 5 0x0 0 0x42a10388>; 467 pin-pue; 468 }; 469 /omit-if-no-ref/ iomuxc_gpio_ad_13_flexio2_d13: IOMUXC_GPIO_AD_13_FLEXIO2_D13 { 470 pinmux = <0x42a10140 8 0x0 0 0x42a10388>; 471 pin-pue; 472 }; 473 /omit-if-no-ref/ iomuxc_gpio_ad_13_flexpwm2_pwm3_x: IOMUXC_GPIO_AD_13_FLEXPWM2_PWM3_X { 474 pinmux = <0x42a10140 4 0x0 0 0x42a10388>; 475 pin-pue; 476 }; 477 /omit-if-no-ref/ iomuxc_gpio_ad_13_gpio4_io13: IOMUXC_GPIO_AD_13_GPIO4_IO13 { 478 pinmux = <0x42a10140 5 0x0 0 0x42a10388>; 479 pin-pue; 480 }; 481 /omit-if-no-ref/ iomuxc_gpio_ad_13_gpt1_capture2: IOMUXC_GPIO_AD_13_GPT1_CAPTURE2 { 482 pinmux = <0x42a10140 2 0x0 0 0x42a10388>; 483 pin-pue; 484 }; 485 /omit-if-no-ref/ iomuxc_gpio_ad_13_kpp_col7: IOMUXC_GPIO_AD_13_KPP_COL7 { 486 pinmux = <0x42a10140 3 0x42a105c4 1 0x42a10388>; 487 pin-pue; 488 }; 489 /omit-if-no-ref/ iomuxc_gpio_ad_13_lpi2c5_sdas: IOMUXC_GPIO_AD_13_LPI2C5_SDAS { 490 pinmux = <0x42a10140 1 0x0 0 0x42a10388>; 491 pin-pue; 492 }; 493 /omit-if-no-ref/ iomuxc_gpio_ad_13_lpuart3_txd: IOMUXC_GPIO_AD_13_LPUART3_TXD { 494 pinmux = <0x42a10140 6 0x42a10684 1 0x42a10388>; 495 pin-pue; 496 }; 497 /omit-if-no-ref/ iomuxc_gpio_ad_13_spdif_sr_clk: IOMUXC_GPIO_AD_13_SPDIF_SR_CLK { 498 pinmux = <0x42a10140 0 0x0 0 0x42a10388>; 499 pin-pue; 500 }; 501 /omit-if-no-ref/ iomuxc_gpio_ad_13_usdhc2_cd_b: IOMUXC_GPIO_AD_13_USDHC2_CD_B { 502 pinmux = <0x42a10140 7 0x42a1092c 1 0x42a10388>; 503 pin-pue; 504 }; 505 /omit-if-no-ref/ iomuxc_gpio_ad_14_adc1_ch1a: IOMUXC_GPIO_AD_14_ADC1_CH1A { 506 pinmux = <0x42a10144 5 0x0 0 0x42a1038c>; 507 pin-pue; 508 }; 509 /omit-if-no-ref/ iomuxc_gpio_ad_14_flexio2_d14: IOMUXC_GPIO_AD_14_FLEXIO2_D14 { 510 pinmux = <0x42a10144 8 0x0 0 0x42a1038c>; 511 pin-pue; 512 }; 513 /omit-if-no-ref/ iomuxc_gpio_ad_14_flexpwm3_pwm0_x: IOMUXC_GPIO_AD_14_FLEXPWM3_PWM0_X { 514 pinmux = <0x42a10144 4 0x0 0 0x42a1038c>; 515 pin-pue; 516 }; 517 /omit-if-no-ref/ iomuxc_gpio_ad_14_gpio4_io14: IOMUXC_GPIO_AD_14_GPIO4_IO14 { 518 pinmux = <0x42a10144 5 0x0 0 0x42a1038c>; 519 pin-pue; 520 }; 521 /omit-if-no-ref/ iomuxc_gpio_ad_14_gpt1_compare1: IOMUXC_GPIO_AD_14_GPT1_COMPARE1 { 522 pinmux = <0x42a10144 2 0x0 0 0x42a1038c>; 523 pin-pue; 524 }; 525 /omit-if-no-ref/ iomuxc_gpio_ad_14_kpp_row6: IOMUXC_GPIO_AD_14_KPP_ROW6 { 526 pinmux = <0x42a10144 3 0x42a105e0 1 0x42a1038c>; 527 pin-pue; 528 }; 529 /omit-if-no-ref/ iomuxc_gpio_ad_14_lpi2c5_hreq: IOMUXC_GPIO_AD_14_LPI2C5_HREQ { 530 pinmux = <0x42a10144 1 0x0 0 0x42a1038c>; 531 pin-pue; 532 }; 533 /omit-if-no-ref/ iomuxc_gpio_ad_14_lpuart3_rxd: IOMUXC_GPIO_AD_14_LPUART3_RXD { 534 pinmux = <0x42a10144 6 0x42a10680 1 0x42a1038c>; 535 pin-pue; 536 }; 537 /omit-if-no-ref/ iomuxc_gpio_ad_14_spdif_ext_clk: IOMUXC_GPIO_AD_14_SPDIF_EXT_CLK { 538 pinmux = <0x42a10144 0 0x0 0 0x42a1038c>; 539 pin-pue; 540 }; 541 /omit-if-no-ref/ iomuxc_gpio_ad_14_usdhc2_wp: IOMUXC_GPIO_AD_14_USDHC2_WP { 542 pinmux = <0x42a10144 7 0x42a10930 1 0x42a1038c>; 543 pin-pue; 544 }; 545 /omit-if-no-ref/ iomuxc_gpio_ad_15_adc1_ch1b: IOMUXC_GPIO_AD_15_ADC1_CH1B { 546 pinmux = <0x42a10148 5 0x0 0 0x42a10390>; 547 pin-pue; 548 }; 549 /omit-if-no-ref/ iomuxc_gpio_ad_15_flexcan1_tx: IOMUXC_GPIO_AD_15_FLEXCAN1_TX { 550 pinmux = <0x42a10148 9 0x0 0 0x42a10390>; 551 pin-pue; 552 }; 553 /omit-if-no-ref/ iomuxc_gpio_ad_15_flexio2_d15: IOMUXC_GPIO_AD_15_FLEXIO2_D15 { 554 pinmux = <0x42a10148 8 0x0 0 0x42a10390>; 555 pin-pue; 556 }; 557 /omit-if-no-ref/ iomuxc_gpio_ad_15_flexpwm3_pwm1_x: IOMUXC_GPIO_AD_15_FLEXPWM3_PWM1_X { 558 pinmux = <0x42a10148 4 0x0 0 0x42a10390>; 559 pin-pue; 560 }; 561 /omit-if-no-ref/ iomuxc_gpio_ad_15_gpio4_io15: IOMUXC_GPIO_AD_15_GPIO4_IO15 { 562 pinmux = <0x42a10148 5 0x0 0 0x42a10390>; 563 pin-pue; 564 }; 565 /omit-if-no-ref/ iomuxc_gpio_ad_15_gpt1_compare2: IOMUXC_GPIO_AD_15_GPT1_COMPARE2 { 566 pinmux = <0x42a10148 2 0x0 0 0x42a10390>; 567 pin-pue; 568 }; 569 /omit-if-no-ref/ iomuxc_gpio_ad_15_kpp_col6: IOMUXC_GPIO_AD_15_KPP_COL6 { 570 pinmux = <0x42a10148 3 0x42a105c0 1 0x42a10390>; 571 pin-pue; 572 }; 573 /omit-if-no-ref/ iomuxc_gpio_ad_15_lpspi3_pcs1: IOMUXC_GPIO_AD_15_LPSPI3_PCS1 { 574 pinmux = <0x42a10148 7 0x42a1060c 1 0x42a10390>; 575 pin-pue; 576 }; 577 /omit-if-no-ref/ iomuxc_gpio_ad_15_lpuart10_txd: IOMUXC_GPIO_AD_15_LPUART10_TXD { 578 pinmux = <0x42a10148 1 0x42a10670 0 0x42a10390>; 579 pin-pue; 580 }; 581 /omit-if-no-ref/ iomuxc_gpio_ad_15_lpuart3_cts_b: IOMUXC_GPIO_AD_15_LPUART3_CTS_B { 582 pinmux = <0x42a10148 6 0x42a1067c 1 0x42a10390>; 583 pin-pue; 584 }; 585 /omit-if-no-ref/ iomuxc_gpio_ad_15_spdif_in: IOMUXC_GPIO_AD_15_SPDIF_IN { 586 pinmux = <0x42a10148 0 0x42a10908 1 0x42a10390>; 587 pin-pue; 588 }; 589 /omit-if-no-ref/ iomuxc_gpio_ad_16_adc1_ch0a: IOMUXC_GPIO_AD_16_ADC1_CH0A { 590 pinmux = <0x42a1014c 5 0x0 0 0x42a10394>; 591 pin-pue; 592 }; 593 /omit-if-no-ref/ iomuxc_gpio_ad_16_ecat_link_mii_0: IOMUXC_GPIO_AD_16_ECAT_LINK_MII_0 { 594 pinmux = <0x42a1014c 12 0x0 0 0x42a10394>; 595 pin-pue; 596 }; 597 /omit-if-no-ref/ iomuxc_gpio_ad_16_flexcan1_rx: IOMUXC_GPIO_AD_16_FLEXCAN1_RX { 598 pinmux = <0x42a1014c 9 0x42a104a0 0 0x42a10394>; 599 pin-pue; 600 }; 601 /omit-if-no-ref/ iomuxc_gpio_ad_16_flexio2_d16: IOMUXC_GPIO_AD_16_FLEXIO2_D16 { 602 pinmux = <0x42a1014c 8 0x0 0 0x42a10394>; 603 pin-pue; 604 }; 605 /omit-if-no-ref/ iomuxc_gpio_ad_16_flexpwm3_pwm2_x: IOMUXC_GPIO_AD_16_FLEXPWM3_PWM2_X { 606 pinmux = <0x42a1014c 4 0x0 0 0x42a10394>; 607 pin-pue; 608 }; 609 /omit-if-no-ref/ iomuxc_gpio_ad_16_gpio4_io16: IOMUXC_GPIO_AD_16_GPIO4_IO16 { 610 pinmux = <0x42a1014c 5 0x0 0 0x42a10394>; 611 pin-pue; 612 }; 613 /omit-if-no-ref/ iomuxc_gpio_ad_16_gpt1_compare3: IOMUXC_GPIO_AD_16_GPT1_COMPARE3 { 614 pinmux = <0x42a1014c 2 0x0 0 0x42a10394>; 615 pin-pue; 616 }; 617 /omit-if-no-ref/ iomuxc_gpio_ad_16_kpp_row5: IOMUXC_GPIO_AD_16_KPP_ROW5 { 618 pinmux = <0x42a1014c 3 0x42a105dc 1 0x42a10394>; 619 pin-pue; 620 }; 621 /omit-if-no-ref/ iomuxc_gpio_ad_16_lpspi3_sck: IOMUXC_GPIO_AD_16_LPSPI3_SCK { 622 pinmux = <0x42a1014c 7 0x42a10618 1 0x42a10394>; 623 pin-pue; 624 }; 625 /omit-if-no-ref/ iomuxc_gpio_ad_16_lpuart10_rxd: IOMUXC_GPIO_AD_16_LPUART10_RXD { 626 pinmux = <0x42a1014c 1 0x42a1066c 0 0x42a10394>; 627 pin-pue; 628 }; 629 /omit-if-no-ref/ iomuxc_gpio_ad_16_lpuart3_rts_b: IOMUXC_GPIO_AD_16_LPUART3_RTS_B { 630 pinmux = <0x42a1014c 6 0x0 0 0x42a10394>; 631 pin-pue; 632 }; 633 /omit-if-no-ref/ iomuxc_gpio_ad_16_spdif_out: IOMUXC_GPIO_AD_16_SPDIF_OUT { 634 pinmux = <0x42a1014c 0 0x0 0 0x42a10394>; 635 pin-pue; 636 }; 637 /omit-if-no-ref/ iomuxc_gpio_ad_17_acmp1_out: IOMUXC_GPIO_AD_17_ACMP1_OUT { 638 pinmux = <0x42a10150 1 0x0 0 0x42a10398>; 639 pin-pue; 640 }; 641 /omit-if-no-ref/ iomuxc_gpio_ad_17_adc1_ch0b: IOMUXC_GPIO_AD_17_ADC1_CH0B { 642 pinmux = <0x42a10150 5 0x0 0 0x42a10398>; 643 pin-pue; 644 }; 645 /omit-if-no-ref/ iomuxc_gpio_ad_17_ecat_link_mii_1: IOMUXC_GPIO_AD_17_ECAT_LINK_MII_1 { 646 pinmux = <0x42a10150 12 0x0 0 0x42a10398>; 647 pin-pue; 648 }; 649 /omit-if-no-ref/ iomuxc_gpio_ad_17_flexio2_d17: IOMUXC_GPIO_AD_17_FLEXIO2_D17 { 650 pinmux = <0x42a10150 8 0x0 0 0x42a10398>; 651 pin-pue; 652 }; 653 /omit-if-no-ref/ iomuxc_gpio_ad_17_flexpwm3_pwm3_x: IOMUXC_GPIO_AD_17_FLEXPWM3_PWM3_X { 654 pinmux = <0x42a10150 4 0x0 0 0x42a10398>; 655 pin-pue; 656 }; 657 /omit-if-no-ref/ iomuxc_gpio_ad_17_gpio4_io17: IOMUXC_GPIO_AD_17_GPIO4_IO17 { 658 pinmux = <0x42a10150 5 0x0 0 0x42a10398>; 659 pin-pue; 660 }; 661 /omit-if-no-ref/ iomuxc_gpio_ad_17_gpt1_clk: IOMUXC_GPIO_AD_17_GPT1_CLK { 662 pinmux = <0x42a10150 2 0x0 0 0x42a10398>; 663 pin-pue; 664 }; 665 /omit-if-no-ref/ iomuxc_gpio_ad_17_i3c2_pur: IOMUXC_GPIO_AD_17_I3C2_PUR { 666 pinmux = <0x42a10150 6 0x0 0 0x42a10398>; 667 pin-pue; 668 }; 669 /omit-if-no-ref/ iomuxc_gpio_ad_17_kpp_col5: IOMUXC_GPIO_AD_17_KPP_COL5 { 670 pinmux = <0x42a10150 3 0x42a105bc 1 0x42a10398>; 671 pin-pue; 672 }; 673 /omit-if-no-ref/ iomuxc_gpio_ad_17_lpi2c3_hreq: IOMUXC_GPIO_AD_17_LPI2C3_HREQ { 674 pinmux = <0x42a10150 9 0x0 0 0x42a10398>; 675 pin-pue; 676 }; 677 /omit-if-no-ref/ iomuxc_gpio_ad_17_lpspi3_pcs0: IOMUXC_GPIO_AD_17_LPSPI3_PCS0 { 678 pinmux = <0x42a10150 7 0x42a10608 1 0x42a10398>; 679 pin-pue; 680 }; 681 /omit-if-no-ref/ iomuxc_gpio_ad_17_sai4_mclk: IOMUXC_GPIO_AD_17_SAI4_MCLK { 682 pinmux = <0x42a10150 0 0x42a108b0 0 0x42a10398>; 683 pin-pue; 684 }; 685 /omit-if-no-ref/ iomuxc_gpio_ad_18_acmp2_out: IOMUXC_GPIO_AD_18_ACMP2_OUT { 686 pinmux = <0x42a10154 1 0x0 0 0x42a1039c>; 687 pin-pue; 688 }; 689 /omit-if-no-ref/ iomuxc_gpio_ad_18_adc2_ch0a: IOMUXC_GPIO_AD_18_ADC2_CH0A { 690 pinmux = <0x42a10154 5 0x0 0 0x42a1039c>; 691 pin-pue; 692 }; 693 /omit-if-no-ref/ iomuxc_gpio_ad_18_ecat_scl: IOMUXC_GPIO_AD_18_ECAT_SCL { 694 pinmux = <0x42a10154 12 0x0 0 0x42a1039c>; 695 pin-pue; 696 }; 697 /omit-if-no-ref/ iomuxc_gpio_ad_18_flexio2_d18: IOMUXC_GPIO_AD_18_FLEXIO2_D18 { 698 pinmux = <0x42a10154 8 0x0 0 0x42a1039c>; 699 pin-pue; 700 }; 701 /omit-if-no-ref/ iomuxc_gpio_ad_18_flexpwm4_pwm0_x: IOMUXC_GPIO_AD_18_FLEXPWM4_PWM0_X { 702 pinmux = <0x42a10154 4 0x0 0 0x42a1039c>; 703 pin-pue; 704 }; 705 /omit-if-no-ref/ iomuxc_gpio_ad_18_gpio4_io18: IOMUXC_GPIO_AD_18_GPIO4_IO18 { 706 pinmux = <0x42a10154 5 0x0 0 0x42a1039c>; 707 pin-pue; 708 }; 709 /omit-if-no-ref/ iomuxc_gpio_ad_18_i3c2_scl: IOMUXC_GPIO_AD_18_I3C2_SCL { 710 pinmux = <0x42a10154 6 0x42a105a0 0 0x42a1039c>; 711 pin-pue; 712 }; 713 /omit-if-no-ref/ iomuxc_gpio_ad_18_kpp_row4: IOMUXC_GPIO_AD_18_KPP_ROW4 { 714 pinmux = <0x42a10154 3 0x42a105d8 1 0x42a1039c>; 715 pin-pue; 716 }; 717 /omit-if-no-ref/ iomuxc_gpio_ad_18_lpi2c3_scl: IOMUXC_GPIO_AD_18_LPI2C3_SCL { 718 pinmux = <0x42a10154 9 0x42a105e8 2 0x42a1039c>; 719 pin-pue; 720 }; 721 /omit-if-no-ref/ iomuxc_gpio_ad_18_lpspi3_sout: IOMUXC_GPIO_AD_18_LPSPI3_SOUT { 722 pinmux = <0x42a10154 7 0x42a10620 1 0x42a1039c>; 723 pin-pue; 724 }; 725 /omit-if-no-ref/ iomuxc_gpio_ad_18_lpuart5_ri_b: IOMUXC_GPIO_AD_18_LPUART5_RI_B { 726 pinmux = <0x42a10154 2 0x42a10698 0 0x42a1039c>; 727 pin-pue; 728 }; 729 /omit-if-no-ref/ iomuxc_gpio_ad_18_sai4_rx_sync: IOMUXC_GPIO_AD_18_SAI4_RX_SYNC { 730 pinmux = <0x42a10154 0 0x42a108c0 0 0x42a1039c>; 731 pin-pue; 732 }; 733 /omit-if-no-ref/ iomuxc_gpio_ad_19_acmp3_out: IOMUXC_GPIO_AD_19_ACMP3_OUT { 734 pinmux = <0x42a10158 2 0x42a10944 0 0x42a103a0>; 735 pin-pue; 736 }; 737 /omit-if-no-ref/ iomuxc_gpio_ad_19_adc2_ch0b: IOMUXC_GPIO_AD_19_ADC2_CH0B { 738 pinmux = <0x42a10158 5 0x0 0 0x42a103a0>; 739 pin-pue; 740 }; 741 /omit-if-no-ref/ iomuxc_gpio_ad_19_ecat_sda: IOMUXC_GPIO_AD_19_ECAT_SDA { 742 pinmux = <0x42a10158 12 0x42a104f0 0 0x42a103a0>; 743 pin-pue; 744 }; 745 /omit-if-no-ref/ iomuxc_gpio_ad_19_flexio2_d19: IOMUXC_GPIO_AD_19_FLEXIO2_D19 { 746 pinmux = <0x42a10158 8 0x0 0 0x42a103a0>; 747 pin-pue; 748 }; 749 /omit-if-no-ref/ iomuxc_gpio_ad_19_flexpwm4_pwm1_x: IOMUXC_GPIO_AD_19_FLEXPWM4_PWM1_X { 750 pinmux = <0x42a10158 4 0x0 0 0x42a103a0>; 751 pin-pue; 752 }; 753 /omit-if-no-ref/ iomuxc_gpio_ad_19_gpio4_io19: IOMUXC_GPIO_AD_19_GPIO4_IO19 { 754 pinmux = <0x42a10158 5 0x0 0 0x42a103a0>; 755 pin-pue; 756 }; 757 /omit-if-no-ref/ iomuxc_gpio_ad_19_i3c2_sda: IOMUXC_GPIO_AD_19_I3C2_SDA { 758 pinmux = <0x42a10158 6 0x42a105a4 0 0x42a103a0>; 759 pin-pue; 760 }; 761 /omit-if-no-ref/ iomuxc_gpio_ad_19_kpp_col4: IOMUXC_GPIO_AD_19_KPP_COL4 { 762 pinmux = <0x42a10158 3 0x42a105b8 1 0x42a103a0>; 763 pin-pue; 764 }; 765 /omit-if-no-ref/ iomuxc_gpio_ad_19_lpi2c3_sda: IOMUXC_GPIO_AD_19_LPI2C3_SDA { 766 pinmux = <0x42a10158 9 0x42a105ec 2 0x42a103a0>; 767 pin-pue; 768 }; 769 /omit-if-no-ref/ iomuxc_gpio_ad_19_lpspi3_sin: IOMUXC_GPIO_AD_19_LPSPI3_SIN { 770 pinmux = <0x42a10158 7 0x42a1061c 1 0x42a103a0>; 771 pin-pue; 772 }; 773 /omit-if-no-ref/ iomuxc_gpio_ad_19_sai4_rx_bclk: IOMUXC_GPIO_AD_19_SAI4_RX_BCLK { 774 pinmux = <0x42a10158 0 0x42a108b4 0 0x42a103a0>; 775 pin-pue; 776 }; 777 /omit-if-no-ref/ iomuxc_gpio_ad_19_xbar_inout19: IOMUXC_GPIO_AD_19_XBAR_INOUT19 { 778 pinmux = <0x42a10158 2 0x42a10944 0 0x42a103a0>; 779 pin-pue; 780 }; 781 /omit-if-no-ref/ iomuxc_gpio_ad_20_acmp4_out: IOMUXC_GPIO_AD_20_ACMP4_OUT { 782 pinmux = <0x42a1015c 1 0x0 0 0x42a103a4>; 783 pin-pue; 784 }; 785 /omit-if-no-ref/ iomuxc_gpio_ad_20_adc2_ch1a: IOMUXC_GPIO_AD_20_ADC2_CH1A { 786 pinmux = <0x42a1015c 5 0x0 0 0x42a103a4>; 787 pin-pue; 788 }; 789 /omit-if-no-ref/ iomuxc_gpio_ad_20_flexio2_d20: IOMUXC_GPIO_AD_20_FLEXIO2_D20 { 790 pinmux = <0x42a1015c 8 0x0 0 0x42a103a4>; 791 pin-pue; 792 }; 793 /omit-if-no-ref/ iomuxc_gpio_ad_20_flexpwm4_pwm2_x: IOMUXC_GPIO_AD_20_FLEXPWM4_PWM2_X { 794 pinmux = <0x42a1015c 4 0x0 0 0x42a103a4>; 795 pin-pue; 796 }; 797 /omit-if-no-ref/ iomuxc_gpio_ad_20_gpio4_io20: IOMUXC_GPIO_AD_20_GPIO4_IO20 { 798 pinmux = <0x42a1015c 5 0x0 0 0x42a103a4>; 799 pin-pue; 800 }; 801 /omit-if-no-ref/ iomuxc_gpio_ad_20_lpit2_trigger0: IOMUXC_GPIO_AD_20_LPIT2_TRIGGER0 { 802 pinmux = <0x42a1015c 2 0x0 0 0x42a103a4>; 803 pin-pue; 804 }; 805 /omit-if-no-ref/ iomuxc_gpio_ad_20_netc_1588_clk: IOMUXC_GPIO_AD_20_NETC_1588_CLK { 806 pinmux = <0x42a1015c 7 0x42a107d4 0 0x42a103a4>; 807 pin-pue; 808 }; 809 /omit-if-no-ref/ iomuxc_gpio_ad_20_netc_tmr_trig1: IOMUXC_GPIO_AD_20_NETC_TMR_TRIG1 { 810 pinmux = <0x42a1015c 6 0x42a107cc 0 0x42a103a4>; 811 pin-pue; 812 }; 813 /omit-if-no-ref/ iomuxc_gpio_ad_20_sai4_rx_data0: IOMUXC_GPIO_AD_20_SAI4_RX_DATA0 { 814 pinmux = <0x42a1015c 0 0x42a108b8 0 0x42a103a4>; 815 pin-pue; 816 }; 817 /omit-if-no-ref/ iomuxc_gpio_ad_20_sinc1_emclk0: IOMUXC_GPIO_AD_20_SINC1_EMCLK0 { 818 pinmux = <0x42a1015c 3 0x42a108e4 1 0x42a103a4>; 819 pin-pue; 820 }; 821 /omit-if-no-ref/ iomuxc_gpio_ad_21_adc2_ch1b: IOMUXC_GPIO_AD_21_ADC2_CH1B { 822 pinmux = <0x42a10160 5 0x0 0 0x42a103a8>; 823 pin-pue; 824 }; 825 /omit-if-no-ref/ iomuxc_gpio_ad_21_ecat_led_run: IOMUXC_GPIO_AD_21_ECAT_LED_RUN { 826 pinmux = <0x42a10160 12 0x0 0 0x42a103a8>; 827 pin-pue; 828 }; 829 /omit-if-no-ref/ iomuxc_gpio_ad_21_flexio2_d21: IOMUXC_GPIO_AD_21_FLEXIO2_D21 { 830 pinmux = <0x42a10160 8 0x0 0 0x42a103a8>; 831 pin-pue; 832 }; 833 /omit-if-no-ref/ iomuxc_gpio_ad_21_flexpwm4_pwm3_x: IOMUXC_GPIO_AD_21_FLEXPWM4_PWM3_X { 834 pinmux = <0x42a10160 4 0x0 0 0x42a103a8>; 835 pin-pue; 836 }; 837 /omit-if-no-ref/ iomuxc_gpio_ad_21_gpio4_io21: IOMUXC_GPIO_AD_21_GPIO4_IO21 { 838 pinmux = <0x42a10160 5 0x0 0 0x42a103a8>; 839 pin-pue; 840 }; 841 /omit-if-no-ref/ iomuxc_gpio_ad_21_lpit2_trigger1: IOMUXC_GPIO_AD_21_LPIT2_TRIGGER1 { 842 pinmux = <0x42a10160 2 0x0 0 0x42a103a8>; 843 pin-pue; 844 }; 845 /omit-if-no-ref/ iomuxc_gpio_ad_21_netc_tmr_gclk: IOMUXC_GPIO_AD_21_NETC_TMR_GCLK { 846 pinmux = <0x42a10160 7 0x0 0 0x42a103a8>; 847 pin-pue; 848 }; 849 /omit-if-no-ref/ iomuxc_gpio_ad_21_netc_tmr_trig2: IOMUXC_GPIO_AD_21_NETC_TMR_TRIG2 { 850 pinmux = <0x42a10160 6 0x42a107d0 0 0x42a103a8>; 851 pin-pue; 852 }; 853 /omit-if-no-ref/ iomuxc_gpio_ad_21_sai4_tx_data0: IOMUXC_GPIO_AD_21_SAI4_TX_DATA0 { 854 pinmux = <0x42a10160 0 0x0 0 0x42a103a8>; 855 pin-pue; 856 }; 857 /omit-if-no-ref/ iomuxc_gpio_ad_21_sinc1_embit0: IOMUXC_GPIO_AD_21_SINC1_EMBIT0 { 858 pinmux = <0x42a10160 3 0x42a108d4 1 0x42a103a8>; 859 pin-pue; 860 }; 861 /omit-if-no-ref/ iomuxc_gpio_ad_22_adc2_ch2a: IOMUXC_GPIO_AD_22_ADC2_CH2A { 862 pinmux = <0x42a10164 5 0x0 0 0x42a103ac>; 863 pin-pue; 864 }; 865 /omit-if-no-ref/ iomuxc_gpio_ad_22_ecat_led_err: IOMUXC_GPIO_AD_22_ECAT_LED_ERR { 866 pinmux = <0x42a10164 12 0x0 0 0x42a103ac>; 867 pin-pue; 868 }; 869 /omit-if-no-ref/ iomuxc_gpio_ad_22_flexio2_d22: IOMUXC_GPIO_AD_22_FLEXIO2_D22 { 870 pinmux = <0x42a10164 8 0x0 0 0x42a103ac>; 871 pin-pue; 872 }; 873 /omit-if-no-ref/ iomuxc_gpio_ad_22_gpio4_io22: IOMUXC_GPIO_AD_22_GPIO4_IO22 { 874 pinmux = <0x42a10164 5 0x0 0 0x42a103ac>; 875 pin-pue; 876 }; 877 /omit-if-no-ref/ iomuxc_gpio_ad_22_lpit2_trigger2: IOMUXC_GPIO_AD_22_LPIT2_TRIGGER2 { 878 pinmux = <0x42a10164 2 0x0 0 0x42a103ac>; 879 pin-pue; 880 }; 881 /omit-if-no-ref/ iomuxc_gpio_ad_22_netc_tmr_alarm1: IOMUXC_GPIO_AD_22_NETC_TMR_ALARM1 { 882 pinmux = <0x42a10164 7 0x0 0 0x42a103ac>; 883 pin-pue; 884 }; 885 /omit-if-no-ref/ iomuxc_gpio_ad_22_sai4_tx_bclk: IOMUXC_GPIO_AD_22_SAI4_TX_BCLK { 886 pinmux = <0x42a10164 0 0x42a108c4 0 0x42a103ac>; 887 pin-pue; 888 }; 889 /omit-if-no-ref/ iomuxc_gpio_ad_22_sinc1_emclk1: IOMUXC_GPIO_AD_22_SINC1_EMCLK1 { 890 pinmux = <0x42a10164 3 0x42a108e8 1 0x42a103ac>; 891 pin-pue; 892 }; 893 /omit-if-no-ref/ iomuxc_gpio_ad_23_adc2_ch2b: IOMUXC_GPIO_AD_23_ADC2_CH2B { 894 pinmux = <0x42a10168 5 0x0 0 0x42a103b0>; 895 pin-pue; 896 }; 897 /omit-if-no-ref/ iomuxc_gpio_ad_23_ecat_led_state_run: IOMUXC_GPIO_AD_23_ECAT_LED_STATE_RUN { 898 pinmux = <0x42a10168 12 0x0 0 0x42a103b0>; 899 pin-pue; 900 }; 901 /omit-if-no-ref/ iomuxc_gpio_ad_23_flexio2_d23: IOMUXC_GPIO_AD_23_FLEXIO2_D23 { 902 pinmux = <0x42a10168 8 0x0 0 0x42a103b0>; 903 pin-pue; 904 }; 905 /omit-if-no-ref/ iomuxc_gpio_ad_23_gpio4_io23: IOMUXC_GPIO_AD_23_GPIO4_IO23 { 906 pinmux = <0x42a10168 5 0x0 0 0x42a103b0>; 907 pin-pue; 908 }; 909 /omit-if-no-ref/ iomuxc_gpio_ad_23_lpit2_trigger3: IOMUXC_GPIO_AD_23_LPIT2_TRIGGER3 { 910 pinmux = <0x42a10168 2 0x0 0 0x42a103b0>; 911 pin-pue; 912 }; 913 /omit-if-no-ref/ iomuxc_gpio_ad_23_netc_tmr_alarm2: IOMUXC_GPIO_AD_23_NETC_TMR_ALARM2 { 914 pinmux = <0x42a10168 7 0x0 0 0x42a103b0>; 915 pin-pue; 916 }; 917 /omit-if-no-ref/ iomuxc_gpio_ad_23_sai4_tx_sync: IOMUXC_GPIO_AD_23_SAI4_TX_SYNC { 918 pinmux = <0x42a10168 0 0x42a108c8 0 0x42a103b0>; 919 pin-pue; 920 }; 921 /omit-if-no-ref/ iomuxc_gpio_ad_23_sinc1_embit1: IOMUXC_GPIO_AD_23_SINC1_EMBIT1 { 922 pinmux = <0x42a10168 3 0x42a108d8 1 0x42a103b0>; 923 pin-pue; 924 }; 925 /omit-if-no-ref/ iomuxc_gpio_ad_24_adc2_ch3a: IOMUXC_GPIO_AD_24_ADC2_CH3A { 926 pinmux = <0x42a1016c 5 0x0 0 0x42a103b4>; 927 pin-pue; 928 }; 929 /omit-if-no-ref/ iomuxc_gpio_ad_24_ecat_link_act_0: IOMUXC_GPIO_AD_24_ECAT_LINK_ACT_0 { 930 pinmux = <0x42a1016c 12 0x0 0 0x42a103b4>; 931 pin-pue; 932 }; 933 /omit-if-no-ref/ iomuxc_gpio_ad_24_flexio2_d24: IOMUXC_GPIO_AD_24_FLEXIO2_D24 { 934 pinmux = <0x42a1016c 8 0x0 0 0x42a103b4>; 935 pin-pue; 936 }; 937 /omit-if-no-ref/ iomuxc_gpio_ad_24_flexpwm2_pwm0_a: IOMUXC_GPIO_AD_24_FLEXPWM2_PWM0_A { 938 pinmux = <0x42a1016c 4 0x42a1050c 1 0x42a103b4>; 939 pin-pue; 940 }; 941 /omit-if-no-ref/ iomuxc_gpio_ad_24_gpio4_io24: IOMUXC_GPIO_AD_24_GPIO4_IO24 { 942 pinmux = <0x42a1016c 5 0x0 0 0x42a103b4>; 943 pin-pue; 944 }; 945 /omit-if-no-ref/ iomuxc_gpio_ad_24_lpi2c4_scl: IOMUXC_GPIO_AD_24_LPI2C4_SCL { 946 pinmux = <0x42a1016c 1 0x42a105f0 0 0x42a103b4>; 947 pin-pue; 948 }; 949 /omit-if-no-ref/ iomuxc_gpio_ad_24_lpuart6_txd: IOMUXC_GPIO_AD_24_LPUART6_TXD { 950 pinmux = <0x42a1016c 0 0x42a106b8 1 0x42a103b4>; 951 pin-pue; 952 }; 953 /omit-if-no-ref/ iomuxc_gpio_ad_24_netc_tmr_trig1: IOMUXC_GPIO_AD_24_NETC_TMR_TRIG1 { 954 pinmux = <0x42a1016c 7 0x42a107cc 1 0x42a103b4>; 955 pin-pue; 956 }; 957 /omit-if-no-ref/ iomuxc_gpio_ad_24_sinc2_mod_clk1: IOMUXC_GPIO_AD_24_SINC2_MOD_CLK1 { 958 pinmux = <0x42a1016c 3 0x0 0 0x42a103b4>; 959 pin-pue; 960 }; 961 /omit-if-no-ref/ iomuxc_gpio_ad_25_adc2_ch3b: IOMUXC_GPIO_AD_25_ADC2_CH3B { 962 pinmux = <0x42a10170 5 0x0 0 0x42a103b8>; 963 pin-pue; 964 }; 965 /omit-if-no-ref/ iomuxc_gpio_ad_25_ecat_link_act_1: IOMUXC_GPIO_AD_25_ECAT_LINK_ACT_1 { 966 pinmux = <0x42a10170 12 0x0 0 0x42a103b8>; 967 pin-pue; 968 }; 969 /omit-if-no-ref/ iomuxc_gpio_ad_25_flexio2_d25: IOMUXC_GPIO_AD_25_FLEXIO2_D25 { 970 pinmux = <0x42a10170 8 0x0 0 0x42a103b8>; 971 pin-pue; 972 }; 973 /omit-if-no-ref/ iomuxc_gpio_ad_25_flexpwm2_pwm0_b: IOMUXC_GPIO_AD_25_FLEXPWM2_PWM0_B { 974 pinmux = <0x42a10170 4 0x42a10518 1 0x42a103b8>; 975 pin-pue; 976 }; 977 /omit-if-no-ref/ iomuxc_gpio_ad_25_gpio4_io25: IOMUXC_GPIO_AD_25_GPIO4_IO25 { 978 pinmux = <0x42a10170 5 0x0 0 0x42a103b8>; 979 pin-pue; 980 }; 981 /omit-if-no-ref/ iomuxc_gpio_ad_25_lpi2c4_sda: IOMUXC_GPIO_AD_25_LPI2C4_SDA { 982 pinmux = <0x42a10170 1 0x42a105f4 0 0x42a103b8>; 983 pin-pue; 984 }; 985 /omit-if-no-ref/ iomuxc_gpio_ad_25_lpspi5_pcs3: IOMUXC_GPIO_AD_25_LPSPI5_PCS3 { 986 pinmux = <0x42a10170 2 0x42a10640 1 0x42a103b8>; 987 pin-pue; 988 }; 989 /omit-if-no-ref/ iomuxc_gpio_ad_25_lpuart6_rxd: IOMUXC_GPIO_AD_25_LPUART6_RXD { 990 pinmux = <0x42a10170 0 0x42a106b4 1 0x42a103b8>; 991 pin-pue; 992 }; 993 /omit-if-no-ref/ iomuxc_gpio_ad_25_netc_tmr_trig2: IOMUXC_GPIO_AD_25_NETC_TMR_TRIG2 { 994 pinmux = <0x42a10170 7 0x42a107d0 1 0x42a103b8>; 995 pin-pue; 996 }; 997 /omit-if-no-ref/ iomuxc_gpio_ad_25_sinc2_mod_clk2: IOMUXC_GPIO_AD_25_SINC2_MOD_CLK2 { 998 pinmux = <0x42a10170 3 0x0 0 0x42a103b8>; 999 pin-pue; 1000 }; 1001 /omit-if-no-ref/ iomuxc_gpio_ad_26_acmp2_in3: IOMUXC_GPIO_AD_26_ACMP2_IN3 { 1002 pinmux = <0x42a10174 5 0x0 0 0x42a103bc>; 1003 pin-pue; 1004 }; 1005 /omit-if-no-ref/ iomuxc_gpio_ad_26_adc2_ch4a: IOMUXC_GPIO_AD_26_ADC2_CH4A { 1006 pinmux = <0x42a10174 5 0x0 0 0x42a103bc>; 1007 pin-pue; 1008 }; 1009 /omit-if-no-ref/ iomuxc_gpio_ad_26_flexio2_d26: IOMUXC_GPIO_AD_26_FLEXIO2_D26 { 1010 pinmux = <0x42a10174 8 0x0 0 0x42a103bc>; 1011 pin-pue; 1012 }; 1013 /omit-if-no-ref/ iomuxc_gpio_ad_26_flexpwm2_pwm1_a: IOMUXC_GPIO_AD_26_FLEXPWM2_PWM1_A { 1014 pinmux = <0x42a10174 4 0x42a10510 1 0x42a103bc>; 1015 pin-pue; 1016 }; 1017 /omit-if-no-ref/ iomuxc_gpio_ad_26_gpio4_io26: IOMUXC_GPIO_AD_26_GPIO4_IO26 { 1018 pinmux = <0x42a10174 5 0x0 0 0x42a103bc>; 1019 pin-pue; 1020 }; 1021 /omit-if-no-ref/ iomuxc_gpio_ad_26_kpp_row0: IOMUXC_GPIO_AD_26_KPP_ROW0 { 1022 pinmux = <0x42a10174 6 0x42a105c8 1 0x42a103bc>; 1023 pin-pue; 1024 }; 1025 /omit-if-no-ref/ iomuxc_gpio_ad_26_lpspi5_pcs2: IOMUXC_GPIO_AD_26_LPSPI5_PCS2 { 1026 pinmux = <0x42a10174 2 0x42a1063c 1 0x42a103bc>; 1027 pin-pue; 1028 }; 1029 /omit-if-no-ref/ iomuxc_gpio_ad_26_lpuart5_txd: IOMUXC_GPIO_AD_26_LPUART5_TXD { 1030 pinmux = <0x42a10174 1 0x42a106a0 3 0x42a103bc>; 1031 pin-pue; 1032 }; 1033 /omit-if-no-ref/ iomuxc_gpio_ad_26_lpuart6_cts_b: IOMUXC_GPIO_AD_26_LPUART6_CTS_B { 1034 pinmux = <0x42a10174 0 0x42a106a4 1 0x42a103bc>; 1035 pin-pue; 1036 }; 1037 /omit-if-no-ref/ iomuxc_gpio_ad_26_mic_bitstream2: IOMUXC_GPIO_AD_26_MIC_BITSTREAM2 { 1038 pinmux = <0x42a10174 12 0x42a106d8 1 0x42a103bc>; 1039 pin-pue; 1040 }; 1041 /omit-if-no-ref/ iomuxc_gpio_ad_26_netc_tmr_pp1: IOMUXC_GPIO_AD_26_NETC_TMR_PP1 { 1042 pinmux = <0x42a10174 7 0x0 0 0x42a103bc>; 1043 pin-pue; 1044 }; 1045 /omit-if-no-ref/ iomuxc_gpio_ad_26_sinc2_emclk0: IOMUXC_GPIO_AD_26_SINC2_EMCLK0 { 1046 pinmux = <0x42a10174 3 0x42a108fc 0 0x42a103bc>; 1047 pin-pue; 1048 }; 1049 /omit-if-no-ref/ iomuxc_gpio_ad_26_usdhc2_cd_b: IOMUXC_GPIO_AD_26_USDHC2_CD_B { 1050 pinmux = <0x42a10174 9 0x42a1092c 2 0x42a103bc>; 1051 pin-pue; 1052 }; 1053 /omit-if-no-ref/ iomuxc_gpio_ad_27_acmp2_in4: IOMUXC_GPIO_AD_27_ACMP2_IN4 { 1054 pinmux = <0x42a10178 5 0x0 0 0x42a103c0>; 1055 pin-pue; 1056 }; 1057 /omit-if-no-ref/ iomuxc_gpio_ad_27_adc2_ch4b: IOMUXC_GPIO_AD_27_ADC2_CH4B { 1058 pinmux = <0x42a10178 5 0x0 0 0x42a103c0>; 1059 pin-pue; 1060 }; 1061 /omit-if-no-ref/ iomuxc_gpio_ad_27_flexio2_d27: IOMUXC_GPIO_AD_27_FLEXIO2_D27 { 1062 pinmux = <0x42a10178 8 0x0 0 0x42a103c0>; 1063 pin-pue; 1064 }; 1065 /omit-if-no-ref/ iomuxc_gpio_ad_27_flexpwm2_pwm1_b: IOMUXC_GPIO_AD_27_FLEXPWM2_PWM1_B { 1066 pinmux = <0x42a10178 4 0x42a1051c 1 0x42a103c0>; 1067 pin-pue; 1068 }; 1069 /omit-if-no-ref/ iomuxc_gpio_ad_27_gpio4_io27: IOMUXC_GPIO_AD_27_GPIO4_IO27 { 1070 pinmux = <0x42a10178 5 0x0 0 0x42a103c0>; 1071 pin-pue; 1072 }; 1073 /omit-if-no-ref/ iomuxc_gpio_ad_27_kpp_col0: IOMUXC_GPIO_AD_27_KPP_COL0 { 1074 pinmux = <0x42a10178 6 0x42a105a8 1 0x42a103c0>; 1075 pin-pue; 1076 }; 1077 /omit-if-no-ref/ iomuxc_gpio_ad_27_lpspi5_pcs1: IOMUXC_GPIO_AD_27_LPSPI5_PCS1 { 1078 pinmux = <0x42a10178 2 0x42a10638 2 0x42a103c0>; 1079 pin-pue; 1080 }; 1081 /omit-if-no-ref/ iomuxc_gpio_ad_27_lpuart5_rxd: IOMUXC_GPIO_AD_27_LPUART5_RXD { 1082 pinmux = <0x42a10178 1 0x42a1069c 3 0x42a103c0>; 1083 pin-pue; 1084 }; 1085 /omit-if-no-ref/ iomuxc_gpio_ad_27_lpuart6_rts_b: IOMUXC_GPIO_AD_27_LPUART6_RTS_B { 1086 pinmux = <0x42a10178 0 0x0 0 0x42a103c0>; 1087 pin-pue; 1088 }; 1089 /omit-if-no-ref/ iomuxc_gpio_ad_27_mic_clk: IOMUXC_GPIO_AD_27_MIC_CLK { 1090 pinmux = <0x42a10178 12 0x0 0 0x42a103c0>; 1091 pin-pue; 1092 }; 1093 /omit-if-no-ref/ iomuxc_gpio_ad_27_netc_tmr_pp2: IOMUXC_GPIO_AD_27_NETC_TMR_PP2 { 1094 pinmux = <0x42a10178 7 0x0 0 0x42a103c0>; 1095 pin-pue; 1096 }; 1097 /omit-if-no-ref/ iomuxc_gpio_ad_27_sinc2_embit0: IOMUXC_GPIO_AD_27_SINC2_EMBIT0 { 1098 pinmux = <0x42a10178 3 0x0 0 0x42a103c0>; 1099 pin-pue; 1100 }; 1101 /omit-if-no-ref/ iomuxc_gpio_ad_27_usdhc2_wp: IOMUXC_GPIO_AD_27_USDHC2_WP { 1102 pinmux = <0x42a10178 9 0x42a10930 2 0x42a103c0>; 1103 pin-pue; 1104 }; 1105 /omit-if-no-ref/ iomuxc_gpio_ad_28_acmp3_in1: IOMUXC_GPIO_AD_28_ACMP3_IN1 { 1106 pinmux = <0x42a1017c 5 0x0 0 0x42a103c4>; 1107 pin-pue; 1108 }; 1109 /omit-if-no-ref/ iomuxc_gpio_ad_28_adc2_ch5a: IOMUXC_GPIO_AD_28_ADC2_CH5A { 1110 pinmux = <0x42a1017c 5 0x0 0 0x42a103c4>; 1111 pin-pue; 1112 }; 1113 /omit-if-no-ref/ iomuxc_gpio_ad_28_flexio2_d28: IOMUXC_GPIO_AD_28_FLEXIO2_D28 { 1114 pinmux = <0x42a1017c 8 0x0 0 0x42a103c4>; 1115 pin-pue; 1116 }; 1117 /omit-if-no-ref/ iomuxc_gpio_ad_28_flexpwm2_pwm2_b: IOMUXC_GPIO_AD_28_FLEXPWM2_PWM2_B { 1118 pinmux = <0x42a1017c 4 0x42a10520 1 0x42a103c4>; 1119 pin-pue; 1120 }; 1121 /omit-if-no-ref/ iomuxc_gpio_ad_28_gpio4_io28: IOMUXC_GPIO_AD_28_GPIO4_IO28 { 1122 pinmux = <0x42a1017c 5 0x0 0 0x42a103c4>; 1123 pin-pue; 1124 }; 1125 /omit-if-no-ref/ iomuxc_gpio_ad_28_i3c1_pur: IOMUXC_GPIO_AD_28_I3C1_PUR { 1126 pinmux = <0x42a1017c 2 0x0 0 0x42a103c4>; 1127 pin-pue; 1128 }; 1129 /omit-if-no-ref/ iomuxc_gpio_ad_28_kpp_row3: IOMUXC_GPIO_AD_28_KPP_ROW3 { 1130 pinmux = <0x42a1017c 6 0x42a105d4 1 0x42a103c4>; 1131 pin-pue; 1132 }; 1133 /omit-if-no-ref/ iomuxc_gpio_ad_28_lpspi5_sck: IOMUXC_GPIO_AD_28_LPSPI5_SCK { 1134 pinmux = <0x42a1017c 0 0x42a10644 2 0x42a103c4>; 1135 pin-pue; 1136 }; 1137 /omit-if-no-ref/ iomuxc_gpio_ad_28_mic_bitstream0: IOMUXC_GPIO_AD_28_MIC_BITSTREAM0 { 1138 pinmux = <0x42a1017c 12 0x42a106d0 1 0x42a103c4>; 1139 pin-pue; 1140 }; 1141 /omit-if-no-ref/ iomuxc_gpio_ad_28_netc_tmr_pp3: IOMUXC_GPIO_AD_28_NETC_TMR_PP3 { 1142 pinmux = <0x42a1017c 7 0x0 0 0x42a103c4>; 1143 pin-pue; 1144 }; 1145 /omit-if-no-ref/ iomuxc_gpio_ad_28_sinc2_emclk1: IOMUXC_GPIO_AD_28_SINC2_EMCLK1 { 1146 pinmux = <0x42a1017c 3 0x0 0 0x42a103c4>; 1147 pin-pue; 1148 }; 1149 /omit-if-no-ref/ iomuxc_gpio_ad_28_usdhc2_reset_b: IOMUXC_GPIO_AD_28_USDHC2_RESET_B { 1150 pinmux = <0x42a1017c 9 0x0 0 0x42a103c4>; 1151 pin-pue; 1152 }; 1153 /omit-if-no-ref/ iomuxc_gpio_ad_29_acmp3_in2: IOMUXC_GPIO_AD_29_ACMP3_IN2 { 1154 pinmux = <0x42a10180 5 0x0 0 0x42a103c8>; 1155 pin-pue; 1156 }; 1157 /omit-if-no-ref/ iomuxc_gpio_ad_29_adc2_ch5b: IOMUXC_GPIO_AD_29_ADC2_CH5B { 1158 pinmux = <0x42a10180 5 0x0 0 0x42a103c8>; 1159 pin-pue; 1160 }; 1161 /omit-if-no-ref/ iomuxc_gpio_ad_29_ewm_out_b: IOMUXC_GPIO_AD_29_EWM_OUT_B { 1162 pinmux = <0x42a10180 7 0x0 0 0x42a103c8>; 1163 pin-pue; 1164 }; 1165 /omit-if-no-ref/ iomuxc_gpio_ad_29_flexio2_d29: IOMUXC_GPIO_AD_29_FLEXIO2_D29 { 1166 pinmux = <0x42a10180 8 0x0 0 0x42a103c8>; 1167 pin-pue; 1168 }; 1169 /omit-if-no-ref/ iomuxc_gpio_ad_29_flexpwm2_pwm2_a: IOMUXC_GPIO_AD_29_FLEXPWM2_PWM2_A { 1170 pinmux = <0x42a10180 4 0x42a10514 1 0x42a103c8>; 1171 pin-pue; 1172 }; 1173 /omit-if-no-ref/ iomuxc_gpio_ad_29_gpio4_io29: IOMUXC_GPIO_AD_29_GPIO4_IO29 { 1174 pinmux = <0x42a10180 5 0x0 0 0x42a103c8>; 1175 pin-pue; 1176 }; 1177 /omit-if-no-ref/ iomuxc_gpio_ad_29_kpp_col3: IOMUXC_GPIO_AD_29_KPP_COL3 { 1178 pinmux = <0x42a10180 6 0x42a105b4 1 0x42a103c8>; 1179 pin-pue; 1180 }; 1181 /omit-if-no-ref/ iomuxc_gpio_ad_29_lpspi5_pcs0: IOMUXC_GPIO_AD_29_LPSPI5_PCS0 { 1182 pinmux = <0x42a10180 0 0x42a10634 2 0x42a103c8>; 1183 pin-pue; 1184 }; 1185 /omit-if-no-ref/ iomuxc_gpio_ad_29_mic_bitstream1: IOMUXC_GPIO_AD_29_MIC_BITSTREAM1 { 1186 pinmux = <0x42a10180 12 0x42a106d4 1 0x42a103c8>; 1187 pin-pue; 1188 }; 1189 /omit-if-no-ref/ iomuxc_gpio_ad_29_sinc2_embit1: IOMUXC_GPIO_AD_29_SINC2_EMBIT1 { 1190 pinmux = <0x42a10180 3 0x0 0 0x42a103c8>; 1191 pin-pue; 1192 }; 1193 /omit-if-no-ref/ iomuxc_gpio_ad_29_usdhc2_cd_b: IOMUXC_GPIO_AD_29_USDHC2_CD_B { 1194 pinmux = <0x42a10180 2 0x42a1092c 3 0x42a103c8>; 1195 pin-pue; 1196 }; 1197 /omit-if-no-ref/ iomuxc_gpio_ad_29_usdhc2_vselect: IOMUXC_GPIO_AD_29_USDHC2_VSELECT { 1198 pinmux = <0x42a10180 9 0x0 0 0x42a103c8>; 1199 pin-pue; 1200 }; 1201 /omit-if-no-ref/ iomuxc_gpio_ad_30_acmp3_in3: IOMUXC_GPIO_AD_30_ACMP3_IN3 { 1202 pinmux = <0x42a10184 5 0x0 0 0x42a103cc>; 1203 pin-pue; 1204 }; 1205 /omit-if-no-ref/ iomuxc_gpio_ad_30_adc2_ch6a: IOMUXC_GPIO_AD_30_ADC2_CH6A { 1206 pinmux = <0x42a10184 5 0x0 0 0x42a103cc>; 1207 pin-pue; 1208 }; 1209 /omit-if-no-ref/ iomuxc_gpio_ad_30_ecat_mdc: IOMUXC_GPIO_AD_30_ECAT_MDC { 1210 pinmux = <0x42a10184 12 0x0 0 0x42a103cc>; 1211 pin-pue; 1212 }; 1213 /omit-if-no-ref/ iomuxc_gpio_ad_30_flexcan2_tx: IOMUXC_GPIO_AD_30_FLEXCAN2_TX { 1214 pinmux = <0x42a10184 2 0x0 0 0x42a103cc>; 1215 pin-pue; 1216 }; 1217 /omit-if-no-ref/ iomuxc_gpio_ad_30_flexio2_d30: IOMUXC_GPIO_AD_30_FLEXIO2_D30 { 1218 pinmux = <0x42a10184 8 0x0 0 0x42a103cc>; 1219 pin-pue; 1220 }; 1221 /omit-if-no-ref/ iomuxc_gpio_ad_30_gpio4_io30: IOMUXC_GPIO_AD_30_GPIO4_IO30 { 1222 pinmux = <0x42a10184 5 0x0 0 0x42a103cc>; 1223 pin-pue; 1224 }; 1225 /omit-if-no-ref/ iomuxc_gpio_ad_30_kpp_row2: IOMUXC_GPIO_AD_30_KPP_ROW2 { 1226 pinmux = <0x42a10184 6 0x42a105d0 1 0x42a103cc>; 1227 pin-pue; 1228 }; 1229 /omit-if-no-ref/ iomuxc_gpio_ad_30_lpspi5_sout: IOMUXC_GPIO_AD_30_LPSPI5_SOUT { 1230 pinmux = <0x42a10184 0 0x42a1064c 2 0x42a103cc>; 1231 pin-pue; 1232 }; 1233 /omit-if-no-ref/ iomuxc_gpio_ad_30_lpuart8_txd: IOMUXC_GPIO_AD_30_LPUART8_TXD { 1234 pinmux = <0x42a10184 4 0x42a106c4 0 0x42a103cc>; 1235 pin-pue; 1236 }; 1237 /omit-if-no-ref/ iomuxc_gpio_ad_30_netc_emdc: IOMUXC_GPIO_AD_30_NETC_EMDC { 1238 pinmux = <0x42a10184 7 0x0 0 0x42a103cc>; 1239 pin-pue; 1240 }; 1241 /omit-if-no-ref/ iomuxc_gpio_ad_30_sinc2_emclk2: IOMUXC_GPIO_AD_30_SINC2_EMCLK2 { 1242 pinmux = <0x42a10184 3 0x42a10900 0 0x42a103cc>; 1243 pin-pue; 1244 }; 1245 /omit-if-no-ref/ iomuxc_gpio_ad_30_usb_otg2_oc: IOMUXC_GPIO_AD_30_USB_OTG2_OC { 1246 pinmux = <0x42a10184 1 0x42a10914 1 0x42a103cc>; 1247 pin-pue; 1248 }; 1249 /omit-if-no-ref/ iomuxc_gpio_ad_30_xbar_inout24: IOMUXC_GPIO_AD_30_XBAR_INOUT24 { 1250 pinmux = <0x42a10184 9 0x42a10958 1 0x42a103cc>; 1251 pin-pue; 1252 }; 1253 /omit-if-no-ref/ iomuxc_gpio_ad_31_acmp3_in4: IOMUXC_GPIO_AD_31_ACMP3_IN4 { 1254 pinmux = <0x42a10188 5 0x0 0 0x42a103d0>; 1255 pin-pue; 1256 }; 1257 /omit-if-no-ref/ iomuxc_gpio_ad_31_adc2_ch6b: IOMUXC_GPIO_AD_31_ADC2_CH6B { 1258 pinmux = <0x42a10188 5 0x0 0 0x42a103d0>; 1259 pin-pue; 1260 }; 1261 /omit-if-no-ref/ iomuxc_gpio_ad_31_ecat_mdio: IOMUXC_GPIO_AD_31_ECAT_MDIO { 1262 pinmux = <0x42a10188 12 0x42a104ec 0 0x42a103d0>; 1263 pin-pue; 1264 }; 1265 /omit-if-no-ref/ iomuxc_gpio_ad_31_flexcan2_rx: IOMUXC_GPIO_AD_31_FLEXCAN2_RX { 1266 pinmux = <0x42a10188 2 0x42a104a4 1 0x42a103d0>; 1267 pin-pue; 1268 }; 1269 /omit-if-no-ref/ iomuxc_gpio_ad_31_flexio2_d31: IOMUXC_GPIO_AD_31_FLEXIO2_D31 { 1270 pinmux = <0x42a10188 8 0x0 0 0x42a103d0>; 1271 pin-pue; 1272 }; 1273 /omit-if-no-ref/ iomuxc_gpio_ad_31_gpio4_io31: IOMUXC_GPIO_AD_31_GPIO4_IO31 { 1274 pinmux = <0x42a10188 5 0x0 0 0x42a103d0>; 1275 pin-pue; 1276 }; 1277 /omit-if-no-ref/ iomuxc_gpio_ad_31_kpp_col2: IOMUXC_GPIO_AD_31_KPP_COL2 { 1278 pinmux = <0x42a10188 6 0x42a105b0 1 0x42a103d0>; 1279 pin-pue; 1280 }; 1281 /omit-if-no-ref/ iomuxc_gpio_ad_31_lpspi5_sin: IOMUXC_GPIO_AD_31_LPSPI5_SIN { 1282 pinmux = <0x42a10188 0 0x42a10648 2 0x42a103d0>; 1283 pin-pue; 1284 }; 1285 /omit-if-no-ref/ iomuxc_gpio_ad_31_lpuart8_rxd: IOMUXC_GPIO_AD_31_LPUART8_RXD { 1286 pinmux = <0x42a10188 4 0x42a106c0 0 0x42a103d0>; 1287 pin-pue; 1288 }; 1289 /omit-if-no-ref/ iomuxc_gpio_ad_31_netc_emdio: IOMUXC_GPIO_AD_31_NETC_EMDIO { 1290 pinmux = <0x42a10188 7 0x42a10798 4 0x42a103d0>; 1291 pin-pue; 1292 }; 1293 /omit-if-no-ref/ iomuxc_gpio_ad_31_sinc2_embit2: IOMUXC_GPIO_AD_31_SINC2_EMBIT2 { 1294 pinmux = <0x42a10188 3 0x42a108f4 0 0x42a103d0>; 1295 pin-pue; 1296 }; 1297 /omit-if-no-ref/ iomuxc_gpio_ad_31_usb_otg2_pwr: IOMUXC_GPIO_AD_31_USB_OTG2_PWR { 1298 pinmux = <0x42a10188 1 0x0 0 0x42a103d0>; 1299 pin-pue; 1300 }; 1301 /omit-if-no-ref/ iomuxc_gpio_ad_31_xbar_inout25: IOMUXC_GPIO_AD_31_XBAR_INOUT25 { 1302 pinmux = <0x42a10188 9 0x42a1095c 1 0x42a103d0>; 1303 pin-pue; 1304 }; 1305 /omit-if-no-ref/ iomuxc_gpio_ad_32_acmp4_in1: IOMUXC_GPIO_AD_32_ACMP4_IN1 { 1306 pinmux = <0x42a1018c 5 0x0 0 0x42a103d4>; 1307 pin-pue; 1308 }; 1309 /omit-if-no-ref/ iomuxc_gpio_ad_32_gpio5_io00: IOMUXC_GPIO_AD_32_GPIO5_IO00 { 1310 pinmux = <0x42a1018c 5 0x0 0 0x42a103d4>; 1311 pin-pue; 1312 }; 1313 /omit-if-no-ref/ iomuxc_gpio_ad_32_kpp_row1: IOMUXC_GPIO_AD_32_KPP_ROW1 { 1314 pinmux = <0x42a1018c 6 0x42a105cc 1 0x42a103d4>; 1315 pin-pue; 1316 }; 1317 /omit-if-no-ref/ iomuxc_gpio_ad_32_lpi2c5_scl: IOMUXC_GPIO_AD_32_LPI2C5_SCL { 1318 pinmux = <0x42a1018c 0 0x42a105f8 1 0x42a103d4>; 1319 pin-pue; 1320 }; 1321 /omit-if-no-ref/ iomuxc_gpio_ad_32_lpuart10_txd: IOMUXC_GPIO_AD_32_LPUART10_TXD { 1322 pinmux = <0x42a1018c 8 0x42a10670 1 0x42a103d4>; 1323 pin-pue; 1324 }; 1325 /omit-if-no-ref/ iomuxc_gpio_ad_32_mic_bitstream3: IOMUXC_GPIO_AD_32_MIC_BITSTREAM3 { 1326 pinmux = <0x42a1018c 12 0x42a106dc 1 0x42a103d4>; 1327 pin-pue; 1328 }; 1329 /omit-if-no-ref/ iomuxc_gpio_ad_32_netc_tmr_trig1: IOMUXC_GPIO_AD_32_NETC_TMR_TRIG1 { 1330 pinmux = <0x42a1018c 7 0x42a107cc 2 0x42a103d4>; 1331 pin-pue; 1332 }; 1333 /omit-if-no-ref/ iomuxc_gpio_ad_32_pmic_ready: IOMUXC_GPIO_AD_32_PMIC_READY { 1334 pinmux = <0x42a1018c 2 0x0 0 0x42a103d4>; 1335 pin-pue; 1336 }; 1337 /omit-if-no-ref/ iomuxc_gpio_ad_32_sinc2_emclk3: IOMUXC_GPIO_AD_32_SINC2_EMCLK3 { 1338 pinmux = <0x42a1018c 3 0x42a10904 0 0x42a103d4>; 1339 pin-pue; 1340 }; 1341 /omit-if-no-ref/ iomuxc_gpio_ad_32_usb_otg2_id: IOMUXC_GPIO_AD_32_USB_OTG2_ID { 1342 pinmux = <0x42a1018c 1 0x42a10920 1 0x42a103d4>; 1343 pin-pue; 1344 }; 1345 /omit-if-no-ref/ iomuxc_gpio_ad_32_usdhc1_cd_b: IOMUXC_GPIO_AD_32_USDHC1_CD_B { 1346 pinmux = <0x42a1018c 4 0x42a10924 0 0x42a103d4>; 1347 pin-pue; 1348 }; 1349 /omit-if-no-ref/ iomuxc_gpio_ad_33_acmp4_in2: IOMUXC_GPIO_AD_33_ACMP4_IN2 { 1350 pinmux = <0x42a10190 5 0x0 0 0x42a103d8>; 1351 pin-pue; 1352 }; 1353 /omit-if-no-ref/ iomuxc_gpio_ad_33_gpio5_io01: IOMUXC_GPIO_AD_33_GPIO5_IO01 { 1354 pinmux = <0x42a10190 5 0x0 0 0x42a103d8>; 1355 pin-pue; 1356 }; 1357 /omit-if-no-ref/ iomuxc_gpio_ad_33_kpp_col1: IOMUXC_GPIO_AD_33_KPP_COL1 { 1358 pinmux = <0x42a10190 6 0x42a105ac 1 0x42a103d8>; 1359 pin-pue; 1360 }; 1361 /omit-if-no-ref/ iomuxc_gpio_ad_33_lpi2c5_sda: IOMUXC_GPIO_AD_33_LPI2C5_SDA { 1362 pinmux = <0x42a10190 0 0x42a105fc 1 0x42a103d8>; 1363 pin-pue; 1364 }; 1365 /omit-if-no-ref/ iomuxc_gpio_ad_33_lpuart10_rxd: IOMUXC_GPIO_AD_33_LPUART10_RXD { 1366 pinmux = <0x42a10190 8 0x42a1066c 1 0x42a103d8>; 1367 pin-pue; 1368 }; 1369 /omit-if-no-ref/ iomuxc_gpio_ad_33_netc_tmr_trig2: IOMUXC_GPIO_AD_33_NETC_TMR_TRIG2 { 1370 pinmux = <0x42a10190 2 0x42a1093c 0 0x42a103d8>; 1371 pin-pue; 1372 }; 1373 /omit-if-no-ref/ iomuxc_gpio_ad_33_sinc2_embit3: IOMUXC_GPIO_AD_33_SINC2_EMBIT3 { 1374 pinmux = <0x42a10190 3 0x42a108f8 0 0x42a103d8>; 1375 pin-pue; 1376 }; 1377 /omit-if-no-ref/ iomuxc_gpio_ad_33_usb_otg1_id: IOMUXC_GPIO_AD_33_USB_OTG1_ID { 1378 pinmux = <0x42a10190 1 0x42a1091c 1 0x42a103d8>; 1379 pin-pue; 1380 }; 1381 /omit-if-no-ref/ iomuxc_gpio_ad_33_usdhc1_wp: IOMUXC_GPIO_AD_33_USDHC1_WP { 1382 pinmux = <0x42a10190 4 0x42a10928 0 0x42a103d8>; 1383 pin-pue; 1384 }; 1385 /omit-if-no-ref/ iomuxc_gpio_ad_33_xbar_inout17: IOMUXC_GPIO_AD_33_XBAR_INOUT17 { 1386 pinmux = <0x42a10190 2 0x42a1093c 0 0x42a103d8>; 1387 pin-pue; 1388 }; 1389 /omit-if-no-ref/ iomuxc_gpio_ad_34_acmp4_in3: IOMUXC_GPIO_AD_34_ACMP4_IN3 { 1390 pinmux = <0x42a10194 5 0x0 0 0x42a103dc>; 1391 pin-pue; 1392 }; 1393 /omit-if-no-ref/ iomuxc_gpio_ad_34_gpio5_io02: IOMUXC_GPIO_AD_34_GPIO5_IO02 { 1394 pinmux = <0x42a10194 5 0x0 0 0x42a103dc>; 1395 pin-pue; 1396 }; 1397 /omit-if-no-ref/ iomuxc_gpio_ad_34_i3c2_scl: IOMUXC_GPIO_AD_34_I3C2_SCL { 1398 pinmux = <0x42a10194 0 0x42a105a0 1 0x42a103dc>; 1399 pin-pue; 1400 }; 1401 /omit-if-no-ref/ iomuxc_gpio_ad_34_lpuart10_cts_b: IOMUXC_GPIO_AD_34_LPUART10_CTS_B { 1402 pinmux = <0x42a10194 8 0x0 0 0x42a103dc>; 1403 pin-pue; 1404 }; 1405 /omit-if-no-ref/ iomuxc_gpio_ad_34_netc_tmr_alarm1: IOMUXC_GPIO_AD_34_NETC_TMR_ALARM1 { 1406 pinmux = <0x42a10194 7 0x0 0 0x42a103dc>; 1407 pin-pue; 1408 }; 1409 /omit-if-no-ref/ iomuxc_gpio_ad_34_sinc2_break: IOMUXC_GPIO_AD_34_SINC2_BREAK { 1410 pinmux = <0x42a10194 3 0x0 0 0x42a103dc>; 1411 pin-pue; 1412 }; 1413 /omit-if-no-ref/ iomuxc_gpio_ad_34_usb_otg1_pwr: IOMUXC_GPIO_AD_34_USB_OTG1_PWR { 1414 pinmux = <0x42a10194 1 0x0 0 0x42a103dc>; 1415 pin-pue; 1416 }; 1417 /omit-if-no-ref/ iomuxc_gpio_ad_34_usdhc1_vselect: IOMUXC_GPIO_AD_34_USDHC1_VSELECT { 1418 pinmux = <0x42a10194 4 0x0 0 0x42a103dc>; 1419 pin-pue; 1420 }; 1421 /omit-if-no-ref/ iomuxc_gpio_ad_34_xbar_inout18: IOMUXC_GPIO_AD_34_XBAR_INOUT18 { 1422 pinmux = <0x42a10194 2 0x42a10940 1 0x42a103dc>; 1423 pin-pue; 1424 }; 1425 /omit-if-no-ref/ iomuxc_gpio_ad_35_acmp4_in4: IOMUXC_GPIO_AD_35_ACMP4_IN4 { 1426 pinmux = <0x42a10198 5 0x0 0 0x42a103e0>; 1427 pin-pue; 1428 }; 1429 /omit-if-no-ref/ iomuxc_gpio_ad_35_gpio5_io03: IOMUXC_GPIO_AD_35_GPIO5_IO03 { 1430 pinmux = <0x42a10198 5 0x0 0 0x42a103e0>; 1431 pin-pue; 1432 }; 1433 /omit-if-no-ref/ iomuxc_gpio_ad_35_i3c2_sda: IOMUXC_GPIO_AD_35_I3C2_SDA { 1434 pinmux = <0x42a10198 0 0x42a105a4 1 0x42a103e0>; 1435 pin-pue; 1436 }; 1437 /omit-if-no-ref/ iomuxc_gpio_ad_35_lpuart10_rts_b: IOMUXC_GPIO_AD_35_LPUART10_RTS_B { 1438 pinmux = <0x42a10198 8 0x0 0 0x42a103e0>; 1439 pin-pue; 1440 }; 1441 /omit-if-no-ref/ iomuxc_gpio_ad_35_netc_tmr_alarm2: IOMUXC_GPIO_AD_35_NETC_TMR_ALARM2 { 1442 pinmux = <0x42a10198 7 0x0 0 0x42a103e0>; 1443 pin-pue; 1444 }; 1445 /omit-if-no-ref/ iomuxc_gpio_ad_35_sinc2_mod_clk0: IOMUXC_GPIO_AD_35_SINC2_MOD_CLK0 { 1446 pinmux = <0x42a10198 3 0x0 0 0x42a103e0>; 1447 pin-pue; 1448 }; 1449 /omit-if-no-ref/ iomuxc_gpio_ad_35_usb_otg1_oc: IOMUXC_GPIO_AD_35_USB_OTG1_OC { 1450 pinmux = <0x42a10198 1 0x42a10918 1 0x42a103e0>; 1451 pin-pue; 1452 }; 1453 /omit-if-no-ref/ iomuxc_gpio_ad_35_usdhc1_reset_b: IOMUXC_GPIO_AD_35_USDHC1_RESET_B { 1454 pinmux = <0x42a10198 4 0x0 0 0x42a103e0>; 1455 pin-pue; 1456 }; 1457 /omit-if-no-ref/ iomuxc_gpio_ad_35_xbar_inout19: IOMUXC_GPIO_AD_35_XBAR_INOUT19 { 1458 pinmux = <0x42a10198 2 0x42a10944 1 0x42a103e0>; 1459 pin-pue; 1460 }; 1461 /omit-if-no-ref/ iomuxc_aon_gpio_aon_00_flexcan1_tx: IOMUXC_AON_GPIO_AON_00_FLEXCAN1_TX { 1462 pinmux = <0x443c0000 1 0x0 0 0x443c0074>; 1463 pin-pue; 1464 }; 1465 /omit-if-no-ref/ iomuxc_aon_gpio_aon_00_gpio1_io00: IOMUXC_AON_GPIO_AON_00_GPIO1_IO00 { 1466 pinmux = <0x443c0000 5 0x0 0 0x443c0074>; 1467 pin-pue; 1468 }; 1469 /omit-if-no-ref/ iomuxc_aon_gpio_aon_00_lptmr1_alt1: IOMUXC_AON_GPIO_AON_00_LPTMR1_ALT1 { 1470 pinmux = <0x443c0000 4 0x443c012c 0 0x443c0074>; 1471 pin-pue; 1472 }; 1473 /omit-if-no-ref/ iomuxc_aon_gpio_aon_00_lpuart2_txd: IOMUXC_AON_GPIO_AON_00_LPUART2_TXD { 1474 pinmux = <0x443c0000 6 0x443c0158 0 0x443c0074>; 1475 pin-pue; 1476 }; 1477 /omit-if-no-ref/ iomuxc_aon_gpio_aon_00_src_boot_mode0: IOMUXC_AON_GPIO_AON_00_SRC_BOOT_MODE0 { 1478 pinmux = <0x443c0000 0 0x0 0 0x443c0074>; 1479 pin-pue; 1480 }; 1481 /omit-if-no-ref/ iomuxc_aon_gpio_aon_00_tpm1_extclk: IOMUXC_AON_GPIO_AON_00_TPM1_EXTCLK { 1482 pinmux = <0x443c0000 8 0x0 0 0x443c0074>; 1483 pin-pue; 1484 }; 1485 /omit-if-no-ref/ iomuxc_aon_gpio_aon_01_flexcan1_rx: IOMUXC_AON_GPIO_AON_01_FLEXCAN1_RX { 1486 pinmux = <0x443c0004 1 0x42a104a0 1 0x443c0078>; 1487 pin-pue; 1488 }; 1489 /omit-if-no-ref/ iomuxc_aon_gpio_aon_01_gpio1_io01: IOMUXC_AON_GPIO_AON_01_GPIO1_IO01 { 1490 pinmux = <0x443c0004 5 0x0 0 0x443c0078>; 1491 pin-pue; 1492 }; 1493 /omit-if-no-ref/ iomuxc_aon_gpio_aon_01_lptmr1_alt2: IOMUXC_AON_GPIO_AON_01_LPTMR1_ALT2 { 1494 pinmux = <0x443c0004 4 0x443c0130 0 0x443c0078>; 1495 pin-pue; 1496 }; 1497 /omit-if-no-ref/ iomuxc_aon_gpio_aon_01_lpuart2_rxd: IOMUXC_AON_GPIO_AON_01_LPUART2_RXD { 1498 pinmux = <0x443c0004 6 0x443c0154 0 0x443c0078>; 1499 pin-pue; 1500 }; 1501 /omit-if-no-ref/ iomuxc_aon_gpio_aon_01_src_boot_mode1: IOMUXC_AON_GPIO_AON_01_SRC_BOOT_MODE1 { 1502 pinmux = <0x443c0004 0 0x0 0 0x443c0078>; 1503 pin-pue; 1504 }; 1505 /omit-if-no-ref/ iomuxc_aon_gpio_aon_01_tpm1_ch0: IOMUXC_AON_GPIO_AON_01_TPM1_CH0 { 1506 pinmux = <0x443c0004 8 0x0 0 0x443c0078>; 1507 pin-pue; 1508 }; 1509 /omit-if-no-ref/ iomuxc_aon_gpio_aon_02_flexcan3_tx: IOMUXC_AON_GPIO_AON_02_FLEXCAN3_TX { 1510 pinmux = <0x443c0008 1 0x0 0 0x443c007c>; 1511 pin-pue; 1512 }; 1513 /omit-if-no-ref/ iomuxc_aon_gpio_aon_02_gpio1_io02: IOMUXC_AON_GPIO_AON_02_GPIO1_IO02 { 1514 pinmux = <0x443c0008 5 0x0 0 0x443c007c>; 1515 pin-pue; 1516 }; 1517 /omit-if-no-ref/ iomuxc_aon_gpio_aon_02_lpspi2_pcs3: IOMUXC_AON_GPIO_AON_02_LPSPI2_PCS3 { 1518 pinmux = <0x443c0008 2 0x443c011c 0 0x443c007c>; 1519 pin-pue; 1520 }; 1521 /omit-if-no-ref/ iomuxc_aon_gpio_aon_02_lpspi2_sout: IOMUXC_AON_GPIO_AON_02_LPSPI2_SOUT { 1522 pinmux = <0x443c0008 3 0x443c0128 0 0x443c007c>; 1523 pin-pue; 1524 }; 1525 /omit-if-no-ref/ iomuxc_aon_gpio_aon_02_lptmr1_alt3: IOMUXC_AON_GPIO_AON_02_LPTMR1_ALT3 { 1526 pinmux = <0x443c0008 4 0x443c0134 0 0x443c007c>; 1527 pin-pue; 1528 }; 1529 /omit-if-no-ref/ iomuxc_aon_gpio_aon_02_lpuart2_rts_b: IOMUXC_AON_GPIO_AON_02_LPUART2_RTS_B { 1530 pinmux = <0x443c0008 6 0x0 0 0x443c007c>; 1531 pin-pue; 1532 }; 1533 /omit-if-no-ref/ iomuxc_aon_gpio_aon_02_src_boot_mode2: IOMUXC_AON_GPIO_AON_02_SRC_BOOT_MODE2 { 1534 pinmux = <0x443c0008 0 0x0 0 0x443c007c>; 1535 pin-pue; 1536 }; 1537 /omit-if-no-ref/ iomuxc_aon_gpio_aon_02_tpm1_ch1: IOMUXC_AON_GPIO_AON_02_TPM1_CH1 { 1538 pinmux = <0x443c0008 8 0x0 0 0x443c007c>; 1539 pin-pue; 1540 }; 1541 /omit-if-no-ref/ iomuxc_aon_gpio_aon_03_ecat_led_state_run: IOMUXC_AON_GPIO_AON_03_ECAT_LED_STATE_RUN { 1542 pinmux = <0x443c000c 12 0x0 0 0x443c0080>; 1543 pin-pue; 1544 }; 1545 /omit-if-no-ref/ iomuxc_aon_gpio_aon_03_flexcan3_rx: IOMUXC_AON_GPIO_AON_03_FLEXCAN3_RX { 1546 pinmux = <0x443c000c 1 0x42a104a8 3 0x443c0080>; 1547 pin-pue; 1548 }; 1549 /omit-if-no-ref/ iomuxc_aon_gpio_aon_03_gpio1_io03: IOMUXC_AON_GPIO_AON_03_GPIO1_IO03 { 1550 pinmux = <0x443c000c 5 0x0 0 0x443c0080>; 1551 pin-pue; 1552 }; 1553 /omit-if-no-ref/ iomuxc_aon_gpio_aon_03_lpspi1_pcs1: IOMUXC_AON_GPIO_AON_03_LPSPI1_PCS1 { 1554 pinmux = <0x443c000c 2 0x443c0104 0 0x443c0080>; 1555 pin-pue; 1556 }; 1557 /omit-if-no-ref/ iomuxc_aon_gpio_aon_03_lpspi1_pcs3: IOMUXC_AON_GPIO_AON_03_LPSPI1_PCS3 { 1558 pinmux = <0x443c000c 4 0x0 0 0x443c0080>; 1559 pin-pue; 1560 }; 1561 /omit-if-no-ref/ iomuxc_aon_gpio_aon_03_lpspi2_sin: IOMUXC_AON_GPIO_AON_03_LPSPI2_SIN { 1562 pinmux = <0x443c000c 3 0x443c0124 0 0x443c0080>; 1563 pin-pue; 1564 }; 1565 /omit-if-no-ref/ iomuxc_aon_gpio_aon_03_lpuart2_cts_b: IOMUXC_AON_GPIO_AON_03_LPUART2_CTS_B { 1566 pinmux = <0x443c000c 6 0x443c0150 0 0x443c0080>; 1567 pin-pue; 1568 }; 1569 /omit-if-no-ref/ iomuxc_aon_gpio_aon_03_tpm1_ch2: IOMUXC_AON_GPIO_AON_03_TPM1_CH2 { 1570 pinmux = <0x443c000c 8 0x0 0 0x443c0080>; 1571 pin-pue; 1572 }; 1573 /omit-if-no-ref/ iomuxc_aon_gpio_aon_04_ecat_led_run: IOMUXC_AON_GPIO_AON_04_ECAT_LED_RUN { 1574 pinmux = <0x443c0010 12 0x0 0 0x443c0084>; 1575 pin-pue; 1576 }; 1577 /omit-if-no-ref/ iomuxc_aon_gpio_aon_04_gpio1_io04: IOMUXC_AON_GPIO_AON_04_GPIO1_IO04 { 1578 pinmux = <0x443c0010 5 0x0 0 0x443c0084>; 1579 pin-pue; 1580 }; 1581 /omit-if-no-ref/ iomuxc_aon_gpio_aon_04_lpspi1_sck: IOMUXC_AON_GPIO_AON_04_LPSPI1_SCK { 1582 pinmux = <0x443c0010 0 0x443c0108 0 0x443c0084>; 1583 pin-pue; 1584 }; 1585 /omit-if-no-ref/ iomuxc_aon_gpio_aon_04_lpuart7_cts_b: IOMUXC_AON_GPIO_AON_04_LPUART7_CTS_B { 1586 pinmux = <0x443c0010 6 0x443c015c 0 0x443c0084>; 1587 pin-pue; 1588 }; 1589 /omit-if-no-ref/ iomuxc_aon_gpio_aon_04_sai1_rx_data1: IOMUXC_AON_GPIO_AON_04_SAI1_RX_DATA1 { 1590 pinmux = <0x443c0010 3 0x443c0174 0 0x443c0084>; 1591 pin-pue; 1592 }; 1593 /omit-if-no-ref/ iomuxc_aon_gpio_aon_04_sai1_tx_data0: IOMUXC_AON_GPIO_AON_04_SAI1_TX_DATA0 { 1594 pinmux = <0x443c0010 2 0x0 0 0x443c0084>; 1595 pin-pue; 1596 }; 1597 /omit-if-no-ref/ iomuxc_aon_gpio_aon_04_tpm1_ch3: IOMUXC_AON_GPIO_AON_04_TPM1_CH3 { 1598 pinmux = <0x443c0010 8 0x0 0 0x443c0084>; 1599 pin-pue; 1600 }; 1601 /omit-if-no-ref/ iomuxc_aon_gpio_aon_05_ecat_led_err: IOMUXC_AON_GPIO_AON_05_ECAT_LED_ERR { 1602 pinmux = <0x443c0014 12 0x0 0 0x443c0088>; 1603 pin-pue; 1604 }; 1605 /omit-if-no-ref/ iomuxc_aon_gpio_aon_05_gpio1_io05: IOMUXC_AON_GPIO_AON_05_GPIO1_IO05 { 1606 pinmux = <0x443c0014 5 0x0 0 0x443c0088>; 1607 pin-pue; 1608 }; 1609 /omit-if-no-ref/ iomuxc_aon_gpio_aon_05_lpspi1_pcs0: IOMUXC_AON_GPIO_AON_05_LPSPI1_PCS0 { 1610 pinmux = <0x443c0014 0 0x443c0100 0 0x443c0088>; 1611 pin-pue; 1612 }; 1613 /omit-if-no-ref/ iomuxc_aon_gpio_aon_05_lpuart7_rts_b: IOMUXC_AON_GPIO_AON_05_LPUART7_RTS_B { 1614 pinmux = <0x443c0014 6 0x0 0 0x443c0088>; 1615 pin-pue; 1616 }; 1617 /omit-if-no-ref/ iomuxc_aon_gpio_aon_05_sai1_tx_sync: IOMUXC_AON_GPIO_AON_05_SAI1_TX_SYNC { 1618 pinmux = <0x443c0014 2 0x443c0180 0 0x443c0088>; 1619 pin-pue; 1620 }; 1621 /omit-if-no-ref/ iomuxc_aon_gpio_aon_06_ecat_sda: IOMUXC_AON_GPIO_AON_06_ECAT_SDA { 1622 pinmux = <0x443c0018 12 0x42a104f0 1 0x443c008c>; 1623 pin-pue; 1624 }; 1625 /omit-if-no-ref/ iomuxc_aon_gpio_aon_06_flexcan1_tx: IOMUXC_AON_GPIO_AON_06_FLEXCAN1_TX { 1626 pinmux = <0x443c0018 6 0x0 0 0x443c008c>; 1627 pin-pue; 1628 }; 1629 /omit-if-no-ref/ iomuxc_aon_gpio_aon_06_gpio1_io06: IOMUXC_AON_GPIO_AON_06_GPIO1_IO06 { 1630 pinmux = <0x443c0018 5 0x0 0 0x443c008c>; 1631 pin-pue; 1632 }; 1633 /omit-if-no-ref/ iomuxc_aon_gpio_aon_06_i3c1_pur: IOMUXC_AON_GPIO_AON_06_I3C1_PUR { 1634 pinmux = <0x443c0018 1 0x0 0 0x443c008c>; 1635 pin-pue; 1636 }; 1637 /omit-if-no-ref/ iomuxc_aon_gpio_aon_06_lpi2c1_sda: IOMUXC_AON_GPIO_AON_06_LPI2C1_SDA { 1638 pinmux = <0x443c0018 3 0x443c00f4 0 0x443c008c>; 1639 pin-pue; 1640 }; 1641 /omit-if-no-ref/ iomuxc_aon_gpio_aon_06_lpspi1_sout: IOMUXC_AON_GPIO_AON_06_LPSPI1_SOUT { 1642 pinmux = <0x443c0018 0 0x443c0110 0 0x443c008c>; 1643 pin-pue; 1644 }; 1645 /omit-if-no-ref/ iomuxc_aon_gpio_aon_06_sai1_tx_bclk: IOMUXC_AON_GPIO_AON_06_SAI1_TX_BCLK { 1646 pinmux = <0x443c0018 2 0x443c017c 0 0x443c008c>; 1647 pin-pue; 1648 }; 1649 /omit-if-no-ref/ iomuxc_aon_gpio_aon_07_ecat_scl: IOMUXC_AON_GPIO_AON_07_ECAT_SCL { 1650 pinmux = <0x443c001c 12 0x0 0 0x443c0090>; 1651 pin-pue; 1652 }; 1653 /omit-if-no-ref/ iomuxc_aon_gpio_aon_07_flexcan1_rx: IOMUXC_AON_GPIO_AON_07_FLEXCAN1_RX { 1654 pinmux = <0x443c001c 6 0x42a104a0 2 0x443c0090>; 1655 pin-pue; 1656 }; 1657 /omit-if-no-ref/ iomuxc_aon_gpio_aon_07_gpio1_io07: IOMUXC_AON_GPIO_AON_07_GPIO1_IO07 { 1658 pinmux = <0x443c001c 5 0x0 0 0x443c0090>; 1659 pin-pue; 1660 }; 1661 /omit-if-no-ref/ iomuxc_aon_gpio_aon_07_lpi2c1_scl: IOMUXC_AON_GPIO_AON_07_LPI2C1_SCL { 1662 pinmux = <0x443c001c 3 0x443c00f0 0 0x443c0090>; 1663 pin-pue; 1664 }; 1665 /omit-if-no-ref/ iomuxc_aon_gpio_aon_07_lpspi1_sin: IOMUXC_AON_GPIO_AON_07_LPSPI1_SIN { 1666 pinmux = <0x443c001c 0 0x443c010c 0 0x443c0090>; 1667 pin-pue; 1668 }; 1669 /omit-if-no-ref/ iomuxc_aon_gpio_aon_07_sai1_mclk: IOMUXC_AON_GPIO_AON_07_SAI1_MCLK { 1670 pinmux = <0x443c001c 2 0x443c0168 0 0x443c0090>; 1671 pin-pue; 1672 }; 1673 /omit-if-no-ref/ iomuxc_aon_gpio_aon_08_ecat_link_act_0: IOMUXC_AON_GPIO_AON_08_ECAT_LINK_ACT_0 { 1674 pinmux = <0x443c0020 12 0x0 0 0x443c0094>; 1675 pin-pue; 1676 }; 1677 /omit-if-no-ref/ iomuxc_aon_gpio_aon_08_gpio1_io08: IOMUXC_AON_GPIO_AON_08_GPIO1_IO08 { 1678 pinmux = <0x443c0020 5 0x0 0 0x443c0094>; 1679 pin-pue; 1680 }; 1681 /omit-if-no-ref/ iomuxc_aon_gpio_aon_08_lpi2c1_sda: IOMUXC_AON_GPIO_AON_08_LPI2C1_SDA { 1682 pinmux = <0x443c0020 6 0x443c00f4 1 0x443c0094>; 1683 pin-pue; 1684 }; 1685 /omit-if-no-ref/ iomuxc_aon_gpio_aon_08_lpspi1_pcs1: IOMUXC_AON_GPIO_AON_08_LPSPI1_PCS1 { 1686 pinmux = <0x443c0020 8 0x443c0104 1 0x443c0094>; 1687 pin-pue; 1688 }; 1689 /omit-if-no-ref/ iomuxc_aon_gpio_aon_08_lpuart1_txd: IOMUXC_AON_GPIO_AON_08_LPUART1_TXD { 1690 pinmux = <0x443c0020 0 0x0 0 0x443c0094>; 1691 pin-pue; 1692 }; 1693 /omit-if-no-ref/ iomuxc_aon_gpio_aon_08_sai1_rx_data0: IOMUXC_AON_GPIO_AON_08_SAI1_RX_DATA0 { 1694 pinmux = <0x443c0020 2 0x443c0170 0 0x443c0094>; 1695 pin-pue; 1696 }; 1697 /omit-if-no-ref/ iomuxc_aon_gpio_aon_08_sai1_tx_data1: IOMUXC_AON_GPIO_AON_08_SAI1_TX_DATA1 { 1698 pinmux = <0x443c0020 3 0x0 0 0x443c0094>; 1699 pin-pue; 1700 }; 1701 /omit-if-no-ref/ iomuxc_aon_gpio_aon_08_seco_tx: IOMUXC_AON_GPIO_AON_08_SECO_TX { 1702 pinmux = <0x443c0020 1 0x0 0 0x443c0094>; 1703 pin-pue; 1704 }; 1705 /omit-if-no-ref/ iomuxc_aon_gpio_aon_09_ecat_link_act_1: IOMUXC_AON_GPIO_AON_09_ECAT_LINK_ACT_1 { 1706 pinmux = <0x443c0024 12 0x0 0 0x443c0098>; 1707 pin-pue; 1708 }; 1709 /omit-if-no-ref/ iomuxc_aon_gpio_aon_09_gpio1_io09: IOMUXC_AON_GPIO_AON_09_GPIO1_IO09 { 1710 pinmux = <0x443c0024 5 0x0 0 0x443c0098>; 1711 pin-pue; 1712 }; 1713 /omit-if-no-ref/ iomuxc_aon_gpio_aon_09_lpi2c1_scl: IOMUXC_AON_GPIO_AON_09_LPI2C1_SCL { 1714 pinmux = <0x443c0024 6 0x443c00f0 1 0x443c0098>; 1715 pin-pue; 1716 }; 1717 /omit-if-no-ref/ iomuxc_aon_gpio_aon_09_lpit1_trigger0: IOMUXC_AON_GPIO_AON_09_LPIT1_TRIGGER0 { 1718 pinmux = <0x443c0024 3 0x0 0 0x443c0098>; 1719 pin-pue; 1720 }; 1721 /omit-if-no-ref/ iomuxc_aon_gpio_aon_09_lpspi1_pcs2: IOMUXC_AON_GPIO_AON_09_LPSPI1_PCS2 { 1722 pinmux = <0x443c0024 8 0x0 0 0x443c0098>; 1723 pin-pue; 1724 }; 1725 /omit-if-no-ref/ iomuxc_aon_gpio_aon_09_lpuart1_rxd: IOMUXC_AON_GPIO_AON_09_LPUART1_RXD { 1726 pinmux = <0x443c0024 0 0x0 0 0x443c0098>; 1727 pin-pue; 1728 }; 1729 /omit-if-no-ref/ iomuxc_aon_gpio_aon_09_sai1_rx_bclk: IOMUXC_AON_GPIO_AON_09_SAI1_RX_BCLK { 1730 pinmux = <0x443c0024 2 0x443c016c 0 0x443c0098>; 1731 pin-pue; 1732 }; 1733 /omit-if-no-ref/ iomuxc_aon_gpio_aon_09_seco_rx: IOMUXC_AON_GPIO_AON_09_SECO_RX { 1734 pinmux = <0x443c0024 1 0x0 0 0x443c0098>; 1735 pin-pue; 1736 }; 1737 /omit-if-no-ref/ iomuxc_aon_gpio_aon_10_gpio1_io10: IOMUXC_AON_GPIO_AON_10_GPIO1_IO10 { 1738 pinmux = <0x443c0028 5 0x0 0 0x443c009c>; 1739 pin-pue; 1740 }; 1741 /omit-if-no-ref/ iomuxc_aon_gpio_aon_10_jtag_mux_trstb: IOMUXC_AON_GPIO_AON_10_JTAG_MUX_TRSTB { 1742 pinmux = <0x443c0028 0 0x0 0 0x443c009c>; 1743 pin-pue; 1744 }; 1745 /omit-if-no-ref/ iomuxc_aon_gpio_aon_10_lpi2c1_scls: IOMUXC_AON_GPIO_AON_10_LPI2C1_SCLS { 1746 pinmux = <0x443c0028 6 0x0 0 0x443c009c>; 1747 pin-pue; 1748 }; 1749 /omit-if-no-ref/ iomuxc_aon_gpio_aon_10_lpit1_trigger1: IOMUXC_AON_GPIO_AON_10_LPIT1_TRIGGER1 { 1750 pinmux = <0x443c0028 3 0x0 0 0x443c009c>; 1751 pin-pue; 1752 }; 1753 /omit-if-no-ref/ iomuxc_aon_gpio_aon_10_lpspi2_pcs0: IOMUXC_AON_GPIO_AON_10_LPSPI2_PCS0 { 1754 pinmux = <0x443c0028 1 0x443c0114 0 0x443c009c>; 1755 pin-pue; 1756 }; 1757 /omit-if-no-ref/ iomuxc_aon_gpio_aon_10_sai1_rx_sync: IOMUXC_AON_GPIO_AON_10_SAI1_RX_SYNC { 1758 pinmux = <0x443c0028 2 0x443c0178 0 0x443c009c>; 1759 pin-pue; 1760 }; 1761 /omit-if-no-ref/ iomuxc_aon_gpio_aon_10_tpm2_extclk: IOMUXC_AON_GPIO_AON_10_TPM2_EXTCLK { 1762 pinmux = <0x443c0028 4 0x0 0 0x443c009c>; 1763 pin-pue; 1764 }; 1765 /omit-if-no-ref/ iomuxc_aon_gpio_aon_11_arm_trace_swo: IOMUXC_AON_GPIO_AON_11_ARM_TRACE_SWO { 1766 pinmux = <0x443c002c 0 0x0 0 0x443c00a0>; 1767 pin-pue; 1768 }; 1769 /omit-if-no-ref/ iomuxc_aon_gpio_aon_11_gpio1_io11: IOMUXC_AON_GPIO_AON_11_GPIO1_IO11 { 1770 pinmux = <0x443c002c 5 0x0 0 0x443c00a0>; 1771 pin-pue; 1772 }; 1773 /omit-if-no-ref/ iomuxc_aon_gpio_aon_11_jtag_mux_tdo: IOMUXC_AON_GPIO_AON_11_JTAG_MUX_TDO { 1774 pinmux = <0x443c002c 0 0x0 0 0x443c00a0>; 1775 pin-pue; 1776 }; 1777 /omit-if-no-ref/ iomuxc_aon_gpio_aon_11_lpi2c1_sdas: IOMUXC_AON_GPIO_AON_11_LPI2C1_SDAS { 1778 pinmux = <0x443c002c 6 0x0 0 0x443c00a0>; 1779 pin-pue; 1780 }; 1781 /omit-if-no-ref/ iomuxc_aon_gpio_aon_11_lpit1_trigger2: IOMUXC_AON_GPIO_AON_11_LPIT1_TRIGGER2 { 1782 pinmux = <0x443c002c 3 0x0 0 0x443c00a0>; 1783 pin-pue; 1784 }; 1785 /omit-if-no-ref/ iomuxc_aon_gpio_aon_11_lpuart1_cts_b: IOMUXC_AON_GPIO_AON_11_LPUART1_CTS_B { 1786 pinmux = <0x443c002c 2 0x443c0138 0 0x443c00a0>; 1787 pin-pue; 1788 }; 1789 /omit-if-no-ref/ iomuxc_aon_gpio_aon_11_tpm2_ch0: IOMUXC_AON_GPIO_AON_11_TPM2_CH0 { 1790 pinmux = <0x443c002c 4 0x0 0 0x443c00a0>; 1791 pin-pue; 1792 }; 1793 /omit-if-no-ref/ iomuxc_aon_gpio_aon_12_gpio1_io12: IOMUXC_AON_GPIO_AON_12_GPIO1_IO12 { 1794 pinmux = <0x443c0030 5 0x0 0 0x443c00a4>; 1795 pin-pue; 1796 }; 1797 /omit-if-no-ref/ iomuxc_aon_gpio_aon_12_jtag_mux_tdi: IOMUXC_AON_GPIO_AON_12_JTAG_MUX_TDI { 1798 pinmux = <0x443c0030 0 0x0 0 0x443c00a4>; 1799 pin-pue; 1800 }; 1801 /omit-if-no-ref/ iomuxc_aon_gpio_aon_12_lpi2c1_hreq: IOMUXC_AON_GPIO_AON_12_LPI2C1_HREQ { 1802 pinmux = <0x443c0030 6 0x0 0 0x443c00a4>; 1803 pin-pue; 1804 }; 1805 /omit-if-no-ref/ iomuxc_aon_gpio_aon_12_lpit1_trigger3: IOMUXC_AON_GPIO_AON_12_LPIT1_TRIGGER3 { 1806 pinmux = <0x443c0030 3 0x0 0 0x443c00a4>; 1807 pin-pue; 1808 }; 1809 /omit-if-no-ref/ iomuxc_aon_gpio_aon_12_lpspi1_sck: IOMUXC_AON_GPIO_AON_12_LPSPI1_SCK { 1810 pinmux = <0x443c0030 8 0x443c0108 1 0x443c00a4>; 1811 pin-pue; 1812 }; 1813 /omit-if-no-ref/ iomuxc_aon_gpio_aon_12_lpuart1_rts_b: IOMUXC_AON_GPIO_AON_12_LPUART1_RTS_B { 1814 pinmux = <0x443c0030 2 0x0 0 0x443c00a4>; 1815 pin-pue; 1816 }; 1817 /omit-if-no-ref/ iomuxc_aon_gpio_aon_12_tpm2_ch1: IOMUXC_AON_GPIO_AON_12_TPM2_CH1 { 1818 pinmux = <0x443c0030 4 0x0 0 0x443c00a4>; 1819 pin-pue; 1820 }; 1821 /omit-if-no-ref/ iomuxc_aon_gpio_aon_13_gpio1_io13: IOMUXC_AON_GPIO_AON_13_GPIO1_IO13 { 1822 pinmux = <0x443c0034 5 0x0 0 0x443c00a8>; 1823 pin-pue; 1824 }; 1825 /omit-if-no-ref/ iomuxc_aon_gpio_aon_13_jtag_mux_tck: IOMUXC_AON_GPIO_AON_13_JTAG_MUX_TCK { 1826 pinmux = <0x443c0034 0 0x0 0 0x443c00a8>; 1827 pin-pue; 1828 }; 1829 /omit-if-no-ref/ iomuxc_aon_gpio_aon_13_lpspi1_pcs0: IOMUXC_AON_GPIO_AON_13_LPSPI1_PCS0 { 1830 pinmux = <0x443c0034 8 0x443c0100 1 0x443c00a8>; 1831 pin-pue; 1832 }; 1833 /omit-if-no-ref/ iomuxc_aon_gpio_aon_13_lptmr1_alt1: IOMUXC_AON_GPIO_AON_13_LPTMR1_ALT1 { 1834 pinmux = <0x443c0034 6 0x443c012c 1 0x443c00a8>; 1835 pin-pue; 1836 }; 1837 /omit-if-no-ref/ iomuxc_aon_gpio_aon_13_lpuart12_cts_b: IOMUXC_AON_GPIO_AON_13_LPUART12_CTS_B { 1838 pinmux = <0x443c0034 2 0x443c0144 0 0x443c00a8>; 1839 pin-pue; 1840 }; 1841 /omit-if-no-ref/ iomuxc_aon_gpio_aon_13_lpuart1_dsr_b: IOMUXC_AON_GPIO_AON_13_LPUART1_DSR_B { 1842 pinmux = <0x443c0034 3 0x443c0140 0 0x443c00a8>; 1843 pin-pue; 1844 }; 1845 /omit-if-no-ref/ iomuxc_aon_gpio_aon_13_tpm2_ch2: IOMUXC_AON_GPIO_AON_13_TPM2_CH2 { 1846 pinmux = <0x443c0034 4 0x0 0 0x443c00a8>; 1847 pin-pue; 1848 }; 1849 /omit-if-no-ref/ iomuxc_aon_gpio_aon_14_gpio1_io14: IOMUXC_AON_GPIO_AON_14_GPIO1_IO14 { 1850 pinmux = <0x443c0038 5 0x0 0 0x443c00ac>; 1851 pin-pue; 1852 }; 1853 /omit-if-no-ref/ iomuxc_aon_gpio_aon_14_jtag_mux_tms: IOMUXC_AON_GPIO_AON_14_JTAG_MUX_TMS { 1854 pinmux = <0x443c0038 0 0x0 0 0x443c00ac>; 1855 pin-pue; 1856 }; 1857 /omit-if-no-ref/ iomuxc_aon_gpio_aon_14_lpspi1_sout: IOMUXC_AON_GPIO_AON_14_LPSPI1_SOUT { 1858 pinmux = <0x443c0038 8 0x443c0110 1 0x443c00ac>; 1859 pin-pue; 1860 }; 1861 /omit-if-no-ref/ iomuxc_aon_gpio_aon_14_lptmr1_alt2: IOMUXC_AON_GPIO_AON_14_LPTMR1_ALT2 { 1862 pinmux = <0x443c0038 6 0x443c0130 1 0x443c00ac>; 1863 pin-pue; 1864 }; 1865 /omit-if-no-ref/ iomuxc_aon_gpio_aon_14_lpuart12_rts_b: IOMUXC_AON_GPIO_AON_14_LPUART12_RTS_B { 1866 pinmux = <0x443c0038 2 0x0 0 0x443c00ac>; 1867 pin-pue; 1868 }; 1869 /omit-if-no-ref/ iomuxc_aon_gpio_aon_14_lpuart1_dcd_b: IOMUXC_AON_GPIO_AON_14_LPUART1_DCD_B { 1870 pinmux = <0x443c0038 3 0x443c013c 0 0x443c00ac>; 1871 pin-pue; 1872 }; 1873 /omit-if-no-ref/ iomuxc_aon_gpio_aon_14_tpm2_ch3: IOMUXC_AON_GPIO_AON_14_TPM2_CH3 { 1874 pinmux = <0x443c0038 4 0x0 0 0x443c00ac>; 1875 pin-pue; 1876 }; 1877 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_flexspi2_b_data3: IOMUXC_AON_GPIO_AON_15_FLEXSPI2_B_DATA3 { 1878 pinmux = <0x443c003c 0 0x42a10594 2 0x443c00b0>; 1879 pin-pue; 1880 }; 1881 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_gpio1_io15: IOMUXC_AON_GPIO_AON_15_GPIO1_IO15 { 1882 pinmux = <0x443c003c 5 0x0 0 0x443c00b0>; 1883 pin-pue; 1884 }; 1885 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_i3c1_sda: IOMUXC_AON_GPIO_AON_15_I3C1_SDA { 1886 pinmux = <0x443c003c 9 0x443c00ec 0 0x443c00b0>; 1887 pin-pue; 1888 }; 1889 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_lpi2c2_sda: IOMUXC_AON_GPIO_AON_15_LPI2C2_SDA { 1890 pinmux = <0x443c003c 4 0x443c00fc 0 0x443c00b0>; 1891 pin-pue; 1892 }; 1893 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_lpspi1_sin: IOMUXC_AON_GPIO_AON_15_LPSPI1_SIN { 1894 pinmux = <0x443c003c 8 0x443c010c 1 0x443c00b0>; 1895 pin-pue; 1896 }; 1897 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_lpspi2_pcs1: IOMUXC_AON_GPIO_AON_15_LPSPI2_PCS1 { 1898 pinmux = <0x443c003c 1 0x443c0118 0 0x443c00b0>; 1899 pin-pue; 1900 }; 1901 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_lptmr1_alt3: IOMUXC_AON_GPIO_AON_15_LPTMR1_ALT3 { 1902 pinmux = <0x443c003c 6 0x443c0134 1 0x443c00b0>; 1903 pin-pue; 1904 }; 1905 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_lpuart12_txd: IOMUXC_AON_GPIO_AON_15_LPUART12_TXD { 1906 pinmux = <0x443c003c 2 0x443c014c 0 0x443c00b0>; 1907 pin-pue; 1908 }; 1909 /omit-if-no-ref/ iomuxc_aon_gpio_aon_15_lpuart1_ri_b: IOMUXC_AON_GPIO_AON_15_LPUART1_RI_B { 1910 pinmux = <0x443c003c 3 0x0 0 0x443c00b0>; 1911 pin-pue; 1912 }; 1913 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_flexcan1_tx: IOMUXC_AON_GPIO_AON_16_FLEXCAN1_TX { 1914 pinmux = <0x443c0040 6 0x0 0 0x443c00b4>; 1915 pin-pue; 1916 }; 1917 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_flexspi2_b_data2: IOMUXC_AON_GPIO_AON_16_FLEXSPI2_B_DATA2 { 1918 pinmux = <0x443c0040 0 0x42a10590 2 0x443c00b4>; 1919 pin-pue; 1920 }; 1921 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_gpio1_io16: IOMUXC_AON_GPIO_AON_16_GPIO1_IO16 { 1922 pinmux = <0x443c0040 5 0x0 0 0x443c00b4>; 1923 pin-pue; 1924 }; 1925 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_i3c1_scl: IOMUXC_AON_GPIO_AON_16_I3C1_SCL { 1926 pinmux = <0x443c0040 9 0x443c00e8 0 0x443c00b4>; 1927 pin-pue; 1928 }; 1929 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_lpi2c2_scl: IOMUXC_AON_GPIO_AON_16_LPI2C2_SCL { 1930 pinmux = <0x443c0040 4 0x443c00f8 0 0x443c00b4>; 1931 pin-pue; 1932 }; 1933 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_lpspi2_pcs0: IOMUXC_AON_GPIO_AON_16_LPSPI2_PCS0 { 1934 pinmux = <0x443c0040 1 0x443c0114 1 0x443c00b4>; 1935 pin-pue; 1936 }; 1937 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_lpuart12_rxd: IOMUXC_AON_GPIO_AON_16_LPUART12_RXD { 1938 pinmux = <0x443c0040 2 0x443c0148 0 0x443c00b4>; 1939 pin-pue; 1940 }; 1941 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_lpuart1_dtr_b: IOMUXC_AON_GPIO_AON_16_LPUART1_DTR_B { 1942 pinmux = <0x443c0040 3 0x0 0 0x443c00b4>; 1943 pin-pue; 1944 }; 1945 /omit-if-no-ref/ iomuxc_aon_gpio_aon_16_lpuart7_cts_b: IOMUXC_AON_GPIO_AON_16_LPUART7_CTS_B { 1946 pinmux = <0x443c0040 8 0x443c015c 1 0x443c00b4>; 1947 pin-pue; 1948 }; 1949 /omit-if-no-ref/ iomuxc_aon_gpio_aon_17_flexcan1_rx: IOMUXC_AON_GPIO_AON_17_FLEXCAN1_RX { 1950 pinmux = <0x443c0044 6 0x42a104a0 3 0x443c00b8>; 1951 pin-pue; 1952 }; 1953 /omit-if-no-ref/ iomuxc_aon_gpio_aon_17_flexspi2_b_data1: IOMUXC_AON_GPIO_AON_17_FLEXSPI2_B_DATA1 { 1954 pinmux = <0x443c0044 0 0x42a1058c 2 0x443c00b8>; 1955 pin-pue; 1956 }; 1957 /omit-if-no-ref/ iomuxc_aon_gpio_aon_17_gpio1_io17: IOMUXC_AON_GPIO_AON_17_GPIO1_IO17 { 1958 pinmux = <0x443c0044 5 0x0 0 0x443c00b8>; 1959 pin-pue; 1960 }; 1961 /omit-if-no-ref/ iomuxc_aon_gpio_aon_17_lpi2c2_sda: IOMUXC_AON_GPIO_AON_17_LPI2C2_SDA { 1962 pinmux = <0x443c0044 3 0x443c00fc 1 0x443c00b8>; 1963 pin-pue; 1964 }; 1965 /omit-if-no-ref/ iomuxc_aon_gpio_aon_17_lpspi2_sin: IOMUXC_AON_GPIO_AON_17_LPSPI2_SIN { 1966 pinmux = <0x443c0044 1 0x443c0124 1 0x443c00b8>; 1967 pin-pue; 1968 }; 1969 /omit-if-no-ref/ iomuxc_aon_gpio_aon_17_lpuart1_dsr_b: IOMUXC_AON_GPIO_AON_17_LPUART1_DSR_B { 1970 pinmux = <0x443c0044 4 0x443c0140 1 0x443c00b8>; 1971 pin-pue; 1972 }; 1973 /omit-if-no-ref/ iomuxc_aon_gpio_aon_17_lpuart7_txd: IOMUXC_AON_GPIO_AON_17_LPUART7_TXD { 1974 pinmux = <0x443c0044 2 0x443c0164 0 0x443c00b8>; 1975 pin-pue; 1976 }; 1977 /omit-if-no-ref/ iomuxc_aon_gpio_aon_18_flexcan3_tx: IOMUXC_AON_GPIO_AON_18_FLEXCAN3_TX { 1978 pinmux = <0x443c0048 6 0x0 0 0x443c00bc>; 1979 pin-pue; 1980 }; 1981 /omit-if-no-ref/ iomuxc_aon_gpio_aon_18_flexspi2_b_data0: IOMUXC_AON_GPIO_AON_18_FLEXSPI2_B_DATA0 { 1982 pinmux = <0x443c0048 0 0x42a10588 2 0x443c00bc>; 1983 pin-pue; 1984 }; 1985 /omit-if-no-ref/ iomuxc_aon_gpio_aon_18_gpio1_io18: IOMUXC_AON_GPIO_AON_18_GPIO1_IO18 { 1986 pinmux = <0x443c0048 5 0x0 0 0x443c00bc>; 1987 pin-pue; 1988 }; 1989 /omit-if-no-ref/ iomuxc_aon_gpio_aon_18_lpi2c2_scl: IOMUXC_AON_GPIO_AON_18_LPI2C2_SCL { 1990 pinmux = <0x443c0048 3 0x443c00f8 1 0x443c00bc>; 1991 pin-pue; 1992 }; 1993 /omit-if-no-ref/ iomuxc_aon_gpio_aon_18_lpspi2_sout: IOMUXC_AON_GPIO_AON_18_LPSPI2_SOUT { 1994 pinmux = <0x443c0048 1 0x443c0128 1 0x443c00bc>; 1995 pin-pue; 1996 }; 1997 /omit-if-no-ref/ iomuxc_aon_gpio_aon_18_lpuart1_dcd_b: IOMUXC_AON_GPIO_AON_18_LPUART1_DCD_B { 1998 pinmux = <0x443c0048 4 0x443c013c 1 0x443c00bc>; 1999 pin-pue; 2000 }; 2001 /omit-if-no-ref/ iomuxc_aon_gpio_aon_18_lpuart7_rxd: IOMUXC_AON_GPIO_AON_18_LPUART7_RXD { 2002 pinmux = <0x443c0048 2 0x443c0160 0 0x443c00bc>; 2003 pin-pue; 2004 }; 2005 /omit-if-no-ref/ iomuxc_aon_gpio_aon_19_flexcan3_rx: IOMUXC_AON_GPIO_AON_19_FLEXCAN3_RX { 2006 pinmux = <0x443c004c 6 0x42a104a8 4 0x443c00c0>; 2007 pin-pue; 2008 }; 2009 /omit-if-no-ref/ iomuxc_aon_gpio_aon_19_flexspi2_a_ss1_b: IOMUXC_AON_GPIO_AON_19_FLEXSPI2_A_SS1_B { 2010 pinmux = <0x443c004c 3 0x0 0 0x443c00c0>; 2011 pin-pue; 2012 }; 2013 /omit-if-no-ref/ iomuxc_aon_gpio_aon_19_flexspi2_b_sclk: IOMUXC_AON_GPIO_AON_19_FLEXSPI2_B_SCLK { 2014 pinmux = <0x443c004c 0 0x42a1059c 1 0x443c00c0>; 2015 pin-pue; 2016 }; 2017 /omit-if-no-ref/ iomuxc_aon_gpio_aon_19_gpio1_io19: IOMUXC_AON_GPIO_AON_19_GPIO1_IO19 { 2018 pinmux = <0x443c004c 5 0x0 0 0x443c00c0>; 2019 pin-pue; 2020 }; 2021 /omit-if-no-ref/ iomuxc_aon_gpio_aon_19_lpspi2_sck: IOMUXC_AON_GPIO_AON_19_LPSPI2_SCK { 2022 pinmux = <0x443c004c 1 0x443c0120 0 0x443c00c0>; 2023 pin-pue; 2024 }; 2025 /omit-if-no-ref/ iomuxc_aon_gpio_aon_19_lpuart12_txd: IOMUXC_AON_GPIO_AON_19_LPUART12_TXD { 2026 pinmux = <0x443c004c 9 0x443c014c 1 0x443c00c0>; 2027 pin-pue; 2028 }; 2029 /omit-if-no-ref/ iomuxc_aon_gpio_aon_19_lpuart1_cts_b: IOMUXC_AON_GPIO_AON_19_LPUART1_CTS_B { 2030 pinmux = <0x443c004c 4 0x443c0138 1 0x443c00c0>; 2031 pin-pue; 2032 }; 2033 /omit-if-no-ref/ iomuxc_aon_gpio_aon_19_lpuart7_rts_b: IOMUXC_AON_GPIO_AON_19_LPUART7_RTS_B { 2034 pinmux = <0x443c004c 8 0x0 0 0x443c00c0>; 2035 pin-pue; 2036 }; 2037 /omit-if-no-ref/ iomuxc_aon_gpio_aon_20_flexspi2_a_ss1_b: IOMUXC_AON_GPIO_AON_20_FLEXSPI2_A_SS1_B { 2038 pinmux = <0x443c0050 1 0x0 0 0x443c00c4>; 2039 pin-pue; 2040 }; 2041 /omit-if-no-ref/ iomuxc_aon_gpio_aon_20_flexspi2_b_dqs: IOMUXC_AON_GPIO_AON_20_FLEXSPI2_B_DQS { 2042 pinmux = <0x443c0050 0 0x42a10574 2 0x443c00c4>; 2043 pin-pue; 2044 }; 2045 /omit-if-no-ref/ iomuxc_aon_gpio_aon_20_gpio1_io20: IOMUXC_AON_GPIO_AON_20_GPIO1_IO20 { 2046 pinmux = <0x443c0050 5 0x0 0 0x443c00c4>; 2047 pin-pue; 2048 }; 2049 /omit-if-no-ref/ iomuxc_aon_gpio_aon_20_i3c1_sda: IOMUXC_AON_GPIO_AON_20_I3C1_SDA { 2050 pinmux = <0x443c0050 3 0x443c00ec 1 0x443c00c4>; 2051 pin-pue; 2052 }; 2053 /omit-if-no-ref/ iomuxc_aon_gpio_aon_20_lpi2c1_sda: IOMUXC_AON_GPIO_AON_20_LPI2C1_SDA { 2054 pinmux = <0x443c0050 2 0x443c00f4 2 0x443c00c4>; 2055 pin-pue; 2056 }; 2057 /omit-if-no-ref/ iomuxc_aon_gpio_aon_20_lpuart12_rxd: IOMUXC_AON_GPIO_AON_20_LPUART12_RXD { 2058 pinmux = <0x443c0050 9 0x443c0148 1 0x443c00c4>; 2059 pin-pue; 2060 }; 2061 /omit-if-no-ref/ iomuxc_aon_gpio_aon_20_lpuart1_rts_b: IOMUXC_AON_GPIO_AON_20_LPUART1_RTS_B { 2062 pinmux = <0x443c0050 4 0x0 0 0x443c00c4>; 2063 pin-pue; 2064 }; 2065 /omit-if-no-ref/ iomuxc_aon_gpio_aon_21_flexspi2_a_dqs: IOMUXC_AON_GPIO_AON_21_FLEXSPI2_A_DQS { 2066 pinmux = <0x443c0054 8 0x42a10570 1 0x443c00c8>; 2067 pin-pue; 2068 }; 2069 /omit-if-no-ref/ iomuxc_aon_gpio_aon_21_flexspi2_b_ss0_b: IOMUXC_AON_GPIO_AON_21_FLEXSPI2_B_SS0_B { 2070 pinmux = <0x443c0054 0 0x0 0 0x443c00c8>; 2071 pin-pue; 2072 }; 2073 /omit-if-no-ref/ iomuxc_aon_gpio_aon_21_gpio1_io21: IOMUXC_AON_GPIO_AON_21_GPIO1_IO21 { 2074 pinmux = <0x443c0054 5 0x0 0 0x443c00c8>; 2075 pin-pue; 2076 }; 2077 /omit-if-no-ref/ iomuxc_aon_gpio_aon_21_i3c1_scl: IOMUXC_AON_GPIO_AON_21_I3C1_SCL { 2078 pinmux = <0x443c0054 3 0x443c00e8 1 0x443c00c8>; 2079 pin-pue; 2080 }; 2081 /omit-if-no-ref/ iomuxc_aon_gpio_aon_21_lpi2c1_scl: IOMUXC_AON_GPIO_AON_21_LPI2C1_SCL { 2082 pinmux = <0x443c0054 2 0x443c00f0 2 0x443c00c8>; 2083 pin-pue; 2084 }; 2085 /omit-if-no-ref/ iomuxc_aon_gpio_aon_21_lpspi2_pcs1: IOMUXC_AON_GPIO_AON_21_LPSPI2_PCS1 { 2086 pinmux = <0x443c0054 1 0x443c0118 1 0x443c00c8>; 2087 pin-pue; 2088 }; 2089 /omit-if-no-ref/ iomuxc_aon_gpio_aon_21_sai1_rx_data1: IOMUXC_AON_GPIO_AON_21_SAI1_RX_DATA1 { 2090 pinmux = <0x443c0054 9 0x443c0174 1 0x443c00c8>; 2091 pin-pue; 2092 }; 2093 /omit-if-no-ref/ iomuxc_aon_gpio_aon_21_sai1_tx_data0: IOMUXC_AON_GPIO_AON_21_SAI1_TX_DATA0 { 2094 pinmux = <0x443c0054 4 0x0 0 0x443c00c8>; 2095 pin-pue; 2096 }; 2097 /omit-if-no-ref/ iomuxc_aon_gpio_aon_22_flexspi2_a_ss0_b: IOMUXC_AON_GPIO_AON_22_FLEXSPI2_A_SS0_B { 2098 pinmux = <0x443c0058 0 0x0 0 0x443c00cc>; 2099 pin-pue; 2100 }; 2101 /omit-if-no-ref/ iomuxc_aon_gpio_aon_22_gpio1_io22: IOMUXC_AON_GPIO_AON_22_GPIO1_IO22 { 2102 pinmux = <0x443c0058 5 0x0 0 0x443c00cc>; 2103 pin-pue; 2104 }; 2105 /omit-if-no-ref/ iomuxc_aon_gpio_aon_22_lpi2c2_sda: IOMUXC_AON_GPIO_AON_22_LPI2C2_SDA { 2106 pinmux = <0x443c0058 1 0x443c00fc 2 0x443c00cc>; 2107 pin-pue; 2108 }; 2109 /omit-if-no-ref/ iomuxc_aon_gpio_aon_22_lpspi2_sck: IOMUXC_AON_GPIO_AON_22_LPSPI2_SCK { 2110 pinmux = <0x443c0058 6 0x443c0120 1 0x443c00cc>; 2111 pin-pue; 2112 }; 2113 /omit-if-no-ref/ iomuxc_aon_gpio_aon_22_lpuart12_cts_b: IOMUXC_AON_GPIO_AON_22_LPUART12_CTS_B { 2114 pinmux = <0x443c0058 3 0x443c0144 1 0x443c00cc>; 2115 pin-pue; 2116 }; 2117 /omit-if-no-ref/ iomuxc_aon_gpio_aon_22_lpuart7_txd: IOMUXC_AON_GPIO_AON_22_LPUART7_TXD { 2118 pinmux = <0x443c0058 2 0x443c0164 1 0x443c00cc>; 2119 pin-pue; 2120 }; 2121 /omit-if-no-ref/ iomuxc_aon_gpio_aon_22_sai1_tx_sync: IOMUXC_AON_GPIO_AON_22_SAI1_TX_SYNC { 2122 pinmux = <0x443c0058 4 0x443c0180 1 0x443c00cc>; 2123 pin-pue; 2124 }; 2125 /omit-if-no-ref/ iomuxc_aon_gpio_aon_23_flexspi2_a_sclk: IOMUXC_AON_GPIO_AON_23_FLEXSPI2_A_SCLK { 2126 pinmux = <0x443c005c 0 0x42a10598 1 0x443c00d0>; 2127 pin-pue; 2128 }; 2129 /omit-if-no-ref/ iomuxc_aon_gpio_aon_23_gpio1_io23: IOMUXC_AON_GPIO_AON_23_GPIO1_IO23 { 2130 pinmux = <0x443c005c 5 0x0 0 0x443c00d0>; 2131 pin-pue; 2132 }; 2133 /omit-if-no-ref/ iomuxc_aon_gpio_aon_23_lpi2c2_scl: IOMUXC_AON_GPIO_AON_23_LPI2C2_SCL { 2134 pinmux = <0x443c005c 1 0x443c00f8 2 0x443c00d0>; 2135 pin-pue; 2136 }; 2137 /omit-if-no-ref/ iomuxc_aon_gpio_aon_23_lpspi2_sout: IOMUXC_AON_GPIO_AON_23_LPSPI2_SOUT { 2138 pinmux = <0x443c005c 6 0x443c0128 2 0x443c00d0>; 2139 pin-pue; 2140 }; 2141 /omit-if-no-ref/ iomuxc_aon_gpio_aon_23_lpuart12_rts_b: IOMUXC_AON_GPIO_AON_23_LPUART12_RTS_B { 2142 pinmux = <0x443c005c 3 0x0 0 0x443c00d0>; 2143 pin-pue; 2144 }; 2145 /omit-if-no-ref/ iomuxc_aon_gpio_aon_23_lpuart7_rxd: IOMUXC_AON_GPIO_AON_23_LPUART7_RXD { 2146 pinmux = <0x443c005c 2 0x443c0160 1 0x443c00d0>; 2147 pin-pue; 2148 }; 2149 /omit-if-no-ref/ iomuxc_aon_gpio_aon_23_sai1_tx_bclk: IOMUXC_AON_GPIO_AON_23_SAI1_TX_BCLK { 2150 pinmux = <0x443c005c 4 0x443c017c 1 0x443c00d0>; 2151 pin-pue; 2152 }; 2153 /omit-if-no-ref/ iomuxc_aon_gpio_aon_24_flexspi2_a_data0: IOMUXC_AON_GPIO_AON_24_FLEXSPI2_A_DATA0 { 2154 pinmux = <0x443c0060 0 0x42a10578 1 0x443c00d4>; 2155 pin-pue; 2156 }; 2157 /omit-if-no-ref/ iomuxc_aon_gpio_aon_24_gpio1_io24: IOMUXC_AON_GPIO_AON_24_GPIO1_IO24 { 2158 pinmux = <0x443c0060 5 0x0 0 0x443c00d4>; 2159 pin-pue; 2160 }; 2161 /omit-if-no-ref/ iomuxc_aon_gpio_aon_24_lpi2c1_sda: IOMUXC_AON_GPIO_AON_24_LPI2C1_SDA { 2162 pinmux = <0x443c0060 1 0x443c00f4 3 0x443c00d4>; 2163 pin-pue; 2164 }; 2165 /omit-if-no-ref/ iomuxc_aon_gpio_aon_24_lpspi2_sin: IOMUXC_AON_GPIO_AON_24_LPSPI2_SIN { 2166 pinmux = <0x443c0060 6 0x443c0124 2 0x443c00d4>; 2167 pin-pue; 2168 }; 2169 /omit-if-no-ref/ iomuxc_aon_gpio_aon_24_lpuart2_rts_b: IOMUXC_AON_GPIO_AON_24_LPUART2_RTS_B { 2170 pinmux = <0x443c0060 2 0x0 0 0x443c00d4>; 2171 pin-pue; 2172 }; 2173 /omit-if-no-ref/ iomuxc_aon_gpio_aon_24_lpuart7_cts_b: IOMUXC_AON_GPIO_AON_24_LPUART7_CTS_B { 2174 pinmux = <0x443c0060 3 0x443c015c 2 0x443c00d4>; 2175 pin-pue; 2176 }; 2177 /omit-if-no-ref/ iomuxc_aon_gpio_aon_24_sai1_mclk: IOMUXC_AON_GPIO_AON_24_SAI1_MCLK { 2178 pinmux = <0x443c0060 4 0x443c0168 1 0x443c00d4>; 2179 pin-pue; 2180 }; 2181 /omit-if-no-ref/ iomuxc_aon_gpio_aon_25_flexspi2_a_data1: IOMUXC_AON_GPIO_AON_25_FLEXSPI2_A_DATA1 { 2182 pinmux = <0x443c0064 0 0x42a1057c 1 0x443c00d8>; 2183 pin-pue; 2184 }; 2185 /omit-if-no-ref/ iomuxc_aon_gpio_aon_25_gpio1_io25: IOMUXC_AON_GPIO_AON_25_GPIO1_IO25 { 2186 pinmux = <0x443c0064 5 0x0 0 0x443c00d8>; 2187 pin-pue; 2188 }; 2189 /omit-if-no-ref/ iomuxc_aon_gpio_aon_25_lpi2c1_scl: IOMUXC_AON_GPIO_AON_25_LPI2C1_SCL { 2190 pinmux = <0x443c0064 1 0x443c00f0 3 0x443c00d8>; 2191 pin-pue; 2192 }; 2193 /omit-if-no-ref/ iomuxc_aon_gpio_aon_25_lpspi2_pcs0: IOMUXC_AON_GPIO_AON_25_LPSPI2_PCS0 { 2194 pinmux = <0x443c0064 6 0x443c0114 2 0x443c00d8>; 2195 pin-pue; 2196 }; 2197 /omit-if-no-ref/ iomuxc_aon_gpio_aon_25_lpuart2_cts_b: IOMUXC_AON_GPIO_AON_25_LPUART2_CTS_B { 2198 pinmux = <0x443c0064 2 0x443c0150 1 0x443c00d8>; 2199 pin-pue; 2200 }; 2201 /omit-if-no-ref/ iomuxc_aon_gpio_aon_25_lpuart7_rts_b: IOMUXC_AON_GPIO_AON_25_LPUART7_RTS_B { 2202 pinmux = <0x443c0064 3 0x0 0 0x443c00d8>; 2203 pin-pue; 2204 }; 2205 /omit-if-no-ref/ iomuxc_aon_gpio_aon_25_sai1_rx_data0: IOMUXC_AON_GPIO_AON_25_SAI1_RX_DATA0 { 2206 pinmux = <0x443c0064 4 0x443c0170 1 0x443c00d8>; 2207 pin-pue; 2208 }; 2209 /omit-if-no-ref/ iomuxc_aon_gpio_aon_25_sai1_tx_data1: IOMUXC_AON_GPIO_AON_25_SAI1_TX_DATA1 { 2210 pinmux = <0x443c0064 7 0x0 0 0x443c00d8>; 2211 pin-pue; 2212 }; 2213 /omit-if-no-ref/ iomuxc_aon_gpio_aon_26_flexspi2_a_data2: IOMUXC_AON_GPIO_AON_26_FLEXSPI2_A_DATA2 { 2214 pinmux = <0x443c0068 0 0x42a10580 1 0x443c00dc>; 2215 pin-pue; 2216 }; 2217 /omit-if-no-ref/ iomuxc_aon_gpio_aon_26_gpio1_io26: IOMUXC_AON_GPIO_AON_26_GPIO1_IO26 { 2218 pinmux = <0x443c0068 5 0x0 0 0x443c00dc>; 2219 pin-pue; 2220 }; 2221 /omit-if-no-ref/ iomuxc_aon_gpio_aon_26_lpspi2_pcs2: IOMUXC_AON_GPIO_AON_26_LPSPI2_PCS2 { 2222 pinmux = <0x443c0068 1 0x0 0 0x443c00dc>; 2223 pin-pue; 2224 }; 2225 /omit-if-no-ref/ iomuxc_aon_gpio_aon_26_lpuart2_txd: IOMUXC_AON_GPIO_AON_26_LPUART2_TXD { 2226 pinmux = <0x443c0068 2 0x443c0158 1 0x443c00dc>; 2227 pin-pue; 2228 }; 2229 /omit-if-no-ref/ iomuxc_aon_gpio_aon_26_sai1_rx_bclk: IOMUXC_AON_GPIO_AON_26_SAI1_RX_BCLK { 2230 pinmux = <0x443c0068 4 0x443c016c 1 0x443c00dc>; 2231 pin-pue; 2232 }; 2233 /omit-if-no-ref/ iomuxc_aon_gpio_aon_27_ewm_out_b: IOMUXC_AON_GPIO_AON_27_EWM_OUT_B { 2234 pinmux = <0x443c006c 7 0x0 0 0x443c00e0>; 2235 pin-pue; 2236 }; 2237 /omit-if-no-ref/ iomuxc_aon_gpio_aon_27_flexspi2_a_data3: IOMUXC_AON_GPIO_AON_27_FLEXSPI2_A_DATA3 { 2238 pinmux = <0x443c006c 0 0x42a10584 1 0x443c00e0>; 2239 pin-pue; 2240 }; 2241 /omit-if-no-ref/ iomuxc_aon_gpio_aon_27_gpio1_io27: IOMUXC_AON_GPIO_AON_27_GPIO1_IO27 { 2242 pinmux = <0x443c006c 5 0x0 0 0x443c00e0>; 2243 pin-pue; 2244 }; 2245 /omit-if-no-ref/ iomuxc_aon_gpio_aon_27_lpspi2_pcs3: IOMUXC_AON_GPIO_AON_27_LPSPI2_PCS3 { 2246 pinmux = <0x443c006c 1 0x443c011c 1 0x443c00e0>; 2247 pin-pue; 2248 }; 2249 /omit-if-no-ref/ iomuxc_aon_gpio_aon_27_lpuart2_rxd: IOMUXC_AON_GPIO_AON_27_LPUART2_RXD { 2250 pinmux = <0x443c006c 2 0x443c0154 1 0x443c00e0>; 2251 pin-pue; 2252 }; 2253 /omit-if-no-ref/ iomuxc_aon_gpio_aon_27_sai1_rx_sync: IOMUXC_AON_GPIO_AON_27_SAI1_RX_SYNC { 2254 pinmux = <0x443c006c 4 0x443c0178 1 0x443c00e0>; 2255 pin-pue; 2256 }; 2257 /omit-if-no-ref/ iomuxc_gpio_b1_00_eth1_tx_data0: IOMUXC_GPIO_B1_00_ETH1_TX_DATA0 { 2258 pinmux = <0x42a101e8 0 0x0 0 0x42a10430>; 2259 pin-pdrv; 2260 }; 2261 /omit-if-no-ref/ iomuxc_gpio_b1_00_eth4_tx_data0: IOMUXC_GPIO_B1_00_ETH4_TX_DATA0 { 2262 pinmux = <0x42a101e8 8 0x0 0 0x42a10430>; 2263 pin-pdrv; 2264 }; 2265 /omit-if-no-ref/ iomuxc_gpio_b1_00_gpio6_io00: IOMUXC_GPIO_B1_00_GPIO6_IO00 { 2266 pinmux = <0x42a101e8 5 0x0 0 0x42a10430>; 2267 pin-pdrv; 2268 }; 2269 /omit-if-no-ref/ iomuxc_gpio_b1_00_qtimer1_timer0: IOMUXC_GPIO_B1_00_QTIMER1_TIMER0 { 2270 pinmux = <0x42a101e8 3 0x42a10858 2 0x42a10430>; 2271 pin-pdrv; 2272 }; 2273 /omit-if-no-ref/ iomuxc_gpio_b1_00_semc_csx1: IOMUXC_GPIO_B1_00_SEMC_CSX1 { 2274 pinmux = <0x42a101e8 2 0x0 0 0x42a10430>; 2275 pin-pdrv; 2276 }; 2277 /omit-if-no-ref/ iomuxc_gpio_b1_00_tpm5_ch0: IOMUXC_GPIO_B1_00_TPM5_CH0 { 2278 pinmux = <0x42a101e8 4 0x42a10960 1 0x42a10430>; 2279 pin-pdrv; 2280 }; 2281 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar_inout26: IOMUXC_GPIO_B1_00_XBAR_INOUT26 { 2282 pinmux = <0x42a101e8 4 0x42a10960 1 0x42a10430>; 2283 pin-pdrv; 2284 }; 2285 /omit-if-no-ref/ iomuxc_gpio_b1_01_eth1_tx_data1: IOMUXC_GPIO_B1_01_ETH1_TX_DATA1 { 2286 pinmux = <0x42a101ec 0 0x0 0 0x42a10434>; 2287 pin-pdrv; 2288 }; 2289 /omit-if-no-ref/ iomuxc_gpio_b1_01_eth4_tx_data1: IOMUXC_GPIO_B1_01_ETH4_TX_DATA1 { 2290 pinmux = <0x42a101ec 8 0x0 0 0x42a10434>; 2291 pin-pdrv; 2292 }; 2293 /omit-if-no-ref/ iomuxc_gpio_b1_01_gpio6_io01: IOMUXC_GPIO_B1_01_GPIO6_IO01 { 2294 pinmux = <0x42a101ec 5 0x0 0 0x42a10434>; 2295 pin-pdrv; 2296 }; 2297 /omit-if-no-ref/ iomuxc_gpio_b1_01_qtimer1_timer1: IOMUXC_GPIO_B1_01_QTIMER1_TIMER1 { 2298 pinmux = <0x42a101ec 3 0x42a1085c 2 0x42a10434>; 2299 pin-pdrv; 2300 }; 2301 /omit-if-no-ref/ iomuxc_gpio_b1_01_sai4_rx_data0: IOMUXC_GPIO_B1_01_SAI4_RX_DATA0 { 2302 pinmux = <0x42a101ec 12 0x42a108b8 1 0x42a10434>; 2303 pin-pdrv; 2304 }; 2305 /omit-if-no-ref/ iomuxc_gpio_b1_01_semc_csx2: IOMUXC_GPIO_B1_01_SEMC_CSX2 { 2306 pinmux = <0x42a101ec 2 0x0 0 0x42a10434>; 2307 pin-pdrv; 2308 }; 2309 /omit-if-no-ref/ iomuxc_gpio_b1_01_tpm5_ch1: IOMUXC_GPIO_B1_01_TPM5_CH1 { 2310 pinmux = <0x42a101ec 4 0x42a10964 1 0x42a10434>; 2311 pin-pdrv; 2312 }; 2313 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar_inout27: IOMUXC_GPIO_B1_01_XBAR_INOUT27 { 2314 pinmux = <0x42a101ec 4 0x42a10964 1 0x42a10434>; 2315 pin-pdrv; 2316 }; 2317 /omit-if-no-ref/ iomuxc_gpio_b1_02_eth1_tx_en: IOMUXC_GPIO_B1_02_ETH1_TX_EN { 2318 pinmux = <0x42a101f0 0 0x0 0 0x42a10438>; 2319 pin-pdrv; 2320 }; 2321 /omit-if-no-ref/ iomuxc_gpio_b1_02_eth4_tx_en: IOMUXC_GPIO_B1_02_ETH4_TX_EN { 2322 pinmux = <0x42a101f0 8 0x0 0 0x42a10438>; 2323 pin-pdrv; 2324 }; 2325 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexspi1_b_ss1_b: IOMUXC_GPIO_B1_02_FLEXSPI1_B_SS1_B { 2326 pinmux = <0x42a101f0 7 0x0 0 0x42a10438>; 2327 pin-pdrv; 2328 }; 2329 /omit-if-no-ref/ iomuxc_gpio_b1_02_gpio6_io02: IOMUXC_GPIO_B1_02_GPIO6_IO02 { 2330 pinmux = <0x42a101f0 5 0x0 0 0x42a10438>; 2331 pin-pdrv; 2332 }; 2333 /omit-if-no-ref/ iomuxc_gpio_b1_02_lpi2c6_scl: IOMUXC_GPIO_B1_02_LPI2C6_SCL { 2334 pinmux = <0x42a101f0 2 0x42a10600 0 0x42a10438>; 2335 pin-pdrv; 2336 }; 2337 /omit-if-no-ref/ iomuxc_gpio_b1_02_lpuart11_txd: IOMUXC_GPIO_B1_02_LPUART11_TXD { 2338 pinmux = <0x42a101f0 9 0x42a10678 1 0x42a10438>; 2339 pin-pdrv; 2340 }; 2341 /omit-if-no-ref/ iomuxc_gpio_b1_02_qtimer1_timer2: IOMUXC_GPIO_B1_02_QTIMER1_TIMER2 { 2342 pinmux = <0x42a101f0 3 0x42a10860 1 0x42a10438>; 2343 pin-pdrv; 2344 }; 2345 /omit-if-no-ref/ iomuxc_gpio_b1_02_sai4_rx_data1: IOMUXC_GPIO_B1_02_SAI4_RX_DATA1 { 2346 pinmux = <0x42a101f0 12 0x42a108bc 0 0x42a10438>; 2347 pin-pdrv; 2348 }; 2349 /omit-if-no-ref/ iomuxc_gpio_b1_02_tpm5_ch2: IOMUXC_GPIO_B1_02_TPM5_CH2 { 2350 pinmux = <0x42a101f0 4 0x42a10968 1 0x42a10438>; 2351 pin-pdrv; 2352 }; 2353 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar_inout28: IOMUXC_GPIO_B1_02_XBAR_INOUT28 { 2354 pinmux = <0x42a101f0 4 0x42a10968 1 0x42a10438>; 2355 pin-pdrv; 2356 }; 2357 /omit-if-no-ref/ iomuxc_gpio_b1_03_eth1_tx_clk: IOMUXC_GPIO_B1_03_ETH1_TX_CLK { 2358 pinmux = <0x42a101f4 0 0x0 0 0x42a1043c>; 2359 pin-pdrv; 2360 }; 2361 /omit-if-no-ref/ iomuxc_gpio_b1_03_eth4_tx_clk: IOMUXC_GPIO_B1_03_ETH4_TX_CLK { 2362 pinmux = <0x42a101f4 8 0x42a10854 2 0x42a1043c>; 2363 pin-pdrv; 2364 }; 2365 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexspi1_b_dqs: IOMUXC_GPIO_B1_03_FLEXSPI1_B_DQS { 2366 pinmux = <0x42a101f4 7 0x42a10548 2 0x42a1043c>; 2367 pin-pdrv; 2368 }; 2369 /omit-if-no-ref/ iomuxc_gpio_b1_03_gpio6_io03: IOMUXC_GPIO_B1_03_GPIO6_IO03 { 2370 pinmux = <0x42a101f4 5 0x0 0 0x42a1043c>; 2371 pin-pdrv; 2372 }; 2373 /omit-if-no-ref/ iomuxc_gpio_b1_03_lpi2c6_sda: IOMUXC_GPIO_B1_03_LPI2C6_SDA { 2374 pinmux = <0x42a101f4 2 0x42a10604 0 0x42a1043c>; 2375 pin-pdrv; 2376 }; 2377 /omit-if-no-ref/ iomuxc_gpio_b1_03_lpuart11_rxd: IOMUXC_GPIO_B1_03_LPUART11_RXD { 2378 pinmux = <0x42a101f4 9 0x42a10674 1 0x42a1043c>; 2379 pin-pdrv; 2380 }; 2381 /omit-if-no-ref/ iomuxc_gpio_b1_03_qtimer2_timer0: IOMUXC_GPIO_B1_03_QTIMER2_TIMER0 { 2382 pinmux = <0x42a101f4 3 0x42a10864 2 0x42a1043c>; 2383 pin-pdrv; 2384 }; 2385 /omit-if-no-ref/ iomuxc_gpio_b1_03_sai4_rx_data2: IOMUXC_GPIO_B1_03_SAI4_RX_DATA2 { 2386 pinmux = <0x42a101f4 12 0x0 0 0x42a1043c>; 2387 pin-pdrv; 2388 }; 2389 /omit-if-no-ref/ iomuxc_gpio_b1_03_tpm5_ch3: IOMUXC_GPIO_B1_03_TPM5_CH3 { 2390 pinmux = <0x42a101f4 4 0x42a1096c 1 0x42a1043c>; 2391 pin-pdrv; 2392 }; 2393 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar_inout29: IOMUXC_GPIO_B1_03_XBAR_INOUT29 { 2394 pinmux = <0x42a101f4 4 0x42a1096c 1 0x42a1043c>; 2395 pin-pdrv; 2396 }; 2397 /omit-if-no-ref/ iomuxc_gpio_b1_04_eth1_rx_data0: IOMUXC_GPIO_B1_04_ETH1_RX_DATA0 { 2398 pinmux = <0x42a101f8 0 0x0 0 0x42a10440>; 2399 pin-pdrv; 2400 }; 2401 /omit-if-no-ref/ iomuxc_gpio_b1_04_eth4_rx_data0: IOMUXC_GPIO_B1_04_ETH4_RX_DATA0 { 2402 pinmux = <0x42a101f8 8 0x42a10844 2 0x42a10440>; 2403 pin-pdrv; 2404 }; 2405 /omit-if-no-ref/ iomuxc_gpio_b1_04_flexspi1_b_ss0_b: IOMUXC_GPIO_B1_04_FLEXSPI1_B_SS0_B { 2406 pinmux = <0x42a101f8 7 0x0 0 0x42a10440>; 2407 pin-pdrv; 2408 }; 2409 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpio6_io04: IOMUXC_GPIO_B1_04_GPIO6_IO04 { 2410 pinmux = <0x42a101f8 5 0x0 0 0x42a10440>; 2411 pin-pdrv; 2412 }; 2413 /omit-if-no-ref/ iomuxc_gpio_b1_04_lpuart9_rxd: IOMUXC_GPIO_B1_04_LPUART9_RXD { 2414 pinmux = <0x42a101f8 2 0x42a106c8 1 0x42a10440>; 2415 pin-pdrv; 2416 }; 2417 /omit-if-no-ref/ iomuxc_gpio_b1_04_qtimer2_timer1: IOMUXC_GPIO_B1_04_QTIMER2_TIMER1 { 2418 pinmux = <0x42a101f8 3 0x42a10868 2 0x42a10440>; 2419 pin-pdrv; 2420 }; 2421 /omit-if-no-ref/ iomuxc_gpio_b1_04_sai4_rx_data3: IOMUXC_GPIO_B1_04_SAI4_RX_DATA3 { 2422 pinmux = <0x42a101f8 12 0x0 0 0x42a10440>; 2423 pin-pdrv; 2424 }; 2425 /omit-if-no-ref/ iomuxc_gpio_b1_04_tpm5_extclk: IOMUXC_GPIO_B1_04_TPM5_EXTCLK { 2426 pinmux = <0x42a101f8 6 0x0 0 0x42a10440>; 2427 pin-pdrv; 2428 }; 2429 /omit-if-no-ref/ iomuxc_gpio_b1_04_xbar_inout30: IOMUXC_GPIO_B1_04_XBAR_INOUT30 { 2430 pinmux = <0x42a101f8 4 0x42a10970 1 0x42a10440>; 2431 pin-pdrv; 2432 }; 2433 /omit-if-no-ref/ iomuxc_gpio_b1_05_eth1_rx_data1: IOMUXC_GPIO_B1_05_ETH1_RX_DATA1 { 2434 pinmux = <0x42a101fc 0 0x0 0 0x42a10444>; 2435 pin-pdrv; 2436 }; 2437 /omit-if-no-ref/ iomuxc_gpio_b1_05_eth4_rx_data1: IOMUXC_GPIO_B1_05_ETH4_RX_DATA1 { 2438 pinmux = <0x42a101fc 8 0x42a10848 2 0x42a10444>; 2439 pin-pdrv; 2440 }; 2441 /omit-if-no-ref/ iomuxc_gpio_b1_05_flexspi1_b_sclk: IOMUXC_GPIO_B1_05_FLEXSPI1_B_SCLK { 2442 pinmux = <0x42a101fc 7 0x42a1056c 1 0x42a10444>; 2443 pin-pdrv; 2444 }; 2445 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpio6_io05: IOMUXC_GPIO_B1_05_GPIO6_IO05 { 2446 pinmux = <0x42a101fc 5 0x0 0 0x42a10444>; 2447 pin-pdrv; 2448 }; 2449 /omit-if-no-ref/ iomuxc_gpio_b1_05_lpuart9_cts_b: IOMUXC_GPIO_B1_05_LPUART9_CTS_B { 2450 pinmux = <0x42a101fc 2 0x0 0 0x42a10444>; 2451 pin-pdrv; 2452 }; 2453 /omit-if-no-ref/ iomuxc_gpio_b1_05_qtimer2_timer2: IOMUXC_GPIO_B1_05_QTIMER2_TIMER2 { 2454 pinmux = <0x42a101fc 3 0x42a1086c 1 0x42a10444>; 2455 pin-pdrv; 2456 }; 2457 /omit-if-no-ref/ iomuxc_gpio_b1_05_sai4_mclk: IOMUXC_GPIO_B1_05_SAI4_MCLK { 2458 pinmux = <0x42a101fc 12 0x42a108b0 1 0x42a10444>; 2459 pin-pdrv; 2460 }; 2461 /omit-if-no-ref/ iomuxc_gpio_b1_05_tpm6_extclk: IOMUXC_GPIO_B1_05_TPM6_EXTCLK { 2462 pinmux = <0x42a101fc 6 0x0 0 0x42a10444>; 2463 pin-pdrv; 2464 }; 2465 /omit-if-no-ref/ iomuxc_gpio_b1_05_xbar_inout31: IOMUXC_GPIO_B1_05_XBAR_INOUT31 { 2466 pinmux = <0x42a101fc 4 0x42a10974 1 0x42a10444>; 2467 pin-pdrv; 2468 }; 2469 /omit-if-no-ref/ iomuxc_gpio_b1_06_eth1_rx_en: IOMUXC_GPIO_B1_06_ETH1_RX_EN { 2470 pinmux = <0x42a10200 0 0x0 0 0x42a10448>; 2471 pin-pdrv; 2472 }; 2473 /omit-if-no-ref/ iomuxc_gpio_b1_06_eth4_rx_en: IOMUXC_GPIO_B1_06_ETH4_RX_EN { 2474 pinmux = <0x42a10200 8 0x42a1083c 2 0x42a10448>; 2475 pin-pdrv; 2476 }; 2477 /omit-if-no-ref/ iomuxc_gpio_b1_06_flexspi1_b_data7: IOMUXC_GPIO_B1_06_FLEXSPI1_B_DATA7 { 2478 pinmux = <0x42a10200 7 0x42a10568 1 0x42a10448>; 2479 pin-pdrv; 2480 }; 2481 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpio6_io06: IOMUXC_GPIO_B1_06_GPIO6_IO06 { 2482 pinmux = <0x42a10200 5 0x0 0 0x42a10448>; 2483 pin-pdrv; 2484 }; 2485 /omit-if-no-ref/ iomuxc_gpio_b1_06_lpuart9_txd: IOMUXC_GPIO_B1_06_LPUART9_TXD { 2486 pinmux = <0x42a10200 2 0x42a106cc 1 0x42a10448>; 2487 pin-pdrv; 2488 }; 2489 /omit-if-no-ref/ iomuxc_gpio_b1_06_qtimer3_timer0: IOMUXC_GPIO_B1_06_QTIMER3_TIMER0 { 2490 pinmux = <0x42a10200 3 0x42a10870 2 0x42a10448>; 2491 pin-pdrv; 2492 }; 2493 /omit-if-no-ref/ iomuxc_gpio_b1_06_sai4_rx_bclk: IOMUXC_GPIO_B1_06_SAI4_RX_BCLK { 2494 pinmux = <0x42a10200 12 0x42a108b4 1 0x42a10448>; 2495 pin-pdrv; 2496 }; 2497 /omit-if-no-ref/ iomuxc_gpio_b1_06_tpm6_ch0: IOMUXC_GPIO_B1_06_TPM6_CH0 { 2498 pinmux = <0x42a10200 6 0x0 0 0x42a10448>; 2499 pin-pdrv; 2500 }; 2501 /omit-if-no-ref/ iomuxc_gpio_b1_06_xbar_inout32: IOMUXC_GPIO_B1_06_XBAR_INOUT32 { 2502 pinmux = <0x42a10200 4 0x42a10978 1 0x42a10448>; 2503 pin-pdrv; 2504 }; 2505 /omit-if-no-ref/ iomuxc_gpio_b1_07_eth1_tx_data2: IOMUXC_GPIO_B1_07_ETH1_TX_DATA2 { 2506 pinmux = <0x42a10204 0 0x0 0 0x42a1044c>; 2507 pin-pdrv; 2508 }; 2509 /omit-if-no-ref/ iomuxc_gpio_b1_07_eth4_tx_data2: IOMUXC_GPIO_B1_07_ETH4_TX_DATA2 { 2510 pinmux = <0x42a10204 8 0x42a10840 2 0x42a1044c>; 2511 pin-pdrv; 2512 }; 2513 /omit-if-no-ref/ iomuxc_gpio_b1_07_flexspi1_b_data6: IOMUXC_GPIO_B1_07_FLEXSPI1_B_DATA6 { 2514 pinmux = <0x42a10204 7 0x42a10564 1 0x42a1044c>; 2515 pin-pdrv; 2516 }; 2517 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpio6_io07: IOMUXC_GPIO_B1_07_GPIO6_IO07 { 2518 pinmux = <0x42a10204 5 0x0 0 0x42a1044c>; 2519 pin-pdrv; 2520 }; 2521 /omit-if-no-ref/ iomuxc_gpio_b1_07_lpspi6_sin: IOMUXC_GPIO_B1_07_LPSPI6_SIN { 2522 pinmux = <0x42a10204 9 0x42a10664 2 0x42a1044c>; 2523 pin-pdrv; 2524 }; 2525 /omit-if-no-ref/ iomuxc_gpio_b1_07_lpuart9_rts_b: IOMUXC_GPIO_B1_07_LPUART9_RTS_B { 2526 pinmux = <0x42a10204 2 0x0 0 0x42a1044c>; 2527 pin-pdrv; 2528 }; 2529 /omit-if-no-ref/ iomuxc_gpio_b1_07_qtimer3_timer1: IOMUXC_GPIO_B1_07_QTIMER3_TIMER1 { 2530 pinmux = <0x42a10204 3 0x42a10874 2 0x42a1044c>; 2531 pin-pdrv; 2532 }; 2533 /omit-if-no-ref/ iomuxc_gpio_b1_07_sai4_rx_sync: IOMUXC_GPIO_B1_07_SAI4_RX_SYNC { 2534 pinmux = <0x42a10204 12 0x42a108c0 1 0x42a1044c>; 2535 pin-pdrv; 2536 }; 2537 /omit-if-no-ref/ iomuxc_gpio_b1_07_tpm6_ch1: IOMUXC_GPIO_B1_07_TPM6_CH1 { 2538 pinmux = <0x42a10204 6 0x0 0 0x42a1044c>; 2539 pin-pdrv; 2540 }; 2541 /omit-if-no-ref/ iomuxc_gpio_b1_07_xbar_inout33: IOMUXC_GPIO_B1_07_XBAR_INOUT33 { 2542 pinmux = <0x42a10204 4 0x42a1097c 1 0x42a1044c>; 2543 pin-pdrv; 2544 }; 2545 /omit-if-no-ref/ iomuxc_gpio_b1_08_eth1_tx_data3: IOMUXC_GPIO_B1_08_ETH1_TX_DATA3 { 2546 pinmux = <0x42a10208 0 0x0 0 0x42a10450>; 2547 pin-pdrv; 2548 }; 2549 /omit-if-no-ref/ iomuxc_gpio_b1_08_eth4_tx_data3: IOMUXC_GPIO_B1_08_ETH4_TX_DATA3 { 2550 pinmux = <0x42a10208 8 0x0 0 0x42a10450>; 2551 pin-pdrv; 2552 }; 2553 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexspi1_b_data5: IOMUXC_GPIO_B1_08_FLEXSPI1_B_DATA5 { 2554 pinmux = <0x42a10208 7 0x42a10560 1 0x42a10450>; 2555 pin-pdrv; 2556 }; 2557 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpio6_io08: IOMUXC_GPIO_B1_08_GPIO6_IO08 { 2558 pinmux = <0x42a10208 5 0x0 0 0x42a10450>; 2559 pin-pdrv; 2560 }; 2561 /omit-if-no-ref/ iomuxc_gpio_b1_08_lpspi6_sout: IOMUXC_GPIO_B1_08_LPSPI6_SOUT { 2562 pinmux = <0x42a10208 9 0x42a10668 2 0x42a10450>; 2563 pin-pdrv; 2564 }; 2565 /omit-if-no-ref/ iomuxc_gpio_b1_08_qtimer3_timer2: IOMUXC_GPIO_B1_08_QTIMER3_TIMER2 { 2566 pinmux = <0x42a10208 3 0x42a10878 1 0x42a10450>; 2567 pin-pdrv; 2568 }; 2569 /omit-if-no-ref/ iomuxc_gpio_b1_08_sai4_tx_bclk: IOMUXC_GPIO_B1_08_SAI4_TX_BCLK { 2570 pinmux = <0x42a10208 12 0x42a108c4 1 0x42a10450>; 2571 pin-pdrv; 2572 }; 2573 /omit-if-no-ref/ iomuxc_gpio_b1_08_tpm6_ch2: IOMUXC_GPIO_B1_08_TPM6_CH2 { 2574 pinmux = <0x42a10208 6 0x0 0 0x42a10450>; 2575 pin-pdrv; 2576 }; 2577 /omit-if-no-ref/ iomuxc_gpio_b1_08_usdhc1_cd_b: IOMUXC_GPIO_B1_08_USDHC1_CD_B { 2578 pinmux = <0x42a10208 2 0x42a10924 1 0x42a10450>; 2579 pin-pdrv; 2580 }; 2581 /omit-if-no-ref/ iomuxc_gpio_b1_08_xbar_inout36: IOMUXC_GPIO_B1_08_XBAR_INOUT36 { 2582 pinmux = <0x42a10208 4 0x42a10988 1 0x42a10450>; 2583 pin-pdrv; 2584 }; 2585 /omit-if-no-ref/ iomuxc_gpio_b1_09_eth1_rx_data2: IOMUXC_GPIO_B1_09_ETH1_RX_DATA2 { 2586 pinmux = <0x42a1020c 0 0x0 0 0x42a10454>; 2587 pin-pdrv; 2588 }; 2589 /omit-if-no-ref/ iomuxc_gpio_b1_09_eth4_rx_data2: IOMUXC_GPIO_B1_09_ETH4_RX_DATA2 { 2590 pinmux = <0x42a1020c 8 0x42a1084c 2 0x42a10454>; 2591 pin-pdrv; 2592 }; 2593 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexspi1_b_data4: IOMUXC_GPIO_B1_09_FLEXSPI1_B_DATA4 { 2594 pinmux = <0x42a1020c 7 0x42a1055c 1 0x42a10454>; 2595 pin-pdrv; 2596 }; 2597 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpio6_io09: IOMUXC_GPIO_B1_09_GPIO6_IO09 { 2598 pinmux = <0x42a1020c 5 0x0 0 0x42a10454>; 2599 pin-pdrv; 2600 }; 2601 /omit-if-no-ref/ iomuxc_gpio_b1_09_lpspi6_pcs1: IOMUXC_GPIO_B1_09_LPSPI6_PCS1 { 2602 pinmux = <0x42a1020c 9 0x42a10654 2 0x42a10454>; 2603 pin-pdrv; 2604 }; 2605 /omit-if-no-ref/ iomuxc_gpio_b1_09_qtimer4_timer0: IOMUXC_GPIO_B1_09_QTIMER4_TIMER0 { 2606 pinmux = <0x42a1020c 3 0x42a1087c 2 0x42a10454>; 2607 pin-pdrv; 2608 }; 2609 /omit-if-no-ref/ iomuxc_gpio_b1_09_sai4_tx_sync: IOMUXC_GPIO_B1_09_SAI4_TX_SYNC { 2610 pinmux = <0x42a1020c 12 0x42a108c8 1 0x42a10454>; 2611 pin-pdrv; 2612 }; 2613 /omit-if-no-ref/ iomuxc_gpio_b1_09_tpm6_ch3: IOMUXC_GPIO_B1_09_TPM6_CH3 { 2614 pinmux = <0x42a1020c 6 0x0 0 0x42a10454>; 2615 pin-pdrv; 2616 }; 2617 /omit-if-no-ref/ iomuxc_gpio_b1_09_usdhc1_wp: IOMUXC_GPIO_B1_09_USDHC1_WP { 2618 pinmux = <0x42a1020c 2 0x42a10928 1 0x42a10454>; 2619 pin-pdrv; 2620 }; 2621 /omit-if-no-ref/ iomuxc_gpio_b1_09_xbar_inout37: IOMUXC_GPIO_B1_09_XBAR_INOUT37 { 2622 pinmux = <0x42a1020c 4 0x42a1098c 1 0x42a10454>; 2623 pin-pdrv; 2624 }; 2625 /omit-if-no-ref/ iomuxc_gpio_b1_10_eth1_rx_data3: IOMUXC_GPIO_B1_10_ETH1_RX_DATA3 { 2626 pinmux = <0x42a10210 0 0x0 0 0x42a10458>; 2627 pin-pdrv; 2628 }; 2629 /omit-if-no-ref/ iomuxc_gpio_b1_10_eth4_rx_data3: IOMUXC_GPIO_B1_10_ETH4_RX_DATA3 { 2630 pinmux = <0x42a10210 8 0x42a10850 2 0x42a10458>; 2631 pin-pdrv; 2632 }; 2633 /omit-if-no-ref/ iomuxc_gpio_b1_10_flexspi1_b_data3: IOMUXC_GPIO_B1_10_FLEXSPI1_B_DATA3 { 2634 pinmux = <0x42a10210 7 0x42a10558 1 0x42a10458>; 2635 pin-pdrv; 2636 }; 2637 /omit-if-no-ref/ iomuxc_gpio_b1_10_gpio6_io10: IOMUXC_GPIO_B1_10_GPIO6_IO10 { 2638 pinmux = <0x42a10210 5 0x0 0 0x42a10458>; 2639 pin-pdrv; 2640 }; 2641 /omit-if-no-ref/ iomuxc_gpio_b1_10_lpspi6_pcs2: IOMUXC_GPIO_B1_10_LPSPI6_PCS2 { 2642 pinmux = <0x42a10210 9 0x42a10658 2 0x42a10458>; 2643 pin-pdrv; 2644 }; 2645 /omit-if-no-ref/ iomuxc_gpio_b1_10_qtimer4_timer1: IOMUXC_GPIO_B1_10_QTIMER4_TIMER1 { 2646 pinmux = <0x42a10210 3 0x42a10880 2 0x42a10458>; 2647 pin-pdrv; 2648 }; 2649 /omit-if-no-ref/ iomuxc_gpio_b1_10_sai4_tx_data0: IOMUXC_GPIO_B1_10_SAI4_TX_DATA0 { 2650 pinmux = <0x42a10210 12 0x0 0 0x42a10458>; 2651 pin-pdrv; 2652 }; 2653 /omit-if-no-ref/ iomuxc_gpio_b1_10_usdhc1_reset_b: IOMUXC_GPIO_B1_10_USDHC1_RESET_B { 2654 pinmux = <0x42a10210 2 0x0 0 0x42a10458>; 2655 pin-pdrv; 2656 }; 2657 /omit-if-no-ref/ iomuxc_gpio_b1_10_xbar_inout34: IOMUXC_GPIO_B1_10_XBAR_INOUT34 { 2658 pinmux = <0x42a10210 4 0x42a10980 1 0x42a10458>; 2659 pin-pdrv; 2660 }; 2661 /omit-if-no-ref/ iomuxc_gpio_b1_11_eth1_rx_clk: IOMUXC_GPIO_B1_11_ETH1_RX_CLK { 2662 pinmux = <0x42a10214 0 0x0 0 0x42a1045c>; 2663 pin-pdrv; 2664 }; 2665 /omit-if-no-ref/ iomuxc_gpio_b1_11_eth4_rx_clk: IOMUXC_GPIO_B1_11_ETH4_RX_CLK { 2666 pinmux = <0x42a10214 8 0x42a10838 2 0x42a1045c>; 2667 pin-pdrv; 2668 }; 2669 /omit-if-no-ref/ iomuxc_gpio_b1_11_flexspi1_b_data2: IOMUXC_GPIO_B1_11_FLEXSPI1_B_DATA2 { 2670 pinmux = <0x42a10214 7 0x42a10554 1 0x42a1045c>; 2671 pin-pdrv; 2672 }; 2673 /omit-if-no-ref/ iomuxc_gpio_b1_11_gpio6_io11: IOMUXC_GPIO_B1_11_GPIO6_IO11 { 2674 pinmux = <0x42a10214 5 0x0 0 0x42a1045c>; 2675 pin-pdrv; 2676 }; 2677 /omit-if-no-ref/ iomuxc_gpio_b1_11_lpspi6_pcs3: IOMUXC_GPIO_B1_11_LPSPI6_PCS3 { 2678 pinmux = <0x42a10214 9 0x42a1065c 1 0x42a1045c>; 2679 pin-pdrv; 2680 }; 2681 /omit-if-no-ref/ iomuxc_gpio_b1_11_qtimer4_timer2: IOMUXC_GPIO_B1_11_QTIMER4_TIMER2 { 2682 pinmux = <0x42a10214 3 0x42a10884 1 0x42a1045c>; 2683 pin-pdrv; 2684 }; 2685 /omit-if-no-ref/ iomuxc_gpio_b1_11_sai4_tx_data1: IOMUXC_GPIO_B1_11_SAI4_TX_DATA1 { 2686 pinmux = <0x42a10214 12 0x0 0 0x42a1045c>; 2687 pin-pdrv; 2688 }; 2689 /omit-if-no-ref/ iomuxc_gpio_b1_11_xbar_inout35: IOMUXC_GPIO_B1_11_XBAR_INOUT35 { 2690 pinmux = <0x42a10214 4 0x42a10984 1 0x42a1045c>; 2691 pin-pdrv; 2692 }; 2693 /omit-if-no-ref/ iomuxc_gpio_b1_12_eth1_rx_er: IOMUXC_GPIO_B1_12_ETH1_RX_ER { 2694 pinmux = <0x42a10218 0 0x0 0 0x42a10460>; 2695 pin-pdrv; 2696 }; 2697 /omit-if-no-ref/ iomuxc_gpio_b1_12_eth4_rx_er: IOMUXC_GPIO_B1_12_ETH4_RX_ER { 2698 pinmux = <0x42a10218 8 0x0 0 0x42a10460>; 2699 pin-pdrv; 2700 }; 2701 /omit-if-no-ref/ iomuxc_gpio_b1_12_flexspi1_b_data1: IOMUXC_GPIO_B1_12_FLEXSPI1_B_DATA1 { 2702 pinmux = <0x42a10218 7 0x42a10550 1 0x42a10460>; 2703 pin-pdrv; 2704 }; 2705 /omit-if-no-ref/ iomuxc_gpio_b1_12_gpio6_io12: IOMUXC_GPIO_B1_12_GPIO6_IO12 { 2706 pinmux = <0x42a10218 5 0x0 0 0x42a10460>; 2707 pin-pdrv; 2708 }; 2709 /omit-if-no-ref/ iomuxc_gpio_b1_12_lpspi6_pcs0: IOMUXC_GPIO_B1_12_LPSPI6_PCS0 { 2710 pinmux = <0x42a10218 9 0x42a10650 2 0x42a10460>; 2711 pin-pdrv; 2712 }; 2713 /omit-if-no-ref/ iomuxc_gpio_b1_12_netc_emdio: IOMUXC_GPIO_B1_12_NETC_EMDIO { 2714 pinmux = <0x42a10218 1 0x42a10798 6 0x42a10460>; 2715 pin-pdrv; 2716 }; 2717 /omit-if-no-ref/ iomuxc_gpio_b1_12_sai4_tx_data2: IOMUXC_GPIO_B1_12_SAI4_TX_DATA2 { 2718 pinmux = <0x42a10218 12 0x0 0 0x42a10460>; 2719 pin-pdrv; 2720 }; 2721 /omit-if-no-ref/ iomuxc_gpio_b1_13_ccm_enet_ref_clk_25m: IOMUXC_GPIO_B1_13_CCM_ENET_REF_CLK_25M { 2722 pinmux = <0x42a1021c 3 0x0 0 0x42a10464>; 2723 pin-pdrv; 2724 }; 2725 /omit-if-no-ref/ iomuxc_gpio_b1_13_eth1_tx_er: IOMUXC_GPIO_B1_13_ETH1_TX_ER { 2726 pinmux = <0x42a1021c 0 0x0 0 0x42a10464>; 2727 pin-pdrv; 2728 }; 2729 /omit-if-no-ref/ iomuxc_gpio_b1_13_eth4_tx_er: IOMUXC_GPIO_B1_13_ETH4_TX_ER { 2730 pinmux = <0x42a1021c 8 0x0 0 0x42a10464>; 2731 pin-pdrv; 2732 }; 2733 /omit-if-no-ref/ iomuxc_gpio_b1_13_flexspi1_b_data0: IOMUXC_GPIO_B1_13_FLEXSPI1_B_DATA0 { 2734 pinmux = <0x42a1021c 7 0x42a1054c 1 0x42a10464>; 2735 pin-pdrv; 2736 }; 2737 /omit-if-no-ref/ iomuxc_gpio_b1_13_gpio6_io13: IOMUXC_GPIO_B1_13_GPIO6_IO13 { 2738 pinmux = <0x42a1021c 5 0x0 0 0x42a10464>; 2739 pin-pdrv; 2740 }; 2741 /omit-if-no-ref/ iomuxc_gpio_b1_13_lpspi6_sck: IOMUXC_GPIO_B1_13_LPSPI6_SCK { 2742 pinmux = <0x42a1021c 9 0x42a10660 2 0x42a10464>; 2743 pin-pdrv; 2744 }; 2745 /omit-if-no-ref/ iomuxc_gpio_b1_13_netc_emdc: IOMUXC_GPIO_B1_13_NETC_EMDC { 2746 pinmux = <0x42a1021c 1 0x0 0 0x42a10464>; 2747 pin-pdrv; 2748 }; 2749 /omit-if-no-ref/ iomuxc_gpio_b1_13_sai4_tx_data3: IOMUXC_GPIO_B1_13_SAI4_TX_DATA3 { 2750 pinmux = <0x42a1021c 12 0x0 0 0x42a10464>; 2751 pin-pdrv; 2752 }; 2753 /omit-if-no-ref/ iomuxc_gpio_b1_13_usdhc1_vselect: IOMUXC_GPIO_B1_13_USDHC1_VSELECT { 2754 pinmux = <0x42a1021c 2 0x0 0 0x42a10464>; 2755 pin-pdrv; 2756 }; 2757 /omit-if-no-ref/ iomuxc_gpio_b2_00_eth1_crs: IOMUXC_GPIO_B2_00_ETH1_CRS { 2758 pinmux = <0x42a10220 0 0x0 0 0x42a10468>; 2759 pin-pdrv; 2760 }; 2761 /omit-if-no-ref/ iomuxc_gpio_b2_00_eth2_mdio: IOMUXC_GPIO_B2_00_ETH2_MDIO { 2762 pinmux = <0x42a10220 10 0x42a107a8 2 0x42a10468>; 2763 pin-pdrv; 2764 }; 2765 /omit-if-no-ref/ iomuxc_gpio_b2_00_eth4_crs: IOMUXC_GPIO_B2_00_ETH4_CRS { 2766 pinmux = <0x42a10220 8 0x42a107c0 2 0x42a10468>; 2767 pin-pdrv; 2768 }; 2769 /omit-if-no-ref/ iomuxc_gpio_b2_00_gpio6_io14: IOMUXC_GPIO_B2_00_GPIO6_IO14 { 2770 pinmux = <0x42a10220 5 0x0 0 0x42a10468>; 2771 pin-pdrv; 2772 }; 2773 /omit-if-no-ref/ iomuxc_gpio_b2_00_lpit3_trigger0: IOMUXC_GPIO_B2_00_LPIT3_TRIGGER0 { 2774 pinmux = <0x42a10220 2 0x0 0 0x42a10468>; 2775 pin-pdrv; 2776 }; 2777 /omit-if-no-ref/ iomuxc_gpio_b2_00_lpspi6_sin: IOMUXC_GPIO_B2_00_LPSPI6_SIN { 2778 pinmux = <0x42a10220 9 0x42a10664 3 0x42a10468>; 2779 pin-pdrv; 2780 }; 2781 /omit-if-no-ref/ iomuxc_gpio_b2_00_sai4_mclk: IOMUXC_GPIO_B2_00_SAI4_MCLK { 2782 pinmux = <0x42a10220 4 0x42a108b0 2 0x42a10468>; 2783 pin-pdrv; 2784 }; 2785 /omit-if-no-ref/ iomuxc_gpio_b2_00_semc_csx3: IOMUXC_GPIO_B2_00_SEMC_CSX3 { 2786 pinmux = <0x42a10220 1 0x0 0 0x42a10468>; 2787 pin-pdrv; 2788 }; 2789 /omit-if-no-ref/ iomuxc_gpio_b2_01_ecat_pt1_rx_er: IOMUXC_GPIO_B2_01_ECAT_PT1_RX_ER { 2790 pinmux = <0x42a10224 12 0x42a104e0 2 0x42a1046c>; 2791 pin-pdrv; 2792 }; 2793 /omit-if-no-ref/ iomuxc_gpio_b2_01_eth1_col: IOMUXC_GPIO_B2_01_ETH1_COL { 2794 pinmux = <0x42a10224 0 0x0 0 0x42a1046c>; 2795 pin-pdrv; 2796 }; 2797 /omit-if-no-ref/ iomuxc_gpio_b2_01_eth2_mdc: IOMUXC_GPIO_B2_01_ETH2_MDC { 2798 pinmux = <0x42a10224 10 0x42a107a4 2 0x42a1046c>; 2799 pin-pdrv; 2800 }; 2801 /omit-if-no-ref/ iomuxc_gpio_b2_01_eth2_rx_er: IOMUXC_GPIO_B2_01_ETH2_RX_ER { 2802 pinmux = <0x42a10224 11 0x42a10800 1 0x42a1046c>; 2803 pin-pdrv; 2804 }; 2805 /omit-if-no-ref/ iomuxc_gpio_b2_01_eth4_col: IOMUXC_GPIO_B2_01_ETH4_COL { 2806 pinmux = <0x42a10224 8 0x42a107bc 2 0x42a1046c>; 2807 pin-pdrv; 2808 }; 2809 /omit-if-no-ref/ iomuxc_gpio_b2_01_flexspi1_a_ss1_b: IOMUXC_GPIO_B2_01_FLEXSPI1_A_SS1_B { 2810 pinmux = <0x42a10224 6 0x0 0 0x42a1046c>; 2811 pin-pdrv; 2812 }; 2813 /omit-if-no-ref/ iomuxc_gpio_b2_01_gpio6_io15: IOMUXC_GPIO_B2_01_GPIO6_IO15 { 2814 pinmux = <0x42a10224 5 0x0 0 0x42a1046c>; 2815 pin-pdrv; 2816 }; 2817 /omit-if-no-ref/ iomuxc_gpio_b2_01_lpit3_trigger1: IOMUXC_GPIO_B2_01_LPIT3_TRIGGER1 { 2818 pinmux = <0x42a10224 2 0x0 0 0x42a1046c>; 2819 pin-pdrv; 2820 }; 2821 /omit-if-no-ref/ iomuxc_gpio_b2_01_lpspi6_sout: IOMUXC_GPIO_B2_01_LPSPI6_SOUT { 2822 pinmux = <0x42a10224 9 0x42a10668 3 0x42a1046c>; 2823 pin-pdrv; 2824 }; 2825 /omit-if-no-ref/ iomuxc_gpio_b2_01_sai4_tx_bclk: IOMUXC_GPIO_B2_01_SAI4_TX_BCLK { 2826 pinmux = <0x42a10224 4 0x42a108c4 2 0x42a1046c>; 2827 pin-pdrv; 2828 }; 2829 /omit-if-no-ref/ iomuxc_gpio_b2_02_ccm_enet_ref_clk_25m: IOMUXC_GPIO_B2_02_CCM_ENET_REF_CLK_25M { 2830 pinmux = <0x42a10228 9 0x0 0 0x42a10470>; 2831 pin-pdrv; 2832 }; 2833 /omit-if-no-ref/ iomuxc_gpio_b2_02_ecat_pt1_rxd_2: IOMUXC_GPIO_B2_02_ECAT_PT1_RXD_2 { 2834 pinmux = <0x42a10228 12 0x42a104c8 1 0x42a10470>; 2835 pin-pdrv; 2836 }; 2837 /omit-if-no-ref/ iomuxc_gpio_b2_02_eth2_rx_data2: IOMUXC_GPIO_B2_02_ETH2_RX_DATA2 { 2838 pinmux = <0x42a10228 11 0x42a1080c 2 0x42a10470>; 2839 pin-pdrv; 2840 }; 2841 /omit-if-no-ref/ iomuxc_gpio_b2_02_ewm_out_b: IOMUXC_GPIO_B2_02_EWM_OUT_B { 2842 pinmux = <0x42a10228 10 0x0 0 0x42a10470>; 2843 pin-pdrv; 2844 }; 2845 /omit-if-no-ref/ iomuxc_gpio_b2_02_flexspi1_b_sclk: IOMUXC_GPIO_B2_02_FLEXSPI1_B_SCLK { 2846 pinmux = <0x42a10228 6 0x42a1056c 2 0x42a10470>; 2847 pin-pdrv; 2848 }; 2849 /omit-if-no-ref/ iomuxc_gpio_b2_02_gpio6_io16: IOMUXC_GPIO_B2_02_GPIO6_IO16 { 2850 pinmux = <0x42a10228 5 0x0 0 0x42a10470>; 2851 pin-pdrv; 2852 }; 2853 /omit-if-no-ref/ iomuxc_gpio_b2_02_lpit3_trigger2: IOMUXC_GPIO_B2_02_LPIT3_TRIGGER2 { 2854 pinmux = <0x42a10228 2 0x0 0 0x42a10470>; 2855 pin-pdrv; 2856 }; 2857 /omit-if-no-ref/ iomuxc_gpio_b2_02_netc_emdio: IOMUXC_GPIO_B2_02_NETC_EMDIO { 2858 pinmux = <0x42a10228 3 0x42a10798 7 0x42a10470>; 2859 pin-pdrv; 2860 }; 2861 /omit-if-no-ref/ iomuxc_gpio_b2_02_sai4_tx_sync: IOMUXC_GPIO_B2_02_SAI4_TX_SYNC { 2862 pinmux = <0x42a10228 4 0x42a108c8 2 0x42a10470>; 2863 pin-pdrv; 2864 }; 2865 /omit-if-no-ref/ iomuxc_gpio_b2_03_ecat_pt1_rxd_3: IOMUXC_GPIO_B2_03_ECAT_PT1_RXD_3 { 2866 pinmux = <0x42a1022c 12 0x42a104d0 1 0x42a10474>; 2867 pin-pdrv; 2868 }; 2869 /omit-if-no-ref/ iomuxc_gpio_b2_03_eth2_rx_data3: IOMUXC_GPIO_B2_03_ETH2_RX_DATA3 { 2870 pinmux = <0x42a1022c 11 0x42a10810 2 0x42a10474>; 2871 pin-pdrv; 2872 }; 2873 /omit-if-no-ref/ iomuxc_gpio_b2_03_flexspi1_a_data4: IOMUXC_GPIO_B2_03_FLEXSPI1_A_DATA4 { 2874 pinmux = <0x42a1022c 7 0x0 0 0x42a10474>; 2875 pin-pdrv; 2876 }; 2877 /omit-if-no-ref/ iomuxc_gpio_b2_03_gpio6_io17: IOMUXC_GPIO_B2_03_GPIO6_IO17 { 2878 pinmux = <0x42a1022c 5 0x0 0 0x42a10474>; 2879 pin-pdrv; 2880 }; 2881 /omit-if-no-ref/ iomuxc_gpio_b2_03_lpit3_trigger3: IOMUXC_GPIO_B2_03_LPIT3_TRIGGER3 { 2882 pinmux = <0x42a1022c 2 0x0 0 0x42a10474>; 2883 pin-pdrv; 2884 }; 2885 /omit-if-no-ref/ iomuxc_gpio_b2_03_netc_emdc: IOMUXC_GPIO_B2_03_NETC_EMDC { 2886 pinmux = <0x42a1022c 3 0x0 0 0x42a10474>; 2887 pin-pdrv; 2888 }; 2889 /omit-if-no-ref/ iomuxc_gpio_b2_03_sai4_tx_data0: IOMUXC_GPIO_B2_03_SAI4_TX_DATA0 { 2890 pinmux = <0x42a1022c 4 0x0 0 0x42a10474>; 2891 pin-pdrv; 2892 }; 2893 /omit-if-no-ref/ iomuxc_gpio_b2_03_xspi_slv_data4: IOMUXC_GPIO_B2_03_XSPI_SLV_DATA4 { 2894 pinmux = <0x42a1022c 10 0x42a10a18 2 0x42a10474>; 2895 pin-pdrv; 2896 }; 2897 /omit-if-no-ref/ iomuxc_gpio_b2_04_ecat_pt1_txd_2: IOMUXC_GPIO_B2_04_ECAT_PT1_TXD_2 { 2898 pinmux = <0x42a10230 12 0x0 0 0x42a10478>; 2899 pin-pdrv; 2900 }; 2901 /omit-if-no-ref/ iomuxc_gpio_b2_04_eth2_tx_data2: IOMUXC_GPIO_B2_04_ETH2_TX_DATA2 { 2902 pinmux = <0x42a10230 11 0x0 0 0x42a10478>; 2903 pin-pdrv; 2904 }; 2905 /omit-if-no-ref/ iomuxc_gpio_b2_04_flexspi1_a_data5: IOMUXC_GPIO_B2_04_FLEXSPI1_A_DATA5 { 2906 pinmux = <0x42a10230 7 0x0 0 0x42a10478>; 2907 pin-pdrv; 2908 }; 2909 /omit-if-no-ref/ iomuxc_gpio_b2_04_gpio6_io18: IOMUXC_GPIO_B2_04_GPIO6_IO18 { 2910 pinmux = <0x42a10230 5 0x0 0 0x42a10478>; 2911 pin-pdrv; 2912 }; 2913 /omit-if-no-ref/ iomuxc_gpio_b2_04_sai4_rx_sync: IOMUXC_GPIO_B2_04_SAI4_RX_SYNC { 2914 pinmux = <0x42a10230 4 0x42a108c0 2 0x42a10478>; 2915 pin-pdrv; 2916 }; 2917 /omit-if-no-ref/ iomuxc_gpio_b2_04_sinc1_mod_clk0: IOMUXC_GPIO_B2_04_SINC1_MOD_CLK0 { 2918 pinmux = <0x42a10230 0 0x0 0 0x42a10478>; 2919 pin-pdrv; 2920 }; 2921 /omit-if-no-ref/ iomuxc_gpio_b2_04_sinc2_mod_clk0: IOMUXC_GPIO_B2_04_SINC2_MOD_CLK0 { 2922 pinmux = <0x42a10230 1 0x0 0 0x42a10478>; 2923 pin-pdrv; 2924 }; 2925 /omit-if-no-ref/ iomuxc_gpio_b2_04_sinc3_mod_clk0: IOMUXC_GPIO_B2_04_SINC3_MOD_CLK0 { 2926 pinmux = <0x42a10230 2 0x0 0 0x42a10478>; 2927 pin-pdrv; 2928 }; 2929 /omit-if-no-ref/ iomuxc_gpio_b2_04_tpm3_extclk: IOMUXC_GPIO_B2_04_TPM3_EXTCLK { 2930 pinmux = <0x42a10230 8 0x0 0 0x42a10478>; 2931 pin-pdrv; 2932 }; 2933 /omit-if-no-ref/ iomuxc_gpio_b2_04_xspi_slv_data5: IOMUXC_GPIO_B2_04_XSPI_SLV_DATA5 { 2934 pinmux = <0x42a10230 10 0x42a10a1c 2 0x42a10478>; 2935 pin-pdrv; 2936 }; 2937 /omit-if-no-ref/ iomuxc_gpio_b2_05_ecat_pt1_txd_3: IOMUXC_GPIO_B2_05_ECAT_PT1_TXD_3 { 2938 pinmux = <0x42a10234 12 0x0 0 0x42a1047c>; 2939 pin-pdrv; 2940 }; 2941 /omit-if-no-ref/ iomuxc_gpio_b2_05_eth2_tx_data3: IOMUXC_GPIO_B2_05_ETH2_TX_DATA3 { 2942 pinmux = <0x42a10234 11 0x0 0 0x42a1047c>; 2943 pin-pdrv; 2944 }; 2945 /omit-if-no-ref/ iomuxc_gpio_b2_05_flexspi1_a_data6: IOMUXC_GPIO_B2_05_FLEXSPI1_A_DATA6 { 2946 pinmux = <0x42a10234 7 0x0 0 0x42a1047c>; 2947 pin-pdrv; 2948 }; 2949 /omit-if-no-ref/ iomuxc_gpio_b2_05_gpio6_io19: IOMUXC_GPIO_B2_05_GPIO6_IO19 { 2950 pinmux = <0x42a10234 5 0x0 0 0x42a1047c>; 2951 pin-pdrv; 2952 }; 2953 /omit-if-no-ref/ iomuxc_gpio_b2_05_mic_clk: IOMUXC_GPIO_B2_05_MIC_CLK { 2954 pinmux = <0x42a10234 6 0x0 0 0x42a1047c>; 2955 pin-pdrv; 2956 }; 2957 /omit-if-no-ref/ iomuxc_gpio_b2_05_sai4_rx_bclk: IOMUXC_GPIO_B2_05_SAI4_RX_BCLK { 2958 pinmux = <0x42a10234 4 0x42a108b4 2 0x42a1047c>; 2959 pin-pdrv; 2960 }; 2961 /omit-if-no-ref/ iomuxc_gpio_b2_05_sinc1_mod_clk1: IOMUXC_GPIO_B2_05_SINC1_MOD_CLK1 { 2962 pinmux = <0x42a10234 0 0x0 0 0x42a1047c>; 2963 pin-pdrv; 2964 }; 2965 /omit-if-no-ref/ iomuxc_gpio_b2_05_sinc2_mod_clk1: IOMUXC_GPIO_B2_05_SINC2_MOD_CLK1 { 2966 pinmux = <0x42a10234 1 0x0 0 0x42a1047c>; 2967 pin-pdrv; 2968 }; 2969 /omit-if-no-ref/ iomuxc_gpio_b2_05_sinc3_mod_clk1: IOMUXC_GPIO_B2_05_SINC3_MOD_CLK1 { 2970 pinmux = <0x42a10234 2 0x0 0 0x42a1047c>; 2971 pin-pdrv; 2972 }; 2973 /omit-if-no-ref/ iomuxc_gpio_b2_05_tpm3_ch0: IOMUXC_GPIO_B2_05_TPM3_CH0 { 2974 pinmux = <0x42a10234 8 0x0 0 0x42a1047c>; 2975 pin-pdrv; 2976 }; 2977 /omit-if-no-ref/ iomuxc_gpio_b2_05_xspi_slv_data6: IOMUXC_GPIO_B2_05_XSPI_SLV_DATA6 { 2978 pinmux = <0x42a10234 10 0x42a10a20 2 0x42a1047c>; 2979 pin-pdrv; 2980 }; 2981 /omit-if-no-ref/ iomuxc_gpio_b2_06_ecat_pt1_txd_0: IOMUXC_GPIO_B2_06_ECAT_PT1_TXD_0 { 2982 pinmux = <0x42a10238 12 0x0 0 0x42a10480>; 2983 pin-pdrv; 2984 }; 2985 /omit-if-no-ref/ iomuxc_gpio_b2_06_eth2_tx_data0: IOMUXC_GPIO_B2_06_ETH2_TX_DATA0 { 2986 pinmux = <0x42a10238 11 0x0 0 0x42a10480>; 2987 pin-pdrv; 2988 }; 2989 /omit-if-no-ref/ iomuxc_gpio_b2_06_flexspi1_a_data7: IOMUXC_GPIO_B2_06_FLEXSPI1_A_DATA7 { 2990 pinmux = <0x42a10238 7 0x0 0 0x42a10480>; 2991 pin-pdrv; 2992 }; 2993 /omit-if-no-ref/ iomuxc_gpio_b2_06_gpio6_io20: IOMUXC_GPIO_B2_06_GPIO6_IO20 { 2994 pinmux = <0x42a10238 5 0x0 0 0x42a10480>; 2995 pin-pdrv; 2996 }; 2997 /omit-if-no-ref/ iomuxc_gpio_b2_06_lpuart11_txd: IOMUXC_GPIO_B2_06_LPUART11_TXD { 2998 pinmux = <0x42a10238 9 0x42a10678 2 0x42a10480>; 2999 pin-pdrv; 3000 }; 3001 /omit-if-no-ref/ iomuxc_gpio_b2_06_lpuart6_dsr_b: IOMUXC_GPIO_B2_06_LPUART6_DSR_B { 3002 pinmux = <0x42a10238 3 0x42a106ac 1 0x42a10480>; 3003 pin-pdrv; 3004 }; 3005 /omit-if-no-ref/ iomuxc_gpio_b2_06_sai4_rx_data0: IOMUXC_GPIO_B2_06_SAI4_RX_DATA0 { 3006 pinmux = <0x42a10238 4 0x42a108b8 2 0x42a10480>; 3007 pin-pdrv; 3008 }; 3009 /omit-if-no-ref/ iomuxc_gpio_b2_06_sinc1_mod_clk2: IOMUXC_GPIO_B2_06_SINC1_MOD_CLK2 { 3010 pinmux = <0x42a10238 0 0x0 0 0x42a10480>; 3011 pin-pdrv; 3012 }; 3013 /omit-if-no-ref/ iomuxc_gpio_b2_06_sinc2_mod_clk2: IOMUXC_GPIO_B2_06_SINC2_MOD_CLK2 { 3014 pinmux = <0x42a10238 1 0x0 0 0x42a10480>; 3015 pin-pdrv; 3016 }; 3017 /omit-if-no-ref/ iomuxc_gpio_b2_06_sinc3_mod_clk2: IOMUXC_GPIO_B2_06_SINC3_MOD_CLK2 { 3018 pinmux = <0x42a10238 2 0x0 0 0x42a10480>; 3019 pin-pdrv; 3020 }; 3021 /omit-if-no-ref/ iomuxc_gpio_b2_06_tpm3_ch1: IOMUXC_GPIO_B2_06_TPM3_CH1 { 3022 pinmux = <0x42a10238 8 0x0 0 0x42a10480>; 3023 pin-pdrv; 3024 }; 3025 /omit-if-no-ref/ iomuxc_gpio_b2_06_xspi_slv_data7: IOMUXC_GPIO_B2_06_XSPI_SLV_DATA7 { 3026 pinmux = <0x42a10238 10 0x42a10a24 2 0x42a10480>; 3027 pin-pdrv; 3028 }; 3029 /omit-if-no-ref/ iomuxc_gpio_b2_07_ecat_pt1_txd_1: IOMUXC_GPIO_B2_07_ECAT_PT1_TXD_1 { 3030 pinmux = <0x42a1023c 12 0x0 0 0x42a10484>; 3031 pin-pdrv; 3032 }; 3033 /omit-if-no-ref/ iomuxc_gpio_b2_07_eth2_tx_data1: IOMUXC_GPIO_B2_07_ETH2_TX_DATA1 { 3034 pinmux = <0x42a1023c 11 0x0 0 0x42a10484>; 3035 pin-pdrv; 3036 }; 3037 /omit-if-no-ref/ iomuxc_gpio_b2_07_flexspi1_a_dqs: IOMUXC_GPIO_B2_07_FLEXSPI1_A_DQS { 3038 pinmux = <0x42a1023c 7 0x42a10544 1 0x42a10484>; 3039 pin-pdrv; 3040 }; 3041 /omit-if-no-ref/ iomuxc_gpio_b2_07_gpio6_io21: IOMUXC_GPIO_B2_07_GPIO6_IO21 { 3042 pinmux = <0x42a1023c 5 0x0 0 0x42a10484>; 3043 pin-pdrv; 3044 }; 3045 /omit-if-no-ref/ iomuxc_gpio_b2_07_lpuart11_rxd: IOMUXC_GPIO_B2_07_LPUART11_RXD { 3046 pinmux = <0x42a1023c 9 0x42a10674 2 0x42a10484>; 3047 pin-pdrv; 3048 }; 3049 /omit-if-no-ref/ iomuxc_gpio_b2_07_lpuart6_dcd_b: IOMUXC_GPIO_B2_07_LPUART6_DCD_B { 3050 pinmux = <0x42a1023c 3 0x42a106a8 1 0x42a10484>; 3051 pin-pdrv; 3052 }; 3053 /omit-if-no-ref/ iomuxc_gpio_b2_07_qtimer5_timer0: IOMUXC_GPIO_B2_07_QTIMER5_TIMER0 { 3054 pinmux = <0x42a1023c 0 0x42a10888 2 0x42a10484>; 3055 pin-pdrv; 3056 }; 3057 /omit-if-no-ref/ iomuxc_gpio_b2_07_sai4_rx_data1: IOMUXC_GPIO_B2_07_SAI4_RX_DATA1 { 3058 pinmux = <0x42a1023c 6 0x42a108bc 1 0x42a10484>; 3059 pin-pdrv; 3060 }; 3061 /omit-if-no-ref/ iomuxc_gpio_b2_07_sai4_tx_data1: IOMUXC_GPIO_B2_07_SAI4_TX_DATA1 { 3062 pinmux = <0x42a1023c 4 0x0 0 0x42a10484>; 3063 pin-pdrv; 3064 }; 3065 /omit-if-no-ref/ iomuxc_gpio_b2_07_tpm3_ch2: IOMUXC_GPIO_B2_07_TPM3_CH2 { 3066 pinmux = <0x42a1023c 8 0x0 0 0x42a10484>; 3067 pin-pdrv; 3068 }; 3069 /omit-if-no-ref/ iomuxc_gpio_b2_07_xspi_slv_dqs: IOMUXC_GPIO_B2_07_XSPI_SLV_DQS { 3070 pinmux = <0x42a1023c 10 0x42a10a04 1 0x42a10484>; 3071 pin-pdrv; 3072 }; 3073 /omit-if-no-ref/ iomuxc_gpio_b2_08_ecat_pt1_tx_en: IOMUXC_GPIO_B2_08_ECAT_PT1_TX_EN { 3074 pinmux = <0x42a10240 12 0x0 0 0x42a10488>; 3075 pin-pdrv; 3076 }; 3077 /omit-if-no-ref/ iomuxc_gpio_b2_08_eth2_tx_en: IOMUXC_GPIO_B2_08_ETH2_TX_EN { 3078 pinmux = <0x42a10240 11 0x0 0 0x42a10488>; 3079 pin-pdrv; 3080 }; 3081 /omit-if-no-ref/ iomuxc_gpio_b2_08_flexspi1_a_sclk: IOMUXC_GPIO_B2_08_FLEXSPI1_A_SCLK { 3082 pinmux = <0x42a10240 7 0x0 0 0x42a10488>; 3083 pin-pdrv; 3084 }; 3085 /omit-if-no-ref/ iomuxc_gpio_b2_08_gpio6_io22: IOMUXC_GPIO_B2_08_GPIO6_IO22 { 3086 pinmux = <0x42a10240 5 0x0 0 0x42a10488>; 3087 pin-pdrv; 3088 }; 3089 /omit-if-no-ref/ iomuxc_gpio_b2_08_lpi2c6_scl: IOMUXC_GPIO_B2_08_LPI2C6_SCL { 3090 pinmux = <0x42a10240 6 0x42a10600 1 0x42a10488>; 3091 pin-pdrv; 3092 }; 3093 /omit-if-no-ref/ iomuxc_gpio_b2_08_lpuart6_ri_b: IOMUXC_GPIO_B2_08_LPUART6_RI_B { 3094 pinmux = <0x42a10240 4 0x42a106b0 1 0x42a10488>; 3095 pin-pdrv; 3096 }; 3097 /omit-if-no-ref/ iomuxc_gpio_b2_08_qtimer5_timer1: IOMUXC_GPIO_B2_08_QTIMER5_TIMER1 { 3098 pinmux = <0x42a10240 0 0x42a1088c 2 0x42a10488>; 3099 pin-pdrv; 3100 }; 3101 /omit-if-no-ref/ iomuxc_gpio_b2_08_sinc2_emclk2: IOMUXC_GPIO_B2_08_SINC2_EMCLK2 { 3102 pinmux = <0x42a10240 1 0x42a10900 2 0x42a10488>; 3103 pin-pdrv; 3104 }; 3105 /omit-if-no-ref/ iomuxc_gpio_b2_08_spdif_in: IOMUXC_GPIO_B2_08_SPDIF_IN { 3106 pinmux = <0x42a10240 9 0x42a10908 2 0x42a10488>; 3107 pin-pdrv; 3108 }; 3109 /omit-if-no-ref/ iomuxc_gpio_b2_08_tpm3_ch3: IOMUXC_GPIO_B2_08_TPM3_CH3 { 3110 pinmux = <0x42a10240 8 0x0 0 0x42a10488>; 3111 pin-pdrv; 3112 }; 3113 /omit-if-no-ref/ iomuxc_gpio_b2_08_xspi_slv_clk: IOMUXC_GPIO_B2_08_XSPI_SLV_CLK { 3114 pinmux = <0x42a10240 10 0x42a10a28 2 0x42a10488>; 3115 pin-pdrv; 3116 }; 3117 /omit-if-no-ref/ iomuxc_gpio_b2_09_ecat_pt1_tx_clk: IOMUXC_GPIO_B2_09_ECAT_PT1_TX_CLK { 3118 pinmux = <0x42a10244 12 0x42a104e8 2 0x42a1048c>; 3119 pin-pdrv; 3120 }; 3121 /omit-if-no-ref/ iomuxc_gpio_b2_09_eth2_tx_clk: IOMUXC_GPIO_B2_09_ETH2_TX_CLK { 3122 pinmux = <0x42a10244 11 0x42a10814 2 0x42a1048c>; 3123 pin-pdrv; 3124 }; 3125 /omit-if-no-ref/ iomuxc_gpio_b2_09_flexspi1_a_ss0_b: IOMUXC_GPIO_B2_09_FLEXSPI1_A_SS0_B { 3126 pinmux = <0x42a10244 7 0x0 0 0x42a1048c>; 3127 pin-pdrv; 3128 }; 3129 /omit-if-no-ref/ iomuxc_gpio_b2_09_gpio6_io23: IOMUXC_GPIO_B2_09_GPIO6_IO23 { 3130 pinmux = <0x42a10244 5 0x0 0 0x42a1048c>; 3131 pin-pdrv; 3132 }; 3133 /omit-if-no-ref/ iomuxc_gpio_b2_09_lpi2c6_sda: IOMUXC_GPIO_B2_09_LPI2C6_SDA { 3134 pinmux = <0x42a10244 6 0x42a10604 1 0x42a1048c>; 3135 pin-pdrv; 3136 }; 3137 /omit-if-no-ref/ iomuxc_gpio_b2_09_lpuart6_dtr_b: IOMUXC_GPIO_B2_09_LPUART6_DTR_B { 3138 pinmux = <0x42a10244 4 0x0 0 0x42a1048c>; 3139 pin-pdrv; 3140 }; 3141 /omit-if-no-ref/ iomuxc_gpio_b2_09_qtimer5_timer2: IOMUXC_GPIO_B2_09_QTIMER5_TIMER2 { 3142 pinmux = <0x42a10244 0 0x42a10890 1 0x42a1048c>; 3143 pin-pdrv; 3144 }; 3145 /omit-if-no-ref/ iomuxc_gpio_b2_09_sinc2_embit2: IOMUXC_GPIO_B2_09_SINC2_EMBIT2 { 3146 pinmux = <0x42a10244 1 0x42a108f4 2 0x42a1048c>; 3147 pin-pdrv; 3148 }; 3149 /omit-if-no-ref/ iomuxc_gpio_b2_09_spdif_out: IOMUXC_GPIO_B2_09_SPDIF_OUT { 3150 pinmux = <0x42a10244 9 0x0 0 0x42a1048c>; 3151 pin-pdrv; 3152 }; 3153 /omit-if-no-ref/ iomuxc_gpio_b2_09_tpm4_extclk: IOMUXC_GPIO_B2_09_TPM4_EXTCLK { 3154 pinmux = <0x42a10244 8 0x0 0 0x42a1048c>; 3155 pin-pdrv; 3156 }; 3157 /omit-if-no-ref/ iomuxc_gpio_b2_09_xspi_slv_cs: IOMUXC_GPIO_B2_09_XSPI_SLV_CS { 3158 pinmux = <0x42a10244 10 0x42a10a00 2 0x42a1048c>; 3159 pin-pdrv; 3160 }; 3161 /omit-if-no-ref/ iomuxc_gpio_b2_10_ecat_pt1_rxd_0: IOMUXC_GPIO_B2_10_ECAT_PT1_RXD_0 { 3162 pinmux = <0x42a10248 12 0x42a104b8 2 0x42a10490>; 3163 pin-pdrv; 3164 }; 3165 /omit-if-no-ref/ iomuxc_gpio_b2_10_eth2_rx_data0: IOMUXC_GPIO_B2_10_ETH2_RX_DATA0 { 3166 pinmux = <0x42a10248 11 0x42a10804 2 0x42a10490>; 3167 pin-pdrv; 3168 }; 3169 /omit-if-no-ref/ iomuxc_gpio_b2_10_flexcan3_tx: IOMUXC_GPIO_B2_10_FLEXCAN3_TX { 3170 pinmux = <0x42a10248 2 0x0 0 0x42a10490>; 3171 pin-pdrv; 3172 }; 3173 /omit-if-no-ref/ iomuxc_gpio_b2_10_flexspi1_a_data0: IOMUXC_GPIO_B2_10_FLEXSPI1_A_DATA0 { 3174 pinmux = <0x42a10248 7 0x0 0 0x42a10490>; 3175 pin-pdrv; 3176 }; 3177 /omit-if-no-ref/ iomuxc_gpio_b2_10_gpio6_io24: IOMUXC_GPIO_B2_10_GPIO6_IO24 { 3178 pinmux = <0x42a10248 5 0x0 0 0x42a10490>; 3179 pin-pdrv; 3180 }; 3181 /omit-if-no-ref/ iomuxc_gpio_b2_10_lpi2c4_scl: IOMUXC_GPIO_B2_10_LPI2C4_SCL { 3182 pinmux = <0x42a10248 6 0x42a105f0 1 0x42a10490>; 3183 pin-pdrv; 3184 }; 3185 /omit-if-no-ref/ iomuxc_gpio_b2_10_lpspi4_sck: IOMUXC_GPIO_B2_10_LPSPI4_SCK { 3186 pinmux = <0x42a10248 9 0x42a10628 2 0x42a10490>; 3187 pin-pdrv; 3188 }; 3189 /omit-if-no-ref/ iomuxc_gpio_b2_10_lpuart6_txd: IOMUXC_GPIO_B2_10_LPUART6_TXD { 3190 pinmux = <0x42a10248 4 0x42a106b8 2 0x42a10490>; 3191 pin-pdrv; 3192 }; 3193 /omit-if-no-ref/ iomuxc_gpio_b2_10_lpuart8_cts_b: IOMUXC_GPIO_B2_10_LPUART8_CTS_B { 3194 pinmux = <0x42a10248 3 0x42a106bc 1 0x42a10490>; 3195 pin-pdrv; 3196 }; 3197 /omit-if-no-ref/ iomuxc_gpio_b2_10_mic_bitstream0: IOMUXC_GPIO_B2_10_MIC_BITSTREAM0 { 3198 pinmux = <0x42a10248 0 0x42a106d0 3 0x42a10490>; 3199 pin-pdrv; 3200 }; 3201 /omit-if-no-ref/ iomuxc_gpio_b2_10_sinc2_emclk3: IOMUXC_GPIO_B2_10_SINC2_EMCLK3 { 3202 pinmux = <0x42a10248 1 0x42a10904 1 0x42a10490>; 3203 pin-pdrv; 3204 }; 3205 /omit-if-no-ref/ iomuxc_gpio_b2_10_tpm4_ch0: IOMUXC_GPIO_B2_10_TPM4_CH0 { 3206 pinmux = <0x42a10248 8 0x0 0 0x42a10490>; 3207 pin-pdrv; 3208 }; 3209 /omit-if-no-ref/ iomuxc_gpio_b2_10_xspi_slv_data0: IOMUXC_GPIO_B2_10_XSPI_SLV_DATA0 { 3210 pinmux = <0x42a10248 10 0x42a10a08 1 0x42a10490>; 3211 pin-pdrv; 3212 }; 3213 /omit-if-no-ref/ iomuxc_gpio_b2_11_ecat_pt1_rxd_1: IOMUXC_GPIO_B2_11_ECAT_PT1_RXD_1 { 3214 pinmux = <0x42a1024c 12 0x42a104c0 2 0x42a10494>; 3215 pin-pdrv; 3216 }; 3217 /omit-if-no-ref/ iomuxc_gpio_b2_11_eth2_rx_data1: IOMUXC_GPIO_B2_11_ETH2_RX_DATA1 { 3218 pinmux = <0x42a1024c 11 0x42a10808 2 0x42a10494>; 3219 pin-pdrv; 3220 }; 3221 /omit-if-no-ref/ iomuxc_gpio_b2_11_flexcan3_rx: IOMUXC_GPIO_B2_11_FLEXCAN3_RX { 3222 pinmux = <0x42a1024c 2 0x42a104a8 1 0x42a10494>; 3223 pin-pdrv; 3224 }; 3225 /omit-if-no-ref/ iomuxc_gpio_b2_11_flexspi1_a_data1: IOMUXC_GPIO_B2_11_FLEXSPI1_A_DATA1 { 3226 pinmux = <0x42a1024c 7 0x0 0 0x42a10494>; 3227 pin-pdrv; 3228 }; 3229 /omit-if-no-ref/ iomuxc_gpio_b2_11_gpio6_io25: IOMUXC_GPIO_B2_11_GPIO6_IO25 { 3230 pinmux = <0x42a1024c 5 0x0 0 0x42a10494>; 3231 pin-pdrv; 3232 }; 3233 /omit-if-no-ref/ iomuxc_gpio_b2_11_lpi2c4_sda: IOMUXC_GPIO_B2_11_LPI2C4_SDA { 3234 pinmux = <0x42a1024c 6 0x42a105f4 1 0x42a10494>; 3235 pin-pdrv; 3236 }; 3237 /omit-if-no-ref/ iomuxc_gpio_b2_11_lpspi4_sin: IOMUXC_GPIO_B2_11_LPSPI4_SIN { 3238 pinmux = <0x42a1024c 9 0x42a1062c 2 0x42a10494>; 3239 pin-pdrv; 3240 }; 3241 /omit-if-no-ref/ iomuxc_gpio_b2_11_lpuart6_rxd: IOMUXC_GPIO_B2_11_LPUART6_RXD { 3242 pinmux = <0x42a1024c 4 0x42a106b4 2 0x42a10494>; 3243 pin-pdrv; 3244 }; 3245 /omit-if-no-ref/ iomuxc_gpio_b2_11_lpuart8_rts_b: IOMUXC_GPIO_B2_11_LPUART8_RTS_B { 3246 pinmux = <0x42a1024c 3 0x0 0 0x42a10494>; 3247 pin-pdrv; 3248 }; 3249 /omit-if-no-ref/ iomuxc_gpio_b2_11_mic_bitstream1: IOMUXC_GPIO_B2_11_MIC_BITSTREAM1 { 3250 pinmux = <0x42a1024c 0 0x42a106d4 3 0x42a10494>; 3251 pin-pdrv; 3252 }; 3253 /omit-if-no-ref/ iomuxc_gpio_b2_11_sinc2_embit3: IOMUXC_GPIO_B2_11_SINC2_EMBIT3 { 3254 pinmux = <0x42a1024c 1 0x42a108f8 1 0x42a10494>; 3255 pin-pdrv; 3256 }; 3257 /omit-if-no-ref/ iomuxc_gpio_b2_11_tpm4_ch1: IOMUXC_GPIO_B2_11_TPM4_CH1 { 3258 pinmux = <0x42a1024c 8 0x0 0 0x42a10494>; 3259 pin-pdrv; 3260 }; 3261 /omit-if-no-ref/ iomuxc_gpio_b2_11_xspi_slv_data1: IOMUXC_GPIO_B2_11_XSPI_SLV_DATA1 { 3262 pinmux = <0x42a1024c 10 0x42a10a0c 1 0x42a10494>; 3263 pin-pdrv; 3264 }; 3265 /omit-if-no-ref/ iomuxc_gpio_b2_12_ecat_pt1_rx_dv: IOMUXC_GPIO_B2_12_ECAT_PT1_RX_DV { 3266 pinmux = <0x42a10250 12 0x42a104d8 2 0x42a10498>; 3267 pin-pdrv; 3268 }; 3269 /omit-if-no-ref/ iomuxc_gpio_b2_12_eth2_rx_en: IOMUXC_GPIO_B2_12_ETH2_RX_EN { 3270 pinmux = <0x42a10250 11 0x42a107fc 2 0x42a10498>; 3271 pin-pdrv; 3272 }; 3273 /omit-if-no-ref/ iomuxc_gpio_b2_12_flexcan3_tx: IOMUXC_GPIO_B2_12_FLEXCAN3_TX { 3274 pinmux = <0x42a10250 6 0x0 0 0x42a10498>; 3275 pin-pdrv; 3276 }; 3277 /omit-if-no-ref/ iomuxc_gpio_b2_12_flexspi1_a_data2: IOMUXC_GPIO_B2_12_FLEXSPI1_A_DATA2 { 3278 pinmux = <0x42a10250 7 0x0 0 0x42a10498>; 3279 pin-pdrv; 3280 }; 3281 /omit-if-no-ref/ iomuxc_gpio_b2_12_gpio6_io26: IOMUXC_GPIO_B2_12_GPIO6_IO26 { 3282 pinmux = <0x42a10250 5 0x0 0 0x42a10498>; 3283 pin-pdrv; 3284 }; 3285 /omit-if-no-ref/ iomuxc_gpio_b2_12_lpspi4_sout: IOMUXC_GPIO_B2_12_LPSPI4_SOUT { 3286 pinmux = <0x42a10250 9 0x42a10630 2 0x42a10498>; 3287 pin-pdrv; 3288 }; 3289 /omit-if-no-ref/ iomuxc_gpio_b2_12_lpuart6_cts_b: IOMUXC_GPIO_B2_12_LPUART6_CTS_B { 3290 pinmux = <0x42a10250 4 0x42a106a4 2 0x42a10498>; 3291 pin-pdrv; 3292 }; 3293 /omit-if-no-ref/ iomuxc_gpio_b2_12_lpuart8_txd: IOMUXC_GPIO_B2_12_LPUART8_TXD { 3294 pinmux = <0x42a10250 2 0x42a106c4 2 0x42a10498>; 3295 pin-pdrv; 3296 }; 3297 /omit-if-no-ref/ iomuxc_gpio_b2_12_mic_bitstream2: IOMUXC_GPIO_B2_12_MIC_BITSTREAM2 { 3298 pinmux = <0x42a10250 0 0x42a106d8 3 0x42a10498>; 3299 pin-pdrv; 3300 }; 3301 /omit-if-no-ref/ iomuxc_gpio_b2_12_sinc2_break: IOMUXC_GPIO_B2_12_SINC2_BREAK { 3302 pinmux = <0x42a10250 1 0x0 0 0x42a10498>; 3303 pin-pdrv; 3304 }; 3305 /omit-if-no-ref/ iomuxc_gpio_b2_12_tpm4_ch2: IOMUXC_GPIO_B2_12_TPM4_CH2 { 3306 pinmux = <0x42a10250 8 0x0 0 0x42a10498>; 3307 pin-pdrv; 3308 }; 3309 /omit-if-no-ref/ iomuxc_gpio_b2_12_xspi_slv_data2: IOMUXC_GPIO_B2_12_XSPI_SLV_DATA2 { 3310 pinmux = <0x42a10250 10 0x42a10a10 1 0x42a10498>; 3311 pin-pdrv; 3312 }; 3313 /omit-if-no-ref/ iomuxc_gpio_b2_13_ecat_pt1_rx_clk: IOMUXC_GPIO_B2_13_ECAT_PT1_RX_CLK { 3314 pinmux = <0x42a10254 12 0x42a104b0 1 0x42a1049c>; 3315 pin-pdrv; 3316 }; 3317 /omit-if-no-ref/ iomuxc_gpio_b2_13_eth2_rx_clk: IOMUXC_GPIO_B2_13_ETH2_RX_CLK { 3318 pinmux = <0x42a10254 11 0x42a107f8 3 0x42a1049c>; 3319 pin-pdrv; 3320 }; 3321 /omit-if-no-ref/ iomuxc_gpio_b2_13_flexcan3_rx: IOMUXC_GPIO_B2_13_FLEXCAN3_RX { 3322 pinmux = <0x42a10254 6 0x42a104a8 2 0x42a1049c>; 3323 pin-pdrv; 3324 }; 3325 /omit-if-no-ref/ iomuxc_gpio_b2_13_flexspi1_a_data3: IOMUXC_GPIO_B2_13_FLEXSPI1_A_DATA3 { 3326 pinmux = <0x42a10254 7 0x0 0 0x42a1049c>; 3327 pin-pdrv; 3328 }; 3329 /omit-if-no-ref/ iomuxc_gpio_b2_13_gpio6_io27: IOMUXC_GPIO_B2_13_GPIO6_IO27 { 3330 pinmux = <0x42a10254 5 0x0 0 0x42a1049c>; 3331 pin-pdrv; 3332 }; 3333 /omit-if-no-ref/ iomuxc_gpio_b2_13_lpspi4_pcs0: IOMUXC_GPIO_B2_13_LPSPI4_PCS0 { 3334 pinmux = <0x42a10254 9 0x42a10624 2 0x42a1049c>; 3335 pin-pdrv; 3336 }; 3337 /omit-if-no-ref/ iomuxc_gpio_b2_13_lpuart6_rts_b: IOMUXC_GPIO_B2_13_LPUART6_RTS_B { 3338 pinmux = <0x42a10254 4 0x0 0 0x42a1049c>; 3339 pin-pdrv; 3340 }; 3341 /omit-if-no-ref/ iomuxc_gpio_b2_13_lpuart8_rxd: IOMUXC_GPIO_B2_13_LPUART8_RXD { 3342 pinmux = <0x42a10254 2 0x42a106c0 2 0x42a1049c>; 3343 pin-pdrv; 3344 }; 3345 /omit-if-no-ref/ iomuxc_gpio_b2_13_mic_bitstream3: IOMUXC_GPIO_B2_13_MIC_BITSTREAM3 { 3346 pinmux = <0x42a10254 0 0x42a106dc 3 0x42a1049c>; 3347 pin-pdrv; 3348 }; 3349 /omit-if-no-ref/ iomuxc_gpio_b2_13_sinc2_emclk0: IOMUXC_GPIO_B2_13_SINC2_EMCLK0 { 3350 pinmux = <0x42a10254 1 0x42a108fc 1 0x42a1049c>; 3351 pin-pdrv; 3352 }; 3353 /omit-if-no-ref/ iomuxc_gpio_b2_13_tpm4_ch3: IOMUXC_GPIO_B2_13_TPM4_CH3 { 3354 pinmux = <0x42a10254 8 0x0 0 0x42a1049c>; 3355 pin-pdrv; 3356 }; 3357 /omit-if-no-ref/ iomuxc_gpio_b2_13_xspi_slv_data3: IOMUXC_GPIO_B2_13_XSPI_SLV_DATA3 { 3358 pinmux = <0x42a10254 10 0x42a10a14 1 0x42a1049c>; 3359 pin-pdrv; 3360 }; 3361 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_ecat_pt0_txd_3: IOMUXC_GPIO_EMC_B1_00_ECAT_PT0_TXD_3 { 3362 pinmux = <0x42a10010 10 0x0 0 0x42a10258>; 3363 pin-pdrv; 3364 }; 3365 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_eth3_tx_data3: IOMUXC_GPIO_EMC_B1_00_ETH3_TX_DATA3 { 3366 pinmux = <0x42a10010 4 0x0 0 0x42a10258>; 3367 pin-pdrv; 3368 }; 3369 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_eth4_tx_data3: IOMUXC_GPIO_EMC_B1_00_ETH4_TX_DATA3 { 3370 pinmux = <0x42a10010 9 0x0 0 0x42a10258>; 3371 pin-pdrv; 3372 }; 3373 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_flexio1_d00: IOMUXC_GPIO_EMC_B1_00_FLEXIO1_D00 { 3374 pinmux = <0x42a10010 8 0x0 0 0x42a10258>; 3375 pin-pdrv; 3376 }; 3377 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_gpio2_io00: IOMUXC_GPIO_EMC_B1_00_GPIO2_IO00 { 3378 pinmux = <0x42a10010 5 0x0 0 0x42a10258>; 3379 pin-pdrv; 3380 }; 3381 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_kpp_row3: IOMUXC_GPIO_EMC_B1_00_KPP_ROW3 { 3382 pinmux = <0x42a10010 6 0x42a105d4 0 0x42a10258>; 3383 pin-pdrv; 3384 }; 3385 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_lpuart3_cts_b: IOMUXC_GPIO_EMC_B1_00_LPUART3_CTS_B { 3386 pinmux = <0x42a10010 3 0x42a1067c 0 0x42a10258>; 3387 pin-pdrv; 3388 }; 3389 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_semc_data00: IOMUXC_GPIO_EMC_B1_00_SEMC_DATA00 { 3390 pinmux = <0x42a10010 0 0x0 0 0x42a10258>; 3391 pin-pdrv; 3392 }; 3393 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_sinc3_mod_clk0: IOMUXC_GPIO_EMC_B1_00_SINC3_MOD_CLK0 { 3394 pinmux = <0x42a10010 2 0x0 0 0x42a10258>; 3395 pin-pdrv; 3396 }; 3397 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_sramc_data_00: IOMUXC_GPIO_EMC_B1_00_SRAMC_DATA_00 { 3398 pinmux = <0x42a10010 12 0x0 0 0x42a10258>; 3399 pin-pdrv; 3400 }; 3401 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_xbar_inout04: IOMUXC_GPIO_EMC_B1_00_XBAR_INOUT04 { 3402 pinmux = <0x42a10010 1 0x0 0 0x42a10258>; 3403 pin-pdrv; 3404 }; 3405 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_ecat_pt0_txd_2: IOMUXC_GPIO_EMC_B1_01_ECAT_PT0_TXD_2 { 3406 pinmux = <0x42a10014 10 0x0 0 0x42a1025c>; 3407 pin-pdrv; 3408 }; 3409 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_eth3_tx_data2: IOMUXC_GPIO_EMC_B1_01_ETH3_TX_DATA2 { 3410 pinmux = <0x42a10014 4 0x0 0 0x42a1025c>; 3411 pin-pdrv; 3412 }; 3413 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_eth4_tx_data2: IOMUXC_GPIO_EMC_B1_01_ETH4_TX_DATA2 { 3414 pinmux = <0x42a10014 9 0x0 0 0x42a1025c>; 3415 pin-pdrv; 3416 }; 3417 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_flexio1_d01: IOMUXC_GPIO_EMC_B1_01_FLEXIO1_D01 { 3418 pinmux = <0x42a10014 8 0x0 0 0x42a1025c>; 3419 pin-pdrv; 3420 }; 3421 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_gpio2_io01: IOMUXC_GPIO_EMC_B1_01_GPIO2_IO01 { 3422 pinmux = <0x42a10014 5 0x0 0 0x42a1025c>; 3423 pin-pdrv; 3424 }; 3425 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_kpp_col3: IOMUXC_GPIO_EMC_B1_01_KPP_COL3 { 3426 pinmux = <0x42a10014 6 0x42a105b4 0 0x42a1025c>; 3427 pin-pdrv; 3428 }; 3429 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_lpuart3_rts_b: IOMUXC_GPIO_EMC_B1_01_LPUART3_RTS_B { 3430 pinmux = <0x42a10014 3 0x0 0 0x42a1025c>; 3431 pin-pdrv; 3432 }; 3433 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_semc_data01: IOMUXC_GPIO_EMC_B1_01_SEMC_DATA01 { 3434 pinmux = <0x42a10014 0 0x0 0 0x42a1025c>; 3435 pin-pdrv; 3436 }; 3437 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_sinc3_mod_clk1: IOMUXC_GPIO_EMC_B1_01_SINC3_MOD_CLK1 { 3438 pinmux = <0x42a10014 2 0x0 0 0x42a1025c>; 3439 pin-pdrv; 3440 }; 3441 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_sramc_data_01: IOMUXC_GPIO_EMC_B1_01_SRAMC_DATA_01 { 3442 pinmux = <0x42a10014 12 0x0 0 0x42a1025c>; 3443 pin-pdrv; 3444 }; 3445 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_xbar_inout05: IOMUXC_GPIO_EMC_B1_01_XBAR_INOUT05 { 3446 pinmux = <0x42a10014 1 0x0 0 0x42a1025c>; 3447 pin-pdrv; 3448 }; 3449 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_ecat_pt0_rx_clk: IOMUXC_GPIO_EMC_B1_02_ECAT_PT0_RX_CLK { 3450 pinmux = <0x42a10018 10 0x42a104ac 0 0x42a10260>; 3451 pin-pdrv; 3452 }; 3453 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_eth3_rx_clk: IOMUXC_GPIO_EMC_B1_02_ETH3_RX_CLK { 3454 pinmux = <0x42a10018 4 0x42a10818 0 0x42a10260>; 3455 pin-pdrv; 3456 }; 3457 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_eth4_rx_clk: IOMUXC_GPIO_EMC_B1_02_ETH4_RX_CLK { 3458 pinmux = <0x42a10018 9 0x42a10838 0 0x42a10260>; 3459 pin-pdrv; 3460 }; 3461 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_flexio1_d02: IOMUXC_GPIO_EMC_B1_02_FLEXIO1_D02 { 3462 pinmux = <0x42a10018 8 0x0 0 0x42a10260>; 3463 pin-pdrv; 3464 }; 3465 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_gpio2_io02: IOMUXC_GPIO_EMC_B1_02_GPIO2_IO02 { 3466 pinmux = <0x42a10018 5 0x0 0 0x42a10260>; 3467 pin-pdrv; 3468 }; 3469 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_kpp_row2: IOMUXC_GPIO_EMC_B1_02_KPP_ROW2 { 3470 pinmux = <0x42a10018 6 0x42a105d0 0 0x42a10260>; 3471 pin-pdrv; 3472 }; 3473 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_lpuart3_rxd: IOMUXC_GPIO_EMC_B1_02_LPUART3_RXD { 3474 pinmux = <0x42a10018 3 0x42a10680 0 0x42a10260>; 3475 pin-pdrv; 3476 }; 3477 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_semc_data02: IOMUXC_GPIO_EMC_B1_02_SEMC_DATA02 { 3478 pinmux = <0x42a10018 0 0x0 0 0x42a10260>; 3479 pin-pdrv; 3480 }; 3481 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_sinc3_mod_clk2: IOMUXC_GPIO_EMC_B1_02_SINC3_MOD_CLK2 { 3482 pinmux = <0x42a10018 2 0x0 0 0x42a10260>; 3483 pin-pdrv; 3484 }; 3485 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_sramc_data_02: IOMUXC_GPIO_EMC_B1_02_SRAMC_DATA_02 { 3486 pinmux = <0x42a10018 12 0x0 0 0x42a10260>; 3487 pin-pdrv; 3488 }; 3489 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_xbar_inout06: IOMUXC_GPIO_EMC_B1_02_XBAR_INOUT06 { 3490 pinmux = <0x42a10018 1 0x0 0 0x42a10260>; 3491 pin-pdrv; 3492 }; 3493 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_ecat_pt0_rxd_3: IOMUXC_GPIO_EMC_B1_03_ECAT_PT0_RXD_3 { 3494 pinmux = <0x42a1001c 10 0x42a104cc 0 0x42a10264>; 3495 pin-pdrv; 3496 }; 3497 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_eth3_rx_data3: IOMUXC_GPIO_EMC_B1_03_ETH3_RX_DATA3 { 3498 pinmux = <0x42a1001c 4 0x42a10830 0 0x42a10264>; 3499 pin-pdrv; 3500 }; 3501 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_eth4_rx_data3: IOMUXC_GPIO_EMC_B1_03_ETH4_RX_DATA3 { 3502 pinmux = <0x42a1001c 9 0x42a10850 0 0x42a10264>; 3503 pin-pdrv; 3504 }; 3505 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_flexio1_d03: IOMUXC_GPIO_EMC_B1_03_FLEXIO1_D03 { 3506 pinmux = <0x42a1001c 8 0x0 0 0x42a10264>; 3507 pin-pdrv; 3508 }; 3509 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_gpio2_io03: IOMUXC_GPIO_EMC_B1_03_GPIO2_IO03 { 3510 pinmux = <0x42a1001c 5 0x0 0 0x42a10264>; 3511 pin-pdrv; 3512 }; 3513 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_kpp_col2: IOMUXC_GPIO_EMC_B1_03_KPP_COL2 { 3514 pinmux = <0x42a1001c 6 0x42a105b0 0 0x42a10264>; 3515 pin-pdrv; 3516 }; 3517 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_lpuart3_txd: IOMUXC_GPIO_EMC_B1_03_LPUART3_TXD { 3518 pinmux = <0x42a1001c 3 0x42a10684 0 0x42a10264>; 3519 pin-pdrv; 3520 }; 3521 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_semc_data03: IOMUXC_GPIO_EMC_B1_03_SEMC_DATA03 { 3522 pinmux = <0x42a1001c 0 0x0 0 0x42a10264>; 3523 pin-pdrv; 3524 }; 3525 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_sinc3_emclk0: IOMUXC_GPIO_EMC_B1_03_SINC3_EMCLK0 { 3526 pinmux = <0x42a1001c 2 0x0 0 0x42a10264>; 3527 pin-pdrv; 3528 }; 3529 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_sramc_data_03: IOMUXC_GPIO_EMC_B1_03_SRAMC_DATA_03 { 3530 pinmux = <0x42a1001c 12 0x0 0 0x42a10264>; 3531 pin-pdrv; 3532 }; 3533 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_xbar_inout07: IOMUXC_GPIO_EMC_B1_03_XBAR_INOUT07 { 3534 pinmux = <0x42a1001c 1 0x0 0 0x42a10264>; 3535 pin-pdrv; 3536 }; 3537 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_ecat_pt0_rxd_2: IOMUXC_GPIO_EMC_B1_04_ECAT_PT0_RXD_2 { 3538 pinmux = <0x42a10020 10 0x42a104c4 0 0x42a10268>; 3539 pin-pdrv; 3540 }; 3541 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_eth3_rx_data2: IOMUXC_GPIO_EMC_B1_04_ETH3_RX_DATA2 { 3542 pinmux = <0x42a10020 4 0x42a1082c 0 0x42a10268>; 3543 pin-pdrv; 3544 }; 3545 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_eth4_rx_data2: IOMUXC_GPIO_EMC_B1_04_ETH4_RX_DATA2 { 3546 pinmux = <0x42a10020 9 0x42a1084c 0 0x42a10268>; 3547 pin-pdrv; 3548 }; 3549 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_flexio1_d04: IOMUXC_GPIO_EMC_B1_04_FLEXIO1_D04 { 3550 pinmux = <0x42a10020 8 0x0 0 0x42a10268>; 3551 pin-pdrv; 3552 }; 3553 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_gpio2_io04: IOMUXC_GPIO_EMC_B1_04_GPIO2_IO04 { 3554 pinmux = <0x42a10020 5 0x0 0 0x42a10268>; 3555 pin-pdrv; 3556 }; 3557 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_kpp_row1: IOMUXC_GPIO_EMC_B1_04_KPP_ROW1 { 3558 pinmux = <0x42a10020 6 0x42a105cc 0 0x42a10268>; 3559 pin-pdrv; 3560 }; 3561 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_lpuart3_dsr_b: IOMUXC_GPIO_EMC_B1_04_LPUART3_DSR_B { 3562 pinmux = <0x42a10020 3 0x0 0 0x42a10268>; 3563 pin-pdrv; 3564 }; 3565 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_semc_data04: IOMUXC_GPIO_EMC_B1_04_SEMC_DATA04 { 3566 pinmux = <0x42a10020 0 0x0 0 0x42a10268>; 3567 pin-pdrv; 3568 }; 3569 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_sinc3_embit0: IOMUXC_GPIO_EMC_B1_04_SINC3_EMBIT0 { 3570 pinmux = <0x42a10020 2 0x0 0 0x42a10268>; 3571 pin-pdrv; 3572 }; 3573 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_sramc_data_04: IOMUXC_GPIO_EMC_B1_04_SRAMC_DATA_04 { 3574 pinmux = <0x42a10020 12 0x0 0 0x42a10268>; 3575 pin-pdrv; 3576 }; 3577 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_xbar_inout08: IOMUXC_GPIO_EMC_B1_04_XBAR_INOUT08 { 3578 pinmux = <0x42a10020 1 0x0 0 0x42a10268>; 3579 pin-pdrv; 3580 }; 3581 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_ecat_pt0_txd_0: IOMUXC_GPIO_EMC_B1_05_ECAT_PT0_TXD_0 { 3582 pinmux = <0x42a10024 10 0x0 0 0x42a1026c>; 3583 pin-pdrv; 3584 }; 3585 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_eth3_tx_data0: IOMUXC_GPIO_EMC_B1_05_ETH3_TX_DATA0 { 3586 pinmux = <0x42a10024 4 0x0 0 0x42a1026c>; 3587 pin-pdrv; 3588 }; 3589 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_eth4_tx_data0: IOMUXC_GPIO_EMC_B1_05_ETH4_TX_DATA0 { 3590 pinmux = <0x42a10024 9 0x0 0 0x42a1026c>; 3591 pin-pdrv; 3592 }; 3593 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_flexio1_d05: IOMUXC_GPIO_EMC_B1_05_FLEXIO1_D05 { 3594 pinmux = <0x42a10024 8 0x0 0 0x42a1026c>; 3595 pin-pdrv; 3596 }; 3597 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_gpio2_io05: IOMUXC_GPIO_EMC_B1_05_GPIO2_IO05 { 3598 pinmux = <0x42a10024 5 0x0 0 0x42a1026c>; 3599 pin-pdrv; 3600 }; 3601 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_kpp_row7: IOMUXC_GPIO_EMC_B1_05_KPP_ROW7 { 3602 pinmux = <0x42a10024 6 0x42a105e4 0 0x42a1026c>; 3603 pin-pdrv; 3604 }; 3605 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_lpuart3_dcd_b: IOMUXC_GPIO_EMC_B1_05_LPUART3_DCD_B { 3606 pinmux = <0x42a10024 3 0x0 0 0x42a1026c>; 3607 pin-pdrv; 3608 }; 3609 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_semc_data05: IOMUXC_GPIO_EMC_B1_05_SEMC_DATA05 { 3610 pinmux = <0x42a10024 0 0x0 0 0x42a1026c>; 3611 pin-pdrv; 3612 }; 3613 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_sinc3_emclk1: IOMUXC_GPIO_EMC_B1_05_SINC3_EMCLK1 { 3614 pinmux = <0x42a10024 2 0x0 0 0x42a1026c>; 3615 pin-pdrv; 3616 }; 3617 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_sramc_data_05: IOMUXC_GPIO_EMC_B1_05_SRAMC_DATA_05 { 3618 pinmux = <0x42a10024 12 0x0 0 0x42a1026c>; 3619 pin-pdrv; 3620 }; 3621 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_xbar_inout09: IOMUXC_GPIO_EMC_B1_05_XBAR_INOUT09 { 3622 pinmux = <0x42a10024 1 0x0 0 0x42a1026c>; 3623 pin-pdrv; 3624 }; 3625 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_ecat_pt0_txd_1: IOMUXC_GPIO_EMC_B1_06_ECAT_PT0_TXD_1 { 3626 pinmux = <0x42a10028 10 0x0 0 0x42a10270>; 3627 pin-pdrv; 3628 }; 3629 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_eth3_tx_data1: IOMUXC_GPIO_EMC_B1_06_ETH3_TX_DATA1 { 3630 pinmux = <0x42a10028 4 0x0 0 0x42a10270>; 3631 pin-pdrv; 3632 }; 3633 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_eth4_tx_data1: IOMUXC_GPIO_EMC_B1_06_ETH4_TX_DATA1 { 3634 pinmux = <0x42a10028 9 0x0 0 0x42a10270>; 3635 pin-pdrv; 3636 }; 3637 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_flexio1_d06: IOMUXC_GPIO_EMC_B1_06_FLEXIO1_D06 { 3638 pinmux = <0x42a10028 8 0x0 0 0x42a10270>; 3639 pin-pdrv; 3640 }; 3641 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_flexpwm4_pwm3_b: IOMUXC_GPIO_EMC_B1_06_FLEXPWM4_PWM3_B { 3642 pinmux = <0x42a10028 1 0x0 0 0x42a10270>; 3643 pin-pdrv; 3644 }; 3645 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_gpio2_io06: IOMUXC_GPIO_EMC_B1_06_GPIO2_IO06 { 3646 pinmux = <0x42a10028 5 0x0 0 0x42a10270>; 3647 pin-pdrv; 3648 }; 3649 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_kpp_col7: IOMUXC_GPIO_EMC_B1_06_KPP_COL7 { 3650 pinmux = <0x42a10028 6 0x42a105c4 0 0x42a10270>; 3651 pin-pdrv; 3652 }; 3653 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_lpuart3_ri_b: IOMUXC_GPIO_EMC_B1_06_LPUART3_RI_B { 3654 pinmux = <0x42a10028 3 0x0 0 0x42a10270>; 3655 pin-pdrv; 3656 }; 3657 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_semc_data06: IOMUXC_GPIO_EMC_B1_06_SEMC_DATA06 { 3658 pinmux = <0x42a10028 0 0x0 0 0x42a10270>; 3659 pin-pdrv; 3660 }; 3661 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_sinc3_embit1: IOMUXC_GPIO_EMC_B1_06_SINC3_EMBIT1 { 3662 pinmux = <0x42a10028 2 0x0 0 0x42a10270>; 3663 pin-pdrv; 3664 }; 3665 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_sramc_data_06: IOMUXC_GPIO_EMC_B1_06_SRAMC_DATA_06 { 3666 pinmux = <0x42a10028 12 0x0 0 0x42a10270>; 3667 pin-pdrv; 3668 }; 3669 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_ecat_pt0_tx_en: IOMUXC_GPIO_EMC_B1_07_ECAT_PT0_TX_EN { 3670 pinmux = <0x42a1002c 10 0x0 0 0x42a10274>; 3671 pin-pdrv; 3672 }; 3673 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_eth3_tx_en: IOMUXC_GPIO_EMC_B1_07_ETH3_TX_EN { 3674 pinmux = <0x42a1002c 4 0x0 0 0x42a10274>; 3675 pin-pdrv; 3676 }; 3677 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_eth4_tx_en: IOMUXC_GPIO_EMC_B1_07_ETH4_TX_EN { 3678 pinmux = <0x42a1002c 9 0x0 0 0x42a10274>; 3679 pin-pdrv; 3680 }; 3681 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_flexio1_d07: IOMUXC_GPIO_EMC_B1_07_FLEXIO1_D07 { 3682 pinmux = <0x42a1002c 8 0x0 0 0x42a10274>; 3683 pin-pdrv; 3684 }; 3685 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_flexpwm4_pwm3_a: IOMUXC_GPIO_EMC_B1_07_FLEXPWM4_PWM3_A { 3686 pinmux = <0x42a1002c 1 0x0 0 0x42a10274>; 3687 pin-pdrv; 3688 }; 3689 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_gpio2_io07: IOMUXC_GPIO_EMC_B1_07_GPIO2_IO07 { 3690 pinmux = <0x42a1002c 5 0x0 0 0x42a10274>; 3691 pin-pdrv; 3692 }; 3693 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_kpp_row6: IOMUXC_GPIO_EMC_B1_07_KPP_ROW6 { 3694 pinmux = <0x42a1002c 6 0x42a105e0 0 0x42a10274>; 3695 pin-pdrv; 3696 }; 3697 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_lpuart3_dtr_b: IOMUXC_GPIO_EMC_B1_07_LPUART3_DTR_B { 3698 pinmux = <0x42a1002c 3 0x0 0 0x42a10274>; 3699 pin-pdrv; 3700 }; 3701 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_semc_data07: IOMUXC_GPIO_EMC_B1_07_SEMC_DATA07 { 3702 pinmux = <0x42a1002c 0 0x0 0 0x42a10274>; 3703 pin-pdrv; 3704 }; 3705 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_sinc3_emclk2: IOMUXC_GPIO_EMC_B1_07_SINC3_EMCLK2 { 3706 pinmux = <0x42a1002c 2 0x0 0 0x42a10274>; 3707 pin-pdrv; 3708 }; 3709 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_sramc_data_07: IOMUXC_GPIO_EMC_B1_07_SRAMC_DATA_07 { 3710 pinmux = <0x42a1002c 12 0x0 0 0x42a10274>; 3711 pin-pdrv; 3712 }; 3713 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_ecat_pt0_tx_clk: IOMUXC_GPIO_EMC_B1_08_ECAT_PT0_TX_CLK { 3714 pinmux = <0x42a10030 10 0x42a104e4 0 0x42a10278>; 3715 pin-pdrv; 3716 }; 3717 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_eth3_tx_clk: IOMUXC_GPIO_EMC_B1_08_ETH3_TX_CLK { 3718 pinmux = <0x42a10030 4 0x42a10834 0 0x42a10278>; 3719 pin-pdrv; 3720 }; 3721 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_eth4_tx_clk: IOMUXC_GPIO_EMC_B1_08_ETH4_TX_CLK { 3722 pinmux = <0x42a10030 9 0x42a10854 0 0x42a10278>; 3723 pin-pdrv; 3724 }; 3725 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_flexio1_d08: IOMUXC_GPIO_EMC_B1_08_FLEXIO1_D08 { 3726 pinmux = <0x42a10030 8 0x0 0 0x42a10278>; 3727 pin-pdrv; 3728 }; 3729 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_flexpwm2_pwm3_b: IOMUXC_GPIO_EMC_B1_08_FLEXPWM2_PWM3_B { 3730 pinmux = <0x42a10030 1 0x0 0 0x42a10278>; 3731 pin-pdrv; 3732 }; 3733 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_gpio2_io08: IOMUXC_GPIO_EMC_B1_08_GPIO2_IO08 { 3734 pinmux = <0x42a10030 5 0x0 0 0x42a10278>; 3735 pin-pdrv; 3736 }; 3737 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_kpp_col6: IOMUXC_GPIO_EMC_B1_08_KPP_COL6 { 3738 pinmux = <0x42a10030 6 0x42a105c0 0 0x42a10278>; 3739 pin-pdrv; 3740 }; 3741 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_lpuart4_dsr_b: IOMUXC_GPIO_EMC_B1_08_LPUART4_DSR_B { 3742 pinmux = <0x42a10030 3 0x0 0 0x42a10278>; 3743 pin-pdrv; 3744 }; 3745 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_semc_dm0: IOMUXC_GPIO_EMC_B1_08_SEMC_DM0 { 3746 pinmux = <0x42a10030 0 0x0 0 0x42a10278>; 3747 pin-pdrv; 3748 }; 3749 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_sinc3_embit2: IOMUXC_GPIO_EMC_B1_08_SINC3_EMBIT2 { 3750 pinmux = <0x42a10030 2 0x0 0 0x42a10278>; 3751 pin-pdrv; 3752 }; 3753 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_sramc_lbb: IOMUXC_GPIO_EMC_B1_08_SRAMC_LBB { 3754 pinmux = <0x42a10030 12 0x0 0 0x42a10278>; 3755 pin-pdrv; 3756 }; 3757 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_ecat_pt0_rxd_0: IOMUXC_GPIO_EMC_B1_09_ECAT_PT0_RXD_0 { 3758 pinmux = <0x42a10034 10 0x42a104b4 0 0x42a1027c>; 3759 pin-pdrv; 3760 }; 3761 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_eth3_rx_data0: IOMUXC_GPIO_EMC_B1_09_ETH3_RX_DATA0 { 3762 pinmux = <0x42a10034 4 0x42a10824 0 0x42a1027c>; 3763 pin-pdrv; 3764 }; 3765 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_eth4_rx_data0: IOMUXC_GPIO_EMC_B1_09_ETH4_RX_DATA0 { 3766 pinmux = <0x42a10034 9 0x42a10844 0 0x42a1027c>; 3767 pin-pdrv; 3768 }; 3769 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_flexio1_d09: IOMUXC_GPIO_EMC_B1_09_FLEXIO1_D09 { 3770 pinmux = <0x42a10034 8 0x0 0 0x42a1027c>; 3771 pin-pdrv; 3772 }; 3773 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_flexpwm2_pwm3_a: IOMUXC_GPIO_EMC_B1_09_FLEXPWM2_PWM3_A { 3774 pinmux = <0x42a10034 1 0x0 0 0x42a1027c>; 3775 pin-pdrv; 3776 }; 3777 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_gpio2_io09: IOMUXC_GPIO_EMC_B1_09_GPIO2_IO09 { 3778 pinmux = <0x42a10034 5 0x0 0 0x42a1027c>; 3779 pin-pdrv; 3780 }; 3781 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_kpp_row5: IOMUXC_GPIO_EMC_B1_09_KPP_ROW5 { 3782 pinmux = <0x42a10034 6 0x42a105dc 0 0x42a1027c>; 3783 pin-pdrv; 3784 }; 3785 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_lpuart4_dcd_b: IOMUXC_GPIO_EMC_B1_09_LPUART4_DCD_B { 3786 pinmux = <0x42a10034 3 0x0 0 0x42a1027c>; 3787 pin-pdrv; 3788 }; 3789 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_semc_addr00: IOMUXC_GPIO_EMC_B1_09_SEMC_ADDR00 { 3790 pinmux = <0x42a10034 0 0x0 0 0x42a1027c>; 3791 pin-pdrv; 3792 }; 3793 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_sinc3_emclk3: IOMUXC_GPIO_EMC_B1_09_SINC3_EMCLK3 { 3794 pinmux = <0x42a10034 2 0x0 0 0x42a1027c>; 3795 pin-pdrv; 3796 }; 3797 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_sramc_addr_00: IOMUXC_GPIO_EMC_B1_09_SRAMC_ADDR_00 { 3798 pinmux = <0x42a10034 12 0x0 0 0x42a1027c>; 3799 pin-pdrv; 3800 }; 3801 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_ecat_pt0_rxd_1: IOMUXC_GPIO_EMC_B1_10_ECAT_PT0_RXD_1 { 3802 pinmux = <0x42a10038 10 0x42a104bc 0 0x42a10280>; 3803 pin-pdrv; 3804 }; 3805 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_eth3_rx_data1: IOMUXC_GPIO_EMC_B1_10_ETH3_RX_DATA1 { 3806 pinmux = <0x42a10038 4 0x42a10828 0 0x42a10280>; 3807 pin-pdrv; 3808 }; 3809 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_eth4_rx_data1: IOMUXC_GPIO_EMC_B1_10_ETH4_RX_DATA1 { 3810 pinmux = <0x42a10038 9 0x42a10848 0 0x42a10280>; 3811 pin-pdrv; 3812 }; 3813 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_flexio1_d10: IOMUXC_GPIO_EMC_B1_10_FLEXIO1_D10 { 3814 pinmux = <0x42a10038 8 0x0 0 0x42a10280>; 3815 pin-pdrv; 3816 }; 3817 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_flexpwm3_pwm3_b: IOMUXC_GPIO_EMC_B1_10_FLEXPWM3_PWM3_B { 3818 pinmux = <0x42a10038 1 0x42a10540 0 0x42a10280>; 3819 pin-pdrv; 3820 }; 3821 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_gpio2_io10: IOMUXC_GPIO_EMC_B1_10_GPIO2_IO10 { 3822 pinmux = <0x42a10038 5 0x0 0 0x42a10280>; 3823 pin-pdrv; 3824 }; 3825 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_kpp_col5: IOMUXC_GPIO_EMC_B1_10_KPP_COL5 { 3826 pinmux = <0x42a10038 6 0x42a105bc 0 0x42a10280>; 3827 pin-pdrv; 3828 }; 3829 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_lpuart4_ri_b: IOMUXC_GPIO_EMC_B1_10_LPUART4_RI_B { 3830 pinmux = <0x42a10038 3 0x0 0 0x42a10280>; 3831 pin-pdrv; 3832 }; 3833 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_semc_addr01: IOMUXC_GPIO_EMC_B1_10_SEMC_ADDR01 { 3834 pinmux = <0x42a10038 0 0x0 0 0x42a10280>; 3835 pin-pdrv; 3836 }; 3837 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_sinc3_embit3: IOMUXC_GPIO_EMC_B1_10_SINC3_EMBIT3 { 3838 pinmux = <0x42a10038 2 0x0 0 0x42a10280>; 3839 pin-pdrv; 3840 }; 3841 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_sramc_addr_01: IOMUXC_GPIO_EMC_B1_10_SRAMC_ADDR_01 { 3842 pinmux = <0x42a10038 12 0x0 0 0x42a10280>; 3843 pin-pdrv; 3844 }; 3845 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_ecat_pt0_rx_dv: IOMUXC_GPIO_EMC_B1_11_ECAT_PT0_RX_DV { 3846 pinmux = <0x42a1003c 10 0x42a104d4 0 0x42a10284>; 3847 pin-pdrv; 3848 }; 3849 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_eth3_rx_en: IOMUXC_GPIO_EMC_B1_11_ETH3_RX_EN { 3850 pinmux = <0x42a1003c 4 0x42a1081c 0 0x42a10284>; 3851 pin-pdrv; 3852 }; 3853 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_eth4_rx_en: IOMUXC_GPIO_EMC_B1_11_ETH4_RX_EN { 3854 pinmux = <0x42a1003c 9 0x42a1083c 0 0x42a10284>; 3855 pin-pdrv; 3856 }; 3857 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_flexio1_d11: IOMUXC_GPIO_EMC_B1_11_FLEXIO1_D11 { 3858 pinmux = <0x42a1003c 8 0x0 0 0x42a10284>; 3859 pin-pdrv; 3860 }; 3861 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_flexpwm3_pwm3_a: IOMUXC_GPIO_EMC_B1_11_FLEXPWM3_PWM3_A { 3862 pinmux = <0x42a1003c 1 0x42a10530 0 0x42a10284>; 3863 pin-pdrv; 3864 }; 3865 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_gpio2_io11: IOMUXC_GPIO_EMC_B1_11_GPIO2_IO11 { 3866 pinmux = <0x42a1003c 5 0x0 0 0x42a10284>; 3867 pin-pdrv; 3868 }; 3869 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_kpp_row4: IOMUXC_GPIO_EMC_B1_11_KPP_ROW4 { 3870 pinmux = <0x42a1003c 6 0x42a105d8 0 0x42a10284>; 3871 pin-pdrv; 3872 }; 3873 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_lpuart4_dtr_b: IOMUXC_GPIO_EMC_B1_11_LPUART4_DTR_B { 3874 pinmux = <0x42a1003c 3 0x0 0 0x42a10284>; 3875 pin-pdrv; 3876 }; 3877 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_semc_addr02: IOMUXC_GPIO_EMC_B1_11_SEMC_ADDR02 { 3878 pinmux = <0x42a1003c 0 0x0 0 0x42a10284>; 3879 pin-pdrv; 3880 }; 3881 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_sinc3_break: IOMUXC_GPIO_EMC_B1_11_SINC3_BREAK { 3882 pinmux = <0x42a1003c 2 0x0 0 0x42a10284>; 3883 pin-pdrv; 3884 }; 3885 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_sramc_addr_02: IOMUXC_GPIO_EMC_B1_11_SRAMC_ADDR_02 { 3886 pinmux = <0x42a1003c 12 0x0 0 0x42a10284>; 3887 pin-pdrv; 3888 }; 3889 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_ecat_pt0_rx_er: IOMUXC_GPIO_EMC_B1_12_ECAT_PT0_RX_ER { 3890 pinmux = <0x42a10040 10 0x42a104dc 0 0x42a10288>; 3891 pin-pdrv; 3892 }; 3893 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_eth3_rx_er: IOMUXC_GPIO_EMC_B1_12_ETH3_RX_ER { 3894 pinmux = <0x42a10040 4 0x42a10820 0 0x42a10288>; 3895 pin-pdrv; 3896 }; 3897 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_eth4_rx_er: IOMUXC_GPIO_EMC_B1_12_ETH4_RX_ER { 3898 pinmux = <0x42a10040 9 0x42a10840 0 0x42a10288>; 3899 pin-pdrv; 3900 }; 3901 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_flexio1_d12: IOMUXC_GPIO_EMC_B1_12_FLEXIO1_D12 { 3902 pinmux = <0x42a10040 8 0x0 0 0x42a10288>; 3903 pin-pdrv; 3904 }; 3905 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_flexpwm4_pwm0_a: IOMUXC_GPIO_EMC_B1_12_FLEXPWM4_PWM0_A { 3906 pinmux = <0x42a10040 1 0x0 0 0x42a10288>; 3907 pin-pdrv; 3908 }; 3909 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_gpio2_io12: IOMUXC_GPIO_EMC_B1_12_GPIO2_IO12 { 3910 pinmux = <0x42a10040 5 0x0 0 0x42a10288>; 3911 pin-pdrv; 3912 }; 3913 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_kpp_col4: IOMUXC_GPIO_EMC_B1_12_KPP_COL4 { 3914 pinmux = <0x42a10040 6 0x42a105b8 0 0x42a10288>; 3915 pin-pdrv; 3916 }; 3917 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_lpuart4_txd: IOMUXC_GPIO_EMC_B1_12_LPUART4_TXD { 3918 pinmux = <0x42a10040 2 0x0 0 0x42a10288>; 3919 pin-pdrv; 3920 }; 3921 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_semc_addr03: IOMUXC_GPIO_EMC_B1_12_SEMC_ADDR03 { 3922 pinmux = <0x42a10040 0 0x0 0 0x42a10288>; 3923 pin-pdrv; 3924 }; 3925 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_sramc_addr_03: IOMUXC_GPIO_EMC_B1_12_SRAMC_ADDR_03 { 3926 pinmux = <0x42a10040 12 0x0 0 0x42a10288>; 3927 pin-pdrv; 3928 }; 3929 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_eth2_rx_en: IOMUXC_GPIO_EMC_B1_13_ETH2_RX_EN { 3930 pinmux = <0x42a10044 3 0x42a107fc 0 0x42a1028c>; 3931 pin-pdrv; 3932 }; 3933 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_eth3_tx_er: IOMUXC_GPIO_EMC_B1_13_ETH3_TX_ER { 3934 pinmux = <0x42a10044 4 0x0 0 0x42a1028c>; 3935 pin-pdrv; 3936 }; 3937 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_eth4_tx_er: IOMUXC_GPIO_EMC_B1_13_ETH4_TX_ER { 3938 pinmux = <0x42a10044 9 0x0 0 0x42a1028c>; 3939 pin-pdrv; 3940 }; 3941 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_flexio1_d13: IOMUXC_GPIO_EMC_B1_13_FLEXIO1_D13 { 3942 pinmux = <0x42a10044 8 0x0 0 0x42a1028c>; 3943 pin-pdrv; 3944 }; 3945 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_flexpwm4_pwm0_b: IOMUXC_GPIO_EMC_B1_13_FLEXPWM4_PWM0_B { 3946 pinmux = <0x42a10044 1 0x0 0 0x42a1028c>; 3947 pin-pdrv; 3948 }; 3949 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_gpio2_io13: IOMUXC_GPIO_EMC_B1_13_GPIO2_IO13 { 3950 pinmux = <0x42a10044 5 0x0 0 0x42a1028c>; 3951 pin-pdrv; 3952 }; 3953 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_kpp_col1: IOMUXC_GPIO_EMC_B1_13_KPP_COL1 { 3954 pinmux = <0x42a10044 6 0x42a105ac 0 0x42a1028c>; 3955 pin-pdrv; 3956 }; 3957 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_lpuart4_rxd: IOMUXC_GPIO_EMC_B1_13_LPUART4_RXD { 3958 pinmux = <0x42a10044 2 0x0 0 0x42a1028c>; 3959 pin-pdrv; 3960 }; 3961 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_qtimer1_timer1: IOMUXC_GPIO_EMC_B1_13_QTIMER1_TIMER1 { 3962 pinmux = <0x42a10044 10 0x42a1085c 0 0x42a1028c>; 3963 pin-pdrv; 3964 }; 3965 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_semc_addr04: IOMUXC_GPIO_EMC_B1_13_SEMC_ADDR04 { 3966 pinmux = <0x42a10044 0 0x0 0 0x42a1028c>; 3967 pin-pdrv; 3968 }; 3969 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_sramc_addr_04: IOMUXC_GPIO_EMC_B1_13_SRAMC_ADDR_04 { 3970 pinmux = <0x42a10044 12 0x0 0 0x42a1028c>; 3971 pin-pdrv; 3972 }; 3973 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_eth2_tx_en: IOMUXC_GPIO_EMC_B1_14_ETH2_TX_EN { 3974 pinmux = <0x42a10048 3 0x0 0 0x42a10290>; 3975 pin-pdrv; 3976 }; 3977 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_eth3_crs: IOMUXC_GPIO_EMC_B1_14_ETH3_CRS { 3978 pinmux = <0x42a10048 4 0x42a107b0 0 0x42a10290>; 3979 pin-pdrv; 3980 }; 3981 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_eth4_crs: IOMUXC_GPIO_EMC_B1_14_ETH4_CRS { 3982 pinmux = <0x42a10048 9 0x42a107c0 0 0x42a10290>; 3983 pin-pdrv; 3984 }; 3985 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_flexio1_d14: IOMUXC_GPIO_EMC_B1_14_FLEXIO1_D14 { 3986 pinmux = <0x42a10048 8 0x0 0 0x42a10290>; 3987 pin-pdrv; 3988 }; 3989 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_flexpwm4_pwm1_a: IOMUXC_GPIO_EMC_B1_14_FLEXPWM4_PWM1_A { 3990 pinmux = <0x42a10048 1 0x0 0 0x42a10290>; 3991 pin-pdrv; 3992 }; 3993 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_gpio2_io14: IOMUXC_GPIO_EMC_B1_14_GPIO2_IO14 { 3994 pinmux = <0x42a10048 5 0x0 0 0x42a10290>; 3995 pin-pdrv; 3996 }; 3997 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_kpp_row0: IOMUXC_GPIO_EMC_B1_14_KPP_ROW0 { 3998 pinmux = <0x42a10048 6 0x42a105c8 0 0x42a10290>; 3999 pin-pdrv; 4000 }; 4001 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_lpuart4_cts_b: IOMUXC_GPIO_EMC_B1_14_LPUART4_CTS_B { 4002 pinmux = <0x42a10048 10 0x42a10688 0 0x42a10290>; 4003 pin-pdrv; 4004 }; 4005 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_lpuart5_txd: IOMUXC_GPIO_EMC_B1_14_LPUART5_TXD { 4006 pinmux = <0x42a10048 2 0x42a106a0 0 0x42a10290>; 4007 pin-pdrv; 4008 }; 4009 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_semc_addr05: IOMUXC_GPIO_EMC_B1_14_SEMC_ADDR05 { 4010 pinmux = <0x42a10048 0 0x0 0 0x42a10290>; 4011 pin-pdrv; 4012 }; 4013 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_sramc_addr_05: IOMUXC_GPIO_EMC_B1_14_SRAMC_ADDR_05 { 4014 pinmux = <0x42a10048 12 0x0 0 0x42a10290>; 4015 pin-pdrv; 4016 }; 4017 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_eth2_tx_clk: IOMUXC_GPIO_EMC_B1_15_ETH2_TX_CLK { 4018 pinmux = <0x42a1004c 3 0x42a10814 0 0x42a10294>; 4019 pin-pdrv; 4020 }; 4021 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_eth3_col: IOMUXC_GPIO_EMC_B1_15_ETH3_COL { 4022 pinmux = <0x42a1004c 4 0x42a107ac 0 0x42a10294>; 4023 pin-pdrv; 4024 }; 4025 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_eth4_col: IOMUXC_GPIO_EMC_B1_15_ETH4_COL { 4026 pinmux = <0x42a1004c 9 0x42a107bc 0 0x42a10294>; 4027 pin-pdrv; 4028 }; 4029 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_flexio1_d15: IOMUXC_GPIO_EMC_B1_15_FLEXIO1_D15 { 4030 pinmux = <0x42a1004c 8 0x0 0 0x42a10294>; 4031 pin-pdrv; 4032 }; 4033 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_flexpwm4_pwm1_b: IOMUXC_GPIO_EMC_B1_15_FLEXPWM4_PWM1_B { 4034 pinmux = <0x42a1004c 1 0x0 0 0x42a10294>; 4035 pin-pdrv; 4036 }; 4037 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_gpio2_io15: IOMUXC_GPIO_EMC_B1_15_GPIO2_IO15 { 4038 pinmux = <0x42a1004c 5 0x0 0 0x42a10294>; 4039 pin-pdrv; 4040 }; 4041 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_kpp_col0: IOMUXC_GPIO_EMC_B1_15_KPP_COL0 { 4042 pinmux = <0x42a1004c 6 0x42a105a8 0 0x42a10294>; 4043 pin-pdrv; 4044 }; 4045 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_lpuart4_rts_b: IOMUXC_GPIO_EMC_B1_15_LPUART4_RTS_B { 4046 pinmux = <0x42a1004c 10 0x0 0 0x42a10294>; 4047 pin-pdrv; 4048 }; 4049 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_lpuart5_rxd: IOMUXC_GPIO_EMC_B1_15_LPUART5_RXD { 4050 pinmux = <0x42a1004c 2 0x42a1069c 0 0x42a10294>; 4051 pin-pdrv; 4052 }; 4053 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_semc_addr06: IOMUXC_GPIO_EMC_B1_15_SEMC_ADDR06 { 4054 pinmux = <0x42a1004c 0 0x0 0 0x42a10294>; 4055 pin-pdrv; 4056 }; 4057 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_sramc_addr_06: IOMUXC_GPIO_EMC_B1_15_SRAMC_ADDR_06 { 4058 pinmux = <0x42a1004c 12 0x0 0 0x42a10294>; 4059 pin-pdrv; 4060 }; 4061 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_eth2_mdc: IOMUXC_GPIO_EMC_B1_16_ETH2_MDC { 4062 pinmux = <0x42a10050 9 0x42a107a4 0 0x42a10298>; 4063 pin-pdrv; 4064 }; 4065 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_eth2_rx_data0: IOMUXC_GPIO_EMC_B1_16_ETH2_RX_DATA0 { 4066 pinmux = <0x42a10050 3 0x42a10804 0 0x42a10298>; 4067 pin-pdrv; 4068 }; 4069 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_eth3_mdc: IOMUXC_GPIO_EMC_B1_16_ETH3_MDC { 4070 pinmux = <0x42a10050 4 0x42a107b4 0 0x42a10298>; 4071 pin-pdrv; 4072 }; 4073 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_eth4_mdc: IOMUXC_GPIO_EMC_B1_16_ETH4_MDC { 4074 pinmux = <0x42a10050 6 0x42a107c4 0 0x42a10298>; 4075 pin-pdrv; 4076 }; 4077 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_flexio1_d16: IOMUXC_GPIO_EMC_B1_16_FLEXIO1_D16 { 4078 pinmux = <0x42a10050 8 0x0 0 0x42a10298>; 4079 pin-pdrv; 4080 }; 4081 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_flexpwm4_pwm2_b: IOMUXC_GPIO_EMC_B1_16_FLEXPWM4_PWM2_B { 4082 pinmux = <0x42a10050 1 0x0 0 0x42a10298>; 4083 pin-pdrv; 4084 }; 4085 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_gpio2_io16: IOMUXC_GPIO_EMC_B1_16_GPIO2_IO16 { 4086 pinmux = <0x42a10050 5 0x0 0 0x42a10298>; 4087 pin-pdrv; 4088 }; 4089 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_lpspi6_pcs2: IOMUXC_GPIO_EMC_B1_16_LPSPI6_PCS2 { 4090 pinmux = <0x42a10050 10 0x42a10658 0 0x42a10298>; 4091 pin-pdrv; 4092 }; 4093 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_lpuart9_txd: IOMUXC_GPIO_EMC_B1_16_LPUART9_TXD { 4094 pinmux = <0x42a10050 2 0x42a106cc 0 0x42a10298>; 4095 pin-pdrv; 4096 }; 4097 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_semc_addr07: IOMUXC_GPIO_EMC_B1_16_SEMC_ADDR07 { 4098 pinmux = <0x42a10050 0 0x0 0 0x42a10298>; 4099 pin-pdrv; 4100 }; 4101 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_sramc_addr_07: IOMUXC_GPIO_EMC_B1_16_SRAMC_ADDR_07 { 4102 pinmux = <0x42a10050 12 0x0 0 0x42a10298>; 4103 pin-pdrv; 4104 }; 4105 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_eth2_mdio: IOMUXC_GPIO_EMC_B1_17_ETH2_MDIO { 4106 pinmux = <0x42a10054 9 0x42a107a8 0 0x42a1029c>; 4107 pin-pdrv; 4108 }; 4109 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_eth2_rx_data1: IOMUXC_GPIO_EMC_B1_17_ETH2_RX_DATA1 { 4110 pinmux = <0x42a10054 3 0x42a10808 0 0x42a1029c>; 4111 pin-pdrv; 4112 }; 4113 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_eth3_mdio: IOMUXC_GPIO_EMC_B1_17_ETH3_MDIO { 4114 pinmux = <0x42a10054 4 0x42a107b8 0 0x42a1029c>; 4115 pin-pdrv; 4116 }; 4117 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_eth4_mdio: IOMUXC_GPIO_EMC_B1_17_ETH4_MDIO { 4118 pinmux = <0x42a10054 6 0x42a107c8 0 0x42a1029c>; 4119 pin-pdrv; 4120 }; 4121 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_flexio1_d17: IOMUXC_GPIO_EMC_B1_17_FLEXIO1_D17 { 4122 pinmux = <0x42a10054 8 0x0 0 0x42a1029c>; 4123 pin-pdrv; 4124 }; 4125 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_flexpwm4_pwm2_a: IOMUXC_GPIO_EMC_B1_17_FLEXPWM4_PWM2_A { 4126 pinmux = <0x42a10054 1 0x0 0 0x42a1029c>; 4127 pin-pdrv; 4128 }; 4129 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_gpio2_io17: IOMUXC_GPIO_EMC_B1_17_GPIO2_IO17 { 4130 pinmux = <0x42a10054 5 0x0 0 0x42a1029c>; 4131 pin-pdrv; 4132 }; 4133 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_lpspi6_pcs1: IOMUXC_GPIO_EMC_B1_17_LPSPI6_PCS1 { 4134 pinmux = <0x42a10054 10 0x42a10654 0 0x42a1029c>; 4135 pin-pdrv; 4136 }; 4137 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_lpuart9_rxd: IOMUXC_GPIO_EMC_B1_17_LPUART9_RXD { 4138 pinmux = <0x42a10054 2 0x42a106c8 0 0x42a1029c>; 4139 pin-pdrv; 4140 }; 4141 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_semc_addr08: IOMUXC_GPIO_EMC_B1_17_SEMC_ADDR08 { 4142 pinmux = <0x42a10054 0 0x0 0 0x42a1029c>; 4143 pin-pdrv; 4144 }; 4145 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_sramc_addr_08: IOMUXC_GPIO_EMC_B1_17_SRAMC_ADDR_08 { 4146 pinmux = <0x42a10054 12 0x0 0 0x42a1029c>; 4147 pin-pdrv; 4148 }; 4149 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_eth2_crs: IOMUXC_GPIO_EMC_B1_18_ETH2_CRS { 4150 pinmux = <0x42a10058 4 0x42a107a0 0 0x42a102a0>; 4151 pin-pdrv; 4152 }; 4153 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_flexio1_d18: IOMUXC_GPIO_EMC_B1_18_FLEXIO1_D18 { 4154 pinmux = <0x42a10058 8 0x0 0 0x42a102a0>; 4155 pin-pdrv; 4156 }; 4157 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_flexpwm2_pwm0_a: IOMUXC_GPIO_EMC_B1_18_FLEXPWM2_PWM0_A { 4158 pinmux = <0x42a10058 1 0x42a1050c 0 0x42a102a0>; 4159 pin-pdrv; 4160 }; 4161 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_gpio2_io18: IOMUXC_GPIO_EMC_B1_18_GPIO2_IO18 { 4162 pinmux = <0x42a10058 5 0x0 0 0x42a102a0>; 4163 pin-pdrv; 4164 }; 4165 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_lpspi6_sck: IOMUXC_GPIO_EMC_B1_18_LPSPI6_SCK { 4166 pinmux = <0x42a10058 3 0x42a10660 0 0x42a102a0>; 4167 pin-pdrv; 4168 }; 4169 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_netc_emdc: IOMUXC_GPIO_EMC_B1_18_NETC_EMDC { 4170 pinmux = <0x42a10058 10 0x0 0 0x42a102a0>; 4171 pin-pdrv; 4172 }; 4173 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_qtimer1_timer0: IOMUXC_GPIO_EMC_B1_18_QTIMER1_TIMER0 { 4174 pinmux = <0x42a10058 2 0x42a10858 0 0x42a102a0>; 4175 pin-pdrv; 4176 }; 4177 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_semc_addr09: IOMUXC_GPIO_EMC_B1_18_SEMC_ADDR09 { 4178 pinmux = <0x42a10058 0 0x0 0 0x42a102a0>; 4179 pin-pdrv; 4180 }; 4181 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_sramc_addr_09: IOMUXC_GPIO_EMC_B1_18_SRAMC_ADDR_09 { 4182 pinmux = <0x42a10058 12 0x0 0 0x42a102a0>; 4183 pin-pdrv; 4184 }; 4185 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_eth2_col: IOMUXC_GPIO_EMC_B1_19_ETH2_COL { 4186 pinmux = <0x42a1005c 4 0x42a1079c 0 0x42a102a4>; 4187 pin-pdrv; 4188 }; 4189 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_flexio1_d19: IOMUXC_GPIO_EMC_B1_19_FLEXIO1_D19 { 4190 pinmux = <0x42a1005c 8 0x0 0 0x42a102a4>; 4191 pin-pdrv; 4192 }; 4193 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_flexpwm2_pwm0_b: IOMUXC_GPIO_EMC_B1_19_FLEXPWM2_PWM0_B { 4194 pinmux = <0x42a1005c 1 0x42a10518 0 0x42a102a4>; 4195 pin-pdrv; 4196 }; 4197 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_gpio2_io19: IOMUXC_GPIO_EMC_B1_19_GPIO2_IO19 { 4198 pinmux = <0x42a1005c 5 0x0 0 0x42a102a4>; 4199 pin-pdrv; 4200 }; 4201 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_lpspi6_sin: IOMUXC_GPIO_EMC_B1_19_LPSPI6_SIN { 4202 pinmux = <0x42a1005c 3 0x42a10664 0 0x42a102a4>; 4203 pin-pdrv; 4204 }; 4205 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_netc_emdio: IOMUXC_GPIO_EMC_B1_19_NETC_EMDIO { 4206 pinmux = <0x42a1005c 10 0x42a10798 0 0x42a102a4>; 4207 pin-pdrv; 4208 }; 4209 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_qtimer2_timer0: IOMUXC_GPIO_EMC_B1_19_QTIMER2_TIMER0 { 4210 pinmux = <0x42a1005c 2 0x42a10864 0 0x42a102a4>; 4211 pin-pdrv; 4212 }; 4213 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_semc_addr11: IOMUXC_GPIO_EMC_B1_19_SEMC_ADDR11 { 4214 pinmux = <0x42a1005c 0 0x0 0 0x42a102a4>; 4215 pin-pdrv; 4216 }; 4217 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_sramc_addr_11: IOMUXC_GPIO_EMC_B1_19_SRAMC_ADDR_11 { 4218 pinmux = <0x42a1005c 12 0x0 0 0x42a102a4>; 4219 pin-pdrv; 4220 }; 4221 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_eth2_tx_er: IOMUXC_GPIO_EMC_B1_20_ETH2_TX_ER { 4222 pinmux = <0x42a10060 4 0x0 0 0x42a102a8>; 4223 pin-pdrv; 4224 }; 4225 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_flexio1_d20: IOMUXC_GPIO_EMC_B1_20_FLEXIO1_D20 { 4226 pinmux = <0x42a10060 8 0x0 0 0x42a102a8>; 4227 pin-pdrv; 4228 }; 4229 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_flexpwm2_pwm1_a: IOMUXC_GPIO_EMC_B1_20_FLEXPWM2_PWM1_A { 4230 pinmux = <0x42a10060 1 0x42a10510 0 0x42a102a8>; 4231 pin-pdrv; 4232 }; 4233 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_gpio2_io20: IOMUXC_GPIO_EMC_B1_20_GPIO2_IO20 { 4234 pinmux = <0x42a10060 5 0x0 0 0x42a102a8>; 4235 pin-pdrv; 4236 }; 4237 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_lpspi6_sout: IOMUXC_GPIO_EMC_B1_20_LPSPI6_SOUT { 4238 pinmux = <0x42a10060 3 0x42a10668 0 0x42a102a8>; 4239 pin-pdrv; 4240 }; 4241 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_qtimer3_timer0: IOMUXC_GPIO_EMC_B1_20_QTIMER3_TIMER0 { 4242 pinmux = <0x42a10060 2 0x42a10870 0 0x42a102a8>; 4243 pin-pdrv; 4244 }; 4245 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_semc_addr12: IOMUXC_GPIO_EMC_B1_20_SEMC_ADDR12 { 4246 pinmux = <0x42a10060 0 0x0 0 0x42a102a8>; 4247 pin-pdrv; 4248 }; 4249 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_sramc_addr_12: IOMUXC_GPIO_EMC_B1_20_SRAMC_ADDR_12 { 4250 pinmux = <0x42a10060 12 0x0 0 0x42a102a8>; 4251 pin-pdrv; 4252 }; 4253 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_eth2_rx_clk: IOMUXC_GPIO_EMC_B1_21_ETH2_RX_CLK { 4254 pinmux = <0x42a10064 4 0x42a107f8 0 0x42a102ac>; 4255 pin-pdrv; 4256 }; 4257 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_flexio1_d21: IOMUXC_GPIO_EMC_B1_21_FLEXIO1_D21 { 4258 pinmux = <0x42a10064 8 0x0 0 0x42a102ac>; 4259 pin-pdrv; 4260 }; 4261 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_flexpwm2_pwm1_b: IOMUXC_GPIO_EMC_B1_21_FLEXPWM2_PWM1_B { 4262 pinmux = <0x42a10064 1 0x42a1051c 0 0x42a102ac>; 4263 pin-pdrv; 4264 }; 4265 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_flexspi2_b_dqs: IOMUXC_GPIO_EMC_B1_21_FLEXSPI2_B_DQS { 4266 pinmux = <0x42a10064 10 0x42a10574 0 0x42a102ac>; 4267 pin-pdrv; 4268 }; 4269 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_gpio2_io21: IOMUXC_GPIO_EMC_B1_21_GPIO2_IO21 { 4270 pinmux = <0x42a10064 5 0x0 0 0x42a102ac>; 4271 pin-pdrv; 4272 }; 4273 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_lpspi6_pcs0: IOMUXC_GPIO_EMC_B1_21_LPSPI6_PCS0 { 4274 pinmux = <0x42a10064 3 0x42a10650 0 0x42a102ac>; 4275 pin-pdrv; 4276 }; 4277 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_lpuart4_cts_b: IOMUXC_GPIO_EMC_B1_21_LPUART4_CTS_B { 4278 pinmux = <0x42a10064 9 0x42a10688 1 0x42a102ac>; 4279 pin-pdrv; 4280 }; 4281 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_qtimer4_timer0: IOMUXC_GPIO_EMC_B1_21_QTIMER4_TIMER0 { 4282 pinmux = <0x42a10064 2 0x42a1087c 0 0x42a102ac>; 4283 pin-pdrv; 4284 }; 4285 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_semc_ba0: IOMUXC_GPIO_EMC_B1_21_SEMC_BA0 { 4286 pinmux = <0x42a10064 0 0x0 0 0x42a102ac>; 4287 pin-pdrv; 4288 }; 4289 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_sramc_addr_13: IOMUXC_GPIO_EMC_B1_21_SRAMC_ADDR_13 { 4290 pinmux = <0x42a10064 12 0x0 0 0x42a102ac>; 4291 pin-pdrv; 4292 }; 4293 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_eth2_rx_data2: IOMUXC_GPIO_EMC_B1_22_ETH2_RX_DATA2 { 4294 pinmux = <0x42a10068 4 0x42a1080c 0 0x42a102b0>; 4295 pin-pdrv; 4296 }; 4297 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_flexio1_d22: IOMUXC_GPIO_EMC_B1_22_FLEXIO1_D22 { 4298 pinmux = <0x42a10068 8 0x0 0 0x42a102b0>; 4299 pin-pdrv; 4300 }; 4301 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_flexpwm2_pwm2_b: IOMUXC_GPIO_EMC_B1_22_FLEXPWM2_PWM2_B { 4302 pinmux = <0x42a10068 1 0x42a10520 0 0x42a102b0>; 4303 pin-pdrv; 4304 }; 4305 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_flexspi2_b_data3: IOMUXC_GPIO_EMC_B1_22_FLEXSPI2_B_DATA3 { 4306 pinmux = <0x42a10068 10 0x42a10594 0 0x42a102b0>; 4307 pin-pdrv; 4308 }; 4309 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_gpio2_io22: IOMUXC_GPIO_EMC_B1_22_GPIO2_IO22 { 4310 pinmux = <0x42a10068 5 0x0 0 0x42a102b0>; 4311 pin-pdrv; 4312 }; 4313 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_lpspi4_sck: IOMUXC_GPIO_EMC_B1_22_LPSPI4_SCK { 4314 pinmux = <0x42a10068 3 0x42a10628 0 0x42a102b0>; 4315 pin-pdrv; 4316 }; 4317 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_lpuart4_rts_b: IOMUXC_GPIO_EMC_B1_22_LPUART4_RTS_B { 4318 pinmux = <0x42a10068 9 0x0 0 0x42a102b0>; 4319 pin-pdrv; 4320 }; 4321 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_qtimer5_timer0: IOMUXC_GPIO_EMC_B1_22_QTIMER5_TIMER0 { 4322 pinmux = <0x42a10068 2 0x42a10888 0 0x42a102b0>; 4323 pin-pdrv; 4324 }; 4325 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_semc_ba1: IOMUXC_GPIO_EMC_B1_22_SEMC_BA1 { 4326 pinmux = <0x42a10068 0 0x0 0 0x42a102b0>; 4327 pin-pdrv; 4328 }; 4329 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_sramc_addr_14: IOMUXC_GPIO_EMC_B1_22_SRAMC_ADDR_14 { 4330 pinmux = <0x42a10068 12 0x0 0 0x42a102b0>; 4331 pin-pdrv; 4332 }; 4333 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_eth2_rx_data3: IOMUXC_GPIO_EMC_B1_23_ETH2_RX_DATA3 { 4334 pinmux = <0x42a1006c 4 0x42a10810 0 0x42a102b4>; 4335 pin-pdrv; 4336 }; 4337 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_flexio1_d23: IOMUXC_GPIO_EMC_B1_23_FLEXIO1_D23 { 4338 pinmux = <0x42a1006c 8 0x0 0 0x42a102b4>; 4339 pin-pdrv; 4340 }; 4341 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_flexpwm2_pwm2_a: IOMUXC_GPIO_EMC_B1_23_FLEXPWM2_PWM2_A { 4342 pinmux = <0x42a1006c 1 0x42a10514 0 0x42a102b4>; 4343 pin-pdrv; 4344 }; 4345 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_flexspi2_b_data2: IOMUXC_GPIO_EMC_B1_23_FLEXSPI2_B_DATA2 { 4346 pinmux = <0x42a1006c 10 0x42a10590 0 0x42a102b4>; 4347 pin-pdrv; 4348 }; 4349 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_gpio2_io23: IOMUXC_GPIO_EMC_B1_23_GPIO2_IO23 { 4350 pinmux = <0x42a1006c 5 0x0 0 0x42a102b4>; 4351 pin-pdrv; 4352 }; 4353 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_lpspi4_sin: IOMUXC_GPIO_EMC_B1_23_LPSPI4_SIN { 4354 pinmux = <0x42a1006c 3 0x42a1062c 0 0x42a102b4>; 4355 pin-pdrv; 4356 }; 4357 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_qtimer6_timer0: IOMUXC_GPIO_EMC_B1_23_QTIMER6_TIMER0 { 4358 pinmux = <0x42a1006c 2 0x42a10894 0 0x42a102b4>; 4359 pin-pdrv; 4360 }; 4361 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_semc_addr10: IOMUXC_GPIO_EMC_B1_23_SEMC_ADDR10 { 4362 pinmux = <0x42a1006c 0 0x0 0 0x42a102b4>; 4363 pin-pdrv; 4364 }; 4365 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_sramc_addr_10: IOMUXC_GPIO_EMC_B1_23_SRAMC_ADDR_10 { 4366 pinmux = <0x42a1006c 12 0x0 0 0x42a102b4>; 4367 pin-pdrv; 4368 }; 4369 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_eth2_tx_data3: IOMUXC_GPIO_EMC_B1_24_ETH2_TX_DATA3 { 4370 pinmux = <0x42a10070 4 0x0 0 0x42a102b8>; 4371 pin-pdrv; 4372 }; 4373 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_eth3_mdc: IOMUXC_GPIO_EMC_B1_24_ETH3_MDC { 4374 pinmux = <0x42a10070 9 0x42a107b4 1 0x42a102b8>; 4375 pin-pdrv; 4376 }; 4377 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_flexio1_d24: IOMUXC_GPIO_EMC_B1_24_FLEXIO1_D24 { 4378 pinmux = <0x42a10070 8 0x0 0 0x42a102b8>; 4379 pin-pdrv; 4380 }; 4381 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_flexpwm1_pwm0_a: IOMUXC_GPIO_EMC_B1_24_FLEXPWM1_PWM0_A { 4382 pinmux = <0x42a10070 1 0x42a104f4 0 0x42a102b8>; 4383 pin-pdrv; 4384 }; 4385 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_flexspi2_b_data1: IOMUXC_GPIO_EMC_B1_24_FLEXSPI2_B_DATA1 { 4386 pinmux = <0x42a10070 10 0x42a1058c 0 0x42a102b8>; 4387 pin-pdrv; 4388 }; 4389 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_gpio2_io24: IOMUXC_GPIO_EMC_B1_24_GPIO2_IO24 { 4390 pinmux = <0x42a10070 5 0x0 0 0x42a102b8>; 4391 pin-pdrv; 4392 }; 4393 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_lpspi4_sout: IOMUXC_GPIO_EMC_B1_24_LPSPI4_SOUT { 4394 pinmux = <0x42a10070 3 0x42a10630 0 0x42a102b8>; 4395 pin-pdrv; 4396 }; 4397 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_qtimer7_timer0: IOMUXC_GPIO_EMC_B1_24_QTIMER7_TIMER0 { 4398 pinmux = <0x42a10070 2 0x42a108a0 0 0x42a102b8>; 4399 pin-pdrv; 4400 }; 4401 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_semc_cas: IOMUXC_GPIO_EMC_B1_24_SEMC_CAS { 4402 pinmux = <0x42a10070 0 0x0 0 0x42a102b8>; 4403 pin-pdrv; 4404 }; 4405 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_sramc_addr_15: IOMUXC_GPIO_EMC_B1_24_SRAMC_ADDR_15 { 4406 pinmux = <0x42a10070 12 0x0 0 0x42a102b8>; 4407 pin-pdrv; 4408 }; 4409 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_eth2_tx_data2: IOMUXC_GPIO_EMC_B1_25_ETH2_TX_DATA2 { 4410 pinmux = <0x42a10074 4 0x0 0 0x42a102bc>; 4411 pin-pdrv; 4412 }; 4413 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_eth3_mdio: IOMUXC_GPIO_EMC_B1_25_ETH3_MDIO { 4414 pinmux = <0x42a10074 9 0x42a107b8 1 0x42a102bc>; 4415 pin-pdrv; 4416 }; 4417 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_flexio1_d25: IOMUXC_GPIO_EMC_B1_25_FLEXIO1_D25 { 4418 pinmux = <0x42a10074 8 0x0 0 0x42a102bc>; 4419 pin-pdrv; 4420 }; 4421 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_flexpwm1_pwm0_b: IOMUXC_GPIO_EMC_B1_25_FLEXPWM1_PWM0_B { 4422 pinmux = <0x42a10074 1 0x42a10500 0 0x42a102bc>; 4423 pin-pdrv; 4424 }; 4425 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_flexspi2_b_data0: IOMUXC_GPIO_EMC_B1_25_FLEXSPI2_B_DATA0 { 4426 pinmux = <0x42a10074 10 0x42a10588 0 0x42a102bc>; 4427 pin-pdrv; 4428 }; 4429 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_gpio2_io25: IOMUXC_GPIO_EMC_B1_25_GPIO2_IO25 { 4430 pinmux = <0x42a10074 5 0x0 0 0x42a102bc>; 4431 pin-pdrv; 4432 }; 4433 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_lpspi4_pcs0: IOMUXC_GPIO_EMC_B1_25_LPSPI4_PCS0 { 4434 pinmux = <0x42a10074 3 0x42a10624 0 0x42a102bc>; 4435 pin-pdrv; 4436 }; 4437 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_qtimer8_timer0: IOMUXC_GPIO_EMC_B1_25_QTIMER8_TIMER0 { 4438 pinmux = <0x42a10074 2 0x42a108a8 0 0x42a102bc>; 4439 pin-pdrv; 4440 }; 4441 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_semc_ras: IOMUXC_GPIO_EMC_B1_25_SEMC_RAS { 4442 pinmux = <0x42a10074 0 0x0 0 0x42a102bc>; 4443 pin-pdrv; 4444 }; 4445 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_sramc_addr_16: IOMUXC_GPIO_EMC_B1_25_SRAMC_ADDR_16 { 4446 pinmux = <0x42a10074 12 0x0 0 0x42a102bc>; 4447 pin-pdrv; 4448 }; 4449 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_ecat_pt1_txd_1: IOMUXC_GPIO_EMC_B1_26_ECAT_PT1_TXD_1 { 4450 pinmux = <0x42a10078 6 0x0 0 0x42a102c0>; 4451 pin-pdrv; 4452 }; 4453 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_eth2_tx_data1: IOMUXC_GPIO_EMC_B1_26_ETH2_TX_DATA1 { 4454 pinmux = <0x42a10078 4 0x0 0 0x42a102c0>; 4455 pin-pdrv; 4456 }; 4457 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_flexpwm1_pwm1_a: IOMUXC_GPIO_EMC_B1_26_FLEXPWM1_PWM1_A { 4458 pinmux = <0x42a10078 1 0x42a104f8 0 0x42a102c0>; 4459 pin-pdrv; 4460 }; 4461 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_flexspi2_a_ss1_b: IOMUXC_GPIO_EMC_B1_26_FLEXSPI2_A_SS1_B { 4462 pinmux = <0x42a10078 3 0x0 0 0x42a102c0>; 4463 pin-pdrv; 4464 }; 4465 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_gpio2_io26: IOMUXC_GPIO_EMC_B1_26_GPIO2_IO26 { 4466 pinmux = <0x42a10078 5 0x0 0 0x42a102c0>; 4467 pin-pdrv; 4468 }; 4469 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_lpspi6_sck: IOMUXC_GPIO_EMC_B1_26_LPSPI6_SCK { 4470 pinmux = <0x42a10078 10 0x42a10660 1 0x42a102c0>; 4471 pin-pdrv; 4472 }; 4473 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_semc_clk: IOMUXC_GPIO_EMC_B1_26_SEMC_CLK { 4474 pinmux = <0x42a10078 0 0x0 0 0x42a102c0>; 4475 pin-pdrv; 4476 }; 4477 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_sramc_we: IOMUXC_GPIO_EMC_B1_26_SRAMC_WE { 4478 pinmux = <0x42a10078 12 0x0 0 0x42a102c0>; 4479 pin-pdrv; 4480 }; 4481 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_xbar_inout10: IOMUXC_GPIO_EMC_B1_26_XBAR_INOUT10 { 4482 pinmux = <0x42a10078 2 0x0 0 0x42a102c0>; 4483 pin-pdrv; 4484 }; 4485 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_ecat_pt1_txd_0: IOMUXC_GPIO_EMC_B1_27_ECAT_PT1_TXD_0 { 4486 pinmux = <0x42a1007c 6 0x0 0 0x42a102c4>; 4487 pin-pdrv; 4488 }; 4489 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_eth2_tx_data0: IOMUXC_GPIO_EMC_B1_27_ETH2_TX_DATA0 { 4490 pinmux = <0x42a1007c 4 0x0 0 0x42a102c4>; 4491 pin-pdrv; 4492 }; 4493 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_flexpwm1_pwm1_b: IOMUXC_GPIO_EMC_B1_27_FLEXPWM1_PWM1_B { 4494 pinmux = <0x42a1007c 1 0x42a10504 0 0x42a102c4>; 4495 pin-pdrv; 4496 }; 4497 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_flexspi2_b_ss1_b: IOMUXC_GPIO_EMC_B1_27_FLEXSPI2_B_SS1_B { 4498 pinmux = <0x42a1007c 3 0x0 0 0x42a102c4>; 4499 pin-pdrv; 4500 }; 4501 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_gpio2_io27: IOMUXC_GPIO_EMC_B1_27_GPIO2_IO27 { 4502 pinmux = <0x42a1007c 5 0x0 0 0x42a102c4>; 4503 pin-pdrv; 4504 }; 4505 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_lpspi6_sin: IOMUXC_GPIO_EMC_B1_27_LPSPI6_SIN { 4506 pinmux = <0x42a1007c 10 0x42a10664 1 0x42a102c4>; 4507 pin-pdrv; 4508 }; 4509 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_lpuart6_ri_b: IOMUXC_GPIO_EMC_B1_27_LPUART6_RI_B { 4510 pinmux = <0x42a1007c 9 0x42a106b0 0 0x42a102c4>; 4511 pin-pdrv; 4512 }; 4513 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_semc_cke: IOMUXC_GPIO_EMC_B1_27_SEMC_CKE { 4514 pinmux = <0x42a1007c 0 0x0 0 0x42a102c4>; 4515 pin-pdrv; 4516 }; 4517 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_sramc_oeb: IOMUXC_GPIO_EMC_B1_27_SRAMC_OEB { 4518 pinmux = <0x42a1007c 12 0x0 0 0x42a102c4>; 4519 pin-pdrv; 4520 }; 4521 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_xbar_inout11: IOMUXC_GPIO_EMC_B1_27_XBAR_INOUT11 { 4522 pinmux = <0x42a1007c 2 0x0 0 0x42a102c4>; 4523 pin-pdrv; 4524 }; 4525 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_ecat_pt1_tx_en: IOMUXC_GPIO_EMC_B1_28_ECAT_PT1_TX_EN { 4526 pinmux = <0x42a10080 6 0x0 0 0x42a102c8>; 4527 pin-pdrv; 4528 }; 4529 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_eth2_tx_en: IOMUXC_GPIO_EMC_B1_28_ETH2_TX_EN { 4530 pinmux = <0x42a10080 4 0x0 0 0x42a102c8>; 4531 pin-pdrv; 4532 }; 4533 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_flexpwm1_pwm2_b: IOMUXC_GPIO_EMC_B1_28_FLEXPWM1_PWM2_B { 4534 pinmux = <0x42a10080 1 0x42a10508 0 0x42a102c8>; 4535 pin-pdrv; 4536 }; 4537 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_flexspi2_b_ss0_b: IOMUXC_GPIO_EMC_B1_28_FLEXSPI2_B_SS0_B { 4538 pinmux = <0x42a10080 3 0x0 0 0x42a102c8>; 4539 pin-pdrv; 4540 }; 4541 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_gpio2_io28: IOMUXC_GPIO_EMC_B1_28_GPIO2_IO28 { 4542 pinmux = <0x42a10080 5 0x0 0 0x42a102c8>; 4543 pin-pdrv; 4544 }; 4545 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_lpspi6_sout: IOMUXC_GPIO_EMC_B1_28_LPSPI6_SOUT { 4546 pinmux = <0x42a10080 10 0x42a10668 1 0x42a102c8>; 4547 pin-pdrv; 4548 }; 4549 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_lpuart6_dtr_b: IOMUXC_GPIO_EMC_B1_28_LPUART6_DTR_B { 4550 pinmux = <0x42a10080 9 0x0 0 0x42a102c8>; 4551 pin-pdrv; 4552 }; 4553 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_semc_we: IOMUXC_GPIO_EMC_B1_28_SEMC_WE { 4554 pinmux = <0x42a10080 0 0x0 0 0x42a102c8>; 4555 pin-pdrv; 4556 }; 4557 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_sramc_adv: IOMUXC_GPIO_EMC_B1_28_SRAMC_ADV { 4558 pinmux = <0x42a10080 12 0x0 0 0x42a102c8>; 4559 pin-pdrv; 4560 }; 4561 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_xbar_inout12: IOMUXC_GPIO_EMC_B1_28_XBAR_INOUT12 { 4562 pinmux = <0x42a10080 2 0x0 0 0x42a102c8>; 4563 pin-pdrv; 4564 }; 4565 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_ecat_pt1_tx_clk: IOMUXC_GPIO_EMC_B1_29_ECAT_PT1_TX_CLK { 4566 pinmux = <0x42a10084 6 0x42a104e8 0 0x42a102cc>; 4567 pin-pdrv; 4568 }; 4569 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_eth2_tx_clk: IOMUXC_GPIO_EMC_B1_29_ETH2_TX_CLK { 4570 pinmux = <0x42a10084 4 0x42a10814 1 0x42a102cc>; 4571 pin-pdrv; 4572 }; 4573 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_flexpwm1_pwm2_a: IOMUXC_GPIO_EMC_B1_29_FLEXPWM1_PWM2_A { 4574 pinmux = <0x42a10084 1 0x42a104fc 0 0x42a102cc>; 4575 pin-pdrv; 4576 }; 4577 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_flexspi2_b_dqs: IOMUXC_GPIO_EMC_B1_29_FLEXSPI2_B_DQS { 4578 pinmux = <0x42a10084 3 0x42a10574 1 0x42a102cc>; 4579 pin-pdrv; 4580 }; 4581 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_gpio2_io29: IOMUXC_GPIO_EMC_B1_29_GPIO2_IO29 { 4582 pinmux = <0x42a10084 5 0x0 0 0x42a102cc>; 4583 pin-pdrv; 4584 }; 4585 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_lpspi6_pcs0: IOMUXC_GPIO_EMC_B1_29_LPSPI6_PCS0 { 4586 pinmux = <0x42a10084 10 0x42a10650 1 0x42a102cc>; 4587 pin-pdrv; 4588 }; 4589 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_lpuart6_dcd_b: IOMUXC_GPIO_EMC_B1_29_LPUART6_DCD_B { 4590 pinmux = <0x42a10084 9 0x42a106a8 0 0x42a102cc>; 4591 pin-pdrv; 4592 }; 4593 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_semc_cs0: IOMUXC_GPIO_EMC_B1_29_SEMC_CS0 { 4594 pinmux = <0x42a10084 0 0x0 0 0x42a102cc>; 4595 pin-pdrv; 4596 }; 4597 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_sramc_cs0: IOMUXC_GPIO_EMC_B1_29_SRAMC_CS0 { 4598 pinmux = <0x42a10084 12 0x0 0 0x42a102cc>; 4599 pin-pdrv; 4600 }; 4601 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_xbar_inout13: IOMUXC_GPIO_EMC_B1_29_XBAR_INOUT13 { 4602 pinmux = <0x42a10084 2 0x0 0 0x42a102cc>; 4603 pin-pdrv; 4604 }; 4605 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_ecat_pt1_rxd_0: IOMUXC_GPIO_EMC_B1_30_ECAT_PT1_RXD_0 { 4606 pinmux = <0x42a10088 6 0x42a104b8 0 0x42a102d0>; 4607 pin-pdrv; 4608 }; 4609 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_eth2_rx_data0: IOMUXC_GPIO_EMC_B1_30_ETH2_RX_DATA0 { 4610 pinmux = <0x42a10088 4 0x42a10804 1 0x42a102d0>; 4611 pin-pdrv; 4612 }; 4613 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_flexpwm3_pwm0_a: IOMUXC_GPIO_EMC_B1_30_FLEXPWM3_PWM0_A { 4614 pinmux = <0x42a10088 1 0x42a10524 0 0x42a102d0>; 4615 pin-pdrv; 4616 }; 4617 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_flexspi2_b_data3: IOMUXC_GPIO_EMC_B1_30_FLEXSPI2_B_DATA3 { 4618 pinmux = <0x42a10088 3 0x42a10594 1 0x42a102d0>; 4619 pin-pdrv; 4620 }; 4621 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_gpio2_io30: IOMUXC_GPIO_EMC_B1_30_GPIO2_IO30 { 4622 pinmux = <0x42a10088 5 0x0 0 0x42a102d0>; 4623 pin-pdrv; 4624 }; 4625 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_lpspi6_pcs1: IOMUXC_GPIO_EMC_B1_30_LPSPI6_PCS1 { 4626 pinmux = <0x42a10088 10 0x42a10654 1 0x42a102d0>; 4627 pin-pdrv; 4628 }; 4629 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_lpuart6_dsr_b: IOMUXC_GPIO_EMC_B1_30_LPUART6_DSR_B { 4630 pinmux = <0x42a10088 9 0x42a106ac 0 0x42a102d0>; 4631 pin-pdrv; 4632 }; 4633 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_semc_data08: IOMUXC_GPIO_EMC_B1_30_SEMC_DATA08 { 4634 pinmux = <0x42a10088 0 0x0 0 0x42a102d0>; 4635 pin-pdrv; 4636 }; 4637 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_sramc_data_08: IOMUXC_GPIO_EMC_B1_30_SRAMC_DATA_08 { 4638 pinmux = <0x42a10088 12 0x0 0 0x42a102d0>; 4639 pin-pdrv; 4640 }; 4641 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_xbar_inout14: IOMUXC_GPIO_EMC_B1_30_XBAR_INOUT14 { 4642 pinmux = <0x42a10088 2 0x42a10934 0 0x42a102d0>; 4643 pin-pdrv; 4644 }; 4645 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_ecat_pt1_rxd_1: IOMUXC_GPIO_EMC_B1_31_ECAT_PT1_RXD_1 { 4646 pinmux = <0x42a1008c 6 0x42a104c0 0 0x42a102d4>; 4647 pin-pdrv; 4648 }; 4649 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_eth2_rx_data1: IOMUXC_GPIO_EMC_B1_31_ETH2_RX_DATA1 { 4650 pinmux = <0x42a1008c 4 0x42a10808 1 0x42a102d4>; 4651 pin-pdrv; 4652 }; 4653 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_flexpwm3_pwm0_b: IOMUXC_GPIO_EMC_B1_31_FLEXPWM3_PWM0_B { 4654 pinmux = <0x42a1008c 1 0x42a10534 0 0x42a102d4>; 4655 pin-pdrv; 4656 }; 4657 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_flexspi2_b_data2: IOMUXC_GPIO_EMC_B1_31_FLEXSPI2_B_DATA2 { 4658 pinmux = <0x42a1008c 3 0x42a10590 1 0x42a102d4>; 4659 pin-pdrv; 4660 }; 4661 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_gpio2_io31: IOMUXC_GPIO_EMC_B1_31_GPIO2_IO31 { 4662 pinmux = <0x42a1008c 5 0x0 0 0x42a102d4>; 4663 pin-pdrv; 4664 }; 4665 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_lpspi5_sck: IOMUXC_GPIO_EMC_B1_31_LPSPI5_SCK { 4666 pinmux = <0x42a1008c 9 0x42a10644 0 0x42a102d4>; 4667 pin-pdrv; 4668 }; 4669 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_lpspi6_pcs2: IOMUXC_GPIO_EMC_B1_31_LPSPI6_PCS2 { 4670 pinmux = <0x42a1008c 10 0x42a10658 1 0x42a102d4>; 4671 pin-pdrv; 4672 }; 4673 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_lpuart6_txd: IOMUXC_GPIO_EMC_B1_31_LPUART6_TXD { 4674 pinmux = <0x42a1008c 2 0x42a106b8 0 0x42a102d4>; 4675 pin-pdrv; 4676 }; 4677 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_semc_data09: IOMUXC_GPIO_EMC_B1_31_SEMC_DATA09 { 4678 pinmux = <0x42a1008c 0 0x0 0 0x42a102d4>; 4679 pin-pdrv; 4680 }; 4681 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_sramc_data_09: IOMUXC_GPIO_EMC_B1_31_SRAMC_DATA_09 { 4682 pinmux = <0x42a1008c 12 0x0 0 0x42a102d4>; 4683 pin-pdrv; 4684 }; 4685 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_ecat_pt1_rx_dv: IOMUXC_GPIO_EMC_B1_32_ECAT_PT1_RX_DV { 4686 pinmux = <0x42a10090 6 0x42a104d8 0 0x42a102d8>; 4687 pin-pdrv; 4688 }; 4689 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_eth2_rx_en: IOMUXC_GPIO_EMC_B1_32_ETH2_RX_EN { 4690 pinmux = <0x42a10090 4 0x42a107fc 1 0x42a102d8>; 4691 pin-pdrv; 4692 }; 4693 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_flexpwm3_pwm1_a: IOMUXC_GPIO_EMC_B1_32_FLEXPWM3_PWM1_A { 4694 pinmux = <0x42a10090 1 0x42a10528 0 0x42a102d8>; 4695 pin-pdrv; 4696 }; 4697 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_flexspi2_b_data1: IOMUXC_GPIO_EMC_B1_32_FLEXSPI2_B_DATA1 { 4698 pinmux = <0x42a10090 3 0x42a1058c 1 0x42a102d8>; 4699 pin-pdrv; 4700 }; 4701 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_gpio3_io00: IOMUXC_GPIO_EMC_B1_32_GPIO3_IO00 { 4702 pinmux = <0x42a10090 5 0x0 0 0x42a102d8>; 4703 pin-pdrv; 4704 }; 4705 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_lpspi5_sout: IOMUXC_GPIO_EMC_B1_32_LPSPI5_SOUT { 4706 pinmux = <0x42a10090 9 0x42a1064c 0 0x42a102d8>; 4707 pin-pdrv; 4708 }; 4709 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_lpspi6_pcs3: IOMUXC_GPIO_EMC_B1_32_LPSPI6_PCS3 { 4710 pinmux = <0x42a10090 10 0x42a1065c 0 0x42a102d8>; 4711 pin-pdrv; 4712 }; 4713 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_lpuart6_rxd: IOMUXC_GPIO_EMC_B1_32_LPUART6_RXD { 4714 pinmux = <0x42a10090 2 0x42a106b4 0 0x42a102d8>; 4715 pin-pdrv; 4716 }; 4717 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_semc_data10: IOMUXC_GPIO_EMC_B1_32_SEMC_DATA10 { 4718 pinmux = <0x42a10090 0 0x0 0 0x42a102d8>; 4719 pin-pdrv; 4720 }; 4721 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_sramc_data_10: IOMUXC_GPIO_EMC_B1_32_SRAMC_DATA_10 { 4722 pinmux = <0x42a10090 12 0x0 0 0x42a102d8>; 4723 pin-pdrv; 4724 }; 4725 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_ecat_pt1_rx_er: IOMUXC_GPIO_EMC_B1_33_ECAT_PT1_RX_ER { 4726 pinmux = <0x42a10094 6 0x42a104e0 0 0x42a102dc>; 4727 pin-pdrv; 4728 }; 4729 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_eth2_rx_clk: IOMUXC_GPIO_EMC_B1_33_ETH2_RX_CLK { 4730 pinmux = <0x42a10094 10 0x42a107f8 1 0x42a102dc>; 4731 pin-pdrv; 4732 }; 4733 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_eth2_rx_er: IOMUXC_GPIO_EMC_B1_33_ETH2_RX_ER { 4734 pinmux = <0x42a10094 4 0x42a10800 0 0x42a102dc>; 4735 pin-pdrv; 4736 }; 4737 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_flexpwm3_pwm1_b: IOMUXC_GPIO_EMC_B1_33_FLEXPWM3_PWM1_B { 4738 pinmux = <0x42a10094 1 0x42a10538 0 0x42a102dc>; 4739 pin-pdrv; 4740 }; 4741 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_flexspi2_b_data0: IOMUXC_GPIO_EMC_B1_33_FLEXSPI2_B_DATA0 { 4742 pinmux = <0x42a10094 3 0x42a10588 1 0x42a102dc>; 4743 pin-pdrv; 4744 }; 4745 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_gpio3_io01: IOMUXC_GPIO_EMC_B1_33_GPIO3_IO01 { 4746 pinmux = <0x42a10094 5 0x0 0 0x42a102dc>; 4747 pin-pdrv; 4748 }; 4749 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_lpspi5_sin: IOMUXC_GPIO_EMC_B1_33_LPSPI5_SIN { 4750 pinmux = <0x42a10094 9 0x42a10648 0 0x42a102dc>; 4751 pin-pdrv; 4752 }; 4753 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_lpuart6_cts_b: IOMUXC_GPIO_EMC_B1_33_LPUART6_CTS_B { 4754 pinmux = <0x42a10094 2 0x42a106a4 0 0x42a102dc>; 4755 pin-pdrv; 4756 }; 4757 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_semc_data11: IOMUXC_GPIO_EMC_B1_33_SEMC_DATA11 { 4758 pinmux = <0x42a10094 0 0x0 0 0x42a102dc>; 4759 pin-pdrv; 4760 }; 4761 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_sramc_data_11: IOMUXC_GPIO_EMC_B1_33_SRAMC_DATA_11 { 4762 pinmux = <0x42a10094 12 0x0 0 0x42a102dc>; 4763 pin-pdrv; 4764 }; 4765 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_ecat_pt1_rxd_2: IOMUXC_GPIO_EMC_B1_34_ECAT_PT1_RXD_2 { 4766 pinmux = <0x42a10098 6 0x42a104c8 0 0x42a102e0>; 4767 pin-pdrv; 4768 }; 4769 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_eth0_tx_data0: IOMUXC_GPIO_EMC_B1_34_ETH0_TX_DATA0 { 4770 pinmux = <0x42a10098 9 0x0 0 0x42a102e0>; 4771 pin-pdrv; 4772 }; 4773 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_eth2_rx_data2: IOMUXC_GPIO_EMC_B1_34_ETH2_RX_DATA2 { 4774 pinmux = <0x42a10098 4 0x42a1080c 1 0x42a102e0>; 4775 pin-pdrv; 4776 }; 4777 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_flexpwm3_pwm2_b: IOMUXC_GPIO_EMC_B1_34_FLEXPWM3_PWM2_B { 4778 pinmux = <0x42a10098 1 0x42a1053c 0 0x42a102e0>; 4779 pin-pdrv; 4780 }; 4781 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_flexspi2_b_sclk: IOMUXC_GPIO_EMC_B1_34_FLEXSPI2_B_SCLK { 4782 pinmux = <0x42a10098 3 0x42a1059c 0 0x42a102e0>; 4783 pin-pdrv; 4784 }; 4785 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_gpio3_io02: IOMUXC_GPIO_EMC_B1_34_GPIO3_IO02 { 4786 pinmux = <0x42a10098 5 0x0 0 0x42a102e0>; 4787 pin-pdrv; 4788 }; 4789 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_lpspi5_pcs0: IOMUXC_GPIO_EMC_B1_34_LPSPI5_PCS0 { 4790 pinmux = <0x42a10098 10 0x42a10634 0 0x42a102e0>; 4791 pin-pdrv; 4792 }; 4793 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_lpuart6_rts_b: IOMUXC_GPIO_EMC_B1_34_LPUART6_RTS_B { 4794 pinmux = <0x42a10098 2 0x0 0 0x42a102e0>; 4795 pin-pdrv; 4796 }; 4797 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_semc_data12: IOMUXC_GPIO_EMC_B1_34_SEMC_DATA12 { 4798 pinmux = <0x42a10098 0 0x0 0 0x42a102e0>; 4799 pin-pdrv; 4800 }; 4801 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_sramc_data_12: IOMUXC_GPIO_EMC_B1_34_SRAMC_DATA_12 { 4802 pinmux = <0x42a10098 12 0x0 0 0x42a102e0>; 4803 pin-pdrv; 4804 }; 4805 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_ecat_pt1_rxd_3: IOMUXC_GPIO_EMC_B1_35_ECAT_PT1_RXD_3 { 4806 pinmux = <0x42a1009c 6 0x42a104d0 0 0x42a102e4>; 4807 pin-pdrv; 4808 }; 4809 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_eth0_tx_data1: IOMUXC_GPIO_EMC_B1_35_ETH0_TX_DATA1 { 4810 pinmux = <0x42a1009c 9 0x0 0 0x42a102e4>; 4811 pin-pdrv; 4812 }; 4813 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_eth2_rx_data3: IOMUXC_GPIO_EMC_B1_35_ETH2_RX_DATA3 { 4814 pinmux = <0x42a1009c 4 0x42a10810 1 0x42a102e4>; 4815 pin-pdrv; 4816 }; 4817 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_flexpwm3_pwm2_a: IOMUXC_GPIO_EMC_B1_35_FLEXPWM3_PWM2_A { 4818 pinmux = <0x42a1009c 1 0x42a1052c 0 0x42a102e4>; 4819 pin-pdrv; 4820 }; 4821 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_flexspi2_a_data0: IOMUXC_GPIO_EMC_B1_35_FLEXSPI2_A_DATA0 { 4822 pinmux = <0x42a1009c 3 0x42a10578 0 0x42a102e4>; 4823 pin-pdrv; 4824 }; 4825 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_gpio3_io03: IOMUXC_GPIO_EMC_B1_35_GPIO3_IO03 { 4826 pinmux = <0x42a1009c 5 0x0 0 0x42a102e4>; 4827 pin-pdrv; 4828 }; 4829 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_lpspi5_pcs1: IOMUXC_GPIO_EMC_B1_35_LPSPI5_PCS1 { 4830 pinmux = <0x42a1009c 10 0x42a10638 0 0x42a102e4>; 4831 pin-pdrv; 4832 }; 4833 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_lpuart5_txd: IOMUXC_GPIO_EMC_B1_35_LPUART5_TXD { 4834 pinmux = <0x42a1009c 2 0x42a106a0 1 0x42a102e4>; 4835 pin-pdrv; 4836 }; 4837 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_semc_data13: IOMUXC_GPIO_EMC_B1_35_SEMC_DATA13 { 4838 pinmux = <0x42a1009c 0 0x0 0 0x42a102e4>; 4839 pin-pdrv; 4840 }; 4841 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_sramc_data_13: IOMUXC_GPIO_EMC_B1_35_SRAMC_DATA_13 { 4842 pinmux = <0x42a1009c 12 0x0 0 0x42a102e4>; 4843 pin-pdrv; 4844 }; 4845 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_ecat_pt1_txd_3: IOMUXC_GPIO_EMC_B1_36_ECAT_PT1_TXD_3 { 4846 pinmux = <0x42a100a0 6 0x0 0 0x42a102e8>; 4847 pin-pdrv; 4848 }; 4849 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_eth0_tx_en: IOMUXC_GPIO_EMC_B1_36_ETH0_TX_EN { 4850 pinmux = <0x42a100a0 9 0x0 0 0x42a102e8>; 4851 pin-pdrv; 4852 }; 4853 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_eth2_tx_data3: IOMUXC_GPIO_EMC_B1_36_ETH2_TX_DATA3 { 4854 pinmux = <0x42a100a0 4 0x0 0 0x42a102e8>; 4855 pin-pdrv; 4856 }; 4857 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_flexpwm1_pwm0_a: IOMUXC_GPIO_EMC_B1_36_FLEXPWM1_PWM0_A { 4858 pinmux = <0x42a100a0 1 0x42a104f4 1 0x42a102e8>; 4859 pin-pdrv; 4860 }; 4861 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_flexspi2_a_data1: IOMUXC_GPIO_EMC_B1_36_FLEXSPI2_A_DATA1 { 4862 pinmux = <0x42a100a0 3 0x42a1057c 0 0x42a102e8>; 4863 pin-pdrv; 4864 }; 4865 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_gpio3_io04: IOMUXC_GPIO_EMC_B1_36_GPIO3_IO04 { 4866 pinmux = <0x42a100a0 5 0x0 0 0x42a102e8>; 4867 pin-pdrv; 4868 }; 4869 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_lpuart5_rxd: IOMUXC_GPIO_EMC_B1_36_LPUART5_RXD { 4870 pinmux = <0x42a100a0 2 0x42a1069c 1 0x42a102e8>; 4871 pin-pdrv; 4872 }; 4873 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_semc_data14: IOMUXC_GPIO_EMC_B1_36_SEMC_DATA14 { 4874 pinmux = <0x42a100a0 0 0x0 0 0x42a102e8>; 4875 pin-pdrv; 4876 }; 4877 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_sramc_data_14: IOMUXC_GPIO_EMC_B1_36_SRAMC_DATA_14 { 4878 pinmux = <0x42a100a0 12 0x0 0 0x42a102e8>; 4879 pin-pdrv; 4880 }; 4881 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_ecat_pt1_txd_2: IOMUXC_GPIO_EMC_B1_37_ECAT_PT1_TXD_2 { 4882 pinmux = <0x42a100a4 6 0x0 0 0x42a102ec>; 4883 pin-pdrv; 4884 }; 4885 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_eth0_tx_clk: IOMUXC_GPIO_EMC_B1_37_ETH0_TX_CLK { 4886 pinmux = <0x42a100a4 9 0x42a107f4 0 0x42a102ec>; 4887 pin-pdrv; 4888 }; 4889 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_eth2_tx_data2: IOMUXC_GPIO_EMC_B1_37_ETH2_TX_DATA2 { 4890 pinmux = <0x42a100a4 4 0x0 0 0x42a102ec>; 4891 pin-pdrv; 4892 }; 4893 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_flexpwm1_pwm0_b: IOMUXC_GPIO_EMC_B1_37_FLEXPWM1_PWM0_B { 4894 pinmux = <0x42a100a4 1 0x42a10500 1 0x42a102ec>; 4895 pin-pdrv; 4896 }; 4897 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_flexspi2_a_data2: IOMUXC_GPIO_EMC_B1_37_FLEXSPI2_A_DATA2 { 4898 pinmux = <0x42a100a4 3 0x42a10580 0 0x42a102ec>; 4899 pin-pdrv; 4900 }; 4901 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_gpio3_io05: IOMUXC_GPIO_EMC_B1_37_GPIO3_IO05 { 4902 pinmux = <0x42a100a4 5 0x0 0 0x42a102ec>; 4903 pin-pdrv; 4904 }; 4905 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_lpuart5_cts_b: IOMUXC_GPIO_EMC_B1_37_LPUART5_CTS_B { 4906 pinmux = <0x42a100a4 2 0x42a1068c 0 0x42a102ec>; 4907 pin-pdrv; 4908 }; 4909 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_semc_data15: IOMUXC_GPIO_EMC_B1_37_SEMC_DATA15 { 4910 pinmux = <0x42a100a4 0 0x0 0 0x42a102ec>; 4911 pin-pdrv; 4912 }; 4913 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_sramc_data_15: IOMUXC_GPIO_EMC_B1_37_SRAMC_DATA_15 { 4914 pinmux = <0x42a100a4 12 0x0 0 0x42a102ec>; 4915 pin-pdrv; 4916 }; 4917 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_ecat_pt1_rx_clk: IOMUXC_GPIO_EMC_B1_38_ECAT_PT1_RX_CLK { 4918 pinmux = <0x42a100a8 6 0x42a104b0 0 0x42a102f0>; 4919 pin-pdrv; 4920 }; 4921 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_eth0_rx_data0: IOMUXC_GPIO_EMC_B1_38_ETH0_RX_DATA0 { 4922 pinmux = <0x42a100a8 9 0x42a107e4 0 0x42a102f0>; 4923 pin-pdrv; 4924 }; 4925 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_eth2_rx_clk: IOMUXC_GPIO_EMC_B1_38_ETH2_RX_CLK { 4926 pinmux = <0x42a100a8 4 0x42a107f8 2 0x42a102f0>; 4927 pin-pdrv; 4928 }; 4929 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_flexpwm1_pwm3_b: IOMUXC_GPIO_EMC_B1_38_FLEXPWM1_PWM3_B { 4930 pinmux = <0x42a100a8 1 0x0 0 0x42a102f0>; 4931 pin-pdrv; 4932 }; 4933 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_flexspi2_a_data3: IOMUXC_GPIO_EMC_B1_38_FLEXSPI2_A_DATA3 { 4934 pinmux = <0x42a100a8 3 0x42a10584 0 0x42a102f0>; 4935 pin-pdrv; 4936 }; 4937 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_gpio3_io06: IOMUXC_GPIO_EMC_B1_38_GPIO3_IO06 { 4938 pinmux = <0x42a100a8 5 0x0 0 0x42a102f0>; 4939 pin-pdrv; 4940 }; 4941 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_lpuart5_rts_b: IOMUXC_GPIO_EMC_B1_38_LPUART5_RTS_B { 4942 pinmux = <0x42a100a8 2 0x0 0 0x42a102f0>; 4943 pin-pdrv; 4944 }; 4945 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_semc_dm1: IOMUXC_GPIO_EMC_B1_38_SEMC_DM1 { 4946 pinmux = <0x42a100a8 0 0x0 0 0x42a102f0>; 4947 pin-pdrv; 4948 }; 4949 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_sramc_ubb: IOMUXC_GPIO_EMC_B1_38_SRAMC_UBB { 4950 pinmux = <0x42a100a8 12 0x0 0 0x42a102f0>; 4951 pin-pdrv; 4952 }; 4953 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_eth0_rx_data1: IOMUXC_GPIO_EMC_B1_39_ETH0_RX_DATA1 { 4954 pinmux = <0x42a100ac 9 0x42a107e8 0 0x42a102f4>; 4955 pin-pdrv; 4956 }; 4957 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_eth2_tx_er: IOMUXC_GPIO_EMC_B1_39_ETH2_TX_ER { 4958 pinmux = <0x42a100ac 4 0x0 0 0x42a102f4>; 4959 pin-pdrv; 4960 }; 4961 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_flexpwm1_pwm3_a: IOMUXC_GPIO_EMC_B1_39_FLEXPWM1_PWM3_A { 4962 pinmux = <0x42a100ac 1 0x0 0 0x42a102f4>; 4963 pin-pdrv; 4964 }; 4965 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_flexspi2_a_ss0_b: IOMUXC_GPIO_EMC_B1_39_FLEXSPI2_A_SS0_B { 4966 pinmux = <0x42a100ac 3 0x0 0 0x42a102f4>; 4967 pin-pdrv; 4968 }; 4969 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_gpio3_io07: IOMUXC_GPIO_EMC_B1_39_GPIO3_IO07 { 4970 pinmux = <0x42a100ac 5 0x0 0 0x42a102f4>; 4971 pin-pdrv; 4972 }; 4973 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_qtimer2_timer1: IOMUXC_GPIO_EMC_B1_39_QTIMER2_TIMER1 { 4974 pinmux = <0x42a100ac 6 0x42a10868 0 0x42a102f4>; 4975 pin-pdrv; 4976 }; 4977 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_semc_dqs: IOMUXC_GPIO_EMC_B1_39_SEMC_DQS { 4978 pinmux = <0x42a100ac 0 0x0 0 0x42a102f4>; 4979 pin-pdrv; 4980 }; 4981 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_sramc_cs1: IOMUXC_GPIO_EMC_B1_39_SRAMC_CS1 { 4982 pinmux = <0x42a100ac 12 0x0 0 0x42a102f4>; 4983 pin-pdrv; 4984 }; 4985 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_xbar_inout15: IOMUXC_GPIO_EMC_B1_39_XBAR_INOUT15 { 4986 pinmux = <0x42a100ac 2 0x42a10938 0 0x42a102f4>; 4987 pin-pdrv; 4988 }; 4989 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_eth0_rx_en: IOMUXC_GPIO_EMC_B1_40_ETH0_RX_EN { 4990 pinmux = <0x42a100b0 9 0x42a107dc 0 0x42a102f8>; 4991 pin-pdrv; 4992 }; 4993 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_eth2_crs: IOMUXC_GPIO_EMC_B1_40_ETH2_CRS { 4994 pinmux = <0x42a100b0 4 0x42a107a0 1 0x42a102f8>; 4995 pin-pdrv; 4996 }; 4997 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_eth2_mdc: IOMUXC_GPIO_EMC_B1_40_ETH2_MDC { 4998 pinmux = <0x42a100b0 2 0x42a107a4 1 0x42a102f8>; 4999 pin-pdrv; 5000 }; 5001 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_flexspi2_a_dqs: IOMUXC_GPIO_EMC_B1_40_FLEXSPI2_A_DQS { 5002 pinmux = <0x42a100b0 3 0x42a10570 0 0x42a102f8>; 5003 pin-pdrv; 5004 }; 5005 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_gpio3_io08: IOMUXC_GPIO_EMC_B1_40_GPIO3_IO08 { 5006 pinmux = <0x42a100b0 5 0x0 0 0x42a102f8>; 5007 pin-pdrv; 5008 }; 5009 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_netc_emdc: IOMUXC_GPIO_EMC_B1_40_NETC_EMDC { 5010 pinmux = <0x42a100b0 1 0x0 0 0x42a102f8>; 5011 pin-pdrv; 5012 }; 5013 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_qtimer3_timer1: IOMUXC_GPIO_EMC_B1_40_QTIMER3_TIMER1 { 5014 pinmux = <0x42a100b0 6 0x42a10874 0 0x42a102f8>; 5015 pin-pdrv; 5016 }; 5017 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_semc_rdy: IOMUXC_GPIO_EMC_B1_40_SEMC_RDY { 5018 pinmux = <0x42a100b0 0 0x0 0 0x42a102f8>; 5019 pin-pdrv; 5020 }; 5021 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_sramc_cs2: IOMUXC_GPIO_EMC_B1_40_SRAMC_CS2 { 5022 pinmux = <0x42a100b0 12 0x0 0 0x42a102f8>; 5023 pin-pdrv; 5024 }; 5025 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_eth0_rx_er: IOMUXC_GPIO_EMC_B1_41_ETH0_RX_ER { 5026 pinmux = <0x42a100b4 9 0x42a107e0 0 0x42a102fc>; 5027 pin-pdrv; 5028 }; 5029 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_eth2_col: IOMUXC_GPIO_EMC_B1_41_ETH2_COL { 5030 pinmux = <0x42a100b4 4 0x42a1079c 1 0x42a102fc>; 5031 pin-pdrv; 5032 }; 5033 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_eth2_mdio: IOMUXC_GPIO_EMC_B1_41_ETH2_MDIO { 5034 pinmux = <0x42a100b4 2 0x42a107a8 1 0x42a102fc>; 5035 pin-pdrv; 5036 }; 5037 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_flexspi2_a_sclk: IOMUXC_GPIO_EMC_B1_41_FLEXSPI2_A_SCLK { 5038 pinmux = <0x42a100b4 3 0x42a10598 0 0x42a102fc>; 5039 pin-pdrv; 5040 }; 5041 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_gpio3_io09: IOMUXC_GPIO_EMC_B1_41_GPIO3_IO09 { 5042 pinmux = <0x42a100b4 5 0x0 0 0x42a102fc>; 5043 pin-pdrv; 5044 }; 5045 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_netc_emdio: IOMUXC_GPIO_EMC_B1_41_NETC_EMDIO { 5046 pinmux = <0x42a100b4 1 0x42a10798 1 0x42a102fc>; 5047 pin-pdrv; 5048 }; 5049 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_qtimer4_timer1: IOMUXC_GPIO_EMC_B1_41_QTIMER4_TIMER1 { 5050 pinmux = <0x42a100b4 6 0x42a10880 0 0x42a102fc>; 5051 pin-pdrv; 5052 }; 5053 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_semc_csx0: IOMUXC_GPIO_EMC_B1_41_SEMC_CSX0 { 5054 pinmux = <0x42a100b4 0 0x0 0 0x42a102fc>; 5055 pin-pdrv; 5056 }; 5057 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_sramc_cs3: IOMUXC_GPIO_EMC_B1_41_SRAMC_CS3 { 5058 pinmux = <0x42a100b4 12 0x0 0 0x42a102fc>; 5059 pin-pdrv; 5060 }; 5061 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_ccm_enet_ref_clk_25m: IOMUXC_GPIO_EMC_B2_00_CCM_ENET_REF_CLK_25M { 5062 pinmux = <0x42a100b8 1 0x0 0 0x42a10300>; 5063 pin-pdrv; 5064 }; 5065 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_ecat_pt0_rx_clk: IOMUXC_GPIO_EMC_B2_00_ECAT_PT0_RX_CLK { 5066 pinmux = <0x42a100b8 12 0x42a104ac 1 0x42a10300>; 5067 pin-pdrv; 5068 }; 5069 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_eth0_rx_clk: IOMUXC_GPIO_EMC_B2_00_ETH0_RX_CLK { 5070 pinmux = <0x42a100b8 4 0x42a107d8 0 0x42a10300>; 5071 pin-pdrv; 5072 }; 5073 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_flexpwm3_pwm0_a: IOMUXC_GPIO_EMC_B2_00_FLEXPWM3_PWM0_A { 5074 pinmux = <0x42a100b8 10 0x42a10524 1 0x42a10300>; 5075 pin-pdrv; 5076 }; 5077 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_gpio3_io10: IOMUXC_GPIO_EMC_B2_00_GPIO3_IO10 { 5078 pinmux = <0x42a100b8 5 0x0 0 0x42a10300>; 5079 pin-pdrv; 5080 }; 5081 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_lpi2c3_scl: IOMUXC_GPIO_EMC_B2_00_LPI2C3_SCL { 5082 pinmux = <0x42a100b8 9 0x42a105e8 0 0x42a10300>; 5083 pin-pdrv; 5084 }; 5085 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_lpspi5_sck: IOMUXC_GPIO_EMC_B2_00_LPSPI5_SCK { 5086 pinmux = <0x42a100b8 8 0x42a10644 1 0x42a10300>; 5087 pin-pdrv; 5088 }; 5089 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_netc_emdc: IOMUXC_GPIO_EMC_B2_00_NETC_EMDC { 5090 pinmux = <0x42a100b8 3 0x0 0 0x42a10300>; 5091 pin-pdrv; 5092 }; 5093 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_qtimer5_timer1: IOMUXC_GPIO_EMC_B2_00_QTIMER5_TIMER1 { 5094 pinmux = <0x42a100b8 2 0x42a1088c 0 0x42a10300>; 5095 pin-pdrv; 5096 }; 5097 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_semc_data16: IOMUXC_GPIO_EMC_B2_00_SEMC_DATA16 { 5098 pinmux = <0x42a100b8 0 0x0 0 0x42a10300>; 5099 pin-pdrv; 5100 }; 5101 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_xbar_inout20: IOMUXC_GPIO_EMC_B2_00_XBAR_INOUT20 { 5102 pinmux = <0x42a100b8 6 0x42a10948 0 0x42a10300>; 5103 pin-pdrv; 5104 }; 5105 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_ecat_pt0_rxd_2: IOMUXC_GPIO_EMC_B2_01_ECAT_PT0_RXD_2 { 5106 pinmux = <0x42a100bc 12 0x42a104c4 1 0x42a10304>; 5107 pin-pdrv; 5108 }; 5109 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_eth0_rx_data2: IOMUXC_GPIO_EMC_B2_01_ETH0_RX_DATA2 { 5110 pinmux = <0x42a100bc 4 0x42a107ec 0 0x42a10304>; 5111 pin-pdrv; 5112 }; 5113 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_flexpwm3_pwm0_b: IOMUXC_GPIO_EMC_B2_01_FLEXPWM3_PWM0_B { 5114 pinmux = <0x42a100bc 10 0x42a10534 1 0x42a10304>; 5115 pin-pdrv; 5116 }; 5117 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_gpio3_io11: IOMUXC_GPIO_EMC_B2_01_GPIO3_IO11 { 5118 pinmux = <0x42a100bc 5 0x0 0 0x42a10304>; 5119 pin-pdrv; 5120 }; 5121 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_lpi2c3_sda: IOMUXC_GPIO_EMC_B2_01_LPI2C3_SDA { 5122 pinmux = <0x42a100bc 9 0x42a105ec 0 0x42a10304>; 5123 pin-pdrv; 5124 }; 5125 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_lpspi5_pcs0: IOMUXC_GPIO_EMC_B2_01_LPSPI5_PCS0 { 5126 pinmux = <0x42a100bc 8 0x42a10634 1 0x42a10304>; 5127 pin-pdrv; 5128 }; 5129 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_netc_emdio: IOMUXC_GPIO_EMC_B2_01_NETC_EMDIO { 5130 pinmux = <0x42a100bc 3 0x42a10798 2 0x42a10304>; 5131 pin-pdrv; 5132 }; 5133 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_qtimer6_timer1: IOMUXC_GPIO_EMC_B2_01_QTIMER6_TIMER1 { 5134 pinmux = <0x42a100bc 2 0x42a10898 0 0x42a10304>; 5135 pin-pdrv; 5136 }; 5137 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_semc_data17: IOMUXC_GPIO_EMC_B2_01_SEMC_DATA17 { 5138 pinmux = <0x42a100bc 0 0x0 0 0x42a10304>; 5139 pin-pdrv; 5140 }; 5141 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_usdhc2_cd_b: IOMUXC_GPIO_EMC_B2_01_USDHC2_CD_B { 5142 pinmux = <0x42a100bc 1 0x42a1092c 0 0x42a10304>; 5143 pin-pdrv; 5144 }; 5145 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_xbar_inout21: IOMUXC_GPIO_EMC_B2_01_XBAR_INOUT21 { 5146 pinmux = <0x42a100bc 6 0x42a1094c 0 0x42a10304>; 5147 pin-pdrv; 5148 }; 5149 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_ccm_clko1: IOMUXC_GPIO_EMC_B2_02_CCM_CLKO1 { 5150 pinmux = <0x42a100c0 9 0x0 0 0x42a10308>; 5151 pin-pdrv; 5152 }; 5153 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_ecat_pt0_rxd_3: IOMUXC_GPIO_EMC_B2_02_ECAT_PT0_RXD_3 { 5154 pinmux = <0x42a100c0 12 0x42a104cc 1 0x42a10308>; 5155 pin-pdrv; 5156 }; 5157 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_eth0_rx_data3: IOMUXC_GPIO_EMC_B2_02_ETH0_RX_DATA3 { 5158 pinmux = <0x42a100c0 4 0x42a107f0 0 0x42a10308>; 5159 pin-pdrv; 5160 }; 5161 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_flexpwm3_pwm1_a: IOMUXC_GPIO_EMC_B2_02_FLEXPWM3_PWM1_A { 5162 pinmux = <0x42a100c0 10 0x42a10528 1 0x42a10308>; 5163 pin-pdrv; 5164 }; 5165 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_gpio3_io12: IOMUXC_GPIO_EMC_B2_02_GPIO3_IO12 { 5166 pinmux = <0x42a100c0 5 0x0 0 0x42a10308>; 5167 pin-pdrv; 5168 }; 5169 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_lpspi5_sout: IOMUXC_GPIO_EMC_B2_02_LPSPI5_SOUT { 5170 pinmux = <0x42a100c0 8 0x42a1064c 1 0x42a10308>; 5171 pin-pdrv; 5172 }; 5173 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_qtimer7_timer1: IOMUXC_GPIO_EMC_B2_02_QTIMER7_TIMER1 { 5174 pinmux = <0x42a100c0 2 0x42a108a4 0 0x42a10308>; 5175 pin-pdrv; 5176 }; 5177 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_semc_data18: IOMUXC_GPIO_EMC_B2_02_SEMC_DATA18 { 5178 pinmux = <0x42a100c0 0 0x0 0 0x42a10308>; 5179 pin-pdrv; 5180 }; 5181 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_usdhc2_wp: IOMUXC_GPIO_EMC_B2_02_USDHC2_WP { 5182 pinmux = <0x42a100c0 1 0x42a10930 0 0x42a10308>; 5183 pin-pdrv; 5184 }; 5185 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_xbar_inout22: IOMUXC_GPIO_EMC_B2_02_XBAR_INOUT22 { 5186 pinmux = <0x42a100c0 6 0x42a10950 0 0x42a10308>; 5187 pin-pdrv; 5188 }; 5189 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_ecat_pt0_txd_2: IOMUXC_GPIO_EMC_B2_03_ECAT_PT0_TXD_2 { 5190 pinmux = <0x42a100c4 12 0x0 0 0x42a1030c>; 5191 pin-pdrv; 5192 }; 5193 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_eth0_tx_data2: IOMUXC_GPIO_EMC_B2_03_ETH0_TX_DATA2 { 5194 pinmux = <0x42a100c4 4 0x0 0 0x42a1030c>; 5195 pin-pdrv; 5196 }; 5197 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_eth3_crs: IOMUXC_GPIO_EMC_B2_03_ETH3_CRS { 5198 pinmux = <0x42a100c4 9 0x42a107b0 1 0x42a1030c>; 5199 pin-pdrv; 5200 }; 5201 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_flexpwm3_pwm1_b: IOMUXC_GPIO_EMC_B2_03_FLEXPWM3_PWM1_B { 5202 pinmux = <0x42a100c4 10 0x42a10538 1 0x42a1030c>; 5203 pin-pdrv; 5204 }; 5205 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_gpio3_io13: IOMUXC_GPIO_EMC_B2_03_GPIO3_IO13 { 5206 pinmux = <0x42a100c4 5 0x0 0 0x42a1030c>; 5207 pin-pdrv; 5208 }; 5209 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_lpspi5_sin: IOMUXC_GPIO_EMC_B2_03_LPSPI5_SIN { 5210 pinmux = <0x42a100c4 8 0x42a10648 1 0x42a1030c>; 5211 pin-pdrv; 5212 }; 5213 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_qtimer8_timer1: IOMUXC_GPIO_EMC_B2_03_QTIMER8_TIMER1 { 5214 pinmux = <0x42a100c4 2 0x42a108ac 0 0x42a1030c>; 5215 pin-pdrv; 5216 }; 5217 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_semc_data19: IOMUXC_GPIO_EMC_B2_03_SEMC_DATA19 { 5218 pinmux = <0x42a100c4 0 0x0 0 0x42a1030c>; 5219 pin-pdrv; 5220 }; 5221 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_usdhc2_vselect: IOMUXC_GPIO_EMC_B2_03_USDHC2_VSELECT { 5222 pinmux = <0x42a100c4 1 0x0 0 0x42a1030c>; 5223 pin-pdrv; 5224 }; 5225 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_xbar_inout23: IOMUXC_GPIO_EMC_B2_03_XBAR_INOUT23 { 5226 pinmux = <0x42a100c4 6 0x42a10954 0 0x42a1030c>; 5227 pin-pdrv; 5228 }; 5229 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_ecat_pt0_txd_3: IOMUXC_GPIO_EMC_B2_04_ECAT_PT0_TXD_3 { 5230 pinmux = <0x42a100c8 12 0x0 0 0x42a10310>; 5231 pin-pdrv; 5232 }; 5233 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_eth0_tx_data3: IOMUXC_GPIO_EMC_B2_04_ETH0_TX_DATA3 { 5234 pinmux = <0x42a100c8 4 0x0 0 0x42a10310>; 5235 pin-pdrv; 5236 }; 5237 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_eth3_col: IOMUXC_GPIO_EMC_B2_04_ETH3_COL { 5238 pinmux = <0x42a100c8 9 0x42a107ac 1 0x42a10310>; 5239 pin-pdrv; 5240 }; 5241 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_flexpwm3_pwm2_b: IOMUXC_GPIO_EMC_B2_04_FLEXPWM3_PWM2_B { 5242 pinmux = <0x42a100c8 10 0x42a1053c 1 0x42a10310>; 5243 pin-pdrv; 5244 }; 5245 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_gpio3_io14: IOMUXC_GPIO_EMC_B2_04_GPIO3_IO14 { 5246 pinmux = <0x42a100c8 5 0x0 0 0x42a10310>; 5247 pin-pdrv; 5248 }; 5249 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_lpspi3_sck: IOMUXC_GPIO_EMC_B2_04_LPSPI3_SCK { 5250 pinmux = <0x42a100c8 8 0x42a10618 0 0x42a10310>; 5251 pin-pdrv; 5252 }; 5253 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_sai2_mclk: IOMUXC_GPIO_EMC_B2_04_SAI2_MCLK { 5254 pinmux = <0x42a100c8 2 0x0 0 0x42a10310>; 5255 pin-pdrv; 5256 }; 5257 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_semc_data20: IOMUXC_GPIO_EMC_B2_04_SEMC_DATA20 { 5258 pinmux = <0x42a100c8 0 0x0 0 0x42a10310>; 5259 pin-pdrv; 5260 }; 5261 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_usdhc2_reset_b: IOMUXC_GPIO_EMC_B2_04_USDHC2_RESET_B { 5262 pinmux = <0x42a100c8 1 0x0 0 0x42a10310>; 5263 pin-pdrv; 5264 }; 5265 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_xbar_inout24: IOMUXC_GPIO_EMC_B2_04_XBAR_INOUT24 { 5266 pinmux = <0x42a100c8 6 0x42a10958 0 0x42a10310>; 5267 pin-pdrv; 5268 }; 5269 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_ecat_pt0_txd_0: IOMUXC_GPIO_EMC_B2_05_ECAT_PT0_TXD_0 { 5270 pinmux = <0x42a100cc 12 0x0 0 0x42a10314>; 5271 pin-pdrv; 5272 }; 5273 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_eth0_tx_data0: IOMUXC_GPIO_EMC_B2_05_ETH0_TX_DATA0 { 5274 pinmux = <0x42a100cc 3 0x0 0 0x42a10314>; 5275 pin-pdrv; 5276 }; 5277 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_eth3_tx_data0: IOMUXC_GPIO_EMC_B2_05_ETH3_TX_DATA0 { 5278 pinmux = <0x42a100cc 9 0x0 0 0x42a10314>; 5279 pin-pdrv; 5280 }; 5281 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_eth4_crs: IOMUXC_GPIO_EMC_B2_05_ETH4_CRS { 5282 pinmux = <0x42a100cc 4 0x42a107c0 1 0x42a10314>; 5283 pin-pdrv; 5284 }; 5285 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_eth4_mdc: IOMUXC_GPIO_EMC_B2_05_ETH4_MDC { 5286 pinmux = <0x42a100cc 1 0x42a107c4 1 0x42a10314>; 5287 pin-pdrv; 5288 }; 5289 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_flexpwm3_pwm2_a: IOMUXC_GPIO_EMC_B2_05_FLEXPWM3_PWM2_A { 5290 pinmux = <0x42a100cc 10 0x42a1052c 1 0x42a10314>; 5291 pin-pdrv; 5292 }; 5293 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_gpio3_io15: IOMUXC_GPIO_EMC_B2_05_GPIO3_IO15 { 5294 pinmux = <0x42a100cc 5 0x0 0 0x42a10314>; 5295 pin-pdrv; 5296 }; 5297 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_lpspi3_pcs0: IOMUXC_GPIO_EMC_B2_05_LPSPI3_PCS0 { 5298 pinmux = <0x42a100cc 8 0x42a10608 0 0x42a10314>; 5299 pin-pdrv; 5300 }; 5301 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_sai2_rx_sync: IOMUXC_GPIO_EMC_B2_05_SAI2_RX_SYNC { 5302 pinmux = <0x42a100cc 2 0x0 0 0x42a10314>; 5303 pin-pdrv; 5304 }; 5305 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_semc_data21: IOMUXC_GPIO_EMC_B2_05_SEMC_DATA21 { 5306 pinmux = <0x42a100cc 0 0x0 0 0x42a10314>; 5307 pin-pdrv; 5308 }; 5309 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_xbar_inout25: IOMUXC_GPIO_EMC_B2_05_XBAR_INOUT25 { 5310 pinmux = <0x42a100cc 6 0x42a1095c 0 0x42a10314>; 5311 pin-pdrv; 5312 }; 5313 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_ecat_pt0_txd_1: IOMUXC_GPIO_EMC_B2_06_ECAT_PT0_TXD_1 { 5314 pinmux = <0x42a100d0 12 0x0 0 0x42a10318>; 5315 pin-pdrv; 5316 }; 5317 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_eth0_tx_data1: IOMUXC_GPIO_EMC_B2_06_ETH0_TX_DATA1 { 5318 pinmux = <0x42a100d0 3 0x0 0 0x42a10318>; 5319 pin-pdrv; 5320 }; 5321 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_eth3_tx_data1: IOMUXC_GPIO_EMC_B2_06_ETH3_TX_DATA1 { 5322 pinmux = <0x42a100d0 9 0x0 0 0x42a10318>; 5323 pin-pdrv; 5324 }; 5325 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_eth4_col: IOMUXC_GPIO_EMC_B2_06_ETH4_COL { 5326 pinmux = <0x42a100d0 4 0x42a107bc 1 0x42a10318>; 5327 pin-pdrv; 5328 }; 5329 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_eth4_mdio: IOMUXC_GPIO_EMC_B2_06_ETH4_MDIO { 5330 pinmux = <0x42a100d0 1 0x42a107c8 1 0x42a10318>; 5331 pin-pdrv; 5332 }; 5333 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_flexpwm3_pwm3_b: IOMUXC_GPIO_EMC_B2_06_FLEXPWM3_PWM3_B { 5334 pinmux = <0x42a100d0 10 0x42a10540 1 0x42a10318>; 5335 pin-pdrv; 5336 }; 5337 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_gpio3_io16: IOMUXC_GPIO_EMC_B2_06_GPIO3_IO16 { 5338 pinmux = <0x42a100d0 5 0x0 0 0x42a10318>; 5339 pin-pdrv; 5340 }; 5341 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_lpspi3_sout: IOMUXC_GPIO_EMC_B2_06_LPSPI3_SOUT { 5342 pinmux = <0x42a100d0 8 0x42a10620 0 0x42a10318>; 5343 pin-pdrv; 5344 }; 5345 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_sai2_rx_bclk: IOMUXC_GPIO_EMC_B2_06_SAI2_RX_BCLK { 5346 pinmux = <0x42a100d0 2 0x0 0 0x42a10318>; 5347 pin-pdrv; 5348 }; 5349 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_semc_data22: IOMUXC_GPIO_EMC_B2_06_SEMC_DATA22 { 5350 pinmux = <0x42a100d0 0 0x0 0 0x42a10318>; 5351 pin-pdrv; 5352 }; 5353 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_xbar_inout26: IOMUXC_GPIO_EMC_B2_06_XBAR_INOUT26 { 5354 pinmux = <0x42a100d0 6 0x42a10960 0 0x42a10318>; 5355 pin-pdrv; 5356 }; 5357 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_ecat_pt0_tx_en: IOMUXC_GPIO_EMC_B2_07_ECAT_PT0_TX_EN { 5358 pinmux = <0x42a100d4 12 0x0 0 0x42a1031c>; 5359 pin-pdrv; 5360 }; 5361 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_eth0_tx_en: IOMUXC_GPIO_EMC_B2_07_ETH0_TX_EN { 5362 pinmux = <0x42a100d4 3 0x0 0 0x42a1031c>; 5363 pin-pdrv; 5364 }; 5365 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_eth3_tx_en: IOMUXC_GPIO_EMC_B2_07_ETH3_TX_EN { 5366 pinmux = <0x42a100d4 9 0x0 0 0x42a1031c>; 5367 pin-pdrv; 5368 }; 5369 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_eth4_tx_er: IOMUXC_GPIO_EMC_B2_07_ETH4_TX_ER { 5370 pinmux = <0x42a100d4 1 0x0 0 0x42a1031c>; 5371 pin-pdrv; 5372 }; 5373 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_flexpwm3_pwm3_a: IOMUXC_GPIO_EMC_B2_07_FLEXPWM3_PWM3_A { 5374 pinmux = <0x42a100d4 10 0x42a10530 1 0x42a1031c>; 5375 pin-pdrv; 5376 }; 5377 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_gpio3_io17: IOMUXC_GPIO_EMC_B2_07_GPIO3_IO17 { 5378 pinmux = <0x42a100d4 5 0x0 0 0x42a1031c>; 5379 pin-pdrv; 5380 }; 5381 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_lpspi3_sin: IOMUXC_GPIO_EMC_B2_07_LPSPI3_SIN { 5382 pinmux = <0x42a100d4 8 0x42a1061c 0 0x42a1031c>; 5383 pin-pdrv; 5384 }; 5385 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_sai2_rx_data: IOMUXC_GPIO_EMC_B2_07_SAI2_RX_DATA { 5386 pinmux = <0x42a100d4 2 0x0 0 0x42a1031c>; 5387 pin-pdrv; 5388 }; 5389 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_semc_data23: IOMUXC_GPIO_EMC_B2_07_SEMC_DATA23 { 5390 pinmux = <0x42a100d4 0 0x0 0 0x42a1031c>; 5391 pin-pdrv; 5392 }; 5393 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_xbar_inout27: IOMUXC_GPIO_EMC_B2_07_XBAR_INOUT27 { 5394 pinmux = <0x42a100d4 6 0x42a10964 0 0x42a1031c>; 5395 pin-pdrv; 5396 }; 5397 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_ccm_clko2: IOMUXC_GPIO_EMC_B2_08_CCM_CLKO2 { 5398 pinmux = <0x42a100d8 10 0x0 0 0x42a10320>; 5399 pin-pdrv; 5400 }; 5401 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_ecat_pt0_tx_clk: IOMUXC_GPIO_EMC_B2_08_ECAT_PT0_TX_CLK { 5402 pinmux = <0x42a100d8 12 0x42a104e4 1 0x42a10320>; 5403 pin-pdrv; 5404 }; 5405 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_eth0_tx_clk: IOMUXC_GPIO_EMC_B2_08_ETH0_TX_CLK { 5406 pinmux = <0x42a100d8 3 0x42a107f4 1 0x42a10320>; 5407 pin-pdrv; 5408 }; 5409 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_eth3_tx_clk: IOMUXC_GPIO_EMC_B2_08_ETH3_TX_CLK { 5410 pinmux = <0x42a100d8 9 0x42a10834 1 0x42a10320>; 5411 pin-pdrv; 5412 }; 5413 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_eth4_rx_clk: IOMUXC_GPIO_EMC_B2_08_ETH4_RX_CLK { 5414 pinmux = <0x42a100d8 1 0x42a10838 1 0x42a10320>; 5415 pin-pdrv; 5416 }; 5417 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_gpio3_io18: IOMUXC_GPIO_EMC_B2_08_GPIO3_IO18 { 5418 pinmux = <0x42a100d8 5 0x0 0 0x42a10320>; 5419 pin-pdrv; 5420 }; 5421 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_lpspi3_pcs3: IOMUXC_GPIO_EMC_B2_08_LPSPI3_PCS3 { 5422 pinmux = <0x42a100d8 8 0x42a10614 0 0x42a10320>; 5423 pin-pdrv; 5424 }; 5425 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_sai2_tx_data: IOMUXC_GPIO_EMC_B2_08_SAI2_TX_DATA { 5426 pinmux = <0x42a100d8 2 0x0 0 0x42a10320>; 5427 pin-pdrv; 5428 }; 5429 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_semc_dm2: IOMUXC_GPIO_EMC_B2_08_SEMC_DM2 { 5430 pinmux = <0x42a100d8 0 0x0 0 0x42a10320>; 5431 pin-pdrv; 5432 }; 5433 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_xbar_inout28: IOMUXC_GPIO_EMC_B2_08_XBAR_INOUT28 { 5434 pinmux = <0x42a100d8 6 0x42a10968 0 0x42a10320>; 5435 pin-pdrv; 5436 }; 5437 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_ecat_pt0_rxd_0: IOMUXC_GPIO_EMC_B2_09_ECAT_PT0_RXD_0 { 5438 pinmux = <0x42a100dc 12 0x42a104b4 1 0x42a10324>; 5439 pin-pdrv; 5440 }; 5441 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_eth0_rx_data0: IOMUXC_GPIO_EMC_B2_09_ETH0_RX_DATA0 { 5442 pinmux = <0x42a100dc 3 0x42a107e4 1 0x42a10324>; 5443 pin-pdrv; 5444 }; 5445 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_eth3_rx_data0: IOMUXC_GPIO_EMC_B2_09_ETH3_RX_DATA0 { 5446 pinmux = <0x42a100dc 9 0x42a10824 1 0x42a10324>; 5447 pin-pdrv; 5448 }; 5449 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_eth4_rx_data3: IOMUXC_GPIO_EMC_B2_09_ETH4_RX_DATA3 { 5450 pinmux = <0x42a100dc 1 0x42a10850 1 0x42a10324>; 5451 pin-pdrv; 5452 }; 5453 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_gpio3_io19: IOMUXC_GPIO_EMC_B2_09_GPIO3_IO19 { 5454 pinmux = <0x42a100dc 5 0x0 0 0x42a10324>; 5455 pin-pdrv; 5456 }; 5457 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_lpspi3_pcs2: IOMUXC_GPIO_EMC_B2_09_LPSPI3_PCS2 { 5458 pinmux = <0x42a100dc 8 0x42a10610 0 0x42a10324>; 5459 pin-pdrv; 5460 }; 5461 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_qtimer1_timer0: IOMUXC_GPIO_EMC_B2_09_QTIMER1_TIMER0 { 5462 pinmux = <0x42a100dc 10 0x42a10858 1 0x42a10324>; 5463 pin-pdrv; 5464 }; 5465 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_sai2_tx_bclk: IOMUXC_GPIO_EMC_B2_09_SAI2_TX_BCLK { 5466 pinmux = <0x42a100dc 2 0x0 0 0x42a10324>; 5467 pin-pdrv; 5468 }; 5469 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_semc_data24: IOMUXC_GPIO_EMC_B2_09_SEMC_DATA24 { 5470 pinmux = <0x42a100dc 0 0x0 0 0x42a10324>; 5471 pin-pdrv; 5472 }; 5473 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_xbar_inout29: IOMUXC_GPIO_EMC_B2_09_XBAR_INOUT29 { 5474 pinmux = <0x42a100dc 6 0x42a1096c 0 0x42a10324>; 5475 pin-pdrv; 5476 }; 5477 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_ecat_pt0_rxd_1: IOMUXC_GPIO_EMC_B2_10_ECAT_PT0_RXD_1 { 5478 pinmux = <0x42a100e0 12 0x42a104bc 1 0x42a10328>; 5479 pin-pdrv; 5480 }; 5481 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_eth0_rx_data1: IOMUXC_GPIO_EMC_B2_10_ETH0_RX_DATA1 { 5482 pinmux = <0x42a100e0 3 0x42a107e8 1 0x42a10328>; 5483 pin-pdrv; 5484 }; 5485 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_eth3_rx_data1: IOMUXC_GPIO_EMC_B2_10_ETH3_RX_DATA1 { 5486 pinmux = <0x42a100e0 9 0x42a10828 1 0x42a10328>; 5487 pin-pdrv; 5488 }; 5489 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_eth4_rx_data2: IOMUXC_GPIO_EMC_B2_10_ETH4_RX_DATA2 { 5490 pinmux = <0x42a100e0 1 0x42a1084c 1 0x42a10328>; 5491 pin-pdrv; 5492 }; 5493 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_gpio3_io20: IOMUXC_GPIO_EMC_B2_10_GPIO3_IO20 { 5494 pinmux = <0x42a100e0 5 0x0 0 0x42a10328>; 5495 pin-pdrv; 5496 }; 5497 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_lpspi3_pcs1: IOMUXC_GPIO_EMC_B2_10_LPSPI3_PCS1 { 5498 pinmux = <0x42a100e0 8 0x42a1060c 0 0x42a10328>; 5499 pin-pdrv; 5500 }; 5501 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_qtimer1_timer1: IOMUXC_GPIO_EMC_B2_10_QTIMER1_TIMER1 { 5502 pinmux = <0x42a100e0 10 0x42a1085c 1 0x42a10328>; 5503 pin-pdrv; 5504 }; 5505 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_sai2_tx_sync: IOMUXC_GPIO_EMC_B2_10_SAI2_TX_SYNC { 5506 pinmux = <0x42a100e0 2 0x0 0 0x42a10328>; 5507 pin-pdrv; 5508 }; 5509 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_semc_data25: IOMUXC_GPIO_EMC_B2_10_SEMC_DATA25 { 5510 pinmux = <0x42a100e0 0 0x0 0 0x42a10328>; 5511 pin-pdrv; 5512 }; 5513 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_xbar_inout30: IOMUXC_GPIO_EMC_B2_10_XBAR_INOUT30 { 5514 pinmux = <0x42a100e0 6 0x42a10970 0 0x42a10328>; 5515 pin-pdrv; 5516 }; 5517 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_ecat_pt0_rx_dv: IOMUXC_GPIO_EMC_B2_11_ECAT_PT0_RX_DV { 5518 pinmux = <0x42a100e4 12 0x42a104d4 1 0x42a1032c>; 5519 pin-pdrv; 5520 }; 5521 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_eth0_rx_en: IOMUXC_GPIO_EMC_B2_11_ETH0_RX_EN { 5522 pinmux = <0x42a100e4 3 0x42a107dc 1 0x42a1032c>; 5523 pin-pdrv; 5524 }; 5525 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_eth3_rx_en: IOMUXC_GPIO_EMC_B2_11_ETH3_RX_EN { 5526 pinmux = <0x42a100e4 9 0x42a1081c 1 0x42a1032c>; 5527 pin-pdrv; 5528 }; 5529 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_eth4_tx_data3: IOMUXC_GPIO_EMC_B2_11_ETH4_TX_DATA3 { 5530 pinmux = <0x42a100e4 1 0x0 0 0x42a1032c>; 5531 pin-pdrv; 5532 }; 5533 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_gpio3_io21: IOMUXC_GPIO_EMC_B2_11_GPIO3_IO21 { 5534 pinmux = <0x42a100e4 5 0x0 0 0x42a1032c>; 5535 pin-pdrv; 5536 }; 5537 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_lpspi5_pcs3: IOMUXC_GPIO_EMC_B2_11_LPSPI5_PCS3 { 5538 pinmux = <0x42a100e4 4 0x42a10640 0 0x42a1032c>; 5539 pin-pdrv; 5540 }; 5541 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_qtimer1_timer2: IOMUXC_GPIO_EMC_B2_11_QTIMER1_TIMER2 { 5542 pinmux = <0x42a100e4 10 0x42a10860 0 0x42a1032c>; 5543 pin-pdrv; 5544 }; 5545 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_sai3_rx_sync: IOMUXC_GPIO_EMC_B2_11_SAI3_RX_SYNC { 5546 pinmux = <0x42a100e4 8 0x0 0 0x42a1032c>; 5547 pin-pdrv; 5548 }; 5549 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_semc_data26: IOMUXC_GPIO_EMC_B2_11_SEMC_DATA26 { 5550 pinmux = <0x42a100e4 0 0x0 0 0x42a1032c>; 5551 pin-pdrv; 5552 }; 5553 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_spdif_out: IOMUXC_GPIO_EMC_B2_11_SPDIF_OUT { 5554 pinmux = <0x42a100e4 2 0x0 0 0x42a1032c>; 5555 pin-pdrv; 5556 }; 5557 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_xbar_inout31: IOMUXC_GPIO_EMC_B2_11_XBAR_INOUT31 { 5558 pinmux = <0x42a100e4 6 0x42a10974 0 0x42a1032c>; 5559 pin-pdrv; 5560 }; 5561 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_ecat_pt0_rx_er: IOMUXC_GPIO_EMC_B2_12_ECAT_PT0_RX_ER { 5562 pinmux = <0x42a100e8 12 0x42a104dc 1 0x42a10330>; 5563 pin-pdrv; 5564 }; 5565 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_eth0_rx_er: IOMUXC_GPIO_EMC_B2_12_ETH0_RX_ER { 5566 pinmux = <0x42a100e8 3 0x42a107e0 1 0x42a10330>; 5567 pin-pdrv; 5568 }; 5569 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_eth3_rx_er: IOMUXC_GPIO_EMC_B2_12_ETH3_RX_ER { 5570 pinmux = <0x42a100e8 9 0x42a10820 1 0x42a10330>; 5571 pin-pdrv; 5572 }; 5573 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_eth4_tx_data2: IOMUXC_GPIO_EMC_B2_12_ETH4_TX_DATA2 { 5574 pinmux = <0x42a100e8 1 0x0 0 0x42a10330>; 5575 pin-pdrv; 5576 }; 5577 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_gpio3_io22: IOMUXC_GPIO_EMC_B2_12_GPIO3_IO22 { 5578 pinmux = <0x42a100e8 5 0x0 0 0x42a10330>; 5579 pin-pdrv; 5580 }; 5581 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_lpspi5_pcs2: IOMUXC_GPIO_EMC_B2_12_LPSPI5_PCS2 { 5582 pinmux = <0x42a100e8 4 0x42a1063c 0 0x42a10330>; 5583 pin-pdrv; 5584 }; 5585 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_qtimer1_timer3: IOMUXC_GPIO_EMC_B2_12_QTIMER1_TIMER3 { 5586 pinmux = <0x42a100e8 10 0x0 0 0x42a10330>; 5587 pin-pdrv; 5588 }; 5589 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_sai3_rx_bclk: IOMUXC_GPIO_EMC_B2_12_SAI3_RX_BCLK { 5590 pinmux = <0x42a100e8 8 0x0 0 0x42a10330>; 5591 pin-pdrv; 5592 }; 5593 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_semc_data27: IOMUXC_GPIO_EMC_B2_12_SEMC_DATA27 { 5594 pinmux = <0x42a100e8 0 0x0 0 0x42a10330>; 5595 pin-pdrv; 5596 }; 5597 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_spdif_in: IOMUXC_GPIO_EMC_B2_12_SPDIF_IN { 5598 pinmux = <0x42a100e8 2 0x42a10908 0 0x42a10330>; 5599 pin-pdrv; 5600 }; 5601 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_xbar_inout32: IOMUXC_GPIO_EMC_B2_12_XBAR_INOUT32 { 5602 pinmux = <0x42a100e8 6 0x42a10978 0 0x42a10330>; 5603 pin-pdrv; 5604 }; 5605 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_ecat_pt1_txd_0: IOMUXC_GPIO_EMC_B2_13_ECAT_PT1_TXD_0 { 5606 pinmux = <0x42a100ec 12 0x0 0 0x42a10334>; 5607 pin-pdrv; 5608 }; 5609 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_eth0_tx_data3: IOMUXC_GPIO_EMC_B2_13_ETH0_TX_DATA3 { 5610 pinmux = <0x42a100ec 3 0x0 0 0x42a10334>; 5611 pin-pdrv; 5612 }; 5613 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_eth3_tx_data3: IOMUXC_GPIO_EMC_B2_13_ETH3_TX_DATA3 { 5614 pinmux = <0x42a100ec 9 0x0 0 0x42a10334>; 5615 pin-pdrv; 5616 }; 5617 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_eth4_tx_data0: IOMUXC_GPIO_EMC_B2_13_ETH4_TX_DATA0 { 5618 pinmux = <0x42a100ec 1 0x0 0 0x42a10334>; 5619 pin-pdrv; 5620 }; 5621 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_gpio3_io23: IOMUXC_GPIO_EMC_B2_13_GPIO3_IO23 { 5622 pinmux = <0x42a100ec 5 0x0 0 0x42a10334>; 5623 pin-pdrv; 5624 }; 5625 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_lpspi5_pcs1: IOMUXC_GPIO_EMC_B2_13_LPSPI5_PCS1 { 5626 pinmux = <0x42a100ec 4 0x42a10638 1 0x42a10334>; 5627 pin-pdrv; 5628 }; 5629 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_lpuart11_txd: IOMUXC_GPIO_EMC_B2_13_LPUART11_TXD { 5630 pinmux = <0x42a100ec 2 0x42a10678 0 0x42a10334>; 5631 pin-pdrv; 5632 }; 5633 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_qtimer2_timer0: IOMUXC_GPIO_EMC_B2_13_QTIMER2_TIMER0 { 5634 pinmux = <0x42a100ec 10 0x42a10864 1 0x42a10334>; 5635 pin-pdrv; 5636 }; 5637 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_sai3_rx_data: IOMUXC_GPIO_EMC_B2_13_SAI3_RX_DATA { 5638 pinmux = <0x42a100ec 8 0x0 0 0x42a10334>; 5639 pin-pdrv; 5640 }; 5641 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_semc_data28: IOMUXC_GPIO_EMC_B2_13_SEMC_DATA28 { 5642 pinmux = <0x42a100ec 0 0x0 0 0x42a10334>; 5643 pin-pdrv; 5644 }; 5645 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_xbar_inout33: IOMUXC_GPIO_EMC_B2_13_XBAR_INOUT33 { 5646 pinmux = <0x42a100ec 6 0x42a1097c 0 0x42a10334>; 5647 pin-pdrv; 5648 }; 5649 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_ecat_pt1_txd_1: IOMUXC_GPIO_EMC_B2_14_ECAT_PT1_TXD_1 { 5650 pinmux = <0x42a100f0 12 0x0 0 0x42a10338>; 5651 pin-pdrv; 5652 }; 5653 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_eth0_tx_data2: IOMUXC_GPIO_EMC_B2_14_ETH0_TX_DATA2 { 5654 pinmux = <0x42a100f0 3 0x0 0 0x42a10338>; 5655 pin-pdrv; 5656 }; 5657 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_eth3_tx_data2: IOMUXC_GPIO_EMC_B2_14_ETH3_TX_DATA2 { 5658 pinmux = <0x42a100f0 9 0x0 0 0x42a10338>; 5659 pin-pdrv; 5660 }; 5661 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_eth4_tx_data1: IOMUXC_GPIO_EMC_B2_14_ETH4_TX_DATA1 { 5662 pinmux = <0x42a100f0 1 0x0 0 0x42a10338>; 5663 pin-pdrv; 5664 }; 5665 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_gpio3_io24: IOMUXC_GPIO_EMC_B2_14_GPIO3_IO24 { 5666 pinmux = <0x42a100f0 5 0x0 0 0x42a10338>; 5667 pin-pdrv; 5668 }; 5669 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_lpuart11_rxd: IOMUXC_GPIO_EMC_B2_14_LPUART11_RXD { 5670 pinmux = <0x42a100f0 2 0x42a10674 0 0x42a10338>; 5671 pin-pdrv; 5672 }; 5673 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_lpuart5_dsr_b: IOMUXC_GPIO_EMC_B2_14_LPUART5_DSR_B { 5674 pinmux = <0x42a100f0 4 0x42a10694 0 0x42a10338>; 5675 pin-pdrv; 5676 }; 5677 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_qtimer2_timer1: IOMUXC_GPIO_EMC_B2_14_QTIMER2_TIMER1 { 5678 pinmux = <0x42a100f0 10 0x42a10868 1 0x42a10338>; 5679 pin-pdrv; 5680 }; 5681 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_sai3_tx_data: IOMUXC_GPIO_EMC_B2_14_SAI3_TX_DATA { 5682 pinmux = <0x42a100f0 8 0x0 0 0x42a10338>; 5683 pin-pdrv; 5684 }; 5685 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_semc_data29: IOMUXC_GPIO_EMC_B2_14_SEMC_DATA29 { 5686 pinmux = <0x42a100f0 0 0x0 0 0x42a10338>; 5687 pin-pdrv; 5688 }; 5689 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_xbar_inout34: IOMUXC_GPIO_EMC_B2_14_XBAR_INOUT34 { 5690 pinmux = <0x42a100f0 6 0x42a10980 0 0x42a10338>; 5691 pin-pdrv; 5692 }; 5693 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_ecat_pt1_tx_en: IOMUXC_GPIO_EMC_B2_15_ECAT_PT1_TX_EN { 5694 pinmux = <0x42a100f4 12 0x0 0 0x42a1033c>; 5695 pin-pdrv; 5696 }; 5697 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_eth0_rx_clk: IOMUXC_GPIO_EMC_B2_15_ETH0_RX_CLK { 5698 pinmux = <0x42a100f4 3 0x42a107d8 1 0x42a1033c>; 5699 pin-pdrv; 5700 }; 5701 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_eth3_rx_clk: IOMUXC_GPIO_EMC_B2_15_ETH3_RX_CLK { 5702 pinmux = <0x42a100f4 9 0x42a10818 1 0x42a1033c>; 5703 pin-pdrv; 5704 }; 5705 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_eth4_tx_en: IOMUXC_GPIO_EMC_B2_15_ETH4_TX_EN { 5706 pinmux = <0x42a100f4 1 0x0 0 0x42a1033c>; 5707 pin-pdrv; 5708 }; 5709 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_gpio3_io25: IOMUXC_GPIO_EMC_B2_15_GPIO3_IO25 { 5710 pinmux = <0x42a100f4 5 0x0 0 0x42a1033c>; 5711 pin-pdrv; 5712 }; 5713 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_lpuart11_cts_b: IOMUXC_GPIO_EMC_B2_15_LPUART11_CTS_B { 5714 pinmux = <0x42a100f4 2 0x0 0 0x42a1033c>; 5715 pin-pdrv; 5716 }; 5717 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_lpuart5_dcd_b: IOMUXC_GPIO_EMC_B2_15_LPUART5_DCD_B { 5718 pinmux = <0x42a100f4 4 0x42a10690 0 0x42a1033c>; 5719 pin-pdrv; 5720 }; 5721 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_qtimer2_timer2: IOMUXC_GPIO_EMC_B2_15_QTIMER2_TIMER2 { 5722 pinmux = <0x42a100f4 10 0x42a1086c 0 0x42a1033c>; 5723 pin-pdrv; 5724 }; 5725 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_sai3_tx_bclk: IOMUXC_GPIO_EMC_B2_15_SAI3_TX_BCLK { 5726 pinmux = <0x42a100f4 8 0x0 0 0x42a1033c>; 5727 pin-pdrv; 5728 }; 5729 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_semc_data30: IOMUXC_GPIO_EMC_B2_15_SEMC_DATA30 { 5730 pinmux = <0x42a100f4 0 0x0 0 0x42a1033c>; 5731 pin-pdrv; 5732 }; 5733 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_xbar_inout35: IOMUXC_GPIO_EMC_B2_15_XBAR_INOUT35 { 5734 pinmux = <0x42a100f4 6 0x42a10984 0 0x42a1033c>; 5735 pin-pdrv; 5736 }; 5737 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_ecat_pt1_tx_clk: IOMUXC_GPIO_EMC_B2_16_ECAT_PT1_TX_CLK { 5738 pinmux = <0x42a100f8 12 0x42a104e8 1 0x42a10340>; 5739 pin-pdrv; 5740 }; 5741 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_eth0_rx_data2: IOMUXC_GPIO_EMC_B2_16_ETH0_RX_DATA2 { 5742 pinmux = <0x42a100f8 3 0x42a107ec 1 0x42a10340>; 5743 pin-pdrv; 5744 }; 5745 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_eth3_rx_data2: IOMUXC_GPIO_EMC_B2_16_ETH3_RX_DATA2 { 5746 pinmux = <0x42a100f8 9 0x42a1082c 1 0x42a10340>; 5747 pin-pdrv; 5748 }; 5749 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_eth4_tx_clk: IOMUXC_GPIO_EMC_B2_16_ETH4_TX_CLK { 5750 pinmux = <0x42a100f8 1 0x42a10854 1 0x42a10340>; 5751 pin-pdrv; 5752 }; 5753 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_gpio3_io26: IOMUXC_GPIO_EMC_B2_16_GPIO3_IO26 { 5754 pinmux = <0x42a100f8 5 0x0 0 0x42a10340>; 5755 pin-pdrv; 5756 }; 5757 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_lpuart11_rts_b: IOMUXC_GPIO_EMC_B2_16_LPUART11_RTS_B { 5758 pinmux = <0x42a100f8 2 0x0 0 0x42a10340>; 5759 pin-pdrv; 5760 }; 5761 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_lpuart5_dtr_b: IOMUXC_GPIO_EMC_B2_16_LPUART5_DTR_B { 5762 pinmux = <0x42a100f8 4 0x0 0 0x42a10340>; 5763 pin-pdrv; 5764 }; 5765 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_qtimer2_timer3: IOMUXC_GPIO_EMC_B2_16_QTIMER2_TIMER3 { 5766 pinmux = <0x42a100f8 10 0x0 0 0x42a10340>; 5767 pin-pdrv; 5768 }; 5769 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_sai3_tx_sync: IOMUXC_GPIO_EMC_B2_16_SAI3_TX_SYNC { 5770 pinmux = <0x42a100f8 8 0x0 0 0x42a10340>; 5771 pin-pdrv; 5772 }; 5773 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_semc_data31: IOMUXC_GPIO_EMC_B2_16_SEMC_DATA31 { 5774 pinmux = <0x42a100f8 0 0x0 0 0x42a10340>; 5775 pin-pdrv; 5776 }; 5777 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_xbar_inout14: IOMUXC_GPIO_EMC_B2_16_XBAR_INOUT14 { 5778 pinmux = <0x42a100f8 6 0x42a10934 1 0x42a10340>; 5779 pin-pdrv; 5780 }; 5781 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_ecat_pt1_rxd_0: IOMUXC_GPIO_EMC_B2_17_ECAT_PT1_RXD_0 { 5782 pinmux = <0x42a100fc 12 0x42a104b8 1 0x42a10344>; 5783 pin-pdrv; 5784 }; 5785 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_eth0_rx_data3: IOMUXC_GPIO_EMC_B2_17_ETH0_RX_DATA3 { 5786 pinmux = <0x42a100fc 3 0x42a107f0 1 0x42a10344>; 5787 pin-pdrv; 5788 }; 5789 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_eth3_rx_data3: IOMUXC_GPIO_EMC_B2_17_ETH3_RX_DATA3 { 5790 pinmux = <0x42a100fc 9 0x42a10830 1 0x42a10344>; 5791 pin-pdrv; 5792 }; 5793 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_eth4_rx_data0: IOMUXC_GPIO_EMC_B2_17_ETH4_RX_DATA0 { 5794 pinmux = <0x42a100fc 1 0x42a10844 1 0x42a10344>; 5795 pin-pdrv; 5796 }; 5797 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_gpio3_io27: IOMUXC_GPIO_EMC_B2_17_GPIO3_IO27 { 5798 pinmux = <0x42a100fc 5 0x0 0 0x42a10344>; 5799 pin-pdrv; 5800 }; 5801 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_lpuart5_txd: IOMUXC_GPIO_EMC_B2_17_LPUART5_TXD { 5802 pinmux = <0x42a100fc 2 0x42a106a0 2 0x42a10344>; 5803 pin-pdrv; 5804 }; 5805 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_qtimer3_timer0: IOMUXC_GPIO_EMC_B2_17_QTIMER3_TIMER0 { 5806 pinmux = <0x42a100fc 10 0x42a10870 1 0x42a10344>; 5807 pin-pdrv; 5808 }; 5809 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_sai3_mclk: IOMUXC_GPIO_EMC_B2_17_SAI3_MCLK { 5810 pinmux = <0x42a100fc 8 0x0 0 0x42a10344>; 5811 pin-pdrv; 5812 }; 5813 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_semc_dm3: IOMUXC_GPIO_EMC_B2_17_SEMC_DM3 { 5814 pinmux = <0x42a100fc 0 0x0 0 0x42a10344>; 5815 pin-pdrv; 5816 }; 5817 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_xbar_inout15: IOMUXC_GPIO_EMC_B2_17_XBAR_INOUT15 { 5818 pinmux = <0x42a100fc 6 0x42a10938 1 0x42a10344>; 5819 pin-pdrv; 5820 }; 5821 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_ecat_pt1_rxd_1: IOMUXC_GPIO_EMC_B2_18_ECAT_PT1_RXD_1 { 5822 pinmux = <0x42a10100 12 0x42a104c0 1 0x42a10348>; 5823 pin-pdrv; 5824 }; 5825 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_eth0_tx_er: IOMUXC_GPIO_EMC_B2_18_ETH0_TX_ER { 5826 pinmux = <0x42a10100 3 0x0 0 0x42a10348>; 5827 pin-pdrv; 5828 }; 5829 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_eth3_tx_er: IOMUXC_GPIO_EMC_B2_18_ETH3_TX_ER { 5830 pinmux = <0x42a10100 9 0x0 0 0x42a10348>; 5831 pin-pdrv; 5832 }; 5833 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_eth4_rx_data1: IOMUXC_GPIO_EMC_B2_18_ETH4_RX_DATA1 { 5834 pinmux = <0x42a10100 1 0x42a10848 1 0x42a10348>; 5835 pin-pdrv; 5836 }; 5837 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_ewm_out_b: IOMUXC_GPIO_EMC_B2_18_EWM_OUT_B { 5838 pinmux = <0x42a10100 8 0x0 0 0x42a10348>; 5839 pin-pdrv; 5840 }; 5841 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_gpio3_io28: IOMUXC_GPIO_EMC_B2_18_GPIO3_IO28 { 5842 pinmux = <0x42a10100 5 0x0 0 0x42a10348>; 5843 pin-pdrv; 5844 }; 5845 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_lpuart5_rxd: IOMUXC_GPIO_EMC_B2_18_LPUART5_RXD { 5846 pinmux = <0x42a10100 2 0x42a1069c 2 0x42a10348>; 5847 pin-pdrv; 5848 }; 5849 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_qtimer3_timer1: IOMUXC_GPIO_EMC_B2_18_QTIMER3_TIMER1 { 5850 pinmux = <0x42a10100 10 0x42a10874 1 0x42a10348>; 5851 pin-pdrv; 5852 }; 5853 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_semc_dqs4: IOMUXC_GPIO_EMC_B2_18_SEMC_DQS4 { 5854 pinmux = <0x42a10100 0 0x0 0 0x42a10348>; 5855 pin-pdrv; 5856 }; 5857 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_xbar_inout16: IOMUXC_GPIO_EMC_B2_18_XBAR_INOUT16 { 5858 pinmux = <0x42a10100 6 0x0 0 0x42a10348>; 5859 pin-pdrv; 5860 }; 5861 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_ecat_pt1_rx_dv: IOMUXC_GPIO_EMC_B2_19_ECAT_PT1_RX_DV { 5862 pinmux = <0x42a10104 12 0x42a104d8 1 0x42a1034c>; 5863 pin-pdrv; 5864 }; 5865 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_eth0_crs: IOMUXC_GPIO_EMC_B2_19_ETH0_CRS { 5866 pinmux = <0x42a10104 3 0x0 0 0x42a1034c>; 5867 pin-pdrv; 5868 }; 5869 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_eth3_mdc: IOMUXC_GPIO_EMC_B2_19_ETH3_MDC { 5870 pinmux = <0x42a10104 9 0x42a107b4 2 0x42a1034c>; 5871 pin-pdrv; 5872 }; 5873 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_eth4_rx_en: IOMUXC_GPIO_EMC_B2_19_ETH4_RX_EN { 5874 pinmux = <0x42a10104 1 0x42a1083c 1 0x42a1034c>; 5875 pin-pdrv; 5876 }; 5877 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_gpio3_io29: IOMUXC_GPIO_EMC_B2_19_GPIO3_IO29 { 5878 pinmux = <0x42a10104 5 0x0 0 0x42a1034c>; 5879 pin-pdrv; 5880 }; 5881 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_lpi2c3_scl: IOMUXC_GPIO_EMC_B2_19_LPI2C3_SCL { 5882 pinmux = <0x42a10104 8 0x42a105e8 1 0x42a1034c>; 5883 pin-pdrv; 5884 }; 5885 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_lpuart5_cts_b: IOMUXC_GPIO_EMC_B2_19_LPUART5_CTS_B { 5886 pinmux = <0x42a10104 2 0x42a1068c 1 0x42a1034c>; 5887 pin-pdrv; 5888 }; 5889 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_netc_emdc: IOMUXC_GPIO_EMC_B2_19_NETC_EMDC { 5890 pinmux = <0x42a10104 4 0x0 0 0x42a1034c>; 5891 pin-pdrv; 5892 }; 5893 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_qtimer3_timer2: IOMUXC_GPIO_EMC_B2_19_QTIMER3_TIMER2 { 5894 pinmux = <0x42a10104 10 0x42a10878 0 0x42a1034c>; 5895 pin-pdrv; 5896 }; 5897 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_semc_clkx0: IOMUXC_GPIO_EMC_B2_19_SEMC_CLKX0 { 5898 pinmux = <0x42a10104 0 0x0 0 0x42a1034c>; 5899 pin-pdrv; 5900 }; 5901 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_xbar_inout36: IOMUXC_GPIO_EMC_B2_19_XBAR_INOUT36 { 5902 pinmux = <0x42a10104 6 0x42a10988 0 0x42a1034c>; 5903 pin-pdrv; 5904 }; 5905 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_ecat_pt1_rx_er: IOMUXC_GPIO_EMC_B2_20_ECAT_PT1_RX_ER { 5906 pinmux = <0x42a10108 12 0x42a104e0 1 0x42a10350>; 5907 pin-pdrv; 5908 }; 5909 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_eth0_col: IOMUXC_GPIO_EMC_B2_20_ETH0_COL { 5910 pinmux = <0x42a10108 3 0x0 0 0x42a10350>; 5911 pin-pdrv; 5912 }; 5913 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_eth3_mdio: IOMUXC_GPIO_EMC_B2_20_ETH3_MDIO { 5914 pinmux = <0x42a10108 9 0x42a107b8 2 0x42a10350>; 5915 pin-pdrv; 5916 }; 5917 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_eth4_rx_er: IOMUXC_GPIO_EMC_B2_20_ETH4_RX_ER { 5918 pinmux = <0x42a10108 1 0x42a10840 1 0x42a10350>; 5919 pin-pdrv; 5920 }; 5921 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_gpio3_io30: IOMUXC_GPIO_EMC_B2_20_GPIO3_IO30 { 5922 pinmux = <0x42a10108 5 0x0 0 0x42a10350>; 5923 pin-pdrv; 5924 }; 5925 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_lpi2c3_sda: IOMUXC_GPIO_EMC_B2_20_LPI2C3_SDA { 5926 pinmux = <0x42a10108 8 0x42a105ec 1 0x42a10350>; 5927 pin-pdrv; 5928 }; 5929 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_lpuart5_rts_b: IOMUXC_GPIO_EMC_B2_20_LPUART5_RTS_B { 5930 pinmux = <0x42a10108 2 0x0 0 0x42a10350>; 5931 pin-pdrv; 5932 }; 5933 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_netc_emdio: IOMUXC_GPIO_EMC_B2_20_NETC_EMDIO { 5934 pinmux = <0x42a10108 4 0x42a10798 3 0x42a10350>; 5935 pin-pdrv; 5936 }; 5937 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_qtimer3_timer3: IOMUXC_GPIO_EMC_B2_20_QTIMER3_TIMER3 { 5938 pinmux = <0x42a10108 10 0x0 0 0x42a10350>; 5939 pin-pdrv; 5940 }; 5941 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_semc_clkx1: IOMUXC_GPIO_EMC_B2_20_SEMC_CLKX1 { 5942 pinmux = <0x42a10108 0 0x0 0 0x42a10350>; 5943 pin-pdrv; 5944 }; 5945 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_xbar_inout37: IOMUXC_GPIO_EMC_B2_20_XBAR_INOUT37 { 5946 pinmux = <0x42a10108 6 0x42a1098c 0 0x42a10350>; 5947 pin-pdrv; 5948 }; 5949 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_ccm_clko1: IOMUXC_GPIO_SD_B1_00_CCM_CLKO1 { 5950 pinmux = <0x42a1019c 12 0x0 0 0x42a103e4>; 5951 pin-pdrv; 5952 }; 5953 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio5_io04: IOMUXC_GPIO_SD_B1_00_GPIO5_IO04 { 5954 pinmux = <0x42a1019c 5 0x0 0 0x42a103e4>; 5955 pin-pdrv; 5956 }; 5957 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_kpp_row7: IOMUXC_GPIO_SD_B1_00_KPP_ROW7 { 5958 pinmux = <0x42a1019c 8 0x42a105e4 2 0x42a103e4>; 5959 pin-pdrv; 5960 }; 5961 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpspi3_pcs0: IOMUXC_GPIO_SD_B1_00_LPSPI3_PCS0 { 5962 pinmux = <0x42a1019c 6 0x42a10608 2 0x42a103e4>; 5963 pin-pdrv; 5964 }; 5965 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lptmr2_alt1: IOMUXC_GPIO_SD_B1_00_LPTMR2_ALT1 { 5966 pinmux = <0x42a1019c 3 0x0 0 0x42a103e4>; 5967 pin-pdrv; 5968 }; 5969 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sinc1_emclk2: IOMUXC_GPIO_SD_B1_00_SINC1_EMCLK2 { 5970 pinmux = <0x42a1019c 1 0x42a108ec 1 0x42a103e4>; 5971 pin-pdrv; 5972 }; 5973 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc1_cmd: IOMUXC_GPIO_SD_B1_00_USDHC1_CMD { 5974 pinmux = <0x42a1019c 0 0x0 0 0x42a103e4>; 5975 pin-pdrv; 5976 }; 5977 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar_inout20: IOMUXC_GPIO_SD_B1_00_XBAR_INOUT20 { 5978 pinmux = <0x42a1019c 2 0x42a10948 1 0x42a103e4>; 5979 pin-pdrv; 5980 }; 5981 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xspi_slv_cs: IOMUXC_GPIO_SD_B1_00_XSPI_SLV_CS { 5982 pinmux = <0x42a1019c 4 0x42a10a00 0 0x42a103e4>; 5983 pin-pdrv; 5984 }; 5985 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_ccm_clko2: IOMUXC_GPIO_SD_B1_01_CCM_CLKO2 { 5986 pinmux = <0x42a101a0 12 0x0 0 0x42a103e8>; 5987 pin-pdrv; 5988 }; 5989 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio5_io05: IOMUXC_GPIO_SD_B1_01_GPIO5_IO05 { 5990 pinmux = <0x42a101a0 5 0x0 0 0x42a103e8>; 5991 pin-pdrv; 5992 }; 5993 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_kpp_col7: IOMUXC_GPIO_SD_B1_01_KPP_COL7 { 5994 pinmux = <0x42a101a0 8 0x42a105c4 2 0x42a103e8>; 5995 pin-pdrv; 5996 }; 5997 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpspi3_sck: IOMUXC_GPIO_SD_B1_01_LPSPI3_SCK { 5998 pinmux = <0x42a101a0 6 0x42a10618 2 0x42a103e8>; 5999 pin-pdrv; 6000 }; 6001 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lptmr2_alt2: IOMUXC_GPIO_SD_B1_01_LPTMR2_ALT2 { 6002 pinmux = <0x42a101a0 3 0x0 0 0x42a103e8>; 6003 pin-pdrv; 6004 }; 6005 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sinc1_embit2: IOMUXC_GPIO_SD_B1_01_SINC1_EMBIT2 { 6006 pinmux = <0x42a101a0 1 0x42a108dc 1 0x42a103e8>; 6007 pin-pdrv; 6008 }; 6009 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc1_clk: IOMUXC_GPIO_SD_B1_01_USDHC1_CLK { 6010 pinmux = <0x42a101a0 0 0x0 0 0x42a103e8>; 6011 pin-pdrv; 6012 }; 6013 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_xbar_inout21: IOMUXC_GPIO_SD_B1_01_XBAR_INOUT21 { 6014 pinmux = <0x42a101a0 2 0x42a1094c 1 0x42a103e8>; 6015 pin-pdrv; 6016 }; 6017 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_xspi_slv_clk: IOMUXC_GPIO_SD_B1_01_XSPI_SLV_CLK { 6018 pinmux = <0x42a101a0 4 0x42a10a28 0 0x42a103e8>; 6019 pin-pdrv; 6020 }; 6021 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ecat_reset_out: IOMUXC_GPIO_SD_B1_02_ECAT_RESET_OUT { 6022 pinmux = <0x42a101a4 12 0x0 0 0x42a103ec>; 6023 pin-pdrv; 6024 }; 6025 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi1_a_ss1_b: IOMUXC_GPIO_SD_B1_02_FLEXSPI1_A_SS1_B { 6026 pinmux = <0x42a101a4 9 0x0 0 0x42a103ec>; 6027 pin-pdrv; 6028 }; 6029 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio5_io06: IOMUXC_GPIO_SD_B1_02_GPIO5_IO06 { 6030 pinmux = <0x42a101a4 5 0x0 0 0x42a103ec>; 6031 pin-pdrv; 6032 }; 6033 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_kpp_row6: IOMUXC_GPIO_SD_B1_02_KPP_ROW6 { 6034 pinmux = <0x42a101a4 8 0x42a105e0 2 0x42a103ec>; 6035 pin-pdrv; 6036 }; 6037 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_lpspi3_sout: IOMUXC_GPIO_SD_B1_02_LPSPI3_SOUT { 6038 pinmux = <0x42a101a4 6 0x42a10620 2 0x42a103ec>; 6039 pin-pdrv; 6040 }; 6041 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_lptmr2_alt3: IOMUXC_GPIO_SD_B1_02_LPTMR2_ALT3 { 6042 pinmux = <0x42a101a4 3 0x0 0 0x42a103ec>; 6043 pin-pdrv; 6044 }; 6045 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sinc1_emclk3: IOMUXC_GPIO_SD_B1_02_SINC1_EMCLK3 { 6046 pinmux = <0x42a101a4 1 0x42a108f0 1 0x42a103ec>; 6047 pin-pdrv; 6048 }; 6049 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc1_data0: IOMUXC_GPIO_SD_B1_02_USDHC1_DATA0 { 6050 pinmux = <0x42a101a4 0 0x0 0 0x42a103ec>; 6051 pin-pdrv; 6052 }; 6053 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_xbar_inout22: IOMUXC_GPIO_SD_B1_02_XBAR_INOUT22 { 6054 pinmux = <0x42a101a4 2 0x42a10950 1 0x42a103ec>; 6055 pin-pdrv; 6056 }; 6057 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_xspi_slv_data4: IOMUXC_GPIO_SD_B1_02_XSPI_SLV_DATA4 { 6058 pinmux = <0x42a101a4 4 0x42a10a18 0 0x42a103ec>; 6059 pin-pdrv; 6060 }; 6061 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi1_b_ss1_b: IOMUXC_GPIO_SD_B1_03_FLEXSPI1_B_SS1_B { 6062 pinmux = <0x42a101a8 9 0x0 0 0x42a103f0>; 6063 pin-pdrv; 6064 }; 6065 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio5_io07: IOMUXC_GPIO_SD_B1_03_GPIO5_IO07 { 6066 pinmux = <0x42a101a8 5 0x0 0 0x42a103f0>; 6067 pin-pdrv; 6068 }; 6069 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_kpp_col6: IOMUXC_GPIO_SD_B1_03_KPP_COL6 { 6070 pinmux = <0x42a101a8 8 0x42a105c0 2 0x42a103f0>; 6071 pin-pdrv; 6072 }; 6073 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_lpspi3_sin: IOMUXC_GPIO_SD_B1_03_LPSPI3_SIN { 6074 pinmux = <0x42a101a8 6 0x42a1061c 2 0x42a103f0>; 6075 pin-pdrv; 6076 }; 6077 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_lptmr3_alt1: IOMUXC_GPIO_SD_B1_03_LPTMR3_ALT1 { 6078 pinmux = <0x42a101a8 3 0x0 0 0x42a103f0>; 6079 pin-pdrv; 6080 }; 6081 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sinc1_embit3: IOMUXC_GPIO_SD_B1_03_SINC1_EMBIT3 { 6082 pinmux = <0x42a101a8 1 0x42a108e0 1 0x42a103f0>; 6083 pin-pdrv; 6084 }; 6085 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc1_data1: IOMUXC_GPIO_SD_B1_03_USDHC1_DATA1 { 6086 pinmux = <0x42a101a8 0 0x0 0 0x42a103f0>; 6087 pin-pdrv; 6088 }; 6089 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_xbar_inout23: IOMUXC_GPIO_SD_B1_03_XBAR_INOUT23 { 6090 pinmux = <0x42a101a8 2 0x42a10954 1 0x42a103f0>; 6091 pin-pdrv; 6092 }; 6093 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_xspi_slv_data5: IOMUXC_GPIO_SD_B1_03_XSPI_SLV_DATA5 { 6094 pinmux = <0x42a101a8 4 0x42a10a1c 0 0x42a103f0>; 6095 pin-pdrv; 6096 }; 6097 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi1_a_ss1_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI1_A_SS1_B { 6098 pinmux = <0x42a101ac 9 0x0 0 0x42a103f4>; 6099 pin-pdrv; 6100 }; 6101 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi1_b_ss0_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI1_B_SS0_B { 6102 pinmux = <0x42a101ac 8 0x0 0 0x42a103f4>; 6103 pin-pdrv; 6104 }; 6105 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio5_io08: IOMUXC_GPIO_SD_B1_04_GPIO5_IO08 { 6106 pinmux = <0x42a101ac 5 0x0 0 0x42a103f4>; 6107 pin-pdrv; 6108 }; 6109 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_lpspi3_pcs1: IOMUXC_GPIO_SD_B1_04_LPSPI3_PCS1 { 6110 pinmux = <0x42a101ac 6 0x42a1060c 2 0x42a103f4>; 6111 pin-pdrv; 6112 }; 6113 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_lptmr3_alt2: IOMUXC_GPIO_SD_B1_04_LPTMR3_ALT2 { 6114 pinmux = <0x42a101ac 3 0x0 0 0x42a103f4>; 6115 pin-pdrv; 6116 }; 6117 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sinc1_break: IOMUXC_GPIO_SD_B1_04_SINC1_BREAK { 6118 pinmux = <0x42a101ac 1 0x0 0 0x42a103f4>; 6119 pin-pdrv; 6120 }; 6121 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sinc2_emclk2: IOMUXC_GPIO_SD_B1_04_SINC2_EMCLK2 { 6122 pinmux = <0x42a101ac 2 0x42a10900 1 0x42a103f4>; 6123 pin-pdrv; 6124 }; 6125 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc1_data2: IOMUXC_GPIO_SD_B1_04_USDHC1_DATA2 { 6126 pinmux = <0x42a101ac 0 0x0 0 0x42a103f4>; 6127 pin-pdrv; 6128 }; 6129 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_xspi_slv_data6: IOMUXC_GPIO_SD_B1_04_XSPI_SLV_DATA6 { 6130 pinmux = <0x42a101ac 4 0x42a10a20 0 0x42a103f4>; 6131 pin-pdrv; 6132 }; 6133 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi1_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI1_B_SS0_B { 6134 pinmux = <0x42a101b0 9 0x0 0 0x42a103f8>; 6135 pin-pdrv; 6136 }; 6137 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio5_io09: IOMUXC_GPIO_SD_B1_05_GPIO5_IO09 { 6138 pinmux = <0x42a101b0 5 0x0 0 0x42a103f8>; 6139 pin-pdrv; 6140 }; 6141 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_lpspi3_pcs2: IOMUXC_GPIO_SD_B1_05_LPSPI3_PCS2 { 6142 pinmux = <0x42a101b0 6 0x42a10610 1 0x42a103f8>; 6143 pin-pdrv; 6144 }; 6145 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_lptmr3_alt3: IOMUXC_GPIO_SD_B1_05_LPTMR3_ALT3 { 6146 pinmux = <0x42a101b0 3 0x0 0 0x42a103f8>; 6147 pin-pdrv; 6148 }; 6149 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sinc2_embit2: IOMUXC_GPIO_SD_B1_05_SINC2_EMBIT2 { 6150 pinmux = <0x42a101b0 2 0x42a108f4 1 0x42a103f8>; 6151 pin-pdrv; 6152 }; 6153 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc1_data3: IOMUXC_GPIO_SD_B1_05_USDHC1_DATA3 { 6154 pinmux = <0x42a101b0 0 0x0 0 0x42a103f8>; 6155 pin-pdrv; 6156 }; 6157 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_xspi_slv_data7: IOMUXC_GPIO_SD_B1_05_XSPI_SLV_DATA7 { 6158 pinmux = <0x42a101b0 4 0x42a10a24 0 0x42a103f8>; 6159 pin-pdrv; 6160 }; 6161 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_flexspi1_b_data4: IOMUXC_GPIO_SD_B2_00_FLEXSPI1_B_DATA4 { 6162 pinmux = <0x42a101b4 1 0x42a1055c 0 0x42a103fc>; 6163 pin-pdrv; 6164 }; 6165 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_gpio5_io10: IOMUXC_GPIO_SD_B2_00_GPIO5_IO10 { 6166 pinmux = <0x42a101b4 5 0x0 0 0x42a103fc>; 6167 pin-pdrv; 6168 }; 6169 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_kpp_row1: IOMUXC_GPIO_SD_B2_00_KPP_ROW1 { 6170 pinmux = <0x42a101b4 4 0x42a105cc 2 0x42a103fc>; 6171 pin-pdrv; 6172 }; 6173 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_lpspi3_pcs3: IOMUXC_GPIO_SD_B2_00_LPSPI3_PCS3 { 6174 pinmux = <0x42a101b4 6 0x42a10614 1 0x42a103fc>; 6175 pin-pdrv; 6176 }; 6177 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_lpuart8_txd: IOMUXC_GPIO_SD_B2_00_LPUART8_TXD { 6178 pinmux = <0x42a101b4 9 0x42a106c4 1 0x42a103fc>; 6179 pin-pdrv; 6180 }; 6181 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_mic_bitstream0: IOMUXC_GPIO_SD_B2_00_MIC_BITSTREAM0 { 6182 pinmux = <0x42a101b4 12 0x42a106d0 2 0x42a103fc>; 6183 pin-pdrv; 6184 }; 6185 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_netc_1588_clk: IOMUXC_GPIO_SD_B2_00_NETC_1588_CLK { 6186 pinmux = <0x42a101b4 8 0x42a107d4 1 0x42a103fc>; 6187 pin-pdrv; 6188 }; 6189 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_usdhc2_data3: IOMUXC_GPIO_SD_B2_00_USDHC2_DATA3 { 6190 pinmux = <0x42a101b4 0 0x0 0 0x42a103fc>; 6191 pin-pdrv; 6192 }; 6193 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_xbar_inout17: IOMUXC_GPIO_SD_B2_00_XBAR_INOUT17 { 6194 pinmux = <0x42a101b4 3 0x42a1093c 1 0x42a103fc>; 6195 pin-pdrv; 6196 }; 6197 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_xspi_slv_data4: IOMUXC_GPIO_SD_B2_00_XSPI_SLV_DATA4 { 6198 pinmux = <0x42a101b4 2 0x42a10a18 1 0x42a103fc>; 6199 pin-pdrv; 6200 }; 6201 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_flexspi1_b_data5: IOMUXC_GPIO_SD_B2_01_FLEXSPI1_B_DATA5 { 6202 pinmux = <0x42a101b8 1 0x42a10560 0 0x42a10400>; 6203 pin-pdrv; 6204 }; 6205 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_gpio5_io11: IOMUXC_GPIO_SD_B2_01_GPIO5_IO11 { 6206 pinmux = <0x42a101b8 5 0x0 0 0x42a10400>; 6207 pin-pdrv; 6208 }; 6209 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_kpp_col1: IOMUXC_GPIO_SD_B2_01_KPP_COL1 { 6210 pinmux = <0x42a101b8 4 0x42a105ac 2 0x42a10400>; 6211 pin-pdrv; 6212 }; 6213 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_lpuart8_rxd: IOMUXC_GPIO_SD_B2_01_LPUART8_RXD { 6214 pinmux = <0x42a101b8 9 0x42a106c0 1 0x42a10400>; 6215 pin-pdrv; 6216 }; 6217 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_mic_bitstream1: IOMUXC_GPIO_SD_B2_01_MIC_BITSTREAM1 { 6218 pinmux = <0x42a101b8 12 0x42a106d4 2 0x42a10400>; 6219 pin-pdrv; 6220 }; 6221 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_netc_tmr_gclk: IOMUXC_GPIO_SD_B2_01_NETC_TMR_GCLK { 6222 pinmux = <0x42a101b8 8 0x0 0 0x42a10400>; 6223 pin-pdrv; 6224 }; 6225 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_qtimer6_timer0: IOMUXC_GPIO_SD_B2_01_QTIMER6_TIMER0 { 6226 pinmux = <0x42a101b8 3 0x42a10894 2 0x42a10400>; 6227 pin-pdrv; 6228 }; 6229 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_usdhc2_data2: IOMUXC_GPIO_SD_B2_01_USDHC2_DATA2 { 6230 pinmux = <0x42a101b8 0 0x0 0 0x42a10400>; 6231 pin-pdrv; 6232 }; 6233 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_xspi_slv_data5: IOMUXC_GPIO_SD_B2_01_XSPI_SLV_DATA5 { 6234 pinmux = <0x42a101b8 2 0x42a10a1c 1 0x42a10400>; 6235 pin-pdrv; 6236 }; 6237 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_flexspi1_b_data6: IOMUXC_GPIO_SD_B2_02_FLEXSPI1_B_DATA6 { 6238 pinmux = <0x42a101bc 1 0x42a10564 0 0x42a10404>; 6239 pin-pdrv; 6240 }; 6241 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_gpio5_io12: IOMUXC_GPIO_SD_B2_02_GPIO5_IO12 { 6242 pinmux = <0x42a101bc 5 0x0 0 0x42a10404>; 6243 pin-pdrv; 6244 }; 6245 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_kpp_row0: IOMUXC_GPIO_SD_B2_02_KPP_ROW0 { 6246 pinmux = <0x42a101bc 4 0x42a105c8 2 0x42a10404>; 6247 pin-pdrv; 6248 }; 6249 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_lpuart8_cts_b: IOMUXC_GPIO_SD_B2_02_LPUART8_CTS_B { 6250 pinmux = <0x42a101bc 9 0x42a106bc 0 0x42a10404>; 6251 pin-pdrv; 6252 }; 6253 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_mic_bitstream2: IOMUXC_GPIO_SD_B2_02_MIC_BITSTREAM2 { 6254 pinmux = <0x42a101bc 12 0x42a106d8 2 0x42a10404>; 6255 pin-pdrv; 6256 }; 6257 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_netc_tmr_alarm1: IOMUXC_GPIO_SD_B2_02_NETC_TMR_ALARM1 { 6258 pinmux = <0x42a101bc 8 0x0 0 0x42a10404>; 6259 pin-pdrv; 6260 }; 6261 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_qtimer6_timer1: IOMUXC_GPIO_SD_B2_02_QTIMER6_TIMER1 { 6262 pinmux = <0x42a101bc 3 0x42a10898 2 0x42a10404>; 6263 pin-pdrv; 6264 }; 6265 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_usdhc2_data1: IOMUXC_GPIO_SD_B2_02_USDHC2_DATA1 { 6266 pinmux = <0x42a101bc 0 0x0 0 0x42a10404>; 6267 pin-pdrv; 6268 }; 6269 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_xspi_slv_data6: IOMUXC_GPIO_SD_B2_02_XSPI_SLV_DATA6 { 6270 pinmux = <0x42a101bc 2 0x42a10a20 1 0x42a10404>; 6271 pin-pdrv; 6272 }; 6273 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_flexspi1_b_data7: IOMUXC_GPIO_SD_B2_03_FLEXSPI1_B_DATA7 { 6274 pinmux = <0x42a101c0 1 0x42a10568 0 0x42a10408>; 6275 pin-pdrv; 6276 }; 6277 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_gpio5_io13: IOMUXC_GPIO_SD_B2_03_GPIO5_IO13 { 6278 pinmux = <0x42a101c0 5 0x0 0 0x42a10408>; 6279 pin-pdrv; 6280 }; 6281 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_kpp_col0: IOMUXC_GPIO_SD_B2_03_KPP_COL0 { 6282 pinmux = <0x42a101c0 4 0x42a105a8 2 0x42a10408>; 6283 pin-pdrv; 6284 }; 6285 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_lpuart8_rts_b: IOMUXC_GPIO_SD_B2_03_LPUART8_RTS_B { 6286 pinmux = <0x42a101c0 9 0x0 0 0x42a10408>; 6287 pin-pdrv; 6288 }; 6289 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_mic_bitstream3: IOMUXC_GPIO_SD_B2_03_MIC_BITSTREAM3 { 6290 pinmux = <0x42a101c0 12 0x42a106dc 2 0x42a10408>; 6291 pin-pdrv; 6292 }; 6293 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_netc_tmr_alarm2: IOMUXC_GPIO_SD_B2_03_NETC_TMR_ALARM2 { 6294 pinmux = <0x42a101c0 8 0x0 0 0x42a10408>; 6295 pin-pdrv; 6296 }; 6297 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_qtimer6_timer2: IOMUXC_GPIO_SD_B2_03_QTIMER6_TIMER2 { 6298 pinmux = <0x42a101c0 3 0x42a1089c 1 0x42a10408>; 6299 pin-pdrv; 6300 }; 6301 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_usdhc2_data0: IOMUXC_GPIO_SD_B2_03_USDHC2_DATA0 { 6302 pinmux = <0x42a101c0 0 0x0 0 0x42a10408>; 6303 pin-pdrv; 6304 }; 6305 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_xspi_slv_data7: IOMUXC_GPIO_SD_B2_03_XSPI_SLV_DATA7 { 6306 pinmux = <0x42a101c0 2 0x42a10a24 1 0x42a10408>; 6307 pin-pdrv; 6308 }; 6309 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_flexspi1_b_ss1_b: IOMUXC_GPIO_SD_B2_04_FLEXSPI1_B_SS1_B { 6310 pinmux = <0x42a101c4 1 0x0 0 0x42a1040c>; 6311 pin-pdrv; 6312 }; 6313 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_gpio5_io14: IOMUXC_GPIO_SD_B2_04_GPIO5_IO14 { 6314 pinmux = <0x42a101c4 5 0x0 0 0x42a1040c>; 6315 pin-pdrv; 6316 }; 6317 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_kpp_row3: IOMUXC_GPIO_SD_B2_04_KPP_ROW3 { 6318 pinmux = <0x42a101c4 4 0x42a105d4 2 0x42a1040c>; 6319 pin-pdrv; 6320 }; 6321 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_lpuart5_ri_b: IOMUXC_GPIO_SD_B2_04_LPUART5_RI_B { 6322 pinmux = <0x42a101c4 6 0x42a10698 1 0x42a1040c>; 6323 pin-pdrv; 6324 }; 6325 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_mic_clk: IOMUXC_GPIO_SD_B2_04_MIC_CLK { 6326 pinmux = <0x42a101c4 12 0x0 0 0x42a1040c>; 6327 pin-pdrv; 6328 }; 6329 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_netc_tmr_pp1: IOMUXC_GPIO_SD_B2_04_NETC_TMR_PP1 { 6330 pinmux = <0x42a101c4 8 0x0 0 0x42a1040c>; 6331 pin-pdrv; 6332 }; 6333 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_qtimer7_timer0: IOMUXC_GPIO_SD_B2_04_QTIMER7_TIMER0 { 6334 pinmux = <0x42a101c4 3 0x42a108a0 1 0x42a1040c>; 6335 pin-pdrv; 6336 }; 6337 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_usdhc2_clk: IOMUXC_GPIO_SD_B2_04_USDHC2_CLK { 6338 pinmux = <0x42a101c4 0 0x0 0 0x42a1040c>; 6339 pin-pdrv; 6340 }; 6341 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_flexspi1_b_dqs: IOMUXC_GPIO_SD_B2_05_FLEXSPI1_B_DQS { 6342 pinmux = <0x42a101c8 1 0x42a10548 0 0x42a10410>; 6343 pin-pdrv; 6344 }; 6345 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_gpio5_io15: IOMUXC_GPIO_SD_B2_05_GPIO5_IO15 { 6346 pinmux = <0x42a101c8 5 0x0 0 0x42a10410>; 6347 pin-pdrv; 6348 }; 6349 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_lpspi4_pcs3: IOMUXC_GPIO_SD_B2_05_LPSPI4_PCS3 { 6350 pinmux = <0x42a101c8 4 0x0 0 0x42a10410>; 6351 pin-pdrv; 6352 }; 6353 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_lpuart5_dtr_b: IOMUXC_GPIO_SD_B2_05_LPUART5_DTR_B { 6354 pinmux = <0x42a101c8 6 0x0 0 0x42a10410>; 6355 pin-pdrv; 6356 }; 6357 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_netc_tmr_pp2: IOMUXC_GPIO_SD_B2_05_NETC_TMR_PP2 { 6358 pinmux = <0x42a101c8 8 0x0 0 0x42a10410>; 6359 pin-pdrv; 6360 }; 6361 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_qtimer7_timer1: IOMUXC_GPIO_SD_B2_05_QTIMER7_TIMER1 { 6362 pinmux = <0x42a101c8 3 0x42a108a4 1 0x42a10410>; 6363 pin-pdrv; 6364 }; 6365 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_usdhc2_cmd: IOMUXC_GPIO_SD_B2_05_USDHC2_CMD { 6366 pinmux = <0x42a101c8 0 0x0 0 0x42a10410>; 6367 pin-pdrv; 6368 }; 6369 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_xspi_slv_dqs: IOMUXC_GPIO_SD_B2_05_XSPI_SLV_DQS { 6370 pinmux = <0x42a101c8 2 0x42a10a04 0 0x42a10410>; 6371 pin-pdrv; 6372 }; 6373 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_flexspi1_b_ss0_b: IOMUXC_GPIO_SD_B2_06_FLEXSPI1_B_SS0_B { 6374 pinmux = <0x42a101cc 1 0x0 0 0x42a10414>; 6375 pin-pdrv; 6376 }; 6377 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_gpio5_io16: IOMUXC_GPIO_SD_B2_06_GPIO5_IO16 { 6378 pinmux = <0x42a101cc 5 0x0 0 0x42a10414>; 6379 pin-pdrv; 6380 }; 6381 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_lpspi4_pcs2: IOMUXC_GPIO_SD_B2_06_LPSPI4_PCS2 { 6382 pinmux = <0x42a101cc 4 0x0 0 0x42a10414>; 6383 pin-pdrv; 6384 }; 6385 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_lpuart5_cts_b: IOMUXC_GPIO_SD_B2_06_LPUART5_CTS_B { 6386 pinmux = <0x42a101cc 6 0x42a1068c 2 0x42a10414>; 6387 pin-pdrv; 6388 }; 6389 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_netc_tmr_pp3: IOMUXC_GPIO_SD_B2_06_NETC_TMR_PP3 { 6390 pinmux = <0x42a101cc 8 0x0 0 0x42a10414>; 6391 pin-pdrv; 6392 }; 6393 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_qtimer7_timer2: IOMUXC_GPIO_SD_B2_06_QTIMER7_TIMER2 { 6394 pinmux = <0x42a101cc 3 0x0 0 0x42a10414>; 6395 pin-pdrv; 6396 }; 6397 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_usdhc2_reset_b: IOMUXC_GPIO_SD_B2_06_USDHC2_RESET_B { 6398 pinmux = <0x42a101cc 0 0x0 0 0x42a10414>; 6399 pin-pdrv; 6400 }; 6401 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_xspi_slv_cs: IOMUXC_GPIO_SD_B2_06_XSPI_SLV_CS { 6402 pinmux = <0x42a101cc 2 0x42a10a00 1 0x42a10414>; 6403 pin-pdrv; 6404 }; 6405 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_flexspi1_b_sclk: IOMUXC_GPIO_SD_B2_07_FLEXSPI1_B_SCLK { 6406 pinmux = <0x42a101d0 1 0x42a1056c 0 0x42a10418>; 6407 pin-pdrv; 6408 }; 6409 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_gpio5_io17: IOMUXC_GPIO_SD_B2_07_GPIO5_IO17 { 6410 pinmux = <0x42a101d0 5 0x0 0 0x42a10418>; 6411 pin-pdrv; 6412 }; 6413 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_lpspi4_pcs1: IOMUXC_GPIO_SD_B2_07_LPSPI4_PCS1 { 6414 pinmux = <0x42a101d0 4 0x0 0 0x42a10418>; 6415 pin-pdrv; 6416 }; 6417 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_lpuart5_rts_b: IOMUXC_GPIO_SD_B2_07_LPUART5_RTS_B { 6418 pinmux = <0x42a101d0 6 0x0 0 0x42a10418>; 6419 pin-pdrv; 6420 }; 6421 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_netc_tmr_alarm1: IOMUXC_GPIO_SD_B2_07_NETC_TMR_ALARM1 { 6422 pinmux = <0x42a101d0 8 0x0 0 0x42a10418>; 6423 pin-pdrv; 6424 }; 6425 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_qtimer7_timer3: IOMUXC_GPIO_SD_B2_07_QTIMER7_TIMER3 { 6426 pinmux = <0x42a101d0 3 0x0 0 0x42a10418>; 6427 pin-pdrv; 6428 }; 6429 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_usdhc2_strobe: IOMUXC_GPIO_SD_B2_07_USDHC2_STROBE { 6430 pinmux = <0x42a101d0 0 0x0 0 0x42a10418>; 6431 pin-pdrv; 6432 }; 6433 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_xspi_slv_clk: IOMUXC_GPIO_SD_B2_07_XSPI_SLV_CLK { 6434 pinmux = <0x42a101d0 2 0x42a10a28 1 0x42a10418>; 6435 pin-pdrv; 6436 }; 6437 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_flexspi1_b_data0: IOMUXC_GPIO_SD_B2_08_FLEXSPI1_B_DATA0 { 6438 pinmux = <0x42a101d4 1 0x42a1054c 0 0x42a1041c>; 6439 pin-pdrv; 6440 }; 6441 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_gpio5_io18: IOMUXC_GPIO_SD_B2_08_GPIO5_IO18 { 6442 pinmux = <0x42a101d4 5 0x0 0 0x42a1041c>; 6443 pin-pdrv; 6444 }; 6445 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_lpspi4_sck: IOMUXC_GPIO_SD_B2_08_LPSPI4_SCK { 6446 pinmux = <0x42a101d4 4 0x42a10628 1 0x42a1041c>; 6447 pin-pdrv; 6448 }; 6449 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_lpuart5_txd: IOMUXC_GPIO_SD_B2_08_LPUART5_TXD { 6450 pinmux = <0x42a101d4 6 0x42a106a0 4 0x42a1041c>; 6451 pin-pdrv; 6452 }; 6453 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_netc_tmr_alarm2: IOMUXC_GPIO_SD_B2_08_NETC_TMR_ALARM2 { 6454 pinmux = <0x42a101d4 8 0x0 0 0x42a1041c>; 6455 pin-pdrv; 6456 }; 6457 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_netc_tmr_pp2: IOMUXC_GPIO_SD_B2_08_NETC_TMR_PP2 { 6458 pinmux = <0x42a101d4 9 0x0 0 0x42a1041c>; 6459 pin-pdrv; 6460 }; 6461 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_qtimer8_timer0: IOMUXC_GPIO_SD_B2_08_QTIMER8_TIMER0 { 6462 pinmux = <0x42a101d4 3 0x42a108a8 1 0x42a1041c>; 6463 pin-pdrv; 6464 }; 6465 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_usdhc2_data4: IOMUXC_GPIO_SD_B2_08_USDHC2_DATA4 { 6466 pinmux = <0x42a101d4 0 0x0 0 0x42a1041c>; 6467 pin-pdrv; 6468 }; 6469 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_xspi_slv_data0: IOMUXC_GPIO_SD_B2_08_XSPI_SLV_DATA0 { 6470 pinmux = <0x42a101d4 2 0x42a10a08 0 0x42a1041c>; 6471 pin-pdrv; 6472 }; 6473 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_flexspi1_b_data1: IOMUXC_GPIO_SD_B2_09_FLEXSPI1_B_DATA1 { 6474 pinmux = <0x42a101d8 1 0x42a10550 0 0x42a10420>; 6475 pin-pdrv; 6476 }; 6477 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_gpio5_io19: IOMUXC_GPIO_SD_B2_09_GPIO5_IO19 { 6478 pinmux = <0x42a101d8 5 0x0 0 0x42a10420>; 6479 pin-pdrv; 6480 }; 6481 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_lpspi4_pcs0: IOMUXC_GPIO_SD_B2_09_LPSPI4_PCS0 { 6482 pinmux = <0x42a101d8 4 0x42a10624 1 0x42a10420>; 6483 pin-pdrv; 6484 }; 6485 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_lpuart5_rxd: IOMUXC_GPIO_SD_B2_09_LPUART5_RXD { 6486 pinmux = <0x42a101d8 6 0x42a1069c 4 0x42a10420>; 6487 pin-pdrv; 6488 }; 6489 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_netc_tmr_pp1: IOMUXC_GPIO_SD_B2_09_NETC_TMR_PP1 { 6490 pinmux = <0x42a101d8 9 0x0 0 0x42a10420>; 6491 pin-pdrv; 6492 }; 6493 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_qtimer8_timer1: IOMUXC_GPIO_SD_B2_09_QTIMER8_TIMER1 { 6494 pinmux = <0x42a101d8 3 0x42a108ac 1 0x42a10420>; 6495 pin-pdrv; 6496 }; 6497 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_usdhc2_data5: IOMUXC_GPIO_SD_B2_09_USDHC2_DATA5 { 6498 pinmux = <0x42a101d8 0 0x0 0 0x42a10420>; 6499 pin-pdrv; 6500 }; 6501 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_xspi_slv_data1: IOMUXC_GPIO_SD_B2_09_XSPI_SLV_DATA1 { 6502 pinmux = <0x42a101d8 2 0x42a10a0c 0 0x42a10420>; 6503 pin-pdrv; 6504 }; 6505 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_ecat_mdio: IOMUXC_GPIO_SD_B2_10_ECAT_MDIO { 6506 pinmux = <0x42a101dc 12 0x42a104ec 1 0x42a10424>; 6507 pin-pdrv; 6508 }; 6509 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_flexspi1_b_data2: IOMUXC_GPIO_SD_B2_10_FLEXSPI1_B_DATA2 { 6510 pinmux = <0x42a101dc 1 0x42a10554 0 0x42a10424>; 6511 pin-pdrv; 6512 }; 6513 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_gpio5_io20: IOMUXC_GPIO_SD_B2_10_GPIO5_IO20 { 6514 pinmux = <0x42a101dc 5 0x0 0 0x42a10424>; 6515 pin-pdrv; 6516 }; 6517 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_lpspi4_sout: IOMUXC_GPIO_SD_B2_10_LPSPI4_SOUT { 6518 pinmux = <0x42a101dc 4 0x42a10630 1 0x42a10424>; 6519 pin-pdrv; 6520 }; 6521 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_lpuart5_dcd_b: IOMUXC_GPIO_SD_B2_10_LPUART5_DCD_B { 6522 pinmux = <0x42a101dc 6 0x42a10690 1 0x42a10424>; 6523 pin-pdrv; 6524 }; 6525 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_netc_emdio: IOMUXC_GPIO_SD_B2_10_NETC_EMDIO { 6526 pinmux = <0x42a101dc 10 0x42a10798 5 0x42a10424>; 6527 pin-pdrv; 6528 }; 6529 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_netc_tmr_pp3: IOMUXC_GPIO_SD_B2_10_NETC_TMR_PP3 { 6530 pinmux = <0x42a101dc 9 0x0 0 0x42a10424>; 6531 pin-pdrv; 6532 }; 6533 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_netc_tmr_trig2: IOMUXC_GPIO_SD_B2_10_NETC_TMR_TRIG2 { 6534 pinmux = <0x42a101dc 8 0x42a107d0 3 0x42a10424>; 6535 pin-pdrv; 6536 }; 6537 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_qtimer8_timer2: IOMUXC_GPIO_SD_B2_10_QTIMER8_TIMER2 { 6538 pinmux = <0x42a101dc 3 0x0 0 0x42a10424>; 6539 pin-pdrv; 6540 }; 6541 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_usdhc2_data6: IOMUXC_GPIO_SD_B2_10_USDHC2_DATA6 { 6542 pinmux = <0x42a101dc 0 0x0 0 0x42a10424>; 6543 pin-pdrv; 6544 }; 6545 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_xspi_slv_data2: IOMUXC_GPIO_SD_B2_10_XSPI_SLV_DATA2 { 6546 pinmux = <0x42a101dc 2 0x42a10a10 0 0x42a10424>; 6547 pin-pdrv; 6548 }; 6549 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_ecat_mdc: IOMUXC_GPIO_SD_B2_11_ECAT_MDC { 6550 pinmux = <0x42a101e0 12 0x0 0 0x42a10428>; 6551 pin-pdrv; 6552 }; 6553 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_flexspi1_b_data3: IOMUXC_GPIO_SD_B2_11_FLEXSPI1_B_DATA3 { 6554 pinmux = <0x42a101e0 1 0x42a10558 0 0x42a10428>; 6555 pin-pdrv; 6556 }; 6557 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_gpio5_io21: IOMUXC_GPIO_SD_B2_11_GPIO5_IO21 { 6558 pinmux = <0x42a101e0 5 0x0 0 0x42a10428>; 6559 pin-pdrv; 6560 }; 6561 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_lpspi4_sin: IOMUXC_GPIO_SD_B2_11_LPSPI4_SIN { 6562 pinmux = <0x42a101e0 4 0x42a1062c 1 0x42a10428>; 6563 pin-pdrv; 6564 }; 6565 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_lpuart5_dsr_b: IOMUXC_GPIO_SD_B2_11_LPUART5_DSR_B { 6566 pinmux = <0x42a101e0 6 0x42a10694 1 0x42a10428>; 6567 pin-pdrv; 6568 }; 6569 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_netc_emdc: IOMUXC_GPIO_SD_B2_11_NETC_EMDC { 6570 pinmux = <0x42a101e0 10 0x0 0 0x42a10428>; 6571 pin-pdrv; 6572 }; 6573 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_netc_tmr_trig1: IOMUXC_GPIO_SD_B2_11_NETC_TMR_TRIG1 { 6574 pinmux = <0x42a101e0 8 0x42a107cc 3 0x42a10428>; 6575 pin-pdrv; 6576 }; 6577 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_qtimer8_timer3: IOMUXC_GPIO_SD_B2_11_QTIMER8_TIMER3 { 6578 pinmux = <0x42a101e0 3 0x0 0 0x42a10428>; 6579 pin-pdrv; 6580 }; 6581 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_usdhc2_data7: IOMUXC_GPIO_SD_B2_11_USDHC2_DATA7 { 6582 pinmux = <0x42a101e0 0 0x0 0 0x42a10428>; 6583 pin-pdrv; 6584 }; 6585 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_xspi_slv_data3: IOMUXC_GPIO_SD_B2_11_XSPI_SLV_DATA3 { 6586 pinmux = <0x42a101e0 2 0x42a10a14 0 0x42a10428>; 6587 pin-pdrv; 6588 }; 6589}; 6590 6591
