1/* 2 * Copyright 2024 NXP 3 * SPDX-License-Identifier: Apache-2.0 4 * 5 * Note: File generated by gen_soc_headers.py 6 * from configuration data for MIMX9596AVZXN 7 */ 8 9/* 10 * SOC level pinctrl defintions 11 * These definitions define SOC level defaults for each pin, 12 * and select the pinmux for the pin. Pinmux entries are a tuple of: 13 * <mux_register mux_mode input_register input_daisy config_register> 14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 15 * the pinctrl driver will write the mux_mode and input_daisy values into 16 * each register, respectively. The config_register is used to configure 17 * the pin based on the devicetree properties set 18 */ 19 20&scmi_iomuxc { 21 /omit-if-no-ref/ iomuxc_ccm_clko1_ccmsrcgpcmix_clko_ccmsrcgpcmix_clko1: IOMUXC_CCM_CLKO1_CCMSRCGPCMIX_CLKO_CCMSRCGPCMIX_CLKO1 { 22 pinmux = <0x443c00a8 0 0x0 0 0x443c02ac>; 23 }; 24 /omit-if-no-ref/ iomuxc_ccm_clko1_flexio_flexio_bit_flexio1_flexio_bit26: IOMUXC_CCM_CLKO1_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT26 { 25 pinmux = <0x443c00a8 4 0x443c0458 0 0x443c02ac>; 26 }; 27 /omit-if-no-ref/ iomuxc_ccm_clko1_gpio_io_bit_gpio3_io_bit26: IOMUXC_CCM_CLKO1_GPIO_IO_BIT_GPIO3_IO_BIT26 { 28 pinmux = <0x443c00a8 5 0x0 0 0x443c02ac>; 29 }; 30 /omit-if-no-ref/ iomuxc_ccm_clko1_netc_tmr_1588_trig1_netc_tmr_1588_trig1: IOMUXC_CCM_CLKO1_NETC_TMR_1588_TRIG1_NETC_TMR_1588_TRIG1 { 31 pinmux = <0x443c00a8 1 0x443c0434 0 0x443c02ac>; 32 }; 33 /omit-if-no-ref/ iomuxc_ccm_clko2_ccmsrcgpcmix_clko_ccmsrcgpcmix_clko2: IOMUXC_CCM_CLKO2_CCMSRCGPCMIX_CLKO_CCMSRCGPCMIX_CLKO2 { 34 pinmux = <0x443c00ac 0 0x0 0 0x443c02b0>; 35 }; 36 /omit-if-no-ref/ iomuxc_ccm_clko2_flexio_flexio_bit_flexio1_flexio_bit27: IOMUXC_CCM_CLKO2_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT27 { 37 pinmux = <0x443c00ac 4 0x443c045c 0 0x443c02b0>; 38 }; 39 /omit-if-no-ref/ iomuxc_ccm_clko2_gpio_io_bit_gpio3_io_bit27: IOMUXC_CCM_CLKO2_GPIO_IO_BIT_GPIO3_IO_BIT27 { 40 pinmux = <0x443c00ac 5 0x0 0 0x443c02b0>; 41 }; 42 /omit-if-no-ref/ iomuxc_ccm_clko2_netc_tmr_1588_pp1_netc_tmr_1588_pp1: IOMUXC_CCM_CLKO2_NETC_TMR_1588_PP1_NETC_TMR_1588_PP1 { 43 pinmux = <0x443c00ac 1 0x0 0 0x443c02b0>; 44 }; 45 /omit-if-no-ref/ iomuxc_ccm_clko3_can_tx_can3_tx: IOMUXC_CCM_CLKO3_CAN_TX_CAN3_TX { 46 pinmux = <0x443c00b0 2 0x0 0 0x443c02b4>; 47 }; 48 /omit-if-no-ref/ iomuxc_ccm_clko3_ccmsrcgpcmix_clko_ccmsrcgpcmix_clko3: IOMUXC_CCM_CLKO3_CCMSRCGPCMIX_CLKO_CCMSRCGPCMIX_CLKO3 { 49 pinmux = <0x443c00b0 0 0x0 0 0x443c02b4>; 50 }; 51 /omit-if-no-ref/ iomuxc_ccm_clko3_flexio_flexio_bit_flexio2_flexio_bit28: IOMUXC_CCM_CLKO3_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT28 { 52 pinmux = <0x443c00b0 4 0x0 0 0x443c02b4>; 53 }; 54 /omit-if-no-ref/ iomuxc_ccm_clko3_gpio_io_bit_gpio4_io_bit28: IOMUXC_CCM_CLKO3_GPIO_IO_BIT_GPIO4_IO_BIT28 { 55 pinmux = <0x443c00b0 5 0x0 0 0x443c02b4>; 56 }; 57 /omit-if-no-ref/ iomuxc_ccm_clko3_netc_tmr_1588_trig2_netc_tmr_1588_trig2: IOMUXC_CCM_CLKO3_NETC_TMR_1588_TRIG2_NETC_TMR_1588_TRIG2 { 58 pinmux = <0x443c00b0 1 0x443c0438 0 0x443c02b4>; 59 }; 60 /omit-if-no-ref/ iomuxc_ccm_clko4_can_rx_can3_rx: IOMUXC_CCM_CLKO4_CAN_RX_CAN3_RX { 61 pinmux = <0x443c00b4 2 0x443c0448 0 0x443c02b8>; 62 }; 63 /omit-if-no-ref/ iomuxc_ccm_clko4_ccmsrcgpcmix_clko_ccmsrcgpcmix_clko4: IOMUXC_CCM_CLKO4_CCMSRCGPCMIX_CLKO_CCMSRCGPCMIX_CLKO4 { 64 pinmux = <0x443c00b4 0 0x0 0 0x443c02b8>; 65 }; 66 /omit-if-no-ref/ iomuxc_ccm_clko4_flexio_flexio_bit_flexio2_flexio_bit29: IOMUXC_CCM_CLKO4_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT29 { 67 pinmux = <0x443c00b4 4 0x0 0 0x443c02b8>; 68 }; 69 /omit-if-no-ref/ iomuxc_ccm_clko4_gpio_io_bit_gpio4_io_bit29: IOMUXC_CCM_CLKO4_GPIO_IO_BIT_GPIO4_IO_BIT29 { 70 pinmux = <0x443c00b4 5 0x0 0 0x443c02b8>; 71 }; 72 /omit-if-no-ref/ iomuxc_ccm_clko4_netc_tmr_1588_pp2_netc_tmr_1588_pp2: IOMUXC_CCM_CLKO4_NETC_TMR_1588_PP2_NETC_TMR_1588_PP2 { 73 pinmux = <0x443c00b4 1 0x0 0 0x443c02b8>; 74 }; 75 /omit-if-no-ref/ iomuxc_dap_tclk_swclk_can_rx_can4_rx: IOMUXC_DAP_TCLK_SWCLK_CAN_RX_CAN4_RX { 76 pinmux = <0x443c0008 2 0x443c044c 0 0x443c020c>; 77 }; 78 /omit-if-no-ref/ iomuxc_dap_tclk_swclk_flexio_flexio_bit_flexio1_flexio_bit30: IOMUXC_DAP_TCLK_SWCLK_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT30 { 79 pinmux = <0x443c0008 4 0x443c0460 0 0x443c020c>; 80 }; 81 /omit-if-no-ref/ iomuxc_dap_tclk_swclk_gpio_io_bit_gpio3_io_bit30: IOMUXC_DAP_TCLK_SWCLK_GPIO_IO_BIT_GPIO3_IO_BIT30 { 82 pinmux = <0x443c0008 5 0x0 0 0x443c020c>; 83 }; 84 /omit-if-no-ref/ iomuxc_dap_tclk_swclk_jtag_mux_tck_jtag_mux_tck: IOMUXC_DAP_TCLK_SWCLK_JTAG_MUX_TCK_JTAG_MUX_TCK { 85 pinmux = <0x443c0008 0 0x443c060c 0 0x443c020c>; 86 }; 87 /omit-if-no-ref/ iomuxc_dap_tclk_swclk_lpuart_cts_b_lpuart5_cts_b: IOMUXC_DAP_TCLK_SWCLK_LPUART_CTS_B_LPUART5_CTS_B { 88 pinmux = <0x443c0008 6 0x443c056c 0 0x443c020c>; 89 }; 90 /omit-if-no-ref/ iomuxc_dap_tdi_can_tx_can2_tx: IOMUXC_DAP_TDI_CAN_TX_CAN2_TX { 91 pinmux = <0x443c0000 3 0x0 0 0x443c0204>; 92 }; 93 /omit-if-no-ref/ iomuxc_dap_tdi_flexio_flexio_bit_flexio2_flexio_bit30: IOMUXC_DAP_TDI_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT30 { 94 pinmux = <0x443c0000 4 0x0 0 0x443c0204>; 95 }; 96 /omit-if-no-ref/ iomuxc_dap_tdi_gpio_io_bit_gpio3_io_bit28: IOMUXC_DAP_TDI_GPIO_IO_BIT_GPIO3_IO_BIT28 { 97 pinmux = <0x443c0000 5 0x0 0 0x443c0204>; 98 }; 99 /omit-if-no-ref/ iomuxc_dap_tdi_jtag_mux_tdi_jtag_mux_tdi: IOMUXC_DAP_TDI_JTAG_MUX_TDI_JTAG_MUX_TDI { 100 pinmux = <0x443c0000 0 0x443c0610 0 0x443c0204>; 101 }; 102 /omit-if-no-ref/ iomuxc_dap_tdi_lpuart_rx_lpuart5_rx: IOMUXC_DAP_TDI_LPUART_RX_LPUART5_RX { 103 pinmux = <0x443c0000 6 0x443c0570 0 0x443c0204>; 104 }; 105 /omit-if-no-ref/ iomuxc_dap_tdi_mqs_left_mqs2_left: IOMUXC_DAP_TDI_MQS_LEFT_MQS2_LEFT { 106 pinmux = <0x443c0000 1 0x0 0 0x443c0204>; 107 }; 108 /omit-if-no-ref/ iomuxc_dap_tdi_netc_tmr_1588_alarm1_netc_tmr_1588_alarm1: IOMUXC_DAP_TDI_NETC_TMR_1588_ALARM1_NETC_TMR_1588_ALARM1 { 109 pinmux = <0x443c0000 2 0x0 0 0x443c0204>; 110 }; 111 /omit-if-no-ref/ iomuxc_dap_tdo_traceswo_can_rx_can2_rx: IOMUXC_DAP_TDO_TRACESWO_CAN_RX_CAN2_RX { 112 pinmux = <0x443c000c 3 0x443c0444 0 0x443c0210>; 113 }; 114 /omit-if-no-ref/ iomuxc_dap_tdo_traceswo_flexio_flexio_bit_flexio1_flexio_bit31: IOMUXC_DAP_TDO_TRACESWO_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT31 { 115 pinmux = <0x443c000c 4 0x443c0464 0 0x443c0210>; 116 }; 117 /omit-if-no-ref/ iomuxc_dap_tdo_traceswo_gpio_io_bit_gpio3_io_bit31: IOMUXC_DAP_TDO_TRACESWO_GPIO_IO_BIT_GPIO3_IO_BIT31 { 118 pinmux = <0x443c000c 5 0x0 0 0x443c0210>; 119 }; 120 /omit-if-no-ref/ iomuxc_dap_tdo_traceswo_jtag_mux_tdo_jtag_mux_tdo: IOMUXC_DAP_TDO_TRACESWO_JTAG_MUX_TDO_JTAG_MUX_TDO { 121 pinmux = <0x443c000c 0 0x0 0 0x443c0210>; 122 }; 123 /omit-if-no-ref/ iomuxc_dap_tdo_traceswo_lpuart_tx_lpuart5_tx: IOMUXC_DAP_TDO_TRACESWO_LPUART_TX_LPUART5_TX { 124 pinmux = <0x443c000c 6 0x443c0574 0 0x443c0210>; 125 }; 126 /omit-if-no-ref/ iomuxc_dap_tdo_traceswo_mqs_right_mqs2_right: IOMUXC_DAP_TDO_TRACESWO_MQS_RIGHT_MQS2_RIGHT { 127 pinmux = <0x443c000c 1 0x0 0 0x443c0210>; 128 }; 129 /omit-if-no-ref/ iomuxc_dap_tdo_traceswo_netc_tmr_1588_alarm2_netc_tmr_1588_alarm2: IOMUXC_DAP_TDO_TRACESWO_NETC_TMR_1588_ALARM2_NETC_TMR_1588_ALARM2 { 130 pinmux = <0x443c000c 2 0x0 0 0x443c0210>; 131 }; 132 /omit-if-no-ref/ iomuxc_dap_tms_swdio_can_tx_can4_tx: IOMUXC_DAP_TMS_SWDIO_CAN_TX_CAN4_TX { 133 pinmux = <0x443c0004 2 0x0 0 0x443c0208>; 134 }; 135 /omit-if-no-ref/ iomuxc_dap_tms_swdio_flexio_flexio_bit_flexio2_flexio_bit31: IOMUXC_DAP_TMS_SWDIO_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT31 { 136 pinmux = <0x443c0004 4 0x0 0 0x443c0208>; 137 }; 138 /omit-if-no-ref/ iomuxc_dap_tms_swdio_gpio_io_bit_gpio3_io_bit29: IOMUXC_DAP_TMS_SWDIO_GPIO_IO_BIT_GPIO3_IO_BIT29 { 139 pinmux = <0x443c0004 5 0x0 0 0x443c0208>; 140 }; 141 /omit-if-no-ref/ iomuxc_dap_tms_swdio_jtag_mux_tms_jtag_mux_tms: IOMUXC_DAP_TMS_SWDIO_JTAG_MUX_TMS_JTAG_MUX_TMS { 142 pinmux = <0x443c0004 0 0x443c0614 0 0x443c0208>; 143 }; 144 /omit-if-no-ref/ iomuxc_dap_tms_swdio_lpuart_rts_b_lpuart5_rts_b: IOMUXC_DAP_TMS_SWDIO_LPUART_RTS_B_LPUART5_RTS_B { 145 pinmux = <0x443c0004 6 0x0 0 0x443c0208>; 146 }; 147 /omit-if-no-ref/ iomuxc_enet1_mdc_flexio_flexio_bit_flexio2_flexio_bit0: IOMUXC_ENET1_MDC_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT0 { 148 pinmux = <0x443c00b8 4 0x0 0 0x443c02bc>; 149 }; 150 /omit-if-no-ref/ iomuxc_enet1_mdc_gpio_io_bit_gpio4_io_bit0: IOMUXC_ENET1_MDC_GPIO_IO_BIT_GPIO4_IO_BIT0 { 151 pinmux = <0x443c00b8 5 0x0 0 0x443c02bc>; 152 }; 153 /omit-if-no-ref/ iomuxc_enet1_mdc_i3c_scl_i3c2_scl: IOMUXC_ENET1_MDC_I3C_SCL_I3C2_SCL { 154 pinmux = <0x443c00b8 2 0x443c04f8 0 0x443c02bc>; 155 }; 156 /omit-if-no-ref/ iomuxc_enet1_mdc_lpuart_dcd_b_lpuart3_dcd_b: IOMUXC_ENET1_MDC_LPUART_DCD_B_LPUART3_DCD_B { 157 pinmux = <0x443c00b8 1 0x0 0 0x443c02bc>; 158 }; 159 /omit-if-no-ref/ iomuxc_enet1_mdc_netc_mdc_netc_mdc: IOMUXC_ENET1_MDC_NETC_MDC_NETC_MDC { 160 pinmux = <0x443c00b8 0 0x443c0424 0 0x443c02bc>; 161 }; 162 /omit-if-no-ref/ iomuxc_enet1_mdc_usb_otg_id_usb1_otg_id: IOMUXC_ENET1_MDC_USB_OTG_ID_USB1_OTG_ID { 163 pinmux = <0x443c00b8 3 0x0 0 0x443c02bc>; 164 }; 165 /omit-if-no-ref/ iomuxc_enet1_mdio_flexio_flexio_bit_flexio2_flexio_bit1: IOMUXC_ENET1_MDIO_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT1 { 166 pinmux = <0x443c00bc 4 0x0 0 0x443c02c0>; 167 }; 168 /omit-if-no-ref/ iomuxc_enet1_mdio_gpio_io_bit_gpio4_io_bit1: IOMUXC_ENET1_MDIO_GPIO_IO_BIT_GPIO4_IO_BIT1 { 169 pinmux = <0x443c00bc 5 0x0 0 0x443c02c0>; 170 }; 171 /omit-if-no-ref/ iomuxc_enet1_mdio_i3c_sda_i3c2_sda: IOMUXC_ENET1_MDIO_I3C_SDA_I3C2_SDA { 172 pinmux = <0x443c00bc 2 0x443c04fc 0 0x443c02c0>; 173 }; 174 /omit-if-no-ref/ iomuxc_enet1_mdio_lpuart_rin_b_lpuart3_rin_b: IOMUXC_ENET1_MDIO_LPUART_RIN_B_LPUART3_RIN_B { 175 pinmux = <0x443c00bc 1 0x0 0 0x443c02c0>; 176 }; 177 /omit-if-no-ref/ iomuxc_enet1_mdio_netc_mdio_netc_mdio: IOMUXC_ENET1_MDIO_NETC_MDIO_NETC_MDIO { 178 pinmux = <0x443c00bc 0 0x443c0428 0 0x443c02c0>; 179 }; 180 /omit-if-no-ref/ iomuxc_enet1_mdio_usb_otg_pwr_usb1_otg_pwr: IOMUXC_ENET1_MDIO_USB_OTG_PWR_USB1_OTG_PWR { 181 pinmux = <0x443c00bc 3 0x0 0 0x443c02c0>; 182 }; 183 /omit-if-no-ref/ iomuxc_enet1_rd0_eth_rgmii_rd_eth0_rgmii_rd0: IOMUXC_ENET1_RD0_ETH_RGMII_RD_ETH0_RGMII_RD0 { 184 pinmux = <0x443c00e0 0 0x0 0 0x443c02e4>; 185 }; 186 /omit-if-no-ref/ iomuxc_enet1_rd0_eth_rmii_rxd_eth0_rmii_rxd0: IOMUXC_ENET1_RD0_ETH_RMII_RXD_ETH0_RMII_RXD0 { 187 pinmux = <0x443c00e0 2 0x0 0 0x443c02e4>; 188 }; 189 /omit-if-no-ref/ iomuxc_enet1_rd0_flexio_flexio_bit_flexio2_flexio_bit10: IOMUXC_ENET1_RD0_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT10 { 190 pinmux = <0x443c00e0 4 0x0 0 0x443c02e4>; 191 }; 192 /omit-if-no-ref/ iomuxc_enet1_rd0_gpio_io_bit_gpio4_io_bit10: IOMUXC_ENET1_RD0_GPIO_IO_BIT_GPIO4_IO_BIT10 { 193 pinmux = <0x443c00e0 5 0x0 0 0x443c02e4>; 194 }; 195 /omit-if-no-ref/ iomuxc_enet1_rd0_lpuart_rx_lpuart3_rx: IOMUXC_ENET1_RD0_LPUART_RX_LPUART3_RX { 196 pinmux = <0x443c00e0 1 0x443c0558 0 0x443c02e4>; 197 }; 198 /omit-if-no-ref/ iomuxc_enet1_rd1_eth_rgmii_rd_eth0_rgmii_rd1: IOMUXC_ENET1_RD1_ETH_RGMII_RD_ETH0_RGMII_RD1 { 199 pinmux = <0x443c00e4 0 0x0 0 0x443c02e8>; 200 }; 201 /omit-if-no-ref/ iomuxc_enet1_rd1_eth_rmii_rxd_eth0_rmii_rxd1: IOMUXC_ENET1_RD1_ETH_RMII_RXD_ETH0_RMII_RXD1 { 202 pinmux = <0x443c00e4 2 0x0 0 0x443c02e8>; 203 }; 204 /omit-if-no-ref/ iomuxc_enet1_rd1_flexio_flexio_bit_flexio2_flexio_bit11: IOMUXC_ENET1_RD1_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT11 { 205 pinmux = <0x443c00e4 4 0x0 0 0x443c02e8>; 206 }; 207 /omit-if-no-ref/ iomuxc_enet1_rd1_gpio_io_bit_gpio4_io_bit11: IOMUXC_ENET1_RD1_GPIO_IO_BIT_GPIO4_IO_BIT11 { 208 pinmux = <0x443c00e4 5 0x0 0 0x443c02e8>; 209 }; 210 /omit-if-no-ref/ iomuxc_enet1_rd1_lptmr_alt_lptmr2_alt1: IOMUXC_ENET1_RD1_LPTMR_ALT_LPTMR2_ALT1 { 211 pinmux = <0x443c00e4 3 0x443c0548 0 0x443c02e8>; 212 }; 213 /omit-if-no-ref/ iomuxc_enet1_rd1_lpuart_cts_b_lpuart3_cts_b: IOMUXC_ENET1_RD1_LPUART_CTS_B_LPUART3_CTS_B { 214 pinmux = <0x443c00e4 1 0x443c0554 0 0x443c02e8>; 215 }; 216 /omit-if-no-ref/ iomuxc_enet1_rd2_eth_rgmii_rd_eth0_rgmii_rd2: IOMUXC_ENET1_RD2_ETH_RGMII_RD_ETH0_RGMII_RD2 { 217 pinmux = <0x443c00e8 0 0x0 0 0x443c02ec>; 218 }; 219 /omit-if-no-ref/ iomuxc_enet1_rd2_eth_rmii_rx_er_eth0_rmii_rx_er: IOMUXC_ENET1_RD2_ETH_RMII_RX_ER_ETH0_RMII_RX_ER { 220 pinmux = <0x443c00e8 2 0x443c042c 1 0x443c02ec>; 221 }; 222 /omit-if-no-ref/ iomuxc_enet1_rd2_flexio_flexio_bit_flexio2_flexio_bit12: IOMUXC_ENET1_RD2_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT12 { 223 pinmux = <0x443c00e8 4 0x0 0 0x443c02ec>; 224 }; 225 /omit-if-no-ref/ iomuxc_enet1_rd2_gpio_io_bit_gpio4_io_bit12: IOMUXC_ENET1_RD2_GPIO_IO_BIT_GPIO4_IO_BIT12 { 226 pinmux = <0x443c00e8 5 0x0 0 0x443c02ec>; 227 }; 228 /omit-if-no-ref/ iomuxc_enet1_rd2_lptmr_alt_lptmr2_alt2: IOMUXC_ENET1_RD2_LPTMR_ALT_LPTMR2_ALT2 { 229 pinmux = <0x443c00e8 3 0x443c054c 0 0x443c02ec>; 230 }; 231 /omit-if-no-ref/ iomuxc_enet1_rd3_eth_rgmii_rd_eth0_rgmii_rd3: IOMUXC_ENET1_RD3_ETH_RGMII_RD_ETH0_RGMII_RD3 { 232 pinmux = <0x443c00ec 0 0x0 0 0x443c02f0>; 233 }; 234 /omit-if-no-ref/ iomuxc_enet1_rd3_flexio_flexio_bit_flexio2_flexio_bit13: IOMUXC_ENET1_RD3_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT13 { 235 pinmux = <0x443c00ec 4 0x0 0 0x443c02f0>; 236 }; 237 /omit-if-no-ref/ iomuxc_enet1_rd3_gpio_io_bit_gpio4_io_bit13: IOMUXC_ENET1_RD3_GPIO_IO_BIT_GPIO4_IO_BIT13 { 238 pinmux = <0x443c00ec 5 0x0 0 0x443c02f0>; 239 }; 240 /omit-if-no-ref/ iomuxc_enet1_rd3_lptmr_alt_lptmr2_alt3: IOMUXC_ENET1_RD3_LPTMR_ALT_LPTMR2_ALT3 { 241 pinmux = <0x443c00ec 3 0x443c0550 0 0x443c02f0>; 242 }; 243 /omit-if-no-ref/ iomuxc_enet1_rxc_eth_rgmii_rx_clk_eth0_rgmii_rx_clk: IOMUXC_ENET1_RXC_ETH_RGMII_RX_CLK_ETH0_RGMII_RX_CLK { 244 pinmux = <0x443c00dc 0 0x0 0 0x443c02e0>; 245 }; 246 /omit-if-no-ref/ iomuxc_enet1_rxc_eth_rmii_rx_er_eth0_rmii_rx_er: IOMUXC_ENET1_RXC_ETH_RMII_RX_ER_ETH0_RMII_RX_ER { 247 pinmux = <0x443c00dc 1 0x443c042c 0 0x443c02e0>; 248 }; 249 /omit-if-no-ref/ iomuxc_enet1_rxc_flexio_flexio_bit_flexio2_flexio_bit9: IOMUXC_ENET1_RXC_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT9 { 250 pinmux = <0x443c00dc 4 0x0 0 0x443c02e0>; 251 }; 252 /omit-if-no-ref/ iomuxc_enet1_rxc_gpio_io_bit_gpio4_io_bit9: IOMUXC_ENET1_RXC_GPIO_IO_BIT_GPIO4_IO_BIT9 { 253 pinmux = <0x443c00dc 5 0x0 0 0x443c02e0>; 254 }; 255 /omit-if-no-ref/ iomuxc_enet1_rx_ctl_eth_rgmii_rx_ctl_eth0_rgmii_rx_ctl: IOMUXC_ENET1_RX_CTL_ETH_RGMII_RX_CTL_ETH0_RGMII_RX_CTL { 256 pinmux = <0x443c00d8 0 0x0 0 0x443c02dc>; 257 }; 258 /omit-if-no-ref/ iomuxc_enet1_rx_ctl_eth_rmii_crs_dv_eth0_rmii_crs_dv: IOMUXC_ENET1_RX_CTL_ETH_RMII_CRS_DV_ETH0_RMII_CRS_DV { 259 pinmux = <0x443c00d8 2 0x0 0 0x443c02dc>; 260 }; 261 /omit-if-no-ref/ iomuxc_enet1_rx_ctl_flexio_flexio_bit_flexio2_flexio_bit8: IOMUXC_ENET1_RX_CTL_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT8 { 262 pinmux = <0x443c00d8 4 0x0 0 0x443c02dc>; 263 }; 264 /omit-if-no-ref/ iomuxc_enet1_rx_ctl_gpio_io_bit_gpio4_io_bit8: IOMUXC_ENET1_RX_CTL_GPIO_IO_BIT_GPIO4_IO_BIT8 { 265 pinmux = <0x443c00d8 5 0x0 0 0x443c02dc>; 266 }; 267 /omit-if-no-ref/ iomuxc_enet1_rx_ctl_lpuart_dsr_b_lpuart3_dsr_b: IOMUXC_ENET1_RX_CTL_LPUART_DSR_B_LPUART3_DSR_B { 268 pinmux = <0x443c00d8 1 0x0 0 0x443c02dc>; 269 }; 270 /omit-if-no-ref/ iomuxc_enet1_rx_ctl_usb_otg_pwr_usb2_otg_pwr: IOMUXC_ENET1_RX_CTL_USB_OTG_PWR_USB2_OTG_PWR { 271 pinmux = <0x443c00d8 3 0x0 0 0x443c02dc>; 272 }; 273 /omit-if-no-ref/ iomuxc_enet1_td0_eth_rgmii_td_eth0_rgmii_td0: IOMUXC_ENET1_TD0_ETH_RGMII_TD_ETH0_RGMII_TD0 { 274 pinmux = <0x443c00cc 0 0x0 0 0x443c02d0>; 275 }; 276 /omit-if-no-ref/ iomuxc_enet1_td0_eth_rmii_txd_eth0_rmii_txd0: IOMUXC_ENET1_TD0_ETH_RMII_TXD_ETH0_RMII_TXD0 { 277 pinmux = <0x443c00cc 2 0x0 0 0x443c02d0>; 278 }; 279 /omit-if-no-ref/ iomuxc_enet1_td0_flexio_flexio_bit_flexio2_flexio_bit5: IOMUXC_ENET1_TD0_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT5 { 280 pinmux = <0x443c00cc 4 0x0 0 0x443c02d0>; 281 }; 282 /omit-if-no-ref/ iomuxc_enet1_td0_gpio_io_bit_gpio4_io_bit5: IOMUXC_ENET1_TD0_GPIO_IO_BIT_GPIO4_IO_BIT5 { 283 pinmux = <0x443c00cc 5 0x0 0 0x443c02d0>; 284 }; 285 /omit-if-no-ref/ iomuxc_enet1_td0_lpuart_tx_lpuart3_tx: IOMUXC_ENET1_TD0_LPUART_TX_LPUART3_TX { 286 pinmux = <0x443c00cc 1 0x443c055c 0 0x443c02d0>; 287 }; 288 /omit-if-no-ref/ iomuxc_enet1_td1_eth_rgmii_td_eth0_rgmii_td1: IOMUXC_ENET1_TD1_ETH_RGMII_TD_ETH0_RGMII_TD1 { 289 pinmux = <0x443c00c8 0 0x0 0 0x443c02cc>; 290 }; 291 /omit-if-no-ref/ iomuxc_enet1_td1_eth_rmii_txd_eth0_rmii_txd1: IOMUXC_ENET1_TD1_ETH_RMII_TXD_ETH0_RMII_TXD1 { 292 pinmux = <0x443c00c8 7 0x0 0 0x443c02cc>; 293 }; 294 /omit-if-no-ref/ iomuxc_enet1_td1_flexio_flexio_bit_flexio2_flexio_bit4: IOMUXC_ENET1_TD1_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT4 { 295 pinmux = <0x443c00c8 4 0x0 0 0x443c02cc>; 296 }; 297 /omit-if-no-ref/ iomuxc_enet1_td1_gpio_io_bit_gpio4_io_bit4: IOMUXC_ENET1_TD1_GPIO_IO_BIT_GPIO4_IO_BIT4 { 298 pinmux = <0x443c00c8 5 0x0 0 0x443c02cc>; 299 }; 300 /omit-if-no-ref/ iomuxc_enet1_td1_i3c_pur_b_i3c2_pur_b: IOMUXC_ENET1_TD1_I3C_PUR_B_I3C2_PUR_B { 301 pinmux = <0x443c00c8 6 0x0 0 0x443c02cc>; 302 }; 303 /omit-if-no-ref/ iomuxc_enet1_td1_i3c_pur_i3c2_pur: IOMUXC_ENET1_TD1_I3C_PUR_I3C2_PUR { 304 pinmux = <0x443c00c8 2 0x0 0 0x443c02cc>; 305 }; 306 /omit-if-no-ref/ iomuxc_enet1_td1_lpuart_rts_b_lpuart3_rts_b: IOMUXC_ENET1_TD1_LPUART_RTS_B_LPUART3_RTS_B { 307 pinmux = <0x443c00c8 1 0x0 0 0x443c02cc>; 308 }; 309 /omit-if-no-ref/ iomuxc_enet1_td1_usb_otg_oc_usb1_otg_oc: IOMUXC_ENET1_TD1_USB_OTG_OC_USB1_OTG_OC { 310 pinmux = <0x443c00c8 3 0x0 0 0x443c02cc>; 311 }; 312 /omit-if-no-ref/ iomuxc_enet1_td2_can_rx_can2_rx: IOMUXC_ENET1_TD2_CAN_RX_CAN2_RX { 313 pinmux = <0x443c00c4 2 0x443c0444 1 0x443c02c8>; 314 }; 315 /omit-if-no-ref/ iomuxc_enet1_td2_eth_rgmii_td_eth0_rgmii_td2: IOMUXC_ENET1_TD2_ETH_RGMII_TD_ETH0_RGMII_TD2 { 316 pinmux = <0x443c00c4 0 0x0 0 0x443c02c8>; 317 }; 318 /omit-if-no-ref/ iomuxc_enet1_td2_eth_rmii_ref_clk_eth0_rmii_ref50_clk: IOMUXC_ENET1_TD2_ETH_RMII_REF_CLK_ETH0_RMII_REF50_CLK { 319 pinmux = <0x443c00c4 1 0x0 0 0x443c02c8>; 320 }; 321 /omit-if-no-ref/ iomuxc_enet1_td2_flexio_flexio_bit_flexio2_flexio_bit3: IOMUXC_ENET1_TD2_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT3 { 322 pinmux = <0x443c00c4 4 0x0 0 0x443c02c8>; 323 }; 324 /omit-if-no-ref/ iomuxc_enet1_td2_gpio_io_bit_gpio4_io_bit3: IOMUXC_ENET1_TD2_GPIO_IO_BIT_GPIO4_IO_BIT3 { 325 pinmux = <0x443c00c4 5 0x0 0 0x443c02c8>; 326 }; 327 /omit-if-no-ref/ iomuxc_enet1_td2_usb_otg_oc_usb2_otg_oc: IOMUXC_ENET1_TD2_USB_OTG_OC_USB2_OTG_OC { 328 pinmux = <0x443c00c4 3 0x0 0 0x443c02c8>; 329 }; 330 /omit-if-no-ref/ iomuxc_enet1_td3_can_tx_can2_tx: IOMUXC_ENET1_TD3_CAN_TX_CAN2_TX { 331 pinmux = <0x443c00c0 2 0x0 0 0x443c02c4>; 332 }; 333 /omit-if-no-ref/ iomuxc_enet1_td3_eth_rgmii_td_eth0_rgmii_td3: IOMUXC_ENET1_TD3_ETH_RGMII_TD_ETH0_RGMII_TD3 { 334 pinmux = <0x443c00c0 0 0x0 0 0x443c02c4>; 335 }; 336 /omit-if-no-ref/ iomuxc_enet1_td3_flexio_flexio_bit_flexio2_flexio_bit2: IOMUXC_ENET1_TD3_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT2 { 337 pinmux = <0x443c00c0 4 0x0 0 0x443c02c4>; 338 }; 339 /omit-if-no-ref/ iomuxc_enet1_td3_gpio_io_bit_gpio4_io_bit2: IOMUXC_ENET1_TD3_GPIO_IO_BIT_GPIO4_IO_BIT2 { 340 pinmux = <0x443c00c0 5 0x0 0 0x443c02c4>; 341 }; 342 /omit-if-no-ref/ iomuxc_enet1_td3_usb_otg_id_usb2_otg_id: IOMUXC_ENET1_TD3_USB_OTG_ID_USB2_OTG_ID { 343 pinmux = <0x443c00c0 3 0x0 0 0x443c02c4>; 344 }; 345 /omit-if-no-ref/ iomuxc_enet1_txc_enet_clk_root_enet_clk_root: IOMUXC_ENET1_TXC_ENET_CLK_ROOT_ENET_CLK_ROOT { 346 pinmux = <0x443c00d4 1 0x0 0 0x443c02d8>; 347 }; 348 /omit-if-no-ref/ iomuxc_enet1_txc_eth_rgmii_tx_clk_eth0_rgmii_tx_clk: IOMUXC_ENET1_TXC_ETH_RGMII_TX_CLK_ETH0_RGMII_TX_CLK { 349 pinmux = <0x443c00d4 0 0x0 0 0x443c02d8>; 350 }; 351 /omit-if-no-ref/ iomuxc_enet1_txc_flexio_flexio_bit_flexio2_flexio_bit7: IOMUXC_ENET1_TXC_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT7 { 352 pinmux = <0x443c00d4 4 0x0 0 0x443c02d8>; 353 }; 354 /omit-if-no-ref/ iomuxc_enet1_txc_gpio_io_bit_gpio4_io_bit7: IOMUXC_ENET1_TXC_GPIO_IO_BIT_GPIO4_IO_BIT7 { 355 pinmux = <0x443c00d4 5 0x0 0 0x443c02d8>; 356 }; 357 /omit-if-no-ref/ iomuxc_enet1_tx_ctl_eth_rgmii_tx_ctl_eth0_rgmii_tx_ctl: IOMUXC_ENET1_TX_CTL_ETH_RGMII_TX_CTL_ETH0_RGMII_TX_CTL { 358 pinmux = <0x443c00d0 0 0x0 0 0x443c02d4>; 359 }; 360 /omit-if-no-ref/ iomuxc_enet1_tx_ctl_eth_rmii_tx_en_eth0_rmii_tx_en: IOMUXC_ENET1_TX_CTL_ETH_RMII_TX_EN_ETH0_RMII_TX_EN { 361 pinmux = <0x443c00d0 2 0x0 0 0x443c02d4>; 362 }; 363 /omit-if-no-ref/ iomuxc_enet1_tx_ctl_flexio_flexio_bit_flexio2_flexio_bit6: IOMUXC_ENET1_TX_CTL_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT6 { 364 pinmux = <0x443c00d0 4 0x0 0 0x443c02d4>; 365 }; 366 /omit-if-no-ref/ iomuxc_enet1_tx_ctl_gpio_io_bit_gpio4_io_bit6: IOMUXC_ENET1_TX_CTL_GPIO_IO_BIT_GPIO4_IO_BIT6 { 367 pinmux = <0x443c00d0 5 0x0 0 0x443c02d4>; 368 }; 369 /omit-if-no-ref/ iomuxc_enet1_tx_ctl_lpuart_dtr_b_lpuart3_dtr_b: IOMUXC_ENET1_TX_CTL_LPUART_DTR_B_LPUART3_DTR_B { 370 pinmux = <0x443c00d0 1 0x0 0 0x443c02d4>; 371 }; 372 /omit-if-no-ref/ iomuxc_enet2_mdc_flexio_flexio_bit_flexio2_flexio_bit14: IOMUXC_ENET2_MDC_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT14 { 373 pinmux = <0x443c00f0 4 0x0 0 0x443c02f4>; 374 }; 375 /omit-if-no-ref/ iomuxc_enet2_mdc_gpio_io_bit_gpio4_io_bit14: IOMUXC_ENET2_MDC_GPIO_IO_BIT_GPIO4_IO_BIT14 { 376 pinmux = <0x443c00f0 5 0x0 0 0x443c02f4>; 377 }; 378 /omit-if-no-ref/ iomuxc_enet2_mdc_lpuart_dcd_b_lpuart4_dcd_b: IOMUXC_ENET2_MDC_LPUART_DCD_B_LPUART4_DCD_B { 379 pinmux = <0x443c00f0 1 0x0 0 0x443c02f4>; 380 }; 381 /omit-if-no-ref/ iomuxc_enet2_mdc_netc_mdc_netc_mdc: IOMUXC_ENET2_MDC_NETC_MDC_NETC_MDC { 382 pinmux = <0x443c00f0 0 0x443c0424 1 0x443c02f4>; 383 }; 384 /omit-if-no-ref/ iomuxc_enet2_mdc_sai_rx_sync_sai2_rx_sync: IOMUXC_ENET2_MDC_SAI_RX_SYNC_SAI2_RX_SYNC { 385 pinmux = <0x443c00f0 2 0x0 0 0x443c02f4>; 386 }; 387 /omit-if-no-ref/ iomuxc_enet2_mdio_flexio_flexio_bit_flexio2_flexio_bit15: IOMUXC_ENET2_MDIO_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT15 { 388 pinmux = <0x443c00f4 4 0x0 0 0x443c02f8>; 389 }; 390 /omit-if-no-ref/ iomuxc_enet2_mdio_gpio_io_bit_gpio4_io_bit15: IOMUXC_ENET2_MDIO_GPIO_IO_BIT_GPIO4_IO_BIT15 { 391 pinmux = <0x443c00f4 5 0x0 0 0x443c02f8>; 392 }; 393 /omit-if-no-ref/ iomuxc_enet2_mdio_lpuart_rin_b_lpuart4_rin_b: IOMUXC_ENET2_MDIO_LPUART_RIN_B_LPUART4_RIN_B { 394 pinmux = <0x443c00f4 1 0x0 0 0x443c02f8>; 395 }; 396 /omit-if-no-ref/ iomuxc_enet2_mdio_netc_mdio_netc_mdio: IOMUXC_ENET2_MDIO_NETC_MDIO_NETC_MDIO { 397 pinmux = <0x443c00f4 0 0x443c0428 1 0x443c02f8>; 398 }; 399 /omit-if-no-ref/ iomuxc_enet2_mdio_sai_rx_bclk_sai2_rx_bclk: IOMUXC_ENET2_MDIO_SAI_RX_BCLK_SAI2_RX_BCLK { 400 pinmux = <0x443c00f4 2 0x0 0 0x443c02f8>; 401 }; 402 /omit-if-no-ref/ iomuxc_enet2_rd0_eth_rgmii_rd_eth1_rgmii_rd0: IOMUXC_ENET2_RD0_ETH_RGMII_RD_ETH1_RGMII_RD0 { 403 pinmux = <0x443c0118 0 0x0 0 0x443c031c>; 404 }; 405 /omit-if-no-ref/ iomuxc_enet2_rd0_eth_rmii_rxd_eth1_rmii_rxd0: IOMUXC_ENET2_RD0_ETH_RMII_RXD_ETH1_RMII_RXD0 { 406 pinmux = <0x443c0118 6 0x0 0 0x443c031c>; 407 }; 408 /omit-if-no-ref/ iomuxc_enet2_rd0_flexio_flexio_bit_flexio2_flexio_bit24: IOMUXC_ENET2_RD0_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT24 { 409 pinmux = <0x443c0118 4 0x0 0 0x443c031c>; 410 }; 411 /omit-if-no-ref/ iomuxc_enet2_rd0_gpio_io_bit_gpio4_io_bit24: IOMUXC_ENET2_RD0_GPIO_IO_BIT_GPIO4_IO_BIT24 { 412 pinmux = <0x443c0118 5 0x0 0 0x443c031c>; 413 }; 414 /omit-if-no-ref/ iomuxc_enet2_rd0_lpuart_rx_lpuart4_rx: IOMUXC_ENET2_RD0_LPUART_RX_LPUART4_RX { 415 pinmux = <0x443c0118 1 0x443c0564 0 0x443c031c>; 416 }; 417 /omit-if-no-ref/ iomuxc_enet2_rd0_sai_rx_bclk_sai4_rx_bclk: IOMUXC_ENET2_RD0_SAI_RX_BCLK_SAI4_RX_BCLK { 418 pinmux = <0x443c0118 3 0x443c0594 0 0x443c031c>; 419 }; 420 /omit-if-no-ref/ iomuxc_enet2_rd0_sai_tx_data_bit_sai2_tx_data_bit2: IOMUXC_ENET2_RD0_SAI_TX_DATA_BIT_SAI2_TX_DATA_BIT2 { 421 pinmux = <0x443c0118 2 0x0 0 0x443c031c>; 422 }; 423 /omit-if-no-ref/ iomuxc_enet2_rd1_eth_rgmii_rd_eth1_rgmii_rd1: IOMUXC_ENET2_RD1_ETH_RGMII_RD_ETH1_RGMII_RD1 { 424 pinmux = <0x443c011c 0 0x0 0 0x443c0320>; 425 }; 426 /omit-if-no-ref/ iomuxc_enet2_rd1_eth_rmii_rxd_eth1_rmii_rxd1: IOMUXC_ENET2_RD1_ETH_RMII_RXD_ETH1_RMII_RXD1 { 427 pinmux = <0x443c011c 6 0x0 0 0x443c0320>; 428 }; 429 /omit-if-no-ref/ iomuxc_enet2_rd1_flexio_flexio_bit_flexio2_flexio_bit25: IOMUXC_ENET2_RD1_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT25 { 430 pinmux = <0x443c011c 4 0x0 0 0x443c0320>; 431 }; 432 /omit-if-no-ref/ iomuxc_enet2_rd1_gpio_io_bit_gpio4_io_bit25: IOMUXC_ENET2_RD1_GPIO_IO_BIT_GPIO4_IO_BIT25 { 433 pinmux = <0x443c011c 5 0x0 0 0x443c0320>; 434 }; 435 /omit-if-no-ref/ iomuxc_enet2_rd1_sai_rx_data_bit_sai4_rx_data_bit0: IOMUXC_ENET2_RD1_SAI_RX_DATA_BIT_SAI4_RX_DATA_BIT0 { 436 pinmux = <0x443c011c 3 0x443c0598 0 0x443c0320>; 437 }; 438 /omit-if-no-ref/ iomuxc_enet2_rd1_sai_tx_data_bit_sai2_tx_data_bit3: IOMUXC_ENET2_RD1_SAI_TX_DATA_BIT_SAI2_TX_DATA_BIT3 { 439 pinmux = <0x443c011c 2 0x0 0 0x443c0320>; 440 }; 441 /omit-if-no-ref/ iomuxc_enet2_rd1_spdif_in_spdif_in: IOMUXC_ENET2_RD1_SPDIF_IN_SPDIF_IN { 442 pinmux = <0x443c011c 1 0x443c0454 0 0x443c0320>; 443 }; 444 /omit-if-no-ref/ iomuxc_enet2_rd2_eth_rgmii_rd_eth1_rgmii_rd2: IOMUXC_ENET2_RD2_ETH_RGMII_RD_ETH1_RGMII_RD2 { 445 pinmux = <0x443c0120 0 0x0 0 0x443c0324>; 446 }; 447 /omit-if-no-ref/ iomuxc_enet2_rd2_eth_rmii_rx_er_eth1_rmii_rx_er: IOMUXC_ENET2_RD2_ETH_RMII_RX_ER_ETH1_RMII_RX_ER { 448 pinmux = <0x443c0120 6 0x443c0430 1 0x443c0324>; 449 }; 450 /omit-if-no-ref/ iomuxc_enet2_rd2_flexio_flexio_bit_flexio2_flexio_bit26: IOMUXC_ENET2_RD2_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT26 { 451 pinmux = <0x443c0120 4 0x0 0 0x443c0324>; 452 }; 453 /omit-if-no-ref/ iomuxc_enet2_rd2_gpio_io_bit_gpio4_io_bit26: IOMUXC_ENET2_RD2_GPIO_IO_BIT_GPIO4_IO_BIT26 { 454 pinmux = <0x443c0120 5 0x0 0 0x443c0324>; 455 }; 456 /omit-if-no-ref/ iomuxc_enet2_rd2_lpuart_cts_b_lpuart4_cts_b: IOMUXC_ENET2_RD2_LPUART_CTS_B_LPUART4_CTS_B { 457 pinmux = <0x443c0120 1 0x443c0560 0 0x443c0324>; 458 }; 459 /omit-if-no-ref/ iomuxc_enet2_rd2_mqs_right_mqs2_right: IOMUXC_ENET2_RD2_MQS_RIGHT_MQS2_RIGHT { 460 pinmux = <0x443c0120 3 0x0 0 0x443c0324>; 461 }; 462 /omit-if-no-ref/ iomuxc_enet2_rd2_sai_mclk_sai2_mclk: IOMUXC_ENET2_RD2_SAI_MCLK_SAI2_MCLK { 463 pinmux = <0x443c0120 2 0x0 0 0x443c0324>; 464 }; 465 /omit-if-no-ref/ iomuxc_enet2_rd3_eth_rgmii_rd_eth1_rgmii_rd3: IOMUXC_ENET2_RD3_ETH_RGMII_RD_ETH1_RGMII_RD3 { 466 pinmux = <0x443c0124 0 0x0 0 0x443c0328>; 467 }; 468 /omit-if-no-ref/ iomuxc_enet2_rd3_flexio_flexio_bit_flexio2_flexio_bit27: IOMUXC_ENET2_RD3_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT27 { 469 pinmux = <0x443c0124 4 0x0 0 0x443c0328>; 470 }; 471 /omit-if-no-ref/ iomuxc_enet2_rd3_gpio_io_bit_gpio4_io_bit27: IOMUXC_ENET2_RD3_GPIO_IO_BIT_GPIO4_IO_BIT27 { 472 pinmux = <0x443c0124 5 0x0 0 0x443c0328>; 473 }; 474 /omit-if-no-ref/ iomuxc_enet2_rd3_mqs_left_mqs2_left: IOMUXC_ENET2_RD3_MQS_LEFT_MQS2_LEFT { 475 pinmux = <0x443c0124 3 0x0 0 0x443c0328>; 476 }; 477 /omit-if-no-ref/ iomuxc_enet2_rd3_spdif_in_spdif_in: IOMUXC_ENET2_RD3_SPDIF_IN_SPDIF_IN { 478 pinmux = <0x443c0124 2 0x443c0454 1 0x443c0328>; 479 }; 480 /omit-if-no-ref/ iomuxc_enet2_rd3_spdif_out_spdif_out: IOMUXC_ENET2_RD3_SPDIF_OUT_SPDIF_OUT { 481 pinmux = <0x443c0124 1 0x0 0 0x443c0328>; 482 }; 483 /omit-if-no-ref/ iomuxc_enet2_rxc_eth_rgmii_rx_clk_eth1_rgmii_rx_clk: IOMUXC_ENET2_RXC_ETH_RGMII_RX_CLK_ETH1_RGMII_RX_CLK { 484 pinmux = <0x443c0114 0 0x0 0 0x443c0318>; 485 }; 486 /omit-if-no-ref/ iomuxc_enet2_rxc_eth_rmii_rx_er_eth1_rmii_rx_er: IOMUXC_ENET2_RXC_ETH_RMII_RX_ER_ETH1_RMII_RX_ER { 487 pinmux = <0x443c0114 1 0x443c0430 0 0x443c0318>; 488 }; 489 /omit-if-no-ref/ iomuxc_enet2_rxc_flexio_flexio_bit_flexio2_flexio_bit23: IOMUXC_ENET2_RXC_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT23 { 490 pinmux = <0x443c0114 4 0x0 0 0x443c0318>; 491 }; 492 /omit-if-no-ref/ iomuxc_enet2_rxc_gpio_io_bit_gpio4_io_bit23: IOMUXC_ENET2_RXC_GPIO_IO_BIT_GPIO4_IO_BIT23 { 493 pinmux = <0x443c0114 5 0x0 0 0x443c0318>; 494 }; 495 /omit-if-no-ref/ iomuxc_enet2_rxc_sai_rx_sync_sai4_rx_sync: IOMUXC_ENET2_RXC_SAI_RX_SYNC_SAI4_RX_SYNC { 496 pinmux = <0x443c0114 3 0x443c059c 0 0x443c0318>; 497 }; 498 /omit-if-no-ref/ iomuxc_enet2_rxc_sai_tx_data_bit_sai2_tx_data_bit1: IOMUXC_ENET2_RXC_SAI_TX_DATA_BIT_SAI2_TX_DATA_BIT1 { 499 pinmux = <0x443c0114 2 0x0 0 0x443c0318>; 500 }; 501 /omit-if-no-ref/ iomuxc_enet2_rx_ctl_eth_rgmii_rx_ctl_eth1_rgmii_rx_ctl: IOMUXC_ENET2_RX_CTL_ETH_RGMII_RX_CTL_ETH1_RGMII_RX_CTL { 502 pinmux = <0x443c0110 0 0x0 0 0x443c0314>; 503 }; 504 /omit-if-no-ref/ iomuxc_enet2_rx_ctl_eth_rmii_crs_dv_eth1_rmii_crs_dv: IOMUXC_ENET2_RX_CTL_ETH_RMII_CRS_DV_ETH1_RMII_CRS_DV { 505 pinmux = <0x443c0110 6 0x0 0 0x443c0314>; 506 }; 507 /omit-if-no-ref/ iomuxc_enet2_rx_ctl_flexio_flexio_bit_flexio2_flexio_bit22: IOMUXC_ENET2_RX_CTL_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT22 { 508 pinmux = <0x443c0110 4 0x0 0 0x443c0314>; 509 }; 510 /omit-if-no-ref/ iomuxc_enet2_rx_ctl_gpio_io_bit_gpio4_io_bit22: IOMUXC_ENET2_RX_CTL_GPIO_IO_BIT_GPIO4_IO_BIT22 { 511 pinmux = <0x443c0110 5 0x0 0 0x443c0314>; 512 }; 513 /omit-if-no-ref/ iomuxc_enet2_rx_ctl_lpuart_dsr_b_lpuart4_dsr_b: IOMUXC_ENET2_RX_CTL_LPUART_DSR_B_LPUART4_DSR_B { 514 pinmux = <0x443c0110 1 0x0 0 0x443c0314>; 515 }; 516 /omit-if-no-ref/ iomuxc_enet2_rx_ctl_sai_tx_data_bit_sai2_tx_data_bit0: IOMUXC_ENET2_RX_CTL_SAI_TX_DATA_BIT_SAI2_TX_DATA_BIT0 { 517 pinmux = <0x443c0110 2 0x0 0 0x443c0314>; 518 }; 519 /omit-if-no-ref/ iomuxc_enet2_td0_eth_rgmii_td_eth1_rgmii_td0: IOMUXC_ENET2_TD0_ETH_RGMII_TD_ETH1_RGMII_TD0 { 520 pinmux = <0x443c0104 0 0x0 0 0x443c0308>; 521 }; 522 /omit-if-no-ref/ iomuxc_enet2_td0_eth_rmii_txd_eth1_rmii_txd0: IOMUXC_ENET2_TD0_ETH_RMII_TXD_ETH1_RMII_TXD0 { 523 pinmux = <0x443c0104 6 0x0 0 0x443c0308>; 524 }; 525 /omit-if-no-ref/ iomuxc_enet2_td0_flexio_flexio_bit_flexio2_flexio_bit19: IOMUXC_ENET2_TD0_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT19 { 526 pinmux = <0x443c0104 4 0x0 0 0x443c0308>; 527 }; 528 /omit-if-no-ref/ iomuxc_enet2_td0_gpio_io_bit_gpio4_io_bit19: IOMUXC_ENET2_TD0_GPIO_IO_BIT_GPIO4_IO_BIT19 { 529 pinmux = <0x443c0104 5 0x0 0 0x443c0308>; 530 }; 531 /omit-if-no-ref/ iomuxc_enet2_td0_lpuart_tx_lpuart4_tx: IOMUXC_ENET2_TD0_LPUART_TX_LPUART4_TX { 532 pinmux = <0x443c0104 1 0x443c0568 0 0x443c0308>; 533 }; 534 /omit-if-no-ref/ iomuxc_enet2_td0_sai_rx_data_bit_sai2_rx_data_bit3: IOMUXC_ENET2_TD0_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT3 { 535 pinmux = <0x443c0104 2 0x0 0 0x443c0308>; 536 }; 537 /omit-if-no-ref/ iomuxc_enet2_td0_sai_tx_data_bit_sai4_tx_data_bit0: IOMUXC_ENET2_TD0_SAI_TX_DATA_BIT_SAI4_TX_DATA_BIT0 { 538 pinmux = <0x443c0104 3 0x0 0 0x443c0308>; 539 }; 540 /omit-if-no-ref/ iomuxc_enet2_td1_eth_rgmii_td_eth1_rgmii_td1: IOMUXC_ENET2_TD1_ETH_RGMII_TD_ETH1_RGMII_TD1 { 541 pinmux = <0x443c0100 0 0x0 0 0x443c0304>; 542 }; 543 /omit-if-no-ref/ iomuxc_enet2_td1_eth_rmii_txd_eth1_rmii_txd1: IOMUXC_ENET2_TD1_ETH_RMII_TXD_ETH1_RMII_TXD1 { 544 pinmux = <0x443c0100 6 0x0 0 0x443c0304>; 545 }; 546 /omit-if-no-ref/ iomuxc_enet2_td1_flexio_flexio_bit_flexio2_flexio_bit18: IOMUXC_ENET2_TD1_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT18 { 547 pinmux = <0x443c0100 4 0x0 0 0x443c0304>; 548 }; 549 /omit-if-no-ref/ iomuxc_enet2_td1_gpio_io_bit_gpio4_io_bit18: IOMUXC_ENET2_TD1_GPIO_IO_BIT_GPIO4_IO_BIT18 { 550 pinmux = <0x443c0100 5 0x0 0 0x443c0304>; 551 }; 552 /omit-if-no-ref/ iomuxc_enet2_td1_lpuart_rts_b_lpuart4_rts_b: IOMUXC_ENET2_TD1_LPUART_RTS_B_LPUART4_RTS_B { 553 pinmux = <0x443c0100 1 0x0 0 0x443c0304>; 554 }; 555 /omit-if-no-ref/ iomuxc_enet2_td1_sai_rx_data_bit_sai2_rx_data_bit2: IOMUXC_ENET2_TD1_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT2 { 556 pinmux = <0x443c0100 2 0x0 0 0x443c0304>; 557 }; 558 /omit-if-no-ref/ iomuxc_enet2_td1_sai_tx_bclk_sai4_tx_bclk: IOMUXC_ENET2_TD1_SAI_TX_BCLK_SAI4_TX_BCLK { 559 pinmux = <0x443c0100 3 0x443c05a0 0 0x443c0304>; 560 }; 561 /omit-if-no-ref/ iomuxc_enet2_td2_eth_rgmii_td_eth1_rgmii_td2: IOMUXC_ENET2_TD2_ETH_RGMII_TD_ETH1_RGMII_TD2 { 562 pinmux = <0x443c00fc 0 0x0 0 0x443c0300>; 563 }; 564 /omit-if-no-ref/ iomuxc_enet2_td2_eth_rmii_ref_clk_eth1_rmii_ref50_clk: IOMUXC_ENET2_TD2_ETH_RMII_REF_CLK_ETH1_RMII_REF50_CLK { 565 pinmux = <0x443c00fc 1 0x0 0 0x443c0300>; 566 }; 567 /omit-if-no-ref/ iomuxc_enet2_td2_flexio_flexio_bit_flexio2_flexio_bit17: IOMUXC_ENET2_TD2_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT17 { 568 pinmux = <0x443c00fc 4 0x0 0 0x443c0300>; 569 }; 570 /omit-if-no-ref/ iomuxc_enet2_td2_gpio_io_bit_gpio4_io_bit17: IOMUXC_ENET2_TD2_GPIO_IO_BIT_GPIO4_IO_BIT17 { 571 pinmux = <0x443c00fc 5 0x0 0 0x443c0300>; 572 }; 573 /omit-if-no-ref/ iomuxc_enet2_td2_sai_rx_data_bit_sai2_rx_data_bit1: IOMUXC_ENET2_TD2_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT1 { 574 pinmux = <0x443c00fc 2 0x0 0 0x443c0300>; 575 }; 576 /omit-if-no-ref/ iomuxc_enet2_td2_sai_tx_sync_sai4_tx_sync: IOMUXC_ENET2_TD2_SAI_TX_SYNC_SAI4_TX_SYNC { 577 pinmux = <0x443c00fc 3 0x443c05a4 0 0x443c0300>; 578 }; 579 /omit-if-no-ref/ iomuxc_enet2_td3_eth_rgmii_td_eth1_rgmii_td3: IOMUXC_ENET2_TD3_ETH_RGMII_TD_ETH1_RGMII_TD3 { 580 pinmux = <0x443c00f8 0 0x0 0 0x443c02fc>; 581 }; 582 /omit-if-no-ref/ iomuxc_enet2_td3_flexio_flexio_bit_flexio2_flexio_bit16: IOMUXC_ENET2_TD3_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT16 { 583 pinmux = <0x443c00f8 4 0x0 0 0x443c02fc>; 584 }; 585 /omit-if-no-ref/ iomuxc_enet2_td3_gpio_io_bit_gpio4_io_bit16: IOMUXC_ENET2_TD3_GPIO_IO_BIT_GPIO4_IO_BIT16 { 586 pinmux = <0x443c00f8 5 0x0 0 0x443c02fc>; 587 }; 588 /omit-if-no-ref/ iomuxc_enet2_td3_sai_rx_data_bit_sai2_rx_data_bit0: IOMUXC_ENET2_TD3_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT0 { 589 pinmux = <0x443c00f8 2 0x0 0 0x443c02fc>; 590 }; 591 /omit-if-no-ref/ iomuxc_enet2_txc_enet_clk_root_enet_clk_root: IOMUXC_ENET2_TXC_ENET_CLK_ROOT_ENET_CLK_ROOT { 592 pinmux = <0x443c010c 1 0x0 0 0x443c0310>; 593 }; 594 /omit-if-no-ref/ iomuxc_enet2_txc_eth_rgmii_tx_clk_eth1_rgmii_tx_clk: IOMUXC_ENET2_TXC_ETH_RGMII_TX_CLK_ETH1_RGMII_TX_CLK { 595 pinmux = <0x443c010c 0 0x0 0 0x443c0310>; 596 }; 597 /omit-if-no-ref/ iomuxc_enet2_txc_flexio_flexio_bit_flexio2_flexio_bit21: IOMUXC_ENET2_TXC_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT21 { 598 pinmux = <0x443c010c 4 0x0 0 0x443c0310>; 599 }; 600 /omit-if-no-ref/ iomuxc_enet2_txc_gpio_io_bit_gpio4_io_bit21: IOMUXC_ENET2_TXC_GPIO_IO_BIT_GPIO4_IO_BIT21 { 601 pinmux = <0x443c010c 5 0x0 0 0x443c0310>; 602 }; 603 /omit-if-no-ref/ iomuxc_enet2_txc_sai_tx_bclk_sai2_tx_bclk: IOMUXC_ENET2_TXC_SAI_TX_BCLK_SAI2_TX_BCLK { 604 pinmux = <0x443c010c 2 0x0 0 0x443c0310>; 605 }; 606 /omit-if-no-ref/ iomuxc_enet2_tx_ctl_eth_rgmii_tx_ctl_eth1_rgmii_tx_ctl: IOMUXC_ENET2_TX_CTL_ETH_RGMII_TX_CTL_ETH1_RGMII_TX_CTL { 607 pinmux = <0x443c0108 0 0x0 0 0x443c030c>; 608 }; 609 /omit-if-no-ref/ iomuxc_enet2_tx_ctl_eth_rmii_tx_en_eth1_rmii_tx_en: IOMUXC_ENET2_TX_CTL_ETH_RMII_TX_EN_ETH1_RMII_TX_EN { 610 pinmux = <0x443c0108 3 0x0 0 0x443c030c>; 611 }; 612 /omit-if-no-ref/ iomuxc_enet2_tx_ctl_flexio_flexio_bit_flexio2_flexio_bit20: IOMUXC_ENET2_TX_CTL_FLEXIO_FLEXIO_BIT_FLEXIO2_FLEXIO_BIT20 { 613 pinmux = <0x443c0108 4 0x0 0 0x443c030c>; 614 }; 615 /omit-if-no-ref/ iomuxc_enet2_tx_ctl_gpio_io_bit_gpio4_io_bit20: IOMUXC_ENET2_TX_CTL_GPIO_IO_BIT_GPIO4_IO_BIT20 { 616 pinmux = <0x443c0108 5 0x0 0 0x443c030c>; 617 }; 618 /omit-if-no-ref/ iomuxc_enet2_tx_ctl_lpuart_dtr_b_lpuart4_dtr_b: IOMUXC_ENET2_TX_CTL_LPUART_DTR_B_LPUART4_DTR_B { 619 pinmux = <0x443c0108 1 0x0 0 0x443c030c>; 620 }; 621 /omit-if-no-ref/ iomuxc_enet2_tx_ctl_sai_tx_sync_sai2_tx_sync: IOMUXC_ENET2_TX_CTL_SAI_TX_SYNC_SAI2_TX_SYNC { 622 pinmux = <0x443c0108 2 0x0 0 0x443c030c>; 623 }; 624 /omit-if-no-ref/ iomuxc_gpio_io00_flexio_flexio_bit_flexio1_flexio_bit0: IOMUXC_GPIO_IO00_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT0 { 625 pinmux = <0x443c0010 7 0x443c0468 0 0x443c0214>; 626 }; 627 /omit-if-no-ref/ iomuxc_gpio_io00_gpio_io_bit_gpio2_io_bit0: IOMUXC_GPIO_IO00_GPIO_IO_BIT_GPIO2_IO_BIT0 { 628 pinmux = <0x443c0010 0 0x0 0 0x443c0214>; 629 }; 630 /omit-if-no-ref/ iomuxc_gpio_io00_lpi2c_sda_lpi2c3_sda: IOMUXC_GPIO_IO00_LPI2C_SDA_LPI2C3_SDA { 631 pinmux = <0x443c0010 1 0x443c0504 0 0x443c0214>; 632 }; 633 /omit-if-no-ref/ iomuxc_gpio_io00_lpi2c_sda_lpi2c5_sda: IOMUXC_GPIO_IO00_LPI2C_SDA_LPI2C5_SDA { 634 pinmux = <0x443c0010 6 0x443c0514 0 0x443c0214>; 635 }; 636 /omit-if-no-ref/ iomuxc_gpio_io00_lpspi_pcs_lpspi6_pcs0: IOMUXC_GPIO_IO00_LPSPI_PCS_LPSPI6_PCS0 { 637 pinmux = <0x443c0010 4 0x0 0 0x443c0214>; 638 }; 639 /omit-if-no-ref/ iomuxc_gpio_io00_lpuart_tx_lpuart5_tx: IOMUXC_GPIO_IO00_LPUART_TX_LPUART5_TX { 640 pinmux = <0x443c0010 5 0x443c0574 1 0x443c0214>; 641 }; 642 /omit-if-no-ref/ iomuxc_gpio_io01_flexio_flexio_bit_flexio1_flexio_bit1: IOMUXC_GPIO_IO01_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT1 { 643 pinmux = <0x443c0014 7 0x443c046c 0 0x443c0218>; 644 }; 645 /omit-if-no-ref/ iomuxc_gpio_io01_gpio_io_bit_gpio2_io_bit1: IOMUXC_GPIO_IO01_GPIO_IO_BIT_GPIO2_IO_BIT1 { 646 pinmux = <0x443c0014 0 0x0 0 0x443c0218>; 647 }; 648 /omit-if-no-ref/ iomuxc_gpio_io01_lpi2c_scl_lpi2c3_scl: IOMUXC_GPIO_IO01_LPI2C_SCL_LPI2C3_SCL { 649 pinmux = <0x443c0014 1 0x443c0500 0 0x443c0218>; 650 }; 651 /omit-if-no-ref/ iomuxc_gpio_io01_lpi2c_scl_lpi2c5_scl: IOMUXC_GPIO_IO01_LPI2C_SCL_LPI2C5_SCL { 652 pinmux = <0x443c0014 6 0x443c0510 0 0x443c0218>; 653 }; 654 /omit-if-no-ref/ iomuxc_gpio_io01_lpspi_sin_lpspi6_sin: IOMUXC_GPIO_IO01_LPSPI_SIN_LPSPI6_SIN { 655 pinmux = <0x443c0014 4 0x0 0 0x443c0218>; 656 }; 657 /omit-if-no-ref/ iomuxc_gpio_io01_lpuart_rx_lpuart5_rx: IOMUXC_GPIO_IO01_LPUART_RX_LPUART5_RX { 658 pinmux = <0x443c0014 5 0x443c0570 1 0x443c0218>; 659 }; 660 /omit-if-no-ref/ iomuxc_gpio_io02_flexio_flexio_bit_flexio1_flexio_bit2: IOMUXC_GPIO_IO02_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT2 { 661 pinmux = <0x443c0018 7 0x443c0470 0 0x443c021c>; 662 }; 663 /omit-if-no-ref/ iomuxc_gpio_io02_gpio_io_bit_gpio2_io_bit2: IOMUXC_GPIO_IO02_GPIO_IO_BIT_GPIO2_IO_BIT2 { 664 pinmux = <0x443c0018 0 0x0 0 0x443c021c>; 665 }; 666 /omit-if-no-ref/ iomuxc_gpio_io02_lpi2c_sda_lpi2c4_sda: IOMUXC_GPIO_IO02_LPI2C_SDA_LPI2C4_SDA { 667 pinmux = <0x443c0018 1 0x443c050c 0 0x443c021c>; 668 }; 669 /omit-if-no-ref/ iomuxc_gpio_io02_lpi2c_sda_lpi2c6_sda: IOMUXC_GPIO_IO02_LPI2C_SDA_LPI2C6_SDA { 670 pinmux = <0x443c0018 6 0x443c051c 0 0x443c021c>; 671 }; 672 /omit-if-no-ref/ iomuxc_gpio_io02_lpspi_sout_lpspi6_sout: IOMUXC_GPIO_IO02_LPSPI_SOUT_LPSPI6_SOUT { 673 pinmux = <0x443c0018 4 0x0 0 0x443c021c>; 674 }; 675 /omit-if-no-ref/ iomuxc_gpio_io02_lpuart_cts_b_lpuart5_cts_b: IOMUXC_GPIO_IO02_LPUART_CTS_B_LPUART5_CTS_B { 676 pinmux = <0x443c0018 5 0x443c056c 1 0x443c021c>; 677 }; 678 /omit-if-no-ref/ iomuxc_gpio_io03_flexio_flexio_bit_flexio1_flexio_bit3: IOMUXC_GPIO_IO03_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT3 { 679 pinmux = <0x443c001c 7 0x443c0474 0 0x443c0220>; 680 }; 681 /omit-if-no-ref/ iomuxc_gpio_io03_gpio_io_bit_gpio2_io_bit3: IOMUXC_GPIO_IO03_GPIO_IO_BIT_GPIO2_IO_BIT3 { 682 pinmux = <0x443c001c 0 0x0 0 0x443c0220>; 683 }; 684 /omit-if-no-ref/ iomuxc_gpio_io03_lpi2c_scl_lpi2c4_scl: IOMUXC_GPIO_IO03_LPI2C_SCL_LPI2C4_SCL { 685 pinmux = <0x443c001c 1 0x443c0508 0 0x443c0220>; 686 }; 687 /omit-if-no-ref/ iomuxc_gpio_io03_lpi2c_scl_lpi2c6_scl: IOMUXC_GPIO_IO03_LPI2C_SCL_LPI2C6_SCL { 688 pinmux = <0x443c001c 6 0x443c0518 0 0x443c0220>; 689 }; 690 /omit-if-no-ref/ iomuxc_gpio_io03_lpspi_sck_lpspi6_sck: IOMUXC_GPIO_IO03_LPSPI_SCK_LPSPI6_SCK { 691 pinmux = <0x443c001c 4 0x0 0 0x443c0220>; 692 }; 693 /omit-if-no-ref/ iomuxc_gpio_io03_lpuart_rts_b_lpuart5_rts_b: IOMUXC_GPIO_IO03_LPUART_RTS_B_LPUART5_RTS_B { 694 pinmux = <0x443c001c 5 0x0 0 0x443c0220>; 695 }; 696 /omit-if-no-ref/ iomuxc_gpio_io04_can_tx_can4_tx: IOMUXC_GPIO_IO04_CAN_TX_CAN4_TX { 697 pinmux = <0x443c0020 3 0x0 0 0x443c0224>; 698 }; 699 /omit-if-no-ref/ iomuxc_gpio_io04_flexio_flexio_bit_flexio1_flexio_bit4: IOMUXC_GPIO_IO04_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT4 { 700 pinmux = <0x443c0020 7 0x443c0478 0 0x443c0224>; 701 }; 702 /omit-if-no-ref/ iomuxc_gpio_io04_gpio_io_bit_gpio2_io_bit4: IOMUXC_GPIO_IO04_GPIO_IO_BIT_GPIO2_IO_BIT4 { 703 pinmux = <0x443c0020 0 0x0 0 0x443c0224>; 704 }; 705 /omit-if-no-ref/ iomuxc_gpio_io04_lpi2c_sda_lpi2c6_sda: IOMUXC_GPIO_IO04_LPI2C_SDA_LPI2C6_SDA { 706 pinmux = <0x443c0020 6 0x443c051c 1 0x443c0224>; 707 }; 708 /omit-if-no-ref/ iomuxc_gpio_io04_lpspi_pcs_lpspi7_pcs0: IOMUXC_GPIO_IO04_LPSPI_PCS_LPSPI7_PCS0 { 709 pinmux = <0x443c0020 4 0x0 0 0x443c0224>; 710 }; 711 /omit-if-no-ref/ iomuxc_gpio_io04_lpuart_tx_lpuart6_tx: IOMUXC_GPIO_IO04_LPUART_TX_LPUART6_TX { 712 pinmux = <0x443c0020 5 0x443c0580 1 0x443c0224>; 713 }; 714 /omit-if-no-ref/ iomuxc_gpio_io04_pdm_clk_pdm_clk: IOMUXC_GPIO_IO04_PDM_CLK_PDM_CLK { 715 pinmux = <0x443c0020 2 0x0 0 0x443c0224>; 716 }; 717 /omit-if-no-ref/ iomuxc_gpio_io04_tpm_ch_tpm3_ch0: IOMUXC_GPIO_IO04_TPM_CH_TPM3_CH0 { 718 pinmux = <0x443c0020 1 0x0 0 0x443c0224>; 719 }; 720 /omit-if-no-ref/ iomuxc_gpio_io05_can_rx_can4_rx: IOMUXC_GPIO_IO05_CAN_RX_CAN4_RX { 721 pinmux = <0x443c0024 3 0x443c044c 1 0x443c0228>; 722 }; 723 /omit-if-no-ref/ iomuxc_gpio_io05_flexio_flexio_bit_flexio1_flexio_bit5: IOMUXC_GPIO_IO05_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT5 { 724 pinmux = <0x443c0024 7 0x443c047c 0 0x443c0228>; 725 }; 726 /omit-if-no-ref/ iomuxc_gpio_io05_gpio_io_bit_gpio2_io_bit5: IOMUXC_GPIO_IO05_GPIO_IO_BIT_GPIO2_IO_BIT5 { 727 pinmux = <0x443c0024 0 0x0 0 0x443c0228>; 728 }; 729 /omit-if-no-ref/ iomuxc_gpio_io05_lpi2c_scl_lpi2c6_scl: IOMUXC_GPIO_IO05_LPI2C_SCL_LPI2C6_SCL { 730 pinmux = <0x443c0024 6 0x443c0518 1 0x443c0228>; 731 }; 732 /omit-if-no-ref/ iomuxc_gpio_io05_lpspi_sin_lpspi7_sin: IOMUXC_GPIO_IO05_LPSPI_SIN_LPSPI7_SIN { 733 pinmux = <0x443c0024 4 0x0 0 0x443c0228>; 734 }; 735 /omit-if-no-ref/ iomuxc_gpio_io05_lpuart_rx_lpuart6_rx: IOMUXC_GPIO_IO05_LPUART_RX_LPUART6_RX { 736 pinmux = <0x443c0024 5 0x443c057c 1 0x443c0228>; 737 }; 738 /omit-if-no-ref/ iomuxc_gpio_io05_pdm_bit_stream_bit_pdm_bit_stream_bit0: IOMUXC_GPIO_IO05_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT0 { 739 pinmux = <0x443c0024 2 0x443c040c 1 0x443c0228>; 740 }; 741 /omit-if-no-ref/ iomuxc_gpio_io05_tpm_ch_tpm4_ch0: IOMUXC_GPIO_IO05_TPM_CH_TPM4_CH0 { 742 pinmux = <0x443c0024 1 0x0 0 0x443c0228>; 743 }; 744 /omit-if-no-ref/ iomuxc_gpio_io06_flexio_flexio_bit_flexio1_flexio_bit6: IOMUXC_GPIO_IO06_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT6 { 745 pinmux = <0x443c0028 7 0x443c0480 0 0x443c022c>; 746 }; 747 /omit-if-no-ref/ iomuxc_gpio_io06_gpio_io_bit_gpio2_io_bit6: IOMUXC_GPIO_IO06_GPIO_IO_BIT_GPIO2_IO_BIT6 { 748 pinmux = <0x443c0028 0 0x0 0 0x443c022c>; 749 }; 750 /omit-if-no-ref/ iomuxc_gpio_io06_lpi2c_sda_lpi2c7_sda: IOMUXC_GPIO_IO06_LPI2C_SDA_LPI2C7_SDA { 751 pinmux = <0x443c0028 6 0x443c0524 0 0x443c022c>; 752 }; 753 /omit-if-no-ref/ iomuxc_gpio_io06_lpspi_sout_lpspi7_sout: IOMUXC_GPIO_IO06_LPSPI_SOUT_LPSPI7_SOUT { 754 pinmux = <0x443c0028 4 0x0 0 0x443c022c>; 755 }; 756 /omit-if-no-ref/ iomuxc_gpio_io06_lpuart_cts_b_lpuart6_cts_b: IOMUXC_GPIO_IO06_LPUART_CTS_B_LPUART6_CTS_B { 757 pinmux = <0x443c0028 5 0x443c0578 1 0x443c022c>; 758 }; 759 /omit-if-no-ref/ iomuxc_gpio_io06_pdm_bit_stream_bit_pdm_bit_stream_bit1: IOMUXC_GPIO_IO06_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT1 { 760 pinmux = <0x443c0028 2 0x443c0410 1 0x443c022c>; 761 }; 762 /omit-if-no-ref/ iomuxc_gpio_io06_tpm_ch_tpm5_ch0: IOMUXC_GPIO_IO06_TPM_CH_TPM5_CH0 { 763 pinmux = <0x443c0028 1 0x0 0 0x443c022c>; 764 }; 765 /omit-if-no-ref/ iomuxc_gpio_io07_flexio_flexio_bit_flexio1_flexio_bit7: IOMUXC_GPIO_IO07_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT7 { 766 pinmux = <0x443c002c 7 0x443c0484 0 0x443c0230>; 767 }; 768 /omit-if-no-ref/ iomuxc_gpio_io07_gpio_io_bit_gpio2_io_bit7: IOMUXC_GPIO_IO07_GPIO_IO_BIT_GPIO2_IO_BIT7 { 769 pinmux = <0x443c002c 0 0x0 0 0x443c0230>; 770 }; 771 /omit-if-no-ref/ iomuxc_gpio_io07_lpi2c_scl_lpi2c7_scl: IOMUXC_GPIO_IO07_LPI2C_SCL_LPI2C7_SCL { 772 pinmux = <0x443c002c 6 0x443c0520 0 0x443c0230>; 773 }; 774 /omit-if-no-ref/ iomuxc_gpio_io07_lpspi_pcs_lpspi3_pcs1: IOMUXC_GPIO_IO07_LPSPI_PCS_LPSPI3_PCS1 { 775 pinmux = <0x443c002c 1 0x0 0 0x443c0230>; 776 }; 777 /omit-if-no-ref/ iomuxc_gpio_io07_lpspi_sck_lpspi7_sck: IOMUXC_GPIO_IO07_LPSPI_SCK_LPSPI7_SCK { 778 pinmux = <0x443c002c 4 0x0 0 0x443c0230>; 779 }; 780 /omit-if-no-ref/ iomuxc_gpio_io07_lpuart_rts_b_lpuart6_rts_b: IOMUXC_GPIO_IO07_LPUART_RTS_B_LPUART6_RTS_B { 781 pinmux = <0x443c002c 5 0x0 0 0x443c0230>; 782 }; 783 /omit-if-no-ref/ iomuxc_gpio_io08_flexio_flexio_bit_flexio1_flexio_bit8: IOMUXC_GPIO_IO08_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT8 { 784 pinmux = <0x443c0030 7 0x443c0488 0 0x443c0234>; 785 }; 786 /omit-if-no-ref/ iomuxc_gpio_io08_gpio_io_bit_gpio2_io_bit8: IOMUXC_GPIO_IO08_GPIO_IO_BIT_GPIO2_IO_BIT8 { 787 pinmux = <0x443c0030 0 0x0 0 0x443c0234>; 788 }; 789 /omit-if-no-ref/ iomuxc_gpio_io08_lpi2c_sda_lpi2c7_sda: IOMUXC_GPIO_IO08_LPI2C_SDA_LPI2C7_SDA { 790 pinmux = <0x443c0030 6 0x443c0524 1 0x443c0234>; 791 }; 792 /omit-if-no-ref/ iomuxc_gpio_io08_lpspi_pcs_lpspi3_pcs0: IOMUXC_GPIO_IO08_LPSPI_PCS_LPSPI3_PCS0 { 793 pinmux = <0x443c0030 1 0x0 0 0x443c0234>; 794 }; 795 /omit-if-no-ref/ iomuxc_gpio_io08_lpuart_tx_lpuart7_tx: IOMUXC_GPIO_IO08_LPUART_TX_LPUART7_TX { 796 pinmux = <0x443c0030 5 0x443c0588 1 0x443c0234>; 797 }; 798 /omit-if-no-ref/ iomuxc_gpio_io08_tpm_ch_tpm6_ch0: IOMUXC_GPIO_IO08_TPM_CH_TPM6_CH0 { 799 pinmux = <0x443c0030 4 0x0 0 0x443c0234>; 800 }; 801 /omit-if-no-ref/ iomuxc_gpio_io09_flexio_flexio_bit_flexio1_flexio_bit9: IOMUXC_GPIO_IO09_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT9 { 802 pinmux = <0x443c0034 7 0x443c048c 0 0x443c0238>; 803 }; 804 /omit-if-no-ref/ iomuxc_gpio_io09_gpio_io_bit_gpio2_io_bit9: IOMUXC_GPIO_IO09_GPIO_IO_BIT_GPIO2_IO_BIT9 { 805 pinmux = <0x443c0034 0 0x0 0 0x443c0238>; 806 }; 807 /omit-if-no-ref/ iomuxc_gpio_io09_lpi2c_scl_lpi2c7_scl: IOMUXC_GPIO_IO09_LPI2C_SCL_LPI2C7_SCL { 808 pinmux = <0x443c0034 6 0x443c0520 1 0x443c0238>; 809 }; 810 /omit-if-no-ref/ iomuxc_gpio_io09_lpspi_sin_lpspi3_sin: IOMUXC_GPIO_IO09_LPSPI_SIN_LPSPI3_SIN { 811 pinmux = <0x443c0034 1 0x0 0 0x443c0238>; 812 }; 813 /omit-if-no-ref/ iomuxc_gpio_io09_lpuart_rx_lpuart7_rx: IOMUXC_GPIO_IO09_LPUART_RX_LPUART7_RX { 814 pinmux = <0x443c0034 5 0x443c0584 1 0x443c0238>; 815 }; 816 /omit-if-no-ref/ iomuxc_gpio_io09_tpm_extclk_tpm3_extclk: IOMUXC_GPIO_IO09_TPM_EXTCLK_TPM3_EXTCLK { 817 pinmux = <0x443c0034 4 0x0 0 0x443c0238>; 818 }; 819 /omit-if-no-ref/ iomuxc_gpio_io10_flexio_flexio_bit_flexio1_flexio_bit10: IOMUXC_GPIO_IO10_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT10 { 820 pinmux = <0x443c0038 7 0x443c0490 0 0x443c023c>; 821 }; 822 /omit-if-no-ref/ iomuxc_gpio_io10_gpio_io_bit_gpio2_io_bit10: IOMUXC_GPIO_IO10_GPIO_IO_BIT_GPIO2_IO_BIT10 { 823 pinmux = <0x443c0038 0 0x0 0 0x443c023c>; 824 }; 825 /omit-if-no-ref/ iomuxc_gpio_io10_lpi2c_sda_lpi2c8_sda: IOMUXC_GPIO_IO10_LPI2C_SDA_LPI2C8_SDA { 826 pinmux = <0x443c0038 6 0x443c052c 0 0x443c023c>; 827 }; 828 /omit-if-no-ref/ iomuxc_gpio_io10_lpspi_sout_lpspi3_sout: IOMUXC_GPIO_IO10_LPSPI_SOUT_LPSPI3_SOUT { 829 pinmux = <0x443c0038 1 0x0 0 0x443c023c>; 830 }; 831 /omit-if-no-ref/ iomuxc_gpio_io10_lpuart_cts_b_lpuart7_cts_b: IOMUXC_GPIO_IO10_LPUART_CTS_B_LPUART7_CTS_B { 832 pinmux = <0x443c0038 5 0x0 0 0x443c023c>; 833 }; 834 /omit-if-no-ref/ iomuxc_gpio_io10_tpm_extclk_tpm4_extclk: IOMUXC_GPIO_IO10_TPM_EXTCLK_TPM4_EXTCLK { 835 pinmux = <0x443c0038 4 0x0 0 0x443c023c>; 836 }; 837 /omit-if-no-ref/ iomuxc_gpio_io11_flexio_flexio_bit_flexio1_flexio_bit11: IOMUXC_GPIO_IO11_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT11 { 838 pinmux = <0x443c003c 7 0x443c0494 0 0x443c0240>; 839 }; 840 /omit-if-no-ref/ iomuxc_gpio_io11_gpio_io_bit_gpio2_io_bit11: IOMUXC_GPIO_IO11_GPIO_IO_BIT_GPIO2_IO_BIT11 { 841 pinmux = <0x443c003c 0 0x0 0 0x443c0240>; 842 }; 843 /omit-if-no-ref/ iomuxc_gpio_io11_lpi2c_scl_lpi2c8_scl: IOMUXC_GPIO_IO11_LPI2C_SCL_LPI2C8_SCL { 844 pinmux = <0x443c003c 6 0x443c0528 0 0x443c0240>; 845 }; 846 /omit-if-no-ref/ iomuxc_gpio_io11_lpspi_sck_lpspi3_sck: IOMUXC_GPIO_IO11_LPSPI_SCK_LPSPI3_SCK { 847 pinmux = <0x443c003c 1 0x0 0 0x443c0240>; 848 }; 849 /omit-if-no-ref/ iomuxc_gpio_io11_lpuart_rts_b_lpuart7_rts_b: IOMUXC_GPIO_IO11_LPUART_RTS_B_LPUART7_RTS_B { 850 pinmux = <0x443c003c 5 0x0 0 0x443c0240>; 851 }; 852 /omit-if-no-ref/ iomuxc_gpio_io11_tpm_extclk_tpm5_extclk: IOMUXC_GPIO_IO11_TPM_EXTCLK_TPM5_EXTCLK { 853 pinmux = <0x443c003c 4 0x0 0 0x443c0240>; 854 }; 855 /omit-if-no-ref/ iomuxc_gpio_io12_flexio_flexio_bit_flexio1_flexio_bit12: IOMUXC_GPIO_IO12_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT12 { 856 pinmux = <0x443c0040 3 0x443c0498 0 0x443c0244>; 857 }; 858 /omit-if-no-ref/ iomuxc_gpio_io12_gpio_io_bit_gpio2_io_bit12: IOMUXC_GPIO_IO12_GPIO_IO_BIT_GPIO2_IO_BIT12 { 859 pinmux = <0x443c0040 0 0x0 0 0x443c0244>; 860 }; 861 /omit-if-no-ref/ iomuxc_gpio_io12_lpi2c_sda_lpi2c8_sda: IOMUXC_GPIO_IO12_LPI2C_SDA_LPI2C8_SDA { 862 pinmux = <0x443c0040 6 0x443c052c 1 0x443c0244>; 863 }; 864 /omit-if-no-ref/ iomuxc_gpio_io12_lpspi_pcs_lpspi8_pcs0: IOMUXC_GPIO_IO12_LPSPI_PCS_LPSPI8_PCS0 { 865 pinmux = <0x443c0040 4 0x0 0 0x443c0244>; 866 }; 867 /omit-if-no-ref/ iomuxc_gpio_io12_lpuart_tx_lpuart8_tx: IOMUXC_GPIO_IO12_LPUART_TX_LPUART8_TX { 868 pinmux = <0x443c0040 5 0x0 0 0x443c0244>; 869 }; 870 /omit-if-no-ref/ iomuxc_gpio_io12_pdm_bit_stream_bit_pdm_bit_stream_bit2: IOMUXC_GPIO_IO12_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT2 { 871 pinmux = <0x443c0040 2 0x443c0414 0 0x443c0244>; 872 }; 873 /omit-if-no-ref/ iomuxc_gpio_io12_sai_rx_sync_sai3_rx_sync: IOMUXC_GPIO_IO12_SAI_RX_SYNC_SAI3_RX_SYNC { 874 pinmux = <0x443c0040 7 0x443c0590 0 0x443c0244>; 875 }; 876 /omit-if-no-ref/ iomuxc_gpio_io12_tpm_ch_tpm3_ch2: IOMUXC_GPIO_IO12_TPM_CH_TPM3_CH2 { 877 pinmux = <0x443c0040 1 0x0 0 0x443c0244>; 878 }; 879 /omit-if-no-ref/ iomuxc_gpio_io13_flexio_flexio_bit_flexio1_flexio_bit13: IOMUXC_GPIO_IO13_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT13 { 880 pinmux = <0x443c0044 7 0x443c049c 0 0x443c0248>; 881 }; 882 /omit-if-no-ref/ iomuxc_gpio_io13_gpio_io_bit_gpio2_io_bit13: IOMUXC_GPIO_IO13_GPIO_IO_BIT_GPIO2_IO_BIT13 { 883 pinmux = <0x443c0044 0 0x0 0 0x443c0248>; 884 }; 885 /omit-if-no-ref/ iomuxc_gpio_io13_lpi2c_scl_lpi2c8_scl: IOMUXC_GPIO_IO13_LPI2C_SCL_LPI2C8_SCL { 886 pinmux = <0x443c0044 6 0x443c0528 1 0x443c0248>; 887 }; 888 /omit-if-no-ref/ iomuxc_gpio_io13_lpspi_sin_lpspi8_sin: IOMUXC_GPIO_IO13_LPSPI_SIN_LPSPI8_SIN { 889 pinmux = <0x443c0044 4 0x0 0 0x443c0248>; 890 }; 891 /omit-if-no-ref/ iomuxc_gpio_io13_lpuart_rx_lpuart8_rx: IOMUXC_GPIO_IO13_LPUART_RX_LPUART8_RX { 892 pinmux = <0x443c0044 5 0x0 0 0x443c0248>; 893 }; 894 /omit-if-no-ref/ iomuxc_gpio_io13_pdm_bit_stream_bit_pdm_bit_stream_bit3: IOMUXC_GPIO_IO13_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT3 { 895 pinmux = <0x443c0044 2 0x443c0418 0 0x443c0248>; 896 }; 897 /omit-if-no-ref/ iomuxc_gpio_io13_tpm_ch_tpm4_ch2: IOMUXC_GPIO_IO13_TPM_CH_TPM4_CH2 { 898 pinmux = <0x443c0044 1 0x0 0 0x443c0248>; 899 }; 900 /omit-if-no-ref/ iomuxc_gpio_io14_flexio_flexio_bit_flexio1_flexio_bit14: IOMUXC_GPIO_IO14_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT14 { 901 pinmux = <0x443c0048 7 0x443c04a0 0 0x443c024c>; 902 }; 903 /omit-if-no-ref/ iomuxc_gpio_io14_gpio_io_bit_gpio2_io_bit14: IOMUXC_GPIO_IO14_GPIO_IO_BIT_GPIO2_IO_BIT14 { 904 pinmux = <0x443c0048 0 0x0 0 0x443c024c>; 905 }; 906 /omit-if-no-ref/ iomuxc_gpio_io14_lpspi_sout_lpspi8_sout: IOMUXC_GPIO_IO14_LPSPI_SOUT_LPSPI8_SOUT { 907 pinmux = <0x443c0048 4 0x0 0 0x443c024c>; 908 }; 909 /omit-if-no-ref/ iomuxc_gpio_io14_lpuart_cts_b_lpuart8_cts_b: IOMUXC_GPIO_IO14_LPUART_CTS_B_LPUART8_CTS_B { 910 pinmux = <0x443c0048 5 0x0 0 0x443c024c>; 911 }; 912 /omit-if-no-ref/ iomuxc_gpio_io14_lpuart_tx_lpuart3_tx: IOMUXC_GPIO_IO14_LPUART_TX_LPUART3_TX { 913 pinmux = <0x443c0048 1 0x443c055c 1 0x443c024c>; 914 }; 915 /omit-if-no-ref/ iomuxc_gpio_io14_lpuart_tx_lpuart4_tx: IOMUXC_GPIO_IO14_LPUART_TX_LPUART4_TX { 916 pinmux = <0x443c0048 6 0x443c0568 1 0x443c024c>; 917 }; 918 /omit-if-no-ref/ iomuxc_gpio_io15_flexio_flexio_bit_flexio1_flexio_bit15: IOMUXC_GPIO_IO15_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT15 { 919 pinmux = <0x443c004c 7 0x443c04a4 0 0x443c0250>; 920 }; 921 /omit-if-no-ref/ iomuxc_gpio_io15_gpio_io_bit_gpio2_io_bit15: IOMUXC_GPIO_IO15_GPIO_IO_BIT_GPIO2_IO_BIT15 { 922 pinmux = <0x443c004c 0 0x0 0 0x443c0250>; 923 }; 924 /omit-if-no-ref/ iomuxc_gpio_io15_lpspi_sck_lpspi8_sck: IOMUXC_GPIO_IO15_LPSPI_SCK_LPSPI8_SCK { 925 pinmux = <0x443c004c 4 0x0 0 0x443c0250>; 926 }; 927 /omit-if-no-ref/ iomuxc_gpio_io15_lpuart_rts_b_lpuart8_rts_b: IOMUXC_GPIO_IO15_LPUART_RTS_B_LPUART8_RTS_B { 928 pinmux = <0x443c004c 5 0x0 0 0x443c0250>; 929 }; 930 /omit-if-no-ref/ iomuxc_gpio_io15_lpuart_rx_lpuart3_rx: IOMUXC_GPIO_IO15_LPUART_RX_LPUART3_RX { 931 pinmux = <0x443c004c 1 0x443c0558 1 0x443c0250>; 932 }; 933 /omit-if-no-ref/ iomuxc_gpio_io15_lpuart_rx_lpuart4_rx: IOMUXC_GPIO_IO15_LPUART_RX_LPUART4_RX { 934 pinmux = <0x443c004c 6 0x443c0564 1 0x443c0250>; 935 }; 936 /omit-if-no-ref/ iomuxc_gpio_io16_flexio_flexio_bit_flexio1_flexio_bit16: IOMUXC_GPIO_IO16_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT16 { 937 pinmux = <0x443c0050 7 0x443c04a8 0 0x443c0254>; 938 }; 939 /omit-if-no-ref/ iomuxc_gpio_io16_gpio_io_bit_gpio2_io_bit16: IOMUXC_GPIO_IO16_GPIO_IO_BIT_GPIO2_IO_BIT16 { 940 pinmux = <0x443c0050 0 0x0 0 0x443c0254>; 941 }; 942 /omit-if-no-ref/ iomuxc_gpio_io16_lpspi_pcs_lpspi4_pcs2: IOMUXC_GPIO_IO16_LPSPI_PCS_LPSPI4_PCS2 { 943 pinmux = <0x443c0050 5 0x443c0538 1 0x443c0254>; 944 }; 945 /omit-if-no-ref/ iomuxc_gpio_io16_lpuart_cts_b_lpuart3_cts_b: IOMUXC_GPIO_IO16_LPUART_CTS_B_LPUART3_CTS_B { 946 pinmux = <0x443c0050 4 0x443c0554 1 0x443c0254>; 947 }; 948 /omit-if-no-ref/ iomuxc_gpio_io16_lpuart_cts_b_lpuart4_cts_b: IOMUXC_GPIO_IO16_LPUART_CTS_B_LPUART4_CTS_B { 949 pinmux = <0x443c0050 6 0x443c0560 1 0x443c0254>; 950 }; 951 /omit-if-no-ref/ iomuxc_gpio_io16_pdm_bit_stream_bit_pdm_bit_stream_bit2: IOMUXC_GPIO_IO16_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT2 { 952 pinmux = <0x443c0050 2 0x443c0414 1 0x443c0254>; 953 }; 954 /omit-if-no-ref/ iomuxc_gpio_io16_sai_tx_bclk_sai3_tx_bclk: IOMUXC_GPIO_IO16_SAI_TX_BCLK_SAI3_TX_BCLK { 955 pinmux = <0x443c0050 1 0x0 0 0x443c0254>; 956 }; 957 /omit-if-no-ref/ iomuxc_gpio_io17_flexio_flexio_bit_flexio1_flexio_bit17: IOMUXC_GPIO_IO17_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT17 { 958 pinmux = <0x443c0054 7 0x443c04ac 0 0x443c0258>; 959 }; 960 /omit-if-no-ref/ iomuxc_gpio_io17_gpio_io_bit_gpio2_io_bit17: IOMUXC_GPIO_IO17_GPIO_IO_BIT_GPIO2_IO_BIT17 { 961 pinmux = <0x443c0054 0 0x0 0 0x443c0258>; 962 }; 963 /omit-if-no-ref/ iomuxc_gpio_io17_lpspi_pcs_lpspi4_pcs1: IOMUXC_GPIO_IO17_LPSPI_PCS_LPSPI4_PCS1 { 964 pinmux = <0x443c0054 5 0x443c0534 1 0x443c0258>; 965 }; 966 /omit-if-no-ref/ iomuxc_gpio_io17_lpuart_rts_b_lpuart3_rts_b: IOMUXC_GPIO_IO17_LPUART_RTS_B_LPUART3_RTS_B { 967 pinmux = <0x443c0054 4 0x0 0 0x443c0258>; 968 }; 969 /omit-if-no-ref/ iomuxc_gpio_io17_lpuart_rts_b_lpuart4_rts_b: IOMUXC_GPIO_IO17_LPUART_RTS_B_LPUART4_RTS_B { 970 pinmux = <0x443c0054 6 0x0 0 0x443c0258>; 971 }; 972 /omit-if-no-ref/ iomuxc_gpio_io17_sai_mclk_sai3_mclk: IOMUXC_GPIO_IO17_SAI_MCLK_SAI3_MCLK { 973 pinmux = <0x443c0054 1 0x0 0 0x443c0258>; 974 }; 975 /omit-if-no-ref/ iomuxc_gpio_io18_flexio_flexio_bit_flexio1_flexio_bit18: IOMUXC_GPIO_IO18_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT18 { 976 pinmux = <0x443c0058 7 0x443c04b0 0 0x443c025c>; 977 }; 978 /omit-if-no-ref/ iomuxc_gpio_io18_gpio_io_bit_gpio2_io_bit18: IOMUXC_GPIO_IO18_GPIO_IO_BIT_GPIO2_IO_BIT18 { 979 pinmux = <0x443c0058 0 0x0 0 0x443c025c>; 980 }; 981 /omit-if-no-ref/ iomuxc_gpio_io18_lpspi_pcs_lpspi4_pcs0: IOMUXC_GPIO_IO18_LPSPI_PCS_LPSPI4_PCS0 { 982 pinmux = <0x443c0058 5 0x443c0530 1 0x443c025c>; 983 }; 984 /omit-if-no-ref/ iomuxc_gpio_io18_lpspi_pcs_lpspi5_pcs0: IOMUXC_GPIO_IO18_LPSPI_PCS_LPSPI5_PCS0 { 985 pinmux = <0x443c0058 4 0x0 0 0x443c025c>; 986 }; 987 /omit-if-no-ref/ iomuxc_gpio_io18_sai_rx_bclk_sai3_rx_bclk: IOMUXC_GPIO_IO18_SAI_RX_BCLK_SAI3_RX_BCLK { 988 pinmux = <0x443c0058 1 0x443c058c 0 0x443c025c>; 989 }; 990 /omit-if-no-ref/ iomuxc_gpio_io18_tpm_ch_tpm5_ch2: IOMUXC_GPIO_IO18_TPM_CH_TPM5_CH2 { 991 pinmux = <0x443c0058 6 0x0 0 0x443c025c>; 992 }; 993 /omit-if-no-ref/ iomuxc_gpio_io19_flexio_flexio_bit_flexio1_flexio_bit19: IOMUXC_GPIO_IO19_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT19 { 994 pinmux = <0x443c005c 3 0x443c04b4 0 0x443c0260>; 995 }; 996 /omit-if-no-ref/ iomuxc_gpio_io19_gpio_io_bit_gpio2_io_bit19: IOMUXC_GPIO_IO19_GPIO_IO_BIT_GPIO2_IO_BIT19 { 997 pinmux = <0x443c005c 0 0x0 0 0x443c0260>; 998 }; 999 /omit-if-no-ref/ iomuxc_gpio_io19_lpspi_sin_lpspi4_sin: IOMUXC_GPIO_IO19_LPSPI_SIN_LPSPI4_SIN { 1000 pinmux = <0x443c005c 5 0x443c0540 1 0x443c0260>; 1001 }; 1002 /omit-if-no-ref/ iomuxc_gpio_io19_lpspi_sin_lpspi5_sin: IOMUXC_GPIO_IO19_LPSPI_SIN_LPSPI5_SIN { 1003 pinmux = <0x443c005c 4 0x0 0 0x443c0260>; 1004 }; 1005 /omit-if-no-ref/ iomuxc_gpio_io19_pdm_bit_stream_bit_pdm_bit_stream_bit3: IOMUXC_GPIO_IO19_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT3 { 1006 pinmux = <0x443c005c 2 0x443c0418 1 0x443c0260>; 1007 }; 1008 /omit-if-no-ref/ iomuxc_gpio_io19_sai_rx_sync_sai3_rx_sync: IOMUXC_GPIO_IO19_SAI_RX_SYNC_SAI3_RX_SYNC { 1009 pinmux = <0x443c005c 1 0x443c0590 1 0x443c0260>; 1010 }; 1011 /omit-if-no-ref/ iomuxc_gpio_io19_sai_tx_data_bit_sai3_tx_data_bit0: IOMUXC_GPIO_IO19_SAI_TX_DATA_BIT_SAI3_TX_DATA_BIT0 { 1012 pinmux = <0x443c005c 7 0x0 0 0x443c0260>; 1013 }; 1014 /omit-if-no-ref/ iomuxc_gpio_io19_tpm_ch_tpm6_ch2: IOMUXC_GPIO_IO19_TPM_CH_TPM6_CH2 { 1015 pinmux = <0x443c005c 6 0x0 0 0x443c0260>; 1016 }; 1017 /omit-if-no-ref/ iomuxc_gpio_io20_flexio_flexio_bit_flexio1_flexio_bit20: IOMUXC_GPIO_IO20_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT20 { 1018 pinmux = <0x443c0060 7 0x443c04b8 0 0x443c0264>; 1019 }; 1020 /omit-if-no-ref/ iomuxc_gpio_io20_gpio_io_bit_gpio2_io_bit20: IOMUXC_GPIO_IO20_GPIO_IO_BIT_GPIO2_IO_BIT20 { 1021 pinmux = <0x443c0060 0 0x0 0 0x443c0264>; 1022 }; 1023 /omit-if-no-ref/ iomuxc_gpio_io20_lpspi_sout_lpspi4_sout: IOMUXC_GPIO_IO20_LPSPI_SOUT_LPSPI4_SOUT { 1024 pinmux = <0x443c0060 5 0x443c0544 1 0x443c0264>; 1025 }; 1026 /omit-if-no-ref/ iomuxc_gpio_io20_lpspi_sout_lpspi5_sout: IOMUXC_GPIO_IO20_LPSPI_SOUT_LPSPI5_SOUT { 1027 pinmux = <0x443c0060 4 0x0 0 0x443c0264>; 1028 }; 1029 /omit-if-no-ref/ iomuxc_gpio_io20_pdm_bit_stream_bit_pdm_bit_stream_bit0: IOMUXC_GPIO_IO20_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT0 { 1030 pinmux = <0x443c0060 2 0x443c040c 2 0x443c0264>; 1031 }; 1032 /omit-if-no-ref/ iomuxc_gpio_io20_sai_rx_data_bit_sai3_rx_data_bit0: IOMUXC_GPIO_IO20_SAI_RX_DATA_BIT_SAI3_RX_DATA_BIT0 { 1033 pinmux = <0x443c0060 1 0x0 0 0x443c0264>; 1034 }; 1035 /omit-if-no-ref/ iomuxc_gpio_io20_tpm_ch_tpm3_ch1: IOMUXC_GPIO_IO20_TPM_CH_TPM3_CH1 { 1036 pinmux = <0x443c0060 6 0x0 0 0x443c0264>; 1037 }; 1038 /omit-if-no-ref/ iomuxc_gpio_io21_flexio_flexio_bit_flexio1_flexio_bit21: IOMUXC_GPIO_IO21_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT21 { 1039 pinmux = <0x443c0064 3 0x443c04bc 0 0x443c0268>; 1040 }; 1041 /omit-if-no-ref/ iomuxc_gpio_io21_gpio_io_bit_gpio2_io_bit21: IOMUXC_GPIO_IO21_GPIO_IO_BIT_GPIO2_IO_BIT21 { 1042 pinmux = <0x443c0064 0 0x0 0 0x443c0268>; 1043 }; 1044 /omit-if-no-ref/ iomuxc_gpio_io21_lpspi_sck_lpspi4_sck: IOMUXC_GPIO_IO21_LPSPI_SCK_LPSPI4_SCK { 1045 pinmux = <0x443c0064 5 0x443c053c 1 0x443c0268>; 1046 }; 1047 /omit-if-no-ref/ iomuxc_gpio_io21_lpspi_sck_lpspi5_sck: IOMUXC_GPIO_IO21_LPSPI_SCK_LPSPI5_SCK { 1048 pinmux = <0x443c0064 4 0x0 0 0x443c0268>; 1049 }; 1050 /omit-if-no-ref/ iomuxc_gpio_io21_pdm_clk_pdm_clk: IOMUXC_GPIO_IO21_PDM_CLK_PDM_CLK { 1051 pinmux = <0x443c0064 2 0x0 0 0x443c0268>; 1052 }; 1053 /omit-if-no-ref/ iomuxc_gpio_io21_sai_rx_bclk_sai3_rx_bclk: IOMUXC_GPIO_IO21_SAI_RX_BCLK_SAI3_RX_BCLK { 1054 pinmux = <0x443c0064 7 0x443c058c 1 0x443c0268>; 1055 }; 1056 /omit-if-no-ref/ iomuxc_gpio_io21_sai_tx_data_bit_sai3_tx_data_bit0: IOMUXC_GPIO_IO21_SAI_TX_DATA_BIT_SAI3_TX_DATA_BIT0 { 1057 pinmux = <0x443c0064 1 0x0 0 0x443c0268>; 1058 }; 1059 /omit-if-no-ref/ iomuxc_gpio_io21_tpm_ch_tpm4_ch1: IOMUXC_GPIO_IO21_TPM_CH_TPM4_CH1 { 1060 pinmux = <0x443c0064 6 0x0 0 0x443c0268>; 1061 }; 1062 /omit-if-no-ref/ iomuxc_gpio_io22_can_tx_can5_tx: IOMUXC_GPIO_IO22_CAN_TX_CAN5_TX { 1063 pinmux = <0x443c0068 3 0x0 0 0x443c026c>; 1064 }; 1065 /omit-if-no-ref/ iomuxc_gpio_io22_flexio_flexio_bit_flexio1_flexio_bit22: IOMUXC_GPIO_IO22_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT22 { 1066 pinmux = <0x443c0068 7 0x443c04c0 0 0x443c026c>; 1067 }; 1068 /omit-if-no-ref/ iomuxc_gpio_io22_gpio_io_bit_gpio2_io_bit22: IOMUXC_GPIO_IO22_GPIO_IO_BIT_GPIO2_IO_BIT22 { 1069 pinmux = <0x443c0068 0 0x0 0 0x443c026c>; 1070 }; 1071 /omit-if-no-ref/ iomuxc_gpio_io22_lpi2c_sda_lpi2c5_sda: IOMUXC_GPIO_IO22_LPI2C_SDA_LPI2C5_SDA { 1072 pinmux = <0x443c0068 6 0x443c0514 1 0x443c026c>; 1073 }; 1074 /omit-if-no-ref/ iomuxc_gpio_io22_spdif_in_spdif_in: IOMUXC_GPIO_IO22_SPDIF_IN_SPDIF_IN { 1075 pinmux = <0x443c0068 2 0x443c0454 2 0x443c026c>; 1076 }; 1077 /omit-if-no-ref/ iomuxc_gpio_io22_tpm_ch_tpm5_ch1: IOMUXC_GPIO_IO22_TPM_CH_TPM5_CH1 { 1078 pinmux = <0x443c0068 4 0x0 0 0x443c026c>; 1079 }; 1080 /omit-if-no-ref/ iomuxc_gpio_io22_tpm_extclk_tpm6_extclk: IOMUXC_GPIO_IO22_TPM_EXTCLK_TPM6_EXTCLK { 1081 pinmux = <0x443c0068 5 0x0 0 0x443c026c>; 1082 }; 1083 /omit-if-no-ref/ iomuxc_gpio_io22_usdhc_clk_usdhc3_clk: IOMUXC_GPIO_IO22_USDHC_CLK_USDHC3_CLK { 1084 pinmux = <0x443c0068 1 0x443c05c8 0 0x443c026c>; 1085 }; 1086 /omit-if-no-ref/ iomuxc_gpio_io23_can_rx_can5_rx: IOMUXC_GPIO_IO23_CAN_RX_CAN5_RX { 1087 pinmux = <0x443c006c 3 0x443c0450 0 0x443c0270>; 1088 }; 1089 /omit-if-no-ref/ iomuxc_gpio_io23_flexio_flexio_bit_flexio1_flexio_bit23: IOMUXC_GPIO_IO23_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT23 { 1090 pinmux = <0x443c006c 7 0x443c04c4 0 0x443c0270>; 1091 }; 1092 /omit-if-no-ref/ iomuxc_gpio_io23_gpio_io_bit_gpio2_io_bit23: IOMUXC_GPIO_IO23_GPIO_IO_BIT_GPIO2_IO_BIT23 { 1093 pinmux = <0x443c006c 0 0x0 0 0x443c0270>; 1094 }; 1095 /omit-if-no-ref/ iomuxc_gpio_io23_lpi2c_scl_lpi2c5_scl: IOMUXC_GPIO_IO23_LPI2C_SCL_LPI2C5_SCL { 1096 pinmux = <0x443c006c 6 0x443c0510 1 0x443c0270>; 1097 }; 1098 /omit-if-no-ref/ iomuxc_gpio_io23_spdif_out_spdif_out: IOMUXC_GPIO_IO23_SPDIF_OUT_SPDIF_OUT { 1099 pinmux = <0x443c006c 2 0x0 0 0x443c0270>; 1100 }; 1101 /omit-if-no-ref/ iomuxc_gpio_io23_tpm_ch_tpm6_ch1: IOMUXC_GPIO_IO23_TPM_CH_TPM6_CH1 { 1102 pinmux = <0x443c006c 4 0x0 0 0x443c0270>; 1103 }; 1104 /omit-if-no-ref/ iomuxc_gpio_io23_usdhc_cmd_usdhc3_cmd: IOMUXC_GPIO_IO23_USDHC_CMD_USDHC3_CMD { 1105 pinmux = <0x443c006c 1 0x443c05cc 0 0x443c0270>; 1106 }; 1107 /omit-if-no-ref/ iomuxc_gpio_io24_flexio_flexio_bit_flexio1_flexio_bit24: IOMUXC_GPIO_IO24_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT24 { 1108 pinmux = <0x443c0070 7 0x443c04c8 0 0x443c0274>; 1109 }; 1110 /omit-if-no-ref/ iomuxc_gpio_io24_gpio_io_bit_gpio2_io_bit24: IOMUXC_GPIO_IO24_GPIO_IO_BIT_GPIO2_IO_BIT24 { 1111 pinmux = <0x443c0070 0 0x0 0 0x443c0274>; 1112 }; 1113 /omit-if-no-ref/ iomuxc_gpio_io24_jtag_mux_tdo_jtag_mux_tdo: IOMUXC_GPIO_IO24_JTAG_MUX_TDO_JTAG_MUX_TDO { 1114 pinmux = <0x443c0070 5 0x0 0 0x443c0274>; 1115 }; 1116 /omit-if-no-ref/ iomuxc_gpio_io24_lpspi_pcs_lpspi6_pcs1: IOMUXC_GPIO_IO24_LPSPI_PCS_LPSPI6_PCS1 { 1117 pinmux = <0x443c0070 6 0x0 0 0x443c0274>; 1118 }; 1119 /omit-if-no-ref/ iomuxc_gpio_io24_tpm_ch_tpm3_ch3: IOMUXC_GPIO_IO24_TPM_CH_TPM3_CH3 { 1120 pinmux = <0x443c0070 4 0x0 0 0x443c0274>; 1121 }; 1122 /omit-if-no-ref/ iomuxc_gpio_io24_usdhc_data_usdhc3_data0: IOMUXC_GPIO_IO24_USDHC_DATA_USDHC3_DATA0 { 1123 pinmux = <0x443c0070 1 0x443c05d0 0 0x443c0274>; 1124 }; 1125 /omit-if-no-ref/ iomuxc_gpio_io25_can_tx_can2_tx: IOMUXC_GPIO_IO25_CAN_TX_CAN2_TX { 1126 pinmux = <0x443c0074 2 0x0 0 0x443c0278>; 1127 }; 1128 /omit-if-no-ref/ iomuxc_gpio_io25_flexio_flexio_bit_flexio1_flexio_bit25: IOMUXC_GPIO_IO25_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT25 { 1129 pinmux = <0x443c0074 7 0x443c04cc 0 0x443c0278>; 1130 }; 1131 /omit-if-no-ref/ iomuxc_gpio_io25_gpio_io_bit_gpio2_io_bit25: IOMUXC_GPIO_IO25_GPIO_IO_BIT_GPIO2_IO_BIT25 { 1132 pinmux = <0x443c0074 0 0x0 0 0x443c0278>; 1133 }; 1134 /omit-if-no-ref/ iomuxc_gpio_io25_jtag_mux_tck_jtag_mux_tck: IOMUXC_GPIO_IO25_JTAG_MUX_TCK_JTAG_MUX_TCK { 1135 pinmux = <0x443c0074 5 0x443c060c 1 0x443c0278>; 1136 }; 1137 /omit-if-no-ref/ iomuxc_gpio_io25_lpspi_pcs_lpspi7_pcs1: IOMUXC_GPIO_IO25_LPSPI_PCS_LPSPI7_PCS1 { 1138 pinmux = <0x443c0074 6 0x0 0 0x443c0278>; 1139 }; 1140 /omit-if-no-ref/ iomuxc_gpio_io25_tpm_ch_tpm4_ch3: IOMUXC_GPIO_IO25_TPM_CH_TPM4_CH3 { 1141 pinmux = <0x443c0074 4 0x0 0 0x443c0278>; 1142 }; 1143 /omit-if-no-ref/ iomuxc_gpio_io25_usdhc_data_usdhc3_data1: IOMUXC_GPIO_IO25_USDHC_DATA_USDHC3_DATA1 { 1144 pinmux = <0x443c0074 1 0x443c05d4 0 0x443c0278>; 1145 }; 1146 /omit-if-no-ref/ iomuxc_gpio_io26_flexio_flexio_bit_flexio1_flexio_bit26: IOMUXC_GPIO_IO26_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT26 { 1147 pinmux = <0x443c0078 3 0x443c0458 1 0x443c027c>; 1148 }; 1149 /omit-if-no-ref/ iomuxc_gpio_io26_gpio_io_bit_gpio2_io_bit26: IOMUXC_GPIO_IO26_GPIO_IO_BIT_GPIO2_IO_BIT26 { 1150 pinmux = <0x443c0078 0 0x0 0 0x443c027c>; 1151 }; 1152 /omit-if-no-ref/ iomuxc_gpio_io26_jtag_mux_tdi_jtag_mux_tdi: IOMUXC_GPIO_IO26_JTAG_MUX_TDI_JTAG_MUX_TDI { 1153 pinmux = <0x443c0078 5 0x443c0610 1 0x443c027c>; 1154 }; 1155 /omit-if-no-ref/ iomuxc_gpio_io26_lpspi_pcs_lpspi8_pcs1: IOMUXC_GPIO_IO26_LPSPI_PCS_LPSPI8_PCS1 { 1156 pinmux = <0x443c0078 6 0x0 0 0x443c027c>; 1157 }; 1158 /omit-if-no-ref/ iomuxc_gpio_io26_pdm_bit_stream_bit_pdm_bit_stream_bit1: IOMUXC_GPIO_IO26_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT1 { 1159 pinmux = <0x443c0078 2 0x443c0410 2 0x443c027c>; 1160 }; 1161 /omit-if-no-ref/ iomuxc_gpio_io26_sai_tx_sync_sai3_tx_sync: IOMUXC_GPIO_IO26_SAI_TX_SYNC_SAI3_TX_SYNC { 1162 pinmux = <0x443c0078 7 0x0 0 0x443c027c>; 1163 }; 1164 /omit-if-no-ref/ iomuxc_gpio_io26_tpm_ch_tpm5_ch3: IOMUXC_GPIO_IO26_TPM_CH_TPM5_CH3 { 1165 pinmux = <0x443c0078 4 0x0 0 0x443c027c>; 1166 }; 1167 /omit-if-no-ref/ iomuxc_gpio_io26_usdhc_data_usdhc3_data2: IOMUXC_GPIO_IO26_USDHC_DATA_USDHC3_DATA2 { 1168 pinmux = <0x443c0078 1 0x443c05d8 0 0x443c027c>; 1169 }; 1170 /omit-if-no-ref/ iomuxc_gpio_io27_can_rx_can2_rx: IOMUXC_GPIO_IO27_CAN_RX_CAN2_RX { 1171 pinmux = <0x443c007c 2 0x443c0444 2 0x443c0280>; 1172 }; 1173 /omit-if-no-ref/ iomuxc_gpio_io27_flexio_flexio_bit_flexio1_flexio_bit27: IOMUXC_GPIO_IO27_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT27 { 1174 pinmux = <0x443c007c 7 0x443c045c 1 0x443c0280>; 1175 }; 1176 /omit-if-no-ref/ iomuxc_gpio_io27_gpio_io_bit_gpio2_io_bit27: IOMUXC_GPIO_IO27_GPIO_IO_BIT_GPIO2_IO_BIT27 { 1177 pinmux = <0x443c007c 0 0x0 0 0x443c0280>; 1178 }; 1179 /omit-if-no-ref/ iomuxc_gpio_io27_jtag_mux_tms_jtag_mux_tms: IOMUXC_GPIO_IO27_JTAG_MUX_TMS_JTAG_MUX_TMS { 1180 pinmux = <0x443c007c 5 0x443c0614 1 0x443c0280>; 1181 }; 1182 /omit-if-no-ref/ iomuxc_gpio_io27_lpspi_pcs_lpspi5_pcs1: IOMUXC_GPIO_IO27_LPSPI_PCS_LPSPI5_PCS1 { 1183 pinmux = <0x443c007c 6 0x0 0 0x443c0280>; 1184 }; 1185 /omit-if-no-ref/ iomuxc_gpio_io27_tpm_ch_tpm6_ch3: IOMUXC_GPIO_IO27_TPM_CH_TPM6_CH3 { 1186 pinmux = <0x443c007c 4 0x0 0 0x443c0280>; 1187 }; 1188 /omit-if-no-ref/ iomuxc_gpio_io27_usdhc_data_usdhc3_data3: IOMUXC_GPIO_IO27_USDHC_DATA_USDHC3_DATA3 { 1189 pinmux = <0x443c007c 1 0x443c05dc 0 0x443c0280>; 1190 }; 1191 /omit-if-no-ref/ iomuxc_gpio_io28_can_tx_can3_tx: IOMUXC_GPIO_IO28_CAN_TX_CAN3_TX { 1192 pinmux = <0x443c0080 2 0x0 0 0x443c0284>; 1193 }; 1194 /omit-if-no-ref/ iomuxc_gpio_io28_flexio_flexio_bit_flexio1_flexio_bit28: IOMUXC_GPIO_IO28_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT28 { 1195 pinmux = <0x443c0080 7 0x0 0 0x443c0284>; 1196 }; 1197 /omit-if-no-ref/ iomuxc_gpio_io28_gpio_io_bit_gpio2_io_bit28: IOMUXC_GPIO_IO28_GPIO_IO_BIT_GPIO2_IO_BIT28 { 1198 pinmux = <0x443c0080 0 0x0 0 0x443c0284>; 1199 }; 1200 /omit-if-no-ref/ iomuxc_gpio_io28_lpi2c_sda_lpi2c3_sda: IOMUXC_GPIO_IO28_LPI2C_SDA_LPI2C3_SDA { 1201 pinmux = <0x443c0080 1 0x443c0504 1 0x443c0284>; 1202 }; 1203 /omit-if-no-ref/ iomuxc_gpio_io29_can_rx_can3_rx: IOMUXC_GPIO_IO29_CAN_RX_CAN3_RX { 1204 pinmux = <0x443c0084 2 0x443c0448 1 0x443c0288>; 1205 }; 1206 /omit-if-no-ref/ iomuxc_gpio_io29_flexio_flexio_bit_flexio1_flexio_bit29: IOMUXC_GPIO_IO29_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT29 { 1207 pinmux = <0x443c0084 7 0x0 0 0x443c0288>; 1208 }; 1209 /omit-if-no-ref/ iomuxc_gpio_io29_gpio_io_bit_gpio2_io_bit29: IOMUXC_GPIO_IO29_GPIO_IO_BIT_GPIO2_IO_BIT29 { 1210 pinmux = <0x443c0084 0 0x0 0 0x443c0288>; 1211 }; 1212 /omit-if-no-ref/ iomuxc_gpio_io29_lpi2c_scl_lpi2c3_scl: IOMUXC_GPIO_IO29_LPI2C_SCL_LPI2C3_SCL { 1213 pinmux = <0x443c0084 1 0x443c0500 1 0x443c0288>; 1214 }; 1215 /omit-if-no-ref/ iomuxc_gpio_io30_can_tx_can5_tx: IOMUXC_GPIO_IO30_CAN_TX_CAN5_TX { 1216 pinmux = <0x443c0088 2 0x0 0 0x443c028c>; 1217 }; 1218 /omit-if-no-ref/ iomuxc_gpio_io30_flexio_flexio_bit_flexio1_flexio_bit30: IOMUXC_GPIO_IO30_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT30 { 1219 pinmux = <0x443c0088 7 0x443c0460 1 0x443c028c>; 1220 }; 1221 /omit-if-no-ref/ iomuxc_gpio_io30_gpio_io_bit_gpio2_io_bit30: IOMUXC_GPIO_IO30_GPIO_IO_BIT_GPIO2_IO_BIT30 { 1222 pinmux = <0x443c0088 0 0x0 0 0x443c028c>; 1223 }; 1224 /omit-if-no-ref/ iomuxc_gpio_io30_lpi2c_sda_lpi2c4_sda: IOMUXC_GPIO_IO30_LPI2C_SDA_LPI2C4_SDA { 1225 pinmux = <0x443c0088 1 0x443c050c 1 0x443c028c>; 1226 }; 1227 /omit-if-no-ref/ iomuxc_gpio_io31_can_rx_can5_rx: IOMUXC_GPIO_IO31_CAN_RX_CAN5_RX { 1228 pinmux = <0x443c008c 2 0x443c0450 1 0x443c0290>; 1229 }; 1230 /omit-if-no-ref/ iomuxc_gpio_io31_flexio_flexio_bit_flexio1_flexio_bit31: IOMUXC_GPIO_IO31_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT31 { 1231 pinmux = <0x443c008c 7 0x443c0464 1 0x443c0290>; 1232 }; 1233 /omit-if-no-ref/ iomuxc_gpio_io31_gpio_io_bit_gpio2_io_bit31: IOMUXC_GPIO_IO31_GPIO_IO_BIT_GPIO2_IO_BIT31 { 1234 pinmux = <0x443c008c 0 0x0 0 0x443c0290>; 1235 }; 1236 /omit-if-no-ref/ iomuxc_gpio_io31_lpi2c_scl_lpi2c4_scl: IOMUXC_GPIO_IO31_LPI2C_SCL_LPI2C4_SCL { 1237 pinmux = <0x443c008c 1 0x443c0508 1 0x443c0290>; 1238 }; 1239 /omit-if-no-ref/ iomuxc_gpio_io32_gpio_io_bit_gpio5_io_bit12: IOMUXC_GPIO_IO32_GPIO_IO_BIT_GPIO5_IO_BIT12 { 1240 pinmux = <0x443c0090 0 0x0 0 0x443c0294>; 1241 }; 1242 /omit-if-no-ref/ iomuxc_gpio_io32_lpspi_pcs_lpspi4_pcs2: IOMUXC_GPIO_IO32_LPSPI_PCS_LPSPI4_PCS2 { 1243 pinmux = <0x443c0090 4 0x443c0538 0 0x443c0294>; 1244 }; 1245 /omit-if-no-ref/ iomuxc_gpio_io32_lpuart_tx_lpuart6_tx: IOMUXC_GPIO_IO32_LPUART_TX_LPUART6_TX { 1246 pinmux = <0x443c0090 2 0x443c0580 0 0x443c0294>; 1247 }; 1248 /omit-if-no-ref/ iomuxc_gpio_io32_pcie_clkreq_b_pcie1_clkreq_b: IOMUXC_GPIO_IO32_PCIE_CLKREQ_B_PCIE1_CLKREQ_B { 1249 pinmux = <0x443c0090 1 0x0 0 0x443c0294>; 1250 }; 1251 /omit-if-no-ref/ iomuxc_gpio_io33_gpio_io_bit_gpio5_io_bit13: IOMUXC_GPIO_IO33_GPIO_IO_BIT_GPIO5_IO_BIT13 { 1252 pinmux = <0x443c0094 0 0x0 0 0x443c0298>; 1253 }; 1254 /omit-if-no-ref/ iomuxc_gpio_io33_lpspi_pcs_lpspi4_pcs1: IOMUXC_GPIO_IO33_LPSPI_PCS_LPSPI4_PCS1 { 1255 pinmux = <0x443c0094 4 0x443c0534 0 0x443c0298>; 1256 }; 1257 /omit-if-no-ref/ iomuxc_gpio_io33_lpuart_rx_lpuart6_rx: IOMUXC_GPIO_IO33_LPUART_RX_LPUART6_RX { 1258 pinmux = <0x443c0094 2 0x443c057c 0 0x443c0298>; 1259 }; 1260 /omit-if-no-ref/ iomuxc_gpio_io34_gpio_io_bit_gpio5_io_bit14: IOMUXC_GPIO_IO34_GPIO_IO_BIT_GPIO5_IO_BIT14 { 1261 pinmux = <0x443c0098 0 0x0 0 0x443c029c>; 1262 }; 1263 /omit-if-no-ref/ iomuxc_gpio_io34_lpspi_pcs_lpspi4_pcs0: IOMUXC_GPIO_IO34_LPSPI_PCS_LPSPI4_PCS0 { 1264 pinmux = <0x443c0098 4 0x443c0530 0 0x443c029c>; 1265 }; 1266 /omit-if-no-ref/ iomuxc_gpio_io34_lpuart_cts_b_lpuart6_cts_b: IOMUXC_GPIO_IO34_LPUART_CTS_B_LPUART6_CTS_B { 1267 pinmux = <0x443c0098 2 0x443c0578 0 0x443c029c>; 1268 }; 1269 /omit-if-no-ref/ iomuxc_gpio_io35_gpio_io_bit_gpio5_io_bit15: IOMUXC_GPIO_IO35_GPIO_IO_BIT_GPIO5_IO_BIT15 { 1270 pinmux = <0x443c009c 0 0x0 0 0x443c02a0>; 1271 }; 1272 /omit-if-no-ref/ iomuxc_gpio_io35_lpspi_sin_lpspi4_sin: IOMUXC_GPIO_IO35_LPSPI_SIN_LPSPI4_SIN { 1273 pinmux = <0x443c009c 4 0x443c0540 0 0x443c02a0>; 1274 }; 1275 /omit-if-no-ref/ iomuxc_gpio_io35_lpuart_rts_b_lpuart6_rts_b: IOMUXC_GPIO_IO35_LPUART_RTS_B_LPUART6_RTS_B { 1276 pinmux = <0x443c009c 2 0x0 0 0x443c02a0>; 1277 }; 1278 /omit-if-no-ref/ iomuxc_gpio_io35_pcie_clkreq_b_pcie2_clkreq_b: IOMUXC_GPIO_IO35_PCIE_CLKREQ_B_PCIE2_CLKREQ_B { 1279 pinmux = <0x443c009c 1 0x0 0 0x443c02a0>; 1280 }; 1281 /omit-if-no-ref/ iomuxc_gpio_io36_gpio_io_bit_gpio5_io_bit16: IOMUXC_GPIO_IO36_GPIO_IO_BIT_GPIO5_IO_BIT16 { 1282 pinmux = <0x443c00a0 0 0x0 0 0x443c02a4>; 1283 }; 1284 /omit-if-no-ref/ iomuxc_gpio_io36_lpspi_sout_lpspi4_sout: IOMUXC_GPIO_IO36_LPSPI_SOUT_LPSPI4_SOUT { 1285 pinmux = <0x443c00a0 4 0x443c0544 0 0x443c02a4>; 1286 }; 1287 /omit-if-no-ref/ iomuxc_gpio_io36_lpuart_tx_lpuart7_tx: IOMUXC_GPIO_IO36_LPUART_TX_LPUART7_TX { 1288 pinmux = <0x443c00a0 2 0x443c0588 0 0x443c02a4>; 1289 }; 1290 /omit-if-no-ref/ iomuxc_gpio_io37_gpio_io_bit_gpio5_io_bit17: IOMUXC_GPIO_IO37_GPIO_IO_BIT_GPIO5_IO_BIT17 { 1291 pinmux = <0x443c00a4 0 0x0 0 0x443c02a8>; 1292 }; 1293 /omit-if-no-ref/ iomuxc_gpio_io37_lpspi_sck_lpspi4_sck: IOMUXC_GPIO_IO37_LPSPI_SCK_LPSPI4_SCK { 1294 pinmux = <0x443c00a4 4 0x443c053c 0 0x443c02a8>; 1295 }; 1296 /omit-if-no-ref/ iomuxc_gpio_io37_lpuart_rx_lpuart7_rx: IOMUXC_GPIO_IO37_LPUART_RX_LPUART7_RX { 1297 pinmux = <0x443c00a4 2 0x443c0584 0 0x443c02a8>; 1298 }; 1299 /omit-if-no-ref/ iomuxc_i2c1_scl_gpio_io_bit_gpio1_io_bit0: IOMUXC_I2C1_SCL_GPIO_IO_BIT_GPIO1_IO_BIT0 { 1300 pinmux = <0x443c01c0 5 0x0 0 0x443c03c4>; 1301 }; 1302 /omit-if-no-ref/ iomuxc_i2c1_scl_i3c_scl_i3c1_scl: IOMUXC_I2C1_SCL_I3C_SCL_I3C1_SCL { 1303 pinmux = <0x443c01c0 1 0x0 0 0x443c03c4>; 1304 }; 1305 /omit-if-no-ref/ iomuxc_i2c1_scl_lpi2c_scl_lpi2c1_scl: IOMUXC_I2C1_SCL_LPI2C_SCL_LPI2C1_SCL { 1306 pinmux = <0x443c01c0 0 0x0 0 0x443c03c4>; 1307 }; 1308 /omit-if-no-ref/ iomuxc_i2c1_scl_lpuart_dcd_b_lpuart1_dcd_b: IOMUXC_I2C1_SCL_LPUART_DCD_B_LPUART1_DCD_B { 1309 pinmux = <0x443c01c0 2 0x0 0 0x443c03c4>; 1310 }; 1311 /omit-if-no-ref/ iomuxc_i2c1_scl_tpm_ch_tpm2_ch0: IOMUXC_I2C1_SCL_TPM_CH_TPM2_CH0 { 1312 pinmux = <0x443c01c0 3 0x0 0 0x443c03c4>; 1313 }; 1314 /omit-if-no-ref/ iomuxc_i2c1_scl_uart_rx_uart_rx: IOMUXC_I2C1_SCL_UART_RX_UART_RX { 1315 pinmux = <0x443c01c0 4 0x0 0 0x443c03c4>; 1316 }; 1317 /omit-if-no-ref/ iomuxc_i2c1_sda_gpio_io_bit_gpio1_io_bit1: IOMUXC_I2C1_SDA_GPIO_IO_BIT_GPIO1_IO_BIT1 { 1318 pinmux = <0x443c01c4 5 0x0 0 0x443c03c8>; 1319 }; 1320 /omit-if-no-ref/ iomuxc_i2c1_sda_i3c_sda_i3c1_sda: IOMUXC_I2C1_SDA_I3C_SDA_I3C1_SDA { 1321 pinmux = <0x443c01c4 1 0x0 0 0x443c03c8>; 1322 }; 1323 /omit-if-no-ref/ iomuxc_i2c1_sda_lpi2c_sda_lpi2c1_sda: IOMUXC_I2C1_SDA_LPI2C_SDA_LPI2C1_SDA { 1324 pinmux = <0x443c01c4 0 0x0 0 0x443c03c8>; 1325 }; 1326 /omit-if-no-ref/ iomuxc_i2c1_sda_lpuart_rin_b_lpuart1_rin_b: IOMUXC_I2C1_SDA_LPUART_RIN_B_LPUART1_RIN_B { 1327 pinmux = <0x443c01c4 2 0x0 0 0x443c03c8>; 1328 }; 1329 /omit-if-no-ref/ iomuxc_i2c1_sda_tpm_ch_tpm2_ch1: IOMUXC_I2C1_SDA_TPM_CH_TPM2_CH1 { 1330 pinmux = <0x443c01c4 3 0x0 0 0x443c03c8>; 1331 }; 1332 /omit-if-no-ref/ iomuxc_i2c1_sda_uart_tx_uart_tx: IOMUXC_I2C1_SDA_UART_TX_UART_TX { 1333 pinmux = <0x443c01c4 4 0x0 0 0x443c03c8>; 1334 }; 1335 /omit-if-no-ref/ iomuxc_i2c2_scl_gpio_io_bit_gpio1_io_bit2: IOMUXC_I2C2_SCL_GPIO_IO_BIT_GPIO1_IO_BIT2 { 1336 pinmux = <0x443c01c8 5 0x0 0 0x443c03cc>; 1337 }; 1338 /omit-if-no-ref/ iomuxc_i2c2_scl_i3c_pur_b_i3c1_pur_b: IOMUXC_I2C2_SCL_I3C_PUR_B_I3C1_PUR_B { 1339 pinmux = <0x443c01c8 6 0x0 0 0x443c03cc>; 1340 }; 1341 /omit-if-no-ref/ iomuxc_i2c2_scl_i3c_pur_i3c1_pur: IOMUXC_I2C2_SCL_I3C_PUR_I3C1_PUR { 1342 pinmux = <0x443c01c8 1 0x0 0 0x443c03cc>; 1343 }; 1344 /omit-if-no-ref/ iomuxc_i2c2_scl_lpi2c_scl_lpi2c2_scl: IOMUXC_I2C2_SCL_LPI2C_SCL_LPI2C2_SCL { 1345 pinmux = <0x443c01c8 0 0x0 0 0x443c03cc>; 1346 }; 1347 /omit-if-no-ref/ iomuxc_i2c2_scl_lpuart_dcd_b_lpuart2_dcd_b: IOMUXC_I2C2_SCL_LPUART_DCD_B_LPUART2_DCD_B { 1348 pinmux = <0x443c01c8 2 0x0 0 0x443c03cc>; 1349 }; 1350 /omit-if-no-ref/ iomuxc_i2c2_scl_sai_rx_sync_sai1_rx_sync: IOMUXC_I2C2_SCL_SAI_RX_SYNC_SAI1_RX_SYNC { 1351 pinmux = <0x443c01c8 4 0x0 0 0x443c03cc>; 1352 }; 1353 /omit-if-no-ref/ iomuxc_i2c2_scl_tpm_ch_tpm2_ch2: IOMUXC_I2C2_SCL_TPM_CH_TPM2_CH2 { 1354 pinmux = <0x443c01c8 3 0x0 0 0x443c03cc>; 1355 }; 1356 /omit-if-no-ref/ iomuxc_i2c2_sda_gpio_io_bit_gpio1_io_bit3: IOMUXC_I2C2_SDA_GPIO_IO_BIT_GPIO1_IO_BIT3 { 1357 pinmux = <0x443c01cc 5 0x0 0 0x443c03d0>; 1358 }; 1359 /omit-if-no-ref/ iomuxc_i2c2_sda_lpi2c_sda_lpi2c2_sda: IOMUXC_I2C2_SDA_LPI2C_SDA_LPI2C2_SDA { 1360 pinmux = <0x443c01cc 0 0x0 0 0x443c03d0>; 1361 }; 1362 /omit-if-no-ref/ iomuxc_i2c2_sda_lpuart_rin_b_lpuart2_rin_b: IOMUXC_I2C2_SDA_LPUART_RIN_B_LPUART2_RIN_B { 1363 pinmux = <0x443c01cc 2 0x0 0 0x443c03d0>; 1364 }; 1365 /omit-if-no-ref/ iomuxc_i2c2_sda_sai_rx_bclk_sai1_rx_bclk: IOMUXC_I2C2_SDA_SAI_RX_BCLK_SAI1_RX_BCLK { 1366 pinmux = <0x443c01cc 4 0x0 0 0x443c03d0>; 1367 }; 1368 /omit-if-no-ref/ iomuxc_i2c2_sda_tpm_ch_tpm2_ch3: IOMUXC_I2C2_SDA_TPM_CH_TPM2_CH3 { 1369 pinmux = <0x443c01cc 3 0x0 0 0x443c03d0>; 1370 }; 1371 /omit-if-no-ref/ iomuxc_pdm_bit_stream0_can_rx_can1_rx: IOMUXC_PDM_BIT_STREAM0_CAN_RX_CAN1_RX { 1372 pinmux = <0x443c01e4 6 0x443c0408 0 0x443c03e8>; 1373 }; 1374 /omit-if-no-ref/ iomuxc_pdm_bit_stream0_gpio_io_bit_gpio1_io_bit9: IOMUXC_PDM_BIT_STREAM0_GPIO_IO_BIT_GPIO1_IO_BIT9 { 1375 pinmux = <0x443c01e4 5 0x0 0 0x443c03e8>; 1376 }; 1377 /omit-if-no-ref/ iomuxc_pdm_bit_stream0_lpspi_pcs_lpspi1_pcs1: IOMUXC_PDM_BIT_STREAM0_LPSPI_PCS_LPSPI1_PCS1 { 1378 pinmux = <0x443c01e4 2 0x0 0 0x443c03e8>; 1379 }; 1380 /omit-if-no-ref/ iomuxc_pdm_bit_stream0_lptmr_alt_lptmr1_alt2: IOMUXC_PDM_BIT_STREAM0_LPTMR_ALT_LPTMR1_ALT2 { 1381 pinmux = <0x443c01e4 4 0x0 0 0x443c03e8>; 1382 }; 1383 /omit-if-no-ref/ iomuxc_pdm_bit_stream0_mqs_right_mqs1_right: IOMUXC_PDM_BIT_STREAM0_MQS_RIGHT_MQS1_RIGHT { 1384 pinmux = <0x443c01e4 1 0x0 0 0x443c03e8>; 1385 }; 1386 /omit-if-no-ref/ iomuxc_pdm_bit_stream0_pdm_bit_stream_bit_pdm_bit_stream_bit0: IOMUXC_PDM_BIT_STREAM0_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT0 { 1387 pinmux = <0x443c01e4 0 0x443c040c 0 0x443c03e8>; 1388 }; 1389 /omit-if-no-ref/ iomuxc_pdm_bit_stream0_tpm_extclk_tpm1_extclk: IOMUXC_PDM_BIT_STREAM0_TPM_EXTCLK_TPM1_EXTCLK { 1390 pinmux = <0x443c01e4 3 0x0 0 0x443c03e8>; 1391 }; 1392 /omit-if-no-ref/ iomuxc_pdm_bit_stream1_ext_clk_ext_clk1: IOMUXC_PDM_BIT_STREAM1_EXT_CLK_EXT_CLK1 { 1393 pinmux = <0x443c01e8 6 0x443c0420 0 0x443c03ec>; 1394 }; 1395 /omit-if-no-ref/ iomuxc_pdm_bit_stream1_gpio_io_bit_gpio1_io_bit10: IOMUXC_PDM_BIT_STREAM1_GPIO_IO_BIT_GPIO1_IO_BIT10 { 1396 pinmux = <0x443c01e8 5 0x0 0 0x443c03ec>; 1397 }; 1398 /omit-if-no-ref/ iomuxc_pdm_bit_stream1_lpspi_pcs_lpspi2_pcs1: IOMUXC_PDM_BIT_STREAM1_LPSPI_PCS_LPSPI2_PCS1 { 1399 pinmux = <0x443c01e8 2 0x0 0 0x443c03ec>; 1400 }; 1401 /omit-if-no-ref/ iomuxc_pdm_bit_stream1_lptmr_alt_lptmr1_alt3: IOMUXC_PDM_BIT_STREAM1_LPTMR_ALT_LPTMR1_ALT3 { 1402 pinmux = <0x443c01e8 4 0x0 0 0x443c03ec>; 1403 }; 1404 /omit-if-no-ref/ iomuxc_pdm_bit_stream1_nmi_glue_nmi_nmi_glue_nmi: IOMUXC_PDM_BIT_STREAM1_NMI_GLUE_NMI_NMI_GLUE_NMI { 1405 pinmux = <0x443c01e8 1 0x0 0 0x443c03ec>; 1406 }; 1407 /omit-if-no-ref/ iomuxc_pdm_bit_stream1_pdm_bit_stream_bit_pdm_bit_stream_bit1: IOMUXC_PDM_BIT_STREAM1_PDM_BIT_STREAM_BIT_PDM_BIT_STREAM_BIT1 { 1408 pinmux = <0x443c01e8 0 0x443c0410 0 0x443c03ec>; 1409 }; 1410 /omit-if-no-ref/ iomuxc_pdm_bit_stream1_tpm_extclk_tpm2_extclk: IOMUXC_PDM_BIT_STREAM1_TPM_EXTCLK_TPM2_EXTCLK { 1411 pinmux = <0x443c01e8 3 0x0 0 0x443c03ec>; 1412 }; 1413 /omit-if-no-ref/ iomuxc_pdm_clk_can_tx_can1_tx: IOMUXC_PDM_CLK_CAN_TX_CAN1_TX { 1414 pinmux = <0x443c01e0 6 0x0 0 0x443c03e4>; 1415 }; 1416 /omit-if-no-ref/ iomuxc_pdm_clk_gpio_io_bit_gpio1_io_bit8: IOMUXC_PDM_CLK_GPIO_IO_BIT_GPIO1_IO_BIT8 { 1417 pinmux = <0x443c01e0 5 0x0 0 0x443c03e4>; 1418 }; 1419 /omit-if-no-ref/ iomuxc_pdm_clk_lptmr_alt_lptmr1_alt1: IOMUXC_PDM_CLK_LPTMR_ALT_LPTMR1_ALT1 { 1420 pinmux = <0x443c01e0 4 0x0 0 0x443c03e4>; 1421 }; 1422 /omit-if-no-ref/ iomuxc_pdm_clk_mqs_left_mqs1_left: IOMUXC_PDM_CLK_MQS_LEFT_MQS1_LEFT { 1423 pinmux = <0x443c01e0 1 0x0 0 0x443c03e4>; 1424 }; 1425 /omit-if-no-ref/ iomuxc_pdm_clk_pdm_clk_pdm_clk: IOMUXC_PDM_CLK_PDM_CLK_PDM_CLK { 1426 pinmux = <0x443c01e0 0 0x0 0 0x443c03e4>; 1427 }; 1428 /omit-if-no-ref/ iomuxc_sai1_rxd0_gpio_io_bit_gpio1_io_bit14: IOMUXC_SAI1_RXD0_GPIO_IO_BIT_GPIO1_IO_BIT14 { 1429 pinmux = <0x443c01f8 5 0x0 0 0x443c03fc>; 1430 }; 1431 /omit-if-no-ref/ iomuxc_sai1_rxd0_lpspi_sout_lpspi1_sout: IOMUXC_SAI1_RXD0_LPSPI_SOUT_LPSPI1_SOUT { 1432 pinmux = <0x443c01f8 2 0x0 0 0x443c03fc>; 1433 }; 1434 /omit-if-no-ref/ iomuxc_sai1_rxd0_lpuart_dsr_b_lpuart2_dsr_b: IOMUXC_SAI1_RXD0_LPUART_DSR_B_LPUART2_DSR_B { 1435 pinmux = <0x443c01f8 3 0x0 0 0x443c03fc>; 1436 }; 1437 /omit-if-no-ref/ iomuxc_sai1_rxd0_mqs_right_mqs1_right: IOMUXC_SAI1_RXD0_MQS_RIGHT_MQS1_RIGHT { 1438 pinmux = <0x443c01f8 4 0x0 0 0x443c03fc>; 1439 }; 1440 /omit-if-no-ref/ iomuxc_sai1_rxd0_sai_mclk_sai1_mclk: IOMUXC_SAI1_RXD0_SAI_MCLK_SAI1_MCLK { 1441 pinmux = <0x443c01f8 1 0x443c041c 1 0x443c03fc>; 1442 }; 1443 /omit-if-no-ref/ iomuxc_sai1_rxd0_sai_rx_data_bit_sai1_rx_data_bit0: IOMUXC_SAI1_RXD0_SAI_RX_DATA_BIT_SAI1_RX_DATA_BIT0 { 1444 pinmux = <0x443c01f8 0 0x0 0 0x443c03fc>; 1445 }; 1446 /omit-if-no-ref/ iomuxc_sai1_txc_can_rx_can1_rx: IOMUXC_SAI1_TXC_CAN_RX_CAN1_RX { 1447 pinmux = <0x443c01f0 4 0x443c0408 1 0x443c03f4>; 1448 }; 1449 /omit-if-no-ref/ iomuxc_sai1_txc_gpio_io_bit_gpio1_io_bit12: IOMUXC_SAI1_TXC_GPIO_IO_BIT_GPIO1_IO_BIT12 { 1450 pinmux = <0x443c01f0 5 0x0 0 0x443c03f4>; 1451 }; 1452 /omit-if-no-ref/ iomuxc_sai1_txc_lpspi_sin_lpspi1_sin: IOMUXC_SAI1_TXC_LPSPI_SIN_LPSPI1_SIN { 1453 pinmux = <0x443c01f0 2 0x0 0 0x443c03f4>; 1454 }; 1455 /omit-if-no-ref/ iomuxc_sai1_txc_lpuart_cts_b_lpuart2_cts_b: IOMUXC_SAI1_TXC_LPUART_CTS_B_LPUART2_CTS_B { 1456 pinmux = <0x443c01f0 1 0x0 0 0x443c03f4>; 1457 }; 1458 /omit-if-no-ref/ iomuxc_sai1_txc_lpuart_dsr_b_lpuart1_dsr_b: IOMUXC_SAI1_TXC_LPUART_DSR_B_LPUART1_DSR_B { 1459 pinmux = <0x443c01f0 3 0x0 0 0x443c03f4>; 1460 }; 1461 /omit-if-no-ref/ iomuxc_sai1_txc_sai_tx_bclk_sai1_tx_bclk: IOMUXC_SAI1_TXC_SAI_TX_BCLK_SAI1_TX_BCLK { 1462 pinmux = <0x443c01f0 0 0x0 0 0x443c03f4>; 1463 }; 1464 /omit-if-no-ref/ iomuxc_sai1_txd0_can_tx_can1_tx: IOMUXC_SAI1_TXD0_CAN_TX_CAN1_TX { 1465 pinmux = <0x443c01f4 4 0x0 0 0x443c03f8>; 1466 }; 1467 /omit-if-no-ref/ iomuxc_sai1_txd0_gpio_io_bit_gpio1_io_bit13: IOMUXC_SAI1_TXD0_GPIO_IO_BIT_GPIO1_IO_BIT13 { 1468 pinmux = <0x443c01f4 5 0x0 0 0x443c03f8>; 1469 }; 1470 /omit-if-no-ref/ iomuxc_sai1_txd0_lpspi_sck_lpspi1_sck: IOMUXC_SAI1_TXD0_LPSPI_SCK_LPSPI1_SCK { 1471 pinmux = <0x443c01f4 2 0x0 0 0x443c03f8>; 1472 }; 1473 /omit-if-no-ref/ iomuxc_sai1_txd0_lpuart_dtr_b_lpuart1_dtr_b: IOMUXC_SAI1_TXD0_LPUART_DTR_B_LPUART1_DTR_B { 1474 pinmux = <0x443c01f4 3 0x0 0 0x443c03f8>; 1475 }; 1476 /omit-if-no-ref/ iomuxc_sai1_txd0_lpuart_rts_b_lpuart2_rts_b: IOMUXC_SAI1_TXD0_LPUART_RTS_B_LPUART2_RTS_B { 1477 pinmux = <0x443c01f4 1 0x0 0 0x443c03f8>; 1478 }; 1479 /omit-if-no-ref/ iomuxc_sai1_txd0_sai_tx_data_bit_sai1_tx_data_bit0: IOMUXC_SAI1_TXD0_SAI_TX_DATA_BIT_SAI1_TX_DATA_BIT0 { 1480 pinmux = <0x443c01f4 0 0x0 0 0x443c03f8>; 1481 }; 1482 /omit-if-no-ref/ iomuxc_sai1_txfs_gpio_io_bit_gpio1_io_bit11: IOMUXC_SAI1_TXFS_GPIO_IO_BIT_GPIO1_IO_BIT11 { 1483 pinmux = <0x443c01ec 5 0x0 0 0x443c03f0>; 1484 }; 1485 /omit-if-no-ref/ iomuxc_sai1_txfs_lpspi_pcs_lpspi1_pcs0: IOMUXC_SAI1_TXFS_LPSPI_PCS_LPSPI1_PCS0 { 1486 pinmux = <0x443c01ec 2 0x0 0 0x443c03f0>; 1487 }; 1488 /omit-if-no-ref/ iomuxc_sai1_txfs_lpuart_dtr_b_lpuart2_dtr_b: IOMUXC_SAI1_TXFS_LPUART_DTR_B_LPUART2_DTR_B { 1489 pinmux = <0x443c01ec 3 0x0 0 0x443c03f0>; 1490 }; 1491 /omit-if-no-ref/ iomuxc_sai1_txfs_mqs_left_mqs1_left: IOMUXC_SAI1_TXFS_MQS_LEFT_MQS1_LEFT { 1492 pinmux = <0x443c01ec 4 0x0 0 0x443c03f0>; 1493 }; 1494 /omit-if-no-ref/ iomuxc_sai1_txfs_sai_tx_data_bit_sai1_tx_data_bit1: IOMUXC_SAI1_TXFS_SAI_TX_DATA_BIT_SAI1_TX_DATA_BIT1 { 1495 pinmux = <0x443c01ec 1 0x0 0 0x443c03f0>; 1496 }; 1497 /omit-if-no-ref/ iomuxc_sai1_txfs_sai_tx_sync_sai1_tx_sync: IOMUXC_SAI1_TXFS_SAI_TX_SYNC_SAI1_TX_SYNC { 1498 pinmux = <0x443c01ec 0 0x0 0 0x443c03f0>; 1499 }; 1500 /omit-if-no-ref/ iomuxc_sd1_clk_flexio_flexio_bit_flexio1_flexio_bit8: IOMUXC_SD1_CLK_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT8 { 1501 pinmux = <0x443c0128 4 0x443c0488 1 0x443c032c>; 1502 }; 1503 /omit-if-no-ref/ iomuxc_sd1_clk_gpio_io_bit_gpio3_io_bit8: IOMUXC_SD1_CLK_GPIO_IO_BIT_GPIO3_IO_BIT8 { 1504 pinmux = <0x443c0128 5 0x0 0 0x443c032c>; 1505 }; 1506 /omit-if-no-ref/ iomuxc_sd1_clk_usdhc_clk_usdhc1_clk: IOMUXC_SD1_CLK_USDHC_CLK_USDHC1_CLK { 1507 pinmux = <0x443c0128 0 0x0 0 0x443c032c>; 1508 }; 1509 /omit-if-no-ref/ iomuxc_sd1_cmd_flexio_flexio_bit_flexio1_flexio_bit9: IOMUXC_SD1_CMD_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT9 { 1510 pinmux = <0x443c012c 4 0x443c048c 1 0x443c0330>; 1511 }; 1512 /omit-if-no-ref/ iomuxc_sd1_cmd_gpio_io_bit_gpio3_io_bit9: IOMUXC_SD1_CMD_GPIO_IO_BIT_GPIO3_IO_BIT9 { 1513 pinmux = <0x443c012c 5 0x0 0 0x443c0330>; 1514 }; 1515 /omit-if-no-ref/ iomuxc_sd1_cmd_usdhc_cmd_usdhc1_cmd: IOMUXC_SD1_CMD_USDHC_CMD_USDHC1_CMD { 1516 pinmux = <0x443c012c 0 0x0 0 0x443c0330>; 1517 }; 1518 /omit-if-no-ref/ iomuxc_sd1_data0_flexio_flexio_bit_flexio1_flexio_bit10: IOMUXC_SD1_DATA0_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT10 { 1519 pinmux = <0x443c0130 4 0x443c0490 1 0x443c0334>; 1520 }; 1521 /omit-if-no-ref/ iomuxc_sd1_data0_gpio_io_bit_gpio3_io_bit10: IOMUXC_SD1_DATA0_GPIO_IO_BIT_GPIO3_IO_BIT10 { 1522 pinmux = <0x443c0130 5 0x0 0 0x443c0334>; 1523 }; 1524 /omit-if-no-ref/ iomuxc_sd1_data0_usdhc_data_usdhc1_data0: IOMUXC_SD1_DATA0_USDHC_DATA_USDHC1_DATA0 { 1525 pinmux = <0x443c0130 0 0x0 0 0x443c0334>; 1526 }; 1527 /omit-if-no-ref/ iomuxc_sd1_data1_flexio_flexio_bit_flexio1_flexio_bit11: IOMUXC_SD1_DATA1_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT11 { 1528 pinmux = <0x443c0134 4 0x443c0494 1 0x443c0338>; 1529 }; 1530 /omit-if-no-ref/ iomuxc_sd1_data1_gpio_io_bit_gpio3_io_bit11: IOMUXC_SD1_DATA1_GPIO_IO_BIT_GPIO3_IO_BIT11 { 1531 pinmux = <0x443c0134 5 0x0 0 0x443c0338>; 1532 }; 1533 /omit-if-no-ref/ iomuxc_sd1_data1_usdhc_data_usdhc1_data1: IOMUXC_SD1_DATA1_USDHC_DATA_USDHC1_DATA1 { 1534 pinmux = <0x443c0134 0 0x0 0 0x443c0338>; 1535 }; 1536 /omit-if-no-ref/ iomuxc_sd1_data2_flexio_flexio_bit_flexio1_flexio_bit12: IOMUXC_SD1_DATA2_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT12 { 1537 pinmux = <0x443c0138 4 0x443c0498 1 0x443c033c>; 1538 }; 1539 /omit-if-no-ref/ iomuxc_sd1_data2_gpio_io_bit_gpio3_io_bit12: IOMUXC_SD1_DATA2_GPIO_IO_BIT_GPIO3_IO_BIT12 { 1540 pinmux = <0x443c0138 5 0x0 0 0x443c033c>; 1541 }; 1542 /omit-if-no-ref/ iomuxc_sd1_data2_pmic_ready_pmic_ready: IOMUXC_SD1_DATA2_PMIC_READY_PMIC_READY { 1543 pinmux = <0x443c0138 6 0x0 0 0x443c033c>; 1544 }; 1545 /omit-if-no-ref/ iomuxc_sd1_data2_usdhc_data_usdhc1_data2: IOMUXC_SD1_DATA2_USDHC_DATA_USDHC1_DATA2 { 1546 pinmux = <0x443c0138 0 0x0 0 0x443c033c>; 1547 }; 1548 /omit-if-no-ref/ iomuxc_sd1_data3_flexio_flexio_bit_flexio1_flexio_bit13: IOMUXC_SD1_DATA3_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT13 { 1549 pinmux = <0x443c013c 4 0x443c049c 1 0x443c0340>; 1550 }; 1551 /omit-if-no-ref/ iomuxc_sd1_data3_flexspi_a_ss_b_flexspi1_a_ss1_b: IOMUXC_SD1_DATA3_FLEXSPI_A_SS_B_FLEXSPI1_A_SS1_B { 1552 pinmux = <0x443c013c 1 0x0 0 0x443c0340>; 1553 }; 1554 /omit-if-no-ref/ iomuxc_sd1_data3_gpio_io_bit_gpio3_io_bit13: IOMUXC_SD1_DATA3_GPIO_IO_BIT_GPIO3_IO_BIT13 { 1555 pinmux = <0x443c013c 5 0x0 0 0x443c0340>; 1556 }; 1557 /omit-if-no-ref/ iomuxc_sd1_data3_usdhc_data_usdhc1_data3: IOMUXC_SD1_DATA3_USDHC_DATA_USDHC1_DATA3 { 1558 pinmux = <0x443c013c 0 0x0 0 0x443c0340>; 1559 }; 1560 /omit-if-no-ref/ iomuxc_sd1_data4_flexio_flexio_bit_flexio1_flexio_bit14: IOMUXC_SD1_DATA4_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT14 { 1561 pinmux = <0x443c0140 4 0x443c04a0 1 0x443c0344>; 1562 }; 1563 /omit-if-no-ref/ iomuxc_sd1_data4_flexspi_a_data_bit_flexspi1_a_data_bit4: IOMUXC_SD1_DATA4_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT4 { 1564 pinmux = <0x443c0140 1 0x443c04e4 0 0x443c0344>; 1565 }; 1566 /omit-if-no-ref/ iomuxc_sd1_data4_gpio_io_bit_gpio3_io_bit14: IOMUXC_SD1_DATA4_GPIO_IO_BIT_GPIO3_IO_BIT14 { 1567 pinmux = <0x443c0140 5 0x0 0 0x443c0344>; 1568 }; 1569 /omit-if-no-ref/ iomuxc_sd1_data4_usdhc_data_usdhc1_data4: IOMUXC_SD1_DATA4_USDHC_DATA_USDHC1_DATA4 { 1570 pinmux = <0x443c0140 0 0x0 0 0x443c0344>; 1571 }; 1572 /omit-if-no-ref/ iomuxc_sd1_data4_xspi_data_bit_xspi_data_bit4: IOMUXC_SD1_DATA4_XSPI_DATA_BIT_XSPI_DATA_BIT4 { 1573 pinmux = <0x443c0140 6 0x443c05fc 0 0x443c0344>; 1574 }; 1575 /omit-if-no-ref/ iomuxc_sd1_data5_flexio_flexio_bit_flexio1_flexio_bit15: IOMUXC_SD1_DATA5_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT15 { 1576 pinmux = <0x443c0144 4 0x443c04a4 1 0x443c0348>; 1577 }; 1578 /omit-if-no-ref/ iomuxc_sd1_data5_flexspi_a_data_bit_flexspi1_a_data_bit5: IOMUXC_SD1_DATA5_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT5 { 1579 pinmux = <0x443c0144 1 0x443c04e8 0 0x443c0348>; 1580 }; 1581 /omit-if-no-ref/ iomuxc_sd1_data5_gpio_io_bit_gpio3_io_bit15: IOMUXC_SD1_DATA5_GPIO_IO_BIT_GPIO3_IO_BIT15 { 1582 pinmux = <0x443c0144 5 0x0 0 0x443c0348>; 1583 }; 1584 /omit-if-no-ref/ iomuxc_sd1_data5_usdhc_data_usdhc1_data5: IOMUXC_SD1_DATA5_USDHC_DATA_USDHC1_DATA5 { 1585 pinmux = <0x443c0144 0 0x0 0 0x443c0348>; 1586 }; 1587 /omit-if-no-ref/ iomuxc_sd1_data5_usdhc_reset_b_usdhc1_reset_b: IOMUXC_SD1_DATA5_USDHC_RESET_B_USDHC1_RESET_B { 1588 pinmux = <0x443c0144 2 0x0 0 0x443c0348>; 1589 }; 1590 /omit-if-no-ref/ iomuxc_sd1_data5_xspi_data_bit_xspi_data_bit5: IOMUXC_SD1_DATA5_XSPI_DATA_BIT_XSPI_DATA_BIT5 { 1591 pinmux = <0x443c0144 6 0x443c0600 0 0x443c0348>; 1592 }; 1593 /omit-if-no-ref/ iomuxc_sd1_data6_flexio_flexio_bit_flexio1_flexio_bit16: IOMUXC_SD1_DATA6_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT16 { 1594 pinmux = <0x443c0148 4 0x443c04a8 1 0x443c034c>; 1595 }; 1596 /omit-if-no-ref/ iomuxc_sd1_data6_flexspi_a_data_bit_flexspi1_a_data_bit6: IOMUXC_SD1_DATA6_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT6 { 1597 pinmux = <0x443c0148 1 0x443c04ec 0 0x443c034c>; 1598 }; 1599 /omit-if-no-ref/ iomuxc_sd1_data6_gpio_io_bit_gpio3_io_bit16: IOMUXC_SD1_DATA6_GPIO_IO_BIT_GPIO3_IO_BIT16 { 1600 pinmux = <0x443c0148 5 0x0 0 0x443c034c>; 1601 }; 1602 /omit-if-no-ref/ iomuxc_sd1_data6_usdhc_cd_b_usdhc1_cd_b: IOMUXC_SD1_DATA6_USDHC_CD_B_USDHC1_CD_B { 1603 pinmux = <0x443c0148 2 0x0 0 0x443c034c>; 1604 }; 1605 /omit-if-no-ref/ iomuxc_sd1_data6_usdhc_data_usdhc1_data6: IOMUXC_SD1_DATA6_USDHC_DATA_USDHC1_DATA6 { 1606 pinmux = <0x443c0148 0 0x0 0 0x443c034c>; 1607 }; 1608 /omit-if-no-ref/ iomuxc_sd1_data6_xspi_data_bit_xspi_data_bit6: IOMUXC_SD1_DATA6_XSPI_DATA_BIT_XSPI_DATA_BIT6 { 1609 pinmux = <0x443c0148 6 0x443c0604 0 0x443c034c>; 1610 }; 1611 /omit-if-no-ref/ iomuxc_sd1_data7_flexio_flexio_bit_flexio1_flexio_bit17: IOMUXC_SD1_DATA7_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT17 { 1612 pinmux = <0x443c014c 4 0x443c04ac 1 0x443c0350>; 1613 }; 1614 /omit-if-no-ref/ iomuxc_sd1_data7_flexspi_a_data_bit_flexspi1_a_data_bit7: IOMUXC_SD1_DATA7_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT7 { 1615 pinmux = <0x443c014c 1 0x443c04f0 0 0x443c0350>; 1616 }; 1617 /omit-if-no-ref/ iomuxc_sd1_data7_gpio_io_bit_gpio3_io_bit17: IOMUXC_SD1_DATA7_GPIO_IO_BIT_GPIO3_IO_BIT17 { 1618 pinmux = <0x443c014c 5 0x0 0 0x443c0350>; 1619 }; 1620 /omit-if-no-ref/ iomuxc_sd1_data7_usdhc_data_usdhc1_data7: IOMUXC_SD1_DATA7_USDHC_DATA_USDHC1_DATA7 { 1621 pinmux = <0x443c014c 0 0x0 0 0x443c0350>; 1622 }; 1623 /omit-if-no-ref/ iomuxc_sd1_data7_usdhc_wp_usdhc1_wp: IOMUXC_SD1_DATA7_USDHC_WP_USDHC1_WP { 1624 pinmux = <0x443c014c 2 0x0 0 0x443c0350>; 1625 }; 1626 /omit-if-no-ref/ iomuxc_sd1_data7_xspi_data_bit_xspi_data_bit7: IOMUXC_SD1_DATA7_XSPI_DATA_BIT_XSPI_DATA_BIT7 { 1627 pinmux = <0x443c014c 6 0x443c0608 0 0x443c0350>; 1628 }; 1629 /omit-if-no-ref/ iomuxc_sd1_strobe_flexio_flexio_bit_flexio1_flexio_bit18: IOMUXC_SD1_STROBE_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT18 { 1630 pinmux = <0x443c0150 4 0x443c04b0 1 0x443c0354>; 1631 }; 1632 /omit-if-no-ref/ iomuxc_sd1_strobe_flexspi_a_dqs_flexspi1_a_dqs: IOMUXC_SD1_STROBE_FLEXSPI_A_DQS_FLEXSPI1_A_DQS { 1633 pinmux = <0x443c0150 1 0x443c04d0 0 0x443c0354>; 1634 }; 1635 /omit-if-no-ref/ iomuxc_sd1_strobe_gpio_io_bit_gpio3_io_bit18: IOMUXC_SD1_STROBE_GPIO_IO_BIT_GPIO3_IO_BIT18 { 1636 pinmux = <0x443c0150 5 0x0 0 0x443c0354>; 1637 }; 1638 /omit-if-no-ref/ iomuxc_sd1_strobe_usdhc_strobe_usdhc1_strobe: IOMUXC_SD1_STROBE_USDHC_STROBE_USDHC1_STROBE { 1639 pinmux = <0x443c0150 0 0x0 0 0x443c0354>; 1640 }; 1641 /omit-if-no-ref/ iomuxc_sd1_strobe_xspi_dqs_xspi_dqs: IOMUXC_SD1_STROBE_XSPI_DQS_XSPI_DQS { 1642 pinmux = <0x443c0150 6 0x443c05e4 0 0x443c0354>; 1643 }; 1644 /omit-if-no-ref/ iomuxc_sd2_cd_b_flexio_flexio_bit_flexio1_flexio_bit0: IOMUXC_SD2_CD_B_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT0 { 1645 pinmux = <0x443c01a0 4 0x443c0468 1 0x443c03a4>; 1646 }; 1647 /omit-if-no-ref/ iomuxc_sd2_cd_b_gpio_io_bit_gpio3_io_bit0: IOMUXC_SD2_CD_B_GPIO_IO_BIT_GPIO3_IO_BIT0 { 1648 pinmux = <0x443c01a0 5 0x0 0 0x443c03a4>; 1649 }; 1650 /omit-if-no-ref/ iomuxc_sd2_cd_b_i3c_scl_i3c2_scl: IOMUXC_SD2_CD_B_I3C_SCL_I3C2_SCL { 1651 pinmux = <0x443c01a0 2 0x443c04f8 1 0x443c03a4>; 1652 }; 1653 /omit-if-no-ref/ iomuxc_sd2_cd_b_netc_tmr_1588_trig1_netc_tmr_1588_trig1: IOMUXC_SD2_CD_B_NETC_TMR_1588_TRIG1_NETC_TMR_1588_TRIG1 { 1654 pinmux = <0x443c01a0 1 0x443c0434 1 0x443c03a4>; 1655 }; 1656 /omit-if-no-ref/ iomuxc_sd2_cd_b_usdhc_cd_b_usdhc2_cd_b: IOMUXC_SD2_CD_B_USDHC_CD_B_USDHC2_CD_B { 1657 pinmux = <0x443c01a0 0 0x0 0 0x443c03a4>; 1658 }; 1659 /omit-if-no-ref/ iomuxc_sd2_clk_ccmsrcgpcmix_observe_ccmsrcgpcmix_observe0: IOMUXC_SD2_CLK_CCMSRCGPCMIX_OBSERVE_CCMSRCGPCMIX_OBSERVE0 { 1660 pinmux = <0x443c01a4 6 0x0 0 0x443c03a8>; 1661 }; 1662 /omit-if-no-ref/ iomuxc_sd2_clk_flexio_flexio_bit_flexio1_flexio_bit1: IOMUXC_SD2_CLK_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT1 { 1663 pinmux = <0x443c01a4 4 0x443c046c 1 0x443c03a8>; 1664 }; 1665 /omit-if-no-ref/ iomuxc_sd2_clk_gpio_io_bit_gpio3_io_bit1: IOMUXC_SD2_CLK_GPIO_IO_BIT_GPIO3_IO_BIT1 { 1666 pinmux = <0x443c01a4 5 0x0 0 0x443c03a8>; 1667 }; 1668 /omit-if-no-ref/ iomuxc_sd2_clk_i3c_sda_i3c2_sda: IOMUXC_SD2_CLK_I3C_SDA_I3C2_SDA { 1669 pinmux = <0x443c01a4 2 0x443c04fc 1 0x443c03a8>; 1670 }; 1671 /omit-if-no-ref/ iomuxc_sd2_clk_netc_tmr_1588_pp1_netc_tmr_1588_pp1: IOMUXC_SD2_CLK_NETC_TMR_1588_PP1_NETC_TMR_1588_PP1 { 1672 pinmux = <0x443c01a4 1 0x0 0 0x443c03a8>; 1673 }; 1674 /omit-if-no-ref/ iomuxc_sd2_clk_usdhc_clk_usdhc2_clk: IOMUXC_SD2_CLK_USDHC_CLK_USDHC2_CLK { 1675 pinmux = <0x443c01a4 0 0x0 0 0x443c03a8>; 1676 }; 1677 /omit-if-no-ref/ iomuxc_sd2_cmd_ccmsrcgpcmix_observe_ccmsrcgpcmix_observe1: IOMUXC_SD2_CMD_CCMSRCGPCMIX_OBSERVE_CCMSRCGPCMIX_OBSERVE1 { 1678 pinmux = <0x443c01a8 6 0x0 0 0x443c03ac>; 1679 }; 1680 /omit-if-no-ref/ iomuxc_sd2_cmd_flexio_flexio_bit_flexio1_flexio_bit2: IOMUXC_SD2_CMD_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT2 { 1681 pinmux = <0x443c01a8 4 0x443c0470 1 0x443c03ac>; 1682 }; 1683 /omit-if-no-ref/ iomuxc_sd2_cmd_gpio_io_bit_gpio3_io_bit2: IOMUXC_SD2_CMD_GPIO_IO_BIT_GPIO3_IO_BIT2 { 1684 pinmux = <0x443c01a8 5 0x0 0 0x443c03ac>; 1685 }; 1686 /omit-if-no-ref/ iomuxc_sd2_cmd_i3c_pur_b_i3c2_pur_b: IOMUXC_SD2_CMD_I3C_PUR_B_I3C2_PUR_B { 1687 pinmux = <0x443c01a8 3 0x0 0 0x443c03ac>; 1688 }; 1689 /omit-if-no-ref/ iomuxc_sd2_cmd_i3c_pur_i3c2_pur: IOMUXC_SD2_CMD_I3C_PUR_I3C2_PUR { 1690 pinmux = <0x443c01a8 2 0x0 0 0x443c03ac>; 1691 }; 1692 /omit-if-no-ref/ iomuxc_sd2_cmd_netc_tmr_1588_trig2_netc_tmr_1588_trig2: IOMUXC_SD2_CMD_NETC_TMR_1588_TRIG2_NETC_TMR_1588_TRIG2 { 1693 pinmux = <0x443c01a8 1 0x443c0438 1 0x443c03ac>; 1694 }; 1695 /omit-if-no-ref/ iomuxc_sd2_cmd_usdhc_cmd_usdhc2_cmd: IOMUXC_SD2_CMD_USDHC_CMD_USDHC2_CMD { 1696 pinmux = <0x443c01a8 0 0x0 0 0x443c03ac>; 1697 }; 1698 /omit-if-no-ref/ iomuxc_sd2_data0_can_tx_can2_tx: IOMUXC_SD2_DATA0_CAN_TX_CAN2_TX { 1699 pinmux = <0x443c01ac 2 0x0 0 0x443c03b0>; 1700 }; 1701 /omit-if-no-ref/ iomuxc_sd2_data0_ccmsrcgpcmix_observe_ccmsrcgpcmix_observe2: IOMUXC_SD2_DATA0_CCMSRCGPCMIX_OBSERVE_CCMSRCGPCMIX_OBSERVE2 { 1702 pinmux = <0x443c01ac 6 0x0 0 0x443c03b0>; 1703 }; 1704 /omit-if-no-ref/ iomuxc_sd2_data0_flexio_flexio_bit_flexio1_flexio_bit3: IOMUXC_SD2_DATA0_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT3 { 1705 pinmux = <0x443c01ac 4 0x443c0474 1 0x443c03b0>; 1706 }; 1707 /omit-if-no-ref/ iomuxc_sd2_data0_gpio_io_bit_gpio3_io_bit3: IOMUXC_SD2_DATA0_GPIO_IO_BIT_GPIO3_IO_BIT3 { 1708 pinmux = <0x443c01ac 5 0x0 0 0x443c03b0>; 1709 }; 1710 /omit-if-no-ref/ iomuxc_sd2_data0_netc_tmr_1588_pp2_netc_tmr_1588_pp2: IOMUXC_SD2_DATA0_NETC_TMR_1588_PP2_NETC_TMR_1588_PP2 { 1711 pinmux = <0x443c01ac 1 0x0 0 0x443c03b0>; 1712 }; 1713 /omit-if-no-ref/ iomuxc_sd2_data0_usdhc_data_usdhc2_data0: IOMUXC_SD2_DATA0_USDHC_DATA_USDHC2_DATA0 { 1714 pinmux = <0x443c01ac 0 0x0 0 0x443c03b0>; 1715 }; 1716 /omit-if-no-ref/ iomuxc_sd2_data1_can_rx_can2_rx: IOMUXC_SD2_DATA1_CAN_RX_CAN2_RX { 1717 pinmux = <0x443c01b0 2 0x443c0444 3 0x443c03b4>; 1718 }; 1719 /omit-if-no-ref/ iomuxc_sd2_data1_flexio_flexio_bit_flexio1_flexio_bit4: IOMUXC_SD2_DATA1_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT4 { 1720 pinmux = <0x443c01b0 4 0x443c0478 1 0x443c03b4>; 1721 }; 1722 /omit-if-no-ref/ iomuxc_sd2_data1_gpio_io_bit_gpio3_io_bit4: IOMUXC_SD2_DATA1_GPIO_IO_BIT_GPIO3_IO_BIT4 { 1723 pinmux = <0x443c01b0 5 0x0 0 0x443c03b4>; 1724 }; 1725 /omit-if-no-ref/ iomuxc_sd2_data1_netc_tmr_1588_clk_netc_tmr_1588_clk: IOMUXC_SD2_DATA1_NETC_TMR_1588_CLK_NETC_TMR_1588_CLK { 1726 pinmux = <0x443c01b0 1 0x0 0 0x443c03b4>; 1727 }; 1728 /omit-if-no-ref/ iomuxc_sd2_data1_usdhc_data_usdhc2_data1: IOMUXC_SD2_DATA1_USDHC_DATA_USDHC2_DATA1 { 1729 pinmux = <0x443c01b0 0 0x0 0 0x443c03b4>; 1730 }; 1731 /omit-if-no-ref/ iomuxc_sd2_data2_flexio_flexio_bit_flexio1_flexio_bit5: IOMUXC_SD2_DATA2_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT5 { 1732 pinmux = <0x443c01b4 4 0x443c047c 1 0x443c03b8>; 1733 }; 1734 /omit-if-no-ref/ iomuxc_sd2_data2_gpio_io_bit_gpio3_io_bit5: IOMUXC_SD2_DATA2_GPIO_IO_BIT_GPIO3_IO_BIT5 { 1735 pinmux = <0x443c01b4 5 0x0 0 0x443c03b8>; 1736 }; 1737 /omit-if-no-ref/ iomuxc_sd2_data2_mqs_right_mqs2_right: IOMUXC_SD2_DATA2_MQS_RIGHT_MQS2_RIGHT { 1738 pinmux = <0x443c01b4 2 0x0 0 0x443c03b8>; 1739 }; 1740 /omit-if-no-ref/ iomuxc_sd2_data2_netc_tmr_1588_pp3_netc_tmr_1588_pp3: IOMUXC_SD2_DATA2_NETC_TMR_1588_PP3_NETC_TMR_1588_PP3 { 1741 pinmux = <0x443c01b4 1 0x0 0 0x443c03b8>; 1742 }; 1743 /omit-if-no-ref/ iomuxc_sd2_data2_usdhc_data_usdhc2_data2: IOMUXC_SD2_DATA2_USDHC_DATA_USDHC2_DATA2 { 1744 pinmux = <0x443c01b4 0 0x0 0 0x443c03b8>; 1745 }; 1746 /omit-if-no-ref/ iomuxc_sd2_data3_flexio_flexio_bit_flexio1_flexio_bit6: IOMUXC_SD2_DATA3_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT6 { 1747 pinmux = <0x443c01b8 4 0x443c0480 1 0x443c03bc>; 1748 }; 1749 /omit-if-no-ref/ iomuxc_sd2_data3_gpio_io_bit_gpio3_io_bit6: IOMUXC_SD2_DATA3_GPIO_IO_BIT_GPIO3_IO_BIT6 { 1750 pinmux = <0x443c01b8 5 0x0 0 0x443c03bc>; 1751 }; 1752 /omit-if-no-ref/ iomuxc_sd2_data3_lptmr_alt_lptmr2_alt1: IOMUXC_SD2_DATA3_LPTMR_ALT_LPTMR2_ALT1 { 1753 pinmux = <0x443c01b8 1 0x443c0548 1 0x443c03bc>; 1754 }; 1755 /omit-if-no-ref/ iomuxc_sd2_data3_mqs_left_mqs2_left: IOMUXC_SD2_DATA3_MQS_LEFT_MQS2_LEFT { 1756 pinmux = <0x443c01b8 2 0x0 0 0x443c03bc>; 1757 }; 1758 /omit-if-no-ref/ iomuxc_sd2_data3_netc_tmr_1588_alarm1_netc_tmr_1588_alarm1: IOMUXC_SD2_DATA3_NETC_TMR_1588_ALARM1_NETC_TMR_1588_ALARM1 { 1759 pinmux = <0x443c01b8 3 0x0 0 0x443c03bc>; 1760 }; 1761 /omit-if-no-ref/ iomuxc_sd2_data3_usdhc_data_usdhc2_data3: IOMUXC_SD2_DATA3_USDHC_DATA_USDHC2_DATA3 { 1762 pinmux = <0x443c01b8 0 0x0 0 0x443c03bc>; 1763 }; 1764 /omit-if-no-ref/ iomuxc_sd2_reset_b_flexio_flexio_bit_flexio1_flexio_bit7: IOMUXC_SD2_RESET_B_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT7 { 1765 pinmux = <0x443c01bc 4 0x443c0484 1 0x443c03c0>; 1766 }; 1767 /omit-if-no-ref/ iomuxc_sd2_reset_b_gpio_io_bit_gpio3_io_bit7: IOMUXC_SD2_RESET_B_GPIO_IO_BIT_GPIO3_IO_BIT7 { 1768 pinmux = <0x443c01bc 5 0x0 0 0x443c03c0>; 1769 }; 1770 /omit-if-no-ref/ iomuxc_sd2_reset_b_lptmr_alt_lptmr2_alt2: IOMUXC_SD2_RESET_B_LPTMR_ALT_LPTMR2_ALT2 { 1771 pinmux = <0x443c01bc 1 0x443c054c 1 0x443c03c0>; 1772 }; 1773 /omit-if-no-ref/ iomuxc_sd2_reset_b_netc_tmr_1588_gclk_netc_tmr_1588_gclk: IOMUXC_SD2_RESET_B_NETC_TMR_1588_GCLK_NETC_TMR_1588_GCLK { 1774 pinmux = <0x443c01bc 3 0x0 0 0x443c03c0>; 1775 }; 1776 /omit-if-no-ref/ iomuxc_sd2_reset_b_usdhc_reset_b_usdhc2_reset_b: IOMUXC_SD2_RESET_B_USDHC_RESET_B_USDHC2_RESET_B { 1777 pinmux = <0x443c01bc 0 0x0 0 0x443c03c0>; 1778 }; 1779 /omit-if-no-ref/ iomuxc_sd2_vselect_ext_clk_ext_clk1: IOMUXC_SD2_VSELECT_EXT_CLK_EXT_CLK1 { 1780 pinmux = <0x443c0154 6 0x443c0420 1 0x443c0358>; 1781 }; 1782 /omit-if-no-ref/ iomuxc_sd2_vselect_flexio_flexio_bit_flexio1_flexio_bit19: IOMUXC_SD2_VSELECT_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT19 { 1783 pinmux = <0x443c0154 4 0x443c04b4 1 0x443c0358>; 1784 }; 1785 /omit-if-no-ref/ iomuxc_sd2_vselect_gpio_io_bit_gpio3_io_bit19: IOMUXC_SD2_VSELECT_GPIO_IO_BIT_GPIO3_IO_BIT19 { 1786 pinmux = <0x443c0154 5 0x0 0 0x443c0358>; 1787 }; 1788 /omit-if-no-ref/ iomuxc_sd2_vselect_lptmr_alt_lptmr2_alt3: IOMUXC_SD2_VSELECT_LPTMR_ALT_LPTMR2_ALT3 { 1789 pinmux = <0x443c0154 2 0x443c0550 1 0x443c0358>; 1790 }; 1791 /omit-if-no-ref/ iomuxc_sd2_vselect_usdhc_vselect_usdhc2_vselect: IOMUXC_SD2_VSELECT_USDHC_VSELECT_USDHC2_VSELECT { 1792 pinmux = <0x443c0154 0 0x0 0 0x443c0358>; 1793 }; 1794 /omit-if-no-ref/ iomuxc_sd2_vselect_usdhc_wp_usdhc2_wp: IOMUXC_SD2_VSELECT_USDHC_WP_USDHC2_WP { 1795 pinmux = <0x443c0154 1 0x0 0 0x443c0358>; 1796 }; 1797 /omit-if-no-ref/ iomuxc_sd3_clk_flexio_flexio_bit_flexio1_flexio_bit20: IOMUXC_SD3_CLK_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT20 { 1798 pinmux = <0x443c0158 4 0x443c04b8 1 0x443c035c>; 1799 }; 1800 /omit-if-no-ref/ iomuxc_sd3_clk_flexspi_a_sclk_flexspi1_a_sclk: IOMUXC_SD3_CLK_FLEXSPI_A_SCLK_FLEXSPI1_A_SCLK { 1801 pinmux = <0x443c0158 1 0x443c04f4 0 0x443c035c>; 1802 }; 1803 /omit-if-no-ref/ iomuxc_sd3_clk_gpio_io_bit_gpio3_io_bit20: IOMUXC_SD3_CLK_GPIO_IO_BIT_GPIO3_IO_BIT20 { 1804 pinmux = <0x443c0158 5 0x0 0 0x443c035c>; 1805 }; 1806 /omit-if-no-ref/ iomuxc_sd3_clk_sai_rx_data_bit_sai5_rx_data_bit0: IOMUXC_SD3_CLK_SAI_RX_DATA_BIT_SAI5_RX_DATA_BIT0 { 1807 pinmux = <0x443c0158 3 0x443c05ac 0 0x443c035c>; 1808 }; 1809 /omit-if-no-ref/ iomuxc_sd3_clk_sai_tx_data_bit_sai5_tx_data_bit1: IOMUXC_SD3_CLK_SAI_TX_DATA_BIT_SAI5_TX_DATA_BIT1 { 1810 pinmux = <0x443c0158 2 0x0 0 0x443c035c>; 1811 }; 1812 /omit-if-no-ref/ iomuxc_sd3_clk_usdhc_clk_usdhc3_clk: IOMUXC_SD3_CLK_USDHC_CLK_USDHC3_CLK { 1813 pinmux = <0x443c0158 0 0x443c05c8 1 0x443c035c>; 1814 }; 1815 /omit-if-no-ref/ iomuxc_sd3_clk_xspi_clk_xspi_clk: IOMUXC_SD3_CLK_XSPI_CLK_XSPI_CLK { 1816 pinmux = <0x443c0158 6 0x443c05e8 0 0x443c035c>; 1817 }; 1818 /omit-if-no-ref/ iomuxc_sd3_cmd_flexio_flexio_bit_flexio1_flexio_bit21: IOMUXC_SD3_CMD_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT21 { 1819 pinmux = <0x443c015c 4 0x443c04bc 1 0x443c0360>; 1820 }; 1821 /omit-if-no-ref/ iomuxc_sd3_cmd_flexspi_a_ss_b_flexspi1_a_ss0_b: IOMUXC_SD3_CMD_FLEXSPI_A_SS_B_FLEXSPI1_A_SS0_B { 1822 pinmux = <0x443c015c 1 0x0 0 0x443c0360>; 1823 }; 1824 /omit-if-no-ref/ iomuxc_sd3_cmd_gpio_io_bit_gpio3_io_bit21: IOMUXC_SD3_CMD_GPIO_IO_BIT_GPIO3_IO_BIT21 { 1825 pinmux = <0x443c015c 5 0x0 0 0x443c0360>; 1826 }; 1827 /omit-if-no-ref/ iomuxc_sd3_cmd_sai_rx_sync_sai5_rx_sync: IOMUXC_SD3_CMD_SAI_RX_SYNC_SAI5_RX_SYNC { 1828 pinmux = <0x443c015c 3 0x443c05bc 0 0x443c0360>; 1829 }; 1830 /omit-if-no-ref/ iomuxc_sd3_cmd_sai_tx_data_bit_sai5_tx_data_bit2: IOMUXC_SD3_CMD_SAI_TX_DATA_BIT_SAI5_TX_DATA_BIT2 { 1831 pinmux = <0x443c015c 2 0x0 0 0x443c0360>; 1832 }; 1833 /omit-if-no-ref/ iomuxc_sd3_cmd_usdhc_cmd_usdhc3_cmd: IOMUXC_SD3_CMD_USDHC_CMD_USDHC3_CMD { 1834 pinmux = <0x443c015c 0 0x443c05cc 1 0x443c0360>; 1835 }; 1836 /omit-if-no-ref/ iomuxc_sd3_cmd_xspi_cs_xspi_cs: IOMUXC_SD3_CMD_XSPI_CS_XSPI_CS { 1837 pinmux = <0x443c015c 6 0x443c05e0 0 0x443c0360>; 1838 }; 1839 /omit-if-no-ref/ iomuxc_sd3_data0_flexio_flexio_bit_flexio1_flexio_bit22: IOMUXC_SD3_DATA0_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT22 { 1840 pinmux = <0x443c0160 4 0x443c04c0 1 0x443c0364>; 1841 }; 1842 /omit-if-no-ref/ iomuxc_sd3_data0_flexspi_a_data_bit_flexspi1_a_data_bit0: IOMUXC_SD3_DATA0_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT0 { 1843 pinmux = <0x443c0160 1 0x443c04d4 0 0x443c0364>; 1844 }; 1845 /omit-if-no-ref/ iomuxc_sd3_data0_gpio_io_bit_gpio3_io_bit22: IOMUXC_SD3_DATA0_GPIO_IO_BIT_GPIO3_IO_BIT22 { 1846 pinmux = <0x443c0160 5 0x0 0 0x443c0364>; 1847 }; 1848 /omit-if-no-ref/ iomuxc_sd3_data0_sai_rx_bclk_sai5_rx_bclk: IOMUXC_SD3_DATA0_SAI_RX_BCLK_SAI5_RX_BCLK { 1849 pinmux = <0x443c0160 3 0x443c05a8 0 0x443c0364>; 1850 }; 1851 /omit-if-no-ref/ iomuxc_sd3_data0_sai_tx_data_bit_sai5_tx_data_bit3: IOMUXC_SD3_DATA0_SAI_TX_DATA_BIT_SAI5_TX_DATA_BIT3 { 1852 pinmux = <0x443c0160 2 0x0 0 0x443c0364>; 1853 }; 1854 /omit-if-no-ref/ iomuxc_sd3_data0_usdhc_data_usdhc3_data0: IOMUXC_SD3_DATA0_USDHC_DATA_USDHC3_DATA0 { 1855 pinmux = <0x443c0160 0 0x443c05d0 1 0x443c0364>; 1856 }; 1857 /omit-if-no-ref/ iomuxc_sd3_data0_xspi_data_bit_xspi_data_bit0: IOMUXC_SD3_DATA0_XSPI_DATA_BIT_XSPI_DATA_BIT0 { 1858 pinmux = <0x443c0160 6 0x443c05ec 0 0x443c0364>; 1859 }; 1860 /omit-if-no-ref/ iomuxc_sd3_data1_flexio_flexio_bit_flexio1_flexio_bit23: IOMUXC_SD3_DATA1_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT23 { 1861 pinmux = <0x443c0164 4 0x443c04c4 1 0x443c0368>; 1862 }; 1863 /omit-if-no-ref/ iomuxc_sd3_data1_flexspi_a_data_bit_flexspi1_a_data_bit1: IOMUXC_SD3_DATA1_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT1 { 1864 pinmux = <0x443c0164 1 0x443c04d8 0 0x443c0368>; 1865 }; 1866 /omit-if-no-ref/ iomuxc_sd3_data1_gpio_io_bit_gpio3_io_bit23: IOMUXC_SD3_DATA1_GPIO_IO_BIT_GPIO3_IO_BIT23 { 1867 pinmux = <0x443c0164 5 0x0 0 0x443c0368>; 1868 }; 1869 /omit-if-no-ref/ iomuxc_sd3_data1_sai_rx_data_bit_sai5_rx_data_bit1: IOMUXC_SD3_DATA1_SAI_RX_DATA_BIT_SAI5_RX_DATA_BIT1 { 1870 pinmux = <0x443c0164 2 0x443c05b0 0 0x443c0368>; 1871 }; 1872 /omit-if-no-ref/ iomuxc_sd3_data1_sai_tx_data_bit_sai5_tx_data_bit0: IOMUXC_SD3_DATA1_SAI_TX_DATA_BIT_SAI5_TX_DATA_BIT0 { 1873 pinmux = <0x443c0164 3 0x0 0 0x443c0368>; 1874 }; 1875 /omit-if-no-ref/ iomuxc_sd3_data1_usdhc_data_usdhc3_data1: IOMUXC_SD3_DATA1_USDHC_DATA_USDHC3_DATA1 { 1876 pinmux = <0x443c0164 0 0x443c05d4 1 0x443c0368>; 1877 }; 1878 /omit-if-no-ref/ iomuxc_sd3_data1_xspi_data_bit_xspi_data_bit1: IOMUXC_SD3_DATA1_XSPI_DATA_BIT_XSPI_DATA_BIT1 { 1879 pinmux = <0x443c0164 6 0x443c05f0 0 0x443c0368>; 1880 }; 1881 /omit-if-no-ref/ iomuxc_sd3_data2_flexio_flexio_bit_flexio1_flexio_bit24: IOMUXC_SD3_DATA2_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT24 { 1882 pinmux = <0x443c0168 4 0x443c04c8 1 0x443c036c>; 1883 }; 1884 /omit-if-no-ref/ iomuxc_sd3_data2_flexspi_a_data_bit_flexspi1_a_data_bit2: IOMUXC_SD3_DATA2_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT2 { 1885 pinmux = <0x443c0168 1 0x443c04dc 0 0x443c036c>; 1886 }; 1887 /omit-if-no-ref/ iomuxc_sd3_data2_gpio_io_bit_gpio3_io_bit24: IOMUXC_SD3_DATA2_GPIO_IO_BIT_GPIO3_IO_BIT24 { 1888 pinmux = <0x443c0168 5 0x0 0 0x443c036c>; 1889 }; 1890 /omit-if-no-ref/ iomuxc_sd3_data2_sai_rx_data_bit_sai5_rx_data_bit2: IOMUXC_SD3_DATA2_SAI_RX_DATA_BIT_SAI5_RX_DATA_BIT2 { 1891 pinmux = <0x443c0168 2 0x443c05b4 0 0x443c036c>; 1892 }; 1893 /omit-if-no-ref/ iomuxc_sd3_data2_sai_tx_sync_sai5_tx_sync: IOMUXC_SD3_DATA2_SAI_TX_SYNC_SAI5_TX_SYNC { 1894 pinmux = <0x443c0168 3 0x443c05c4 0 0x443c036c>; 1895 }; 1896 /omit-if-no-ref/ iomuxc_sd3_data2_usdhc_data_usdhc3_data2: IOMUXC_SD3_DATA2_USDHC_DATA_USDHC3_DATA2 { 1897 pinmux = <0x443c0168 0 0x443c05d8 1 0x443c036c>; 1898 }; 1899 /omit-if-no-ref/ iomuxc_sd3_data2_xspi_data_bit_xspi_data_bit2: IOMUXC_SD3_DATA2_XSPI_DATA_BIT_XSPI_DATA_BIT2 { 1900 pinmux = <0x443c0168 6 0x443c05f4 0 0x443c036c>; 1901 }; 1902 /omit-if-no-ref/ iomuxc_sd3_data3_flexio_flexio_bit_flexio1_flexio_bit25: IOMUXC_SD3_DATA3_FLEXIO_FLEXIO_BIT_FLEXIO1_FLEXIO_BIT25 { 1903 pinmux = <0x443c016c 4 0x443c04cc 1 0x443c0370>; 1904 }; 1905 /omit-if-no-ref/ iomuxc_sd3_data3_flexspi_a_data_bit_flexspi1_a_data_bit3: IOMUXC_SD3_DATA3_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT3 { 1906 pinmux = <0x443c016c 1 0x443c04e0 0 0x443c0370>; 1907 }; 1908 /omit-if-no-ref/ iomuxc_sd3_data3_gpio_io_bit_gpio3_io_bit25: IOMUXC_SD3_DATA3_GPIO_IO_BIT_GPIO3_IO_BIT25 { 1909 pinmux = <0x443c016c 5 0x0 0 0x443c0370>; 1910 }; 1911 /omit-if-no-ref/ iomuxc_sd3_data3_sai_rx_data_bit_sai5_rx_data_bit3: IOMUXC_SD3_DATA3_SAI_RX_DATA_BIT_SAI5_RX_DATA_BIT3 { 1912 pinmux = <0x443c016c 2 0x443c05b8 0 0x443c0370>; 1913 }; 1914 /omit-if-no-ref/ iomuxc_sd3_data3_sai_tx_bclk_sai5_tx_bclk: IOMUXC_SD3_DATA3_SAI_TX_BCLK_SAI5_TX_BCLK { 1915 pinmux = <0x443c016c 3 0x443c05c0 0 0x443c0370>; 1916 }; 1917 /omit-if-no-ref/ iomuxc_sd3_data3_usdhc_data_usdhc3_data3: IOMUXC_SD3_DATA3_USDHC_DATA_USDHC3_DATA3 { 1918 pinmux = <0x443c016c 0 0x443c05dc 1 0x443c0370>; 1919 }; 1920 /omit-if-no-ref/ iomuxc_sd3_data3_xspi_data_bit_xspi_data_bit3: IOMUXC_SD3_DATA3_XSPI_DATA_BIT_XSPI_DATA_BIT3 { 1921 pinmux = <0x443c016c 6 0x443c05f8 0 0x443c0370>; 1922 }; 1923 /omit-if-no-ref/ iomuxc_uart1_rxd_gpio_io_bit_gpio1_io_bit4: IOMUXC_UART1_RXD_GPIO_IO_BIT_GPIO1_IO_BIT4 { 1924 pinmux = <0x443c01d0 5 0x0 0 0x443c03d4>; 1925 }; 1926 /omit-if-no-ref/ iomuxc_uart1_rxd_lpspi_sin_lpspi2_sin: IOMUXC_UART1_RXD_LPSPI_SIN_LPSPI2_SIN { 1927 pinmux = <0x443c01d0 2 0x0 0 0x443c03d4>; 1928 }; 1929 /omit-if-no-ref/ iomuxc_uart1_rxd_lpuart_rx_lpuart1_rx: IOMUXC_UART1_RXD_LPUART_RX_LPUART1_RX { 1930 pinmux = <0x443c01d0 0 0x0 0 0x443c03d4>; 1931 }; 1932 /omit-if-no-ref/ iomuxc_uart1_rxd_s400_uart_rx_s400_uart_rx: IOMUXC_UART1_RXD_S400_UART_RX_S400_UART_RX { 1933 pinmux = <0x443c01d0 1 0x0 0 0x443c03d4>; 1934 }; 1935 /omit-if-no-ref/ iomuxc_uart1_rxd_tpm_ch_tpm1_ch0: IOMUXC_UART1_RXD_TPM_CH_TPM1_CH0 { 1936 pinmux = <0x443c01d0 3 0x0 0 0x443c03d4>; 1937 }; 1938 /omit-if-no-ref/ iomuxc_uart1_txd_gpio_io_bit_gpio1_io_bit5: IOMUXC_UART1_TXD_GPIO_IO_BIT_GPIO1_IO_BIT5 { 1939 pinmux = <0x443c01d4 5 0x0 0 0x443c03d8>; 1940 }; 1941 /omit-if-no-ref/ iomuxc_uart1_txd_lpspi_pcs_lpspi2_pcs0: IOMUXC_UART1_TXD_LPSPI_PCS_LPSPI2_PCS0 { 1942 pinmux = <0x443c01d4 2 0x0 0 0x443c03d8>; 1943 }; 1944 /omit-if-no-ref/ iomuxc_uart1_txd_lpuart_tx_lpuart1_tx: IOMUXC_UART1_TXD_LPUART_TX_LPUART1_TX { 1945 pinmux = <0x443c01d4 0 0x0 0 0x443c03d8>; 1946 }; 1947 /omit-if-no-ref/ iomuxc_uart1_txd_s400_uart_tx_s400_uart_tx: IOMUXC_UART1_TXD_S400_UART_TX_S400_UART_TX { 1948 pinmux = <0x443c01d4 1 0x0 0 0x443c03d8>; 1949 }; 1950 /omit-if-no-ref/ iomuxc_uart1_txd_tpm_ch_tpm1_ch1: IOMUXC_UART1_TXD_TPM_CH_TPM1_CH1 { 1951 pinmux = <0x443c01d4 3 0x0 0 0x443c03d8>; 1952 }; 1953 /omit-if-no-ref/ iomuxc_uart2_rxd_gpio_io_bit_gpio1_io_bit6: IOMUXC_UART2_RXD_GPIO_IO_BIT_GPIO1_IO_BIT6 { 1954 pinmux = <0x443c01d8 5 0x0 0 0x443c03dc>; 1955 }; 1956 /omit-if-no-ref/ iomuxc_uart2_rxd_lpspi_sout_lpspi2_sout: IOMUXC_UART2_RXD_LPSPI_SOUT_LPSPI2_SOUT { 1957 pinmux = <0x443c01d8 2 0x0 0 0x443c03dc>; 1958 }; 1959 /omit-if-no-ref/ iomuxc_uart2_rxd_lpuart_cts_b_lpuart1_cts_b: IOMUXC_UART2_RXD_LPUART_CTS_B_LPUART1_CTS_B { 1960 pinmux = <0x443c01d8 1 0x0 0 0x443c03dc>; 1961 }; 1962 /omit-if-no-ref/ iomuxc_uart2_rxd_lpuart_rx_lpuart2_rx: IOMUXC_UART2_RXD_LPUART_RX_LPUART2_RX { 1963 pinmux = <0x443c01d8 0 0x0 0 0x443c03dc>; 1964 }; 1965 /omit-if-no-ref/ iomuxc_uart2_rxd_sai_mclk_sai1_mclk: IOMUXC_UART2_RXD_SAI_MCLK_SAI1_MCLK { 1966 pinmux = <0x443c01d8 4 0x443c041c 0 0x443c03dc>; 1967 }; 1968 /omit-if-no-ref/ iomuxc_uart2_rxd_tpm_ch_tpm1_ch2: IOMUXC_UART2_RXD_TPM_CH_TPM1_CH2 { 1969 pinmux = <0x443c01d8 3 0x0 0 0x443c03dc>; 1970 }; 1971 /omit-if-no-ref/ iomuxc_uart2_txd_gpio_io_bit_gpio1_io_bit7: IOMUXC_UART2_TXD_GPIO_IO_BIT_GPIO1_IO_BIT7 { 1972 pinmux = <0x443c01dc 5 0x0 0 0x443c03e0>; 1973 }; 1974 /omit-if-no-ref/ iomuxc_uart2_txd_lpspi_sck_lpspi2_sck: IOMUXC_UART2_TXD_LPSPI_SCK_LPSPI2_SCK { 1975 pinmux = <0x443c01dc 2 0x0 0 0x443c03e0>; 1976 }; 1977 /omit-if-no-ref/ iomuxc_uart2_txd_lpuart_rts_b_lpuart1_rts_b: IOMUXC_UART2_TXD_LPUART_RTS_B_LPUART1_RTS_B { 1978 pinmux = <0x443c01dc 1 0x0 0 0x443c03e0>; 1979 }; 1980 /omit-if-no-ref/ iomuxc_uart2_txd_lpuart_tx_lpuart2_tx: IOMUXC_UART2_TXD_LPUART_TX_LPUART2_TX { 1981 pinmux = <0x443c01dc 0 0x0 0 0x443c03e0>; 1982 }; 1983 /omit-if-no-ref/ iomuxc_uart2_txd_tpm_ch_tpm1_ch3: IOMUXC_UART2_TXD_TPM_CH_TPM1_CH3 { 1984 pinmux = <0x443c01dc 3 0x0 0 0x443c03e0>; 1985 }; 1986 /omit-if-no-ref/ iomuxc_wdog_any_fccu_eout_fccu_eout1: IOMUXC_WDOG_ANY_FCCU_EOUT_FCCU_EOUT1 { 1987 pinmux = <0x443c01fc 1 0x0 0 0x443c0400>; 1988 }; 1989 /omit-if-no-ref/ iomuxc_wdog_any_gpio_io_bit_gpio1_io_bit15: IOMUXC_WDOG_ANY_GPIO_IO_BIT_GPIO1_IO_BIT15 { 1990 pinmux = <0x443c01fc 5 0x0 0 0x443c0400>; 1991 }; 1992 /omit-if-no-ref/ iomuxc_wdog_any_wdog_any_wdog_any: IOMUXC_WDOG_ANY_WDOG_ANY_WDOG_ANY { 1993 pinmux = <0x443c01fc 0 0x0 0 0x443c0400>; 1994 }; 1995 /omit-if-no-ref/ iomuxc_xspi1_data0_flexspi_a_data_bit_flexspi1_a_data_bit0: IOMUXC_XSPI1_DATA0_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT0 { 1996 pinmux = <0x443c0170 0 0x443c04d4 1 0x443c0374>; 1997 }; 1998 /omit-if-no-ref/ iomuxc_xspi1_data0_gpio_io_bit_gpio5_io_bit0: IOMUXC_XSPI1_DATA0_GPIO_IO_BIT_GPIO5_IO_BIT0 { 1999 pinmux = <0x443c0170 5 0x0 0 0x443c0374>; 2000 }; 2001 /omit-if-no-ref/ iomuxc_xspi1_data0_sai_rx_data_bit_sai4_rx_data_bit1: IOMUXC_XSPI1_DATA0_SAI_RX_DATA_BIT_SAI4_RX_DATA_BIT1 { 2002 pinmux = <0x443c0170 3 0x0 0 0x443c0374>; 2003 }; 2004 /omit-if-no-ref/ iomuxc_xspi1_data0_sai_tx_bclk_sai4_tx_bclk: IOMUXC_XSPI1_DATA0_SAI_TX_BCLK_SAI4_TX_BCLK { 2005 pinmux = <0x443c0170 2 0x443c05a0 1 0x443c0374>; 2006 }; 2007 /omit-if-no-ref/ iomuxc_xspi1_data0_sai_tx_data_bit_sai2_tx_data_bit4: IOMUXC_XSPI1_DATA0_SAI_TX_DATA_BIT_SAI2_TX_DATA_BIT4 { 2008 pinmux = <0x443c0170 1 0x0 0 0x443c0374>; 2009 }; 2010 /omit-if-no-ref/ iomuxc_xspi1_data0_xspi_data_bit_xspi_data_bit0: IOMUXC_XSPI1_DATA0_XSPI_DATA_BIT_XSPI_DATA_BIT0 { 2011 pinmux = <0x443c0170 4 0x443c05ec 1 0x443c0374>; 2012 }; 2013 /omit-if-no-ref/ iomuxc_xspi1_data1_flexspi_a_data_bit_flexspi1_a_data_bit1: IOMUXC_XSPI1_DATA1_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT1 { 2014 pinmux = <0x443c0174 0 0x443c04d8 1 0x443c0378>; 2015 }; 2016 /omit-if-no-ref/ iomuxc_xspi1_data1_gpio_io_bit_gpio5_io_bit1: IOMUXC_XSPI1_DATA1_GPIO_IO_BIT_GPIO5_IO_BIT1 { 2017 pinmux = <0x443c0174 5 0x0 0 0x443c0378>; 2018 }; 2019 /omit-if-no-ref/ iomuxc_xspi1_data1_sai_tx_data_bit_sai2_tx_data_bit5: IOMUXC_XSPI1_DATA1_SAI_TX_DATA_BIT_SAI2_TX_DATA_BIT5 { 2020 pinmux = <0x443c0174 1 0x0 0 0x443c0378>; 2021 }; 2022 /omit-if-no-ref/ iomuxc_xspi1_data1_sai_tx_data_bit_sai4_tx_data_bit1: IOMUXC_XSPI1_DATA1_SAI_TX_DATA_BIT_SAI4_TX_DATA_BIT1 { 2023 pinmux = <0x443c0174 3 0x0 0 0x443c0378>; 2024 }; 2025 /omit-if-no-ref/ iomuxc_xspi1_data1_sai_tx_sync_sai4_tx_sync: IOMUXC_XSPI1_DATA1_SAI_TX_SYNC_SAI4_TX_SYNC { 2026 pinmux = <0x443c0174 2 0x443c05a4 1 0x443c0378>; 2027 }; 2028 /omit-if-no-ref/ iomuxc_xspi1_data1_xspi_data_bit_xspi_data_bit1: IOMUXC_XSPI1_DATA1_XSPI_DATA_BIT_XSPI_DATA_BIT1 { 2029 pinmux = <0x443c0174 4 0x443c05f0 1 0x443c0378>; 2030 }; 2031 /omit-if-no-ref/ iomuxc_xspi1_data2_flexspi_a_data_bit_flexspi1_a_data_bit2: IOMUXC_XSPI1_DATA2_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT2 { 2032 pinmux = <0x443c0178 0 0x443c04dc 1 0x443c037c>; 2033 }; 2034 /omit-if-no-ref/ iomuxc_xspi1_data2_gpio_io_bit_gpio5_io_bit2: IOMUXC_XSPI1_DATA2_GPIO_IO_BIT_GPIO5_IO_BIT2 { 2035 pinmux = <0x443c0178 5 0x0 0 0x443c037c>; 2036 }; 2037 /omit-if-no-ref/ iomuxc_xspi1_data2_sai_tx_data_bit_sai2_tx_data_bit6: IOMUXC_XSPI1_DATA2_SAI_TX_DATA_BIT_SAI2_TX_DATA_BIT6 { 2038 pinmux = <0x443c0178 1 0x0 0 0x443c037c>; 2039 }; 2040 /omit-if-no-ref/ iomuxc_xspi1_data2_sai_tx_data_bit_sai4_tx_data_bit0: IOMUXC_XSPI1_DATA2_SAI_TX_DATA_BIT_SAI4_TX_DATA_BIT0 { 2041 pinmux = <0x443c0178 2 0x0 0 0x443c037c>; 2042 }; 2043 /omit-if-no-ref/ iomuxc_xspi1_data2_xspi_data_bit_xspi_data_bit2: IOMUXC_XSPI1_DATA2_XSPI_DATA_BIT_XSPI_DATA_BIT2 { 2044 pinmux = <0x443c0178 4 0x443c05f4 1 0x443c037c>; 2045 }; 2046 /omit-if-no-ref/ iomuxc_xspi1_data3_flexspi_a_data_bit_flexspi1_a_data_bit3: IOMUXC_XSPI1_DATA3_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT3 { 2047 pinmux = <0x443c017c 0 0x443c04e0 1 0x443c0380>; 2048 }; 2049 /omit-if-no-ref/ iomuxc_xspi1_data3_gpio_io_bit_gpio5_io_bit3: IOMUXC_XSPI1_DATA3_GPIO_IO_BIT_GPIO5_IO_BIT3 { 2050 pinmux = <0x443c017c 5 0x0 0 0x443c0380>; 2051 }; 2052 /omit-if-no-ref/ iomuxc_xspi1_data3_sai_rx_data_bit_sai4_rx_data_bit0: IOMUXC_XSPI1_DATA3_SAI_RX_DATA_BIT_SAI4_RX_DATA_BIT0 { 2053 pinmux = <0x443c017c 2 0x443c0598 1 0x443c0380>; 2054 }; 2055 /omit-if-no-ref/ iomuxc_xspi1_data3_sai_tx_data_bit_sai2_tx_data_bit7: IOMUXC_XSPI1_DATA3_SAI_TX_DATA_BIT_SAI2_TX_DATA_BIT7 { 2056 pinmux = <0x443c017c 1 0x0 0 0x443c0380>; 2057 }; 2058 /omit-if-no-ref/ iomuxc_xspi1_data3_xspi_data_bit_xspi_data_bit3: IOMUXC_XSPI1_DATA3_XSPI_DATA_BIT_XSPI_DATA_BIT3 { 2059 pinmux = <0x443c017c 4 0x443c05f8 1 0x443c0380>; 2060 }; 2061 /omit-if-no-ref/ iomuxc_xspi1_data4_flexspi_a_data_bit_flexspi1_a_data_bit4: IOMUXC_XSPI1_DATA4_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT4 { 2062 pinmux = <0x443c0180 0 0x443c04e4 1 0x443c0384>; 2063 }; 2064 /omit-if-no-ref/ iomuxc_xspi1_data4_gpio_io_bit_gpio5_io_bit4: IOMUXC_XSPI1_DATA4_GPIO_IO_BIT_GPIO5_IO_BIT4 { 2065 pinmux = <0x443c0180 5 0x0 0 0x443c0384>; 2066 }; 2067 /omit-if-no-ref/ iomuxc_xspi1_data4_sai_rx_data_bit_sai5_rx_data_bit1: IOMUXC_XSPI1_DATA4_SAI_RX_DATA_BIT_SAI5_RX_DATA_BIT1 { 2068 pinmux = <0x443c0180 2 0x443c05b0 1 0x443c0384>; 2069 }; 2070 /omit-if-no-ref/ iomuxc_xspi1_data4_sai_tx_data_bit_sai5_tx_data_bit0: IOMUXC_XSPI1_DATA4_SAI_TX_DATA_BIT_SAI5_TX_DATA_BIT0 { 2071 pinmux = <0x443c0180 1 0x0 0 0x443c0384>; 2072 }; 2073 /omit-if-no-ref/ iomuxc_xspi1_data4_xspi_data_bit_xspi_data_bit4: IOMUXC_XSPI1_DATA4_XSPI_DATA_BIT_XSPI_DATA_BIT4 { 2074 pinmux = <0x443c0180 4 0x443c05fc 1 0x443c0384>; 2075 }; 2076 /omit-if-no-ref/ iomuxc_xspi1_data5_flexspi_a_data_bit_flexspi1_a_data_bit5: IOMUXC_XSPI1_DATA5_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT5 { 2077 pinmux = <0x443c0184 0 0x443c04e8 1 0x443c0388>; 2078 }; 2079 /omit-if-no-ref/ iomuxc_xspi1_data5_gpio_io_bit_gpio5_io_bit5: IOMUXC_XSPI1_DATA5_GPIO_IO_BIT_GPIO5_IO_BIT5 { 2080 pinmux = <0x443c0184 5 0x0 0 0x443c0388>; 2081 }; 2082 /omit-if-no-ref/ iomuxc_xspi1_data5_sai_rx_data_bit_sai2_rx_data_bit6: IOMUXC_XSPI1_DATA5_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT6 { 2083 pinmux = <0x443c0184 3 0x443c043c 0 0x443c0388>; 2084 }; 2085 /omit-if-no-ref/ iomuxc_xspi1_data5_sai_rx_data_bit_sai5_rx_data_bit2: IOMUXC_XSPI1_DATA5_SAI_RX_DATA_BIT_SAI5_RX_DATA_BIT2 { 2086 pinmux = <0x443c0184 2 0x443c05b4 1 0x443c0388>; 2087 }; 2088 /omit-if-no-ref/ iomuxc_xspi1_data5_sai_tx_sync_sai5_tx_sync: IOMUXC_XSPI1_DATA5_SAI_TX_SYNC_SAI5_TX_SYNC { 2089 pinmux = <0x443c0184 1 0x443c05c4 1 0x443c0388>; 2090 }; 2091 /omit-if-no-ref/ iomuxc_xspi1_data5_xspi_data_bit_xspi_data_bit5: IOMUXC_XSPI1_DATA5_XSPI_DATA_BIT_XSPI_DATA_BIT5 { 2092 pinmux = <0x443c0184 4 0x443c0600 1 0x443c0388>; 2093 }; 2094 /omit-if-no-ref/ iomuxc_xspi1_data6_flexspi_a_data_bit_flexspi1_a_data_bit6: IOMUXC_XSPI1_DATA6_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT6 { 2095 pinmux = <0x443c0188 0 0x443c04ec 1 0x443c038c>; 2096 }; 2097 /omit-if-no-ref/ iomuxc_xspi1_data6_gpio_io_bit_gpio5_io_bit6: IOMUXC_XSPI1_DATA6_GPIO_IO_BIT_GPIO5_IO_BIT6 { 2098 pinmux = <0x443c0188 5 0x0 0 0x443c038c>; 2099 }; 2100 /omit-if-no-ref/ iomuxc_xspi1_data6_sai_rx_data_bit_sai2_rx_data_bit7: IOMUXC_XSPI1_DATA6_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT7 { 2101 pinmux = <0x443c0188 3 0x443c0440 0 0x443c038c>; 2102 }; 2103 /omit-if-no-ref/ iomuxc_xspi1_data6_sai_rx_data_bit_sai5_rx_data_bit3: IOMUXC_XSPI1_DATA6_SAI_RX_DATA_BIT_SAI5_RX_DATA_BIT3 { 2104 pinmux = <0x443c0188 2 0x443c05b8 1 0x443c038c>; 2105 }; 2106 /omit-if-no-ref/ iomuxc_xspi1_data6_sai_tx_bclk_sai5_tx_bclk: IOMUXC_XSPI1_DATA6_SAI_TX_BCLK_SAI5_TX_BCLK { 2107 pinmux = <0x443c0188 1 0x443c05c0 1 0x443c038c>; 2108 }; 2109 /omit-if-no-ref/ iomuxc_xspi1_data6_xspi_data_bit_xspi_data_bit6: IOMUXC_XSPI1_DATA6_XSPI_DATA_BIT_XSPI_DATA_BIT6 { 2110 pinmux = <0x443c0188 4 0x443c0604 1 0x443c038c>; 2111 }; 2112 /omit-if-no-ref/ iomuxc_xspi1_data7_flexspi_a_data_bit_flexspi1_a_data_bit7: IOMUXC_XSPI1_DATA7_FLEXSPI_A_DATA_BIT_FLEXSPI1_A_DATA_BIT7 { 2113 pinmux = <0x443c018c 0 0x443c04f0 1 0x443c0390>; 2114 }; 2115 /omit-if-no-ref/ iomuxc_xspi1_data7_gpio_io_bit_gpio5_io_bit7: IOMUXC_XSPI1_DATA7_GPIO_IO_BIT_GPIO5_IO_BIT7 { 2116 pinmux = <0x443c018c 5 0x0 0 0x443c0390>; 2117 }; 2118 /omit-if-no-ref/ iomuxc_xspi1_data7_sai_rx_data_bit_sai5_rx_data_bit0: IOMUXC_XSPI1_DATA7_SAI_RX_DATA_BIT_SAI5_RX_DATA_BIT0 { 2119 pinmux = <0x443c018c 1 0x443c05ac 1 0x443c0390>; 2120 }; 2121 /omit-if-no-ref/ iomuxc_xspi1_data7_sai_tx_data_bit_sai5_tx_data_bit1: IOMUXC_XSPI1_DATA7_SAI_TX_DATA_BIT_SAI5_TX_DATA_BIT1 { 2122 pinmux = <0x443c018c 2 0x0 0 0x443c0390>; 2123 }; 2124 /omit-if-no-ref/ iomuxc_xspi1_data7_xspi_data_bit_xspi_data_bit7: IOMUXC_XSPI1_DATA7_XSPI_DATA_BIT_XSPI_DATA_BIT7 { 2125 pinmux = <0x443c018c 4 0x443c0608 1 0x443c0390>; 2126 }; 2127 /omit-if-no-ref/ iomuxc_xspi1_dqs_flexspi_a_dqs_flexspi1_a_dqs: IOMUXC_XSPI1_DQS_FLEXSPI_A_DQS_FLEXSPI1_A_DQS { 2128 pinmux = <0x443c0190 0 0x443c04d0 1 0x443c0394>; 2129 }; 2130 /omit-if-no-ref/ iomuxc_xspi1_dqs_gpio_io_bit_gpio5_io_bit8: IOMUXC_XSPI1_DQS_GPIO_IO_BIT_GPIO5_IO_BIT8 { 2131 pinmux = <0x443c0190 5 0x0 0 0x443c0394>; 2132 }; 2133 /omit-if-no-ref/ iomuxc_xspi1_dqs_sai_rx_data_bit_sai2_rx_data_bit6: IOMUXC_XSPI1_DQS_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT6 { 2134 pinmux = <0x443c0190 3 0x443c043c 1 0x443c0394>; 2135 }; 2136 /omit-if-no-ref/ iomuxc_xspi1_dqs_sai_rx_sync_sai5_rx_sync: IOMUXC_XSPI1_DQS_SAI_RX_SYNC_SAI5_RX_SYNC { 2137 pinmux = <0x443c0190 1 0x443c05bc 1 0x443c0394>; 2138 }; 2139 /omit-if-no-ref/ iomuxc_xspi1_dqs_sai_tx_data_bit_sai5_tx_data_bit2: IOMUXC_XSPI1_DQS_SAI_TX_DATA_BIT_SAI5_TX_DATA_BIT2 { 2140 pinmux = <0x443c0190 2 0x0 0 0x443c0394>; 2141 }; 2142 /omit-if-no-ref/ iomuxc_xspi1_dqs_xspi_dqs_xspi_dqs: IOMUXC_XSPI1_DQS_XSPI_DQS_XSPI_DQS { 2143 pinmux = <0x443c0190 4 0x443c05e4 1 0x443c0394>; 2144 }; 2145 /omit-if-no-ref/ iomuxc_xspi1_sclk_earc_dc_hpd_in_earc_dc_hpd_in: IOMUXC_XSPI1_SCLK_EARC_DC_HPD_IN_EARC_DC_HPD_IN { 2146 pinmux = <0x443c0194 3 0x0 0 0x443c0398>; 2147 }; 2148 /omit-if-no-ref/ iomuxc_xspi1_sclk_flexspi_a_sclk_flexspi1_a_sclk: IOMUXC_XSPI1_SCLK_FLEXSPI_A_SCLK_FLEXSPI1_A_SCLK { 2149 pinmux = <0x443c0194 0 0x443c04f4 1 0x443c0398>; 2150 }; 2151 /omit-if-no-ref/ iomuxc_xspi1_sclk_gpio_io_bit_gpio5_io_bit9: IOMUXC_XSPI1_SCLK_GPIO_IO_BIT_GPIO5_IO_BIT9 { 2152 pinmux = <0x443c0194 5 0x0 0 0x443c0398>; 2153 }; 2154 /omit-if-no-ref/ iomuxc_xspi1_sclk_sai_rx_data_bit_sai2_rx_data_bit4: IOMUXC_XSPI1_SCLK_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT4 { 2155 pinmux = <0x443c0194 1 0x0 0 0x443c0398>; 2156 }; 2157 /omit-if-no-ref/ iomuxc_xspi1_sclk_sai_rx_sync_sai4_rx_sync: IOMUXC_XSPI1_SCLK_SAI_RX_SYNC_SAI4_RX_SYNC { 2158 pinmux = <0x443c0194 2 0x443c059c 1 0x443c0398>; 2159 }; 2160 /omit-if-no-ref/ iomuxc_xspi1_sclk_xspi_clk_xspi_clk: IOMUXC_XSPI1_SCLK_XSPI_CLK_XSPI_CLK { 2161 pinmux = <0x443c0194 4 0x443c05e8 1 0x443c0398>; 2162 }; 2163 /omit-if-no-ref/ iomuxc_xspi1_ss0_b_earc_cec_out_earc_cec_out: IOMUXC_XSPI1_SS0_B_EARC_CEC_OUT_EARC_CEC_OUT { 2164 pinmux = <0x443c0198 3 0x0 0 0x443c039c>; 2165 }; 2166 /omit-if-no-ref/ iomuxc_xspi1_ss0_b_flexspi_a_ss_b_flexspi1_a_ss0_b: IOMUXC_XSPI1_SS0_B_FLEXSPI_A_SS_B_FLEXSPI1_A_SS0_B { 2167 pinmux = <0x443c0198 0 0x0 0 0x443c039c>; 2168 }; 2169 /omit-if-no-ref/ iomuxc_xspi1_ss0_b_gpio_io_bit_gpio5_io_bit10: IOMUXC_XSPI1_SS0_B_GPIO_IO_BIT_GPIO5_IO_BIT10 { 2170 pinmux = <0x443c0198 5 0x0 0 0x443c039c>; 2171 }; 2172 /omit-if-no-ref/ iomuxc_xspi1_ss0_b_sai_rx_bclk_sai4_rx_bclk: IOMUXC_XSPI1_SS0_B_SAI_RX_BCLK_SAI4_RX_BCLK { 2173 pinmux = <0x443c0198 2 0x443c0594 1 0x443c039c>; 2174 }; 2175 /omit-if-no-ref/ iomuxc_xspi1_ss0_b_sai_rx_data_bit_sai2_rx_data_bit5: IOMUXC_XSPI1_SS0_B_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT5 { 2176 pinmux = <0x443c0198 1 0x0 0 0x443c039c>; 2177 }; 2178 /omit-if-no-ref/ iomuxc_xspi1_ss0_b_xspi_cs_xspi_cs: IOMUXC_XSPI1_SS0_B_XSPI_CS_XSPI_CS { 2179 pinmux = <0x443c0198 4 0x443c05e0 1 0x443c039c>; 2180 }; 2181 /omit-if-no-ref/ iomuxc_xspi1_ss1_b_flexspi_a_ss_b_flexspi1_a_ss1_b: IOMUXC_XSPI1_SS1_B_FLEXSPI_A_SS_B_FLEXSPI1_A_SS1_B { 2182 pinmux = <0x443c019c 0 0x0 0 0x443c03a0>; 2183 }; 2184 /omit-if-no-ref/ iomuxc_xspi1_ss1_b_gpio_io_bit_gpio5_io_bit11: IOMUXC_XSPI1_SS1_B_GPIO_IO_BIT_GPIO5_IO_BIT11 { 2185 pinmux = <0x443c019c 5 0x0 0 0x443c03a0>; 2186 }; 2187 /omit-if-no-ref/ iomuxc_xspi1_ss1_b_sai_rx_bclk_sai5_rx_bclk: IOMUXC_XSPI1_SS1_B_SAI_RX_BCLK_SAI5_RX_BCLK { 2188 pinmux = <0x443c019c 1 0x443c05a8 1 0x443c03a0>; 2189 }; 2190 /omit-if-no-ref/ iomuxc_xspi1_ss1_b_sai_rx_data_bit_sai2_rx_data_bit7: IOMUXC_XSPI1_SS1_B_SAI_RX_DATA_BIT_SAI2_RX_DATA_BIT7 { 2191 pinmux = <0x443c019c 3 0x443c0440 1 0x443c03a0>; 2192 }; 2193 /omit-if-no-ref/ iomuxc_xspi1_ss1_b_sai_tx_data_bit_sai5_tx_data_bit3: IOMUXC_XSPI1_SS1_B_SAI_TX_DATA_BIT_SAI5_TX_DATA_BIT3 { 2194 pinmux = <0x443c019c 2 0x0 0 0x443c03a0>; 2195 }; 2196}; 2197 2198
