1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC012_IN0 */
10 #define ADC012_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC012_IN1 */
14 #define ADC012_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC012_IN10 */
18 #define ADC012_IN10_PC0 \
19 	GD32_PINMUX_AF('C', 0, ANALOG)
20 
21 /* ADC012_IN11 */
22 #define ADC012_IN11_PC1 \
23 	GD32_PINMUX_AF('C', 1, ANALOG)
24 
25 /* ADC012_IN12 */
26 #define ADC012_IN12_PC2 \
27 	GD32_PINMUX_AF('C', 2, ANALOG)
28 
29 /* ADC012_IN13 */
30 #define ADC012_IN13_PC3 \
31 	GD32_PINMUX_AF('C', 3, ANALOG)
32 
33 /* ADC012_IN2 */
34 #define ADC012_IN2_PA2 \
35 	GD32_PINMUX_AF('A', 2, ANALOG)
36 
37 /* ADC012_IN3 */
38 #define ADC012_IN3_PA3 \
39 	GD32_PINMUX_AF('A', 3, ANALOG)
40 
41 /* ADC01_IN14 */
42 #define ADC01_IN14_PC4 \
43 	GD32_PINMUX_AF('C', 4, ANALOG)
44 
45 /* ADC01_IN15 */
46 #define ADC01_IN15_PC5 \
47 	GD32_PINMUX_AF('C', 5, ANALOG)
48 
49 /* ADC01_IN4 */
50 #define ADC01_IN4_PA4 \
51 	GD32_PINMUX_AF('A', 4, ANALOG)
52 
53 /* ADC01_IN5 */
54 #define ADC01_IN5_PA5 \
55 	GD32_PINMUX_AF('A', 5, ANALOG)
56 
57 /* ADC01_IN6 */
58 #define ADC01_IN6_PA6 \
59 	GD32_PINMUX_AF('A', 6, ANALOG)
60 
61 /* ADC01_IN7 */
62 #define ADC01_IN7_PA7 \
63 	GD32_PINMUX_AF('A', 7, ANALOG)
64 
65 /* ADC01_IN8 */
66 #define ADC01_IN8_PB0 \
67 	GD32_PINMUX_AF('B', 0, ANALOG)
68 
69 /* ADC01_IN9 */
70 #define ADC01_IN9_PB1 \
71 	GD32_PINMUX_AF('B', 1, ANALOG)
72 
73 /* ANALOG */
74 #define ANALOG_PA0 \
75 	GD32_PINMUX_AF('A', 0, ANALOG)
76 #define ANALOG_PA1 \
77 	GD32_PINMUX_AF('A', 1, ANALOG)
78 #define ANALOG_PA2 \
79 	GD32_PINMUX_AF('A', 2, ANALOG)
80 #define ANALOG_PA3 \
81 	GD32_PINMUX_AF('A', 3, ANALOG)
82 #define ANALOG_PA4 \
83 	GD32_PINMUX_AF('A', 4, ANALOG)
84 #define ANALOG_PA5 \
85 	GD32_PINMUX_AF('A', 5, ANALOG)
86 #define ANALOG_PA6 \
87 	GD32_PINMUX_AF('A', 6, ANALOG)
88 #define ANALOG_PA7 \
89 	GD32_PINMUX_AF('A', 7, ANALOG)
90 #define ANALOG_PA8 \
91 	GD32_PINMUX_AF('A', 8, ANALOG)
92 #define ANALOG_PA9 \
93 	GD32_PINMUX_AF('A', 9, ANALOG)
94 #define ANALOG_PA10 \
95 	GD32_PINMUX_AF('A', 10, ANALOG)
96 #define ANALOG_PA11 \
97 	GD32_PINMUX_AF('A', 11, ANALOG)
98 #define ANALOG_PA12 \
99 	GD32_PINMUX_AF('A', 12, ANALOG)
100 #define ANALOG_PA13 \
101 	GD32_PINMUX_AF('A', 13, ANALOG)
102 #define ANALOG_PA14 \
103 	GD32_PINMUX_AF('A', 14, ANALOG)
104 #define ANALOG_PA15 \
105 	GD32_PINMUX_AF('A', 15, ANALOG)
106 #define ANALOG_PB0 \
107 	GD32_PINMUX_AF('B', 0, ANALOG)
108 #define ANALOG_PB1 \
109 	GD32_PINMUX_AF('B', 1, ANALOG)
110 #define ANALOG_PB2 \
111 	GD32_PINMUX_AF('B', 2, ANALOG)
112 #define ANALOG_PB3 \
113 	GD32_PINMUX_AF('B', 3, ANALOG)
114 #define ANALOG_PB4 \
115 	GD32_PINMUX_AF('B', 4, ANALOG)
116 #define ANALOG_PB5 \
117 	GD32_PINMUX_AF('B', 5, ANALOG)
118 #define ANALOG_PB6 \
119 	GD32_PINMUX_AF('B', 6, ANALOG)
120 #define ANALOG_PB7 \
121 	GD32_PINMUX_AF('B', 7, ANALOG)
122 #define ANALOG_PB8 \
123 	GD32_PINMUX_AF('B', 8, ANALOG)
124 #define ANALOG_PB9 \
125 	GD32_PINMUX_AF('B', 9, ANALOG)
126 #define ANALOG_PB10 \
127 	GD32_PINMUX_AF('B', 10, ANALOG)
128 #define ANALOG_PB11 \
129 	GD32_PINMUX_AF('B', 11, ANALOG)
130 #define ANALOG_PB12 \
131 	GD32_PINMUX_AF('B', 12, ANALOG)
132 #define ANALOG_PB13 \
133 	GD32_PINMUX_AF('B', 13, ANALOG)
134 #define ANALOG_PB14 \
135 	GD32_PINMUX_AF('B', 14, ANALOG)
136 #define ANALOG_PB15 \
137 	GD32_PINMUX_AF('B', 15, ANALOG)
138 #define ANALOG_PC0 \
139 	GD32_PINMUX_AF('C', 0, ANALOG)
140 #define ANALOG_PC1 \
141 	GD32_PINMUX_AF('C', 1, ANALOG)
142 #define ANALOG_PC2 \
143 	GD32_PINMUX_AF('C', 2, ANALOG)
144 #define ANALOG_PC3 \
145 	GD32_PINMUX_AF('C', 3, ANALOG)
146 #define ANALOG_PC4 \
147 	GD32_PINMUX_AF('C', 4, ANALOG)
148 #define ANALOG_PC5 \
149 	GD32_PINMUX_AF('C', 5, ANALOG)
150 #define ANALOG_PC6 \
151 	GD32_PINMUX_AF('C', 6, ANALOG)
152 #define ANALOG_PC7 \
153 	GD32_PINMUX_AF('C', 7, ANALOG)
154 #define ANALOG_PC8 \
155 	GD32_PINMUX_AF('C', 8, ANALOG)
156 #define ANALOG_PC9 \
157 	GD32_PINMUX_AF('C', 9, ANALOG)
158 #define ANALOG_PC10 \
159 	GD32_PINMUX_AF('C', 10, ANALOG)
160 #define ANALOG_PC11 \
161 	GD32_PINMUX_AF('C', 11, ANALOG)
162 #define ANALOG_PC12 \
163 	GD32_PINMUX_AF('C', 12, ANALOG)
164 #define ANALOG_PC13 \
165 	GD32_PINMUX_AF('C', 13, ANALOG)
166 #define ANALOG_PC14 \
167 	GD32_PINMUX_AF('C', 14, ANALOG)
168 #define ANALOG_PC15 \
169 	GD32_PINMUX_AF('C', 15, ANALOG)
170 #define ANALOG_PD2 \
171 	GD32_PINMUX_AF('D', 2, ANALOG)
172 
173 /* CAN0_RX */
174 #define CAN0_RX_PA11 \
175 	GD32_PINMUX_AF('A', 11, AF9)
176 #define CAN0_RX_PB8 \
177 	GD32_PINMUX_AF('B', 8, AF9)
178 
179 /* CAN0_TX */
180 #define CAN0_TX_PA12 \
181 	GD32_PINMUX_AF('A', 12, AF9)
182 #define CAN0_TX_PB9 \
183 	GD32_PINMUX_AF('B', 9, AF9)
184 
185 /* CAN1_RX */
186 #define CAN1_RX_PB5 \
187 	GD32_PINMUX_AF('B', 5, AF9)
188 #define CAN1_RX_PB12 \
189 	GD32_PINMUX_AF('B', 12, AF9)
190 
191 /* CAN1_TX */
192 #define CAN1_TX_PB6 \
193 	GD32_PINMUX_AF('B', 6, AF9)
194 #define CAN1_TX_PB13 \
195 	GD32_PINMUX_AF('B', 13, AF9)
196 
197 /* CK_OUT0 */
198 #define CK_OUT0_PA8 \
199 	GD32_PINMUX_AF('A', 8, AF0)
200 
201 /* CK_OUT1 */
202 #define CK_OUT1_PC9 \
203 	GD32_PINMUX_AF('C', 9, AF0)
204 
205 /* CTC_SYNC */
206 #define CTC_SYNC_PA8 \
207 	GD32_PINMUX_AF('A', 8, AF9)
208 
209 /* DAC_OUT0 */
210 #define DAC_OUT0_PA4 \
211 	GD32_PINMUX_AF('A', 4, ANALOG)
212 
213 /* DAC_OUT1 */
214 #define DAC_OUT1_PA5 \
215 	GD32_PINMUX_AF('A', 5, ANALOG)
216 
217 /* DCI_D0 */
218 #define DCI_D0_PA9 \
219 	GD32_PINMUX_AF('A', 9, AF13)
220 #define DCI_D0_PC6 \
221 	GD32_PINMUX_AF('C', 6, AF13)
222 
223 /* DCI_D1 */
224 #define DCI_D1_PA10 \
225 	GD32_PINMUX_AF('A', 10, AF13)
226 #define DCI_D1_PC7 \
227 	GD32_PINMUX_AF('C', 7, AF13)
228 
229 /* DCI_D10 */
230 #define DCI_D10_PB5 \
231 	GD32_PINMUX_AF('B', 5, AF13)
232 
233 /* DCI_D11 */
234 #define DCI_D11_PD2 \
235 	GD32_PINMUX_AF('D', 2, AF13)
236 
237 /* DCI_D2 */
238 #define DCI_D2_PC8 \
239 	GD32_PINMUX_AF('C', 8, AF13)
240 
241 /* DCI_D3 */
242 #define DCI_D3_PC9 \
243 	GD32_PINMUX_AF('C', 9, AF13)
244 
245 /* DCI_D4 */
246 #define DCI_D4_PC11 \
247 	GD32_PINMUX_AF('C', 11, AF13)
248 
249 /* DCI_D5 */
250 #define DCI_D5_PB6 \
251 	GD32_PINMUX_AF('B', 6, AF13)
252 
253 /* DCI_D6 */
254 #define DCI_D6_PB8 \
255 	GD32_PINMUX_AF('B', 8, AF13)
256 
257 /* DCI_D7 */
258 #define DCI_D7_PB9 \
259 	GD32_PINMUX_AF('B', 9, AF13)
260 
261 /* DCI_D8 */
262 #define DCI_D8_PC10 \
263 	GD32_PINMUX_AF('C', 10, AF13)
264 
265 /* DCI_D9 */
266 #define DCI_D9_PC12 \
267 	GD32_PINMUX_AF('C', 12, AF13)
268 
269 /* DCI_HSYNC */
270 #define DCI_HSYNC_PA4 \
271 	GD32_PINMUX_AF('A', 4, AF13)
272 
273 /* DCI_PIXCLK */
274 #define DCI_PIXCLK_PA6 \
275 	GD32_PINMUX_AF('A', 6, AF13)
276 
277 /* DCI_VSYNC */
278 #define DCI_VSYNC_PB7 \
279 	GD32_PINMUX_AF('B', 7, AF13)
280 
281 /* ENET_MDC */
282 #define ENET_MDC_PC1 \
283 	GD32_PINMUX_AF('C', 1, AF11)
284 
285 /* ENET_MDIO */
286 #define ENET_MDIO_PA2 \
287 	GD32_PINMUX_AF('A', 2, AF11)
288 
289 /* ENET_MII_COL */
290 #define ENET_MII_COL_PA3 \
291 	GD32_PINMUX_AF('A', 3, AF11)
292 
293 /* ENET_MII_CRS */
294 #define ENET_MII_CRS_PA0 \
295 	GD32_PINMUX_AF('A', 0, AF11)
296 
297 /* ENET_MII_RXD0 */
298 #define ENET_MII_RXD0_PC4 \
299 	GD32_PINMUX_AF('C', 4, AF11)
300 
301 /* ENET_MII_RXD1 */
302 #define ENET_MII_RXD1_PC5 \
303 	GD32_PINMUX_AF('C', 5, AF11)
304 
305 /* ENET_MII_RXD2 */
306 #define ENET_MII_RXD2_PB0 \
307 	GD32_PINMUX_AF('B', 0, AF11)
308 
309 /* ENET_MII_RXD3 */
310 #define ENET_MII_RXD3_PB1 \
311 	GD32_PINMUX_AF('B', 1, AF11)
312 
313 /* ENET_MII_RX_CLK */
314 #define ENET_MII_RX_CLK_PA1 \
315 	GD32_PINMUX_AF('A', 1, AF11)
316 
317 /* ENET_MII_RX_DV */
318 #define ENET_MII_RX_DV_PA7 \
319 	GD32_PINMUX_AF('A', 7, AF11)
320 
321 /* ENET_MII_RX_ER */
322 #define ENET_MII_RX_ER_PB9 \
323 	GD32_PINMUX_AF('B', 9, AF1)
324 
325 /* ENET_MII_TXD0 */
326 #define ENET_MII_TXD0_PB11 \
327 	GD32_PINMUX_AF('B', 11, AF11)
328 
329 /* ENET_MII_TXD1 */
330 #define ENET_MII_TXD1_PB12 \
331 	GD32_PINMUX_AF('B', 12, AF11)
332 
333 /* ENET_MII_TXD2 */
334 #define ENET_MII_TXD2_PC2 \
335 	GD32_PINMUX_AF('C', 2, AF11)
336 
337 /* ENET_MII_TXD3 */
338 #define ENET_MII_TXD3_PB8 \
339 	GD32_PINMUX_AF('B', 8, AF11)
340 
341 /* ENET_MII_TX_CLK */
342 #define ENET_MII_TX_CLK_PC3 \
343 	GD32_PINMUX_AF('C', 3, AF11)
344 
345 /* ENET_MII_TX_EN */
346 #define ENET_MII_TX_EN_PB10 \
347 	GD32_PINMUX_AF('B', 10, AF11)
348 
349 /* ENET_PPS_OUT */
350 #define ENET_PPS_OUT_PB5 \
351 	GD32_PINMUX_AF('B', 5, AF11)
352 
353 /* ENET_RMII_CRS_DV */
354 #define ENET_RMII_CRS_DV_PA7 \
355 	GD32_PINMUX_AF('A', 7, AF11)
356 
357 /* ENET_RMII_REF_CLK */
358 #define ENET_RMII_REF_CLK_PA1 \
359 	GD32_PINMUX_AF('A', 1, AF11)
360 
361 /* ENET_RMII_RXD0 */
362 #define ENET_RMII_RXD0_PC4 \
363 	GD32_PINMUX_AF('C', 4, AF11)
364 
365 /* ENET_RMII_RXD1 */
366 #define ENET_RMII_RXD1_PC5 \
367 	GD32_PINMUX_AF('C', 5, AF11)
368 
369 /* ENET_RMII_TXD0 */
370 #define ENET_RMII_TXD0_PB11 \
371 	GD32_PINMUX_AF('B', 11, AF11)
372 
373 /* ENET_RMII_TXD1 */
374 #define ENET_RMII_TXD1_PB12 \
375 	GD32_PINMUX_AF('B', 12, AF11)
376 
377 /* ENET_RMII_TX_EN */
378 #define ENET_RMII_TX_EN_PB10 \
379 	GD32_PINMUX_AF('B', 10, AF11)
380 
381 /* EVENTOUT */
382 #define EVENTOUT_PA0 \
383 	GD32_PINMUX_AF('A', 0, AF15)
384 #define EVENTOUT_PA1 \
385 	GD32_PINMUX_AF('A', 1, AF15)
386 #define EVENTOUT_PA2 \
387 	GD32_PINMUX_AF('A', 2, AF15)
388 #define EVENTOUT_PA3 \
389 	GD32_PINMUX_AF('A', 3, AF15)
390 #define EVENTOUT_PA4 \
391 	GD32_PINMUX_AF('A', 4, AF15)
392 #define EVENTOUT_PA5 \
393 	GD32_PINMUX_AF('A', 5, AF15)
394 #define EVENTOUT_PA6 \
395 	GD32_PINMUX_AF('A', 6, AF15)
396 #define EVENTOUT_PA7 \
397 	GD32_PINMUX_AF('A', 7, AF15)
398 #define EVENTOUT_PA8 \
399 	GD32_PINMUX_AF('A', 8, AF15)
400 #define EVENTOUT_PA9 \
401 	GD32_PINMUX_AF('A', 9, AF15)
402 #define EVENTOUT_PA10 \
403 	GD32_PINMUX_AF('A', 10, AF15)
404 #define EVENTOUT_PA11 \
405 	GD32_PINMUX_AF('A', 11, AF15)
406 #define EVENTOUT_PA12 \
407 	GD32_PINMUX_AF('A', 12, AF15)
408 #define EVENTOUT_PA13 \
409 	GD32_PINMUX_AF('A', 13, AF15)
410 #define EVENTOUT_PA14 \
411 	GD32_PINMUX_AF('A', 14, AF15)
412 #define EVENTOUT_PA15 \
413 	GD32_PINMUX_AF('A', 15, AF15)
414 #define EVENTOUT_PB0 \
415 	GD32_PINMUX_AF('B', 0, AF15)
416 #define EVENTOUT_PB1 \
417 	GD32_PINMUX_AF('B', 1, AF15)
418 #define EVENTOUT_PB2 \
419 	GD32_PINMUX_AF('B', 2, AF15)
420 #define EVENTOUT_PB3 \
421 	GD32_PINMUX_AF('B', 3, AF15)
422 #define EVENTOUT_PB4 \
423 	GD32_PINMUX_AF('B', 4, AF15)
424 #define EVENTOUT_PB5 \
425 	GD32_PINMUX_AF('B', 5, AF15)
426 #define EVENTOUT_PB6 \
427 	GD32_PINMUX_AF('B', 6, AF15)
428 #define EVENTOUT_PB7 \
429 	GD32_PINMUX_AF('B', 7, AF15)
430 #define EVENTOUT_PB8 \
431 	GD32_PINMUX_AF('B', 8, AF15)
432 #define EVENTOUT_PB9 \
433 	GD32_PINMUX_AF('B', 9, AF15)
434 #define EVENTOUT_PB10 \
435 	GD32_PINMUX_AF('B', 10, AF15)
436 #define EVENTOUT_PB11 \
437 	GD32_PINMUX_AF('B', 11, AF15)
438 #define EVENTOUT_PB12 \
439 	GD32_PINMUX_AF('B', 12, AF15)
440 #define EVENTOUT_PB13 \
441 	GD32_PINMUX_AF('B', 13, AF15)
442 #define EVENTOUT_PB14 \
443 	GD32_PINMUX_AF('B', 14, AF15)
444 #define EVENTOUT_PB15 \
445 	GD32_PINMUX_AF('B', 15, AF15)
446 #define EVENTOUT_PC0 \
447 	GD32_PINMUX_AF('C', 0, AF15)
448 #define EVENTOUT_PC1 \
449 	GD32_PINMUX_AF('C', 1, AF15)
450 #define EVENTOUT_PC2 \
451 	GD32_PINMUX_AF('C', 2, AF15)
452 #define EVENTOUT_PC3 \
453 	GD32_PINMUX_AF('C', 3, AF15)
454 #define EVENTOUT_PC4 \
455 	GD32_PINMUX_AF('C', 4, AF15)
456 #define EVENTOUT_PC5 \
457 	GD32_PINMUX_AF('C', 5, AF15)
458 #define EVENTOUT_PC6 \
459 	GD32_PINMUX_AF('C', 6, AF15)
460 #define EVENTOUT_PC7 \
461 	GD32_PINMUX_AF('C', 7, AF15)
462 #define EVENTOUT_PC8 \
463 	GD32_PINMUX_AF('C', 8, AF15)
464 #define EVENTOUT_PC9 \
465 	GD32_PINMUX_AF('C', 9, AF15)
466 #define EVENTOUT_PC10 \
467 	GD32_PINMUX_AF('C', 10, AF15)
468 #define EVENTOUT_PC11 \
469 	GD32_PINMUX_AF('C', 11, AF15)
470 #define EVENTOUT_PC12 \
471 	GD32_PINMUX_AF('C', 12, AF15)
472 #define EVENTOUT_PC13 \
473 	GD32_PINMUX_AF('C', 13, AF15)
474 #define EVENTOUT_PC14 \
475 	GD32_PINMUX_AF('C', 14, AF15)
476 #define EVENTOUT_PC15 \
477 	GD32_PINMUX_AF('C', 15, AF15)
478 #define EVENTOUT_PD2 \
479 	GD32_PINMUX_AF('D', 2, AF15)
480 
481 /* EXMC_NADV */
482 #define EXMC_NADV_PB7 \
483 	GD32_PINMUX_AF('B', 7, AF12)
484 
485 /* EXMC_NL */
486 #define EXMC_NL_PB7 \
487 	GD32_PINMUX_AF('B', 7, AF12)
488 
489 /* EXMC_SDCKE0 */
490 #define EXMC_SDCKE0_PC3 \
491 	GD32_PINMUX_AF('C', 3, AF12)
492 #define EXMC_SDCKE0_PC5 \
493 	GD32_PINMUX_AF('C', 5, AF12)
494 
495 /* EXMC_SDCKE1 */
496 #define EXMC_SDCKE1_PB5 \
497 	GD32_PINMUX_AF('B', 5, AF12)
498 
499 /* EXMC_SDNE0 */
500 #define EXMC_SDNE0_PC2 \
501 	GD32_PINMUX_AF('C', 2, AF12)
502 #define EXMC_SDNE0_PC4 \
503 	GD32_PINMUX_AF('C', 4, AF12)
504 
505 /* EXMC_SDNE1 */
506 #define EXMC_SDNE1_PB6 \
507 	GD32_PINMUX_AF('B', 6, AF11)
508 
509 /* EXMC_SDNWE */
510 #define EXMC_SDNWE_PC0 \
511 	GD32_PINMUX_AF('C', 0, AF12)
512 
513 /* EXMC_SD_NWE */
514 #define EXMC_SD_NWE_PA7 \
515 	GD32_PINMUX_AF('A', 7, AF12)
516 
517 /* I2C0_SCL */
518 #define I2C0_SCL_PB6 \
519 	GD32_PINMUX_AF('B', 6, AF4)
520 #define I2C0_SCL_PB8 \
521 	GD32_PINMUX_AF('B', 8, AF4)
522 
523 /* I2C0_SDA */
524 #define I2C0_SDA_PB7 \
525 	GD32_PINMUX_AF('B', 7, AF4)
526 #define I2C0_SDA_PB9 \
527 	GD32_PINMUX_AF('B', 9, AF4)
528 
529 /* I2C0_SMBA */
530 #define I2C0_SMBA_PB5 \
531 	GD32_PINMUX_AF('B', 5, AF4)
532 
533 /* I2C0_TXFRAME */
534 #define I2C0_TXFRAME_PB4 \
535 	GD32_PINMUX_AF('B', 4, AF4)
536 
537 /* I2C1_SCL */
538 #define I2C1_SCL_PB10 \
539 	GD32_PINMUX_AF('B', 10, AF4)
540 
541 /* I2C1_SDA */
542 #define I2C1_SDA_PB3 \
543 	GD32_PINMUX_AF('B', 3, AF9)
544 #define I2C1_SDA_PB11 \
545 	GD32_PINMUX_AF('B', 11, AF4)
546 #define I2C1_SDA_PC12 \
547 	GD32_PINMUX_AF('C', 12, AF4)
548 
549 /* I2C1_SMBA */
550 #define I2C1_SMBA_PB12 \
551 	GD32_PINMUX_AF('B', 12, AF4)
552 
553 /* I2C1_TXFRAME */
554 #define I2C1_TXFRAME_PB13 \
555 	GD32_PINMUX_AF('B', 13, AF4)
556 
557 /* I2C2_SCL */
558 #define I2C2_SCL_PA8 \
559 	GD32_PINMUX_AF('A', 8, AF4)
560 
561 /* I2C2_SDA */
562 #define I2C2_SDA_PB4 \
563 	GD32_PINMUX_AF('B', 4, AF9)
564 #define I2C2_SDA_PC9 \
565 	GD32_PINMUX_AF('C', 9, AF4)
566 
567 /* I2C2_SMBA */
568 #define I2C2_SMBA_PA9 \
569 	GD32_PINMUX_AF('A', 9, AF4)
570 
571 /* I2C2_TXFRAME */
572 #define I2C2_TXFRAME_PA10 \
573 	GD32_PINMUX_AF('A', 10, AF4)
574 
575 /* I2S1_ADD_SD */
576 #define I2S1_ADD_SD_PB14 \
577 	GD32_PINMUX_AF('B', 14, AF6)
578 #define I2S1_ADD_SD_PC2 \
579 	GD32_PINMUX_AF('C', 2, AF6)
580 
581 /* I2S1_CK */
582 #define I2S1_CK_PA9 \
583 	GD32_PINMUX_AF('A', 9, AF5)
584 #define I2S1_CK_PB10 \
585 	GD32_PINMUX_AF('B', 10, AF5)
586 #define I2S1_CK_PB13 \
587 	GD32_PINMUX_AF('B', 13, AF5)
588 #define I2S1_CK_PC7 \
589 	GD32_PINMUX_AF('C', 7, AF5)
590 
591 /* I2S1_MCK */
592 #define I2S1_MCK_PA3 \
593 	GD32_PINMUX_AF('A', 3, AF5)
594 #define I2S1_MCK_PA6 \
595 	GD32_PINMUX_AF('A', 6, AF6)
596 #define I2S1_MCK_PC6 \
597 	GD32_PINMUX_AF('C', 6, AF5)
598 
599 /* I2S1_SD */
600 #define I2S1_SD_PB15 \
601 	GD32_PINMUX_AF('B', 15, AF5)
602 #define I2S1_SD_PC1 \
603 	GD32_PINMUX_AF('C', 1, AF7)
604 #define I2S1_SD_PC3 \
605 	GD32_PINMUX_AF('C', 3, AF5)
606 
607 /* I2S1_WS */
608 #define I2S1_WS_PB9 \
609 	GD32_PINMUX_AF('B', 9, AF5)
610 #define I2S1_WS_PB12 \
611 	GD32_PINMUX_AF('B', 12, AF5)
612 
613 /* I2S2_ADD_SD */
614 #define I2S2_ADD_SD_PB4 \
615 	GD32_PINMUX_AF('B', 4, AF7)
616 #define I2S2_ADD_SD_PC11 \
617 	GD32_PINMUX_AF('C', 11, AF5)
618 
619 /* I2S2_CK */
620 #define I2S2_CK_PB3 \
621 	GD32_PINMUX_AF('B', 3, AF6)
622 #define I2S2_CK_PC10 \
623 	GD32_PINMUX_AF('C', 10, AF6)
624 
625 /* I2S2_MCK */
626 #define I2S2_MCK_PB10 \
627 	GD32_PINMUX_AF('B', 10, AF6)
628 #define I2S2_MCK_PC7 \
629 	GD32_PINMUX_AF('C', 7, AF6)
630 
631 /* I2S2_SD */
632 #define I2S2_SD_PB0 \
633 	GD32_PINMUX_AF('B', 0, AF7)
634 #define I2S2_SD_PB2 \
635 	GD32_PINMUX_AF('B', 2, AF7)
636 #define I2S2_SD_PB5 \
637 	GD32_PINMUX_AF('B', 5, AF6)
638 #define I2S2_SD_PC1 \
639 	GD32_PINMUX_AF('C', 1, AF5)
640 #define I2S2_SD_PC12 \
641 	GD32_PINMUX_AF('C', 12, AF6)
642 
643 /* I2S2_WS */
644 #define I2S2_WS_PA4 \
645 	GD32_PINMUX_AF('A', 4, AF6)
646 #define I2S2_WS_PA15 \
647 	GD32_PINMUX_AF('A', 15, AF6)
648 
649 /* I2S_CKIN */
650 #define I2S_CKIN_PA2 \
651 	GD32_PINMUX_AF('A', 2, AF5)
652 #define I2S_CKIN_PB11 \
653 	GD32_PINMUX_AF('B', 11, AF5)
654 #define I2S_CKIN_PC9 \
655 	GD32_PINMUX_AF('C', 9, AF5)
656 
657 /* JTCK */
658 #define JTCK_PA14 \
659 	GD32_PINMUX_AF('A', 14, AF0)
660 
661 /* JTDI */
662 #define JTDI_PA15 \
663 	GD32_PINMUX_AF('A', 15, AF0)
664 
665 /* JTDO */
666 #define JTDO_PB3 \
667 	GD32_PINMUX_AF('B', 3, AF0)
668 
669 /* JTMS */
670 #define JTMS_PA13 \
671 	GD32_PINMUX_AF('A', 13, AF0)
672 
673 /* NJTRST */
674 #define NJTRST_PB4 \
675 	GD32_PINMUX_AF('B', 4, AF0)
676 
677 /* RTC_REFIN */
678 #define RTC_REFIN_PB15 \
679 	GD32_PINMUX_AF('B', 15, AF0)
680 
681 /* SDIO_CK */
682 #define SDIO_CK_PB2 \
683 	GD32_PINMUX_AF('B', 2, AF12)
684 #define SDIO_CK_PC12 \
685 	GD32_PINMUX_AF('C', 12, AF12)
686 
687 /* SDIO_CMD */
688 #define SDIO_CMD_PA6 \
689 	GD32_PINMUX_AF('A', 6, AF12)
690 #define SDIO_CMD_PD2 \
691 	GD32_PINMUX_AF('D', 2, AF12)
692 
693 /* SDIO_D0 */
694 #define SDIO_D0_PB4 \
695 	GD32_PINMUX_AF('B', 4, AF12)
696 #define SDIO_D0_PC8 \
697 	GD32_PINMUX_AF('C', 8, AF12)
698 
699 /* SDIO_D1 */
700 #define SDIO_D1_PA8 \
701 	GD32_PINMUX_AF('A', 8, AF12)
702 #define SDIO_D1_PB0 \
703 	GD32_PINMUX_AF('B', 0, AF12)
704 #define SDIO_D1_PC9 \
705 	GD32_PINMUX_AF('C', 9, AF12)
706 
707 /* SDIO_D2 */
708 #define SDIO_D2_PA9 \
709 	GD32_PINMUX_AF('A', 9, AF12)
710 #define SDIO_D2_PB1 \
711 	GD32_PINMUX_AF('B', 1, AF12)
712 #define SDIO_D2_PC10 \
713 	GD32_PINMUX_AF('C', 10, AF12)
714 
715 /* SDIO_D3 */
716 #define SDIO_D3_PC11 \
717 	GD32_PINMUX_AF('C', 11, AF12)
718 
719 /* SDIO_D4 */
720 #define SDIO_D4_PB8 \
721 	GD32_PINMUX_AF('B', 8, AF12)
722 
723 /* SDIO_D5 */
724 #define SDIO_D5_PB9 \
725 	GD32_PINMUX_AF('B', 9, AF12)
726 
727 /* SDIO_D6 */
728 #define SDIO_D6_PC6 \
729 	GD32_PINMUX_AF('C', 6, AF12)
730 
731 /* SDIO_D7 */
732 #define SDIO_D7_PB10 \
733 	GD32_PINMUX_AF('B', 10, AF12)
734 #define SDIO_D7_PC7 \
735 	GD32_PINMUX_AF('C', 7, AF12)
736 
737 /* SPI0_MISO */
738 #define SPI0_MISO_PA6 \
739 	GD32_PINMUX_AF('A', 6, AF5)
740 #define SPI0_MISO_PB4 \
741 	GD32_PINMUX_AF('B', 4, AF5)
742 
743 /* SPI0_MOSI */
744 #define SPI0_MOSI_PA7 \
745 	GD32_PINMUX_AF('A', 7, AF5)
746 #define SPI0_MOSI_PB5 \
747 	GD32_PINMUX_AF('B', 5, AF5)
748 
749 /* SPI0_NSS */
750 #define SPI0_NSS_PA4 \
751 	GD32_PINMUX_AF('A', 4, AF5)
752 #define SPI0_NSS_PA15 \
753 	GD32_PINMUX_AF('A', 15, AF5)
754 
755 /* SPI0_SCK */
756 #define SPI0_SCK_PA5 \
757 	GD32_PINMUX_AF('A', 5, AF5)
758 #define SPI0_SCK_PB3 \
759 	GD32_PINMUX_AF('B', 3, AF5)
760 
761 /* SPI1_MISO */
762 #define SPI1_MISO_PB14 \
763 	GD32_PINMUX_AF('B', 14, AF5)
764 #define SPI1_MISO_PC2 \
765 	GD32_PINMUX_AF('C', 2, AF5)
766 
767 /* SPI1_MOSI */
768 #define SPI1_MOSI_PB15 \
769 	GD32_PINMUX_AF('B', 15, AF5)
770 #define SPI1_MOSI_PC1 \
771 	GD32_PINMUX_AF('C', 1, AF7)
772 #define SPI1_MOSI_PC3 \
773 	GD32_PINMUX_AF('C', 3, AF5)
774 
775 /* SPI1_NSS */
776 #define SPI1_NSS_PB9 \
777 	GD32_PINMUX_AF('B', 9, AF5)
778 #define SPI1_NSS_PB12 \
779 	GD32_PINMUX_AF('B', 12, AF5)
780 
781 /* SPI1_SCK */
782 #define SPI1_SCK_PA9 \
783 	GD32_PINMUX_AF('A', 9, AF5)
784 #define SPI1_SCK_PB10 \
785 	GD32_PINMUX_AF('B', 10, AF5)
786 #define SPI1_SCK_PB13 \
787 	GD32_PINMUX_AF('B', 13, AF5)
788 #define SPI1_SCK_PC7 \
789 	GD32_PINMUX_AF('C', 7, AF5)
790 
791 /* SPI2_MISO */
792 #define SPI2_MISO_PB4 \
793 	GD32_PINMUX_AF('B', 4, AF6)
794 #define SPI2_MISO_PC11 \
795 	GD32_PINMUX_AF('C', 11, AF6)
796 
797 /* SPI2_MOSI */
798 #define SPI2_MOSI_PB0 \
799 	GD32_PINMUX_AF('B', 0, AF7)
800 #define SPI2_MOSI_PB2 \
801 	GD32_PINMUX_AF('B', 2, AF7)
802 #define SPI2_MOSI_PB5 \
803 	GD32_PINMUX_AF('B', 5, AF6)
804 #define SPI2_MOSI_PC1 \
805 	GD32_PINMUX_AF('C', 1, AF5)
806 #define SPI2_MOSI_PC12 \
807 	GD32_PINMUX_AF('C', 12, AF6)
808 
809 /* SPI2_NSS */
810 #define SPI2_NSS_PA4 \
811 	GD32_PINMUX_AF('A', 4, AF6)
812 #define SPI2_NSS_PA15 \
813 	GD32_PINMUX_AF('A', 15, AF6)
814 
815 /* SPI2_SCK */
816 #define SPI2_SCK_PB3 \
817 	GD32_PINMUX_AF('B', 3, AF6)
818 #define SPI2_SCK_PC10 \
819 	GD32_PINMUX_AF('C', 10, AF6)
820 
821 /* SWCLK */
822 #define SWCLK_PA14 \
823 	GD32_PINMUX_AF('A', 14, AF0)
824 
825 /* SWDIO */
826 #define SWDIO_PA13 \
827 	GD32_PINMUX_AF('A', 13, AF0)
828 
829 /* TIMER0_BRKIN */
830 #define TIMER0_BRKIN_PA6 \
831 	GD32_PINMUX_AF('A', 6, AF1)
832 #define TIMER0_BRKIN_PB12 \
833 	GD32_PINMUX_AF('B', 12, AF1)
834 
835 /* TIMER0_CH0 */
836 #define TIMER0_CH0_PA8 \
837 	GD32_PINMUX_AF('A', 8, AF1)
838 
839 /* TIMER0_CH0_ON */
840 #define TIMER0_CH0_ON_PA7 \
841 	GD32_PINMUX_AF('A', 7, AF1)
842 #define TIMER0_CH0_ON_PB13 \
843 	GD32_PINMUX_AF('B', 13, AF1)
844 
845 /* TIMER0_CH1 */
846 #define TIMER0_CH1_PA9 \
847 	GD32_PINMUX_AF('A', 9, AF1)
848 
849 /* TIMER0_CH1_ON */
850 #define TIMER0_CH1_ON_PB0 \
851 	GD32_PINMUX_AF('B', 0, AF1)
852 #define TIMER0_CH1_ON_PB14 \
853 	GD32_PINMUX_AF('B', 14, AF1)
854 
855 /* TIMER0_CH2 */
856 #define TIMER0_CH2_PA10 \
857 	GD32_PINMUX_AF('A', 10, AF1)
858 
859 /* TIMER0_CH2_ON */
860 #define TIMER0_CH2_ON_PB1 \
861 	GD32_PINMUX_AF('B', 1, AF1)
862 #define TIMER0_CH2_ON_PB15 \
863 	GD32_PINMUX_AF('B', 15, AF1)
864 
865 /* TIMER0_CH3 */
866 #define TIMER0_CH3_PA11 \
867 	GD32_PINMUX_AF('A', 11, AF1)
868 
869 /* TIMER0_ETI */
870 #define TIMER0_ETI_PA12 \
871 	GD32_PINMUX_AF('A', 12, AF1)
872 
873 /* TIMER10_CH0 */
874 #define TIMER10_CH0_PB9 \
875 	GD32_PINMUX_AF('B', 9, AF3)
876 
877 /* TIMER11_CH0 */
878 #define TIMER11_CH0_PB14 \
879 	GD32_PINMUX_AF('B', 14, AF9)
880 
881 /* TIMER11_CH1 */
882 #define TIMER11_CH1_PB15 \
883 	GD32_PINMUX_AF('B', 15, AF9)
884 
885 /* TIMER12_CH0 */
886 #define TIMER12_CH0_PA6 \
887 	GD32_PINMUX_AF('A', 6, AF9)
888 
889 /* TIMER13_CH0 */
890 #define TIMER13_CH0_PA7 \
891 	GD32_PINMUX_AF('A', 7, AF9)
892 
893 /* TIMER1_CH0 */
894 #define TIMER1_CH0_PA0 \
895 	GD32_PINMUX_AF('A', 0, AF1)
896 #define TIMER1_CH0_PA5 \
897 	GD32_PINMUX_AF('A', 5, AF1)
898 #define TIMER1_CH0_PA15 \
899 	GD32_PINMUX_AF('A', 15, AF1)
900 #define TIMER1_CH0_PB8 \
901 	GD32_PINMUX_AF('B', 8, AF1)
902 
903 /* TIMER1_CH1 */
904 #define TIMER1_CH1_PA1 \
905 	GD32_PINMUX_AF('A', 1, AF1)
906 #define TIMER1_CH1_PB3 \
907 	GD32_PINMUX_AF('B', 3, AF1)
908 #define TIMER1_CH1_PB9 \
909 	GD32_PINMUX_AF('B', 9, AF1)
910 
911 /* TIMER1_CH2 */
912 #define TIMER1_CH2_PA2 \
913 	GD32_PINMUX_AF('A', 2, AF1)
914 #define TIMER1_CH2_PB10 \
915 	GD32_PINMUX_AF('B', 10, AF1)
916 
917 /* TIMER1_CH3 */
918 #define TIMER1_CH3_PA3 \
919 	GD32_PINMUX_AF('A', 3, AF1)
920 #define TIMER1_CH3_PB2 \
921 	GD32_PINMUX_AF('B', 2, AF1)
922 #define TIMER1_CH3_PB11 \
923 	GD32_PINMUX_AF('B', 11, AF1)
924 
925 /* TIMER1_ETI */
926 #define TIMER1_ETI_PA0 \
927 	GD32_PINMUX_AF('A', 0, AF1)
928 #define TIMER1_ETI_PA5 \
929 	GD32_PINMUX_AF('A', 5, AF1)
930 #define TIMER1_ETI_PA15 \
931 	GD32_PINMUX_AF('A', 15, AF1)
932 #define TIMER1_ETI_PB8 \
933 	GD32_PINMUX_AF('B', 8, AF1)
934 
935 /* TIMER2_CH0 */
936 #define TIMER2_CH0_PA6 \
937 	GD32_PINMUX_AF('A', 6, AF2)
938 #define TIMER2_CH0_PB4 \
939 	GD32_PINMUX_AF('B', 4, AF2)
940 #define TIMER2_CH0_PC6 \
941 	GD32_PINMUX_AF('C', 6, AF2)
942 
943 /* TIMER2_CH1 */
944 #define TIMER2_CH1_PA7 \
945 	GD32_PINMUX_AF('A', 7, AF2)
946 #define TIMER2_CH1_PB5 \
947 	GD32_PINMUX_AF('B', 5, AF2)
948 #define TIMER2_CH1_PC7 \
949 	GD32_PINMUX_AF('C', 7, AF2)
950 
951 /* TIMER2_CH2 */
952 #define TIMER2_CH2_PB0 \
953 	GD32_PINMUX_AF('B', 0, AF2)
954 #define TIMER2_CH2_PC8 \
955 	GD32_PINMUX_AF('C', 8, AF2)
956 
957 /* TIMER2_CH3 */
958 #define TIMER2_CH3_PB1 \
959 	GD32_PINMUX_AF('B', 1, AF2)
960 #define TIMER2_CH3_PC9 \
961 	GD32_PINMUX_AF('C', 9, AF2)
962 
963 /* TIMER2_ETI */
964 #define TIMER2_ETI_PD2 \
965 	GD32_PINMUX_AF('D', 2, AF2)
966 
967 /* TIMER3_CH0 */
968 #define TIMER3_CH0_PB6 \
969 	GD32_PINMUX_AF('B', 6, AF2)
970 
971 /* TIMER3_CH1 */
972 #define TIMER3_CH1_PB7 \
973 	GD32_PINMUX_AF('B', 7, AF2)
974 
975 /* TIMER3_CH2 */
976 #define TIMER3_CH2_PB8 \
977 	GD32_PINMUX_AF('B', 8, AF2)
978 
979 /* TIMER3_CH3 */
980 #define TIMER3_CH3_PB9 \
981 	GD32_PINMUX_AF('B', 9, AF2)
982 
983 /* TIMER4_CH0 */
984 #define TIMER4_CH0_PA0 \
985 	GD32_PINMUX_AF('A', 0, AF2)
986 
987 /* TIMER4_CH1 */
988 #define TIMER4_CH1_PA1 \
989 	GD32_PINMUX_AF('A', 1, AF2)
990 
991 /* TIMER4_CH2 */
992 #define TIMER4_CH2_PA2 \
993 	GD32_PINMUX_AF('A', 2, AF2)
994 
995 /* TIMER4_CH3 */
996 #define TIMER4_CH3_PA3 \
997 	GD32_PINMUX_AF('A', 3, AF2)
998 
999 /* TIMER7_BRKIN */
1000 #define TIMER7_BRKIN_PA6 \
1001 	GD32_PINMUX_AF('A', 6, AF3)
1002 
1003 /* TIMER7_CH0 */
1004 #define TIMER7_CH0_PC6 \
1005 	GD32_PINMUX_AF('C', 6, AF3)
1006 
1007 /* TIMER7_CH0_ON */
1008 #define TIMER7_CH0_ON_PA5 \
1009 	GD32_PINMUX_AF('A', 5, AF3)
1010 #define TIMER7_CH0_ON_PA7 \
1011 	GD32_PINMUX_AF('A', 7, AF3)
1012 
1013 /* TIMER7_CH1 */
1014 #define TIMER7_CH1_PC7 \
1015 	GD32_PINMUX_AF('C', 7, AF3)
1016 
1017 /* TIMER7_CH1_ON */
1018 #define TIMER7_CH1_ON_PB0 \
1019 	GD32_PINMUX_AF('B', 0, AF3)
1020 #define TIMER7_CH1_ON_PB14 \
1021 	GD32_PINMUX_AF('B', 14, AF3)
1022 
1023 /* TIMER7_CH2 */
1024 #define TIMER7_CH2_PC8 \
1025 	GD32_PINMUX_AF('C', 8, AF3)
1026 
1027 /* TIMER7_CH2_ON */
1028 #define TIMER7_CH2_ON_PB1 \
1029 	GD32_PINMUX_AF('B', 1, AF3)
1030 #define TIMER7_CH2_ON_PB15 \
1031 	GD32_PINMUX_AF('B', 15, AF3)
1032 
1033 /* TIMER7_CH3 */
1034 #define TIMER7_CH3_PC9 \
1035 	GD32_PINMUX_AF('C', 9, AF3)
1036 
1037 /* TIMER7_ETI */
1038 #define TIMER7_ETI_PA0 \
1039 	GD32_PINMUX_AF('A', 0, AF3)
1040 
1041 /* TIMER8_CH0 */
1042 #define TIMER8_CH0_PA2 \
1043 	GD32_PINMUX_AF('A', 2, AF3)
1044 
1045 /* TIMER8_CH1 */
1046 #define TIMER8_CH1_PA3 \
1047 	GD32_PINMUX_AF('A', 3, AF3)
1048 
1049 /* TIMER9_CH0 */
1050 #define TIMER9_CH0_PB8 \
1051 	GD32_PINMUX_AF('B', 8, AF3)
1052 
1053 /* TRACED0 */
1054 #define TRACED0_PC8 \
1055 	GD32_PINMUX_AF('C', 8, AF0)
1056 
1057 /* TRACESWO */
1058 #define TRACESWO_PB3 \
1059 	GD32_PINMUX_AF('B', 3, AF0)
1060 
1061 /* UART3_RX */
1062 #define UART3_RX_PA1 \
1063 	GD32_PINMUX_AF('A', 1, AF8)
1064 #define UART3_RX_PC11 \
1065 	GD32_PINMUX_AF('C', 11, AF8)
1066 
1067 /* UART3_TX */
1068 #define UART3_TX_PA0 \
1069 	GD32_PINMUX_AF('A', 0, AF8)
1070 #define UART3_TX_PC10 \
1071 	GD32_PINMUX_AF('C', 10, AF8)
1072 
1073 /* UART4_RX */
1074 #define UART4_RX_PD2 \
1075 	GD32_PINMUX_AF('D', 2, AF8)
1076 
1077 /* UART4_TX */
1078 #define UART4_TX_PC12 \
1079 	GD32_PINMUX_AF('C', 12, AF8)
1080 
1081 /* USART0_CK */
1082 #define USART0_CK_PA8 \
1083 	GD32_PINMUX_AF('A', 8, AF7)
1084 
1085 /* USART0_CTS */
1086 #define USART0_CTS_PA11 \
1087 	GD32_PINMUX_AF('A', 11, AF7)
1088 
1089 /* USART0_RTS */
1090 #define USART0_RTS_PA12 \
1091 	GD32_PINMUX_AF('A', 12, AF7)
1092 
1093 /* USART0_RX */
1094 #define USART0_RX_PA10 \
1095 	GD32_PINMUX_AF('A', 10, AF7)
1096 #define USART0_RX_PB3 \
1097 	GD32_PINMUX_AF('B', 3, AF7)
1098 #define USART0_RX_PB7 \
1099 	GD32_PINMUX_AF('B', 7, AF7)
1100 
1101 /* USART0_TX */
1102 #define USART0_TX_PA9 \
1103 	GD32_PINMUX_AF('A', 9, AF7)
1104 #define USART0_TX_PA15 \
1105 	GD32_PINMUX_AF('A', 15, AF7)
1106 #define USART0_TX_PB6 \
1107 	GD32_PINMUX_AF('B', 6, AF7)
1108 
1109 /* USART1_CK */
1110 #define USART1_CK_PA4 \
1111 	GD32_PINMUX_AF('A', 4, AF7)
1112 
1113 /* USART1_CTS */
1114 #define USART1_CTS_PA0 \
1115 	GD32_PINMUX_AF('A', 0, AF7)
1116 
1117 /* USART1_RTS */
1118 #define USART1_RTS_PA1 \
1119 	GD32_PINMUX_AF('A', 1, AF7)
1120 
1121 /* USART1_RX */
1122 #define USART1_RX_PA3 \
1123 	GD32_PINMUX_AF('A', 3, AF7)
1124 
1125 /* USART1_TX */
1126 #define USART1_TX_PA2 \
1127 	GD32_PINMUX_AF('A', 2, AF7)
1128 
1129 /* USART2_CK */
1130 #define USART2_CK_PB12 \
1131 	GD32_PINMUX_AF('B', 12, AF7)
1132 #define USART2_CK_PC12 \
1133 	GD32_PINMUX_AF('C', 12, AF7)
1134 
1135 /* USART2_CTS */
1136 #define USART2_CTS_PB13 \
1137 	GD32_PINMUX_AF('B', 13, AF7)
1138 
1139 /* USART2_RTS */
1140 #define USART2_RTS_PB14 \
1141 	GD32_PINMUX_AF('B', 14, AF7)
1142 
1143 /* USART2_RX */
1144 #define USART2_RX_PB11 \
1145 	GD32_PINMUX_AF('B', 11, AF7)
1146 #define USART2_RX_PC5 \
1147 	GD32_PINMUX_AF('C', 5, AF7)
1148 #define USART2_RX_PC11 \
1149 	GD32_PINMUX_AF('C', 11, AF7)
1150 
1151 /* USART2_TX */
1152 #define USART2_TX_PB10 \
1153 	GD32_PINMUX_AF('B', 10, AF7)
1154 #define USART2_TX_PC10 \
1155 	GD32_PINMUX_AF('C', 10, AF7)
1156 
1157 /* USART5_CK */
1158 #define USART5_CK_PC8 \
1159 	GD32_PINMUX_AF('C', 8, AF8)
1160 
1161 /* USART5_RX */
1162 #define USART5_RX_PA12 \
1163 	GD32_PINMUX_AF('A', 12, AF8)
1164 #define USART5_RX_PC7 \
1165 	GD32_PINMUX_AF('C', 7, AF8)
1166 
1167 /* USART5_TX */
1168 #define USART5_TX_PA11 \
1169 	GD32_PINMUX_AF('A', 11, AF8)
1170 #define USART5_TX_PC6 \
1171 	GD32_PINMUX_AF('C', 6, AF8)
1172 
1173 /* USBFS_DM */
1174 #define USBFS_DM_PA11 \
1175 	GD32_PINMUX_AF('A', 11, AF10)
1176 
1177 /* USBFS_DP */
1178 #define USBFS_DP_PA12 \
1179 	GD32_PINMUX_AF('A', 12, AF10)
1180 
1181 /* USBFS_ID */
1182 #define USBFS_ID_PA10 \
1183 	GD32_PINMUX_AF('A', 10, AF10)
1184 
1185 /* USBFS_SOF */
1186 #define USBFS_SOF_PA8 \
1187 	GD32_PINMUX_AF('A', 8, AF10)
1188 
1189 /* USBHS_DM */
1190 #define USBHS_DM_PB14 \
1191 	GD32_PINMUX_AF('B', 14, AF12)
1192 
1193 /* USBHS_DP */
1194 #define USBHS_DP_PB15 \
1195 	GD32_PINMUX_AF('B', 15, AF12)
1196 
1197 /* USBHS_ID */
1198 #define USBHS_ID_PB12 \
1199 	GD32_PINMUX_AF('B', 12, AF12)
1200 
1201 /* USBHS_SOF */
1202 #define USBHS_SOF_PA4 \
1203 	GD32_PINMUX_AF('A', 4, AF12)
1204 
1205 /* USBHS_ULPI_CK */
1206 #define USBHS_ULPI_CK_PA5 \
1207 	GD32_PINMUX_AF('A', 5, AF10)
1208 
1209 /* USBHS_ULPI_D0 */
1210 #define USBHS_ULPI_D0_PA3 \
1211 	GD32_PINMUX_AF('A', 3, AF10)
1212 
1213 /* USBHS_ULPI_D1 */
1214 #define USBHS_ULPI_D1_PB0 \
1215 	GD32_PINMUX_AF('B', 0, AF10)
1216 
1217 /* USBHS_ULPI_D2 */
1218 #define USBHS_ULPI_D2_PB1 \
1219 	GD32_PINMUX_AF('B', 1, AF10)
1220 
1221 /* USBHS_ULPI_D3 */
1222 #define USBHS_ULPI_D3_PB10 \
1223 	GD32_PINMUX_AF('B', 10, AF10)
1224 
1225 /* USBHS_ULPI_D4 */
1226 #define USBHS_ULPI_D4_PB2 \
1227 	GD32_PINMUX_AF('B', 2, AF10)
1228 #define USBHS_ULPI_D4_PB11 \
1229 	GD32_PINMUX_AF('B', 11, AF10)
1230 
1231 /* USBHS_ULPI_D5 */
1232 #define USBHS_ULPI_D5_PB12 \
1233 	GD32_PINMUX_AF('B', 12, AF10)
1234 
1235 /* USBHS_ULPI_D6 */
1236 #define USBHS_ULPI_D6_PB13 \
1237 	GD32_PINMUX_AF('B', 13, AF10)
1238 
1239 /* USBHS_ULPI_D7 */
1240 #define USBHS_ULPI_D7_PB5 \
1241 	GD32_PINMUX_AF('B', 5, AF10)
1242 
1243 /* USBHS_ULPI_DIR */
1244 #define USBHS_ULPI_DIR_PC2 \
1245 	GD32_PINMUX_AF('C', 2, AF10)
1246 
1247 /* USBHS_ULPI_NXT */
1248 #define USBHS_ULPI_NXT_PC3 \
1249 	GD32_PINMUX_AF('C', 3, AF10)
1250 
1251 /* USBHS_ULPI_STP */
1252 #define USBHS_ULPI_STP_PC0 \
1253 	GD32_PINMUX_AF('C', 0, AF10)
1254