1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC0_IN0 */
10 #define ADC0_IN0_PC11 \
11 	GD32_PINMUX_AF('C', 11, ANALOG)
12 
13 /* ADC0_IN1 */
14 #define ADC0_IN1_PC10 \
15 	GD32_PINMUX_AF('C', 10, ANALOG)
16 
17 /* ADC0_IN10 */
18 #define ADC0_IN10_PA4 \
19 	GD32_PINMUX_AF('A', 4, ANALOG)
20 
21 /* ADC0_IN11 */
22 #define ADC0_IN11_PA3 \
23 	GD32_PINMUX_AF('A', 3, ANALOG)
24 
25 /* ADC0_IN3 */
26 #define ADC0_IN3_PD9 \
27 	GD32_PINMUX_AF('D', 9, ANALOG)
28 
29 /* ADC0_IN4 */
30 #define ADC0_IN4_PB14 \
31 	GD32_PINMUX_AF('B', 14, ANALOG)
32 
33 /* ADC0_IN5 */
34 #define ADC0_IN5_PB13 \
35 	GD32_PINMUX_AF('B', 13, ANALOG)
36 
37 /* ADC0_IN6 */
38 #define ADC0_IN6_PE14 \
39 	GD32_PINMUX_AF('E', 14, ANALOG)
40 
41 /* ADC0_IN7 */
42 #define ADC0_IN7_PE13 \
43 	GD32_PINMUX_AF('E', 13, ANALOG)
44 
45 /* ADC1_IN0 */
46 #define ADC1_IN0_PA11 \
47 	GD32_PINMUX_AF('A', 11, ANALOG)
48 
49 /* ADC1_IN1 */
50 #define ADC1_IN1_PA10 \
51 	GD32_PINMUX_AF('A', 10, ANALOG)
52 
53 /* ADC1_IN14 */
54 #define ADC1_IN14_PB14 \
55 	GD32_PINMUX_AF('B', 14, ANALOG)
56 
57 /* ADC1_IN15 */
58 #define ADC1_IN15_PB13 \
59 	GD32_PINMUX_AF('B', 13, ANALOG)
60 
61 /* ADC1_IN3 */
62 #define ADC1_IN3_PA8 \
63 	GD32_PINMUX_AF('A', 8, ANALOG)
64 
65 /* ANALOG */
66 #define ANALOG_PA0 \
67 	GD32_PINMUX_AF('A', 0, ANALOG)
68 #define ANALOG_PA1 \
69 	GD32_PINMUX_AF('A', 1, ANALOG)
70 #define ANALOG_PA2 \
71 	GD32_PINMUX_AF('A', 2, ANALOG)
72 #define ANALOG_PA3 \
73 	GD32_PINMUX_AF('A', 3, ANALOG)
74 #define ANALOG_PA4 \
75 	GD32_PINMUX_AF('A', 4, ANALOG)
76 #define ANALOG_PA5 \
77 	GD32_PINMUX_AF('A', 5, ANALOG)
78 #define ANALOG_PA6 \
79 	GD32_PINMUX_AF('A', 6, ANALOG)
80 #define ANALOG_PA7 \
81 	GD32_PINMUX_AF('A', 7, ANALOG)
82 #define ANALOG_PA8 \
83 	GD32_PINMUX_AF('A', 8, ANALOG)
84 #define ANALOG_PA10 \
85 	GD32_PINMUX_AF('A', 10, ANALOG)
86 #define ANALOG_PA11 \
87 	GD32_PINMUX_AF('A', 11, ANALOG)
88 #define ANALOG_PB3 \
89 	GD32_PINMUX_AF('B', 3, ANALOG)
90 #define ANALOG_PB4 \
91 	GD32_PINMUX_AF('B', 4, ANALOG)
92 #define ANALOG_PB7 \
93 	GD32_PINMUX_AF('B', 7, ANALOG)
94 #define ANALOG_PB8 \
95 	GD32_PINMUX_AF('B', 8, ANALOG)
96 #define ANALOG_PB9 \
97 	GD32_PINMUX_AF('B', 9, ANALOG)
98 #define ANALOG_PB13 \
99 	GD32_PINMUX_AF('B', 13, ANALOG)
100 #define ANALOG_PB14 \
101 	GD32_PINMUX_AF('B', 14, ANALOG)
102 #define ANALOG_PC0 \
103 	GD32_PINMUX_AF('C', 0, ANALOG)
104 #define ANALOG_PC10 \
105 	GD32_PINMUX_AF('C', 10, ANALOG)
106 #define ANALOG_PC11 \
107 	GD32_PINMUX_AF('C', 11, ANALOG)
108 #define ANALOG_PC15 \
109 	GD32_PINMUX_AF('C', 15, ANALOG)
110 #define ANALOG_PD9 \
111 	GD32_PINMUX_AF('D', 9, ANALOG)
112 #define ANALOG_PE13 \
113 	GD32_PINMUX_AF('E', 13, ANALOG)
114 #define ANALOG_PE14 \
115 	GD32_PINMUX_AF('E', 14, ANALOG)
116 #define ANALOG_PF0 \
117 	GD32_PINMUX_AF('F', 0, ANALOG)
118 #define ANALOG_PF5 \
119 	GD32_PINMUX_AF('F', 5, ANALOG)
120 #define ANALOG_PF6 \
121 	GD32_PINMUX_AF('F', 6, ANALOG)
122 #define ANALOG_PF7 \
123 	GD32_PINMUX_AF('F', 7, ANALOG)
124 
125 /* CAN0_RX */
126 #define CAN0_RX_PA4 \
127 	GD32_PINMUX_AF('A', 4, AF6)
128 #define CAN0_RX_PB14 \
129 	GD32_PINMUX_AF('B', 14, AF6)
130 #define CAN0_RX_PF0 \
131 	GD32_PINMUX_AF('F', 0, AF6)
132 
133 /* CAN0_TX */
134 #define CAN0_TX_PA3 \
135 	GD32_PINMUX_AF('A', 3, AF6)
136 #define CAN0_TX_PB13 \
137 	GD32_PINMUX_AF('B', 13, AF6)
138 #define CAN0_TX_PC15 \
139 	GD32_PINMUX_AF('C', 15, AF6)
140 
141 /* CK_OUT0 */
142 #define CK_OUT0_PA1 \
143 	GD32_PINMUX_AF('A', 1, AF0)
144 
145 /* CMP_OUT */
146 #define CMP_OUT_PB9 \
147 	GD32_PINMUX_AF('B', 9, AF7)
148 
149 /* DAC_OUT */
150 #define DAC_OUT_PA7 \
151 	GD32_PINMUX_AF('A', 7, ANALOG)
152 
153 /* EVENTOUT */
154 #define EVENTOUT_PA0 \
155 	GD32_PINMUX_AF('A', 0, AF9)
156 #define EVENTOUT_PA1 \
157 	GD32_PINMUX_AF('A', 1, AF9)
158 #define EVENTOUT_PA2 \
159 	GD32_PINMUX_AF('A', 2, AF9)
160 #define EVENTOUT_PA3 \
161 	GD32_PINMUX_AF('A', 3, AF9)
162 #define EVENTOUT_PA4 \
163 	GD32_PINMUX_AF('A', 4, AF9)
164 #define EVENTOUT_PA5 \
165 	GD32_PINMUX_AF('A', 5, AF9)
166 #define EVENTOUT_PA7 \
167 	GD32_PINMUX_AF('A', 7, AF9)
168 #define EVENTOUT_PA8 \
169 	GD32_PINMUX_AF('A', 8, AF9)
170 #define EVENTOUT_PA10 \
171 	GD32_PINMUX_AF('A', 10, AF9)
172 #define EVENTOUT_PA11 \
173 	GD32_PINMUX_AF('A', 11, AF9)
174 #define EVENTOUT_PB3 \
175 	GD32_PINMUX_AF('B', 3, AF9)
176 #define EVENTOUT_PB4 \
177 	GD32_PINMUX_AF('B', 4, AF9)
178 #define EVENTOUT_PB7 \
179 	GD32_PINMUX_AF('B', 7, AF9)
180 #define EVENTOUT_PB8 \
181 	GD32_PINMUX_AF('B', 8, AF9)
182 #define EVENTOUT_PB9 \
183 	GD32_PINMUX_AF('B', 9, AF9)
184 #define EVENTOUT_PB13 \
185 	GD32_PINMUX_AF('B', 13, AF9)
186 #define EVENTOUT_PB14 \
187 	GD32_PINMUX_AF('B', 14, AF9)
188 #define EVENTOUT_PC0 \
189 	GD32_PINMUX_AF('C', 0, AF9)
190 #define EVENTOUT_PC10 \
191 	GD32_PINMUX_AF('C', 10, AF9)
192 #define EVENTOUT_PC11 \
193 	GD32_PINMUX_AF('C', 11, AF9)
194 #define EVENTOUT_PC15 \
195 	GD32_PINMUX_AF('C', 15, AF9)
196 #define EVENTOUT_PD9 \
197 	GD32_PINMUX_AF('D', 9, AF9)
198 #define EVENTOUT_PE13 \
199 	GD32_PINMUX_AF('E', 13, AF9)
200 #define EVENTOUT_PE14 \
201 	GD32_PINMUX_AF('E', 14, AF9)
202 #define EVENTOUT_PF0 \
203 	GD32_PINMUX_AF('F', 0, AF9)
204 #define EVENTOUT_PF5 \
205 	GD32_PINMUX_AF('F', 5, AF9)
206 #define EVENTOUT_PF6 \
207 	GD32_PINMUX_AF('F', 6, AF9)
208 #define EVENTOUT_PF7 \
209 	GD32_PINMUX_AF('F', 7, AF9)
210 
211 /* I2C0_SCL */
212 #define I2C0_SCL_PA10 \
213 	GD32_PINMUX_AF('A', 10, AF3)
214 #define I2C0_SCL_PC11 \
215 	GD32_PINMUX_AF('C', 11, AF3)
216 #define I2C0_SCL_PF6 \
217 	GD32_PINMUX_AF('F', 6, AF3)
218 
219 /* I2C0_SDA */
220 #define I2C0_SDA_PA11 \
221 	GD32_PINMUX_AF('A', 11, AF3)
222 #define I2C0_SDA_PC10 \
223 	GD32_PINMUX_AF('C', 10, AF3)
224 #define I2C0_SDA_PF7 \
225 	GD32_PINMUX_AF('F', 7, AF3)
226 
227 /* I2C1_SCL */
228 #define I2C1_SCL_PB7 \
229 	GD32_PINMUX_AF('B', 7, AF5)
230 
231 /* I2C1_SDA */
232 #define I2C1_SDA_PB8 \
233 	GD32_PINMUX_AF('B', 8, AF5)
234 
235 /* I2C1_SMBA */
236 #define I2C1_SMBA_PB9 \
237 	GD32_PINMUX_AF('B', 9, AF5)
238 
239 /* I2S1_WS */
240 #define I2S1_WS_PA8 \
241 	GD32_PINMUX_AF('A', 8, AF4)
242 
243 /* JTCK */
244 #define JTCK_PB8 \
245 	GD32_PINMUX_AF('B', 8, AF0)
246 
247 /* JTDI */
248 #define JTDI_PB7 \
249 	GD32_PINMUX_AF('B', 7, AF0)
250 
251 /* JTDO */
252 #define JTDO_PB4 \
253 	GD32_PINMUX_AF('B', 4, AF0)
254 
255 /* JTMS */
256 #define JTMS_PB9 \
257 	GD32_PINMUX_AF('B', 9, AF0)
258 
259 /* MFCOM_D0 */
260 #define MFCOM_D0_PB4 \
261 	GD32_PINMUX_AF('B', 4, AF6)
262 
263 /* MFCOM_D1 */
264 #define MFCOM_D1_PB3 \
265 	GD32_PINMUX_AF('B', 3, AF6)
266 
267 /* MFCOM_D2 */
268 #define MFCOM_D2_PC11 \
269 	GD32_PINMUX_AF('C', 11, AF6)
270 
271 /* MFCOM_D3 */
272 #define MFCOM_D3_PC10 \
273 	GD32_PINMUX_AF('C', 10, AF6)
274 
275 /* MFCOM_D4 */
276 #define MFCOM_D4_PA11 \
277 	GD32_PINMUX_AF('A', 11, AF6)
278 
279 /* MFCOM_D5 */
280 #define MFCOM_D5_PA8 \
281 	GD32_PINMUX_AF('A', 8, AF6)
282 #define MFCOM_D5_PA10 \
283 	GD32_PINMUX_AF('A', 10, AF6)
284 
285 /* MFCOM_D6 */
286 #define MFCOM_D6_PF0 \
287 	GD32_PINMUX_AF('F', 0, AF7)
288 
289 /* MFCOM_D7 */
290 #define MFCOM_D7_PA8 \
291 	GD32_PINMUX_AF('A', 8, AF5)
292 #define MFCOM_D7_PC15 \
293 	GD32_PINMUX_AF('C', 15, AF7)
294 
295 /* NJTRST */
296 #define NJTRST_PB3 \
297 	GD32_PINMUX_AF('B', 3, AF0)
298 
299 /* SPI0_IO2 */
300 #define SPI0_IO2_PB3 \
301 	GD32_PINMUX_AF('B', 3, AF4)
302 
303 /* SPI0_IO3 */
304 #define SPI0_IO3_PB4 \
305 	GD32_PINMUX_AF('B', 4, AF4)
306 
307 /* SPI0_MISO */
308 #define SPI0_MISO_PE13 \
309 	GD32_PINMUX_AF('E', 13, AF4)
310 #define SPI0_MISO_PF5 \
311 	GD32_PINMUX_AF('F', 5, AF4)
312 
313 /* SPI0_MOSI */
314 #define SPI0_MOSI_PA2 \
315 	GD32_PINMUX_AF('A', 2, AF4)
316 #define SPI0_MOSI_PB13 \
317 	GD32_PINMUX_AF('B', 13, AF4)
318 
319 /* SPI0_NSS */
320 #define SPI0_NSS_PA1 \
321 	GD32_PINMUX_AF('A', 1, AF4)
322 #define SPI0_NSS_PB14 \
323 	GD32_PINMUX_AF('B', 14, AF3)
324 
325 /* SPI0_SCK */
326 #define SPI0_SCK_PC0 \
327 	GD32_PINMUX_AF('C', 0, AF4)
328 #define SPI0_SCK_PE14 \
329 	GD32_PINMUX_AF('E', 14, AF4)
330 
331 /* SPI1_NSS */
332 #define SPI1_NSS_PA8 \
333 	GD32_PINMUX_AF('A', 8, AF4)
334 
335 /* SWCLK */
336 #define SWCLK_PB8 \
337 	GD32_PINMUX_AF('B', 8, AF0)
338 
339 /* SWDIO */
340 #define SWDIO_PB9 \
341 	GD32_PINMUX_AF('B', 9, AF0)
342 
343 /* TIMER0_BRKIN0 */
344 #define TIMER0_BRKIN0_PA8 \
345 	GD32_PINMUX_AF('A', 8, AF1)
346 
347 /* TIMER0_BRKIN2 */
348 #define TIMER0_BRKIN2_PD9 \
349 	GD32_PINMUX_AF('D', 9, AF2)
350 
351 /* TIMER0_CH0 */
352 #define TIMER0_CH0_PC0 \
353 	GD32_PINMUX_AF('C', 0, AF1)
354 
355 /* TIMER0_CH1 */
356 #define TIMER0_CH1_PA4 \
357 	GD32_PINMUX_AF('A', 4, AF1)
358 
359 /* TIMER0_CH2 */
360 #define TIMER0_CH2_PA2 \
361 	GD32_PINMUX_AF('A', 2, AF1)
362 
363 /* TIMER0_CH3 */
364 #define TIMER0_CH3_PA0 \
365 	GD32_PINMUX_AF('A', 0, AF1)
366 
367 /* TIMER0_MCH0 */
368 #define TIMER0_MCH0_PF5 \
369 	GD32_PINMUX_AF('F', 5, AF1)
370 
371 /* TIMER0_MCH1 */
372 #define TIMER0_MCH1_PA3 \
373 	GD32_PINMUX_AF('A', 3, AF1)
374 
375 /* TIMER0_MCH2 */
376 #define TIMER0_MCH2_PA1 \
377 	GD32_PINMUX_AF('A', 1, AF1)
378 
379 /* TIMER19_BRKIN1 */
380 #define TIMER19_BRKIN1_PA7 \
381 	GD32_PINMUX_AF('A', 7, AF3)
382 
383 /* TIMER19_BRKIN2 */
384 #define TIMER19_BRKIN2_PA6 \
385 	GD32_PINMUX_AF('A', 6, AF2)
386 
387 /* TIMER19_BRKIN3 */
388 #define TIMER19_BRKIN3_PA5 \
389 	GD32_PINMUX_AF('A', 5, AF2)
390 
391 /* TIMER19_CH0 */
392 #define TIMER19_CH0_PB7 \
393 	GD32_PINMUX_AF('B', 7, AF1)
394 #define TIMER19_CH0_PC11 \
395 	GD32_PINMUX_AF('C', 11, AF2)
396 
397 /* TIMER19_CH1 */
398 #define TIMER19_CH1_PB7 \
399 	GD32_PINMUX_AF('B', 7, AF2)
400 #define TIMER19_CH1_PC15 \
401 	GD32_PINMUX_AF('C', 15, AF2)
402 #define TIMER19_CH1_PF0 \
403 	GD32_PINMUX_AF('F', 0, AF1)
404 
405 /* TIMER19_MCH0 */
406 #define TIMER19_MCH0_PC11 \
407 	GD32_PINMUX_AF('C', 11, AF1)
408 
409 /* TIMER19_MCH1 */
410 #define TIMER19_MCH1_PA7 \
411 	GD32_PINMUX_AF('A', 7, AF1)
412 #define TIMER19_MCH1_PC15 \
413 	GD32_PINMUX_AF('C', 15, AF1)
414 
415 /* TIMER1_CH1 */
416 #define TIMER1_CH1_PA7 \
417 	GD32_PINMUX_AF('A', 7, AF2)
418 
419 /* TIMER1_CH2 */
420 #define TIMER1_CH2_PB14 \
421 	GD32_PINMUX_AF('B', 14, AF1)
422 
423 /* TIMER1_CH3 */
424 #define TIMER1_CH3_PA3 \
425 	GD32_PINMUX_AF('A', 3, AF2)
426 
427 /* TIMER20_CH0 */
428 #define TIMER20_CH0_PA11 \
429 	GD32_PINMUX_AF('A', 11, AF1)
430 
431 /* TIMER20_MCH0 */
432 #define TIMER20_MCH0_PA10 \
433 	GD32_PINMUX_AF('A', 10, AF1)
434 
435 /* TIMER20_MCH2 */
436 #define TIMER20_MCH2_PA8 \
437 	GD32_PINMUX_AF('A', 8, AF2)
438 
439 /* TIMER7_CH0 */
440 #define TIMER7_CH0_PB8 \
441 	GD32_PINMUX_AF('B', 8, AF1)
442 #define TIMER7_CH0_PC10 \
443 	GD32_PINMUX_AF('C', 10, AF2)
444 #define TIMER7_CH0_PE13 \
445 	GD32_PINMUX_AF('E', 13, AF2)
446 #define TIMER7_CH0_PE14 \
447 	GD32_PINMUX_AF('E', 14, AF1)
448 
449 /* TIMER7_CH1 */
450 #define TIMER7_CH1_PB8 \
451 	GD32_PINMUX_AF('B', 8, AF2)
452 #define TIMER7_CH1_PE14 \
453 	GD32_PINMUX_AF('E', 14, AF2)
454 
455 /* TIMER7_CH2 */
456 #define TIMER7_CH2_PB4 \
457 	GD32_PINMUX_AF('B', 4, AF1)
458 
459 /* TIMER7_MCH0 */
460 #define TIMER7_MCH0_PC10 \
461 	GD32_PINMUX_AF('C', 10, AF1)
462 #define TIMER7_MCH0_PE13 \
463 	GD32_PINMUX_AF('E', 13, AF1)
464 
465 /* TIMER7_MCH2 */
466 #define TIMER7_MCH2_PB3 \
467 	GD32_PINMUX_AF('B', 3, AF1)
468 
469 /* TIMER_ETI0 */
470 #define TIMER_ETI0_PB13 \
471 	GD32_PINMUX_AF('B', 13, AF0)
472 
473 /* TIMER_ETI2 */
474 #define TIMER_ETI2_PC15 \
475 	GD32_PINMUX_AF('C', 15, AF0)
476 
477 /* TRIGSEL_IN0 */
478 #define TRIGSEL_IN0_PA1 \
479 	GD32_PINMUX_AF('A', 1, AF7)
480 
481 /* TRIGSEL_IN1 */
482 #define TRIGSEL_IN1_PA2 \
483 	GD32_PINMUX_AF('A', 2, AF7)
484 
485 /* TRIGSEL_IN13 */
486 #define TRIGSEL_IN13_PA11 \
487 	GD32_PINMUX_AF('A', 11, AF7)
488 
489 /* TRIGSEL_IN2 */
490 #define TRIGSEL_IN2_PE13 \
491 	GD32_PINMUX_AF('E', 13, AF7)
492 
493 /* TRIGSEL_IN3 */
494 #define TRIGSEL_IN3_PE14 \
495 	GD32_PINMUX_AF('E', 14, AF7)
496 
497 /* TRIGSEL_IN4 */
498 #define TRIGSEL_IN4_PA8 \
499 	GD32_PINMUX_AF('A', 8, AF7)
500 
501 /* TRIGSEL_IN7 */
502 #define TRIGSEL_IN7_PA7 \
503 	GD32_PINMUX_AF('A', 7, AF7)
504 
505 /* TRIGSEL_OUT0 */
506 #define TRIGSEL_OUT0_PC10 \
507 	GD32_PINMUX_AF('C', 10, AF7)
508 
509 /* TRIGSEL_OUT3 */
510 #define TRIGSEL_OUT3_PC11 \
511 	GD32_PINMUX_AF('C', 11, AF7)
512 
513 /* USART0_CTS */
514 #define USART0_CTS_PC11 \
515 	GD32_PINMUX_AF('C', 11, AF5)
516 
517 /* USART0_DE */
518 #define USART0_DE_PC10 \
519 	GD32_PINMUX_AF('C', 10, AF5)
520 
521 /* USART0_RTS */
522 #define USART0_RTS_PC10 \
523 	GD32_PINMUX_AF('C', 10, AF5)
524 
525 /* USART0_RX */
526 #define USART0_RX_PA4 \
527 	GD32_PINMUX_AF('A', 4, AF5)
528 #define USART0_RX_PA11 \
529 	GD32_PINMUX_AF('A', 11, AF5)
530 #define USART0_RX_PB14 \
531 	GD32_PINMUX_AF('B', 14, AF5)
532 
533 /* USART0_TX */
534 #define USART0_TX_PA3 \
535 	GD32_PINMUX_AF('A', 3, AF5)
536 #define USART0_TX_PA10 \
537 	GD32_PINMUX_AF('A', 10, AF5)
538 #define USART0_TX_PB13 \
539 	GD32_PINMUX_AF('B', 13, AF5)
540 
541 /* USART1_CTS */
542 #define USART1_CTS_PF5 \
543 	GD32_PINMUX_AF('F', 5, AF5)
544 
545 /* USART1_DE */
546 #define USART1_DE_PD9 \
547 	GD32_PINMUX_AF('D', 9, AF5)
548 
549 /* USART1_RTS */
550 #define USART1_RTS_PD9 \
551 	GD32_PINMUX_AF('D', 9, AF5)
552 
553 /* USART2_CK */
554 #define USART2_CK_PA7 \
555 	GD32_PINMUX_AF('A', 7, AF5)
556 
557 /* USART2_RX */
558 #define USART2_RX_PA6 \
559 	GD32_PINMUX_AF('A', 6, AF5)
560 
561 /* USART2_TX */
562 #define USART2_TX_PA5 \
563 	GD32_PINMUX_AF('A', 5, AF5)
564