Home
last modified time | relevance | path

Searched defs:adcx (Results 1 – 6 of 6) sorted by relevance

/hal_gigadevice-latest/gd32a50x/standard_peripheral/include/
Dgd32a50x_adc.h45 #define ADC_STAT(adcx) REG32((adcx) + 0x00000000U) /*!< ADC status register */ argument
46 #define ADC_CTL0(adcx) REG32((adcx) + 0x00000004U) /*!< ADC control register … argument
47 #define ADC_CTL1(adcx) REG32((adcx) + 0x00000008U) /*!< ADC control register … argument
48 #define ADC_SAMPT0(adcx) REG32((adcx) + 0x0000000CU) /*!< ADC sampling time reg… argument
49 #define ADC_SAMPT1(adcx) REG32((adcx) + 0x00000010U) /*!< ADC sampling time reg… argument
50 #define ADC_IOFF0(adcx) REG32((adcx) + 0x00000014U) /*!< ADC inserted channel … argument
51 #define ADC_IOFF1(adcx) REG32((adcx) + 0x00000018U) /*!< ADC inserted channel … argument
52 #define ADC_IOFF2(adcx) REG32((adcx) + 0x0000001CU) /*!< ADC inserted channel … argument
53 #define ADC_IOFF3(adcx) REG32((adcx) + 0x00000020U) /*!< ADC inserted channel … argument
54 #define ADC_WDHT0(adcx) REG32((adcx) + 0x00000024U) /*!< ADC watchdog high thr… argument
[all …]
/hal_gigadevice-latest/gd32vf103/standard_peripheral/include/
Dgd32vf103_adc.h46 #define ADC_STAT(adcx) REG32((adcx) + 0x00U) /*!< ADC status register */ argument
47 #define ADC_CTL0(adcx) REG32((adcx) + 0x04U) /*!< ADC control register … argument
48 #define ADC_CTL1(adcx) REG32((adcx) + 0x08U) /*!< ADC control register … argument
49 #define ADC_SAMPT0(adcx) REG32((adcx) + 0x0CU) /*!< ADC sampling time reg… argument
50 #define ADC_SAMPT1(adcx) REG32((adcx) + 0x10U) /*!< ADC sampling time reg… argument
51 #define ADC_IOFF0(adcx) REG32((adcx) + 0x14U) /*!< ADC inserted channel … argument
52 #define ADC_IOFF1(adcx) REG32((adcx) + 0x18U) /*!< ADC inserted channel … argument
53 #define ADC_IOFF2(adcx) REG32((adcx) + 0x1CU) /*!< ADC inserted channel … argument
54 #define ADC_IOFF3(adcx) REG32((adcx) + 0x20U) /*!< ADC inserted channel … argument
55 #define ADC_WDHT(adcx) REG32((adcx) + 0x24U) /*!< ADC watchdog high thr… argument
[all …]
/hal_gigadevice-latest/gd32f403/standard_peripheral/include/
Dgd32f403_adc.h48 #define ADC_STAT(adcx) REG32((adcx) + 0x00U) /*!< ADC status register */ argument
49 #define ADC_CTL0(adcx) REG32((adcx) + 0x04U) /*!< ADC control register … argument
50 #define ADC_CTL1(adcx) REG32((adcx) + 0x08U) /*!< ADC control register … argument
51 #define ADC_SAMPT0(adcx) REG32((adcx) + 0x0CU) /*!< ADC sampling time reg… argument
52 #define ADC_SAMPT1(adcx) REG32((adcx) + 0x10U) /*!< ADC sampling time reg… argument
53 #define ADC_IOFF0(adcx) REG32((adcx) + 0x14U) /*!< ADC inserted channel … argument
54 #define ADC_IOFF1(adcx) REG32((adcx) + 0x18U) /*!< ADC inserted channel … argument
55 #define ADC_IOFF2(adcx) REG32((adcx) + 0x1CU) /*!< ADC inserted channel … argument
56 #define ADC_IOFF3(adcx) REG32((adcx) + 0x20U) /*!< ADC inserted channel … argument
57 #define ADC_WDHT(adcx) REG32((adcx) + 0x24U) /*!< ADC watchdog high thr… argument
[all …]
/hal_gigadevice-latest/gd32e10x/standard_peripheral/include/
Dgd32e10x_adc.h48 #define ADC_STAT(adcx) REG32((adcx) + 0x00U) /*!< ADC status register */ argument
49 #define ADC_CTL0(adcx) REG32((adcx) + 0x04U) /*!< ADC control register … argument
50 #define ADC_CTL1(adcx) REG32((adcx) + 0x08U) /*!< ADC control register … argument
51 #define ADC_SAMPT0(adcx) REG32((adcx) + 0x0CU) /*!< ADC sampling time reg… argument
52 #define ADC_SAMPT1(adcx) REG32((adcx) + 0x10U) /*!< ADC sampling time reg… argument
53 #define ADC_IOFF0(adcx) REG32((adcx) + 0x14U) /*!< ADC inserted channel … argument
54 #define ADC_IOFF1(adcx) REG32((adcx) + 0x18U) /*!< ADC inserted channel … argument
55 #define ADC_IOFF2(adcx) REG32((adcx) + 0x1CU) /*!< ADC inserted channel … argument
56 #define ADC_IOFF3(adcx) REG32((adcx) + 0x20U) /*!< ADC inserted channel … argument
57 #define ADC_WDHT(adcx) REG32((adcx) + 0x24U) /*!< ADC watchdog high thr… argument
[all …]
/hal_gigadevice-latest/gd32e50x/standard_peripheral/include/
Dgd32e50x_adc.h50 #define ADC_STAT(adcx) REG32((adcx) + 0x00000000U) /*!< ADC status register */ argument
51 #define ADC_CTL0(adcx) REG32((adcx) + 0x00000004U) /*!< ADC control register … argument
52 #define ADC_CTL1(adcx) REG32((adcx) + 0x00000008U) /*!< ADC control register … argument
53 #define ADC_SAMPT0(adcx) REG32((adcx) + 0x0000000CU) /*!< ADC sampling time reg… argument
54 #define ADC_SAMPT1(adcx) REG32((adcx) + 0x00000010U) /*!< ADC sampling time reg… argument
55 #define ADC_IOFF0(adcx) REG32((adcx) + 0x00000014U) /*!< ADC inserted channel … argument
56 #define ADC_IOFF1(adcx) REG32((adcx) + 0x00000018U) /*!< ADC inserted channel … argument
57 #define ADC_IOFF2(adcx) REG32((adcx) + 0x0000001CU) /*!< ADC inserted channel … argument
58 #define ADC_IOFF3(adcx) REG32((adcx) + 0x00000020U) /*!< ADC inserted channel … argument
59 #define ADC_WDHT0(adcx) REG32((adcx) + 0x00000024U) /*!< ADC watchdog high thr… argument
[all …]
/hal_gigadevice-latest/gd32f4xx/standard_peripheral/include/
Dgd32f4xx_adc.h49 #define ADC_STAT(adcx) REG32((adcx) + 0x00U) /*!< ADC status register … argument
50 #define ADC_CTL0(adcx) REG32((adcx) + 0x04U) /*!< ADC control register… argument
51 #define ADC_CTL1(adcx) REG32((adcx) + 0x08U) /*!< ADC control register… argument
52 #define ADC_SAMPT0(adcx) REG32((adcx) + 0x0CU) /*!< ADC sampling time re… argument
53 #define ADC_SAMPT1(adcx) REG32((adcx) + 0x10U) /*!< ADC sampling time re… argument
54 #define ADC_IOFF0(adcx) REG32((adcx) + 0x14U) /*!< ADC inserted channel… argument
55 #define ADC_IOFF1(adcx) REG32((adcx) + 0x18U) /*!< ADC inserted channel… argument
56 #define ADC_IOFF2(adcx) REG32((adcx) + 0x1CU) /*!< ADC inserted channel… argument
57 #define ADC_IOFF3(adcx) REG32((adcx) + 0x20U) /*!< ADC inserted channel… argument
58 #define ADC_WDHT(adcx) REG32((adcx) + 0x24U) /*!< ADC watchdog high th… argument
[all …]