48 #define ADC_STAT(adcx)                  REG32((adcx) + 0x00U)            /*!< ADC status register */  argument
49 #define ADC_CTL0(adcx)                  REG32((adcx) + 0x04U)            /*!< ADC control register …  argument
50 #define ADC_CTL1(adcx)                  REG32((adcx) + 0x08U)            /*!< ADC control register …  argument
51 #define ADC_SAMPT0(adcx)                REG32((adcx) + 0x0CU)            /*!< ADC sampling time reg…  argument
52 #define ADC_SAMPT1(adcx)                REG32((adcx) + 0x10U)            /*!< ADC sampling time reg…  argument
53 #define ADC_IOFF0(adcx)                 REG32((adcx) + 0x14U)            /*!< ADC inserted channel …  argument
54 #define ADC_IOFF1(adcx)                 REG32((adcx) + 0x18U)            /*!< ADC inserted channel …  argument
55 #define ADC_IOFF2(adcx)                 REG32((adcx) + 0x1CU)            /*!< ADC inserted channel …  argument
56 #define ADC_IOFF3(adcx)                 REG32((adcx) + 0x20U)            /*!< ADC inserted channel …  argument
57 #define ADC_WDHT(adcx)                  REG32((adcx) + 0x24U)            /*!< ADC watchdog high thr…  argument
58 #define ADC_WDLT(adcx)                  REG32((adcx) + 0x28U)            /*!< ADC watchdog low thre…  argument
59 #define ADC_RSQ0(adcx)                  REG32((adcx) + 0x2CU)            /*!< ADC regular sequence …  argument
60 #define ADC_RSQ1(adcx)                  REG32((adcx) + 0x30U)            /*!< ADC regular sequence …  argument
61 #define ADC_RSQ2(adcx)                  REG32((adcx) + 0x34U)            /*!< ADC regular sequence …  argument
62 #define ADC_ISQ(adcx)                   REG32((adcx) + 0x38U)            /*!< ADC inserted sequence…  argument
63 #define ADC_IDATA0(adcx)                REG32((adcx) + 0x3CU)            /*!< ADC inserted data reg…  argument
64 #define ADC_IDATA1(adcx)                REG32((adcx) + 0x40U)            /*!< ADC inserted data reg…  argument
65 #define ADC_IDATA2(adcx)                REG32((adcx) + 0x44U)            /*!< ADC inserted data reg…  argument
66 #define ADC_IDATA3(adcx)                REG32((adcx) + 0x48U)            /*!< ADC inserted data reg…  argument
67 #define ADC_RDATA(adcx)                 REG32((adcx) + 0x4CU)            /*!< ADC regular data regi…  argument
68 #define ADC_OVSAMPCTL(adcx)             REG32((adcx) + 0x80U)            /*!< ADC oversampling cont…  argument