45 #define ADC_STAT(adcx)                  REG32((adcx) + 0x00000000U)      /*!< ADC status register */  argument
46 #define ADC_CTL0(adcx)                  REG32((adcx) + 0x00000004U)      /*!< ADC control register …  argument
47 #define ADC_CTL1(adcx)                  REG32((adcx) + 0x00000008U)      /*!< ADC control register …  argument
48 #define ADC_SAMPT0(adcx)                REG32((adcx) + 0x0000000CU)      /*!< ADC sampling time reg…  argument
49 #define ADC_SAMPT1(adcx)                REG32((adcx) + 0x00000010U)      /*!< ADC sampling time reg…  argument
50 #define ADC_IOFF0(adcx)                 REG32((adcx) + 0x00000014U)      /*!< ADC inserted channel …  argument
51 #define ADC_IOFF1(adcx)                 REG32((adcx) + 0x00000018U)      /*!< ADC inserted channel …  argument
52 #define ADC_IOFF2(adcx)                 REG32((adcx) + 0x0000001CU)      /*!< ADC inserted channel …  argument
53 #define ADC_IOFF3(adcx)                 REG32((adcx) + 0x00000020U)      /*!< ADC inserted channel …  argument
54 #define ADC_WDHT0(adcx)                 REG32((adcx) + 0x00000024U)      /*!< ADC watchdog high thr…  argument
55 #define ADC_WDLT0(adcx)                 REG32((adcx) + 0x00000028U)      /*!< ADC watchdog low thre…  argument
56 #define ADC_RSQ0(adcx)                  REG32((adcx) + 0x0000002CU)      /*!< ADC regular sequence …  argument
57 #define ADC_RSQ1(adcx)                  REG32((adcx) + 0x00000030U)      /*!< ADC regular sequence …  argument
58 #define ADC_RSQ2(adcx)                  REG32((adcx) + 0x00000034U)      /*!< ADC regular sequence …  argument
59 #define ADC_ISQ(adcx)                   REG32((adcx) + 0x00000038U)      /*!< ADC inserted sequence…  argument
60 #define ADC_IDATA0(adcx)                REG32((adcx) + 0x0000003CU)      /*!< ADC inserted data reg…  argument
61 #define ADC_IDATA1(adcx)                REG32((adcx) + 0x00000040U)      /*!< ADC inserted data reg…  argument
62 #define ADC_IDATA2(adcx)                REG32((adcx) + 0x00000044U)      /*!< ADC inserted data reg…  argument
63 #define ADC_IDATA3(adcx)                REG32((adcx) + 0x00000048U)      /*!< ADC inserted data reg…  argument
64 #define ADC_RDATA(adcx)                 REG32((adcx) + 0x0000004CU)      /*!< ADC regular data regi…  argument
65 #define ADC_OVSAMPCTL(adcx)             REG32((adcx) + 0x00000080U)      /*!< ADC oversampling cont…  argument
66 #define ADC_WD1SR(adcx)                 REG32((adcx) + 0x000000A0U)      /*!< ADC watchdog 1 channe…  argument
67 #define ADC_WDT1(adcx)                  REG32((adcx) + 0x000000A8U)      /*!< ADC watchdog threshol…  argument