Home
last modified time | relevance | path

Searched refs:XSPI_WPCCR_ISIZE_0 (Results 1 – 25 of 25) sorted by relevance

/hal_stm32-latest/stm32cube/stm32u5xx/soc/
Dstm32u595xx.h13106 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
13559 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
13970 #define HSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u5a5xx.h13555 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
14008 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
14419 #define HSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u5f7xx.h14604 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
15057 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
15468 #define HSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u599xx.h16825 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
17278 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
17689 #define HSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u5g7xx.h15053 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
15506 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
15917 #define HSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u5f9xx.h17730 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
18183 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
18594 #define HSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u5a9xx.h17274 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
17727 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
18138 #define HSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u5g9xx.h18179 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
18632 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
19043 #define HSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u545xx.h12156 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
12575 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u535xx.h11756 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
12175 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u575xx.h12791 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
13210 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32u585xx.h13240 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00… macro
13659 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
/hal_stm32-latest/stm32cube/stm32h5xx/soc/
Dstm32h523xx.h11064 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x000… macro
11476 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32h562xx.h11790 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x000… macro
12202 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32h533xx.h11473 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x000… macro
11885 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32h573xx.h14283 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x000… macro
14695 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
Dstm32h563xx.h13874 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x000… macro
14286 #define OCTOSPI_WPCCR_ISIZE_0 XSPI_WPCCR_ISIZE_0 /*!< 0x00…
/hal_stm32-latest/stm32cube/stm32h7rsxx/soc/
Dstm32h7r3xx.h13399 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00000010 */ macro
Dstm32h7s7xx.h14433 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00000010 */ macro
Dstm32h7s3xx.h14031 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00000010 */ macro
Dstm32h7r7xx.h13799 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00000010 */ macro
/hal_stm32-latest/stm32cube/stm32n6xx/soc/
Dstm32n645xx.h39437 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00000010 */ macro
Dstm32n657xx.h41076 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00000010 */ macro
Dstm32n655xx.h40687 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00000010 */ macro
Dstm32n647xx.h39826 #define XSPI_WPCCR_ISIZE_0 (0x1UL << XSPI_WPCCR_ISIZE_Pos) /*!< 0x00000010 */ macro