Home
last modified time | relevance | path

Searched refs:XSPI_WPCCR_DMODE_Pos (Results 1 – 25 of 25) sorted by relevance

/hal_stm32-latest/stm32cube/stm32h5xx/soc/
Dstm32h523xx.h11094 #define XSPI_WPCCR_DMODE_Pos (24U) macro
11095 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x070…
11097 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x010…
11098 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x020…
11099 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x040…
11506 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32h562xx.h11820 #define XSPI_WPCCR_DMODE_Pos (24U) macro
11821 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x070…
11823 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x010…
11824 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x020…
11825 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x040…
12232 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32h533xx.h11503 #define XSPI_WPCCR_DMODE_Pos (24U) macro
11504 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x070…
11506 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x010…
11507 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x020…
11508 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x040…
11915 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32h573xx.h14313 #define XSPI_WPCCR_DMODE_Pos (24U) macro
14314 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x070…
14316 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x010…
14317 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x020…
14318 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x040…
14725 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32h563xx.h13904 #define XSPI_WPCCR_DMODE_Pos (24U) macro
13905 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x070…
13907 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x010…
13908 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x020…
13909 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x040…
14316 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
/hal_stm32-latest/stm32cube/stm32u5xx/soc/
Dstm32u545xx.h12186 #define XSPI_WPCCR_DMODE_Pos (24U) macro
12187 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
12189 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
12190 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
12191 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
12605 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u535xx.h11786 #define XSPI_WPCCR_DMODE_Pos (24U) macro
11787 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
11789 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
11790 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
11791 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
12205 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u595xx.h13136 #define XSPI_WPCCR_DMODE_Pos (24U) macro
13137 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
13139 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
13140 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
13141 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
13589 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
14000 #define HSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u5a5xx.h13585 #define XSPI_WPCCR_DMODE_Pos (24U) macro
13586 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
13588 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
13589 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
13590 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
14038 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
14449 #define HSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u5f7xx.h14634 #define XSPI_WPCCR_DMODE_Pos (24U) macro
14635 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
14637 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
14638 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
14639 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
15087 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
15498 #define HSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u575xx.h12821 #define XSPI_WPCCR_DMODE_Pos (24U) macro
12822 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
12824 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
12825 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
12826 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
13240 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u599xx.h16855 #define XSPI_WPCCR_DMODE_Pos (24U) macro
16856 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
16858 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
16859 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
16860 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
17308 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
17719 #define HSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u5g7xx.h15083 #define XSPI_WPCCR_DMODE_Pos (24U) macro
15084 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
15086 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
15087 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
15088 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
15536 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
15947 #define HSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u585xx.h13270 #define XSPI_WPCCR_DMODE_Pos (24U) macro
13271 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
13273 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
13274 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
13275 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
13689 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u5f9xx.h17760 #define XSPI_WPCCR_DMODE_Pos (24U) macro
17761 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
17763 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
17764 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
17765 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
18213 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
18624 #define HSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u5a9xx.h17304 #define XSPI_WPCCR_DMODE_Pos (24U) macro
17305 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
17307 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
17308 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
17309 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
17757 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
18168 #define HSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
Dstm32u5g9xx.h18209 #define XSPI_WPCCR_DMODE_Pos (24U) macro
18210 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07…
18212 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01…
18213 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02…
18214 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04…
18662 #define OCTOSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
19073 #define HSPI_WPCCR_DMODE_Pos XSPI_WPCCR_DMODE_Pos
/hal_stm32-latest/stm32cube/stm32h7rsxx/soc/
Dstm32h7r3xx.h13429 #define XSPI_WPCCR_DMODE_Pos (24U) macro
13430 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07000000 */
13432 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01000000 */
13433 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02000000 */
13434 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04000000 */
Dstm32h7s7xx.h14463 #define XSPI_WPCCR_DMODE_Pos (24U) macro
14464 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07000000 */
14466 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01000000 */
14467 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02000000 */
14468 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04000000 */
Dstm32h7s3xx.h14061 #define XSPI_WPCCR_DMODE_Pos (24U) macro
14062 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07000000 */
14064 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01000000 */
14065 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02000000 */
14066 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04000000 */
Dstm32h7r7xx.h13829 #define XSPI_WPCCR_DMODE_Pos (24U) macro
13830 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07000000 */
13832 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01000000 */
13833 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02000000 */
13834 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04000000 */
/hal_stm32-latest/stm32cube/stm32n6xx/soc/
Dstm32n645xx.h39467 #define XSPI_WPCCR_DMODE_Pos (24U) macro
39468 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07000000 */
39470 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01000000 */
39471 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02000000 */
39472 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04000000 */
Dstm32n657xx.h41106 #define XSPI_WPCCR_DMODE_Pos (24U) macro
41107 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07000000 */
41109 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01000000 */
41110 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02000000 */
41111 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04000000 */
Dstm32n655xx.h40717 #define XSPI_WPCCR_DMODE_Pos (24U) macro
40718 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07000000 */
40720 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01000000 */
40721 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02000000 */
40722 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04000000 */
Dstm32n647xx.h39856 #define XSPI_WPCCR_DMODE_Pos (24U) macro
39857 #define XSPI_WPCCR_DMODE_Msk (0x7UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x07000000 */
39859 #define XSPI_WPCCR_DMODE_0 (0x1UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x01000000 */
39860 #define XSPI_WPCCR_DMODE_1 (0x2UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x02000000 */
39861 #define XSPI_WPCCR_DMODE_2 (0x4UL << XSPI_WPCCR_DMODE_Pos) /*!< 0x04000000 */