Home
last modified time | relevance | path

Searched refs:RCC_CFGR2_APB2DIS (Results 1 – 23 of 23) sorted by relevance

/hal_stm32-latest/stm32cube/stm32u5xx/drivers/include/
Dstm32u5xx_ll_bus.h2415 CLEAR_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS); in LL_APB2_GRP1_EnableBusClock()
2416 tmpreg = READ_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS); in LL_APB2_GRP1_EnableBusClock()
2509 SET_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS); in LL_APB2_GRP1_DisableBusClock()
Dstm32u5xx_hal_rcc.h1298 #define __HAL_RCC_APB2_CLK_DISABLE() SET_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS);
1340 CLEAR_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS); \
1341 tmpreg = READ_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS); \
/hal_stm32-latest/stm32cube/stm32h5xx/drivers/include/
Dstm32h5xx_hal_rcc.h2034 SET_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS); \
2036 … tmpreg = READ_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS); \
2059 #define __HAL_RCC_APB2_CLK_ENABLE() CLEAR_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS)
2765 #define __HAL_RCC_APB2_IS_CLK_DISABLED() (READ_BIT(RCC->CFGR2, RCC_CFGR2_APB2DIS) != 0U)
Dstm32h5xx_ll_bus.h84 #define LL_APB_BRANCH_CLK_APB2 RCC_CFGR2_APB2DIS
Dstm32h5xx_ll_rcc.h332 #define LL_RCC_APB2_PERIPH_DIS RCC_CFGR2_APB2DIS /*!< Clock Branch…
/hal_stm32-latest/stm32cube/stm32h5xx/soc/
Dstm32h503xx.h8479 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32h523xx.h12619 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32h562xx.h13299 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32h533xx.h13138 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32h573xx.h15902 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32h563xx.h15383 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
/hal_stm32-latest/stm32cube/stm32u5xx/soc/
Dstm32u545xx.h14453 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u535xx.h13940 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u575xx.h15348 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u585xx.h15910 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u595xx.h16376 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u5a5xx.h16938 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u5f7xx.h17909 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u599xx.h20102 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u5g7xx.h18471 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u5f9xx.h21038 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u5a9xx.h20664 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro
Dstm32u5g9xx.h21600 #define RCC_CFGR2_APB2DIS RCC_CFGR2_APB2DIS_Msk /*!< APB2 clock… macro