Home
last modified time | relevance | path

Searched refs:RCC_CFGR2_APB1DIS (Results 1 – 23 of 23) sorted by relevance

/hal_stm32-latest/stm32cube/stm32u5xx/drivers/include/
Dstm32u5xx_ll_bus.h1823 CLEAR_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS); in LL_APB1_GRP1_EnableBusClock()
1824 tmpreg = READ_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS); in LL_APB1_GRP1_EnableBusClock()
1980 SET_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS); in LL_APB1_GRP1_DisableBusClock()
Dstm32u5xx_hal_rcc.h1296 #define __HAL_RCC_APB1_CLK_DISABLE() SET_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS);
1333 CLEAR_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS); \
1334 tmpreg = READ_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS); \
/hal_stm32-latest/stm32cube/stm32h5xx/drivers/include/
Dstm32h5xx_hal_rcc.h2026 SET_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS); \
2028 … tmpreg = READ_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS); \
2057 #define __HAL_RCC_APB1_CLK_ENABLE() CLEAR_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS)
2763 #define __HAL_RCC_APB1_IS_CLK_DISABLED() (READ_BIT(RCC->CFGR2, RCC_CFGR2_APB1DIS) != 0U)
Dstm32h5xx_ll_bus.h83 #define LL_APB_BRANCH_CLK_APB1 RCC_CFGR2_APB1DIS
Dstm32h5xx_ll_rcc.h324 #define LL_RCC_APB1_PERIPH_DIS RCC_CFGR2_APB1DIS /*!< Clock Branch…
/hal_stm32-latest/stm32cube/stm32h5xx/soc/
Dstm32h503xx.h8476 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32h523xx.h12616 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32h562xx.h13296 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32h533xx.h13135 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32h573xx.h15899 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32h563xx.h15380 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
/hal_stm32-latest/stm32cube/stm32u5xx/soc/
Dstm32u545xx.h14450 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u535xx.h13937 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u575xx.h15345 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u585xx.h15907 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u595xx.h16373 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u5a5xx.h16935 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u5f7xx.h17906 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u599xx.h20099 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u5g7xx.h18468 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u5f9xx.h21035 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u5a9xx.h20661 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro
Dstm32u5g9xx.h21597 #define RCC_CFGR2_APB1DIS RCC_CFGR2_APB1DIS_Msk /*!< APB1 clock… macro