Home
last modified time | relevance | path

Searched refs:GTZC_CFGR4_SRAM5_Pos (Results 1 – 9 of 9) sorted by relevance

/hal_stm32-latest/stm32cube/stm32u5xx/drivers/include/
Dstm32u5xx_hal_gtzc.h335 #define GTZC_PERIPH_SRAM5 (GTZC1_PERIPH_REG4 | GTZC_CFGR4_SRAM5_Pos)
/hal_stm32-latest/stm32cube/stm32u5xx/soc/
Dstm32u595xx.h20737 #define GTZC_CFGR4_SRAM5_Pos (30U) macro
20738 #define GTZC_CFGR4_SRAM5_Msk (0x01UL << GTZC_CFGR4_SRAM5_Pos)
21219 #define GTZC_TZIC1_IER4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
21421 #define GTZC_TZIC1_SR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
21623 #define GTZC_TZIC1_FCR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
Dstm32u5a5xx.h21357 #define GTZC_CFGR4_SRAM5_Pos (30U) macro
21358 #define GTZC_CFGR4_SRAM5_Msk (0x01UL << GTZC_CFGR4_SRAM5_Pos)
21861 #define GTZC_TZIC1_IER4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
22073 #define GTZC_TZIC1_SR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
22285 #define GTZC_TZIC1_FCR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
Dstm32u5f7xx.h22346 #define GTZC_CFGR4_SRAM5_Pos (30U) macro
22347 #define GTZC_CFGR4_SRAM5_Msk (0x01UL << GTZC_CFGR4_SRAM5_Pos)
22868 #define GTZC_TZIC1_IER4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
23086 #define GTZC_TZIC1_SR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
23304 #define GTZC_TZIC1_FCR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
Dstm32u599xx.h24521 #define GTZC_CFGR4_SRAM5_Pos (30U) macro
24522 #define GTZC_CFGR4_SRAM5_Msk (0x01UL << GTZC_CFGR4_SRAM5_Pos)
25033 #define GTZC_TZIC1_IER4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
25245 #define GTZC_TZIC1_SR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
25457 #define GTZC_TZIC1_FCR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
Dstm32u5g7xx.h22966 #define GTZC_CFGR4_SRAM5_Pos (30U) macro
22967 #define GTZC_CFGR4_SRAM5_Msk (0x01UL << GTZC_CFGR4_SRAM5_Pos)
23510 #define GTZC_TZIC1_IER4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
23738 #define GTZC_TZIC1_SR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
23966 #define GTZC_TZIC1_FCR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
Dstm32u5f9xx.h25489 #define GTZC_CFGR4_SRAM5_Pos (30U) macro
25490 #define GTZC_CFGR4_SRAM5_Msk (0x01UL << GTZC_CFGR4_SRAM5_Pos)
26017 #define GTZC_TZIC1_IER4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
26237 #define GTZC_TZIC1_SR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
26457 #define GTZC_TZIC1_FCR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
Dstm32u5a9xx.h25141 #define GTZC_CFGR4_SRAM5_Pos (30U) macro
25142 #define GTZC_CFGR4_SRAM5_Msk (0x01UL << GTZC_CFGR4_SRAM5_Pos)
25675 #define GTZC_TZIC1_IER4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
25897 #define GTZC_TZIC1_SR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
26119 #define GTZC_TZIC1_FCR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
Dstm32u5g9xx.h26109 #define GTZC_CFGR4_SRAM5_Pos (30U) macro
26110 #define GTZC_CFGR4_SRAM5_Msk (0x01UL << GTZC_CFGR4_SRAM5_Pos)
26659 #define GTZC_TZIC1_IER4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
26889 #define GTZC_TZIC1_SR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos
27119 #define GTZC_TZIC1_FCR4_SRAM5_Pos GTZC_CFGR4_SRAM5_Pos