Home
last modified time | relevance | path

Searched refs:GTZC_CFGR1_TIM2_Pos (Results 1 – 25 of 28) sorted by relevance

12

/hal_stm32-latest/stm32cube/stm32wbaxx/drivers/include/
Dstm32wbaxx_hal_gtzc.h154 #define GTZC_PERIPH_TIM2 (GTZC_PERIPH_REG1 | GTZC_CFGR1_TIM2_Pos)
/hal_stm32-latest/stm32cube/stm32l5xx/drivers/include/
Dstm32l5xx_hal_gtzc.h170 #define GTZC_PERIPH_TIM2 (GTZC_PERIPH_REG1 | GTZC_CFGR1_TIM2_Pos)
/hal_stm32-latest/stm32cube/stm32h5xx/drivers/include/
Dstm32h5xx_hal_gtzc.h183 #define GTZC_PERIPH_TIM2 (GTZC1_PERIPH_REG1 | GTZC_CFGR1_TIM2_Pos)
/hal_stm32-latest/stm32cube/stm32u5xx/drivers/include/
Dstm32u5xx_hal_gtzc.h190 #define GTZC_PERIPH_TIM2 (GTZC1_PERIPH_REG1 | GTZC_CFGR1_TIM2_Pos)
/hal_stm32-latest/stm32cube/stm32l5xx/soc/
Dstm32l552xx.h16415 #define GTZC_CFGR1_TIM2_Pos (0U) macro
16416 #define GTZC_CFGR1_TIM2_Msk ( 0x01UL << GTZC_CFGR1_TIM2_Pos )
16555 #define GTZC_TZSC_SECCFGR1_TIM2SEC_Pos GTZC_CFGR1_TIM2_Pos
16657 #define GTZC_TZSC_PRIVCFGR1_TIM2PRIV_Pos GTZC_CFGR1_TIM2_Pos
16759 #define GTZC_TZIC_IER1_TIM2IE_Pos GTZC_CFGR1_TIM2_Pos
16899 #define GTZC_TZIC_SR1_TIM2F_Pos GTZC_CFGR1_TIM2_Pos
17039 #define GTZC_TZIC_FCR1_TIM2FC_Pos GTZC_CFGR1_TIM2_Pos
Dstm32l562xx.h17154 #define GTZC_CFGR1_TIM2_Pos (0U) macro
17155 #define GTZC_CFGR1_TIM2_Msk ( 0x01UL << GTZC_CFGR1_TIM2_Pos )
17300 #define GTZC_TZSC_SECCFGR1_TIM2SEC_Pos GTZC_CFGR1_TIM2_Pos
17406 #define GTZC_TZSC_PRIVCFGR1_TIM2PRIV_Pos GTZC_CFGR1_TIM2_Pos
17512 #define GTZC_TZIC_IER1_TIM2IE_Pos GTZC_CFGR1_TIM2_Pos
17658 #define GTZC_TZIC_SR1_TIM2F_Pos GTZC_CFGR1_TIM2_Pos
17804 #define GTZC_TZIC_FCR1_TIM2FC_Pos GTZC_CFGR1_TIM2_Pos
/hal_stm32-latest/stm32cube/stm32h5xx/soc/
Dstm32h523xx.h15737 #define GTZC_CFGR1_TIM2_Pos (0U) macro
15738 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
15888 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
15995 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16101 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16251 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16401 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h562xx.h17053 #define GTZC_CFGR1_TIM2_Pos (0U) macro
17054 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
17242 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
17387 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
17531 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
17719 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
17907 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h533xx.h16286 #define GTZC_CFGR1_TIM2_Pos (0U) macro
16287 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
16445 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16558 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16670 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16828 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
16986 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h573xx.h19698 #define GTZC_CFGR1_TIM2_Pos (0U) macro
19699 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
19901 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20058 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20214 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20416 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20618 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h563xx.h19149 #define GTZC_CFGR1_TIM2_Pos (0U) macro
19150 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
19344 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19495 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19645 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19839 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20033 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32h503xx.h10831 #define GTZC_CFGR1_TIM2_Pos (0U) macro
10832 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
10940 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
/hal_stm32-latest/stm32cube/stm32u5xx/soc/
Dstm32u545xx.h18377 #define GTZC_CFGR1_TIM2_Pos (0U) macro
18378 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
18549 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18669 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18789 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18959 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19129 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u535xx.h17825 #define GTZC_CFGR1_TIM2_Pos (0U) macro
17826 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
17989 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18103 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18217 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18379 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
18541 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u575xx.h19418 #define GTZC_CFGR1_TIM2_Pos (0U) macro
19419 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
19604 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19734 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
19864 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20050 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20236 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u585xx.h20028 #define GTZC_CFGR1_TIM2_Pos (0U) macro
20029 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
20224 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20360 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20496 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20692 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20888 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u595xx.h20591 #define GTZC_CFGR1_TIM2_Pos (0U) macro
20592 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
20793 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
20933 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21073 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21275 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21477 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5a5xx.h21201 #define GTZC_CFGR1_TIM2_Pos (0U) macro
21202 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
21413 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21559 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21705 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
21917 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
22129 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5f7xx.h22184 #define GTZC_CFGR1_TIM2_Pos (0U) macro
22185 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
22402 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
22554 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
22706 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
22924 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23142 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u599xx.h24365 #define GTZC_CFGR1_TIM2_Pos (0U) macro
24366 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
24577 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
24727 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
24877 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25089 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25301 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5g7xx.h22794 #define GTZC_CFGR1_TIM2_Pos (0U) macro
22795 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
23022 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23180 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23338 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23566 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
23794 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5f9xx.h25325 #define GTZC_CFGR1_TIM2_Pos (0U) macro
25326 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
25545 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25699 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25853 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26073 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26293 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5a9xx.h24975 #define GTZC_CFGR1_TIM2_Pos (0U) macro
24976 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
25197 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25353 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25509 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25731 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
25953 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
Dstm32u5g9xx.h25935 #define GTZC_CFGR1_TIM2_Pos (0U) macro
25936 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)
26165 #define GTZC_TZSC1_SECCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26325 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26485 #define GTZC_TZIC1_IER1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26715 #define GTZC_TZIC1_SR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
26945 #define GTZC_TZIC1_FCR1_TIM2_Pos GTZC_CFGR1_TIM2_Pos
/hal_stm32-latest/stm32cube/stm32wbaxx/soc/
Dstm32wba52xx.h5622 #define GTZC_CFGR1_TIM2_Pos GTZC_TZSC_SECCFGR1_TIM2SEC_Pos macro
5623 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos)

12