Home
last modified time | relevance | path

Searched refs:GTZC_CFGR1_TIM2_Msk (Results 1 – 24 of 24) sorted by relevance

/hal_stm32-latest/stm32cube/stm32l5xx/soc/
Dstm32l552xx.h16416 #define GTZC_CFGR1_TIM2_Msk ( 0x01UL << GTZC_CFGR1_TIM2_Pos ) macro
16556 #define GTZC_TZSC_SECCFGR1_TIM2SEC_Msk GTZC_CFGR1_TIM2_Msk
16658 #define GTZC_TZSC_PRIVCFGR1_TIM2PRIV_Msk GTZC_CFGR1_TIM2_Msk
16760 #define GTZC_TZIC_IER1_TIM2IE_Msk GTZC_CFGR1_TIM2_Msk
16900 #define GTZC_TZIC_SR1_TIM2F_Msk GTZC_CFGR1_TIM2_Msk
17040 #define GTZC_TZIC_FCR1_TIM2FC_Msk GTZC_CFGR1_TIM2_Msk
Dstm32l562xx.h17155 #define GTZC_CFGR1_TIM2_Msk ( 0x01UL << GTZC_CFGR1_TIM2_Pos ) macro
17301 #define GTZC_TZSC_SECCFGR1_TIM2SEC_Msk GTZC_CFGR1_TIM2_Msk
17407 #define GTZC_TZSC_PRIVCFGR1_TIM2PRIV_Msk GTZC_CFGR1_TIM2_Msk
17513 #define GTZC_TZIC_IER1_TIM2IE_Msk GTZC_CFGR1_TIM2_Msk
17659 #define GTZC_TZIC_SR1_TIM2F_Msk GTZC_CFGR1_TIM2_Msk
17805 #define GTZC_TZIC_FCR1_TIM2FC_Msk GTZC_CFGR1_TIM2_Msk
/hal_stm32-latest/stm32cube/stm32h5xx/soc/
Dstm32h523xx.h15738 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
15889 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
15996 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
16102 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
16252 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
16402 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32h562xx.h17054 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
17243 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
17388 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
17532 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
17720 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
17908 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32h533xx.h16287 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
16446 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
16559 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
16671 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
16829 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
16987 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32h573xx.h19699 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
19902 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20059 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20215 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20417 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20619 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32h563xx.h19150 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
19345 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
19496 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
19646 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
19840 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20034 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32h503xx.h10832 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
10941 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
/hal_stm32-latest/stm32cube/stm32u5xx/soc/
Dstm32u545xx.h18378 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
18550 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
18670 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
18790 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
18960 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
19130 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u535xx.h17826 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
17990 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
18104 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
18218 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
18380 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
18542 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u575xx.h19419 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
19605 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
19735 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
19865 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20051 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20237 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u585xx.h20029 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
20225 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20361 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20497 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20693 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20889 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u595xx.h20592 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
20794 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
20934 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
21074 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
21276 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
21478 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u5a5xx.h21202 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
21414 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
21560 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
21706 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
21918 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
22130 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u5f7xx.h22185 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
22403 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
22555 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
22707 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
22925 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
23143 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u599xx.h24366 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
24578 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
24728 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
24878 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
25090 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
25302 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u5g7xx.h22795 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
23023 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
23181 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
23339 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
23567 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
23795 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u5f9xx.h25326 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
25546 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
25700 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
25854 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
26074 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
26294 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u5a9xx.h24976 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
25198 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
25354 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
25510 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
25732 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
25954 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
Dstm32u5g9xx.h25936 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
26166 #define GTZC_TZSC1_SECCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
26326 #define GTZC_TZSC1_PRIVCFGR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
26486 #define GTZC_TZIC1_IER1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
26716 #define GTZC_TZIC1_SR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
26946 #define GTZC_TZIC1_FCR1_TIM2_Msk GTZC_CFGR1_TIM2_Msk
/hal_stm32-latest/stm32cube/stm32wbaxx/soc/
Dstm32wba52xx.h5623 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
Dstm32wba54xx.h5806 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
Dstm32wba5mxx.h5806 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro
Dstm32wba55xx.h5806 #define GTZC_CFGR1_TIM2_Msk (0x01UL << GTZC_CFGR1_TIM2_Pos) macro