Home
last modified time | relevance | path

Searched refs:DR_REG_LP_WDT_BASE (Results 1 – 7 of 7) sorted by relevance

/hal_espressif-3.7.0/components/soc/esp32h2/include/soc/
Dlp_wdt_reg.h33 #define LP_WDT_CONFIG0_REG (DR_REG_LP_WDT_BASE + 0x0)
115 #define LP_WDT_CONFIG1_REG (DR_REG_LP_WDT_BASE + 0x4)
127 #define LP_WDT_CONFIG2_REG (DR_REG_LP_WDT_BASE + 0x8)
139 #define LP_WDT_CONFIG3_REG (DR_REG_LP_WDT_BASE + 0xc)
151 #define LP_WDT_CONFIG4_REG (DR_REG_LP_WDT_BASE + 0x10)
163 #define LP_WDT_CONFIG5_REG (DR_REG_LP_WDT_BASE + 0x14)
189 #define LP_WDT_FEED_REG (DR_REG_LP_WDT_BASE + 0x18)
201 #define LP_WDT_WPROTECT_REG (DR_REG_LP_WDT_BASE + 0x1c)
213 #define LP_WDT_SWD_CONFIG_REG (DR_REG_LP_WDT_BASE + 0x20)
260 #define LP_WDT_SWD_WPROTECT_REG (DR_REG_LP_WDT_BASE + 0x24)
[all …]
Dreg_base.h60 #define DR_REG_LP_WDT_BASE 0x600B1C00 macro
/hal_espressif-3.7.0/components/soc/esp32c6/include/soc/
Dlp_wdt_reg.h33 #define LP_WDT_CONFIG0_REG (DR_REG_LP_WDT_BASE + 0x0)
129 #define LP_WDT_CONFIG1_REG (DR_REG_LP_WDT_BASE + 0x4)
141 #define LP_WDT_CONFIG2_REG (DR_REG_LP_WDT_BASE + 0x8)
153 #define LP_WDT_CONFIG3_REG (DR_REG_LP_WDT_BASE + 0xc)
165 #define LP_WDT_CONFIG4_REG (DR_REG_LP_WDT_BASE + 0x10)
177 #define LP_WDT_FEED_REG (DR_REG_LP_WDT_BASE + 0x14)
189 #define LP_WDT_WPROTECT_REG (DR_REG_LP_WDT_BASE + 0x18)
201 #define LP_WDT_SWD_CONFIG_REG (DR_REG_LP_WDT_BASE + 0x1c)
248 #define LP_WDT_SWD_WPROTECT_REG (DR_REG_LP_WDT_BASE + 0x20)
260 #define LP_WDT_INT_RAW_REG (DR_REG_LP_WDT_BASE + 0x24)
[all …]
Dreg_base.h67 #define DR_REG_LP_WDT_BASE 0x600B1C00 macro
/hal_espressif-3.7.0/tools/esptool_py/esptool/targets/
Desp32h2.py17 DR_REG_LP_WDT_BASE = 0x600B1C00 variable in ESP32H2ROM
18 RTC_CNTL_WDTCONFIG0_REG = DR_REG_LP_WDT_BASE + 0x0 # LP_WDT_RWDT_CONFIG0_REG
19 RTC_CNTL_WDTWPROTECT_REG = DR_REG_LP_WDT_BASE + 0x001C # LP_WDT_RWDT_WPROTECT_REG
21 RTC_CNTL_SWD_CONF_REG = DR_REG_LP_WDT_BASE + 0x0020 # LP_WDT_SWD_CONFIG_REG
23 RTC_CNTL_SWD_WPROTECT_REG = DR_REG_LP_WDT_BASE + 0x0024 # LP_WDT_SWD_WPROTECT_REG
Desp32c6.py73 DR_REG_LP_WDT_BASE = 0x600B1C00 variable in ESP32C6ROM
74 RTC_CNTL_WDTCONFIG0_REG = DR_REG_LP_WDT_BASE + 0x0 # LP_WDT_RWDT_CONFIG0_REG
75 RTC_CNTL_WDTWPROTECT_REG = DR_REG_LP_WDT_BASE + 0x0018 # LP_WDT_RWDT_WPROTECT_REG
77 RTC_CNTL_SWD_CONF_REG = DR_REG_LP_WDT_BASE + 0x001C # LP_WDT_SWD_CONFIG_REG
79 RTC_CNTL_SWD_WPROTECT_REG = DR_REG_LP_WDT_BASE + 0x0020 # LP_WDT_SWD_WPROTECT_REG
/hal_espressif-3.7.0/tools/esptool_py/flasher_stub/include/
Dsoc_support.h183 #define DR_REG_LP_WDT_BASE 0x600B1C00 macro
194 #define DR_REG_LP_WDT_BASE 0x600B1C00 macro
204 #define DR_REG_LP_WDT_BASE 0x50116000 macro
407 #define RTC_CNTL_WDTCONFIG0_REG (DR_REG_LP_WDT_BASE + 0x0) // LP_WDT_RWDT_CONFIG0_REG
408 #define RTC_CNTL_WDTWPROTECT_REG (DR_REG_LP_WDT_BASE + 0x0018) // LP_WDT_RWDT_WPROTECT_REG
409 #define RTC_CNTL_SWD_CONF_REG (DR_REG_LP_WDT_BASE + 0x001C) // LP_WDT_SWD_CONFIG_REG
410 #define RTC_CNTL_SWD_WPROTECT_REG (DR_REG_LP_WDT_BASE + 0x0020) // LP_WDT_SWD_WPROTECT_REG
416 #define RTC_CNTL_WDTCONFIG0_REG (DR_REG_LP_WDT_BASE + 0x0) // LP_WDT_RWDT_CONFIG0_REG
417 #define RTC_CNTL_WDTWPROTECT_REG (DR_REG_LP_WDT_BASE + 0x001C) // LP_WDT_RWDT_WPROTECT_REG
418 #define RTC_CNTL_SWD_CONF_REG (DR_REG_LP_WDT_BASE + 0x0020) // LP_WDT_SWD_CONFIG_REG
[all …]