| /Zephyr-latest/soc/intel/intel_adsp/ace/include/ace15_mtpm/ |
| D | adsp_interrupt.h | 80 #define XTENSA_IRQ_NUMBER(_irq) ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK) argument
84 #define ACE_IRQ_FROM_ZEPHYR(_irq) (((_irq >> ACE_IRQ_NUM_SHIFT) & ACE_IRQ_NUM_MASK) - 1) argument
87 #define ACE_IRQ_TO_ZEPHYR(_irq) \ argument
88 ((((_irq + 1) & ACE_IRQ_NUM_MASK) << ACE_IRQ_NUM_SHIFT) + ACE_INTC_IRQ)
|
| /Zephyr-latest/soc/intel/intel_adsp/ace/include/ace20_lnl/ |
| D | adsp_interrupt.h | 78 #define XTENSA_IRQ_NUMBER(_irq) ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK) argument
82 #define ACE_IRQ_FROM_ZEPHYR(_irq) (((_irq >> ACE_IRQ_NUM_SHIFT) & ACE_IRQ_NUM_MASK) - 1) argument
85 #define ACE_IRQ_TO_ZEPHYR(_irq) \ argument
86 ((((_irq + 1) & ACE_IRQ_NUM_MASK) << ACE_IRQ_NUM_SHIFT) + ACE_INTC_IRQ)
|
| /Zephyr-latest/soc/intel/intel_adsp/ace/include/ace30/ |
| D | adsp_interrupt.h | 78 #define XTENSA_IRQ_NUMBER(_irq) ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK) argument
82 #define ACE_IRQ_FROM_ZEPHYR(_irq) (((_irq >> ACE_IRQ_NUM_SHIFT) & ACE_IRQ_NUM_MASK) - 1) argument
85 #define ACE_IRQ_TO_ZEPHYR(_irq) \ argument
86 ((((_irq + 1) & ACE_IRQ_NUM_MASK) << ACE_IRQ_NUM_SHIFT) + ACE_INTC_IRQ)
|
| /Zephyr-latest/arch/common/ |
| D | multilevel_irq_legacy.c | 27 #define Z_IF_DT_INTC_IRQN_EQ(node_id, _irq) IF_ENABLED(IS_EQ(DT_IRQ(node_id, irq), _irq), (node_id)) argument
32 #define Z_DT_INTC_GET_IRQN(node_id, _irq) \ argument
33 Z_IF_DT_IS_INTC(node_id, Z_IF_DT_INTC_IRQN_EQ(node_id, _irq))
41 #define INTC_DT_IRQN_GET(_irq) \ argument
42 DT_FOREACH_CHILD_STATUS_OKAY_VARGS(DT_PATH(soc), Z_DT_INTC_GET_IRQN, _irq)
|
| /Zephyr-latest/soc/intel/intel_adsp/cavs/include/ |
| D | adsp_interrupt.h | 22 #define XTENSA_IRQ_NUMBER(_irq) \ argument
23 ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK)
24 #define CAVS_IRQ_NUMBER(_irq) \ argument
25 (((_irq >> CAVS_IRQ_NUM_SHIFT) & CAVS_IRQ_NUM_MASK) - 1)
|
| /Zephyr-latest/soc/nxp/imx/imx8ulp/adsp/include/ |
| D | soc.h | 26 #define XTENSA_IRQ_NUMBER(_irq) \ argument
27 ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK)
|
| /Zephyr-latest/soc/nxp/imx/imx8x/adsp/include/ |
| D | soc.h | 26 #define XTENSA_IRQ_NUMBER(_irq) \ argument
27 ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK)
|
| /Zephyr-latest/soc/nxp/imx/imx8/adsp/include/ |
| D | soc.h | 26 #define XTENSA_IRQ_NUMBER(_irq) \ argument
27 ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK)
|
| /Zephyr-latest/soc/nxp/imx/imx8m/adsp/include/ |
| D | soc.h | 26 #define XTENSA_IRQ_NUMBER(_irq) \ argument
27 ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK)
|
| /Zephyr-latest/soc/nxp/imxrt/imxrt5xx/f1/include/ |
| D | soc.h | 26 #define XTENSA_IRQ_NUMBER(_irq) \ argument
27 ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK)
|
| /Zephyr-latest/drivers/interrupt_controller/ |
| D | intc_cavs.c | 131 static void cavs_config_##n##_irq(const struct device *port); \
137 .config_func = cavs_config_##n##_irq, \
150 static void cavs_config_##n##_irq(const struct device *port) \
|
| /Zephyr-latest/include/zephyr/ |
| D | sw_isr_table.h | 121 #define IRQ_PARENT_ENTRY_DEFINE(_name, _dev, _irq, _offset, _level) \ argument
125 .irq = _irq, \
|
| /Zephyr-latest/drivers/can/ |
| D | can_sam.c | 160 static void config_can_##inst##_irq(void) \
183 .config_irq = config_can_##inst##_irq, \
|
| D | can_sam0.c | 198 static void config_can_##inst##_irq(void) \
219 .config_irq = config_can_##inst##_irq, \
|
| D | can_stm32_fdcan.c | 560 static void config_can_##inst##_irq(void) \
592 .config_irq = config_can_##inst##_irq, \
|
| D | can_stm32_bxcan.c | 1100 static void config_can_##inst##_irq(CAN_TypeDef *can) \
1114 static void config_can_##inst##_irq(CAN_TypeDef *can) \
1148 .config_irq = config_can_##inst##_irq, \
|
| /Zephyr-latest/drivers/gpio/ |
| D | gpio_dw.c | 448 static void gpio_config_##n##_irq(const struct device *port) \
460 .config_func = gpio_config_##n##_irq, \
|
| /Zephyr-latest/drivers/ethernet/ |
| D | eth_nxp_s32_gmac.c | 626 eth_nxp_s32_##name##_irq, \
|
