1 // THIS HEADER FILE IS AUTOMATICALLY GENERATED -- DO NOT EDIT
2 
3 /**
4  * Copyright (c) 2024 Raspberry Pi Ltd.
5  *
6  * SPDX-License-Identifier: BSD-3-Clause
7  */
8 #ifndef _HARDWARE_STRUCTS_PSM_H
9 #define _HARDWARE_STRUCTS_PSM_H
10 
11 /**
12  * \file rp2350/psm.h
13  */
14 
15 #include "hardware/address_mapped.h"
16 #include "hardware/regs/psm.h"
17 
18 // Reference to datasheet: https://datasheets.raspberrypi.com/rp2350/rp2350-datasheet.pdf#tab-registerlist_psm
19 //
20 // The _REG_ macro is intended to help make the register navigable in your IDE (for example, using the "Go to Definition" feature)
21 // _REG_(x) will link to the corresponding register in hardware/regs/psm.h.
22 //
23 // Bit-field descriptions are of the form:
24 // BITMASK [BITRANGE] FIELDNAME (RESETVALUE) DESCRIPTION
25 
26 typedef struct {
27     _REG_(PSM_FRCE_ON_OFFSET) // PSM_FRCE_ON
28     // Force block out of reset (i
29     // 0x01000000 [24]    PROC1        (0)
30     // 0x00800000 [23]    PROC0        (0)
31     // 0x00400000 [22]    ACCESSCTRL   (0)
32     // 0x00200000 [21]    SIO          (0)
33     // 0x00100000 [20]    XIP          (0)
34     // 0x00080000 [19]    SRAM9        (0)
35     // 0x00040000 [18]    SRAM8        (0)
36     // 0x00020000 [17]    SRAM7        (0)
37     // 0x00010000 [16]    SRAM6        (0)
38     // 0x00008000 [15]    SRAM5        (0)
39     // 0x00004000 [14]    SRAM4        (0)
40     // 0x00002000 [13]    SRAM3        (0)
41     // 0x00001000 [12]    SRAM2        (0)
42     // 0x00000800 [11]    SRAM1        (0)
43     // 0x00000400 [10]    SRAM0        (0)
44     // 0x00000200 [9]     BOOTRAM      (0)
45     // 0x00000100 [8]     ROM          (0)
46     // 0x00000080 [7]     BUSFABRIC    (0)
47     // 0x00000040 [6]     PSM_READY    (0)
48     // 0x00000020 [5]     CLOCKS       (0)
49     // 0x00000010 [4]     RESETS       (0)
50     // 0x00000008 [3]     XOSC         (0)
51     // 0x00000004 [2]     ROSC         (0)
52     // 0x00000002 [1]     OTP          (0)
53     // 0x00000001 [0]     PROC_COLD    (0)
54     io_rw_32 frce_on;
55 
56     _REG_(PSM_FRCE_OFF_OFFSET) // PSM_FRCE_OFF
57     // Force into reset (i
58     // 0x01000000 [24]    PROC1        (0)
59     // 0x00800000 [23]    PROC0        (0)
60     // 0x00400000 [22]    ACCESSCTRL   (0)
61     // 0x00200000 [21]    SIO          (0)
62     // 0x00100000 [20]    XIP          (0)
63     // 0x00080000 [19]    SRAM9        (0)
64     // 0x00040000 [18]    SRAM8        (0)
65     // 0x00020000 [17]    SRAM7        (0)
66     // 0x00010000 [16]    SRAM6        (0)
67     // 0x00008000 [15]    SRAM5        (0)
68     // 0x00004000 [14]    SRAM4        (0)
69     // 0x00002000 [13]    SRAM3        (0)
70     // 0x00001000 [12]    SRAM2        (0)
71     // 0x00000800 [11]    SRAM1        (0)
72     // 0x00000400 [10]    SRAM0        (0)
73     // 0x00000200 [9]     BOOTRAM      (0)
74     // 0x00000100 [8]     ROM          (0)
75     // 0x00000080 [7]     BUSFABRIC    (0)
76     // 0x00000040 [6]     PSM_READY    (0)
77     // 0x00000020 [5]     CLOCKS       (0)
78     // 0x00000010 [4]     RESETS       (0)
79     // 0x00000008 [3]     XOSC         (0)
80     // 0x00000004 [2]     ROSC         (0)
81     // 0x00000002 [1]     OTP          (0)
82     // 0x00000001 [0]     PROC_COLD    (0)
83     io_rw_32 frce_off;
84 
85     _REG_(PSM_WDSEL_OFFSET) // PSM_WDSEL
86     // Set to 1 if the watchdog should reset this
87     // 0x01000000 [24]    PROC1        (0)
88     // 0x00800000 [23]    PROC0        (0)
89     // 0x00400000 [22]    ACCESSCTRL   (0)
90     // 0x00200000 [21]    SIO          (0)
91     // 0x00100000 [20]    XIP          (0)
92     // 0x00080000 [19]    SRAM9        (0)
93     // 0x00040000 [18]    SRAM8        (0)
94     // 0x00020000 [17]    SRAM7        (0)
95     // 0x00010000 [16]    SRAM6        (0)
96     // 0x00008000 [15]    SRAM5        (0)
97     // 0x00004000 [14]    SRAM4        (0)
98     // 0x00002000 [13]    SRAM3        (0)
99     // 0x00001000 [12]    SRAM2        (0)
100     // 0x00000800 [11]    SRAM1        (0)
101     // 0x00000400 [10]    SRAM0        (0)
102     // 0x00000200 [9]     BOOTRAM      (0)
103     // 0x00000100 [8]     ROM          (0)
104     // 0x00000080 [7]     BUSFABRIC    (0)
105     // 0x00000040 [6]     PSM_READY    (0)
106     // 0x00000020 [5]     CLOCKS       (0)
107     // 0x00000010 [4]     RESETS       (0)
108     // 0x00000008 [3]     XOSC         (0)
109     // 0x00000004 [2]     ROSC         (0)
110     // 0x00000002 [1]     OTP          (0)
111     // 0x00000001 [0]     PROC_COLD    (0)
112     io_rw_32 wdsel;
113 
114     _REG_(PSM_DONE_OFFSET) // PSM_DONE
115     // Is the subsystem ready?
116     // 0x01000000 [24]    PROC1        (0)
117     // 0x00800000 [23]    PROC0        (0)
118     // 0x00400000 [22]    ACCESSCTRL   (0)
119     // 0x00200000 [21]    SIO          (0)
120     // 0x00100000 [20]    XIP          (0)
121     // 0x00080000 [19]    SRAM9        (0)
122     // 0x00040000 [18]    SRAM8        (0)
123     // 0x00020000 [17]    SRAM7        (0)
124     // 0x00010000 [16]    SRAM6        (0)
125     // 0x00008000 [15]    SRAM5        (0)
126     // 0x00004000 [14]    SRAM4        (0)
127     // 0x00002000 [13]    SRAM3        (0)
128     // 0x00001000 [12]    SRAM2        (0)
129     // 0x00000800 [11]    SRAM1        (0)
130     // 0x00000400 [10]    SRAM0        (0)
131     // 0x00000200 [9]     BOOTRAM      (0)
132     // 0x00000100 [8]     ROM          (0)
133     // 0x00000080 [7]     BUSFABRIC    (0)
134     // 0x00000040 [6]     PSM_READY    (0)
135     // 0x00000020 [5]     CLOCKS       (0)
136     // 0x00000010 [4]     RESETS       (0)
137     // 0x00000008 [3]     XOSC         (0)
138     // 0x00000004 [2]     ROSC         (0)
139     // 0x00000002 [1]     OTP          (0)
140     // 0x00000001 [0]     PROC_COLD    (0)
141     io_ro_32 done;
142 } psm_hw_t;
143 
144 #define psm_hw ((psm_hw_t *)PSM_BASE)
145 static_assert(sizeof (psm_hw_t) == 0x0010, "");
146 
147 #endif // _HARDWARE_STRUCTS_PSM_H
148 
149