1 // THIS HEADER FILE IS AUTOMATICALLY GENERATED -- DO NOT EDIT
2 
3 /**
4  * Copyright (c) 2024 Raspberry Pi Ltd.
5  *
6  * SPDX-License-Identifier: BSD-3-Clause
7  */
8 #ifndef _HARDWARE_STRUCTS_IO_BANK0_H
9 #define _HARDWARE_STRUCTS_IO_BANK0_H
10 
11 /**
12  * \file rp2350/io_bank0.h
13  */
14 
15 #include "hardware/address_mapped.h"
16 #include "hardware/regs/io_bank0.h"
17 
18 // Reference to datasheet: https://datasheets.raspberrypi.com/rp2350/rp2350-datasheet.pdf#tab-registerlist_io_bank0
19 //
20 // The _REG_ macro is intended to help make the register navigable in your IDE (for example, using the "Go to Definition" feature)
21 // _REG_(x) will link to the corresponding register in hardware/regs/io_bank0.h.
22 //
23 // Bit-field descriptions are of the form:
24 // BITMASK [BITRANGE] FIELDNAME (RESETVALUE) DESCRIPTION
25 
26 /**
27  * \brief GPIO pin function selectors on RP2350 (used as typedef \ref gpio_function_t)
28  * \ingroup hardware_gpio
29  */
30 typedef enum gpio_function_rp2350 {
31     GPIO_FUNC_HSTX = 0, ///< Select HSTX as GPIO pin function
32     GPIO_FUNC_SPI = 1, ///< Select SPI as GPIO pin function
33     GPIO_FUNC_UART = 2, ///< Select UART as GPIO pin function
34     GPIO_FUNC_I2C = 3, ///< Select I2C as GPIO pin function
35     GPIO_FUNC_PWM = 4, ///< Select PWM as GPIO pin function
36     GPIO_FUNC_SIO = 5, ///< Select SIO as GPIO pin function
37     GPIO_FUNC_PIO0 = 6, ///< Select PIO0 as GPIO pin function
38     GPIO_FUNC_PIO1 = 7, ///< Select PIO1 as GPIO pin function
39     GPIO_FUNC_PIO2 = 8, ///< Select PIO2 as GPIO pin function
40     GPIO_FUNC_GPCK = 9, ///< Select GPCK as GPIO pin function
41     GPIO_FUNC_XIP_CS1 = 9, ///< Select XIP CS1 as GPIO pin function
42     GPIO_FUNC_CORESIGHT_TRACE = 9, ///< Select CORESIGHT TRACE as GPIO pin function
43     GPIO_FUNC_USB = 10, ///< Select USB as GPIO pin function
44     GPIO_FUNC_UART_AUX = 11, ///< Select UART_AUX as GPIO pin function
45     GPIO_FUNC_NULL = 0x1f, ///< Select NULL as GPIO pin function
46 } gpio_function_t;
47 
48 typedef struct {
49     _REG_(IO_BANK0_GPIO0_STATUS_OFFSET) // IO_BANK0_GPIO0_STATUS
50     // 0x04000000 [26]    IRQTOPROC    (0) interrupt to processors, after override is applied
51     // 0x00020000 [17]    INFROMPAD    (0) input signal from pad, before filtering and override are applied
52     // 0x00002000 [13]    OETOPAD      (0) output enable to pad after register override is applied
53     // 0x00000200 [9]     OUTTOPAD     (0) output signal to pad after register override is applied
54     io_ro_32 status;
55 
56     _REG_(IO_BANK0_GPIO0_CTRL_OFFSET) // IO_BANK0_GPIO0_CTRL
57     // 0x30000000 [29:28] IRQOVER      (0x0)
58     // 0x00030000 [17:16] INOVER       (0x0)
59     // 0x0000c000 [15:14] OEOVER       (0x0)
60     // 0x00003000 [13:12] OUTOVER      (0x0)
61     // 0x0000001f [4:0]   FUNCSEL      (0x1f) 0-31 -> selects pin function according to the gpio table +
62     io_rw_32 ctrl;
63 } io_bank0_status_ctrl_hw_t;
64 
65 typedef struct {
66     // (Description copied from array index 0 register IO_BANK0_PROC0_INTE0 applies similarly to other array indexes)
67     _REG_(IO_BANK0_PROC0_INTE0_OFFSET) // IO_BANK0_PROC0_INTE0
68     // Interrupt Enable for proc0
69     // 0x80000000 [31]    GPIO7_EDGE_HIGH (0)
70     // 0x40000000 [30]    GPIO7_EDGE_LOW (0)
71     // 0x20000000 [29]    GPIO7_LEVEL_HIGH (0)
72     // 0x10000000 [28]    GPIO7_LEVEL_LOW (0)
73     // 0x08000000 [27]    GPIO6_EDGE_HIGH (0)
74     // 0x04000000 [26]    GPIO6_EDGE_LOW (0)
75     // 0x02000000 [25]    GPIO6_LEVEL_HIGH (0)
76     // 0x01000000 [24]    GPIO6_LEVEL_LOW (0)
77     // 0x00800000 [23]    GPIO5_EDGE_HIGH (0)
78     // 0x00400000 [22]    GPIO5_EDGE_LOW (0)
79     // 0x00200000 [21]    GPIO5_LEVEL_HIGH (0)
80     // 0x00100000 [20]    GPIO5_LEVEL_LOW (0)
81     // 0x00080000 [19]    GPIO4_EDGE_HIGH (0)
82     // 0x00040000 [18]    GPIO4_EDGE_LOW (0)
83     // 0x00020000 [17]    GPIO4_LEVEL_HIGH (0)
84     // 0x00010000 [16]    GPIO4_LEVEL_LOW (0)
85     // 0x00008000 [15]    GPIO3_EDGE_HIGH (0)
86     // 0x00004000 [14]    GPIO3_EDGE_LOW (0)
87     // 0x00002000 [13]    GPIO3_LEVEL_HIGH (0)
88     // 0x00001000 [12]    GPIO3_LEVEL_LOW (0)
89     // 0x00000800 [11]    GPIO2_EDGE_HIGH (0)
90     // 0x00000400 [10]    GPIO2_EDGE_LOW (0)
91     // 0x00000200 [9]     GPIO2_LEVEL_HIGH (0)
92     // 0x00000100 [8]     GPIO2_LEVEL_LOW (0)
93     // 0x00000080 [7]     GPIO1_EDGE_HIGH (0)
94     // 0x00000040 [6]     GPIO1_EDGE_LOW (0)
95     // 0x00000020 [5]     GPIO1_LEVEL_HIGH (0)
96     // 0x00000010 [4]     GPIO1_LEVEL_LOW (0)
97     // 0x00000008 [3]     GPIO0_EDGE_HIGH (0)
98     // 0x00000004 [2]     GPIO0_EDGE_LOW (0)
99     // 0x00000002 [1]     GPIO0_LEVEL_HIGH (0)
100     // 0x00000001 [0]     GPIO0_LEVEL_LOW (0)
101     io_rw_32 inte[6];
102 
103     // (Description copied from array index 0 register IO_BANK0_PROC0_INTF0 applies similarly to other array indexes)
104     _REG_(IO_BANK0_PROC0_INTF0_OFFSET) // IO_BANK0_PROC0_INTF0
105     // Interrupt Force for proc0
106     // 0x80000000 [31]    GPIO7_EDGE_HIGH (0)
107     // 0x40000000 [30]    GPIO7_EDGE_LOW (0)
108     // 0x20000000 [29]    GPIO7_LEVEL_HIGH (0)
109     // 0x10000000 [28]    GPIO7_LEVEL_LOW (0)
110     // 0x08000000 [27]    GPIO6_EDGE_HIGH (0)
111     // 0x04000000 [26]    GPIO6_EDGE_LOW (0)
112     // 0x02000000 [25]    GPIO6_LEVEL_HIGH (0)
113     // 0x01000000 [24]    GPIO6_LEVEL_LOW (0)
114     // 0x00800000 [23]    GPIO5_EDGE_HIGH (0)
115     // 0x00400000 [22]    GPIO5_EDGE_LOW (0)
116     // 0x00200000 [21]    GPIO5_LEVEL_HIGH (0)
117     // 0x00100000 [20]    GPIO5_LEVEL_LOW (0)
118     // 0x00080000 [19]    GPIO4_EDGE_HIGH (0)
119     // 0x00040000 [18]    GPIO4_EDGE_LOW (0)
120     // 0x00020000 [17]    GPIO4_LEVEL_HIGH (0)
121     // 0x00010000 [16]    GPIO4_LEVEL_LOW (0)
122     // 0x00008000 [15]    GPIO3_EDGE_HIGH (0)
123     // 0x00004000 [14]    GPIO3_EDGE_LOW (0)
124     // 0x00002000 [13]    GPIO3_LEVEL_HIGH (0)
125     // 0x00001000 [12]    GPIO3_LEVEL_LOW (0)
126     // 0x00000800 [11]    GPIO2_EDGE_HIGH (0)
127     // 0x00000400 [10]    GPIO2_EDGE_LOW (0)
128     // 0x00000200 [9]     GPIO2_LEVEL_HIGH (0)
129     // 0x00000100 [8]     GPIO2_LEVEL_LOW (0)
130     // 0x00000080 [7]     GPIO1_EDGE_HIGH (0)
131     // 0x00000040 [6]     GPIO1_EDGE_LOW (0)
132     // 0x00000020 [5]     GPIO1_LEVEL_HIGH (0)
133     // 0x00000010 [4]     GPIO1_LEVEL_LOW (0)
134     // 0x00000008 [3]     GPIO0_EDGE_HIGH (0)
135     // 0x00000004 [2]     GPIO0_EDGE_LOW (0)
136     // 0x00000002 [1]     GPIO0_LEVEL_HIGH (0)
137     // 0x00000001 [0]     GPIO0_LEVEL_LOW (0)
138     io_rw_32 intf[6];
139 
140     // (Description copied from array index 0 register IO_BANK0_PROC0_INTS0 applies similarly to other array indexes)
141     _REG_(IO_BANK0_PROC0_INTS0_OFFSET) // IO_BANK0_PROC0_INTS0
142     // Interrupt status after masking & forcing for proc0
143     // 0x80000000 [31]    GPIO7_EDGE_HIGH (0)
144     // 0x40000000 [30]    GPIO7_EDGE_LOW (0)
145     // 0x20000000 [29]    GPIO7_LEVEL_HIGH (0)
146     // 0x10000000 [28]    GPIO7_LEVEL_LOW (0)
147     // 0x08000000 [27]    GPIO6_EDGE_HIGH (0)
148     // 0x04000000 [26]    GPIO6_EDGE_LOW (0)
149     // 0x02000000 [25]    GPIO6_LEVEL_HIGH (0)
150     // 0x01000000 [24]    GPIO6_LEVEL_LOW (0)
151     // 0x00800000 [23]    GPIO5_EDGE_HIGH (0)
152     // 0x00400000 [22]    GPIO5_EDGE_LOW (0)
153     // 0x00200000 [21]    GPIO5_LEVEL_HIGH (0)
154     // 0x00100000 [20]    GPIO5_LEVEL_LOW (0)
155     // 0x00080000 [19]    GPIO4_EDGE_HIGH (0)
156     // 0x00040000 [18]    GPIO4_EDGE_LOW (0)
157     // 0x00020000 [17]    GPIO4_LEVEL_HIGH (0)
158     // 0x00010000 [16]    GPIO4_LEVEL_LOW (0)
159     // 0x00008000 [15]    GPIO3_EDGE_HIGH (0)
160     // 0x00004000 [14]    GPIO3_EDGE_LOW (0)
161     // 0x00002000 [13]    GPIO3_LEVEL_HIGH (0)
162     // 0x00001000 [12]    GPIO3_LEVEL_LOW (0)
163     // 0x00000800 [11]    GPIO2_EDGE_HIGH (0)
164     // 0x00000400 [10]    GPIO2_EDGE_LOW (0)
165     // 0x00000200 [9]     GPIO2_LEVEL_HIGH (0)
166     // 0x00000100 [8]     GPIO2_LEVEL_LOW (0)
167     // 0x00000080 [7]     GPIO1_EDGE_HIGH (0)
168     // 0x00000040 [6]     GPIO1_EDGE_LOW (0)
169     // 0x00000020 [5]     GPIO1_LEVEL_HIGH (0)
170     // 0x00000010 [4]     GPIO1_LEVEL_LOW (0)
171     // 0x00000008 [3]     GPIO0_EDGE_HIGH (0)
172     // 0x00000004 [2]     GPIO0_EDGE_LOW (0)
173     // 0x00000002 [1]     GPIO0_LEVEL_HIGH (0)
174     // 0x00000001 [0]     GPIO0_LEVEL_LOW (0)
175     io_ro_32 ints[6];
176 } io_bank0_irq_ctrl_hw_t;
177 
178 /// \tag::io_bank0_hw[]
179 typedef struct {
180     io_bank0_status_ctrl_hw_t io[48];
181 
182     uint32_t _pad0[32];
183 
184     // (Description copied from array index 0 register IO_BANK0_IRQSUMMARY_PROC0_SECURE0 applies similarly to other array indexes)
185     _REG_(IO_BANK0_IRQSUMMARY_PROC0_SECURE0_OFFSET) // IO_BANK0_IRQSUMMARY_PROC0_SECURE0
186     // 0x80000000 [31]    GPIO31       (0)
187     // 0x40000000 [30]    GPIO30       (0)
188     // 0x20000000 [29]    GPIO29       (0)
189     // 0x10000000 [28]    GPIO28       (0)
190     // 0x08000000 [27]    GPIO27       (0)
191     // 0x04000000 [26]    GPIO26       (0)
192     // 0x02000000 [25]    GPIO25       (0)
193     // 0x01000000 [24]    GPIO24       (0)
194     // 0x00800000 [23]    GPIO23       (0)
195     // 0x00400000 [22]    GPIO22       (0)
196     // 0x00200000 [21]    GPIO21       (0)
197     // 0x00100000 [20]    GPIO20       (0)
198     // 0x00080000 [19]    GPIO19       (0)
199     // 0x00040000 [18]    GPIO18       (0)
200     // 0x00020000 [17]    GPIO17       (0)
201     // 0x00010000 [16]    GPIO16       (0)
202     // 0x00008000 [15]    GPIO15       (0)
203     // 0x00004000 [14]    GPIO14       (0)
204     // 0x00002000 [13]    GPIO13       (0)
205     // 0x00001000 [12]    GPIO12       (0)
206     // 0x00000800 [11]    GPIO11       (0)
207     // 0x00000400 [10]    GPIO10       (0)
208     // 0x00000200 [9]     GPIO9        (0)
209     // 0x00000100 [8]     GPIO8        (0)
210     // 0x00000080 [7]     GPIO7        (0)
211     // 0x00000040 [6]     GPIO6        (0)
212     // 0x00000020 [5]     GPIO5        (0)
213     // 0x00000010 [4]     GPIO4        (0)
214     // 0x00000008 [3]     GPIO3        (0)
215     // 0x00000004 [2]     GPIO2        (0)
216     // 0x00000002 [1]     GPIO1        (0)
217     // 0x00000001 [0]     GPIO0        (0)
218     io_ro_32 irqsummary_proc0_secure[2];
219 
220     // (Description copied from array index 0 register IO_BANK0_IRQSUMMARY_PROC0_NONSECURE0 applies similarly to other array indexes)
221     _REG_(IO_BANK0_IRQSUMMARY_PROC0_NONSECURE0_OFFSET) // IO_BANK0_IRQSUMMARY_PROC0_NONSECURE0
222     // 0x80000000 [31]    GPIO31       (0)
223     // 0x40000000 [30]    GPIO30       (0)
224     // 0x20000000 [29]    GPIO29       (0)
225     // 0x10000000 [28]    GPIO28       (0)
226     // 0x08000000 [27]    GPIO27       (0)
227     // 0x04000000 [26]    GPIO26       (0)
228     // 0x02000000 [25]    GPIO25       (0)
229     // 0x01000000 [24]    GPIO24       (0)
230     // 0x00800000 [23]    GPIO23       (0)
231     // 0x00400000 [22]    GPIO22       (0)
232     // 0x00200000 [21]    GPIO21       (0)
233     // 0x00100000 [20]    GPIO20       (0)
234     // 0x00080000 [19]    GPIO19       (0)
235     // 0x00040000 [18]    GPIO18       (0)
236     // 0x00020000 [17]    GPIO17       (0)
237     // 0x00010000 [16]    GPIO16       (0)
238     // 0x00008000 [15]    GPIO15       (0)
239     // 0x00004000 [14]    GPIO14       (0)
240     // 0x00002000 [13]    GPIO13       (0)
241     // 0x00001000 [12]    GPIO12       (0)
242     // 0x00000800 [11]    GPIO11       (0)
243     // 0x00000400 [10]    GPIO10       (0)
244     // 0x00000200 [9]     GPIO9        (0)
245     // 0x00000100 [8]     GPIO8        (0)
246     // 0x00000080 [7]     GPIO7        (0)
247     // 0x00000040 [6]     GPIO6        (0)
248     // 0x00000020 [5]     GPIO5        (0)
249     // 0x00000010 [4]     GPIO4        (0)
250     // 0x00000008 [3]     GPIO3        (0)
251     // 0x00000004 [2]     GPIO2        (0)
252     // 0x00000002 [1]     GPIO1        (0)
253     // 0x00000001 [0]     GPIO0        (0)
254     io_ro_32 irqsummary_proc0_nonsecure[2];
255 
256     // (Description copied from array index 0 register IO_BANK0_IRQSUMMARY_PROC1_SECURE0 applies similarly to other array indexes)
257     _REG_(IO_BANK0_IRQSUMMARY_PROC1_SECURE0_OFFSET) // IO_BANK0_IRQSUMMARY_PROC1_SECURE0
258     // 0x80000000 [31]    GPIO31       (0)
259     // 0x40000000 [30]    GPIO30       (0)
260     // 0x20000000 [29]    GPIO29       (0)
261     // 0x10000000 [28]    GPIO28       (0)
262     // 0x08000000 [27]    GPIO27       (0)
263     // 0x04000000 [26]    GPIO26       (0)
264     // 0x02000000 [25]    GPIO25       (0)
265     // 0x01000000 [24]    GPIO24       (0)
266     // 0x00800000 [23]    GPIO23       (0)
267     // 0x00400000 [22]    GPIO22       (0)
268     // 0x00200000 [21]    GPIO21       (0)
269     // 0x00100000 [20]    GPIO20       (0)
270     // 0x00080000 [19]    GPIO19       (0)
271     // 0x00040000 [18]    GPIO18       (0)
272     // 0x00020000 [17]    GPIO17       (0)
273     // 0x00010000 [16]    GPIO16       (0)
274     // 0x00008000 [15]    GPIO15       (0)
275     // 0x00004000 [14]    GPIO14       (0)
276     // 0x00002000 [13]    GPIO13       (0)
277     // 0x00001000 [12]    GPIO12       (0)
278     // 0x00000800 [11]    GPIO11       (0)
279     // 0x00000400 [10]    GPIO10       (0)
280     // 0x00000200 [9]     GPIO9        (0)
281     // 0x00000100 [8]     GPIO8        (0)
282     // 0x00000080 [7]     GPIO7        (0)
283     // 0x00000040 [6]     GPIO6        (0)
284     // 0x00000020 [5]     GPIO5        (0)
285     // 0x00000010 [4]     GPIO4        (0)
286     // 0x00000008 [3]     GPIO3        (0)
287     // 0x00000004 [2]     GPIO2        (0)
288     // 0x00000002 [1]     GPIO1        (0)
289     // 0x00000001 [0]     GPIO0        (0)
290     io_ro_32 irqsummary_proc1_secure[2];
291 
292     // (Description copied from array index 0 register IO_BANK0_IRQSUMMARY_PROC1_NONSECURE0 applies similarly to other array indexes)
293     _REG_(IO_BANK0_IRQSUMMARY_PROC1_NONSECURE0_OFFSET) // IO_BANK0_IRQSUMMARY_PROC1_NONSECURE0
294     // 0x80000000 [31]    GPIO31       (0)
295     // 0x40000000 [30]    GPIO30       (0)
296     // 0x20000000 [29]    GPIO29       (0)
297     // 0x10000000 [28]    GPIO28       (0)
298     // 0x08000000 [27]    GPIO27       (0)
299     // 0x04000000 [26]    GPIO26       (0)
300     // 0x02000000 [25]    GPIO25       (0)
301     // 0x01000000 [24]    GPIO24       (0)
302     // 0x00800000 [23]    GPIO23       (0)
303     // 0x00400000 [22]    GPIO22       (0)
304     // 0x00200000 [21]    GPIO21       (0)
305     // 0x00100000 [20]    GPIO20       (0)
306     // 0x00080000 [19]    GPIO19       (0)
307     // 0x00040000 [18]    GPIO18       (0)
308     // 0x00020000 [17]    GPIO17       (0)
309     // 0x00010000 [16]    GPIO16       (0)
310     // 0x00008000 [15]    GPIO15       (0)
311     // 0x00004000 [14]    GPIO14       (0)
312     // 0x00002000 [13]    GPIO13       (0)
313     // 0x00001000 [12]    GPIO12       (0)
314     // 0x00000800 [11]    GPIO11       (0)
315     // 0x00000400 [10]    GPIO10       (0)
316     // 0x00000200 [9]     GPIO9        (0)
317     // 0x00000100 [8]     GPIO8        (0)
318     // 0x00000080 [7]     GPIO7        (0)
319     // 0x00000040 [6]     GPIO6        (0)
320     // 0x00000020 [5]     GPIO5        (0)
321     // 0x00000010 [4]     GPIO4        (0)
322     // 0x00000008 [3]     GPIO3        (0)
323     // 0x00000004 [2]     GPIO2        (0)
324     // 0x00000002 [1]     GPIO1        (0)
325     // 0x00000001 [0]     GPIO0        (0)
326     io_ro_32 irqsummary_proc1_nonsecure[2];
327 
328     // (Description copied from array index 0 register IO_BANK0_IRQSUMMARY_DORMANT_WAKE_SECURE0 applies similarly to other array indexes)
329     _REG_(IO_BANK0_IRQSUMMARY_DORMANT_WAKE_SECURE0_OFFSET) // IO_BANK0_IRQSUMMARY_DORMANT_WAKE_SECURE0
330     // 0x80000000 [31]    GPIO31       (0)
331     // 0x40000000 [30]    GPIO30       (0)
332     // 0x20000000 [29]    GPIO29       (0)
333     // 0x10000000 [28]    GPIO28       (0)
334     // 0x08000000 [27]    GPIO27       (0)
335     // 0x04000000 [26]    GPIO26       (0)
336     // 0x02000000 [25]    GPIO25       (0)
337     // 0x01000000 [24]    GPIO24       (0)
338     // 0x00800000 [23]    GPIO23       (0)
339     // 0x00400000 [22]    GPIO22       (0)
340     // 0x00200000 [21]    GPIO21       (0)
341     // 0x00100000 [20]    GPIO20       (0)
342     // 0x00080000 [19]    GPIO19       (0)
343     // 0x00040000 [18]    GPIO18       (0)
344     // 0x00020000 [17]    GPIO17       (0)
345     // 0x00010000 [16]    GPIO16       (0)
346     // 0x00008000 [15]    GPIO15       (0)
347     // 0x00004000 [14]    GPIO14       (0)
348     // 0x00002000 [13]    GPIO13       (0)
349     // 0x00001000 [12]    GPIO12       (0)
350     // 0x00000800 [11]    GPIO11       (0)
351     // 0x00000400 [10]    GPIO10       (0)
352     // 0x00000200 [9]     GPIO9        (0)
353     // 0x00000100 [8]     GPIO8        (0)
354     // 0x00000080 [7]     GPIO7        (0)
355     // 0x00000040 [6]     GPIO6        (0)
356     // 0x00000020 [5]     GPIO5        (0)
357     // 0x00000010 [4]     GPIO4        (0)
358     // 0x00000008 [3]     GPIO3        (0)
359     // 0x00000004 [2]     GPIO2        (0)
360     // 0x00000002 [1]     GPIO1        (0)
361     // 0x00000001 [0]     GPIO0        (0)
362     io_ro_32 irqsummary_dormant_wake_secure[2];
363 
364     // (Description copied from array index 0 register IO_BANK0_IRQSUMMARY_DORMANT_WAKE_NONSECURE0 applies similarly to other array indexes)
365     _REG_(IO_BANK0_IRQSUMMARY_DORMANT_WAKE_NONSECURE0_OFFSET) // IO_BANK0_IRQSUMMARY_DORMANT_WAKE_NONSECURE0
366     // 0x80000000 [31]    GPIO31       (0)
367     // 0x40000000 [30]    GPIO30       (0)
368     // 0x20000000 [29]    GPIO29       (0)
369     // 0x10000000 [28]    GPIO28       (0)
370     // 0x08000000 [27]    GPIO27       (0)
371     // 0x04000000 [26]    GPIO26       (0)
372     // 0x02000000 [25]    GPIO25       (0)
373     // 0x01000000 [24]    GPIO24       (0)
374     // 0x00800000 [23]    GPIO23       (0)
375     // 0x00400000 [22]    GPIO22       (0)
376     // 0x00200000 [21]    GPIO21       (0)
377     // 0x00100000 [20]    GPIO20       (0)
378     // 0x00080000 [19]    GPIO19       (0)
379     // 0x00040000 [18]    GPIO18       (0)
380     // 0x00020000 [17]    GPIO17       (0)
381     // 0x00010000 [16]    GPIO16       (0)
382     // 0x00008000 [15]    GPIO15       (0)
383     // 0x00004000 [14]    GPIO14       (0)
384     // 0x00002000 [13]    GPIO13       (0)
385     // 0x00001000 [12]    GPIO12       (0)
386     // 0x00000800 [11]    GPIO11       (0)
387     // 0x00000400 [10]    GPIO10       (0)
388     // 0x00000200 [9]     GPIO9        (0)
389     // 0x00000100 [8]     GPIO8        (0)
390     // 0x00000080 [7]     GPIO7        (0)
391     // 0x00000040 [6]     GPIO6        (0)
392     // 0x00000020 [5]     GPIO5        (0)
393     // 0x00000010 [4]     GPIO4        (0)
394     // 0x00000008 [3]     GPIO3        (0)
395     // 0x00000004 [2]     GPIO2        (0)
396     // 0x00000002 [1]     GPIO1        (0)
397     // 0x00000001 [0]     GPIO0        (0)
398     io_ro_32 irqsummary_dormant_wake_nonsecure[2];
399 
400     // (Description copied from array index 0 register IO_BANK0_INTR0 applies similarly to other array indexes)
401     _REG_(IO_BANK0_INTR0_OFFSET) // IO_BANK0_INTR0
402     // Raw Interrupts
403     // 0x80000000 [31]    GPIO7_EDGE_HIGH (0)
404     // 0x40000000 [30]    GPIO7_EDGE_LOW (0)
405     // 0x20000000 [29]    GPIO7_LEVEL_HIGH (0)
406     // 0x10000000 [28]    GPIO7_LEVEL_LOW (0)
407     // 0x08000000 [27]    GPIO6_EDGE_HIGH (0)
408     // 0x04000000 [26]    GPIO6_EDGE_LOW (0)
409     // 0x02000000 [25]    GPIO6_LEVEL_HIGH (0)
410     // 0x01000000 [24]    GPIO6_LEVEL_LOW (0)
411     // 0x00800000 [23]    GPIO5_EDGE_HIGH (0)
412     // 0x00400000 [22]    GPIO5_EDGE_LOW (0)
413     // 0x00200000 [21]    GPIO5_LEVEL_HIGH (0)
414     // 0x00100000 [20]    GPIO5_LEVEL_LOW (0)
415     // 0x00080000 [19]    GPIO4_EDGE_HIGH (0)
416     // 0x00040000 [18]    GPIO4_EDGE_LOW (0)
417     // 0x00020000 [17]    GPIO4_LEVEL_HIGH (0)
418     // 0x00010000 [16]    GPIO4_LEVEL_LOW (0)
419     // 0x00008000 [15]    GPIO3_EDGE_HIGH (0)
420     // 0x00004000 [14]    GPIO3_EDGE_LOW (0)
421     // 0x00002000 [13]    GPIO3_LEVEL_HIGH (0)
422     // 0x00001000 [12]    GPIO3_LEVEL_LOW (0)
423     // 0x00000800 [11]    GPIO2_EDGE_HIGH (0)
424     // 0x00000400 [10]    GPIO2_EDGE_LOW (0)
425     // 0x00000200 [9]     GPIO2_LEVEL_HIGH (0)
426     // 0x00000100 [8]     GPIO2_LEVEL_LOW (0)
427     // 0x00000080 [7]     GPIO1_EDGE_HIGH (0)
428     // 0x00000040 [6]     GPIO1_EDGE_LOW (0)
429     // 0x00000020 [5]     GPIO1_LEVEL_HIGH (0)
430     // 0x00000010 [4]     GPIO1_LEVEL_LOW (0)
431     // 0x00000008 [3]     GPIO0_EDGE_HIGH (0)
432     // 0x00000004 [2]     GPIO0_EDGE_LOW (0)
433     // 0x00000002 [1]     GPIO0_LEVEL_HIGH (0)
434     // 0x00000001 [0]     GPIO0_LEVEL_LOW (0)
435     io_rw_32 intr[6];
436 
437     union {
438         struct {
439             io_bank0_irq_ctrl_hw_t proc0_irq_ctrl;
440             io_bank0_irq_ctrl_hw_t proc1_irq_ctrl;
441             io_bank0_irq_ctrl_hw_t dormant_wake_irq_ctrl;
442         };
443         io_bank0_irq_ctrl_hw_t irq_ctrl[3];
444     };
445 } io_bank0_hw_t;
446 /// \end::io_bank0_hw[]
447 
448 #define io_bank0_hw ((io_bank0_hw_t *)IO_BANK0_BASE)
449 static_assert(sizeof (io_bank0_hw_t) == 0x0320, "");
450 
451 #endif // _HARDWARE_STRUCTS_IO_BANK0_H
452 
453