1/* 2 * Copyright 2023, NXP 3 * SPDX-License-Identifier: Apache-2.0 4 * 5 * Note: File generated by imx_cfg_utils.py 6 * from configuration data for MIMXRT1166XVM5A 7 */ 8 9/* 10 * SOC level pinctrl defintions 11 * These definitions define SOC level defaults for each pin, 12 * and select the pinmux for the pin. Pinmux entries are a tuple of: 13 * <mux_register mux_mode input_register input_daisy config_register> 14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 15 * the pinctrl driver will write the mux_mode and input_daisy values into 16 * each register, respectively. The config_register is used to configure 17 * the pin based on the devicetree properties set 18 */ 19 20&iomuxc { 21 /omit-if-no-ref/ iomuxc_gpio_ad_00_acmp1_in1: IOMUXC_GPIO_AD_00_ACMP1_IN1 { 22 pinmux = <0x400e810c 5 0x0 0 0x400e8350>; 23 pin-pue; 24 }; 25 /omit-if-no-ref/ iomuxc_gpio_ad_00_can2_tx: IOMUXC_GPIO_AD_00_CAN2_TX { 26 pinmux = <0x400e810c 1 0x0 0 0x400e8350>; 27 pin-pue; 28 }; 29 /omit-if-no-ref/ iomuxc_gpio_ad_00_enet_1g_1588_event1_in: IOMUXC_GPIO_AD_00_ENET_1G_1588_EVENT1_IN { 30 pinmux = <0x400e810c 2 0x0 0 0x400e8350>; 31 pin-pue; 32 }; 33 /omit-if-no-ref/ iomuxc_gpio_ad_00_flexio2_flexio00: IOMUXC_GPIO_AD_00_FLEXIO2_FLEXIO00 { 34 pinmux = <0x400e810c 8 0x0 0 0x400e8350>; 35 pin-pue; 36 }; 37 /omit-if-no-ref/ iomuxc_gpio_ad_00_flexpwm1_pwm0_a: IOMUXC_GPIO_AD_00_FLEXPWM1_PWM0_A { 38 pinmux = <0x400e810c 4 0x400e8500 1 0x400e8350>; 39 pin-pue; 40 }; 41 /omit-if-no-ref/ iomuxc_gpio_ad_00_flexspi2_b_ss1_b: IOMUXC_GPIO_AD_00_FLEXSPI2_B_SS1_B { 42 pinmux = <0x400e810c 9 0x0 0 0x400e8350>; 43 pin-pue; 44 }; 45 /omit-if-no-ref/ iomuxc_gpio_ad_00_gpio8_io31: IOMUXC_GPIO_AD_00_GPIO8_IO31 { 46 pinmux = <0x400e810c 10 0x0 0 0x400e8350>; 47 pin-pue; 48 }; 49 /omit-if-no-ref/ iomuxc_gpio_ad_00_gpio_mux2_io31: IOMUXC_GPIO_AD_00_GPIO_MUX2_IO31 { 50 pinmux = <0x400e810c 5 0x0 0 0x400e8350>; 51 pin-pue; 52 gpr = <0x400e40a4 0xf 0x0>; 53 }; 54 /omit-if-no-ref/ iomuxc_gpio_ad_00_gpio_mux2_io31_cm7: IOMUXC_GPIO_AD_00_GPIO_MUX2_IO31_CM7 { 55 pinmux = <0x400e810c 5 0x0 0 0x400e8350>; 56 pin-pue; 57 gpr = <0x400e40a4 0xf 0x1>; 58 }; 59 /omit-if-no-ref/ iomuxc_gpio_ad_00_gpt2_capture1: IOMUXC_GPIO_AD_00_GPT2_CAPTURE1 { 60 pinmux = <0x400e810c 3 0x0 0 0x400e8350>; 61 pin-pue; 62 }; 63 /omit-if-no-ref/ iomuxc_gpio_ad_00_lpuart7_tx: IOMUXC_GPIO_AD_00_LPUART7_TX { 64 pinmux = <0x400e810c 6 0x400e8630 0 0x400e8350>; 65 pin-pue; 66 }; 67 /omit-if-no-ref/ iomuxc_gpio_ad_00_sim1_trxd: IOMUXC_GPIO_AD_00_SIM1_TRXD { 68 pinmux = <0x400e810c 0 0x400e869c 1 0x400e8350>; 69 pin-pue; 70 }; 71 /omit-if-no-ref/ iomuxc_gpio_ad_01_acmp1_in2: IOMUXC_GPIO_AD_01_ACMP1_IN2 { 72 pinmux = <0x400e8110 5 0x0 0 0x400e8354>; 73 pin-pue; 74 }; 75 /omit-if-no-ref/ iomuxc_gpio_ad_01_can2_rx: IOMUXC_GPIO_AD_01_CAN2_RX { 76 pinmux = <0x400e8110 1 0x400e849c 0 0x400e8354>; 77 pin-pue; 78 }; 79 /omit-if-no-ref/ iomuxc_gpio_ad_01_enet_1g_1588_event1_out: IOMUXC_GPIO_AD_01_ENET_1G_1588_EVENT1_OUT { 80 pinmux = <0x400e8110 2 0x0 0 0x400e8354>; 81 pin-pue; 82 }; 83 /omit-if-no-ref/ iomuxc_gpio_ad_01_flexio2_flexio01: IOMUXC_GPIO_AD_01_FLEXIO2_FLEXIO01 { 84 pinmux = <0x400e8110 8 0x0 0 0x400e8354>; 85 pin-pue; 86 }; 87 /omit-if-no-ref/ iomuxc_gpio_ad_01_flexpwm1_pwm0_b: IOMUXC_GPIO_AD_01_FLEXPWM1_PWM0_B { 88 pinmux = <0x400e8110 4 0x400e850c 1 0x400e8354>; 89 pin-pue; 90 }; 91 /omit-if-no-ref/ iomuxc_gpio_ad_01_flexspi2_a_ss1_b: IOMUXC_GPIO_AD_01_FLEXSPI2_A_SS1_B { 92 pinmux = <0x400e8110 9 0x0 0 0x400e8354>; 93 pin-pue; 94 }; 95 /omit-if-no-ref/ iomuxc_gpio_ad_01_gpio9_io00: IOMUXC_GPIO_AD_01_GPIO9_IO00 { 96 pinmux = <0x400e8110 10 0x0 0 0x400e8354>; 97 pin-pue; 98 }; 99 /omit-if-no-ref/ iomuxc_gpio_ad_01_gpio_mux3_io00: IOMUXC_GPIO_AD_01_GPIO_MUX3_IO00 { 100 pinmux = <0x400e8110 5 0x0 0 0x400e8354>; 101 pin-pue; 102 gpr = <0x400e40a8 0x0 0x0>; 103 }; 104 /omit-if-no-ref/ iomuxc_gpio_ad_01_gpio_mux3_io00_cm7: IOMUXC_GPIO_AD_01_GPIO_MUX3_IO00_CM7 { 105 pinmux = <0x400e8110 5 0x0 0 0x400e8354>; 106 pin-pue; 107 gpr = <0x400e40a8 0x0 0x1>; 108 }; 109 /omit-if-no-ref/ iomuxc_gpio_ad_01_gpt2_capture2: IOMUXC_GPIO_AD_01_GPT2_CAPTURE2 { 110 pinmux = <0x400e8110 3 0x0 0 0x400e8354>; 111 pin-pue; 112 }; 113 /omit-if-no-ref/ iomuxc_gpio_ad_01_lpuart7_rx: IOMUXC_GPIO_AD_01_LPUART7_RX { 114 pinmux = <0x400e8110 6 0x400e862c 0 0x400e8354>; 115 pin-pue; 116 }; 117 /omit-if-no-ref/ iomuxc_gpio_ad_01_sim1_clk: IOMUXC_GPIO_AD_01_SIM1_CLK { 118 pinmux = <0x400e8110 0 0x0 0 0x400e8354>; 119 pin-pue; 120 }; 121 /omit-if-no-ref/ iomuxc_gpio_ad_02_acmp1_in3: IOMUXC_GPIO_AD_02_ACMP1_IN3 { 122 pinmux = <0x400e8114 5 0x0 0 0x400e8358>; 123 pin-pue; 124 }; 125 /omit-if-no-ref/ iomuxc_gpio_ad_02_enet_1g_1588_event2_in: IOMUXC_GPIO_AD_02_ENET_1G_1588_EVENT2_IN { 126 pinmux = <0x400e8114 2 0x0 0 0x400e8358>; 127 pin-pue; 128 }; 129 /omit-if-no-ref/ iomuxc_gpio_ad_02_flexio2_flexio02: IOMUXC_GPIO_AD_02_FLEXIO2_FLEXIO02 { 130 pinmux = <0x400e8114 8 0x0 0 0x400e8358>; 131 pin-pue; 132 }; 133 /omit-if-no-ref/ iomuxc_gpio_ad_02_flexpwm1_pwm1_a: IOMUXC_GPIO_AD_02_FLEXPWM1_PWM1_A { 134 pinmux = <0x400e8114 4 0x400e8504 1 0x400e8358>; 135 pin-pue; 136 }; 137 /omit-if-no-ref/ iomuxc_gpio_ad_02_gpio9_io01: IOMUXC_GPIO_AD_02_GPIO9_IO01 { 138 pinmux = <0x400e8114 10 0x0 0 0x400e8358>; 139 pin-pue; 140 }; 141 /omit-if-no-ref/ iomuxc_gpio_ad_02_gpio_mux3_io01: IOMUXC_GPIO_AD_02_GPIO_MUX3_IO01 { 142 pinmux = <0x400e8114 5 0x0 0 0x400e8358>; 143 pin-pue; 144 gpr = <0x400e40a8 0x1 0x0>; 145 }; 146 /omit-if-no-ref/ iomuxc_gpio_ad_02_gpio_mux3_io01_cm7: IOMUXC_GPIO_AD_02_GPIO_MUX3_IO01_CM7 { 147 pinmux = <0x400e8114 5 0x0 0 0x400e8358>; 148 pin-pue; 149 gpr = <0x400e40a8 0x1 0x1>; 150 }; 151 /omit-if-no-ref/ iomuxc_gpio_ad_02_gpt2_compare1: IOMUXC_GPIO_AD_02_GPT2_COMPARE1 { 152 pinmux = <0x400e8114 3 0x0 0 0x400e8358>; 153 pin-pue; 154 }; 155 /omit-if-no-ref/ iomuxc_gpio_ad_02_lpuart7_cts_b: IOMUXC_GPIO_AD_02_LPUART7_CTS_B { 156 pinmux = <0x400e8114 1 0x0 0 0x400e8358>; 157 pin-pue; 158 }; 159 /omit-if-no-ref/ iomuxc_gpio_ad_02_lpuart8_tx: IOMUXC_GPIO_AD_02_LPUART8_TX { 160 pinmux = <0x400e8114 6 0x400e8638 0 0x400e8358>; 161 pin-pue; 162 }; 163 /omit-if-no-ref/ iomuxc_gpio_ad_02_sim1_rst_b: IOMUXC_GPIO_AD_02_SIM1_RST_B { 164 pinmux = <0x400e8114 0 0x0 0 0x400e8358>; 165 pin-pue; 166 }; 167 /omit-if-no-ref/ iomuxc_gpio_ad_02_video_mux_ext_dcic1: IOMUXC_GPIO_AD_02_VIDEO_MUX_EXT_DCIC1 { 168 pinmux = <0x400e8114 9 0x0 0 0x400e8358>; 169 pin-pue; 170 }; 171 /omit-if-no-ref/ iomuxc_gpio_ad_03_acmp1_in4: IOMUXC_GPIO_AD_03_ACMP1_IN4 { 172 pinmux = <0x400e8118 5 0x0 0 0x400e835c>; 173 pin-pue; 174 }; 175 /omit-if-no-ref/ iomuxc_gpio_ad_03_enet_1g_1588_event2_out: IOMUXC_GPIO_AD_03_ENET_1G_1588_EVENT2_OUT { 176 pinmux = <0x400e8118 2 0x0 0 0x400e835c>; 177 pin-pue; 178 }; 179 /omit-if-no-ref/ iomuxc_gpio_ad_03_flexio2_flexio03: IOMUXC_GPIO_AD_03_FLEXIO2_FLEXIO03 { 180 pinmux = <0x400e8118 8 0x0 0 0x400e835c>; 181 pin-pue; 182 }; 183 /omit-if-no-ref/ iomuxc_gpio_ad_03_flexpwm1_pwm1_b: IOMUXC_GPIO_AD_03_FLEXPWM1_PWM1_B { 184 pinmux = <0x400e8118 4 0x400e8510 1 0x400e835c>; 185 pin-pue; 186 }; 187 /omit-if-no-ref/ iomuxc_gpio_ad_03_gpio9_io02: IOMUXC_GPIO_AD_03_GPIO9_IO02 { 188 pinmux = <0x400e8118 10 0x0 0 0x400e835c>; 189 pin-pue; 190 }; 191 /omit-if-no-ref/ iomuxc_gpio_ad_03_gpio_mux3_io02: IOMUXC_GPIO_AD_03_GPIO_MUX3_IO02 { 192 pinmux = <0x400e8118 5 0x0 0 0x400e835c>; 193 pin-pue; 194 gpr = <0x400e40a8 0x2 0x0>; 195 }; 196 /omit-if-no-ref/ iomuxc_gpio_ad_03_gpio_mux3_io02_cm7: IOMUXC_GPIO_AD_03_GPIO_MUX3_IO02_CM7 { 197 pinmux = <0x400e8118 5 0x0 0 0x400e835c>; 198 pin-pue; 199 gpr = <0x400e40a8 0x2 0x1>; 200 }; 201 /omit-if-no-ref/ iomuxc_gpio_ad_03_gpt2_compare2: IOMUXC_GPIO_AD_03_GPT2_COMPARE2 { 202 pinmux = <0x400e8118 3 0x0 0 0x400e835c>; 203 pin-pue; 204 }; 205 /omit-if-no-ref/ iomuxc_gpio_ad_03_lpuart7_rts_b: IOMUXC_GPIO_AD_03_LPUART7_RTS_B { 206 pinmux = <0x400e8118 1 0x0 0 0x400e835c>; 207 pin-pue; 208 }; 209 /omit-if-no-ref/ iomuxc_gpio_ad_03_lpuart8_rx: IOMUXC_GPIO_AD_03_LPUART8_RX { 210 pinmux = <0x400e8118 6 0x400e8634 0 0x400e835c>; 211 pin-pue; 212 }; 213 /omit-if-no-ref/ iomuxc_gpio_ad_03_sim1_sven: IOMUXC_GPIO_AD_03_SIM1_SVEN { 214 pinmux = <0x400e8118 0 0x0 0 0x400e835c>; 215 pin-pue; 216 }; 217 /omit-if-no-ref/ iomuxc_gpio_ad_03_video_mux_ext_dcic2: IOMUXC_GPIO_AD_03_VIDEO_MUX_EXT_DCIC2 { 218 pinmux = <0x400e8118 9 0x0 0 0x400e835c>; 219 pin-pue; 220 }; 221 /omit-if-no-ref/ iomuxc_gpio_ad_04_acmp2_in1: IOMUXC_GPIO_AD_04_ACMP2_IN1 { 222 pinmux = <0x400e811c 5 0x0 0 0x400e8360>; 223 pin-pue; 224 }; 225 /omit-if-no-ref/ iomuxc_gpio_ad_04_enet_1g_1588_event3_in: IOMUXC_GPIO_AD_04_ENET_1G_1588_EVENT3_IN { 226 pinmux = <0x400e811c 2 0x0 0 0x400e8360>; 227 pin-pue; 228 }; 229 /omit-if-no-ref/ iomuxc_gpio_ad_04_flexio2_flexio04: IOMUXC_GPIO_AD_04_FLEXIO2_FLEXIO04 { 230 pinmux = <0x400e811c 8 0x0 0 0x400e8360>; 231 pin-pue; 232 }; 233 /omit-if-no-ref/ iomuxc_gpio_ad_04_flexpwm1_pwm2_a: IOMUXC_GPIO_AD_04_FLEXPWM1_PWM2_A { 234 pinmux = <0x400e811c 4 0x400e8508 1 0x400e8360>; 235 pin-pue; 236 }; 237 /omit-if-no-ref/ iomuxc_gpio_ad_04_gpio9_io03: IOMUXC_GPIO_AD_04_GPIO9_IO03 { 238 pinmux = <0x400e811c 10 0x0 0 0x400e8360>; 239 pin-pue; 240 }; 241 /omit-if-no-ref/ iomuxc_gpio_ad_04_gpio_mux3_io03: IOMUXC_GPIO_AD_04_GPIO_MUX3_IO03 { 242 pinmux = <0x400e811c 5 0x0 0 0x400e8360>; 243 pin-pue; 244 gpr = <0x400e40a8 0x3 0x0>; 245 }; 246 /omit-if-no-ref/ iomuxc_gpio_ad_04_gpio_mux3_io03_cm7: IOMUXC_GPIO_AD_04_GPIO_MUX3_IO03_CM7 { 247 pinmux = <0x400e811c 5 0x0 0 0x400e8360>; 248 pin-pue; 249 gpr = <0x400e40a8 0x3 0x1>; 250 }; 251 /omit-if-no-ref/ iomuxc_gpio_ad_04_gpt2_compare3: IOMUXC_GPIO_AD_04_GPT2_COMPARE3 { 252 pinmux = <0x400e811c 3 0x0 0 0x400e8360>; 253 pin-pue; 254 }; 255 /omit-if-no-ref/ iomuxc_gpio_ad_04_lpuart8_cts_b: IOMUXC_GPIO_AD_04_LPUART8_CTS_B { 256 pinmux = <0x400e811c 1 0x0 0 0x400e8360>; 257 pin-pue; 258 }; 259 /omit-if-no-ref/ iomuxc_gpio_ad_04_qtimer4_timer0: IOMUXC_GPIO_AD_04_QTIMER4_TIMER0 { 260 pinmux = <0x400e811c 9 0x400e8660 1 0x400e8360>; 261 pin-pue; 262 gpr = <0x400e403c 0x8 0x0>; 263 }; 264 /omit-if-no-ref/ iomuxc_gpio_ad_04_sim1_pd: IOMUXC_GPIO_AD_04_SIM1_PD { 265 pinmux = <0x400e811c 0 0x400e86a0 1 0x400e8360>; 266 pin-pue; 267 }; 268 /omit-if-no-ref/ iomuxc_gpio_ad_04_wdog1_wdog_b: IOMUXC_GPIO_AD_04_WDOG1_WDOG_B { 269 pinmux = <0x400e811c 6 0x0 0 0x400e8360>; 270 pin-pue; 271 }; 272 /omit-if-no-ref/ iomuxc_gpio_ad_05_acmp2_in2: IOMUXC_GPIO_AD_05_ACMP2_IN2 { 273 pinmux = <0x400e8120 5 0x0 0 0x400e8364>; 274 pin-pue; 275 }; 276 /omit-if-no-ref/ iomuxc_gpio_ad_05_enet_1g_1588_event3_out: IOMUXC_GPIO_AD_05_ENET_1G_1588_EVENT3_OUT { 277 pinmux = <0x400e8120 2 0x0 0 0x400e8364>; 278 pin-pue; 279 }; 280 /omit-if-no-ref/ iomuxc_gpio_ad_05_flexio2_flexio05: IOMUXC_GPIO_AD_05_FLEXIO2_FLEXIO05 { 281 pinmux = <0x400e8120 8 0x0 0 0x400e8364>; 282 pin-pue; 283 }; 284 /omit-if-no-ref/ iomuxc_gpio_ad_05_flexpwm1_pwm2_b: IOMUXC_GPIO_AD_05_FLEXPWM1_PWM2_B { 285 pinmux = <0x400e8120 4 0x400e8514 1 0x400e8364>; 286 pin-pue; 287 }; 288 /omit-if-no-ref/ iomuxc_gpio_ad_05_gpio9_io04: IOMUXC_GPIO_AD_05_GPIO9_IO04 { 289 pinmux = <0x400e8120 10 0x0 0 0x400e8364>; 290 pin-pue; 291 }; 292 /omit-if-no-ref/ iomuxc_gpio_ad_05_gpio_mux3_io04: IOMUXC_GPIO_AD_05_GPIO_MUX3_IO04 { 293 pinmux = <0x400e8120 5 0x0 0 0x400e8364>; 294 pin-pue; 295 gpr = <0x400e40a8 0x4 0x0>; 296 }; 297 /omit-if-no-ref/ iomuxc_gpio_ad_05_gpio_mux3_io04_cm7: IOMUXC_GPIO_AD_05_GPIO_MUX3_IO04_CM7 { 298 pinmux = <0x400e8120 5 0x0 0 0x400e8364>; 299 pin-pue; 300 gpr = <0x400e40a8 0x4 0x1>; 301 }; 302 /omit-if-no-ref/ iomuxc_gpio_ad_05_gpt2_clk: IOMUXC_GPIO_AD_05_GPT2_CLK { 303 pinmux = <0x400e8120 3 0x0 0 0x400e8364>; 304 pin-pue; 305 }; 306 /omit-if-no-ref/ iomuxc_gpio_ad_05_lpuart8_rts_b: IOMUXC_GPIO_AD_05_LPUART8_RTS_B { 307 pinmux = <0x400e8120 1 0x0 0 0x400e8364>; 308 pin-pue; 309 }; 310 /omit-if-no-ref/ iomuxc_gpio_ad_05_qtimer4_timer1: IOMUXC_GPIO_AD_05_QTIMER4_TIMER1 { 311 pinmux = <0x400e8120 9 0x400e8664 1 0x400e8364>; 312 pin-pue; 313 gpr = <0x400e403c 0x9 0x0>; 314 }; 315 /omit-if-no-ref/ iomuxc_gpio_ad_05_sim1_power_fail: IOMUXC_GPIO_AD_05_SIM1_POWER_FAIL { 316 pinmux = <0x400e8120 0 0x400e86a4 1 0x400e8364>; 317 pin-pue; 318 }; 319 /omit-if-no-ref/ iomuxc_gpio_ad_05_wdog2_wdog_b: IOMUXC_GPIO_AD_05_WDOG2_WDOG_B { 320 pinmux = <0x400e8120 6 0x0 0 0x400e8364>; 321 pin-pue; 322 }; 323 /omit-if-no-ref/ iomuxc_gpio_ad_06_adc1_ch0a: IOMUXC_GPIO_AD_06_ADC1_CH0A { 324 pinmux = <0x400e8124 5 0x0 0 0x400e8368>; 325 pin-pue; 326 }; 327 /omit-if-no-ref/ iomuxc_gpio_ad_06_can1_tx: IOMUXC_GPIO_AD_06_CAN1_TX { 328 pinmux = <0x400e8124 1 0x0 0 0x400e8368>; 329 pin-pue; 330 }; 331 /omit-if-no-ref/ iomuxc_gpio_ad_06_enet_1588_event1_in: IOMUXC_GPIO_AD_06_ENET_1588_EVENT1_IN { 332 pinmux = <0x400e8124 6 0x0 0 0x400e8368>; 333 pin-pue; 334 }; 335 /omit-if-no-ref/ iomuxc_gpio_ad_06_flexio2_flexio06: IOMUXC_GPIO_AD_06_FLEXIO2_FLEXIO06 { 336 pinmux = <0x400e8124 8 0x0 0 0x400e8368>; 337 pin-pue; 338 }; 339 /omit-if-no-ref/ iomuxc_gpio_ad_06_flexpwm1_pwm0_x: IOMUXC_GPIO_AD_06_FLEXPWM1_PWM0_X { 340 pinmux = <0x400e8124 11 0x0 0 0x400e8368>; 341 pin-pue; 342 }; 343 /omit-if-no-ref/ iomuxc_gpio_ad_06_gpio9_io05: IOMUXC_GPIO_AD_06_GPIO9_IO05 { 344 pinmux = <0x400e8124 10 0x0 0 0x400e8368>; 345 pin-pue; 346 }; 347 /omit-if-no-ref/ iomuxc_gpio_ad_06_gpio_mux3_io05: IOMUXC_GPIO_AD_06_GPIO_MUX3_IO05 { 348 pinmux = <0x400e8124 5 0x0 0 0x400e8368>; 349 pin-pue; 350 gpr = <0x400e40a8 0x5 0x0>; 351 }; 352 /omit-if-no-ref/ iomuxc_gpio_ad_06_gpio_mux3_io05_cm7: IOMUXC_GPIO_AD_06_GPIO_MUX3_IO05_CM7 { 353 pinmux = <0x400e8124 5 0x0 0 0x400e8368>; 354 pin-pue; 355 gpr = <0x400e40a8 0x5 0x1>; 356 }; 357 /omit-if-no-ref/ iomuxc_gpio_ad_06_gpt3_capture1: IOMUXC_GPIO_AD_06_GPT3_CAPTURE1 { 358 pinmux = <0x400e8124 3 0x400e8590 1 0x400e8368>; 359 pin-pue; 360 }; 361 /omit-if-no-ref/ iomuxc_gpio_ad_06_qtimer4_timer2: IOMUXC_GPIO_AD_06_QTIMER4_TIMER2 { 362 pinmux = <0x400e8124 9 0x400e8668 0 0x400e8368>; 363 pin-pue; 364 gpr = <0x400e403c 0xa 0x0>; 365 }; 366 /omit-if-no-ref/ iomuxc_gpio_ad_06_sim2_trxd: IOMUXC_GPIO_AD_06_SIM2_TRXD { 367 pinmux = <0x400e8124 2 0x400e86a8 0 0x400e8368>; 368 pin-pue; 369 }; 370 /omit-if-no-ref/ iomuxc_gpio_ad_06_usb_otg2_oc: IOMUXC_GPIO_AD_06_USB_OTG2_OC { 371 pinmux = <0x400e8124 0 0x400e86b8 0 0x400e8368>; 372 pin-pue; 373 }; 374 /omit-if-no-ref/ iomuxc_gpio_ad_06_video_mux_csi_data15: IOMUXC_GPIO_AD_06_VIDEO_MUX_CSI_DATA15 { 375 pinmux = <0x400e8124 4 0x0 0 0x400e8368>; 376 pin-pue; 377 }; 378 /omit-if-no-ref/ iomuxc_gpio_ad_07_adc1_ch0b: IOMUXC_GPIO_AD_07_ADC1_CH0B { 379 pinmux = <0x400e8128 5 0x0 0 0x400e836c>; 380 pin-pue; 381 }; 382 /omit-if-no-ref/ iomuxc_gpio_ad_07_can1_rx: IOMUXC_GPIO_AD_07_CAN1_RX { 383 pinmux = <0x400e8128 1 0x400e8498 0 0x400e836c>; 384 pin-pue; 385 }; 386 /omit-if-no-ref/ iomuxc_gpio_ad_07_enet_1588_event1_out: IOMUXC_GPIO_AD_07_ENET_1588_EVENT1_OUT { 387 pinmux = <0x400e8128 6 0x0 0 0x400e836c>; 388 pin-pue; 389 }; 390 /omit-if-no-ref/ iomuxc_gpio_ad_07_flexio2_flexio07: IOMUXC_GPIO_AD_07_FLEXIO2_FLEXIO07 { 391 pinmux = <0x400e8128 8 0x0 0 0x400e836c>; 392 pin-pue; 393 }; 394 /omit-if-no-ref/ iomuxc_gpio_ad_07_flexpwm1_pwm1_x: IOMUXC_GPIO_AD_07_FLEXPWM1_PWM1_X { 395 pinmux = <0x400e8128 11 0x0 0 0x400e836c>; 396 pin-pue; 397 }; 398 /omit-if-no-ref/ iomuxc_gpio_ad_07_gpio9_io06: IOMUXC_GPIO_AD_07_GPIO9_IO06 { 399 pinmux = <0x400e8128 10 0x0 0 0x400e836c>; 400 pin-pue; 401 }; 402 /omit-if-no-ref/ iomuxc_gpio_ad_07_gpio_mux3_io06: IOMUXC_GPIO_AD_07_GPIO_MUX3_IO06 { 403 pinmux = <0x400e8128 5 0x0 0 0x400e836c>; 404 pin-pue; 405 gpr = <0x400e40a8 0x6 0x0>; 406 }; 407 /omit-if-no-ref/ iomuxc_gpio_ad_07_gpio_mux3_io06_cm7: IOMUXC_GPIO_AD_07_GPIO_MUX3_IO06_CM7 { 408 pinmux = <0x400e8128 5 0x0 0 0x400e836c>; 409 pin-pue; 410 gpr = <0x400e40a8 0x6 0x1>; 411 }; 412 /omit-if-no-ref/ iomuxc_gpio_ad_07_gpt3_capture2: IOMUXC_GPIO_AD_07_GPT3_CAPTURE2 { 413 pinmux = <0x400e8128 3 0x400e8594 1 0x400e836c>; 414 pin-pue; 415 }; 416 /omit-if-no-ref/ iomuxc_gpio_ad_07_qtimer4_timer3: IOMUXC_GPIO_AD_07_QTIMER4_TIMER3 { 417 pinmux = <0x400e8128 9 0x0 0 0x400e836c>; 418 pin-pue; 419 gpr = <0x400e403c 0xb 0x0>; 420 }; 421 /omit-if-no-ref/ iomuxc_gpio_ad_07_sim2_clk: IOMUXC_GPIO_AD_07_SIM2_CLK { 422 pinmux = <0x400e8128 2 0x0 0 0x400e836c>; 423 pin-pue; 424 }; 425 /omit-if-no-ref/ iomuxc_gpio_ad_07_usb_otg2_pwr: IOMUXC_GPIO_AD_07_USB_OTG2_PWR { 426 pinmux = <0x400e8128 0 0x0 0 0x400e836c>; 427 pin-pue; 428 }; 429 /omit-if-no-ref/ iomuxc_gpio_ad_07_video_mux_csi_data14: IOMUXC_GPIO_AD_07_VIDEO_MUX_CSI_DATA14 { 430 pinmux = <0x400e8128 4 0x0 0 0x400e836c>; 431 pin-pue; 432 }; 433 /omit-if-no-ref/ iomuxc_gpio_ad_08_adc1_ch1a: IOMUXC_GPIO_AD_08_ADC1_CH1A { 434 pinmux = <0x400e812c 5 0x0 0 0x400e8370>; 435 pin-pue; 436 }; 437 /omit-if-no-ref/ iomuxc_gpio_ad_08_enet_1588_event2_in: IOMUXC_GPIO_AD_08_ENET_1588_EVENT2_IN { 438 pinmux = <0x400e812c 6 0x0 0 0x400e8370>; 439 pin-pue; 440 }; 441 /omit-if-no-ref/ iomuxc_gpio_ad_08_flexio2_flexio08: IOMUXC_GPIO_AD_08_FLEXIO2_FLEXIO08 { 442 pinmux = <0x400e812c 8 0x0 0 0x400e8370>; 443 pin-pue; 444 }; 445 /omit-if-no-ref/ iomuxc_gpio_ad_08_flexpwm1_pwm2_x: IOMUXC_GPIO_AD_08_FLEXPWM1_PWM2_X { 446 pinmux = <0x400e812c 11 0x0 0 0x400e8370>; 447 pin-pue; 448 }; 449 /omit-if-no-ref/ iomuxc_gpio_ad_08_gpio9_io07: IOMUXC_GPIO_AD_08_GPIO9_IO07 { 450 pinmux = <0x400e812c 10 0x0 0 0x400e8370>; 451 pin-pue; 452 }; 453 /omit-if-no-ref/ iomuxc_gpio_ad_08_gpio_mux3_io07: IOMUXC_GPIO_AD_08_GPIO_MUX3_IO07 { 454 pinmux = <0x400e812c 5 0x0 0 0x400e8370>; 455 pin-pue; 456 gpr = <0x400e40a8 0x7 0x0>; 457 }; 458 /omit-if-no-ref/ iomuxc_gpio_ad_08_gpio_mux3_io07_cm7: IOMUXC_GPIO_AD_08_GPIO_MUX3_IO07_CM7 { 459 pinmux = <0x400e812c 5 0x0 0 0x400e8370>; 460 pin-pue; 461 gpr = <0x400e40a8 0x7 0x1>; 462 }; 463 /omit-if-no-ref/ iomuxc_gpio_ad_08_gpt3_compare1: IOMUXC_GPIO_AD_08_GPT3_COMPARE1 { 464 pinmux = <0x400e812c 3 0x0 0 0x400e8370>; 465 pin-pue; 466 }; 467 /omit-if-no-ref/ iomuxc_gpio_ad_08_lpi2c1_scl: IOMUXC_GPIO_AD_08_LPI2C1_SCL { 468 pinmux = <0x400e812c 1 0x400e85ac 0 0x400e8370>; 469 pin-pue; 470 }; 471 /omit-if-no-ref/ iomuxc_gpio_ad_08_sim2_rst_b: IOMUXC_GPIO_AD_08_SIM2_RST_B { 472 pinmux = <0x400e812c 2 0x0 0 0x400e8370>; 473 pin-pue; 474 }; 475 /omit-if-no-ref/ iomuxc_gpio_ad_08_usbphy2_otg_id: IOMUXC_GPIO_AD_08_USBPHY2_OTG_ID { 476 pinmux = <0x400e812c 0 0x400e86c4 0 0x400e8370>; 477 pin-pue; 478 }; 479 /omit-if-no-ref/ iomuxc_gpio_ad_08_video_mux_csi_data13: IOMUXC_GPIO_AD_08_VIDEO_MUX_CSI_DATA13 { 480 pinmux = <0x400e812c 4 0x0 0 0x400e8370>; 481 pin-pue; 482 }; 483 /omit-if-no-ref/ iomuxc_gpio_ad_09_adc1_ch1b: IOMUXC_GPIO_AD_09_ADC1_CH1B { 484 pinmux = <0x400e8130 5 0x0 0 0x400e8374>; 485 pin-pue; 486 }; 487 /omit-if-no-ref/ iomuxc_gpio_ad_09_enet_1588_event2_out: IOMUXC_GPIO_AD_09_ENET_1588_EVENT2_OUT { 488 pinmux = <0x400e8130 6 0x0 0 0x400e8374>; 489 pin-pue; 490 }; 491 /omit-if-no-ref/ iomuxc_gpio_ad_09_flexio2_flexio09: IOMUXC_GPIO_AD_09_FLEXIO2_FLEXIO09 { 492 pinmux = <0x400e8130 8 0x0 0 0x400e8374>; 493 pin-pue; 494 }; 495 /omit-if-no-ref/ iomuxc_gpio_ad_09_flexpwm1_pwm3_x: IOMUXC_GPIO_AD_09_FLEXPWM1_PWM3_X { 496 pinmux = <0x400e8130 11 0x0 0 0x400e8374>; 497 pin-pue; 498 }; 499 /omit-if-no-ref/ iomuxc_gpio_ad_09_gpio9_io08: IOMUXC_GPIO_AD_09_GPIO9_IO08 { 500 pinmux = <0x400e8130 10 0x0 0 0x400e8374>; 501 pin-pue; 502 }; 503 /omit-if-no-ref/ iomuxc_gpio_ad_09_gpio_mux3_io08: IOMUXC_GPIO_AD_09_GPIO_MUX3_IO08 { 504 pinmux = <0x400e8130 5 0x0 0 0x400e8374>; 505 pin-pue; 506 gpr = <0x400e40a8 0x8 0x0>; 507 }; 508 /omit-if-no-ref/ iomuxc_gpio_ad_09_gpio_mux3_io08_cm7: IOMUXC_GPIO_AD_09_GPIO_MUX3_IO08_CM7 { 509 pinmux = <0x400e8130 5 0x0 0 0x400e8374>; 510 pin-pue; 511 gpr = <0x400e40a8 0x8 0x1>; 512 }; 513 /omit-if-no-ref/ iomuxc_gpio_ad_09_gpt3_compare2: IOMUXC_GPIO_AD_09_GPT3_COMPARE2 { 514 pinmux = <0x400e8130 3 0x0 0 0x400e8374>; 515 pin-pue; 516 }; 517 /omit-if-no-ref/ iomuxc_gpio_ad_09_lpi2c1_sda: IOMUXC_GPIO_AD_09_LPI2C1_SDA { 518 pinmux = <0x400e8130 1 0x400e85b0 0 0x400e8374>; 519 pin-pue; 520 }; 521 /omit-if-no-ref/ iomuxc_gpio_ad_09_sim2_sven: IOMUXC_GPIO_AD_09_SIM2_SVEN { 522 pinmux = <0x400e8130 2 0x0 0 0x400e8374>; 523 pin-pue; 524 }; 525 /omit-if-no-ref/ iomuxc_gpio_ad_09_usbphy1_otg_id: IOMUXC_GPIO_AD_09_USBPHY1_OTG_ID { 526 pinmux = <0x400e8130 0 0x400e86c0 0 0x400e8374>; 527 pin-pue; 528 }; 529 /omit-if-no-ref/ iomuxc_gpio_ad_09_video_mux_csi_data12: IOMUXC_GPIO_AD_09_VIDEO_MUX_CSI_DATA12 { 530 pinmux = <0x400e8130 4 0x0 0 0x400e8374>; 531 pin-pue; 532 }; 533 /omit-if-no-ref/ iomuxc_gpio_ad_10_adc1_ch2a: IOMUXC_GPIO_AD_10_ADC1_CH2A { 534 pinmux = <0x400e8134 5 0x0 0 0x400e8378>; 535 pin-pue; 536 }; 537 /omit-if-no-ref/ iomuxc_gpio_ad_10_enet_1588_event3_in: IOMUXC_GPIO_AD_10_ENET_1588_EVENT3_IN { 538 pinmux = <0x400e8134 6 0x0 0 0x400e8378>; 539 pin-pue; 540 }; 541 /omit-if-no-ref/ iomuxc_gpio_ad_10_flexio2_flexio10: IOMUXC_GPIO_AD_10_FLEXIO2_FLEXIO10 { 542 pinmux = <0x400e8134 8 0x0 0 0x400e8378>; 543 pin-pue; 544 }; 545 /omit-if-no-ref/ iomuxc_gpio_ad_10_flexpwm2_pwm0_x: IOMUXC_GPIO_AD_10_FLEXPWM2_PWM0_X { 546 pinmux = <0x400e8134 11 0x0 0 0x400e8378>; 547 pin-pue; 548 }; 549 /omit-if-no-ref/ iomuxc_gpio_ad_10_gpio9_io09: IOMUXC_GPIO_AD_10_GPIO9_IO09 { 550 pinmux = <0x400e8134 10 0x0 0 0x400e8378>; 551 pin-pue; 552 }; 553 /omit-if-no-ref/ iomuxc_gpio_ad_10_gpio_mux3_io09: IOMUXC_GPIO_AD_10_GPIO_MUX3_IO09 { 554 pinmux = <0x400e8134 5 0x0 0 0x400e8378>; 555 pin-pue; 556 gpr = <0x400e40a8 0x9 0x0>; 557 }; 558 /omit-if-no-ref/ iomuxc_gpio_ad_10_gpio_mux3_io09_cm7: IOMUXC_GPIO_AD_10_GPIO_MUX3_IO09_CM7 { 559 pinmux = <0x400e8134 5 0x0 0 0x400e8378>; 560 pin-pue; 561 gpr = <0x400e40a8 0x9 0x1>; 562 }; 563 /omit-if-no-ref/ iomuxc_gpio_ad_10_gpt3_compare3: IOMUXC_GPIO_AD_10_GPT3_COMPARE3 { 564 pinmux = <0x400e8134 3 0x0 0 0x400e8378>; 565 pin-pue; 566 }; 567 /omit-if-no-ref/ iomuxc_gpio_ad_10_lpi2c1_scls: IOMUXC_GPIO_AD_10_LPI2C1_SCLS { 568 pinmux = <0x400e8134 1 0x0 0 0x400e8378>; 569 pin-pue; 570 }; 571 /omit-if-no-ref/ iomuxc_gpio_ad_10_sim2_pd: IOMUXC_GPIO_AD_10_SIM2_PD { 572 pinmux = <0x400e8134 2 0x400e86ac 0 0x400e8378>; 573 pin-pue; 574 }; 575 /omit-if-no-ref/ iomuxc_gpio_ad_10_usb_otg1_pwr: IOMUXC_GPIO_AD_10_USB_OTG1_PWR { 576 pinmux = <0x400e8134 0 0x0 0 0x400e8378>; 577 pin-pue; 578 }; 579 /omit-if-no-ref/ iomuxc_gpio_ad_10_video_mux_csi_data11: IOMUXC_GPIO_AD_10_VIDEO_MUX_CSI_DATA11 { 580 pinmux = <0x400e8134 4 0x0 0 0x400e8378>; 581 pin-pue; 582 }; 583 /omit-if-no-ref/ iomuxc_gpio_ad_11_adc1_ch2b: IOMUXC_GPIO_AD_11_ADC1_CH2B { 584 pinmux = <0x400e8138 5 0x0 0 0x400e837c>; 585 pin-pue; 586 }; 587 /omit-if-no-ref/ iomuxc_gpio_ad_11_enet_1588_event3_out: IOMUXC_GPIO_AD_11_ENET_1588_EVENT3_OUT { 588 pinmux = <0x400e8138 6 0x0 0 0x400e837c>; 589 pin-pue; 590 }; 591 /omit-if-no-ref/ iomuxc_gpio_ad_11_flexio2_flexio11: IOMUXC_GPIO_AD_11_FLEXIO2_FLEXIO11 { 592 pinmux = <0x400e8138 8 0x0 0 0x400e837c>; 593 pin-pue; 594 }; 595 /omit-if-no-ref/ iomuxc_gpio_ad_11_flexpwm2_pwm1_x: IOMUXC_GPIO_AD_11_FLEXPWM2_PWM1_X { 596 pinmux = <0x400e8138 11 0x0 0 0x400e837c>; 597 pin-pue; 598 }; 599 /omit-if-no-ref/ iomuxc_gpio_ad_11_gpio9_io10: IOMUXC_GPIO_AD_11_GPIO9_IO10 { 600 pinmux = <0x400e8138 10 0x0 0 0x400e837c>; 601 pin-pue; 602 }; 603 /omit-if-no-ref/ iomuxc_gpio_ad_11_gpio_mux3_io10: IOMUXC_GPIO_AD_11_GPIO_MUX3_IO10 { 604 pinmux = <0x400e8138 5 0x0 0 0x400e837c>; 605 pin-pue; 606 gpr = <0x400e40a8 0xa 0x0>; 607 }; 608 /omit-if-no-ref/ iomuxc_gpio_ad_11_gpio_mux3_io10_cm7: IOMUXC_GPIO_AD_11_GPIO_MUX3_IO10_CM7 { 609 pinmux = <0x400e8138 5 0x0 0 0x400e837c>; 610 pin-pue; 611 gpr = <0x400e40a8 0xa 0x1>; 612 }; 613 /omit-if-no-ref/ iomuxc_gpio_ad_11_gpt3_clk: IOMUXC_GPIO_AD_11_GPT3_CLK { 614 pinmux = <0x400e8138 3 0x400e8598 1 0x400e837c>; 615 pin-pue; 616 }; 617 /omit-if-no-ref/ iomuxc_gpio_ad_11_lpi2c1_sdas: IOMUXC_GPIO_AD_11_LPI2C1_SDAS { 618 pinmux = <0x400e8138 1 0x0 0 0x400e837c>; 619 pin-pue; 620 }; 621 /omit-if-no-ref/ iomuxc_gpio_ad_11_sim2_power_fail: IOMUXC_GPIO_AD_11_SIM2_POWER_FAIL { 622 pinmux = <0x400e8138 2 0x400e86b0 0 0x400e837c>; 623 pin-pue; 624 }; 625 /omit-if-no-ref/ iomuxc_gpio_ad_11_usb_otg1_oc: IOMUXC_GPIO_AD_11_USB_OTG1_OC { 626 pinmux = <0x400e8138 0 0x400e86bc 0 0x400e837c>; 627 pin-pue; 628 }; 629 /omit-if-no-ref/ iomuxc_gpio_ad_11_video_mux_csi_data10: IOMUXC_GPIO_AD_11_VIDEO_MUX_CSI_DATA10 { 630 pinmux = <0x400e8138 4 0x0 0 0x400e837c>; 631 pin-pue; 632 }; 633 /omit-if-no-ref/ iomuxc_gpio_ad_12_adc1_ch3a: IOMUXC_GPIO_AD_12_ADC1_CH3A { 634 pinmux = <0x400e813c 5 0x0 0 0x400e8380>; 635 pin-pue; 636 }; 637 /omit-if-no-ref/ iomuxc_gpio_ad_12_adc2_ch3a: IOMUXC_GPIO_AD_12_ADC2_CH3A { 638 pinmux = <0x400e813c 5 0x0 0 0x400e8380>; 639 pin-pue; 640 }; 641 /omit-if-no-ref/ iomuxc_gpio_ad_12_enet_tdata03: IOMUXC_GPIO_AD_12_ENET_TDATA03 { 642 pinmux = <0x400e813c 6 0x0 0 0x400e8380>; 643 pin-pue; 644 }; 645 /omit-if-no-ref/ iomuxc_gpio_ad_12_ewm_ewm_out_b: IOMUXC_GPIO_AD_12_EWM_EWM_OUT_B { 646 pinmux = <0x400e813c 9 0x0 0 0x400e8380>; 647 pin-pue; 648 }; 649 /omit-if-no-ref/ iomuxc_gpio_ad_12_flexio2_flexio12: IOMUXC_GPIO_AD_12_FLEXIO2_FLEXIO12 { 650 pinmux = <0x400e813c 8 0x0 0 0x400e8380>; 651 pin-pue; 652 }; 653 /omit-if-no-ref/ iomuxc_gpio_ad_12_flexpwm2_pwm2_x: IOMUXC_GPIO_AD_12_FLEXPWM2_PWM2_X { 654 pinmux = <0x400e813c 11 0x0 0 0x400e8380>; 655 pin-pue; 656 }; 657 /omit-if-no-ref/ iomuxc_gpio_ad_12_flexspi1_b_data03: IOMUXC_GPIO_AD_12_FLEXSPI1_B_DATA03 { 658 pinmux = <0x400e813c 3 0x400e8570 0 0x400e8380>; 659 pin-pue; 660 }; 661 /omit-if-no-ref/ iomuxc_gpio_ad_12_gpio9_io11: IOMUXC_GPIO_AD_12_GPIO9_IO11 { 662 pinmux = <0x400e813c 10 0x0 0 0x400e8380>; 663 pin-pue; 664 }; 665 /omit-if-no-ref/ iomuxc_gpio_ad_12_gpio_mux3_io11: IOMUXC_GPIO_AD_12_GPIO_MUX3_IO11 { 666 pinmux = <0x400e813c 5 0x0 0 0x400e8380>; 667 pin-pue; 668 gpr = <0x400e40a8 0xb 0x0>; 669 }; 670 /omit-if-no-ref/ iomuxc_gpio_ad_12_gpio_mux3_io11_cm7: IOMUXC_GPIO_AD_12_GPIO_MUX3_IO11_CM7 { 671 pinmux = <0x400e813c 5 0x0 0 0x400e8380>; 672 pin-pue; 673 gpr = <0x400e40a8 0xb 0x1>; 674 }; 675 /omit-if-no-ref/ iomuxc_gpio_ad_12_gpt1_capture1: IOMUXC_GPIO_AD_12_GPT1_CAPTURE1 { 676 pinmux = <0x400e813c 2 0x0 0 0x400e8380>; 677 pin-pue; 678 }; 679 /omit-if-no-ref/ iomuxc_gpio_ad_12_lpi2c1_hreq: IOMUXC_GPIO_AD_12_LPI2C1_HREQ { 680 pinmux = <0x400e813c 1 0x0 0 0x400e8380>; 681 pin-pue; 682 }; 683 /omit-if-no-ref/ iomuxc_gpio_ad_12_spdif_lock: IOMUXC_GPIO_AD_12_SPDIF_LOCK { 684 pinmux = <0x400e813c 0 0x0 0 0x400e8380>; 685 pin-pue; 686 }; 687 /omit-if-no-ref/ iomuxc_gpio_ad_12_video_mux_csi_pixclk: IOMUXC_GPIO_AD_12_VIDEO_MUX_CSI_PIXCLK { 688 pinmux = <0x400e813c 4 0x0 0 0x400e8380>; 689 pin-pue; 690 }; 691 /omit-if-no-ref/ iomuxc_gpio_ad_13_adc1_ch3b: IOMUXC_GPIO_AD_13_ADC1_CH3B { 692 pinmux = <0x400e8140 5 0x0 0 0x400e8384>; 693 pin-pue; 694 }; 695 /omit-if-no-ref/ iomuxc_gpio_ad_13_adc2_ch3b: IOMUXC_GPIO_AD_13_ADC2_CH3B { 696 pinmux = <0x400e8140 5 0x0 0 0x400e8384>; 697 pin-pue; 698 }; 699 /omit-if-no-ref/ iomuxc_gpio_ad_13_enet_tdata02: IOMUXC_GPIO_AD_13_ENET_TDATA02 { 700 pinmux = <0x400e8140 6 0x0 0 0x400e8384>; 701 pin-pue; 702 }; 703 /omit-if-no-ref/ iomuxc_gpio_ad_13_flexio2_flexio13: IOMUXC_GPIO_AD_13_FLEXIO2_FLEXIO13 { 704 pinmux = <0x400e8140 8 0x0 0 0x400e8384>; 705 pin-pue; 706 }; 707 /omit-if-no-ref/ iomuxc_gpio_ad_13_flexpwm2_pwm3_x: IOMUXC_GPIO_AD_13_FLEXPWM2_PWM3_X { 708 pinmux = <0x400e8140 11 0x0 0 0x400e8384>; 709 pin-pue; 710 }; 711 /omit-if-no-ref/ iomuxc_gpio_ad_13_flexspi1_b_data02: IOMUXC_GPIO_AD_13_FLEXSPI1_B_DATA02 { 712 pinmux = <0x400e8140 3 0x400e856c 0 0x400e8384>; 713 pin-pue; 714 }; 715 /omit-if-no-ref/ iomuxc_gpio_ad_13_gpio9_io12: IOMUXC_GPIO_AD_13_GPIO9_IO12 { 716 pinmux = <0x400e8140 10 0x0 0 0x400e8384>; 717 pin-pue; 718 }; 719 /omit-if-no-ref/ iomuxc_gpio_ad_13_gpio_mux3_io12: IOMUXC_GPIO_AD_13_GPIO_MUX3_IO12 { 720 pinmux = <0x400e8140 5 0x0 0 0x400e8384>; 721 pin-pue; 722 gpr = <0x400e40a8 0xc 0x0>; 723 }; 724 /omit-if-no-ref/ iomuxc_gpio_ad_13_gpio_mux3_io12_cm7: IOMUXC_GPIO_AD_13_GPIO_MUX3_IO12_CM7 { 725 pinmux = <0x400e8140 5 0x0 0 0x400e8384>; 726 pin-pue; 727 gpr = <0x400e40a8 0xc 0x1>; 728 }; 729 /omit-if-no-ref/ iomuxc_gpio_ad_13_gpt1_capture2: IOMUXC_GPIO_AD_13_GPT1_CAPTURE2 { 730 pinmux = <0x400e8140 2 0x0 0 0x400e8384>; 731 pin-pue; 732 }; 733 /omit-if-no-ref/ iomuxc_gpio_ad_13_pit1_trigger00: IOMUXC_GPIO_AD_13_PIT1_TRIGGER00 { 734 pinmux = <0x400e8140 1 0x0 0 0x400e8384>; 735 pin-pue; 736 }; 737 /omit-if-no-ref/ iomuxc_gpio_ad_13_spdif_sr_clk: IOMUXC_GPIO_AD_13_SPDIF_SR_CLK { 738 pinmux = <0x400e8140 0 0x0 0 0x400e8384>; 739 pin-pue; 740 }; 741 /omit-if-no-ref/ iomuxc_gpio_ad_13_video_mux_csi_mclk: IOMUXC_GPIO_AD_13_VIDEO_MUX_CSI_MCLK { 742 pinmux = <0x400e8140 4 0x0 0 0x400e8384>; 743 pin-pue; 744 }; 745 /omit-if-no-ref/ iomuxc_gpio_ad_14_adc1_ch4a: IOMUXC_GPIO_AD_14_ADC1_CH4A { 746 pinmux = <0x400e8144 5 0x0 0 0x400e8388>; 747 pin-pue; 748 }; 749 /omit-if-no-ref/ iomuxc_gpio_ad_14_adc2_ch4a: IOMUXC_GPIO_AD_14_ADC2_CH4A { 750 pinmux = <0x400e8144 5 0x0 0 0x400e8388>; 751 pin-pue; 752 }; 753 /omit-if-no-ref/ iomuxc_gpio_ad_14_ccm_enet_ref_clk_25m: IOMUXC_GPIO_AD_14_CCM_ENET_REF_CLK_25M { 754 pinmux = <0x400e8144 9 0x0 0 0x400e8388>; 755 pin-pue; 756 }; 757 /omit-if-no-ref/ iomuxc_gpio_ad_14_enet_rx_clk: IOMUXC_GPIO_AD_14_ENET_RX_CLK { 758 pinmux = <0x400e8144 6 0x0 0 0x400e8388>; 759 pin-pue; 760 }; 761 /omit-if-no-ref/ iomuxc_gpio_ad_14_flexio2_flexio14: IOMUXC_GPIO_AD_14_FLEXIO2_FLEXIO14 { 762 pinmux = <0x400e8144 8 0x0 0 0x400e8388>; 763 pin-pue; 764 }; 765 /omit-if-no-ref/ iomuxc_gpio_ad_14_flexpwm3_pwm0_x: IOMUXC_GPIO_AD_14_FLEXPWM3_PWM0_X { 766 pinmux = <0x400e8144 11 0x0 0 0x400e8388>; 767 pin-pue; 768 }; 769 /omit-if-no-ref/ iomuxc_gpio_ad_14_flexspi1_b_data01: IOMUXC_GPIO_AD_14_FLEXSPI1_B_DATA01 { 770 pinmux = <0x400e8144 3 0x400e8568 0 0x400e8388>; 771 pin-pue; 772 }; 773 /omit-if-no-ref/ iomuxc_gpio_ad_14_gpio9_io13: IOMUXC_GPIO_AD_14_GPIO9_IO13 { 774 pinmux = <0x400e8144 10 0x0 0 0x400e8388>; 775 pin-pue; 776 }; 777 /omit-if-no-ref/ iomuxc_gpio_ad_14_gpio_mux3_io13: IOMUXC_GPIO_AD_14_GPIO_MUX3_IO13 { 778 pinmux = <0x400e8144 5 0x0 0 0x400e8388>; 779 pin-pue; 780 gpr = <0x400e40a8 0xd 0x0>; 781 }; 782 /omit-if-no-ref/ iomuxc_gpio_ad_14_gpio_mux3_io13_cm7: IOMUXC_GPIO_AD_14_GPIO_MUX3_IO13_CM7 { 783 pinmux = <0x400e8144 5 0x0 0 0x400e8388>; 784 pin-pue; 785 gpr = <0x400e40a8 0xd 0x1>; 786 }; 787 /omit-if-no-ref/ iomuxc_gpio_ad_14_gpt1_compare1: IOMUXC_GPIO_AD_14_GPT1_COMPARE1 { 788 pinmux = <0x400e8144 2 0x0 0 0x400e8388>; 789 pin-pue; 790 }; 791 /omit-if-no-ref/ iomuxc_gpio_ad_14_spdif_ext_clk: IOMUXC_GPIO_AD_14_SPDIF_EXT_CLK { 792 pinmux = <0x400e8144 0 0x0 0 0x400e8388>; 793 pin-pue; 794 }; 795 /omit-if-no-ref/ iomuxc_gpio_ad_14_video_mux_csi_vsync: IOMUXC_GPIO_AD_14_VIDEO_MUX_CSI_VSYNC { 796 pinmux = <0x400e8144 4 0x0 0 0x400e8388>; 797 pin-pue; 798 }; 799 /omit-if-no-ref/ iomuxc_gpio_ad_15_adc1_ch4b: IOMUXC_GPIO_AD_15_ADC1_CH4B { 800 pinmux = <0x400e8148 5 0x0 0 0x400e838c>; 801 pin-pue; 802 }; 803 /omit-if-no-ref/ iomuxc_gpio_ad_15_adc2_ch4b: IOMUXC_GPIO_AD_15_ADC2_CH4B { 804 pinmux = <0x400e8148 5 0x0 0 0x400e838c>; 805 pin-pue; 806 }; 807 /omit-if-no-ref/ iomuxc_gpio_ad_15_enet_tx_er: IOMUXC_GPIO_AD_15_ENET_TX_ER { 808 pinmux = <0x400e8148 6 0x0 0 0x400e838c>; 809 pin-pue; 810 }; 811 /omit-if-no-ref/ iomuxc_gpio_ad_15_flexio2_flexio15: IOMUXC_GPIO_AD_15_FLEXIO2_FLEXIO15 { 812 pinmux = <0x400e8148 8 0x0 0 0x400e838c>; 813 pin-pue; 814 }; 815 /omit-if-no-ref/ iomuxc_gpio_ad_15_flexpwm3_pwm1_x: IOMUXC_GPIO_AD_15_FLEXPWM3_PWM1_X { 816 pinmux = <0x400e8148 11 0x0 0 0x400e838c>; 817 pin-pue; 818 }; 819 /omit-if-no-ref/ iomuxc_gpio_ad_15_flexspi1_b_data00: IOMUXC_GPIO_AD_15_FLEXSPI1_B_DATA00 { 820 pinmux = <0x400e8148 3 0x400e8564 0 0x400e838c>; 821 pin-pue; 822 }; 823 /omit-if-no-ref/ iomuxc_gpio_ad_15_gpio9_io14: IOMUXC_GPIO_AD_15_GPIO9_IO14 { 824 pinmux = <0x400e8148 10 0x0 0 0x400e838c>; 825 pin-pue; 826 }; 827 /omit-if-no-ref/ iomuxc_gpio_ad_15_gpio_mux3_io14: IOMUXC_GPIO_AD_15_GPIO_MUX3_IO14 { 828 pinmux = <0x400e8148 5 0x0 0 0x400e838c>; 829 pin-pue; 830 gpr = <0x400e40a8 0xe 0x0>; 831 }; 832 /omit-if-no-ref/ iomuxc_gpio_ad_15_gpio_mux3_io14_cm7: IOMUXC_GPIO_AD_15_GPIO_MUX3_IO14_CM7 { 833 pinmux = <0x400e8148 5 0x0 0 0x400e838c>; 834 pin-pue; 835 gpr = <0x400e40a8 0xe 0x1>; 836 }; 837 /omit-if-no-ref/ iomuxc_gpio_ad_15_gpt1_compare2: IOMUXC_GPIO_AD_15_GPT1_COMPARE2 { 838 pinmux = <0x400e8148 2 0x0 0 0x400e838c>; 839 pin-pue; 840 }; 841 /omit-if-no-ref/ iomuxc_gpio_ad_15_lpuart10_tx: IOMUXC_GPIO_AD_15_LPUART10_TX { 842 pinmux = <0x400e8148 1 0x400e8628 0 0x400e838c>; 843 pin-pue; 844 }; 845 /omit-if-no-ref/ iomuxc_gpio_ad_15_spdif_in: IOMUXC_GPIO_AD_15_SPDIF_IN { 846 pinmux = <0x400e8148 0 0x400e86b4 1 0x400e838c>; 847 pin-pue; 848 }; 849 /omit-if-no-ref/ iomuxc_gpio_ad_15_video_mux_csi_hsync: IOMUXC_GPIO_AD_15_VIDEO_MUX_CSI_HSYNC { 850 pinmux = <0x400e8148 4 0x0 0 0x400e838c>; 851 pin-pue; 852 }; 853 /omit-if-no-ref/ iomuxc_gpio_ad_16_adc1_ch5a: IOMUXC_GPIO_AD_16_ADC1_CH5A { 854 pinmux = <0x400e814c 5 0x0 0 0x400e8390>; 855 pin-pue; 856 }; 857 /omit-if-no-ref/ iomuxc_gpio_ad_16_adc2_ch5a: IOMUXC_GPIO_AD_16_ADC2_CH5A { 858 pinmux = <0x400e814c 5 0x0 0 0x400e8390>; 859 pin-pue; 860 }; 861 /omit-if-no-ref/ iomuxc_gpio_ad_16_enet_1g_mdc: IOMUXC_GPIO_AD_16_ENET_1G_MDC { 862 pinmux = <0x400e814c 9 0x0 0 0x400e8390>; 863 pin-pue; 864 }; 865 /omit-if-no-ref/ iomuxc_gpio_ad_16_enet_rdata03: IOMUXC_GPIO_AD_16_ENET_RDATA03 { 866 pinmux = <0x400e814c 6 0x0 0 0x400e8390>; 867 pin-pue; 868 }; 869 /omit-if-no-ref/ iomuxc_gpio_ad_16_flexio2_flexio16: IOMUXC_GPIO_AD_16_FLEXIO2_FLEXIO16 { 870 pinmux = <0x400e814c 8 0x0 0 0x400e8390>; 871 pin-pue; 872 }; 873 /omit-if-no-ref/ iomuxc_gpio_ad_16_flexpwm3_pwm2_x: IOMUXC_GPIO_AD_16_FLEXPWM3_PWM2_X { 874 pinmux = <0x400e814c 11 0x0 0 0x400e8390>; 875 pin-pue; 876 }; 877 /omit-if-no-ref/ iomuxc_gpio_ad_16_flexspi1_b_sclk: IOMUXC_GPIO_AD_16_FLEXSPI1_B_SCLK { 878 pinmux = <0x400e814c 3 0x400e8578 0 0x400e8390>; 879 pin-pue; 880 }; 881 /omit-if-no-ref/ iomuxc_gpio_ad_16_gpio9_io15: IOMUXC_GPIO_AD_16_GPIO9_IO15 { 882 pinmux = <0x400e814c 10 0x0 0 0x400e8390>; 883 pin-pue; 884 }; 885 /omit-if-no-ref/ iomuxc_gpio_ad_16_gpio_mux3_io15: IOMUXC_GPIO_AD_16_GPIO_MUX3_IO15 { 886 pinmux = <0x400e814c 5 0x0 0 0x400e8390>; 887 pin-pue; 888 gpr = <0x400e40a8 0xf 0x0>; 889 }; 890 /omit-if-no-ref/ iomuxc_gpio_ad_16_gpio_mux3_io15_cm7: IOMUXC_GPIO_AD_16_GPIO_MUX3_IO15_CM7 { 891 pinmux = <0x400e814c 5 0x0 0 0x400e8390>; 892 pin-pue; 893 gpr = <0x400e40a8 0xf 0x1>; 894 }; 895 /omit-if-no-ref/ iomuxc_gpio_ad_16_gpt1_compare3: IOMUXC_GPIO_AD_16_GPT1_COMPARE3 { 896 pinmux = <0x400e814c 2 0x0 0 0x400e8390>; 897 pin-pue; 898 }; 899 /omit-if-no-ref/ iomuxc_gpio_ad_16_lpuart10_rx: IOMUXC_GPIO_AD_16_LPUART10_RX { 900 pinmux = <0x400e814c 1 0x400e8624 0 0x400e8390>; 901 pin-pue; 902 }; 903 /omit-if-no-ref/ iomuxc_gpio_ad_16_spdif_out: IOMUXC_GPIO_AD_16_SPDIF_OUT { 904 pinmux = <0x400e814c 0 0x0 0 0x400e8390>; 905 pin-pue; 906 }; 907 /omit-if-no-ref/ iomuxc_gpio_ad_16_video_mux_csi_data09: IOMUXC_GPIO_AD_16_VIDEO_MUX_CSI_DATA09 { 908 pinmux = <0x400e814c 4 0x0 0 0x400e8390>; 909 pin-pue; 910 }; 911 /omit-if-no-ref/ iomuxc_gpio_ad_17_acmp1_cmpo: IOMUXC_GPIO_AD_17_ACMP1_CMPO { 912 pinmux = <0x400e8150 1 0x0 0 0x400e8394>; 913 pin-pue; 914 }; 915 /omit-if-no-ref/ iomuxc_gpio_ad_17_adc1_ch5b: IOMUXC_GPIO_AD_17_ADC1_CH5B { 916 pinmux = <0x400e8150 5 0x0 0 0x400e8394>; 917 pin-pue; 918 }; 919 /omit-if-no-ref/ iomuxc_gpio_ad_17_adc2_ch5b: IOMUXC_GPIO_AD_17_ADC2_CH5B { 920 pinmux = <0x400e8150 5 0x0 0 0x400e8394>; 921 pin-pue; 922 }; 923 /omit-if-no-ref/ iomuxc_gpio_ad_17_enet_1g_mdio: IOMUXC_GPIO_AD_17_ENET_1G_MDIO { 924 pinmux = <0x400e8150 9 0x400e84c8 2 0x400e8394>; 925 pin-pue; 926 }; 927 /omit-if-no-ref/ iomuxc_gpio_ad_17_enet_rdata02: IOMUXC_GPIO_AD_17_ENET_RDATA02 { 928 pinmux = <0x400e8150 6 0x0 0 0x400e8394>; 929 pin-pue; 930 }; 931 /omit-if-no-ref/ iomuxc_gpio_ad_17_flexio2_flexio17: IOMUXC_GPIO_AD_17_FLEXIO2_FLEXIO17 { 932 pinmux = <0x400e8150 8 0x0 0 0x400e8394>; 933 pin-pue; 934 }; 935 /omit-if-no-ref/ iomuxc_gpio_ad_17_flexpwm3_pwm3_x: IOMUXC_GPIO_AD_17_FLEXPWM3_PWM3_X { 936 pinmux = <0x400e8150 11 0x0 0 0x400e8394>; 937 pin-pue; 938 }; 939 /omit-if-no-ref/ iomuxc_gpio_ad_17_flexspi1_a_dqs: IOMUXC_GPIO_AD_17_FLEXSPI1_A_DQS { 940 pinmux = <0x400e8150 3 0x400e8550 1 0x400e8394>; 941 pin-pue; 942 }; 943 /omit-if-no-ref/ iomuxc_gpio_ad_17_gpio9_io16: IOMUXC_GPIO_AD_17_GPIO9_IO16 { 944 pinmux = <0x400e8150 10 0x0 0 0x400e8394>; 945 pin-pue; 946 }; 947 /omit-if-no-ref/ iomuxc_gpio_ad_17_gpio_mux3_io16: IOMUXC_GPIO_AD_17_GPIO_MUX3_IO16 { 948 pinmux = <0x400e8150 5 0x0 0 0x400e8394>; 949 pin-pue; 950 gpr = <0x400e40ac 0x0 0x0>; 951 }; 952 /omit-if-no-ref/ iomuxc_gpio_ad_17_gpio_mux3_io16_cm7: IOMUXC_GPIO_AD_17_GPIO_MUX3_IO16_CM7 { 953 pinmux = <0x400e8150 5 0x0 0 0x400e8394>; 954 pin-pue; 955 gpr = <0x400e40ac 0x0 0x1>; 956 }; 957 /omit-if-no-ref/ iomuxc_gpio_ad_17_gpt1_clk: IOMUXC_GPIO_AD_17_GPT1_CLK { 958 pinmux = <0x400e8150 2 0x0 0 0x400e8394>; 959 pin-pue; 960 }; 961 /omit-if-no-ref/ iomuxc_gpio_ad_17_sai1_mclk: IOMUXC_GPIO_AD_17_SAI1_MCLK { 962 pinmux = <0x400e8150 0 0x400e866c 0 0x400e8394>; 963 pin-pue; 964 }; 965 /omit-if-no-ref/ iomuxc_gpio_ad_17_video_mux_csi_data08: IOMUXC_GPIO_AD_17_VIDEO_MUX_CSI_DATA08 { 966 pinmux = <0x400e8150 4 0x0 0 0x400e8394>; 967 pin-pue; 968 }; 969 /omit-if-no-ref/ iomuxc_gpio_ad_18_acmp2_cmpo: IOMUXC_GPIO_AD_18_ACMP2_CMPO { 970 pinmux = <0x400e8154 1 0x0 0 0x400e8398>; 971 pin-pue; 972 }; 973 /omit-if-no-ref/ iomuxc_gpio_ad_18_adc2_ch0a: IOMUXC_GPIO_AD_18_ADC2_CH0A { 974 pinmux = <0x400e8154 5 0x0 0 0x400e8398>; 975 pin-pue; 976 }; 977 /omit-if-no-ref/ iomuxc_gpio_ad_18_enet_crs: IOMUXC_GPIO_AD_18_ENET_CRS { 978 pinmux = <0x400e8154 6 0x0 0 0x400e8398>; 979 pin-pue; 980 }; 981 /omit-if-no-ref/ iomuxc_gpio_ad_18_flexio2_flexio18: IOMUXC_GPIO_AD_18_FLEXIO2_FLEXIO18 { 982 pinmux = <0x400e8154 8 0x0 0 0x400e8398>; 983 pin-pue; 984 }; 985 /omit-if-no-ref/ iomuxc_gpio_ad_18_flexpwm4_pwm0_x: IOMUXC_GPIO_AD_18_FLEXPWM4_PWM0_X { 986 pinmux = <0x400e8154 11 0x0 0 0x400e8398>; 987 pin-pue; 988 }; 989 /omit-if-no-ref/ iomuxc_gpio_ad_18_flexspi1_a_ss0_b: IOMUXC_GPIO_AD_18_FLEXSPI1_A_SS0_B { 990 pinmux = <0x400e8154 3 0x0 0 0x400e8398>; 991 pin-pue; 992 }; 993 /omit-if-no-ref/ iomuxc_gpio_ad_18_gpio9_io17: IOMUXC_GPIO_AD_18_GPIO9_IO17 { 994 pinmux = <0x400e8154 10 0x0 0 0x400e8398>; 995 pin-pue; 996 }; 997 /omit-if-no-ref/ iomuxc_gpio_ad_18_gpio_mux3_io17: IOMUXC_GPIO_AD_18_GPIO_MUX3_IO17 { 998 pinmux = <0x400e8154 5 0x0 0 0x400e8398>; 999 pin-pue; 1000 gpr = <0x400e40ac 0x1 0x0>; 1001 }; 1002 /omit-if-no-ref/ iomuxc_gpio_ad_18_gpio_mux3_io17_cm7: IOMUXC_GPIO_AD_18_GPIO_MUX3_IO17_CM7 { 1003 pinmux = <0x400e8154 5 0x0 0 0x400e8398>; 1004 pin-pue; 1005 gpr = <0x400e40ac 0x1 0x1>; 1006 }; 1007 /omit-if-no-ref/ iomuxc_gpio_ad_18_lpi2c2_scl: IOMUXC_GPIO_AD_18_LPI2C2_SCL { 1008 pinmux = <0x400e8154 9 0x400e85b4 1 0x400e8398>; 1009 pin-pue; 1010 }; 1011 /omit-if-no-ref/ iomuxc_gpio_ad_18_lpspi1_pcs1: IOMUXC_GPIO_AD_18_LPSPI1_PCS1 { 1012 pinmux = <0x400e8154 2 0x0 0 0x400e8398>; 1013 pin-pue; 1014 }; 1015 /omit-if-no-ref/ iomuxc_gpio_ad_18_sai1_rx_sync: IOMUXC_GPIO_AD_18_SAI1_RX_SYNC { 1016 pinmux = <0x400e8154 0 0x400e8678 0 0x400e8398>; 1017 pin-pue; 1018 }; 1019 /omit-if-no-ref/ iomuxc_gpio_ad_18_video_mux_csi_data07: IOMUXC_GPIO_AD_18_VIDEO_MUX_CSI_DATA07 { 1020 pinmux = <0x400e8154 4 0x0 0 0x400e8398>; 1021 pin-pue; 1022 }; 1023 /omit-if-no-ref/ iomuxc_gpio_ad_19_acmp3_cmpo: IOMUXC_GPIO_AD_19_ACMP3_CMPO { 1024 pinmux = <0x400e8158 1 0x0 0 0x400e839c>; 1025 pin-pue; 1026 }; 1027 /omit-if-no-ref/ iomuxc_gpio_ad_19_adc2_ch0b: IOMUXC_GPIO_AD_19_ADC2_CH0B { 1028 pinmux = <0x400e8158 5 0x0 0 0x400e839c>; 1029 pin-pue; 1030 }; 1031 /omit-if-no-ref/ iomuxc_gpio_ad_19_enet_col: IOMUXC_GPIO_AD_19_ENET_COL { 1032 pinmux = <0x400e8158 6 0x0 0 0x400e839c>; 1033 pin-pue; 1034 }; 1035 /omit-if-no-ref/ iomuxc_gpio_ad_19_flexio2_flexio19: IOMUXC_GPIO_AD_19_FLEXIO2_FLEXIO19 { 1036 pinmux = <0x400e8158 8 0x0 0 0x400e839c>; 1037 pin-pue; 1038 }; 1039 /omit-if-no-ref/ iomuxc_gpio_ad_19_flexpwm4_pwm1_x: IOMUXC_GPIO_AD_19_FLEXPWM4_PWM1_X { 1040 pinmux = <0x400e8158 11 0x0 0 0x400e839c>; 1041 pin-pue; 1042 }; 1043 /omit-if-no-ref/ iomuxc_gpio_ad_19_flexspi1_a_sclk: IOMUXC_GPIO_AD_19_FLEXSPI1_A_SCLK { 1044 pinmux = <0x400e8158 3 0x400e8574 0 0x400e839c>; 1045 pin-pue; 1046 }; 1047 /omit-if-no-ref/ iomuxc_gpio_ad_19_gpio9_io18: IOMUXC_GPIO_AD_19_GPIO9_IO18 { 1048 pinmux = <0x400e8158 10 0x0 0 0x400e839c>; 1049 pin-pue; 1050 }; 1051 /omit-if-no-ref/ iomuxc_gpio_ad_19_gpio_mux3_io18: IOMUXC_GPIO_AD_19_GPIO_MUX3_IO18 { 1052 pinmux = <0x400e8158 5 0x0 0 0x400e839c>; 1053 pin-pue; 1054 gpr = <0x400e40ac 0x2 0x0>; 1055 }; 1056 /omit-if-no-ref/ iomuxc_gpio_ad_19_gpio_mux3_io18_cm7: IOMUXC_GPIO_AD_19_GPIO_MUX3_IO18_CM7 { 1057 pinmux = <0x400e8158 5 0x0 0 0x400e839c>; 1058 pin-pue; 1059 gpr = <0x400e40ac 0x2 0x1>; 1060 }; 1061 /omit-if-no-ref/ iomuxc_gpio_ad_19_lpi2c2_sda: IOMUXC_GPIO_AD_19_LPI2C2_SDA { 1062 pinmux = <0x400e8158 9 0x400e85b8 1 0x400e839c>; 1063 pin-pue; 1064 }; 1065 /omit-if-no-ref/ iomuxc_gpio_ad_19_lpspi1_pcs2: IOMUXC_GPIO_AD_19_LPSPI1_PCS2 { 1066 pinmux = <0x400e8158 2 0x0 0 0x400e839c>; 1067 pin-pue; 1068 }; 1069 /omit-if-no-ref/ iomuxc_gpio_ad_19_sai1_rx_bclk: IOMUXC_GPIO_AD_19_SAI1_RX_BCLK { 1070 pinmux = <0x400e8158 0 0x400e8670 0 0x400e839c>; 1071 pin-pue; 1072 }; 1073 /omit-if-no-ref/ iomuxc_gpio_ad_19_video_mux_csi_data06: IOMUXC_GPIO_AD_19_VIDEO_MUX_CSI_DATA06 { 1074 pinmux = <0x400e8158 4 0x0 0 0x400e839c>; 1075 pin-pue; 1076 }; 1077 /omit-if-no-ref/ iomuxc_gpio_ad_20_acmp4_cmpo: IOMUXC_GPIO_AD_20_ACMP4_CMPO { 1078 pinmux = <0x400e815c 1 0x0 0 0x400e83a0>; 1079 pin-pue; 1080 }; 1081 /omit-if-no-ref/ iomuxc_gpio_ad_20_adc2_ch1a: IOMUXC_GPIO_AD_20_ADC2_CH1A { 1082 pinmux = <0x400e815c 5 0x0 0 0x400e83a0>; 1083 pin-pue; 1084 }; 1085 /omit-if-no-ref/ iomuxc_gpio_ad_20_flexio2_flexio20: IOMUXC_GPIO_AD_20_FLEXIO2_FLEXIO20 { 1086 pinmux = <0x400e815c 8 0x0 0 0x400e83a0>; 1087 pin-pue; 1088 }; 1089 /omit-if-no-ref/ iomuxc_gpio_ad_20_flexpwm4_pwm2_x: IOMUXC_GPIO_AD_20_FLEXPWM4_PWM2_X { 1090 pinmux = <0x400e815c 11 0x0 0 0x400e83a0>; 1091 pin-pue; 1092 }; 1093 /omit-if-no-ref/ iomuxc_gpio_ad_20_flexspi1_a_data00: IOMUXC_GPIO_AD_20_FLEXSPI1_A_DATA00 { 1094 pinmux = <0x400e815c 3 0x400e8554 0 0x400e83a0>; 1095 pin-pue; 1096 }; 1097 /omit-if-no-ref/ iomuxc_gpio_ad_20_gpio9_io19: IOMUXC_GPIO_AD_20_GPIO9_IO19 { 1098 pinmux = <0x400e815c 10 0x0 0 0x400e83a0>; 1099 pin-pue; 1100 }; 1101 /omit-if-no-ref/ iomuxc_gpio_ad_20_gpio_mux3_io19: IOMUXC_GPIO_AD_20_GPIO_MUX3_IO19 { 1102 pinmux = <0x400e815c 5 0x0 0 0x400e83a0>; 1103 pin-pue; 1104 gpr = <0x400e40ac 0x3 0x0>; 1105 }; 1106 /omit-if-no-ref/ iomuxc_gpio_ad_20_gpio_mux3_io19_cm7: IOMUXC_GPIO_AD_20_GPIO_MUX3_IO19_CM7 { 1107 pinmux = <0x400e815c 5 0x0 0 0x400e83a0>; 1108 pin-pue; 1109 gpr = <0x400e40ac 0x3 0x1>; 1110 }; 1111 /omit-if-no-ref/ iomuxc_gpio_ad_20_kpp_row07: IOMUXC_GPIO_AD_20_KPP_ROW07 { 1112 pinmux = <0x400e815c 6 0x400e85a8 0 0x400e83a0>; 1113 pin-pue; 1114 }; 1115 /omit-if-no-ref/ iomuxc_gpio_ad_20_lpspi1_pcs3: IOMUXC_GPIO_AD_20_LPSPI1_PCS3 { 1116 pinmux = <0x400e815c 2 0x0 0 0x400e83a0>; 1117 pin-pue; 1118 }; 1119 /omit-if-no-ref/ iomuxc_gpio_ad_20_sai1_rx_data00: IOMUXC_GPIO_AD_20_SAI1_RX_DATA00 { 1120 pinmux = <0x400e815c 0 0x400e8674 0 0x400e83a0>; 1121 pin-pue; 1122 }; 1123 /omit-if-no-ref/ iomuxc_gpio_ad_20_video_mux_csi_data05: IOMUXC_GPIO_AD_20_VIDEO_MUX_CSI_DATA05 { 1124 pinmux = <0x400e815c 4 0x0 0 0x400e83a0>; 1125 pin-pue; 1126 }; 1127 /omit-if-no-ref/ iomuxc_gpio_ad_21_adc2_ch1b: IOMUXC_GPIO_AD_21_ADC2_CH1B { 1128 pinmux = <0x400e8160 5 0x0 0 0x400e83a4>; 1129 pin-pue; 1130 }; 1131 /omit-if-no-ref/ iomuxc_gpio_ad_21_flexio2_flexio21: IOMUXC_GPIO_AD_21_FLEXIO2_FLEXIO21 { 1132 pinmux = <0x400e8160 8 0x0 0 0x400e83a4>; 1133 pin-pue; 1134 }; 1135 /omit-if-no-ref/ iomuxc_gpio_ad_21_flexpwm4_pwm3_x: IOMUXC_GPIO_AD_21_FLEXPWM4_PWM3_X { 1136 pinmux = <0x400e8160 11 0x0 0 0x400e83a4>; 1137 pin-pue; 1138 }; 1139 /omit-if-no-ref/ iomuxc_gpio_ad_21_flexspi1_a_data01: IOMUXC_GPIO_AD_21_FLEXSPI1_A_DATA01 { 1140 pinmux = <0x400e8160 3 0x400e8558 0 0x400e83a4>; 1141 pin-pue; 1142 }; 1143 /omit-if-no-ref/ iomuxc_gpio_ad_21_gpio9_io20: IOMUXC_GPIO_AD_21_GPIO9_IO20 { 1144 pinmux = <0x400e8160 10 0x0 0 0x400e83a4>; 1145 pin-pue; 1146 }; 1147 /omit-if-no-ref/ iomuxc_gpio_ad_21_gpio_mux3_io20: IOMUXC_GPIO_AD_21_GPIO_MUX3_IO20 { 1148 pinmux = <0x400e8160 5 0x0 0 0x400e83a4>; 1149 pin-pue; 1150 gpr = <0x400e40ac 0x4 0x0>; 1151 }; 1152 /omit-if-no-ref/ iomuxc_gpio_ad_21_gpio_mux3_io20_cm7: IOMUXC_GPIO_AD_21_GPIO_MUX3_IO20_CM7 { 1153 pinmux = <0x400e8160 5 0x0 0 0x400e83a4>; 1154 pin-pue; 1155 gpr = <0x400e40ac 0x4 0x1>; 1156 }; 1157 /omit-if-no-ref/ iomuxc_gpio_ad_21_kpp_col07: IOMUXC_GPIO_AD_21_KPP_COL07 { 1158 pinmux = <0x400e8160 6 0x400e85a0 0 0x400e83a4>; 1159 pin-pue; 1160 }; 1161 /omit-if-no-ref/ iomuxc_gpio_ad_21_lpspi2_pcs1: IOMUXC_GPIO_AD_21_LPSPI2_PCS1 { 1162 pinmux = <0x400e8160 2 0x400e85e0 0 0x400e83a4>; 1163 pin-pue; 1164 }; 1165 /omit-if-no-ref/ iomuxc_gpio_ad_21_sai1_tx_data00: IOMUXC_GPIO_AD_21_SAI1_TX_DATA00 { 1166 pinmux = <0x400e8160 0 0x0 0 0x400e83a4>; 1167 pin-pue; 1168 }; 1169 /omit-if-no-ref/ iomuxc_gpio_ad_21_video_mux_csi_data04: IOMUXC_GPIO_AD_21_VIDEO_MUX_CSI_DATA04 { 1170 pinmux = <0x400e8160 4 0x0 0 0x400e83a4>; 1171 pin-pue; 1172 }; 1173 /omit-if-no-ref/ iomuxc_gpio_ad_22_adc2_ch2a: IOMUXC_GPIO_AD_22_ADC2_CH2A { 1174 pinmux = <0x400e8164 5 0x0 0 0x400e83a8>; 1175 pin-pue; 1176 }; 1177 /omit-if-no-ref/ iomuxc_gpio_ad_22_flexio2_flexio22: IOMUXC_GPIO_AD_22_FLEXIO2_FLEXIO22 { 1178 pinmux = <0x400e8164 8 0x0 0 0x400e83a8>; 1179 pin-pue; 1180 }; 1181 /omit-if-no-ref/ iomuxc_gpio_ad_22_flexspi1_a_data02: IOMUXC_GPIO_AD_22_FLEXSPI1_A_DATA02 { 1182 pinmux = <0x400e8164 3 0x400e855c 0 0x400e83a8>; 1183 pin-pue; 1184 }; 1185 /omit-if-no-ref/ iomuxc_gpio_ad_22_gpio9_io21: IOMUXC_GPIO_AD_22_GPIO9_IO21 { 1186 pinmux = <0x400e8164 10 0x0 0 0x400e83a8>; 1187 pin-pue; 1188 }; 1189 /omit-if-no-ref/ iomuxc_gpio_ad_22_gpio_mux3_io21: IOMUXC_GPIO_AD_22_GPIO_MUX3_IO21 { 1190 pinmux = <0x400e8164 5 0x0 0 0x400e83a8>; 1191 pin-pue; 1192 gpr = <0x400e40ac 0x5 0x0>; 1193 }; 1194 /omit-if-no-ref/ iomuxc_gpio_ad_22_gpio_mux3_io21_cm7: IOMUXC_GPIO_AD_22_GPIO_MUX3_IO21_CM7 { 1195 pinmux = <0x400e8164 5 0x0 0 0x400e83a8>; 1196 pin-pue; 1197 gpr = <0x400e40ac 0x5 0x1>; 1198 }; 1199 /omit-if-no-ref/ iomuxc_gpio_ad_22_kpp_row06: IOMUXC_GPIO_AD_22_KPP_ROW06 { 1200 pinmux = <0x400e8164 6 0x400e85a4 0 0x400e83a8>; 1201 pin-pue; 1202 }; 1203 /omit-if-no-ref/ iomuxc_gpio_ad_22_lpspi2_pcs2: IOMUXC_GPIO_AD_22_LPSPI2_PCS2 { 1204 pinmux = <0x400e8164 2 0x0 0 0x400e83a8>; 1205 pin-pue; 1206 }; 1207 /omit-if-no-ref/ iomuxc_gpio_ad_22_sai1_tx_bclk: IOMUXC_GPIO_AD_22_SAI1_TX_BCLK { 1208 pinmux = <0x400e8164 0 0x400e867c 0 0x400e83a8>; 1209 pin-pue; 1210 }; 1211 /omit-if-no-ref/ iomuxc_gpio_ad_22_video_mux_csi_data03: IOMUXC_GPIO_AD_22_VIDEO_MUX_CSI_DATA03 { 1212 pinmux = <0x400e8164 4 0x0 0 0x400e83a8>; 1213 pin-pue; 1214 }; 1215 /omit-if-no-ref/ iomuxc_gpio_ad_23_adc2_ch2b: IOMUXC_GPIO_AD_23_ADC2_CH2B { 1216 pinmux = <0x400e8168 5 0x0 0 0x400e83ac>; 1217 pin-pue; 1218 }; 1219 /omit-if-no-ref/ iomuxc_gpio_ad_23_flexio2_flexio23: IOMUXC_GPIO_AD_23_FLEXIO2_FLEXIO23 { 1220 pinmux = <0x400e8168 8 0x0 0 0x400e83ac>; 1221 pin-pue; 1222 }; 1223 /omit-if-no-ref/ iomuxc_gpio_ad_23_flexspi1_a_data03: IOMUXC_GPIO_AD_23_FLEXSPI1_A_DATA03 { 1224 pinmux = <0x400e8168 3 0x400e8560 0 0x400e83ac>; 1225 pin-pue; 1226 }; 1227 /omit-if-no-ref/ iomuxc_gpio_ad_23_gpio9_io22: IOMUXC_GPIO_AD_23_GPIO9_IO22 { 1228 pinmux = <0x400e8168 10 0x0 0 0x400e83ac>; 1229 pin-pue; 1230 }; 1231 /omit-if-no-ref/ iomuxc_gpio_ad_23_gpio_mux3_io22: IOMUXC_GPIO_AD_23_GPIO_MUX3_IO22 { 1232 pinmux = <0x400e8168 5 0x0 0 0x400e83ac>; 1233 pin-pue; 1234 gpr = <0x400e40ac 0x6 0x0>; 1235 }; 1236 /omit-if-no-ref/ iomuxc_gpio_ad_23_gpio_mux3_io22_cm7: IOMUXC_GPIO_AD_23_GPIO_MUX3_IO22_CM7 { 1237 pinmux = <0x400e8168 5 0x0 0 0x400e83ac>; 1238 pin-pue; 1239 gpr = <0x400e40ac 0x6 0x1>; 1240 }; 1241 /omit-if-no-ref/ iomuxc_gpio_ad_23_kpp_col06: IOMUXC_GPIO_AD_23_KPP_COL06 { 1242 pinmux = <0x400e8168 6 0x400e859c 0 0x400e83ac>; 1243 pin-pue; 1244 }; 1245 /omit-if-no-ref/ iomuxc_gpio_ad_23_lpspi2_pcs3: IOMUXC_GPIO_AD_23_LPSPI2_PCS3 { 1246 pinmux = <0x400e8168 2 0x0 0 0x400e83ac>; 1247 pin-pue; 1248 }; 1249 /omit-if-no-ref/ iomuxc_gpio_ad_23_sai1_tx_sync: IOMUXC_GPIO_AD_23_SAI1_TX_SYNC { 1250 pinmux = <0x400e8168 0 0x400e8680 0 0x400e83ac>; 1251 pin-pue; 1252 }; 1253 /omit-if-no-ref/ iomuxc_gpio_ad_23_video_mux_csi_data02: IOMUXC_GPIO_AD_23_VIDEO_MUX_CSI_DATA02 { 1254 pinmux = <0x400e8168 4 0x0 0 0x400e83ac>; 1255 pin-pue; 1256 }; 1257 /omit-if-no-ref/ iomuxc_gpio_ad_24_adc2_ch6a: IOMUXC_GPIO_AD_24_ADC2_CH6A { 1258 pinmux = <0x400e816c 5 0x0 0 0x400e83b0>; 1259 pin-pue; 1260 }; 1261 /omit-if-no-ref/ iomuxc_gpio_ad_24_enet_rx_en: IOMUXC_GPIO_AD_24_ENET_RX_EN { 1262 pinmux = <0x400e816c 3 0x400e84b8 0 0x400e83b0>; 1263 pin-pue; 1264 }; 1265 /omit-if-no-ref/ iomuxc_gpio_ad_24_flexio2_flexio24: IOMUXC_GPIO_AD_24_FLEXIO2_FLEXIO24 { 1266 pinmux = <0x400e816c 8 0x0 0 0x400e83b0>; 1267 pin-pue; 1268 }; 1269 /omit-if-no-ref/ iomuxc_gpio_ad_24_flexpwm2_pwm0_a: IOMUXC_GPIO_AD_24_FLEXPWM2_PWM0_A { 1270 pinmux = <0x400e816c 4 0x400e8518 1 0x400e83b0>; 1271 pin-pue; 1272 }; 1273 /omit-if-no-ref/ iomuxc_gpio_ad_24_gpio9_io23: IOMUXC_GPIO_AD_24_GPIO9_IO23 { 1274 pinmux = <0x400e816c 10 0x0 0 0x400e83b0>; 1275 pin-pue; 1276 }; 1277 /omit-if-no-ref/ iomuxc_gpio_ad_24_gpio_mux3_io23: IOMUXC_GPIO_AD_24_GPIO_MUX3_IO23 { 1278 pinmux = <0x400e816c 5 0x0 0 0x400e83b0>; 1279 pin-pue; 1280 gpr = <0x400e40ac 0x7 0x0>; 1281 }; 1282 /omit-if-no-ref/ iomuxc_gpio_ad_24_gpio_mux3_io23_cm7: IOMUXC_GPIO_AD_24_GPIO_MUX3_IO23_CM7 { 1283 pinmux = <0x400e816c 5 0x0 0 0x400e83b0>; 1284 pin-pue; 1285 gpr = <0x400e40ac 0x7 0x1>; 1286 }; 1287 /omit-if-no-ref/ iomuxc_gpio_ad_24_kpp_row05: IOMUXC_GPIO_AD_24_KPP_ROW05 { 1288 pinmux = <0x400e816c 6 0x0 0 0x400e83b0>; 1289 pin-pue; 1290 }; 1291 /omit-if-no-ref/ iomuxc_gpio_ad_24_lpi2c4_scl: IOMUXC_GPIO_AD_24_LPI2C4_SCL { 1292 pinmux = <0x400e816c 9 0x400e85c4 0 0x400e83b0>; 1293 pin-pue; 1294 }; 1295 /omit-if-no-ref/ iomuxc_gpio_ad_24_lpspi2_sck: IOMUXC_GPIO_AD_24_LPSPI2_SCK { 1296 pinmux = <0x400e816c 1 0x400e85e4 0 0x400e83b0>; 1297 pin-pue; 1298 }; 1299 /omit-if-no-ref/ iomuxc_gpio_ad_24_lpuart1_tx: IOMUXC_GPIO_AD_24_LPUART1_TX { 1300 pinmux = <0x400e816c 0 0x400e8620 0 0x400e83b0>; 1301 pin-pue; 1302 }; 1303 /omit-if-no-ref/ iomuxc_gpio_ad_24_video_mux_csi_data00: IOMUXC_GPIO_AD_24_VIDEO_MUX_CSI_DATA00 { 1304 pinmux = <0x400e816c 2 0x0 0 0x400e83b0>; 1305 pin-pue; 1306 }; 1307 /omit-if-no-ref/ iomuxc_gpio_ad_25_adc2_ch6b: IOMUXC_GPIO_AD_25_ADC2_CH6B { 1308 pinmux = <0x400e8170 5 0x0 0 0x400e83b4>; 1309 pin-pue; 1310 }; 1311 /omit-if-no-ref/ iomuxc_gpio_ad_25_enet_rx_er: IOMUXC_GPIO_AD_25_ENET_RX_ER { 1312 pinmux = <0x400e8170 3 0x400e84bc 0 0x400e83b4>; 1313 pin-pue; 1314 }; 1315 /omit-if-no-ref/ iomuxc_gpio_ad_25_flexio2_flexio25: IOMUXC_GPIO_AD_25_FLEXIO2_FLEXIO25 { 1316 pinmux = <0x400e8170 8 0x0 0 0x400e83b4>; 1317 pin-pue; 1318 }; 1319 /omit-if-no-ref/ iomuxc_gpio_ad_25_flexpwm2_pwm0_b: IOMUXC_GPIO_AD_25_FLEXPWM2_PWM0_B { 1320 pinmux = <0x400e8170 4 0x400e8524 1 0x400e83b4>; 1321 pin-pue; 1322 }; 1323 /omit-if-no-ref/ iomuxc_gpio_ad_25_gpio9_io24: IOMUXC_GPIO_AD_25_GPIO9_IO24 { 1324 pinmux = <0x400e8170 10 0x0 0 0x400e83b4>; 1325 pin-pue; 1326 }; 1327 /omit-if-no-ref/ iomuxc_gpio_ad_25_gpio_mux3_io24: IOMUXC_GPIO_AD_25_GPIO_MUX3_IO24 { 1328 pinmux = <0x400e8170 5 0x0 0 0x400e83b4>; 1329 pin-pue; 1330 gpr = <0x400e40ac 0x8 0x0>; 1331 }; 1332 /omit-if-no-ref/ iomuxc_gpio_ad_25_gpio_mux3_io24_cm7: IOMUXC_GPIO_AD_25_GPIO_MUX3_IO24_CM7 { 1333 pinmux = <0x400e8170 5 0x0 0 0x400e83b4>; 1334 pin-pue; 1335 gpr = <0x400e40ac 0x8 0x1>; 1336 }; 1337 /omit-if-no-ref/ iomuxc_gpio_ad_25_kpp_col05: IOMUXC_GPIO_AD_25_KPP_COL05 { 1338 pinmux = <0x400e8170 6 0x0 0 0x400e83b4>; 1339 pin-pue; 1340 }; 1341 /omit-if-no-ref/ iomuxc_gpio_ad_25_lpi2c4_sda: IOMUXC_GPIO_AD_25_LPI2C4_SDA { 1342 pinmux = <0x400e8170 9 0x400e85c8 0 0x400e83b4>; 1343 pin-pue; 1344 }; 1345 /omit-if-no-ref/ iomuxc_gpio_ad_25_lpspi2_pcs0: IOMUXC_GPIO_AD_25_LPSPI2_PCS0 { 1346 pinmux = <0x400e8170 1 0x400e85dc 0 0x400e83b4>; 1347 pin-pue; 1348 }; 1349 /omit-if-no-ref/ iomuxc_gpio_ad_25_lpuart1_rx: IOMUXC_GPIO_AD_25_LPUART1_RX { 1350 pinmux = <0x400e8170 0 0x400e861c 0 0x400e83b4>; 1351 pin-pue; 1352 }; 1353 /omit-if-no-ref/ iomuxc_gpio_ad_25_video_mux_csi_data01: IOMUXC_GPIO_AD_25_VIDEO_MUX_CSI_DATA01 { 1354 pinmux = <0x400e8170 2 0x0 0 0x400e83b4>; 1355 pin-pue; 1356 }; 1357 /omit-if-no-ref/ iomuxc_gpio_ad_26_acmp2_in3: IOMUXC_GPIO_AD_26_ACMP2_IN3 { 1358 pinmux = <0x400e8174 5 0x0 0 0x400e83b8>; 1359 pin-pue; 1360 }; 1361 /omit-if-no-ref/ iomuxc_gpio_ad_26_enet_rdata00: IOMUXC_GPIO_AD_26_ENET_RDATA00 { 1362 pinmux = <0x400e8174 3 0x400e84b0 0 0x400e83b8>; 1363 pin-pue; 1364 }; 1365 /omit-if-no-ref/ iomuxc_gpio_ad_26_flexio2_flexio26: IOMUXC_GPIO_AD_26_FLEXIO2_FLEXIO26 { 1366 pinmux = <0x400e8174 8 0x0 0 0x400e83b8>; 1367 pin-pue; 1368 }; 1369 /omit-if-no-ref/ iomuxc_gpio_ad_26_flexpwm2_pwm1_a: IOMUXC_GPIO_AD_26_FLEXPWM2_PWM1_A { 1370 pinmux = <0x400e8174 4 0x400e851c 1 0x400e83b8>; 1371 pin-pue; 1372 }; 1373 /omit-if-no-ref/ iomuxc_gpio_ad_26_gpio9_io25: IOMUXC_GPIO_AD_26_GPIO9_IO25 { 1374 pinmux = <0x400e8174 10 0x0 0 0x400e83b8>; 1375 pin-pue; 1376 }; 1377 /omit-if-no-ref/ iomuxc_gpio_ad_26_gpio_mux3_io25: IOMUXC_GPIO_AD_26_GPIO_MUX3_IO25 { 1378 pinmux = <0x400e8174 5 0x0 0 0x400e83b8>; 1379 pin-pue; 1380 gpr = <0x400e40ac 0x9 0x0>; 1381 }; 1382 /omit-if-no-ref/ iomuxc_gpio_ad_26_gpio_mux3_io25_cm7: IOMUXC_GPIO_AD_26_GPIO_MUX3_IO25_CM7 { 1383 pinmux = <0x400e8174 5 0x0 0 0x400e83b8>; 1384 pin-pue; 1385 gpr = <0x400e40ac 0x9 0x1>; 1386 }; 1387 /omit-if-no-ref/ iomuxc_gpio_ad_26_kpp_row04: IOMUXC_GPIO_AD_26_KPP_ROW04 { 1388 pinmux = <0x400e8174 6 0x0 0 0x400e83b8>; 1389 pin-pue; 1390 }; 1391 /omit-if-no-ref/ iomuxc_gpio_ad_26_lpspi2_sdo: IOMUXC_GPIO_AD_26_LPSPI2_SDO { 1392 pinmux = <0x400e8174 1 0x400e85ec 0 0x400e83b8>; 1393 pin-pue; 1394 }; 1395 /omit-if-no-ref/ iomuxc_gpio_ad_26_lpuart1_cts_b: IOMUXC_GPIO_AD_26_LPUART1_CTS_B { 1396 pinmux = <0x400e8174 0 0x0 0 0x400e83b8>; 1397 pin-pue; 1398 }; 1399 /omit-if-no-ref/ iomuxc_gpio_ad_26_semc_csx01: IOMUXC_GPIO_AD_26_SEMC_CSX01 { 1400 pinmux = <0x400e8174 2 0x0 0 0x400e83b8>; 1401 pin-pue; 1402 }; 1403 /omit-if-no-ref/ iomuxc_gpio_ad_26_usdhc2_cd_b: IOMUXC_GPIO_AD_26_USDHC2_CD_B { 1404 pinmux = <0x400e8174 11 0x400e86d0 1 0x400e83b8>; 1405 pin-pue; 1406 }; 1407 /omit-if-no-ref/ iomuxc_gpio_ad_27_acmp2_in4: IOMUXC_GPIO_AD_27_ACMP2_IN4 { 1408 pinmux = <0x400e8178 5 0x0 0 0x400e83bc>; 1409 pin-pue; 1410 }; 1411 /omit-if-no-ref/ iomuxc_gpio_ad_27_enet_rdata01: IOMUXC_GPIO_AD_27_ENET_RDATA01 { 1412 pinmux = <0x400e8178 3 0x400e84b4 0 0x400e83bc>; 1413 pin-pue; 1414 }; 1415 /omit-if-no-ref/ iomuxc_gpio_ad_27_flexio2_flexio27: IOMUXC_GPIO_AD_27_FLEXIO2_FLEXIO27 { 1416 pinmux = <0x400e8178 8 0x0 0 0x400e83bc>; 1417 pin-pue; 1418 }; 1419 /omit-if-no-ref/ iomuxc_gpio_ad_27_flexpwm2_pwm1_b: IOMUXC_GPIO_AD_27_FLEXPWM2_PWM1_B { 1420 pinmux = <0x400e8178 4 0x400e8528 1 0x400e83bc>; 1421 pin-pue; 1422 }; 1423 /omit-if-no-ref/ iomuxc_gpio_ad_27_gpio9_io26: IOMUXC_GPIO_AD_27_GPIO9_IO26 { 1424 pinmux = <0x400e8178 10 0x0 0 0x400e83bc>; 1425 pin-pue; 1426 }; 1427 /omit-if-no-ref/ iomuxc_gpio_ad_27_gpio_mux3_io26: IOMUXC_GPIO_AD_27_GPIO_MUX3_IO26 { 1428 pinmux = <0x400e8178 5 0x0 0 0x400e83bc>; 1429 pin-pue; 1430 gpr = <0x400e40ac 0xa 0x0>; 1431 }; 1432 /omit-if-no-ref/ iomuxc_gpio_ad_27_gpio_mux3_io26_cm7: IOMUXC_GPIO_AD_27_GPIO_MUX3_IO26_CM7 { 1433 pinmux = <0x400e8178 5 0x0 0 0x400e83bc>; 1434 pin-pue; 1435 gpr = <0x400e40ac 0xa 0x1>; 1436 }; 1437 /omit-if-no-ref/ iomuxc_gpio_ad_27_kpp_col04: IOMUXC_GPIO_AD_27_KPP_COL04 { 1438 pinmux = <0x400e8178 6 0x0 0 0x400e83bc>; 1439 pin-pue; 1440 }; 1441 /omit-if-no-ref/ iomuxc_gpio_ad_27_lpspi2_sdi: IOMUXC_GPIO_AD_27_LPSPI2_SDI { 1442 pinmux = <0x400e8178 1 0x400e85e8 0 0x400e83bc>; 1443 pin-pue; 1444 }; 1445 /omit-if-no-ref/ iomuxc_gpio_ad_27_lpuart1_rts_b: IOMUXC_GPIO_AD_27_LPUART1_RTS_B { 1446 pinmux = <0x400e8178 0 0x0 0 0x400e83bc>; 1447 pin-pue; 1448 }; 1449 /omit-if-no-ref/ iomuxc_gpio_ad_27_semc_csx02: IOMUXC_GPIO_AD_27_SEMC_CSX02 { 1450 pinmux = <0x400e8178 2 0x0 0 0x400e83bc>; 1451 pin-pue; 1452 }; 1453 /omit-if-no-ref/ iomuxc_gpio_ad_27_usdhc2_wp: IOMUXC_GPIO_AD_27_USDHC2_WP { 1454 pinmux = <0x400e8178 11 0x400e86d4 1 0x400e83bc>; 1455 pin-pue; 1456 }; 1457 /omit-if-no-ref/ iomuxc_gpio_ad_28_acmp3_in1: IOMUXC_GPIO_AD_28_ACMP3_IN1 { 1458 pinmux = <0x400e817c 5 0x0 0 0x400e83c0>; 1459 pin-pue; 1460 }; 1461 /omit-if-no-ref/ iomuxc_gpio_ad_28_enet_tx_en: IOMUXC_GPIO_AD_28_ENET_TX_EN { 1462 pinmux = <0x400e817c 3 0x0 0 0x400e83c0>; 1463 pin-pue; 1464 }; 1465 /omit-if-no-ref/ iomuxc_gpio_ad_28_flexio2_flexio28: IOMUXC_GPIO_AD_28_FLEXIO2_FLEXIO28 { 1466 pinmux = <0x400e817c 8 0x0 0 0x400e83c0>; 1467 pin-pue; 1468 }; 1469 /omit-if-no-ref/ iomuxc_gpio_ad_28_flexpwm2_pwm2_a: IOMUXC_GPIO_AD_28_FLEXPWM2_PWM2_A { 1470 pinmux = <0x400e817c 4 0x400e8520 1 0x400e83c0>; 1471 pin-pue; 1472 }; 1473 /omit-if-no-ref/ iomuxc_gpio_ad_28_gpio9_io27: IOMUXC_GPIO_AD_28_GPIO9_IO27 { 1474 pinmux = <0x400e817c 10 0x0 0 0x400e83c0>; 1475 pin-pue; 1476 }; 1477 /omit-if-no-ref/ iomuxc_gpio_ad_28_gpio_mux3_io27: IOMUXC_GPIO_AD_28_GPIO_MUX3_IO27 { 1478 pinmux = <0x400e817c 5 0x0 0 0x400e83c0>; 1479 pin-pue; 1480 gpr = <0x400e40ac 0xb 0x0>; 1481 }; 1482 /omit-if-no-ref/ iomuxc_gpio_ad_28_gpio_mux3_io27_cm7: IOMUXC_GPIO_AD_28_GPIO_MUX3_IO27_CM7 { 1483 pinmux = <0x400e817c 5 0x0 0 0x400e83c0>; 1484 pin-pue; 1485 gpr = <0x400e40ac 0xb 0x1>; 1486 }; 1487 /omit-if-no-ref/ iomuxc_gpio_ad_28_kpp_row03: IOMUXC_GPIO_AD_28_KPP_ROW03 { 1488 pinmux = <0x400e817c 6 0x0 0 0x400e83c0>; 1489 pin-pue; 1490 }; 1491 /omit-if-no-ref/ iomuxc_gpio_ad_28_lpspi1_sck: IOMUXC_GPIO_AD_28_LPSPI1_SCK { 1492 pinmux = <0x400e817c 0 0x400e85d0 1 0x400e83c0>; 1493 pin-pue; 1494 }; 1495 /omit-if-no-ref/ iomuxc_gpio_ad_28_lpuart5_tx: IOMUXC_GPIO_AD_28_LPUART5_TX { 1496 pinmux = <0x400e817c 1 0x0 0 0x400e83c0>; 1497 pin-pue; 1498 }; 1499 /omit-if-no-ref/ iomuxc_gpio_ad_28_semc_csx03: IOMUXC_GPIO_AD_28_SEMC_CSX03 { 1500 pinmux = <0x400e817c 2 0x0 0 0x400e83c0>; 1501 pin-pue; 1502 }; 1503 /omit-if-no-ref/ iomuxc_gpio_ad_28_usdhc2_vselect: IOMUXC_GPIO_AD_28_USDHC2_VSELECT { 1504 pinmux = <0x400e817c 11 0x0 0 0x400e83c0>; 1505 pin-pue; 1506 }; 1507 /omit-if-no-ref/ iomuxc_gpio_ad_28_video_mux_ext_dcic1: IOMUXC_GPIO_AD_28_VIDEO_MUX_EXT_DCIC1 { 1508 pinmux = <0x400e817c 9 0x0 0 0x400e83c0>; 1509 pin-pue; 1510 }; 1511 /omit-if-no-ref/ iomuxc_gpio_ad_29_acmp3_in2: IOMUXC_GPIO_AD_29_ACMP3_IN2 { 1512 pinmux = <0x400e8180 5 0x0 0 0x400e83c4>; 1513 pin-pue; 1514 }; 1515 /omit-if-no-ref/ iomuxc_gpio_ad_29_enet_ref_clk: IOMUXC_GPIO_AD_29_ENET_REF_CLK { 1516 pinmux = <0x400e8180 2 0x400e84a8 0 0x400e83c4>; 1517 pin-pue; 1518 }; 1519 /omit-if-no-ref/ iomuxc_gpio_ad_29_enet_tx_clk: IOMUXC_GPIO_AD_29_ENET_TX_CLK { 1520 pinmux = <0x400e8180 3 0x400e84c0 0 0x400e83c4>; 1521 pin-pue; 1522 }; 1523 /omit-if-no-ref/ iomuxc_gpio_ad_29_flexio2_flexio29: IOMUXC_GPIO_AD_29_FLEXIO2_FLEXIO29 { 1524 pinmux = <0x400e8180 8 0x0 0 0x400e83c4>; 1525 pin-pue; 1526 }; 1527 /omit-if-no-ref/ iomuxc_gpio_ad_29_flexpwm2_pwm2_b: IOMUXC_GPIO_AD_29_FLEXPWM2_PWM2_B { 1528 pinmux = <0x400e8180 4 0x400e852c 1 0x400e83c4>; 1529 pin-pue; 1530 }; 1531 /omit-if-no-ref/ iomuxc_gpio_ad_29_gpio9_io28: IOMUXC_GPIO_AD_29_GPIO9_IO28 { 1532 pinmux = <0x400e8180 10 0x0 0 0x400e83c4>; 1533 pin-pue; 1534 }; 1535 /omit-if-no-ref/ iomuxc_gpio_ad_29_gpio_mux3_io28: IOMUXC_GPIO_AD_29_GPIO_MUX3_IO28 { 1536 pinmux = <0x400e8180 5 0x0 0 0x400e83c4>; 1537 pin-pue; 1538 gpr = <0x400e40ac 0xc 0x0>; 1539 }; 1540 /omit-if-no-ref/ iomuxc_gpio_ad_29_gpio_mux3_io28_cm7: IOMUXC_GPIO_AD_29_GPIO_MUX3_IO28_CM7 { 1541 pinmux = <0x400e8180 5 0x0 0 0x400e83c4>; 1542 pin-pue; 1543 gpr = <0x400e40ac 0xc 0x1>; 1544 }; 1545 /omit-if-no-ref/ iomuxc_gpio_ad_29_kpp_col03: IOMUXC_GPIO_AD_29_KPP_COL03 { 1546 pinmux = <0x400e8180 6 0x0 0 0x400e83c4>; 1547 pin-pue; 1548 }; 1549 /omit-if-no-ref/ iomuxc_gpio_ad_29_lpspi1_pcs0: IOMUXC_GPIO_AD_29_LPSPI1_PCS0 { 1550 pinmux = <0x400e8180 0 0x400e85cc 1 0x400e83c4>; 1551 pin-pue; 1552 }; 1553 /omit-if-no-ref/ iomuxc_gpio_ad_29_lpuart5_rx: IOMUXC_GPIO_AD_29_LPUART5_RX { 1554 pinmux = <0x400e8180 1 0x0 0 0x400e83c4>; 1555 pin-pue; 1556 }; 1557 /omit-if-no-ref/ iomuxc_gpio_ad_29_usdhc2_reset_b: IOMUXC_GPIO_AD_29_USDHC2_RESET_B { 1558 pinmux = <0x400e8180 11 0x0 0 0x400e83c4>; 1559 pin-pue; 1560 }; 1561 /omit-if-no-ref/ iomuxc_gpio_ad_29_video_mux_ext_dcic2: IOMUXC_GPIO_AD_29_VIDEO_MUX_EXT_DCIC2 { 1562 pinmux = <0x400e8180 9 0x0 0 0x400e83c4>; 1563 pin-pue; 1564 }; 1565 /omit-if-no-ref/ iomuxc_gpio_ad_30_acmp3_in3: IOMUXC_GPIO_AD_30_ACMP3_IN3 { 1566 pinmux = <0x400e8184 5 0x0 0 0x400e83c8>; 1567 pin-pue; 1568 }; 1569 /omit-if-no-ref/ iomuxc_gpio_ad_30_can2_tx: IOMUXC_GPIO_AD_30_CAN2_TX { 1570 pinmux = <0x400e8184 2 0x0 0 0x400e83c8>; 1571 pin-pue; 1572 }; 1573 /omit-if-no-ref/ iomuxc_gpio_ad_30_enet_tdata00: IOMUXC_GPIO_AD_30_ENET_TDATA00 { 1574 pinmux = <0x400e8184 3 0x0 0 0x400e83c8>; 1575 pin-pue; 1576 }; 1577 /omit-if-no-ref/ iomuxc_gpio_ad_30_flexio2_flexio30: IOMUXC_GPIO_AD_30_FLEXIO2_FLEXIO30 { 1578 pinmux = <0x400e8184 8 0x0 0 0x400e83c8>; 1579 pin-pue; 1580 }; 1581 /omit-if-no-ref/ iomuxc_gpio_ad_30_gpio9_io29: IOMUXC_GPIO_AD_30_GPIO9_IO29 { 1582 pinmux = <0x400e8184 10 0x0 0 0x400e83c8>; 1583 pin-pue; 1584 }; 1585 /omit-if-no-ref/ iomuxc_gpio_ad_30_gpio_mux3_io29: IOMUXC_GPIO_AD_30_GPIO_MUX3_IO29 { 1586 pinmux = <0x400e8184 5 0x0 0 0x400e83c8>; 1587 pin-pue; 1588 gpr = <0x400e40ac 0xd 0x0>; 1589 }; 1590 /omit-if-no-ref/ iomuxc_gpio_ad_30_gpio_mux3_io29_cm7: IOMUXC_GPIO_AD_30_GPIO_MUX3_IO29_CM7 { 1591 pinmux = <0x400e8184 5 0x0 0 0x400e83c8>; 1592 pin-pue; 1593 gpr = <0x400e40ac 0xd 0x1>; 1594 }; 1595 /omit-if-no-ref/ iomuxc_gpio_ad_30_kpp_row02: IOMUXC_GPIO_AD_30_KPP_ROW02 { 1596 pinmux = <0x400e8184 6 0x0 0 0x400e83c8>; 1597 pin-pue; 1598 }; 1599 /omit-if-no-ref/ iomuxc_gpio_ad_30_lpspi1_sdo: IOMUXC_GPIO_AD_30_LPSPI1_SDO { 1600 pinmux = <0x400e8184 0 0x400e85d8 1 0x400e83c8>; 1601 pin-pue; 1602 }; 1603 /omit-if-no-ref/ iomuxc_gpio_ad_30_lpuart3_tx: IOMUXC_GPIO_AD_30_LPUART3_TX { 1604 pinmux = <0x400e8184 4 0x0 0 0x400e83c8>; 1605 pin-pue; 1606 }; 1607 /omit-if-no-ref/ iomuxc_gpio_ad_30_usb_otg2_oc: IOMUXC_GPIO_AD_30_USB_OTG2_OC { 1608 pinmux = <0x400e8184 1 0x400e86b8 1 0x400e83c8>; 1609 pin-pue; 1610 }; 1611 /omit-if-no-ref/ iomuxc_gpio_ad_30_wdog2_wdog_rst_b_deb: IOMUXC_GPIO_AD_30_WDOG2_WDOG_RST_B_DEB { 1612 pinmux = <0x400e8184 9 0x0 0 0x400e83c8>; 1613 pin-pue; 1614 }; 1615 /omit-if-no-ref/ iomuxc_gpio_ad_31_acmp3_in4: IOMUXC_GPIO_AD_31_ACMP3_IN4 { 1616 pinmux = <0x400e8188 5 0x0 0 0x400e83cc>; 1617 pin-pue; 1618 }; 1619 /omit-if-no-ref/ iomuxc_gpio_ad_31_can2_rx: IOMUXC_GPIO_AD_31_CAN2_RX { 1620 pinmux = <0x400e8188 2 0x400e849c 1 0x400e83cc>; 1621 pin-pue; 1622 }; 1623 /omit-if-no-ref/ iomuxc_gpio_ad_31_enet_tdata01: IOMUXC_GPIO_AD_31_ENET_TDATA01 { 1624 pinmux = <0x400e8188 3 0x0 0 0x400e83cc>; 1625 pin-pue; 1626 }; 1627 /omit-if-no-ref/ iomuxc_gpio_ad_31_flexio2_flexio31: IOMUXC_GPIO_AD_31_FLEXIO2_FLEXIO31 { 1628 pinmux = <0x400e8188 8 0x0 0 0x400e83cc>; 1629 pin-pue; 1630 }; 1631 /omit-if-no-ref/ iomuxc_gpio_ad_31_gpio9_io30: IOMUXC_GPIO_AD_31_GPIO9_IO30 { 1632 pinmux = <0x400e8188 10 0x0 0 0x400e83cc>; 1633 pin-pue; 1634 }; 1635 /omit-if-no-ref/ iomuxc_gpio_ad_31_gpio_mux3_io30: IOMUXC_GPIO_AD_31_GPIO_MUX3_IO30 { 1636 pinmux = <0x400e8188 5 0x0 0 0x400e83cc>; 1637 pin-pue; 1638 gpr = <0x400e40ac 0xe 0x0>; 1639 }; 1640 /omit-if-no-ref/ iomuxc_gpio_ad_31_gpio_mux3_io30_cm7: IOMUXC_GPIO_AD_31_GPIO_MUX3_IO30_CM7 { 1641 pinmux = <0x400e8188 5 0x0 0 0x400e83cc>; 1642 pin-pue; 1643 gpr = <0x400e40ac 0xe 0x1>; 1644 }; 1645 /omit-if-no-ref/ iomuxc_gpio_ad_31_kpp_col02: IOMUXC_GPIO_AD_31_KPP_COL02 { 1646 pinmux = <0x400e8188 6 0x0 0 0x400e83cc>; 1647 pin-pue; 1648 }; 1649 /omit-if-no-ref/ iomuxc_gpio_ad_31_lpspi1_sdi: IOMUXC_GPIO_AD_31_LPSPI1_SDI { 1650 pinmux = <0x400e8188 0 0x400e85d4 1 0x400e83cc>; 1651 pin-pue; 1652 }; 1653 /omit-if-no-ref/ iomuxc_gpio_ad_31_lpuart3_rx: IOMUXC_GPIO_AD_31_LPUART3_RX { 1654 pinmux = <0x400e8188 4 0x0 0 0x400e83cc>; 1655 pin-pue; 1656 }; 1657 /omit-if-no-ref/ iomuxc_gpio_ad_31_usb_otg2_pwr: IOMUXC_GPIO_AD_31_USB_OTG2_PWR { 1658 pinmux = <0x400e8188 1 0x0 0 0x400e83cc>; 1659 pin-pue; 1660 }; 1661 /omit-if-no-ref/ iomuxc_gpio_ad_31_wdog1_wdog_rst_b_deb: IOMUXC_GPIO_AD_31_WDOG1_WDOG_RST_B_DEB { 1662 pinmux = <0x400e8188 9 0x0 0 0x400e83cc>; 1663 pin-pue; 1664 }; 1665 /omit-if-no-ref/ iomuxc_gpio_ad_32_acmp4_in1: IOMUXC_GPIO_AD_32_ACMP4_IN1 { 1666 pinmux = <0x400e818c 5 0x0 0 0x400e83d0>; 1667 pin-pue; 1668 }; 1669 /omit-if-no-ref/ iomuxc_gpio_ad_32_enet_1g_mdc: IOMUXC_GPIO_AD_32_ENET_1G_MDC { 1670 pinmux = <0x400e818c 9 0x0 0 0x400e83d0>; 1671 pin-pue; 1672 }; 1673 /omit-if-no-ref/ iomuxc_gpio_ad_32_enet_mdc: IOMUXC_GPIO_AD_32_ENET_MDC { 1674 pinmux = <0x400e818c 3 0x0 0 0x400e83d0>; 1675 pin-pue; 1676 }; 1677 /omit-if-no-ref/ iomuxc_gpio_ad_32_gpio9_io31: IOMUXC_GPIO_AD_32_GPIO9_IO31 { 1678 pinmux = <0x400e818c 10 0x0 0 0x400e83d0>; 1679 pin-pue; 1680 }; 1681 /omit-if-no-ref/ iomuxc_gpio_ad_32_gpio_mux3_io31: IOMUXC_GPIO_AD_32_GPIO_MUX3_IO31 { 1682 pinmux = <0x400e818c 5 0x0 0 0x400e83d0>; 1683 pin-pue; 1684 gpr = <0x400e40ac 0xf 0x0>; 1685 }; 1686 /omit-if-no-ref/ iomuxc_gpio_ad_32_gpio_mux3_io31_cm7: IOMUXC_GPIO_AD_32_GPIO_MUX3_IO31_CM7 { 1687 pinmux = <0x400e818c 5 0x0 0 0x400e83d0>; 1688 pin-pue; 1689 gpr = <0x400e40ac 0xf 0x1>; 1690 }; 1691 /omit-if-no-ref/ iomuxc_gpio_ad_32_kpp_row01: IOMUXC_GPIO_AD_32_KPP_ROW01 { 1692 pinmux = <0x400e818c 6 0x0 0 0x400e83d0>; 1693 pin-pue; 1694 }; 1695 /omit-if-no-ref/ iomuxc_gpio_ad_32_lpi2c1_scl: IOMUXC_GPIO_AD_32_LPI2C1_SCL { 1696 pinmux = <0x400e818c 0 0x400e85ac 1 0x400e83d0>; 1697 pin-pue; 1698 }; 1699 /omit-if-no-ref/ iomuxc_gpio_ad_32_lpuart10_tx: IOMUXC_GPIO_AD_32_LPUART10_TX { 1700 pinmux = <0x400e818c 8 0x400e8628 1 0x400e83d0>; 1701 pin-pue; 1702 }; 1703 /omit-if-no-ref/ iomuxc_gpio_ad_32_pgmc_pmic_ready: IOMUXC_GPIO_AD_32_PGMC_PMIC_READY { 1704 pinmux = <0x400e818c 2 0x0 0 0x400e83d0>; 1705 pin-pue; 1706 }; 1707 /omit-if-no-ref/ iomuxc_gpio_ad_32_usbphy2_otg_id: IOMUXC_GPIO_AD_32_USBPHY2_OTG_ID { 1708 pinmux = <0x400e818c 1 0x400e86c4 1 0x400e83d0>; 1709 pin-pue; 1710 }; 1711 /omit-if-no-ref/ iomuxc_gpio_ad_32_usdhc1_cd_b: IOMUXC_GPIO_AD_32_USDHC1_CD_B { 1712 pinmux = <0x400e818c 4 0x400e86c8 0 0x400e83d0>; 1713 pin-pue; 1714 }; 1715 /omit-if-no-ref/ iomuxc_gpio_ad_33_acmp4_in2: IOMUXC_GPIO_AD_33_ACMP4_IN2 { 1716 pinmux = <0x400e8190 5 0x0 0 0x400e83d4>; 1717 pin-pue; 1718 }; 1719 /omit-if-no-ref/ iomuxc_gpio_ad_33_enet_1g_mdio: IOMUXC_GPIO_AD_33_ENET_1G_MDIO { 1720 pinmux = <0x400e8190 9 0x400e84c8 3 0x400e83d4>; 1721 pin-pue; 1722 }; 1723 /omit-if-no-ref/ iomuxc_gpio_ad_33_enet_mdio: IOMUXC_GPIO_AD_33_ENET_MDIO { 1724 pinmux = <0x400e8190 3 0x400e84ac 1 0x400e83d4>; 1725 pin-pue; 1726 }; 1727 /omit-if-no-ref/ iomuxc_gpio_ad_33_gpio10_io00: IOMUXC_GPIO_AD_33_GPIO10_IO00 { 1728 pinmux = <0x400e8190 10 0x0 0 0x400e83d4>; 1729 pin-pue; 1730 }; 1731 /omit-if-no-ref/ iomuxc_gpio_ad_33_gpio_mux4_io00: IOMUXC_GPIO_AD_33_GPIO_MUX4_IO00 { 1732 pinmux = <0x400e8190 5 0x0 0 0x400e83d4>; 1733 pin-pue; 1734 }; 1735 /omit-if-no-ref/ iomuxc_gpio_ad_33_kpp_col01: IOMUXC_GPIO_AD_33_KPP_COL01 { 1736 pinmux = <0x400e8190 6 0x0 0 0x400e83d4>; 1737 pin-pue; 1738 }; 1739 /omit-if-no-ref/ iomuxc_gpio_ad_33_lpi2c1_sda: IOMUXC_GPIO_AD_33_LPI2C1_SDA { 1740 pinmux = <0x400e8190 0 0x400e85b0 1 0x400e83d4>; 1741 pin-pue; 1742 }; 1743 /omit-if-no-ref/ iomuxc_gpio_ad_33_lpuart10_rx: IOMUXC_GPIO_AD_33_LPUART10_RX { 1744 pinmux = <0x400e8190 8 0x400e8624 1 0x400e83d4>; 1745 pin-pue; 1746 }; 1747 /omit-if-no-ref/ iomuxc_gpio_ad_33_usbphy1_otg_id: IOMUXC_GPIO_AD_33_USBPHY1_OTG_ID { 1748 pinmux = <0x400e8190 1 0x400e86c0 1 0x400e83d4>; 1749 pin-pue; 1750 }; 1751 /omit-if-no-ref/ iomuxc_gpio_ad_33_usdhc1_wp: IOMUXC_GPIO_AD_33_USDHC1_WP { 1752 pinmux = <0x400e8190 4 0x400e86cc 0 0x400e83d4>; 1753 pin-pue; 1754 }; 1755 /omit-if-no-ref/ iomuxc_gpio_ad_33_xbar1_xbar_in17: IOMUXC_GPIO_AD_33_XBAR1_XBAR_IN17 { 1756 pinmux = <0x400e8190 2 0x0 0 0x400e83d4>; 1757 pin-pue; 1758 gpr = <0x400e4050 0xd 0x0>; 1759 }; 1760 /omit-if-no-ref/ iomuxc_gpio_ad_33_xbar1_xbar_inout17: IOMUXC_GPIO_AD_33_XBAR1_XBAR_INOUT17 { 1761 pinmux = <0x400e8190 2 0x0 0 0x400e83d4>; 1762 pin-pue; 1763 gpr = <0x400e4050 0xd 0x1>; 1764 }; 1765 /omit-if-no-ref/ iomuxc_gpio_ad_34_acmp4_in3: IOMUXC_GPIO_AD_34_ACMP4_IN3 { 1766 pinmux = <0x400e8194 5 0x0 0 0x400e83d8>; 1767 pin-pue; 1768 }; 1769 /omit-if-no-ref/ iomuxc_gpio_ad_34_enet_1588_event0_in: IOMUXC_GPIO_AD_34_ENET_1588_EVENT0_IN { 1770 pinmux = <0x400e8194 3 0x0 0 0x400e83d8>; 1771 pin-pue; 1772 }; 1773 /omit-if-no-ref/ iomuxc_gpio_ad_34_enet_1g_1588_event0_in: IOMUXC_GPIO_AD_34_ENET_1G_1588_EVENT0_IN { 1774 pinmux = <0x400e8194 0 0x0 0 0x400e83d8>; 1775 pin-pue; 1776 }; 1777 /omit-if-no-ref/ iomuxc_gpio_ad_34_gpio10_io01: IOMUXC_GPIO_AD_34_GPIO10_IO01 { 1778 pinmux = <0x400e8194 10 0x0 0 0x400e83d8>; 1779 pin-pue; 1780 }; 1781 /omit-if-no-ref/ iomuxc_gpio_ad_34_gpio_mux4_io01: IOMUXC_GPIO_AD_34_GPIO_MUX4_IO01 { 1782 pinmux = <0x400e8194 5 0x0 0 0x400e83d8>; 1783 pin-pue; 1784 }; 1785 /omit-if-no-ref/ iomuxc_gpio_ad_34_kpp_row00: IOMUXC_GPIO_AD_34_KPP_ROW00 { 1786 pinmux = <0x400e8194 6 0x0 0 0x400e83d8>; 1787 pin-pue; 1788 }; 1789 /omit-if-no-ref/ iomuxc_gpio_ad_34_lpuart10_cts_b: IOMUXC_GPIO_AD_34_LPUART10_CTS_B { 1790 pinmux = <0x400e8194 8 0x0 0 0x400e83d8>; 1791 pin-pue; 1792 }; 1793 /omit-if-no-ref/ iomuxc_gpio_ad_34_usb_otg1_pwr: IOMUXC_GPIO_AD_34_USB_OTG1_PWR { 1794 pinmux = <0x400e8194 1 0x0 0 0x400e83d8>; 1795 pin-pue; 1796 }; 1797 /omit-if-no-ref/ iomuxc_gpio_ad_34_usdhc1_vselect: IOMUXC_GPIO_AD_34_USDHC1_VSELECT { 1798 pinmux = <0x400e8194 4 0x0 0 0x400e83d8>; 1799 pin-pue; 1800 }; 1801 /omit-if-no-ref/ iomuxc_gpio_ad_34_wdog1_wdog_any: IOMUXC_GPIO_AD_34_WDOG1_WDOG_ANY { 1802 pinmux = <0x400e8194 9 0x0 0 0x400e83d8>; 1803 pin-pue; 1804 }; 1805 /omit-if-no-ref/ iomuxc_gpio_ad_34_xbar1_xbar_in18: IOMUXC_GPIO_AD_34_XBAR1_XBAR_IN18 { 1806 pinmux = <0x400e8194 2 0x0 0 0x400e83d8>; 1807 pin-pue; 1808 gpr = <0x400e4050 0xe 0x0>; 1809 }; 1810 /omit-if-no-ref/ iomuxc_gpio_ad_34_xbar1_xbar_inout18: IOMUXC_GPIO_AD_34_XBAR1_XBAR_INOUT18 { 1811 pinmux = <0x400e8194 2 0x0 0 0x400e83d8>; 1812 pin-pue; 1813 gpr = <0x400e4050 0xe 0x1>; 1814 }; 1815 /omit-if-no-ref/ iomuxc_gpio_ad_35_acmp4_in4: IOMUXC_GPIO_AD_35_ACMP4_IN4 { 1816 pinmux = <0x400e8198 5 0x0 0 0x400e83dc>; 1817 pin-pue; 1818 }; 1819 /omit-if-no-ref/ iomuxc_gpio_ad_35_enet_1588_event0_out: IOMUXC_GPIO_AD_35_ENET_1588_EVENT0_OUT { 1820 pinmux = <0x400e8198 3 0x0 0 0x400e83dc>; 1821 pin-pue; 1822 }; 1823 /omit-if-no-ref/ iomuxc_gpio_ad_35_enet_1g_1588_event0_out: IOMUXC_GPIO_AD_35_ENET_1G_1588_EVENT0_OUT { 1824 pinmux = <0x400e8198 0 0x0 0 0x400e83dc>; 1825 pin-pue; 1826 }; 1827 /omit-if-no-ref/ iomuxc_gpio_ad_35_flexspi1_b_ss1_b: IOMUXC_GPIO_AD_35_FLEXSPI1_B_SS1_B { 1828 pinmux = <0x400e8198 9 0x0 0 0x400e83dc>; 1829 pin-pue; 1830 }; 1831 /omit-if-no-ref/ iomuxc_gpio_ad_35_gpio10_io02: IOMUXC_GPIO_AD_35_GPIO10_IO02 { 1832 pinmux = <0x400e8198 10 0x0 0 0x400e83dc>; 1833 pin-pue; 1834 }; 1835 /omit-if-no-ref/ iomuxc_gpio_ad_35_gpio_mux4_io02: IOMUXC_GPIO_AD_35_GPIO_MUX4_IO02 { 1836 pinmux = <0x400e8198 5 0x0 0 0x400e83dc>; 1837 pin-pue; 1838 }; 1839 /omit-if-no-ref/ iomuxc_gpio_ad_35_kpp_col00: IOMUXC_GPIO_AD_35_KPP_COL00 { 1840 pinmux = <0x400e8198 6 0x0 0 0x400e83dc>; 1841 pin-pue; 1842 }; 1843 /omit-if-no-ref/ iomuxc_gpio_ad_35_lpuart10_rts_b: IOMUXC_GPIO_AD_35_LPUART10_RTS_B { 1844 pinmux = <0x400e8198 8 0x0 0 0x400e83dc>; 1845 pin-pue; 1846 }; 1847 /omit-if-no-ref/ iomuxc_gpio_ad_35_usb_otg1_oc: IOMUXC_GPIO_AD_35_USB_OTG1_OC { 1848 pinmux = <0x400e8198 1 0x400e86bc 1 0x400e83dc>; 1849 pin-pue; 1850 }; 1851 /omit-if-no-ref/ iomuxc_gpio_ad_35_usdhc1_reset_b: IOMUXC_GPIO_AD_35_USDHC1_RESET_B { 1852 pinmux = <0x400e8198 4 0x0 0 0x400e83dc>; 1853 pin-pue; 1854 }; 1855 /omit-if-no-ref/ iomuxc_gpio_ad_35_xbar1_xbar_in19: IOMUXC_GPIO_AD_35_XBAR1_XBAR_IN19 { 1856 pinmux = <0x400e8198 2 0x0 0 0x400e83dc>; 1857 pin-pue; 1858 gpr = <0x400e4050 0xf 0x0>; 1859 }; 1860 /omit-if-no-ref/ iomuxc_gpio_ad_35_xbar1_xbar_inout19: IOMUXC_GPIO_AD_35_XBAR1_XBAR_INOUT19 { 1861 pinmux = <0x400e8198 2 0x0 0 0x400e83dc>; 1862 pin-pue; 1863 gpr = <0x400e4050 0xf 0x1>; 1864 }; 1865 /omit-if-no-ref/ iomuxc_gpio_disp_b1_00_enet_1g_rx_en: IOMUXC_GPIO_DISP_B1_00_ENET_1G_RX_EN { 1866 pinmux = <0x400e81e4 1 0x400e84e0 2 0x400e8428>; 1867 pin-pdrv; 1868 }; 1869 /omit-if-no-ref/ iomuxc_gpio_disp_b1_00_gpio10_io21: IOMUXC_GPIO_DISP_B1_00_GPIO10_IO21 { 1870 pinmux = <0x400e81e4 10 0x0 0 0x400e8428>; 1871 pin-pdrv; 1872 }; 1873 /omit-if-no-ref/ iomuxc_gpio_disp_b1_00_gpio_mux4_io21: IOMUXC_GPIO_DISP_B1_00_GPIO_MUX4_IO21 { 1874 pinmux = <0x400e81e4 5 0x0 0 0x400e8428>; 1875 pin-pdrv; 1876 }; 1877 /omit-if-no-ref/ iomuxc_gpio_disp_b1_00_qtimer1_timer0: IOMUXC_GPIO_DISP_B1_00_QTIMER1_TIMER0 { 1878 pinmux = <0x400e81e4 3 0x400e863c 2 0x400e8428>; 1879 pin-pdrv; 1880 gpr = <0x400e4030 0x8 0x0>; 1881 }; 1882 /omit-if-no-ref/ iomuxc_gpio_disp_b1_00_video_mux_lcdif_clk: IOMUXC_GPIO_DISP_B1_00_VIDEO_MUX_LCDIF_CLK { 1883 pinmux = <0x400e81e4 0 0x0 0 0x400e8428>; 1884 pin-pdrv; 1885 }; 1886 /omit-if-no-ref/ iomuxc_gpio_disp_b1_00_xbar1_xbar_in26: IOMUXC_GPIO_DISP_B1_00_XBAR1_XBAR_IN26 { 1887 pinmux = <0x400e81e4 4 0x400e86f0 1 0x400e8428>; 1888 pin-pdrv; 1889 gpr = <0x400e4050 0x16 0x0>; 1890 }; 1891 /omit-if-no-ref/ iomuxc_gpio_disp_b1_00_xbar1_xbar_inout26: IOMUXC_GPIO_DISP_B1_00_XBAR1_XBAR_INOUT26 { 1892 pinmux = <0x400e81e4 4 0x400e86f0 1 0x400e8428>; 1893 pin-pdrv; 1894 gpr = <0x400e4050 0x16 0x1>; 1895 }; 1896 /omit-if-no-ref/ iomuxc_gpio_disp_b1_01_enet_1g_rx_clk: IOMUXC_GPIO_DISP_B1_01_ENET_1G_RX_CLK { 1897 pinmux = <0x400e81e8 1 0x400e84cc 2 0x400e842c>; 1898 pin-pdrv; 1899 }; 1900 /omit-if-no-ref/ iomuxc_gpio_disp_b1_01_enet_1g_rx_er: IOMUXC_GPIO_DISP_B1_01_ENET_1G_RX_ER { 1901 pinmux = <0x400e81e8 2 0x400e84e4 1 0x400e842c>; 1902 pin-pdrv; 1903 }; 1904 /omit-if-no-ref/ iomuxc_gpio_disp_b1_01_gpio10_io22: IOMUXC_GPIO_DISP_B1_01_GPIO10_IO22 { 1905 pinmux = <0x400e81e8 10 0x0 0 0x400e842c>; 1906 pin-pdrv; 1907 }; 1908 /omit-if-no-ref/ iomuxc_gpio_disp_b1_01_gpio_mux4_io22: IOMUXC_GPIO_DISP_B1_01_GPIO_MUX4_IO22 { 1909 pinmux = <0x400e81e8 5 0x0 0 0x400e842c>; 1910 pin-pdrv; 1911 }; 1912 /omit-if-no-ref/ iomuxc_gpio_disp_b1_01_qtimer1_timer1: IOMUXC_GPIO_DISP_B1_01_QTIMER1_TIMER1 { 1913 pinmux = <0x400e81e8 3 0x400e8640 2 0x400e842c>; 1914 pin-pdrv; 1915 gpr = <0x400e4030 0x9 0x0>; 1916 }; 1917 /omit-if-no-ref/ iomuxc_gpio_disp_b1_01_video_mux_lcdif_enable: IOMUXC_GPIO_DISP_B1_01_VIDEO_MUX_LCDIF_ENABLE { 1918 pinmux = <0x400e81e8 0 0x0 0 0x400e842c>; 1919 pin-pdrv; 1920 }; 1921 /omit-if-no-ref/ iomuxc_gpio_disp_b1_01_xbar1_xbar_in27: IOMUXC_GPIO_DISP_B1_01_XBAR1_XBAR_IN27 { 1922 pinmux = <0x400e81e8 4 0x400e86f4 1 0x400e842c>; 1923 pin-pdrv; 1924 gpr = <0x400e4050 0x17 0x0>; 1925 }; 1926 /omit-if-no-ref/ iomuxc_gpio_disp_b1_01_xbar1_xbar_inout27: IOMUXC_GPIO_DISP_B1_01_XBAR1_XBAR_INOUT27 { 1927 pinmux = <0x400e81e8 4 0x400e86f4 1 0x400e842c>; 1928 pin-pdrv; 1929 gpr = <0x400e4050 0x17 0x1>; 1930 }; 1931 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_enet_1g_rdata00: IOMUXC_GPIO_DISP_B1_02_ENET_1G_RDATA00 { 1932 pinmux = <0x400e81ec 1 0x400e84d0 2 0x400e8430>; 1933 pin-pdrv; 1934 }; 1935 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_gpio10_io23: IOMUXC_GPIO_DISP_B1_02_GPIO10_IO23 { 1936 pinmux = <0x400e81ec 10 0x0 0 0x400e8430>; 1937 pin-pdrv; 1938 }; 1939 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_gpio_mux4_io23: IOMUXC_GPIO_DISP_B1_02_GPIO_MUX4_IO23 { 1940 pinmux = <0x400e81ec 5 0x0 0 0x400e8430>; 1941 pin-pdrv; 1942 }; 1943 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_lpi2c3_scl: IOMUXC_GPIO_DISP_B1_02_LPI2C3_SCL { 1944 pinmux = <0x400e81ec 2 0x400e85bc 0 0x400e8430>; 1945 pin-pdrv; 1946 }; 1947 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_lpuart1_tx: IOMUXC_GPIO_DISP_B1_02_LPUART1_TX { 1948 pinmux = <0x400e81ec 9 0x400e8620 1 0x400e8430>; 1949 pin-pdrv; 1950 }; 1951 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_qtimer1_timer2: IOMUXC_GPIO_DISP_B1_02_QTIMER1_TIMER2 { 1952 pinmux = <0x400e81ec 3 0x400e8644 1 0x400e8430>; 1953 pin-pdrv; 1954 gpr = <0x400e4030 0xa 0x0>; 1955 }; 1956 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_video_mux_lcdif_hsync: IOMUXC_GPIO_DISP_B1_02_VIDEO_MUX_LCDIF_HSYNC { 1957 pinmux = <0x400e81ec 0 0x0 0 0x400e8430>; 1958 pin-pdrv; 1959 }; 1960 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_xbar1_xbar_in28: IOMUXC_GPIO_DISP_B1_02_XBAR1_XBAR_IN28 { 1961 pinmux = <0x400e81ec 4 0x400e86f8 1 0x400e8430>; 1962 pin-pdrv; 1963 gpr = <0x400e4050 0x18 0x0>; 1964 }; 1965 /omit-if-no-ref/ iomuxc_gpio_disp_b1_02_xbar1_xbar_inout28: IOMUXC_GPIO_DISP_B1_02_XBAR1_XBAR_INOUT28 { 1966 pinmux = <0x400e81ec 4 0x400e86f8 1 0x400e8430>; 1967 pin-pdrv; 1968 gpr = <0x400e4050 0x18 0x1>; 1969 }; 1970 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_enet_1g_rdata01: IOMUXC_GPIO_DISP_B1_03_ENET_1G_RDATA01 { 1971 pinmux = <0x400e81f0 1 0x400e84d4 2 0x400e8434>; 1972 pin-pdrv; 1973 }; 1974 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_gpio10_io24: IOMUXC_GPIO_DISP_B1_03_GPIO10_IO24 { 1975 pinmux = <0x400e81f0 10 0x0 0 0x400e8434>; 1976 pin-pdrv; 1977 }; 1978 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_gpio_mux4_io24: IOMUXC_GPIO_DISP_B1_03_GPIO_MUX4_IO24 { 1979 pinmux = <0x400e81f0 5 0x0 0 0x400e8434>; 1980 pin-pdrv; 1981 }; 1982 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_lpi2c3_sda: IOMUXC_GPIO_DISP_B1_03_LPI2C3_SDA { 1983 pinmux = <0x400e81f0 2 0x400e85c0 0 0x400e8434>; 1984 pin-pdrv; 1985 }; 1986 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_lpuart1_rx: IOMUXC_GPIO_DISP_B1_03_LPUART1_RX { 1987 pinmux = <0x400e81f0 9 0x400e861c 1 0x400e8434>; 1988 pin-pdrv; 1989 }; 1990 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_qtimer2_timer0: IOMUXC_GPIO_DISP_B1_03_QTIMER2_TIMER0 { 1991 pinmux = <0x400e81f0 3 0x400e8648 2 0x400e8434>; 1992 pin-pdrv; 1993 gpr = <0x400e4034 0x8 0x0>; 1994 }; 1995 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_video_mux_lcdif_vsync: IOMUXC_GPIO_DISP_B1_03_VIDEO_MUX_LCDIF_VSYNC { 1996 pinmux = <0x400e81f0 0 0x0 0 0x400e8434>; 1997 pin-pdrv; 1998 }; 1999 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_xbar1_xbar_in29: IOMUXC_GPIO_DISP_B1_03_XBAR1_XBAR_IN29 { 2000 pinmux = <0x400e81f0 4 0x400e86fc 1 0x400e8434>; 2001 pin-pdrv; 2002 gpr = <0x400e4050 0x19 0x0>; 2003 }; 2004 /omit-if-no-ref/ iomuxc_gpio_disp_b1_03_xbar1_xbar_inout29: IOMUXC_GPIO_DISP_B1_03_XBAR1_XBAR_INOUT29 { 2005 pinmux = <0x400e81f0 4 0x400e86fc 1 0x400e8434>; 2006 pin-pdrv; 2007 gpr = <0x400e4050 0x19 0x1>; 2008 }; 2009 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_enet_1g_rdata02: IOMUXC_GPIO_DISP_B1_04_ENET_1G_RDATA02 { 2010 pinmux = <0x400e81f4 1 0x400e84d8 2 0x400e8438>; 2011 pin-pdrv; 2012 }; 2013 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_gpio10_io25: IOMUXC_GPIO_DISP_B1_04_GPIO10_IO25 { 2014 pinmux = <0x400e81f4 10 0x0 0 0x400e8438>; 2015 pin-pdrv; 2016 }; 2017 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_gpio_mux4_io25: IOMUXC_GPIO_DISP_B1_04_GPIO_MUX4_IO25 { 2018 pinmux = <0x400e81f4 5 0x0 0 0x400e8438>; 2019 pin-pdrv; 2020 }; 2021 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_lpspi3_sck: IOMUXC_GPIO_DISP_B1_04_LPSPI3_SCK { 2022 pinmux = <0x400e81f4 9 0x400e8600 1 0x400e8438>; 2023 pin-pdrv; 2024 }; 2025 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_lpuart4_rx: IOMUXC_GPIO_DISP_B1_04_LPUART4_RX { 2026 pinmux = <0x400e81f4 2 0x0 0 0x400e8438>; 2027 pin-pdrv; 2028 }; 2029 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_qtimer2_timer1: IOMUXC_GPIO_DISP_B1_04_QTIMER2_TIMER1 { 2030 pinmux = <0x400e81f4 3 0x400e864c 2 0x400e8438>; 2031 pin-pdrv; 2032 gpr = <0x400e4034 0x9 0x0>; 2033 }; 2034 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_video_mux_lcdif_data00: IOMUXC_GPIO_DISP_B1_04_VIDEO_MUX_LCDIF_DATA00 { 2035 pinmux = <0x400e81f4 0 0x0 0 0x400e8438>; 2036 pin-pdrv; 2037 }; 2038 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_xbar1_xbar_in30: IOMUXC_GPIO_DISP_B1_04_XBAR1_XBAR_IN30 { 2039 pinmux = <0x400e81f4 4 0x400e8700 1 0x400e8438>; 2040 pin-pdrv; 2041 gpr = <0x400e4050 0x1a 0x0>; 2042 }; 2043 /omit-if-no-ref/ iomuxc_gpio_disp_b1_04_xbar1_xbar_inout30: IOMUXC_GPIO_DISP_B1_04_XBAR1_XBAR_INOUT30 { 2044 pinmux = <0x400e81f4 4 0x400e8700 1 0x400e8438>; 2045 pin-pdrv; 2046 gpr = <0x400e4050 0x1a 0x1>; 2047 }; 2048 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_enet_1g_rdata03: IOMUXC_GPIO_DISP_B1_05_ENET_1G_RDATA03 { 2049 pinmux = <0x400e81f8 1 0x400e84dc 2 0x400e843c>; 2050 pin-pdrv; 2051 }; 2052 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_gpio10_io26: IOMUXC_GPIO_DISP_B1_05_GPIO10_IO26 { 2053 pinmux = <0x400e81f8 10 0x0 0 0x400e843c>; 2054 pin-pdrv; 2055 }; 2056 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_gpio_mux4_io26: IOMUXC_GPIO_DISP_B1_05_GPIO_MUX4_IO26 { 2057 pinmux = <0x400e81f8 5 0x0 0 0x400e843c>; 2058 pin-pdrv; 2059 }; 2060 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_lpspi3_sdi: IOMUXC_GPIO_DISP_B1_05_LPSPI3_SDI { 2061 pinmux = <0x400e81f8 9 0x400e8604 1 0x400e843c>; 2062 pin-pdrv; 2063 }; 2064 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_lpuart4_cts_b: IOMUXC_GPIO_DISP_B1_05_LPUART4_CTS_B { 2065 pinmux = <0x400e81f8 2 0x0 0 0x400e843c>; 2066 pin-pdrv; 2067 }; 2068 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_qtimer2_timer2: IOMUXC_GPIO_DISP_B1_05_QTIMER2_TIMER2 { 2069 pinmux = <0x400e81f8 3 0x400e8650 1 0x400e843c>; 2070 pin-pdrv; 2071 gpr = <0x400e4034 0xa 0x0>; 2072 }; 2073 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_video_mux_lcdif_data01: IOMUXC_GPIO_DISP_B1_05_VIDEO_MUX_LCDIF_DATA01 { 2074 pinmux = <0x400e81f8 0 0x0 0 0x400e843c>; 2075 pin-pdrv; 2076 }; 2077 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_xbar1_xbar_in31: IOMUXC_GPIO_DISP_B1_05_XBAR1_XBAR_IN31 { 2078 pinmux = <0x400e81f8 4 0x400e8704 1 0x400e843c>; 2079 pin-pdrv; 2080 gpr = <0x400e4050 0x1b 0x0>; 2081 }; 2082 /omit-if-no-ref/ iomuxc_gpio_disp_b1_05_xbar1_xbar_inout31: IOMUXC_GPIO_DISP_B1_05_XBAR1_XBAR_INOUT31 { 2083 pinmux = <0x400e81f8 4 0x400e8704 1 0x400e843c>; 2084 pin-pdrv; 2085 gpr = <0x400e4050 0x1b 0x1>; 2086 }; 2087 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_enet_1g_tdata03: IOMUXC_GPIO_DISP_B1_06_ENET_1G_TDATA03 { 2088 pinmux = <0x400e81fc 1 0x0 0 0x400e8440>; 2089 pin-pdrv; 2090 }; 2091 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_gpio10_io27: IOMUXC_GPIO_DISP_B1_06_GPIO10_IO27 { 2092 pinmux = <0x400e81fc 10 0x0 0 0x400e8440>; 2093 pin-pdrv; 2094 }; 2095 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_gpio_mux4_io27: IOMUXC_GPIO_DISP_B1_06_GPIO_MUX4_IO27 { 2096 pinmux = <0x400e81fc 5 0x0 0 0x400e8440>; 2097 pin-pdrv; 2098 }; 2099 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_lpspi3_sdo: IOMUXC_GPIO_DISP_B1_06_LPSPI3_SDO { 2100 pinmux = <0x400e81fc 9 0x400e8608 1 0x400e8440>; 2101 pin-pdrv; 2102 }; 2103 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_lpuart4_tx: IOMUXC_GPIO_DISP_B1_06_LPUART4_TX { 2104 pinmux = <0x400e81fc 2 0x0 0 0x400e8440>; 2105 pin-pdrv; 2106 }; 2107 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_qtimer3_timer0: IOMUXC_GPIO_DISP_B1_06_QTIMER3_TIMER0 { 2108 pinmux = <0x400e81fc 3 0x400e8654 2 0x400e8440>; 2109 pin-pdrv; 2110 gpr = <0x400e4038 0x8 0x0>; 2111 }; 2112 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_src_bt_cfg00: IOMUXC_GPIO_DISP_B1_06_SRC_BT_CFG00 { 2113 pinmux = <0x400e81fc 6 0x0 0 0x400e8440>; 2114 pin-pdrv; 2115 }; 2116 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_video_mux_lcdif_data02: IOMUXC_GPIO_DISP_B1_06_VIDEO_MUX_LCDIF_DATA02 { 2117 pinmux = <0x400e81fc 0 0x0 0 0x400e8440>; 2118 pin-pdrv; 2119 }; 2120 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_xbar1_xbar_in32: IOMUXC_GPIO_DISP_B1_06_XBAR1_XBAR_IN32 { 2121 pinmux = <0x400e81fc 4 0x400e8708 1 0x400e8440>; 2122 pin-pdrv; 2123 gpr = <0x400e4054 0x0 0x0>; 2124 }; 2125 /omit-if-no-ref/ iomuxc_gpio_disp_b1_06_xbar1_xbar_inout32: IOMUXC_GPIO_DISP_B1_06_XBAR1_XBAR_INOUT32 { 2126 pinmux = <0x400e81fc 4 0x400e8708 1 0x400e8440>; 2127 pin-pdrv; 2128 gpr = <0x400e4054 0x0 0x1>; 2129 }; 2130 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_enet_1g_tdata02: IOMUXC_GPIO_DISP_B1_07_ENET_1G_TDATA02 { 2131 pinmux = <0x400e8200 1 0x0 0 0x400e8444>; 2132 pin-pdrv; 2133 }; 2134 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_gpio10_io28: IOMUXC_GPIO_DISP_B1_07_GPIO10_IO28 { 2135 pinmux = <0x400e8200 10 0x0 0 0x400e8444>; 2136 pin-pdrv; 2137 }; 2138 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_gpio_mux4_io28: IOMUXC_GPIO_DISP_B1_07_GPIO_MUX4_IO28 { 2139 pinmux = <0x400e8200 5 0x0 0 0x400e8444>; 2140 pin-pdrv; 2141 }; 2142 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_lpspi3_pcs0: IOMUXC_GPIO_DISP_B1_07_LPSPI3_PCS0 { 2143 pinmux = <0x400e8200 9 0x400e85f0 1 0x400e8444>; 2144 pin-pdrv; 2145 }; 2146 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_lpuart4_rts_b: IOMUXC_GPIO_DISP_B1_07_LPUART4_RTS_B { 2147 pinmux = <0x400e8200 2 0x0 0 0x400e8444>; 2148 pin-pdrv; 2149 }; 2150 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_qtimer3_timer1: IOMUXC_GPIO_DISP_B1_07_QTIMER3_TIMER1 { 2151 pinmux = <0x400e8200 3 0x400e8658 2 0x400e8444>; 2152 pin-pdrv; 2153 gpr = <0x400e4038 0x9 0x0>; 2154 }; 2155 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_src_bt_cfg01: IOMUXC_GPIO_DISP_B1_07_SRC_BT_CFG01 { 2156 pinmux = <0x400e8200 6 0x0 0 0x400e8444>; 2157 pin-pdrv; 2158 }; 2159 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_video_mux_lcdif_data03: IOMUXC_GPIO_DISP_B1_07_VIDEO_MUX_LCDIF_DATA03 { 2160 pinmux = <0x400e8200 0 0x0 0 0x400e8444>; 2161 pin-pdrv; 2162 }; 2163 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_xbar1_xbar_in33: IOMUXC_GPIO_DISP_B1_07_XBAR1_XBAR_IN33 { 2164 pinmux = <0x400e8200 4 0x400e870c 1 0x400e8444>; 2165 pin-pdrv; 2166 gpr = <0x400e4054 0x1 0x0>; 2167 }; 2168 /omit-if-no-ref/ iomuxc_gpio_disp_b1_07_xbar1_xbar_inout33: IOMUXC_GPIO_DISP_B1_07_XBAR1_XBAR_INOUT33 { 2169 pinmux = <0x400e8200 4 0x400e870c 1 0x400e8444>; 2170 pin-pdrv; 2171 gpr = <0x400e4054 0x1 0x1>; 2172 }; 2173 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_enet_1g_tdata01: IOMUXC_GPIO_DISP_B1_08_ENET_1G_TDATA01 { 2174 pinmux = <0x400e8204 1 0x0 0 0x400e8448>; 2175 pin-pdrv; 2176 }; 2177 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_gpio10_io29: IOMUXC_GPIO_DISP_B1_08_GPIO10_IO29 { 2178 pinmux = <0x400e8204 10 0x0 0 0x400e8448>; 2179 pin-pdrv; 2180 }; 2181 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_gpio_mux4_io29: IOMUXC_GPIO_DISP_B1_08_GPIO_MUX4_IO29 { 2182 pinmux = <0x400e8204 5 0x0 0 0x400e8448>; 2183 pin-pdrv; 2184 }; 2185 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_lpspi3_pcs1: IOMUXC_GPIO_DISP_B1_08_LPSPI3_PCS1 { 2186 pinmux = <0x400e8204 9 0x400e85f4 1 0x400e8448>; 2187 pin-pdrv; 2188 }; 2189 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_qtimer3_timer2: IOMUXC_GPIO_DISP_B1_08_QTIMER3_TIMER2 { 2190 pinmux = <0x400e8204 3 0x400e865c 1 0x400e8448>; 2191 pin-pdrv; 2192 gpr = <0x400e4038 0xa 0x0>; 2193 }; 2194 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_src_bt_cfg02: IOMUXC_GPIO_DISP_B1_08_SRC_BT_CFG02 { 2195 pinmux = <0x400e8204 6 0x0 0 0x400e8448>; 2196 pin-pdrv; 2197 }; 2198 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_usdhc1_cd_b: IOMUXC_GPIO_DISP_B1_08_USDHC1_CD_B { 2199 pinmux = <0x400e8204 2 0x400e86c8 1 0x400e8448>; 2200 pin-pdrv; 2201 }; 2202 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_video_mux_lcdif_data04: IOMUXC_GPIO_DISP_B1_08_VIDEO_MUX_LCDIF_DATA04 { 2203 pinmux = <0x400e8204 0 0x0 0 0x400e8448>; 2204 pin-pdrv; 2205 }; 2206 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_xbar1_xbar_in34: IOMUXC_GPIO_DISP_B1_08_XBAR1_XBAR_IN34 { 2207 pinmux = <0x400e8204 4 0x400e8710 1 0x400e8448>; 2208 pin-pdrv; 2209 gpr = <0x400e4054 0x2 0x0>; 2210 }; 2211 /omit-if-no-ref/ iomuxc_gpio_disp_b1_08_xbar1_xbar_inout34: IOMUXC_GPIO_DISP_B1_08_XBAR1_XBAR_INOUT34 { 2212 pinmux = <0x400e8204 4 0x400e8710 1 0x400e8448>; 2213 pin-pdrv; 2214 gpr = <0x400e4054 0x2 0x1>; 2215 }; 2216 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_enet_1g_tdata00: IOMUXC_GPIO_DISP_B1_09_ENET_1G_TDATA00 { 2217 pinmux = <0x400e8208 1 0x0 0 0x400e844c>; 2218 pin-pdrv; 2219 }; 2220 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_gpio10_io30: IOMUXC_GPIO_DISP_B1_09_GPIO10_IO30 { 2221 pinmux = <0x400e8208 10 0x0 0 0x400e844c>; 2222 pin-pdrv; 2223 }; 2224 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_gpio_mux4_io30: IOMUXC_GPIO_DISP_B1_09_GPIO_MUX4_IO30 { 2225 pinmux = <0x400e8208 5 0x0 0 0x400e844c>; 2226 pin-pdrv; 2227 }; 2228 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_lpspi3_pcs2: IOMUXC_GPIO_DISP_B1_09_LPSPI3_PCS2 { 2229 pinmux = <0x400e8208 9 0x400e85f8 1 0x400e844c>; 2230 pin-pdrv; 2231 }; 2232 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_qtimer4_timer0: IOMUXC_GPIO_DISP_B1_09_QTIMER4_TIMER0 { 2233 pinmux = <0x400e8208 3 0x400e8660 2 0x400e844c>; 2234 pin-pdrv; 2235 gpr = <0x400e403c 0x8 0x0>; 2236 }; 2237 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_src_bt_cfg03: IOMUXC_GPIO_DISP_B1_09_SRC_BT_CFG03 { 2238 pinmux = <0x400e8208 6 0x0 0 0x400e844c>; 2239 pin-pdrv; 2240 }; 2241 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_usdhc1_wp: IOMUXC_GPIO_DISP_B1_09_USDHC1_WP { 2242 pinmux = <0x400e8208 2 0x400e86cc 1 0x400e844c>; 2243 pin-pdrv; 2244 }; 2245 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_video_mux_lcdif_data05: IOMUXC_GPIO_DISP_B1_09_VIDEO_MUX_LCDIF_DATA05 { 2246 pinmux = <0x400e8208 0 0x0 0 0x400e844c>; 2247 pin-pdrv; 2248 }; 2249 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_xbar1_xbar_in35: IOMUXC_GPIO_DISP_B1_09_XBAR1_XBAR_IN35 { 2250 pinmux = <0x400e8208 4 0x400e8714 1 0x400e844c>; 2251 pin-pdrv; 2252 gpr = <0x400e4054 0x3 0x0>; 2253 }; 2254 /omit-if-no-ref/ iomuxc_gpio_disp_b1_09_xbar1_xbar_inout35: IOMUXC_GPIO_DISP_B1_09_XBAR1_XBAR_INOUT35 { 2255 pinmux = <0x400e8208 4 0x400e8714 1 0x400e844c>; 2256 pin-pdrv; 2257 gpr = <0x400e4054 0x3 0x1>; 2258 }; 2259 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_enet_1g_tx_en: IOMUXC_GPIO_DISP_B1_10_ENET_1G_TX_EN { 2260 pinmux = <0x400e820c 1 0x0 0 0x400e8450>; 2261 pin-pdrv; 2262 }; 2263 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_gpio10_io31: IOMUXC_GPIO_DISP_B1_10_GPIO10_IO31 { 2264 pinmux = <0x400e820c 10 0x0 0 0x400e8450>; 2265 pin-pdrv; 2266 }; 2267 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_gpio_mux4_io31: IOMUXC_GPIO_DISP_B1_10_GPIO_MUX4_IO31 { 2268 pinmux = <0x400e820c 5 0x0 0 0x400e8450>; 2269 pin-pdrv; 2270 }; 2271 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_lpspi3_pcs3: IOMUXC_GPIO_DISP_B1_10_LPSPI3_PCS3 { 2272 pinmux = <0x400e820c 9 0x400e85fc 1 0x400e8450>; 2273 pin-pdrv; 2274 }; 2275 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_qtimer4_timer1: IOMUXC_GPIO_DISP_B1_10_QTIMER4_TIMER1 { 2276 pinmux = <0x400e820c 3 0x400e8664 2 0x400e8450>; 2277 pin-pdrv; 2278 gpr = <0x400e403c 0x9 0x0>; 2279 }; 2280 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_src_bt_cfg04: IOMUXC_GPIO_DISP_B1_10_SRC_BT_CFG04 { 2281 pinmux = <0x400e820c 6 0x0 0 0x400e8450>; 2282 pin-pdrv; 2283 }; 2284 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_usdhc1_reset_b: IOMUXC_GPIO_DISP_B1_10_USDHC1_RESET_B { 2285 pinmux = <0x400e820c 2 0x0 0 0x400e8450>; 2286 pin-pdrv; 2287 }; 2288 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_video_mux_lcdif_data06: IOMUXC_GPIO_DISP_B1_10_VIDEO_MUX_LCDIF_DATA06 { 2289 pinmux = <0x400e820c 0 0x0 0 0x400e8450>; 2290 pin-pdrv; 2291 }; 2292 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_xbar1_xbar_in36: IOMUXC_GPIO_DISP_B1_10_XBAR1_XBAR_IN36 { 2293 pinmux = <0x400e820c 4 0x0 0 0x400e8450>; 2294 pin-pdrv; 2295 gpr = <0x400e4054 0x4 0x0>; 2296 }; 2297 /omit-if-no-ref/ iomuxc_gpio_disp_b1_10_xbar1_xbar_inout36: IOMUXC_GPIO_DISP_B1_10_XBAR1_XBAR_INOUT36 { 2298 pinmux = <0x400e820c 4 0x0 0 0x400e8450>; 2299 pin-pdrv; 2300 gpr = <0x400e4054 0x4 0x1>; 2301 }; 2302 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_enet_1g_ref_clk1: IOMUXC_GPIO_DISP_B1_11_ENET_1G_REF_CLK1 { 2303 pinmux = <0x400e8210 2 0x400e84c4 2 0x400e8454>; 2304 pin-pdrv; 2305 }; 2306 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_enet_1g_tx_clk_io: IOMUXC_GPIO_DISP_B1_11_ENET_1G_TX_CLK_IO { 2307 pinmux = <0x400e8210 1 0x400e84e8 2 0x400e8454>; 2308 pin-pdrv; 2309 }; 2310 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_gpio11_io00: IOMUXC_GPIO_DISP_B1_11_GPIO11_IO00 { 2311 pinmux = <0x400e8210 10 0x0 0 0x400e8454>; 2312 pin-pdrv; 2313 }; 2314 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_gpio_mux5_io00: IOMUXC_GPIO_DISP_B1_11_GPIO_MUX5_IO00 { 2315 pinmux = <0x400e8210 5 0x0 0 0x400e8454>; 2316 pin-pdrv; 2317 }; 2318 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_qtimer4_timer2: IOMUXC_GPIO_DISP_B1_11_QTIMER4_TIMER2 { 2319 pinmux = <0x400e8210 3 0x400e8668 1 0x400e8454>; 2320 pin-pdrv; 2321 gpr = <0x400e403c 0xa 0x0>; 2322 }; 2323 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_src_bt_cfg05: IOMUXC_GPIO_DISP_B1_11_SRC_BT_CFG05 { 2324 pinmux = <0x400e8210 6 0x0 0 0x400e8454>; 2325 pin-pdrv; 2326 }; 2327 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_video_mux_lcdif_data07: IOMUXC_GPIO_DISP_B1_11_VIDEO_MUX_LCDIF_DATA07 { 2328 pinmux = <0x400e8210 0 0x0 0 0x400e8454>; 2329 pin-pdrv; 2330 }; 2331 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_xbar1_xbar_in37: IOMUXC_GPIO_DISP_B1_11_XBAR1_XBAR_IN37 { 2332 pinmux = <0x400e8210 4 0x0 0 0x400e8454>; 2333 pin-pdrv; 2334 gpr = <0x400e4054 0x5 0x0>; 2335 }; 2336 /omit-if-no-ref/ iomuxc_gpio_disp_b1_11_xbar1_xbar_inout37: IOMUXC_GPIO_DISP_B1_11_XBAR1_XBAR_INOUT37 { 2337 pinmux = <0x400e8210 4 0x0 0 0x400e8454>; 2338 pin-pdrv; 2339 gpr = <0x400e4054 0x5 0x1>; 2340 }; 2341 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_enet_1g_tx_er: IOMUXC_GPIO_DISP_B2_00_ENET_1G_TX_ER { 2342 pinmux = <0x400e8214 3 0x0 0 0x400e8458>; 2343 pin-pue; 2344 }; 2345 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_gpio11_io01: IOMUXC_GPIO_DISP_B2_00_GPIO11_IO01 { 2346 pinmux = <0x400e8214 10 0x0 0 0x400e8458>; 2347 pin-pue; 2348 }; 2349 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_gpio_mux5_io01: IOMUXC_GPIO_DISP_B2_00_GPIO_MUX5_IO01 { 2350 pinmux = <0x400e8214 5 0x0 0 0x400e8458>; 2351 pin-pue; 2352 }; 2353 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_mqs_right: IOMUXC_GPIO_DISP_B2_00_MQS_RIGHT { 2354 pinmux = <0x400e8214 2 0x0 0 0x400e8458>; 2355 pin-pue; 2356 }; 2357 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_sai1_rx_data01: IOMUXC_GPIO_DISP_B2_00_SAI1_RX_DATA01 { 2358 pinmux = <0x400e8214 4 0x0 0 0x400e8458>; 2359 pin-pue; 2360 }; 2361 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_sai1_tx_data03: IOMUXC_GPIO_DISP_B2_00_SAI1_TX_DATA03 { 2362 pinmux = <0x400e8214 4 0x0 0 0x400e8458>; 2363 pin-pue; 2364 }; 2365 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_src_bt_cfg06: IOMUXC_GPIO_DISP_B2_00_SRC_BT_CFG06 { 2366 pinmux = <0x400e8214 6 0x0 0 0x400e8458>; 2367 pin-pue; 2368 }; 2369 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_video_mux_lcdif_data08: IOMUXC_GPIO_DISP_B2_00_VIDEO_MUX_LCDIF_DATA08 { 2370 pinmux = <0x400e8214 0 0x0 0 0x400e8458>; 2371 pin-pue; 2372 }; 2373 /omit-if-no-ref/ iomuxc_gpio_disp_b2_00_wdog1_wdog_b: IOMUXC_GPIO_DISP_B2_00_WDOG1_WDOG_B { 2374 pinmux = <0x400e8214 1 0x0 0 0x400e8458>; 2375 pin-pue; 2376 }; 2377 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_ccm_enet_ref_clk_25m: IOMUXC_GPIO_DISP_B2_01_CCM_ENET_REF_CLK_25M { 2378 pinmux = <0x400e8218 9 0x0 0 0x400e845c>; 2379 pin-pue; 2380 }; 2381 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_ewm_ewm_out_b: IOMUXC_GPIO_DISP_B2_01_EWM_EWM_OUT_B { 2382 pinmux = <0x400e8218 8 0x0 0 0x400e845c>; 2383 pin-pue; 2384 }; 2385 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_gpio11_io02: IOMUXC_GPIO_DISP_B2_01_GPIO11_IO02 { 2386 pinmux = <0x400e8218 10 0x0 0 0x400e845c>; 2387 pin-pue; 2388 }; 2389 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_gpio_mux5_io02: IOMUXC_GPIO_DISP_B2_01_GPIO_MUX5_IO02 { 2390 pinmux = <0x400e8218 5 0x0 0 0x400e845c>; 2391 pin-pue; 2392 }; 2393 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_mqs_left: IOMUXC_GPIO_DISP_B2_01_MQS_LEFT { 2394 pinmux = <0x400e8218 2 0x0 0 0x400e845c>; 2395 pin-pue; 2396 }; 2397 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_sai1_rx_data02: IOMUXC_GPIO_DISP_B2_01_SAI1_RX_DATA02 { 2398 pinmux = <0x400e8218 4 0x0 0 0x400e845c>; 2399 pin-pue; 2400 }; 2401 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_sai1_tx_data02: IOMUXC_GPIO_DISP_B2_01_SAI1_TX_DATA02 { 2402 pinmux = <0x400e8218 4 0x0 0 0x400e845c>; 2403 pin-pue; 2404 }; 2405 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_src_bt_cfg07: IOMUXC_GPIO_DISP_B2_01_SRC_BT_CFG07 { 2406 pinmux = <0x400e8218 6 0x0 0 0x400e845c>; 2407 pin-pue; 2408 }; 2409 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_usdhc1_vselect: IOMUXC_GPIO_DISP_B2_01_USDHC1_VSELECT { 2410 pinmux = <0x400e8218 1 0x0 0 0x400e845c>; 2411 pin-pue; 2412 }; 2413 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_video_mux_lcdif_data09: IOMUXC_GPIO_DISP_B2_01_VIDEO_MUX_LCDIF_DATA09 { 2414 pinmux = <0x400e8218 0 0x0 0 0x400e845c>; 2415 pin-pue; 2416 }; 2417 /omit-if-no-ref/ iomuxc_gpio_disp_b2_01_wdog2_wdog_b: IOMUXC_GPIO_DISP_B2_01_WDOG2_WDOG_B { 2418 pinmux = <0x400e8218 3 0x0 0 0x400e845c>; 2419 pin-pue; 2420 }; 2421 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_arm_trace00: IOMUXC_GPIO_DISP_B2_02_ARM_TRACE00 { 2422 pinmux = <0x400e821c 3 0x0 0 0x400e8460>; 2423 pin-pue; 2424 }; 2425 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_enet_tdata00: IOMUXC_GPIO_DISP_B2_02_ENET_TDATA00 { 2426 pinmux = <0x400e821c 1 0x0 0 0x400e8460>; 2427 pin-pue; 2428 }; 2429 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_gpio11_io03: IOMUXC_GPIO_DISP_B2_02_GPIO11_IO03 { 2430 pinmux = <0x400e821c 10 0x0 0 0x400e8460>; 2431 pin-pue; 2432 }; 2433 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_gpio_mux5_io03: IOMUXC_GPIO_DISP_B2_02_GPIO_MUX5_IO03 { 2434 pinmux = <0x400e821c 5 0x0 0 0x400e8460>; 2435 pin-pue; 2436 }; 2437 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_pit1_trigger03: IOMUXC_GPIO_DISP_B2_02_PIT1_TRIGGER03 { 2438 pinmux = <0x400e821c 2 0x0 0 0x400e8460>; 2439 pin-pue; 2440 }; 2441 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_sai1_rx_data03: IOMUXC_GPIO_DISP_B2_02_SAI1_RX_DATA03 { 2442 pinmux = <0x400e821c 4 0x0 0 0x400e8460>; 2443 pin-pue; 2444 }; 2445 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_sai1_tx_data01: IOMUXC_GPIO_DISP_B2_02_SAI1_TX_DATA01 { 2446 pinmux = <0x400e821c 4 0x0 0 0x400e8460>; 2447 pin-pue; 2448 }; 2449 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_src_bt_cfg08: IOMUXC_GPIO_DISP_B2_02_SRC_BT_CFG08 { 2450 pinmux = <0x400e821c 6 0x0 0 0x400e8460>; 2451 pin-pue; 2452 }; 2453 /omit-if-no-ref/ iomuxc_gpio_disp_b2_02_video_mux_lcdif_data10: IOMUXC_GPIO_DISP_B2_02_VIDEO_MUX_LCDIF_DATA10 { 2454 pinmux = <0x400e821c 0 0x0 0 0x400e8460>; 2455 pin-pue; 2456 }; 2457 /omit-if-no-ref/ iomuxc_gpio_disp_b2_03_arm_trace01: IOMUXC_GPIO_DISP_B2_03_ARM_TRACE01 { 2458 pinmux = <0x400e8220 3 0x0 0 0x400e8464>; 2459 pin-pue; 2460 }; 2461 /omit-if-no-ref/ iomuxc_gpio_disp_b2_03_enet_tdata01: IOMUXC_GPIO_DISP_B2_03_ENET_TDATA01 { 2462 pinmux = <0x400e8220 1 0x0 0 0x400e8464>; 2463 pin-pue; 2464 }; 2465 /omit-if-no-ref/ iomuxc_gpio_disp_b2_03_gpio11_io04: IOMUXC_GPIO_DISP_B2_03_GPIO11_IO04 { 2466 pinmux = <0x400e8220 10 0x0 0 0x400e8464>; 2467 pin-pue; 2468 }; 2469 /omit-if-no-ref/ iomuxc_gpio_disp_b2_03_gpio_mux5_io04: IOMUXC_GPIO_DISP_B2_03_GPIO_MUX5_IO04 { 2470 pinmux = <0x400e8220 5 0x0 0 0x400e8464>; 2471 pin-pue; 2472 }; 2473 /omit-if-no-ref/ iomuxc_gpio_disp_b2_03_pit1_trigger02: IOMUXC_GPIO_DISP_B2_03_PIT1_TRIGGER02 { 2474 pinmux = <0x400e8220 2 0x0 0 0x400e8464>; 2475 pin-pue; 2476 }; 2477 /omit-if-no-ref/ iomuxc_gpio_disp_b2_03_sai1_mclk: IOMUXC_GPIO_DISP_B2_03_SAI1_MCLK { 2478 pinmux = <0x400e8220 4 0x400e866c 1 0x400e8464>; 2479 pin-pue; 2480 }; 2481 /omit-if-no-ref/ iomuxc_gpio_disp_b2_03_src_bt_cfg09: IOMUXC_GPIO_DISP_B2_03_SRC_BT_CFG09 { 2482 pinmux = <0x400e8220 6 0x0 0 0x400e8464>; 2483 pin-pue; 2484 }; 2485 /omit-if-no-ref/ iomuxc_gpio_disp_b2_03_video_mux_lcdif_data11: IOMUXC_GPIO_DISP_B2_03_VIDEO_MUX_LCDIF_DATA11 { 2486 pinmux = <0x400e8220 0 0x0 0 0x400e8464>; 2487 pin-pue; 2488 }; 2489 /omit-if-no-ref/ iomuxc_gpio_disp_b2_04_arm_trace02: IOMUXC_GPIO_DISP_B2_04_ARM_TRACE02 { 2490 pinmux = <0x400e8224 3 0x0 0 0x400e8468>; 2491 pin-pue; 2492 }; 2493 /omit-if-no-ref/ iomuxc_gpio_disp_b2_04_enet_tx_en: IOMUXC_GPIO_DISP_B2_04_ENET_TX_EN { 2494 pinmux = <0x400e8224 1 0x0 0 0x400e8468>; 2495 pin-pue; 2496 }; 2497 /omit-if-no-ref/ iomuxc_gpio_disp_b2_04_gpio11_io05: IOMUXC_GPIO_DISP_B2_04_GPIO11_IO05 { 2498 pinmux = <0x400e8224 10 0x0 0 0x400e8468>; 2499 pin-pue; 2500 }; 2501 /omit-if-no-ref/ iomuxc_gpio_disp_b2_04_gpio_mux5_io05: IOMUXC_GPIO_DISP_B2_04_GPIO_MUX5_IO05 { 2502 pinmux = <0x400e8224 5 0x0 0 0x400e8468>; 2503 pin-pue; 2504 }; 2505 /omit-if-no-ref/ iomuxc_gpio_disp_b2_04_pit1_trigger01: IOMUXC_GPIO_DISP_B2_04_PIT1_TRIGGER01 { 2506 pinmux = <0x400e8224 2 0x0 0 0x400e8468>; 2507 pin-pue; 2508 }; 2509 /omit-if-no-ref/ iomuxc_gpio_disp_b2_04_sai1_rx_sync: IOMUXC_GPIO_DISP_B2_04_SAI1_RX_SYNC { 2510 pinmux = <0x400e8224 4 0x400e8678 1 0x400e8468>; 2511 pin-pue; 2512 }; 2513 /omit-if-no-ref/ iomuxc_gpio_disp_b2_04_src_bt_cfg10: IOMUXC_GPIO_DISP_B2_04_SRC_BT_CFG10 { 2514 pinmux = <0x400e8224 6 0x0 0 0x400e8468>; 2515 pin-pue; 2516 }; 2517 /omit-if-no-ref/ iomuxc_gpio_disp_b2_04_video_mux_lcdif_data12: IOMUXC_GPIO_DISP_B2_04_VIDEO_MUX_LCDIF_DATA12 { 2518 pinmux = <0x400e8224 0 0x0 0 0x400e8468>; 2519 pin-pue; 2520 }; 2521 /omit-if-no-ref/ iomuxc_gpio_disp_b2_05_arm_trace03: IOMUXC_GPIO_DISP_B2_05_ARM_TRACE03 { 2522 pinmux = <0x400e8228 3 0x0 0 0x400e846c>; 2523 pin-pue; 2524 }; 2525 /omit-if-no-ref/ iomuxc_gpio_disp_b2_05_enet_ref_clk: IOMUXC_GPIO_DISP_B2_05_ENET_REF_CLK { 2526 pinmux = <0x400e8228 2 0x400e84a8 1 0x400e846c>; 2527 pin-pue; 2528 }; 2529 /omit-if-no-ref/ iomuxc_gpio_disp_b2_05_enet_tx_clk: IOMUXC_GPIO_DISP_B2_05_ENET_TX_CLK { 2530 pinmux = <0x400e8228 1 0x400e84c0 1 0x400e846c>; 2531 pin-pue; 2532 }; 2533 /omit-if-no-ref/ iomuxc_gpio_disp_b2_05_gpio11_io06: IOMUXC_GPIO_DISP_B2_05_GPIO11_IO06 { 2534 pinmux = <0x400e8228 10 0x0 0 0x400e846c>; 2535 pin-pue; 2536 }; 2537 /omit-if-no-ref/ iomuxc_gpio_disp_b2_05_gpio_mux5_io06: IOMUXC_GPIO_DISP_B2_05_GPIO_MUX5_IO06 { 2538 pinmux = <0x400e8228 5 0x0 0 0x400e846c>; 2539 pin-pue; 2540 }; 2541 /omit-if-no-ref/ iomuxc_gpio_disp_b2_05_sai1_rx_bclk: IOMUXC_GPIO_DISP_B2_05_SAI1_RX_BCLK { 2542 pinmux = <0x400e8228 4 0x400e8670 1 0x400e846c>; 2543 pin-pue; 2544 }; 2545 /omit-if-no-ref/ iomuxc_gpio_disp_b2_05_src_bt_cfg11: IOMUXC_GPIO_DISP_B2_05_SRC_BT_CFG11 { 2546 pinmux = <0x400e8228 6 0x0 0 0x400e846c>; 2547 pin-pue; 2548 }; 2549 /omit-if-no-ref/ iomuxc_gpio_disp_b2_05_video_mux_lcdif_data13: IOMUXC_GPIO_DISP_B2_05_VIDEO_MUX_LCDIF_DATA13 { 2550 pinmux = <0x400e8228 0 0x0 0 0x400e846c>; 2551 pin-pue; 2552 }; 2553 /omit-if-no-ref/ iomuxc_gpio_disp_b2_06_arm_trace_clk: IOMUXC_GPIO_DISP_B2_06_ARM_TRACE_CLK { 2554 pinmux = <0x400e822c 3 0x0 0 0x400e8470>; 2555 pin-pue; 2556 }; 2557 /omit-if-no-ref/ iomuxc_gpio_disp_b2_06_enet_rdata00: IOMUXC_GPIO_DISP_B2_06_ENET_RDATA00 { 2558 pinmux = <0x400e822c 1 0x400e84b0 1 0x400e8470>; 2559 pin-pue; 2560 }; 2561 /omit-if-no-ref/ iomuxc_gpio_disp_b2_06_gpio11_io07: IOMUXC_GPIO_DISP_B2_06_GPIO11_IO07 { 2562 pinmux = <0x400e822c 10 0x0 0 0x400e8470>; 2563 pin-pue; 2564 }; 2565 /omit-if-no-ref/ iomuxc_gpio_disp_b2_06_gpio_mux5_io07: IOMUXC_GPIO_DISP_B2_06_GPIO_MUX5_IO07 { 2566 pinmux = <0x400e822c 5 0x0 0 0x400e8470>; 2567 pin-pue; 2568 }; 2569 /omit-if-no-ref/ iomuxc_gpio_disp_b2_06_lpuart7_tx: IOMUXC_GPIO_DISP_B2_06_LPUART7_TX { 2570 pinmux = <0x400e822c 2 0x400e8630 1 0x400e8470>; 2571 pin-pue; 2572 }; 2573 /omit-if-no-ref/ iomuxc_gpio_disp_b2_06_sai1_rx_data00: IOMUXC_GPIO_DISP_B2_06_SAI1_RX_DATA00 { 2574 pinmux = <0x400e822c 4 0x400e8674 1 0x400e8470>; 2575 pin-pue; 2576 }; 2577 /omit-if-no-ref/ iomuxc_gpio_disp_b2_06_video_mux_lcdif_data14: IOMUXC_GPIO_DISP_B2_06_VIDEO_MUX_LCDIF_DATA14 { 2578 pinmux = <0x400e822c 0 0x0 0 0x400e8470>; 2579 pin-pue; 2580 }; 2581 /omit-if-no-ref/ iomuxc_gpio_disp_b2_07_arm_trace_swo: IOMUXC_GPIO_DISP_B2_07_ARM_TRACE_SWO { 2582 pinmux = <0x400e8230 3 0x0 0 0x400e8474>; 2583 pin-pue; 2584 }; 2585 /omit-if-no-ref/ iomuxc_gpio_disp_b2_07_enet_rdata01: IOMUXC_GPIO_DISP_B2_07_ENET_RDATA01 { 2586 pinmux = <0x400e8230 1 0x400e84b4 1 0x400e8474>; 2587 pin-pue; 2588 }; 2589 /omit-if-no-ref/ iomuxc_gpio_disp_b2_07_gpio11_io08: IOMUXC_GPIO_DISP_B2_07_GPIO11_IO08 { 2590 pinmux = <0x400e8230 10 0x0 0 0x400e8474>; 2591 pin-pue; 2592 }; 2593 /omit-if-no-ref/ iomuxc_gpio_disp_b2_07_gpio_mux5_io08: IOMUXC_GPIO_DISP_B2_07_GPIO_MUX5_IO08 { 2594 pinmux = <0x400e8230 5 0x0 0 0x400e8474>; 2595 pin-pue; 2596 }; 2597 /omit-if-no-ref/ iomuxc_gpio_disp_b2_07_lpuart7_rx: IOMUXC_GPIO_DISP_B2_07_LPUART7_RX { 2598 pinmux = <0x400e8230 2 0x400e862c 1 0x400e8474>; 2599 pin-pue; 2600 }; 2601 /omit-if-no-ref/ iomuxc_gpio_disp_b2_07_sai1_tx_data00: IOMUXC_GPIO_DISP_B2_07_SAI1_TX_DATA00 { 2602 pinmux = <0x400e8230 4 0x0 0 0x400e8474>; 2603 pin-pue; 2604 }; 2605 /omit-if-no-ref/ iomuxc_gpio_disp_b2_07_video_mux_lcdif_data15: IOMUXC_GPIO_DISP_B2_07_VIDEO_MUX_LCDIF_DATA15 { 2606 pinmux = <0x400e8230 0 0x0 0 0x400e8474>; 2607 pin-pue; 2608 }; 2609 /omit-if-no-ref/ iomuxc_gpio_disp_b2_08_cm7_imxrt_txev: IOMUXC_GPIO_DISP_B2_08_CM7_IMXRT_TXEV { 2610 pinmux = <0x400e8234 3 0x0 0 0x400e8478>; 2611 pin-pue; 2612 }; 2613 /omit-if-no-ref/ iomuxc_gpio_disp_b2_08_enet_rx_en: IOMUXC_GPIO_DISP_B2_08_ENET_RX_EN { 2614 pinmux = <0x400e8234 1 0x400e84b8 1 0x400e8478>; 2615 pin-pue; 2616 }; 2617 /omit-if-no-ref/ iomuxc_gpio_disp_b2_08_gpio11_io09: IOMUXC_GPIO_DISP_B2_08_GPIO11_IO09 { 2618 pinmux = <0x400e8234 10 0x0 0 0x400e8478>; 2619 pin-pue; 2620 }; 2621 /omit-if-no-ref/ iomuxc_gpio_disp_b2_08_gpio_mux5_io09: IOMUXC_GPIO_DISP_B2_08_GPIO_MUX5_IO09 { 2622 pinmux = <0x400e8234 5 0x0 0 0x400e8478>; 2623 pin-pue; 2624 }; 2625 /omit-if-no-ref/ iomuxc_gpio_disp_b2_08_lpuart1_tx: IOMUXC_GPIO_DISP_B2_08_LPUART1_TX { 2626 pinmux = <0x400e8234 9 0x400e8620 2 0x400e8478>; 2627 pin-pue; 2628 }; 2629 /omit-if-no-ref/ iomuxc_gpio_disp_b2_08_lpuart8_tx: IOMUXC_GPIO_DISP_B2_08_LPUART8_TX { 2630 pinmux = <0x400e8234 2 0x400e8638 1 0x400e8478>; 2631 pin-pue; 2632 }; 2633 /omit-if-no-ref/ iomuxc_gpio_disp_b2_08_sai1_tx_bclk: IOMUXC_GPIO_DISP_B2_08_SAI1_TX_BCLK { 2634 pinmux = <0x400e8234 4 0x400e867c 1 0x400e8478>; 2635 pin-pue; 2636 }; 2637 /omit-if-no-ref/ iomuxc_gpio_disp_b2_08_video_mux_lcdif_data16: IOMUXC_GPIO_DISP_B2_08_VIDEO_MUX_LCDIF_DATA16 { 2638 pinmux = <0x400e8234 0 0x0 0 0x400e8478>; 2639 pin-pue; 2640 }; 2641 /omit-if-no-ref/ iomuxc_gpio_disp_b2_09_cm7_imxrt_rxev: IOMUXC_GPIO_DISP_B2_09_CM7_IMXRT_RXEV { 2642 pinmux = <0x400e8238 3 0x0 0 0x400e847c>; 2643 pin-pue; 2644 }; 2645 /omit-if-no-ref/ iomuxc_gpio_disp_b2_09_enet_rx_er: IOMUXC_GPIO_DISP_B2_09_ENET_RX_ER { 2646 pinmux = <0x400e8238 1 0x400e84bc 1 0x400e847c>; 2647 pin-pue; 2648 }; 2649 /omit-if-no-ref/ iomuxc_gpio_disp_b2_09_gpio11_io10: IOMUXC_GPIO_DISP_B2_09_GPIO11_IO10 { 2650 pinmux = <0x400e8238 10 0x0 0 0x400e847c>; 2651 pin-pue; 2652 }; 2653 /omit-if-no-ref/ iomuxc_gpio_disp_b2_09_gpio_mux5_io10: IOMUXC_GPIO_DISP_B2_09_GPIO_MUX5_IO10 { 2654 pinmux = <0x400e8238 5 0x0 0 0x400e847c>; 2655 pin-pue; 2656 }; 2657 /omit-if-no-ref/ iomuxc_gpio_disp_b2_09_lpuart1_rx: IOMUXC_GPIO_DISP_B2_09_LPUART1_RX { 2658 pinmux = <0x400e8238 9 0x400e861c 2 0x400e847c>; 2659 pin-pue; 2660 }; 2661 /omit-if-no-ref/ iomuxc_gpio_disp_b2_09_lpuart8_rx: IOMUXC_GPIO_DISP_B2_09_LPUART8_RX { 2662 pinmux = <0x400e8238 2 0x400e8634 1 0x400e847c>; 2663 pin-pue; 2664 }; 2665 /omit-if-no-ref/ iomuxc_gpio_disp_b2_09_sai1_tx_sync: IOMUXC_GPIO_DISP_B2_09_SAI1_TX_SYNC { 2666 pinmux = <0x400e8238 4 0x400e8680 1 0x400e847c>; 2667 pin-pue; 2668 }; 2669 /omit-if-no-ref/ iomuxc_gpio_disp_b2_09_video_mux_lcdif_data17: IOMUXC_GPIO_DISP_B2_09_VIDEO_MUX_LCDIF_DATA17 { 2670 pinmux = <0x400e8238 0 0x0 0 0x400e847c>; 2671 pin-pue; 2672 }; 2673 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_gpio11_io11: IOMUXC_GPIO_DISP_B2_10_GPIO11_IO11 { 2674 pinmux = <0x400e823c 10 0x0 0 0x400e8480>; 2675 pin-pue; 2676 }; 2677 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_gpio_mux5_io11: IOMUXC_GPIO_DISP_B2_10_GPIO_MUX5_IO11 { 2678 pinmux = <0x400e823c 5 0x0 0 0x400e8480>; 2679 pin-pue; 2680 }; 2681 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_lpi2c3_scl: IOMUXC_GPIO_DISP_B2_10_LPI2C3_SCL { 2682 pinmux = <0x400e823c 6 0x400e85bc 1 0x400e8480>; 2683 pin-pue; 2684 }; 2685 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_lpuart2_tx: IOMUXC_GPIO_DISP_B2_10_LPUART2_TX { 2686 pinmux = <0x400e823c 2 0x0 0 0x400e8480>; 2687 pin-pue; 2688 }; 2689 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_sim2_trxd: IOMUXC_GPIO_DISP_B2_10_SIM2_TRXD { 2690 pinmux = <0x400e823c 1 0x400e86a8 1 0x400e8480>; 2691 pin-pue; 2692 }; 2693 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_spdif_in: IOMUXC_GPIO_DISP_B2_10_SPDIF_IN { 2694 pinmux = <0x400e823c 9 0x400e86b4 2 0x400e8480>; 2695 pin-pue; 2696 }; 2697 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_video_mux_lcdif_data18: IOMUXC_GPIO_DISP_B2_10_VIDEO_MUX_LCDIF_DATA18 { 2698 pinmux = <0x400e823c 0 0x0 0 0x400e8480>; 2699 pin-pue; 2700 }; 2701 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_wdog2_wdog_rst_b_deb: IOMUXC_GPIO_DISP_B2_10_WDOG2_WDOG_RST_B_DEB { 2702 pinmux = <0x400e823c 3 0x0 0 0x400e8480>; 2703 pin-pue; 2704 }; 2705 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_xbar1_xbar_in38: IOMUXC_GPIO_DISP_B2_10_XBAR1_XBAR_IN38 { 2706 pinmux = <0x400e823c 4 0x0 0 0x400e8480>; 2707 pin-pue; 2708 gpr = <0x400e4054 0x6 0x0>; 2709 }; 2710 /omit-if-no-ref/ iomuxc_gpio_disp_b2_10_xbar1_xbar_inout38: IOMUXC_GPIO_DISP_B2_10_XBAR1_XBAR_INOUT38 { 2711 pinmux = <0x400e823c 4 0x0 0 0x400e8480>; 2712 pin-pue; 2713 gpr = <0x400e4054 0x6 0x1>; 2714 }; 2715 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_gpio11_io12: IOMUXC_GPIO_DISP_B2_11_GPIO11_IO12 { 2716 pinmux = <0x400e8240 10 0x0 0 0x400e8484>; 2717 pin-pue; 2718 }; 2719 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_gpio_mux5_io12: IOMUXC_GPIO_DISP_B2_11_GPIO_MUX5_IO12 { 2720 pinmux = <0x400e8240 5 0x0 0 0x400e8484>; 2721 pin-pue; 2722 }; 2723 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_lpi2c3_sda: IOMUXC_GPIO_DISP_B2_11_LPI2C3_SDA { 2724 pinmux = <0x400e8240 6 0x400e85c0 1 0x400e8484>; 2725 pin-pue; 2726 }; 2727 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_lpuart2_rx: IOMUXC_GPIO_DISP_B2_11_LPUART2_RX { 2728 pinmux = <0x400e8240 2 0x0 0 0x400e8484>; 2729 pin-pue; 2730 }; 2731 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_sim2_clk: IOMUXC_GPIO_DISP_B2_11_SIM2_CLK { 2732 pinmux = <0x400e8240 1 0x0 0 0x400e8484>; 2733 pin-pue; 2734 }; 2735 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_spdif_out: IOMUXC_GPIO_DISP_B2_11_SPDIF_OUT { 2736 pinmux = <0x400e8240 9 0x0 0 0x400e8484>; 2737 pin-pue; 2738 }; 2739 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_video_mux_lcdif_data19: IOMUXC_GPIO_DISP_B2_11_VIDEO_MUX_LCDIF_DATA19 { 2740 pinmux = <0x400e8240 0 0x0 0 0x400e8484>; 2741 pin-pue; 2742 }; 2743 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_wdog1_wdog_rst_b_deb: IOMUXC_GPIO_DISP_B2_11_WDOG1_WDOG_RST_B_DEB { 2744 pinmux = <0x400e8240 3 0x0 0 0x400e8484>; 2745 pin-pue; 2746 }; 2747 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_xbar1_xbar_in39: IOMUXC_GPIO_DISP_B2_11_XBAR1_XBAR_IN39 { 2748 pinmux = <0x400e8240 4 0x0 0 0x400e8484>; 2749 pin-pue; 2750 gpr = <0x400e4054 0x7 0x0>; 2751 }; 2752 /omit-if-no-ref/ iomuxc_gpio_disp_b2_11_xbar1_xbar_inout39: IOMUXC_GPIO_DISP_B2_11_XBAR1_XBAR_INOUT39 { 2753 pinmux = <0x400e8240 4 0x0 0 0x400e8484>; 2754 pin-pue; 2755 gpr = <0x400e4054 0x7 0x1>; 2756 }; 2757 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_can1_tx: IOMUXC_GPIO_DISP_B2_12_CAN1_TX { 2758 pinmux = <0x400e8244 2 0x0 0 0x400e8488>; 2759 pin-pue; 2760 }; 2761 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_gpio11_io13: IOMUXC_GPIO_DISP_B2_12_GPIO11_IO13 { 2762 pinmux = <0x400e8244 10 0x0 0 0x400e8488>; 2763 pin-pue; 2764 }; 2765 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_gpio_mux5_io13: IOMUXC_GPIO_DISP_B2_12_GPIO_MUX5_IO13 { 2766 pinmux = <0x400e8244 5 0x0 0 0x400e8488>; 2767 pin-pue; 2768 }; 2769 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_lpi2c4_scl: IOMUXC_GPIO_DISP_B2_12_LPI2C4_SCL { 2770 pinmux = <0x400e8244 6 0x400e85c4 1 0x400e8488>; 2771 pin-pue; 2772 }; 2773 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_lpspi4_sck: IOMUXC_GPIO_DISP_B2_12_LPSPI4_SCK { 2774 pinmux = <0x400e8244 9 0x400e8610 1 0x400e8488>; 2775 pin-pue; 2776 }; 2777 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_lpuart2_cts_b: IOMUXC_GPIO_DISP_B2_12_LPUART2_CTS_B { 2778 pinmux = <0x400e8244 3 0x0 0 0x400e8488>; 2779 pin-pue; 2780 }; 2781 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_sim2_rst_b: IOMUXC_GPIO_DISP_B2_12_SIM2_RST_B { 2782 pinmux = <0x400e8244 1 0x0 0 0x400e8488>; 2783 pin-pue; 2784 }; 2785 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_video_mux_lcdif_data20: IOMUXC_GPIO_DISP_B2_12_VIDEO_MUX_LCDIF_DATA20 { 2786 pinmux = <0x400e8244 0 0x0 0 0x400e8488>; 2787 pin-pue; 2788 }; 2789 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_xbar1_xbar_in40: IOMUXC_GPIO_DISP_B2_12_XBAR1_XBAR_IN40 { 2790 pinmux = <0x400e8244 4 0x0 0 0x400e8488>; 2791 pin-pue; 2792 gpr = <0x400e4054 0x8 0x0>; 2793 }; 2794 /omit-if-no-ref/ iomuxc_gpio_disp_b2_12_xbar1_xbar_inout40: IOMUXC_GPIO_DISP_B2_12_XBAR1_XBAR_INOUT40 { 2795 pinmux = <0x400e8244 4 0x0 0 0x400e8488>; 2796 pin-pue; 2797 gpr = <0x400e4054 0x8 0x1>; 2798 }; 2799 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_can1_rx: IOMUXC_GPIO_DISP_B2_13_CAN1_RX { 2800 pinmux = <0x400e8248 2 0x400e8498 1 0x400e848c>; 2801 pin-pue; 2802 }; 2803 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_enet_ref_clk: IOMUXC_GPIO_DISP_B2_13_ENET_REF_CLK { 2804 pinmux = <0x400e8248 4 0x400e84a8 2 0x400e848c>; 2805 pin-pue; 2806 }; 2807 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_gpio11_io14: IOMUXC_GPIO_DISP_B2_13_GPIO11_IO14 { 2808 pinmux = <0x400e8248 10 0x0 0 0x400e848c>; 2809 pin-pue; 2810 }; 2811 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_gpio_mux5_io14: IOMUXC_GPIO_DISP_B2_13_GPIO_MUX5_IO14 { 2812 pinmux = <0x400e8248 5 0x0 0 0x400e848c>; 2813 pin-pue; 2814 }; 2815 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_lpi2c4_sda: IOMUXC_GPIO_DISP_B2_13_LPI2C4_SDA { 2816 pinmux = <0x400e8248 6 0x400e85c8 1 0x400e848c>; 2817 pin-pue; 2818 }; 2819 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_lpspi4_sdi: IOMUXC_GPIO_DISP_B2_13_LPSPI4_SDI { 2820 pinmux = <0x400e8248 9 0x400e8614 1 0x400e848c>; 2821 pin-pue; 2822 }; 2823 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_lpuart2_rts_b: IOMUXC_GPIO_DISP_B2_13_LPUART2_RTS_B { 2824 pinmux = <0x400e8248 3 0x0 0 0x400e848c>; 2825 pin-pue; 2826 }; 2827 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_sim2_sven: IOMUXC_GPIO_DISP_B2_13_SIM2_SVEN { 2828 pinmux = <0x400e8248 1 0x0 0 0x400e848c>; 2829 pin-pue; 2830 }; 2831 /omit-if-no-ref/ iomuxc_gpio_disp_b2_13_video_mux_lcdif_data21: IOMUXC_GPIO_DISP_B2_13_VIDEO_MUX_LCDIF_DATA21 { 2832 pinmux = <0x400e8248 0 0x0 0 0x400e848c>; 2833 pin-pue; 2834 }; 2835 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_can1_tx: IOMUXC_GPIO_DISP_B2_14_CAN1_TX { 2836 pinmux = <0x400e824c 6 0x0 0 0x400e8490>; 2837 pin-pue; 2838 }; 2839 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_enet_1g_ref_clk1: IOMUXC_GPIO_DISP_B2_14_ENET_1G_REF_CLK1 { 2840 pinmux = <0x400e824c 4 0x400e84c4 3 0x400e8490>; 2841 pin-pue; 2842 }; 2843 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_gpio11_io15: IOMUXC_GPIO_DISP_B2_14_GPIO11_IO15 { 2844 pinmux = <0x400e824c 10 0x0 0 0x400e8490>; 2845 pin-pue; 2846 }; 2847 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_gpio_mux5_io15: IOMUXC_GPIO_DISP_B2_14_GPIO_MUX5_IO15 { 2848 pinmux = <0x400e824c 5 0x0 0 0x400e8490>; 2849 pin-pue; 2850 }; 2851 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_lpspi4_sdo: IOMUXC_GPIO_DISP_B2_14_LPSPI4_SDO { 2852 pinmux = <0x400e824c 9 0x400e8618 1 0x400e8490>; 2853 pin-pue; 2854 }; 2855 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_sim2_pd: IOMUXC_GPIO_DISP_B2_14_SIM2_PD { 2856 pinmux = <0x400e824c 1 0x400e86ac 1 0x400e8490>; 2857 pin-pue; 2858 }; 2859 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_video_mux_ext_dcic1: IOMUXC_GPIO_DISP_B2_14_VIDEO_MUX_EXT_DCIC1 { 2860 pinmux = <0x400e824c 3 0x0 0 0x400e8490>; 2861 pin-pue; 2862 }; 2863 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_video_mux_lcdif_data22: IOMUXC_GPIO_DISP_B2_14_VIDEO_MUX_LCDIF_DATA22 { 2864 pinmux = <0x400e824c 0 0x0 0 0x400e8490>; 2865 pin-pue; 2866 }; 2867 /omit-if-no-ref/ iomuxc_gpio_disp_b2_14_wdog2_wdog_b: IOMUXC_GPIO_DISP_B2_14_WDOG2_WDOG_B { 2868 pinmux = <0x400e824c 2 0x0 0 0x400e8490>; 2869 pin-pue; 2870 }; 2871 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_can1_rx: IOMUXC_GPIO_DISP_B2_15_CAN1_RX { 2872 pinmux = <0x400e8250 6 0x400e8498 2 0x400e8494>; 2873 pin-pue; 2874 }; 2875 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_gpio11_io16: IOMUXC_GPIO_DISP_B2_15_GPIO11_IO16 { 2876 pinmux = <0x400e8250 10 0x0 0 0x400e8494>; 2877 pin-pue; 2878 }; 2879 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_gpio_mux5_io16: IOMUXC_GPIO_DISP_B2_15_GPIO_MUX5_IO16 { 2880 pinmux = <0x400e8250 5 0x0 0 0x400e8494>; 2881 pin-pue; 2882 }; 2883 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_lpspi4_pcs0: IOMUXC_GPIO_DISP_B2_15_LPSPI4_PCS0 { 2884 pinmux = <0x400e8250 9 0x400e860c 1 0x400e8494>; 2885 pin-pue; 2886 }; 2887 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_pit1_trigger00: IOMUXC_GPIO_DISP_B2_15_PIT1_TRIGGER00 { 2888 pinmux = <0x400e8250 4 0x0 0 0x400e8494>; 2889 pin-pue; 2890 }; 2891 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_sim2_power_fail: IOMUXC_GPIO_DISP_B2_15_SIM2_POWER_FAIL { 2892 pinmux = <0x400e8250 1 0x400e86b0 1 0x400e8494>; 2893 pin-pue; 2894 }; 2895 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_video_mux_ext_dcic2: IOMUXC_GPIO_DISP_B2_15_VIDEO_MUX_EXT_DCIC2 { 2896 pinmux = <0x400e8250 3 0x0 0 0x400e8494>; 2897 pin-pue; 2898 }; 2899 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_video_mux_lcdif_data23: IOMUXC_GPIO_DISP_B2_15_VIDEO_MUX_LCDIF_DATA23 { 2900 pinmux = <0x400e8250 0 0x0 0 0x400e8494>; 2901 pin-pue; 2902 }; 2903 /omit-if-no-ref/ iomuxc_gpio_disp_b2_15_wdog1_wdog_b: IOMUXC_GPIO_DISP_B2_15_WDOG1_WDOG_B { 2904 pinmux = <0x400e8250 2 0x0 0 0x400e8494>; 2905 pin-pue; 2906 }; 2907 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_flexio1_flexio00: IOMUXC_GPIO_EMC_B1_00_FLEXIO1_FLEXIO00 { 2908 pinmux = <0x400e8010 8 0x0 0 0x400e8254>; 2909 pin-pdrv; 2910 }; 2911 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_flexpwm4_pwm0_a: IOMUXC_GPIO_EMC_B1_00_FLEXPWM4_PWM0_A { 2912 pinmux = <0x400e8010 1 0x0 0 0x400e8254>; 2913 pin-pdrv; 2914 }; 2915 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_gpio7_io00: IOMUXC_GPIO_EMC_B1_00_GPIO7_IO00 { 2916 pinmux = <0x400e8010 10 0x0 0 0x400e8254>; 2917 pin-pdrv; 2918 }; 2919 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_gpio_mux1_io00: IOMUXC_GPIO_EMC_B1_00_GPIO_MUX1_IO00 { 2920 pinmux = <0x400e8010 5 0x0 0 0x400e8254>; 2921 pin-pdrv; 2922 }; 2923 /omit-if-no-ref/ iomuxc_gpio_emc_b1_00_semc_data00: IOMUXC_GPIO_EMC_B1_00_SEMC_DATA00 { 2924 pinmux = <0x400e8010 0 0x0 0 0x400e8254>; 2925 pin-pdrv; 2926 }; 2927 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_flexio1_flexio01: IOMUXC_GPIO_EMC_B1_01_FLEXIO1_FLEXIO01 { 2928 pinmux = <0x400e8014 8 0x0 0 0x400e8258>; 2929 pin-pdrv; 2930 }; 2931 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_flexpwm4_pwm0_b: IOMUXC_GPIO_EMC_B1_01_FLEXPWM4_PWM0_B { 2932 pinmux = <0x400e8014 1 0x0 0 0x400e8258>; 2933 pin-pdrv; 2934 }; 2935 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_gpio7_io01: IOMUXC_GPIO_EMC_B1_01_GPIO7_IO01 { 2936 pinmux = <0x400e8014 10 0x0 0 0x400e8258>; 2937 pin-pdrv; 2938 }; 2939 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_gpio_mux1_io01: IOMUXC_GPIO_EMC_B1_01_GPIO_MUX1_IO01 { 2940 pinmux = <0x400e8014 5 0x0 0 0x400e8258>; 2941 pin-pdrv; 2942 }; 2943 /omit-if-no-ref/ iomuxc_gpio_emc_b1_01_semc_data01: IOMUXC_GPIO_EMC_B1_01_SEMC_DATA01 { 2944 pinmux = <0x400e8014 0 0x0 0 0x400e8258>; 2945 pin-pdrv; 2946 }; 2947 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_flexio1_flexio02: IOMUXC_GPIO_EMC_B1_02_FLEXIO1_FLEXIO02 { 2948 pinmux = <0x400e8018 8 0x0 0 0x400e825c>; 2949 pin-pdrv; 2950 }; 2951 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_flexpwm4_pwm1_a: IOMUXC_GPIO_EMC_B1_02_FLEXPWM4_PWM1_A { 2952 pinmux = <0x400e8018 1 0x0 0 0x400e825c>; 2953 pin-pdrv; 2954 }; 2955 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_gpio7_io02: IOMUXC_GPIO_EMC_B1_02_GPIO7_IO02 { 2956 pinmux = <0x400e8018 10 0x0 0 0x400e825c>; 2957 pin-pdrv; 2958 }; 2959 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_gpio_mux1_io02: IOMUXC_GPIO_EMC_B1_02_GPIO_MUX1_IO02 { 2960 pinmux = <0x400e8018 5 0x0 0 0x400e825c>; 2961 pin-pdrv; 2962 }; 2963 /omit-if-no-ref/ iomuxc_gpio_emc_b1_02_semc_data02: IOMUXC_GPIO_EMC_B1_02_SEMC_DATA02 { 2964 pinmux = <0x400e8018 0 0x0 0 0x400e825c>; 2965 pin-pdrv; 2966 }; 2967 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_flexio1_flexio03: IOMUXC_GPIO_EMC_B1_03_FLEXIO1_FLEXIO03 { 2968 pinmux = <0x400e801c 8 0x0 0 0x400e8260>; 2969 pin-pdrv; 2970 }; 2971 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_flexpwm4_pwm1_b: IOMUXC_GPIO_EMC_B1_03_FLEXPWM4_PWM1_B { 2972 pinmux = <0x400e801c 1 0x0 0 0x400e8260>; 2973 pin-pdrv; 2974 }; 2975 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_gpio7_io03: IOMUXC_GPIO_EMC_B1_03_GPIO7_IO03 { 2976 pinmux = <0x400e801c 10 0x0 0 0x400e8260>; 2977 pin-pdrv; 2978 }; 2979 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_gpio_mux1_io03: IOMUXC_GPIO_EMC_B1_03_GPIO_MUX1_IO03 { 2980 pinmux = <0x400e801c 5 0x0 0 0x400e8260>; 2981 pin-pdrv; 2982 }; 2983 /omit-if-no-ref/ iomuxc_gpio_emc_b1_03_semc_data03: IOMUXC_GPIO_EMC_B1_03_SEMC_DATA03 { 2984 pinmux = <0x400e801c 0 0x0 0 0x400e8260>; 2985 pin-pdrv; 2986 }; 2987 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_flexio1_flexio04: IOMUXC_GPIO_EMC_B1_04_FLEXIO1_FLEXIO04 { 2988 pinmux = <0x400e8020 8 0x0 0 0x400e8264>; 2989 pin-pdrv; 2990 }; 2991 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_flexpwm4_pwm2_a: IOMUXC_GPIO_EMC_B1_04_FLEXPWM4_PWM2_A { 2992 pinmux = <0x400e8020 1 0x0 0 0x400e8264>; 2993 pin-pdrv; 2994 }; 2995 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_gpio7_io04: IOMUXC_GPIO_EMC_B1_04_GPIO7_IO04 { 2996 pinmux = <0x400e8020 10 0x0 0 0x400e8264>; 2997 pin-pdrv; 2998 }; 2999 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_gpio_mux1_io04: IOMUXC_GPIO_EMC_B1_04_GPIO_MUX1_IO04 { 3000 pinmux = <0x400e8020 5 0x0 0 0x400e8264>; 3001 pin-pdrv; 3002 }; 3003 /omit-if-no-ref/ iomuxc_gpio_emc_b1_04_semc_data04: IOMUXC_GPIO_EMC_B1_04_SEMC_DATA04 { 3004 pinmux = <0x400e8020 0 0x0 0 0x400e8264>; 3005 pin-pdrv; 3006 }; 3007 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_flexio1_flexio05: IOMUXC_GPIO_EMC_B1_05_FLEXIO1_FLEXIO05 { 3008 pinmux = <0x400e8024 8 0x0 0 0x400e8268>; 3009 pin-pdrv; 3010 }; 3011 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_flexpwm4_pwm2_b: IOMUXC_GPIO_EMC_B1_05_FLEXPWM4_PWM2_B { 3012 pinmux = <0x400e8024 1 0x0 0 0x400e8268>; 3013 pin-pdrv; 3014 }; 3015 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_gpio7_io05: IOMUXC_GPIO_EMC_B1_05_GPIO7_IO05 { 3016 pinmux = <0x400e8024 10 0x0 0 0x400e8268>; 3017 pin-pdrv; 3018 }; 3019 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_gpio_mux1_io05: IOMUXC_GPIO_EMC_B1_05_GPIO_MUX1_IO05 { 3020 pinmux = <0x400e8024 5 0x0 0 0x400e8268>; 3021 pin-pdrv; 3022 }; 3023 /omit-if-no-ref/ iomuxc_gpio_emc_b1_05_semc_data05: IOMUXC_GPIO_EMC_B1_05_SEMC_DATA05 { 3024 pinmux = <0x400e8024 0 0x0 0 0x400e8268>; 3025 pin-pdrv; 3026 }; 3027 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_flexio1_flexio06: IOMUXC_GPIO_EMC_B1_06_FLEXIO1_FLEXIO06 { 3028 pinmux = <0x400e8028 8 0x0 0 0x400e826c>; 3029 pin-pdrv; 3030 }; 3031 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_flexpwm2_pwm0_a: IOMUXC_GPIO_EMC_B1_06_FLEXPWM2_PWM0_A { 3032 pinmux = <0x400e8028 1 0x400e8518 0 0x400e826c>; 3033 pin-pdrv; 3034 }; 3035 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_gpio7_io06: IOMUXC_GPIO_EMC_B1_06_GPIO7_IO06 { 3036 pinmux = <0x400e8028 10 0x0 0 0x400e826c>; 3037 pin-pdrv; 3038 }; 3039 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_gpio_mux1_io06: IOMUXC_GPIO_EMC_B1_06_GPIO_MUX1_IO06 { 3040 pinmux = <0x400e8028 5 0x0 0 0x400e826c>; 3041 pin-pdrv; 3042 }; 3043 /omit-if-no-ref/ iomuxc_gpio_emc_b1_06_semc_data06: IOMUXC_GPIO_EMC_B1_06_SEMC_DATA06 { 3044 pinmux = <0x400e8028 0 0x0 0 0x400e826c>; 3045 pin-pdrv; 3046 }; 3047 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_flexio1_flexio07: IOMUXC_GPIO_EMC_B1_07_FLEXIO1_FLEXIO07 { 3048 pinmux = <0x400e802c 8 0x0 0 0x400e8270>; 3049 pin-pdrv; 3050 }; 3051 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_flexpwm2_pwm0_b: IOMUXC_GPIO_EMC_B1_07_FLEXPWM2_PWM0_B { 3052 pinmux = <0x400e802c 1 0x400e8524 0 0x400e8270>; 3053 pin-pdrv; 3054 }; 3055 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_gpio7_io07: IOMUXC_GPIO_EMC_B1_07_GPIO7_IO07 { 3056 pinmux = <0x400e802c 10 0x0 0 0x400e8270>; 3057 pin-pdrv; 3058 }; 3059 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_gpio_mux1_io07: IOMUXC_GPIO_EMC_B1_07_GPIO_MUX1_IO07 { 3060 pinmux = <0x400e802c 5 0x0 0 0x400e8270>; 3061 pin-pdrv; 3062 }; 3063 /omit-if-no-ref/ iomuxc_gpio_emc_b1_07_semc_data07: IOMUXC_GPIO_EMC_B1_07_SEMC_DATA07 { 3064 pinmux = <0x400e802c 0 0x0 0 0x400e8270>; 3065 pin-pdrv; 3066 }; 3067 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_flexio1_flexio08: IOMUXC_GPIO_EMC_B1_08_FLEXIO1_FLEXIO08 { 3068 pinmux = <0x400e8030 8 0x0 0 0x400e8274>; 3069 pin-pdrv; 3070 }; 3071 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_flexpwm2_pwm1_a: IOMUXC_GPIO_EMC_B1_08_FLEXPWM2_PWM1_A { 3072 pinmux = <0x400e8030 1 0x400e851c 0 0x400e8274>; 3073 pin-pdrv; 3074 }; 3075 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_gpio7_io08: IOMUXC_GPIO_EMC_B1_08_GPIO7_IO08 { 3076 pinmux = <0x400e8030 10 0x0 0 0x400e8274>; 3077 pin-pdrv; 3078 }; 3079 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_gpio_mux1_io08: IOMUXC_GPIO_EMC_B1_08_GPIO_MUX1_IO08 { 3080 pinmux = <0x400e8030 5 0x0 0 0x400e8274>; 3081 pin-pdrv; 3082 }; 3083 /omit-if-no-ref/ iomuxc_gpio_emc_b1_08_semc_dm00: IOMUXC_GPIO_EMC_B1_08_SEMC_DM00 { 3084 pinmux = <0x400e8030 0 0x0 0 0x400e8274>; 3085 pin-pdrv; 3086 }; 3087 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_flexio1_flexio09: IOMUXC_GPIO_EMC_B1_09_FLEXIO1_FLEXIO09 { 3088 pinmux = <0x400e8034 8 0x0 0 0x400e8278>; 3089 pin-pdrv; 3090 }; 3091 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_flexpwm2_pwm1_b: IOMUXC_GPIO_EMC_B1_09_FLEXPWM2_PWM1_B { 3092 pinmux = <0x400e8034 1 0x400e8528 0 0x400e8278>; 3093 pin-pdrv; 3094 }; 3095 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_gpio7_io09: IOMUXC_GPIO_EMC_B1_09_GPIO7_IO09 { 3096 pinmux = <0x400e8034 10 0x0 0 0x400e8278>; 3097 pin-pdrv; 3098 }; 3099 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_gpio_mux1_io09: IOMUXC_GPIO_EMC_B1_09_GPIO_MUX1_IO09 { 3100 pinmux = <0x400e8034 5 0x0 0 0x400e8278>; 3101 pin-pdrv; 3102 }; 3103 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_gpt5_capture1: IOMUXC_GPIO_EMC_B1_09_GPT5_CAPTURE1 { 3104 pinmux = <0x400e8034 2 0x0 0 0x400e8278>; 3105 pin-pdrv; 3106 }; 3107 /omit-if-no-ref/ iomuxc_gpio_emc_b1_09_semc_addr00: IOMUXC_GPIO_EMC_B1_09_SEMC_ADDR00 { 3108 pinmux = <0x400e8034 0 0x0 0 0x400e8278>; 3109 pin-pdrv; 3110 }; 3111 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_flexio1_flexio10: IOMUXC_GPIO_EMC_B1_10_FLEXIO1_FLEXIO10 { 3112 pinmux = <0x400e8038 8 0x0 0 0x400e827c>; 3113 pin-pdrv; 3114 }; 3115 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_flexpwm2_pwm2_a: IOMUXC_GPIO_EMC_B1_10_FLEXPWM2_PWM2_A { 3116 pinmux = <0x400e8038 1 0x400e8520 0 0x400e827c>; 3117 pin-pdrv; 3118 }; 3119 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_gpio7_io10: IOMUXC_GPIO_EMC_B1_10_GPIO7_IO10 { 3120 pinmux = <0x400e8038 10 0x0 0 0x400e827c>; 3121 pin-pdrv; 3122 }; 3123 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_gpio_mux1_io10: IOMUXC_GPIO_EMC_B1_10_GPIO_MUX1_IO10 { 3124 pinmux = <0x400e8038 5 0x0 0 0x400e827c>; 3125 pin-pdrv; 3126 }; 3127 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_gpt5_capture2: IOMUXC_GPIO_EMC_B1_10_GPT5_CAPTURE2 { 3128 pinmux = <0x400e8038 2 0x0 0 0x400e827c>; 3129 pin-pdrv; 3130 }; 3131 /omit-if-no-ref/ iomuxc_gpio_emc_b1_10_semc_addr01: IOMUXC_GPIO_EMC_B1_10_SEMC_ADDR01 { 3132 pinmux = <0x400e8038 0 0x0 0 0x400e827c>; 3133 pin-pdrv; 3134 }; 3135 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_flexio1_flexio11: IOMUXC_GPIO_EMC_B1_11_FLEXIO1_FLEXIO11 { 3136 pinmux = <0x400e803c 8 0x0 0 0x400e8280>; 3137 pin-pdrv; 3138 }; 3139 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_flexpwm2_pwm2_b: IOMUXC_GPIO_EMC_B1_11_FLEXPWM2_PWM2_B { 3140 pinmux = <0x400e803c 1 0x400e852c 0 0x400e8280>; 3141 pin-pdrv; 3142 }; 3143 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_gpio7_io11: IOMUXC_GPIO_EMC_B1_11_GPIO7_IO11 { 3144 pinmux = <0x400e803c 10 0x0 0 0x400e8280>; 3145 pin-pdrv; 3146 }; 3147 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_gpio_mux1_io11: IOMUXC_GPIO_EMC_B1_11_GPIO_MUX1_IO11 { 3148 pinmux = <0x400e803c 5 0x0 0 0x400e8280>; 3149 pin-pdrv; 3150 }; 3151 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_gpt5_compare1: IOMUXC_GPIO_EMC_B1_11_GPT5_COMPARE1 { 3152 pinmux = <0x400e803c 2 0x0 0 0x400e8280>; 3153 pin-pdrv; 3154 }; 3155 /omit-if-no-ref/ iomuxc_gpio_emc_b1_11_semc_addr02: IOMUXC_GPIO_EMC_B1_11_SEMC_ADDR02 { 3156 pinmux = <0x400e803c 0 0x0 0 0x400e8280>; 3157 pin-pdrv; 3158 }; 3159 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_flexio1_flexio12: IOMUXC_GPIO_EMC_B1_12_FLEXIO1_FLEXIO12 { 3160 pinmux = <0x400e8040 8 0x0 0 0x400e8284>; 3161 pin-pdrv; 3162 }; 3163 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_gpio7_io12: IOMUXC_GPIO_EMC_B1_12_GPIO7_IO12 { 3164 pinmux = <0x400e8040 10 0x0 0 0x400e8284>; 3165 pin-pdrv; 3166 }; 3167 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_gpio_mux1_io12: IOMUXC_GPIO_EMC_B1_12_GPIO_MUX1_IO12 { 3168 pinmux = <0x400e8040 5 0x0 0 0x400e8284>; 3169 pin-pdrv; 3170 }; 3171 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_gpt5_compare2: IOMUXC_GPIO_EMC_B1_12_GPT5_COMPARE2 { 3172 pinmux = <0x400e8040 2 0x0 0 0x400e8284>; 3173 pin-pdrv; 3174 }; 3175 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_semc_addr03: IOMUXC_GPIO_EMC_B1_12_SEMC_ADDR03 { 3176 pinmux = <0x400e8040 0 0x0 0 0x400e8284>; 3177 pin-pdrv; 3178 }; 3179 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_xbar1_xbar_in04: IOMUXC_GPIO_EMC_B1_12_XBAR1_XBAR_IN04 { 3180 pinmux = <0x400e8040 1 0x0 0 0x400e8284>; 3181 pin-pdrv; 3182 gpr = <0x400e4050 0x0 0x0>; 3183 }; 3184 /omit-if-no-ref/ iomuxc_gpio_emc_b1_12_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_B1_12_XBAR1_XBAR_INOUT04 { 3185 pinmux = <0x400e8040 1 0x0 0 0x400e8284>; 3186 pin-pdrv; 3187 gpr = <0x400e4050 0x0 0x1>; 3188 }; 3189 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_flexio1_flexio13: IOMUXC_GPIO_EMC_B1_13_FLEXIO1_FLEXIO13 { 3190 pinmux = <0x400e8044 8 0x0 0 0x400e8288>; 3191 pin-pdrv; 3192 }; 3193 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_gpio7_io13: IOMUXC_GPIO_EMC_B1_13_GPIO7_IO13 { 3194 pinmux = <0x400e8044 10 0x0 0 0x400e8288>; 3195 pin-pdrv; 3196 }; 3197 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_gpio_mux1_io13: IOMUXC_GPIO_EMC_B1_13_GPIO_MUX1_IO13 { 3198 pinmux = <0x400e8044 5 0x0 0 0x400e8288>; 3199 pin-pdrv; 3200 }; 3201 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_gpt5_compare3: IOMUXC_GPIO_EMC_B1_13_GPT5_COMPARE3 { 3202 pinmux = <0x400e8044 2 0x0 0 0x400e8288>; 3203 pin-pdrv; 3204 }; 3205 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_semc_addr04: IOMUXC_GPIO_EMC_B1_13_SEMC_ADDR04 { 3206 pinmux = <0x400e8044 0 0x0 0 0x400e8288>; 3207 pin-pdrv; 3208 }; 3209 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_xbar1_xbar_in05: IOMUXC_GPIO_EMC_B1_13_XBAR1_XBAR_IN05 { 3210 pinmux = <0x400e8044 1 0x0 0 0x400e8288>; 3211 pin-pdrv; 3212 gpr = <0x400e4050 0x1 0x0>; 3213 }; 3214 /omit-if-no-ref/ iomuxc_gpio_emc_b1_13_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_B1_13_XBAR1_XBAR_INOUT05 { 3215 pinmux = <0x400e8044 1 0x0 0 0x400e8288>; 3216 pin-pdrv; 3217 gpr = <0x400e4050 0x1 0x1>; 3218 }; 3219 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_flexio1_flexio14: IOMUXC_GPIO_EMC_B1_14_FLEXIO1_FLEXIO14 { 3220 pinmux = <0x400e8048 8 0x0 0 0x400e828c>; 3221 pin-pdrv; 3222 }; 3223 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_gpio7_io14: IOMUXC_GPIO_EMC_B1_14_GPIO7_IO14 { 3224 pinmux = <0x400e8048 10 0x0 0 0x400e828c>; 3225 pin-pdrv; 3226 }; 3227 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_gpio_mux1_io14: IOMUXC_GPIO_EMC_B1_14_GPIO_MUX1_IO14 { 3228 pinmux = <0x400e8048 5 0x0 0 0x400e828c>; 3229 pin-pdrv; 3230 }; 3231 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_gpt5_clk: IOMUXC_GPIO_EMC_B1_14_GPT5_CLK { 3232 pinmux = <0x400e8048 2 0x0 0 0x400e828c>; 3233 pin-pdrv; 3234 }; 3235 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_semc_addr05: IOMUXC_GPIO_EMC_B1_14_SEMC_ADDR05 { 3236 pinmux = <0x400e8048 0 0x0 0 0x400e828c>; 3237 pin-pdrv; 3238 }; 3239 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_xbar1_xbar_in06: IOMUXC_GPIO_EMC_B1_14_XBAR1_XBAR_IN06 { 3240 pinmux = <0x400e8048 1 0x0 0 0x400e828c>; 3241 pin-pdrv; 3242 gpr = <0x400e4050 0x2 0x0>; 3243 }; 3244 /omit-if-no-ref/ iomuxc_gpio_emc_b1_14_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_B1_14_XBAR1_XBAR_INOUT06 { 3245 pinmux = <0x400e8048 1 0x0 0 0x400e828c>; 3246 pin-pdrv; 3247 gpr = <0x400e4050 0x2 0x1>; 3248 }; 3249 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_flexio1_flexio15: IOMUXC_GPIO_EMC_B1_15_FLEXIO1_FLEXIO15 { 3250 pinmux = <0x400e804c 8 0x0 0 0x400e8290>; 3251 pin-pdrv; 3252 }; 3253 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_gpio7_io15: IOMUXC_GPIO_EMC_B1_15_GPIO7_IO15 { 3254 pinmux = <0x400e804c 10 0x0 0 0x400e8290>; 3255 pin-pdrv; 3256 }; 3257 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_gpio_mux1_io15: IOMUXC_GPIO_EMC_B1_15_GPIO_MUX1_IO15 { 3258 pinmux = <0x400e804c 5 0x0 0 0x400e8290>; 3259 pin-pdrv; 3260 }; 3261 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_semc_addr06: IOMUXC_GPIO_EMC_B1_15_SEMC_ADDR06 { 3262 pinmux = <0x400e804c 0 0x0 0 0x400e8290>; 3263 pin-pdrv; 3264 }; 3265 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_xbar1_xbar_in07: IOMUXC_GPIO_EMC_B1_15_XBAR1_XBAR_IN07 { 3266 pinmux = <0x400e804c 1 0x0 0 0x400e8290>; 3267 pin-pdrv; 3268 gpr = <0x400e4050 0x3 0x0>; 3269 }; 3270 /omit-if-no-ref/ iomuxc_gpio_emc_b1_15_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_B1_15_XBAR1_XBAR_INOUT07 { 3271 pinmux = <0x400e804c 1 0x0 0 0x400e8290>; 3272 pin-pdrv; 3273 gpr = <0x400e4050 0x3 0x1>; 3274 }; 3275 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_flexio1_flexio16: IOMUXC_GPIO_EMC_B1_16_FLEXIO1_FLEXIO16 { 3276 pinmux = <0x400e8050 8 0x0 0 0x400e8294>; 3277 pin-pdrv; 3278 }; 3279 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_gpio7_io16: IOMUXC_GPIO_EMC_B1_16_GPIO7_IO16 { 3280 pinmux = <0x400e8050 10 0x0 0 0x400e8294>; 3281 pin-pdrv; 3282 }; 3283 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_gpio_mux1_io16: IOMUXC_GPIO_EMC_B1_16_GPIO_MUX1_IO16 { 3284 pinmux = <0x400e8050 5 0x0 0 0x400e8294>; 3285 pin-pdrv; 3286 }; 3287 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_semc_addr07: IOMUXC_GPIO_EMC_B1_16_SEMC_ADDR07 { 3288 pinmux = <0x400e8050 0 0x0 0 0x400e8294>; 3289 pin-pdrv; 3290 }; 3291 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_xbar1_xbar_in08: IOMUXC_GPIO_EMC_B1_16_XBAR1_XBAR_IN08 { 3292 pinmux = <0x400e8050 1 0x0 0 0x400e8294>; 3293 pin-pdrv; 3294 gpr = <0x400e4050 0x4 0x0>; 3295 }; 3296 /omit-if-no-ref/ iomuxc_gpio_emc_b1_16_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_B1_16_XBAR1_XBAR_INOUT08 { 3297 pinmux = <0x400e8050 1 0x0 0 0x400e8294>; 3298 pin-pdrv; 3299 gpr = <0x400e4050 0x4 0x1>; 3300 }; 3301 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_flexio1_flexio17: IOMUXC_GPIO_EMC_B1_17_FLEXIO1_FLEXIO17 { 3302 pinmux = <0x400e8054 8 0x0 0 0x400e8298>; 3303 pin-pdrv; 3304 }; 3305 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_flexpwm4_pwm3_a: IOMUXC_GPIO_EMC_B1_17_FLEXPWM4_PWM3_A { 3306 pinmux = <0x400e8054 1 0x0 0 0x400e8298>; 3307 pin-pdrv; 3308 }; 3309 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_gpio7_io17: IOMUXC_GPIO_EMC_B1_17_GPIO7_IO17 { 3310 pinmux = <0x400e8054 10 0x0 0 0x400e8298>; 3311 pin-pdrv; 3312 }; 3313 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_gpio_mux1_io17: IOMUXC_GPIO_EMC_B1_17_GPIO_MUX1_IO17 { 3314 pinmux = <0x400e8054 5 0x0 0 0x400e8298>; 3315 pin-pdrv; 3316 }; 3317 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_qtimer1_timer0: IOMUXC_GPIO_EMC_B1_17_QTIMER1_TIMER0 { 3318 pinmux = <0x400e8054 2 0x400e863c 0 0x400e8298>; 3319 pin-pdrv; 3320 gpr = <0x400e4030 0x8 0x0>; 3321 }; 3322 /omit-if-no-ref/ iomuxc_gpio_emc_b1_17_semc_addr08: IOMUXC_GPIO_EMC_B1_17_SEMC_ADDR08 { 3323 pinmux = <0x400e8054 0 0x0 0 0x400e8298>; 3324 pin-pdrv; 3325 }; 3326 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_flexio1_flexio18: IOMUXC_GPIO_EMC_B1_18_FLEXIO1_FLEXIO18 { 3327 pinmux = <0x400e8058 8 0x0 0 0x400e829c>; 3328 pin-pdrv; 3329 }; 3330 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_flexpwm4_pwm3_b: IOMUXC_GPIO_EMC_B1_18_FLEXPWM4_PWM3_B { 3331 pinmux = <0x400e8058 1 0x0 0 0x400e829c>; 3332 pin-pdrv; 3333 }; 3334 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_gpio7_io18: IOMUXC_GPIO_EMC_B1_18_GPIO7_IO18 { 3335 pinmux = <0x400e8058 10 0x0 0 0x400e829c>; 3336 pin-pdrv; 3337 }; 3338 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_gpio_mux1_io18: IOMUXC_GPIO_EMC_B1_18_GPIO_MUX1_IO18 { 3339 pinmux = <0x400e8058 5 0x0 0 0x400e829c>; 3340 pin-pdrv; 3341 }; 3342 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_qtimer2_timer0: IOMUXC_GPIO_EMC_B1_18_QTIMER2_TIMER0 { 3343 pinmux = <0x400e8058 2 0x400e8648 0 0x400e829c>; 3344 pin-pdrv; 3345 gpr = <0x400e4034 0x8 0x0>; 3346 }; 3347 /omit-if-no-ref/ iomuxc_gpio_emc_b1_18_semc_addr09: IOMUXC_GPIO_EMC_B1_18_SEMC_ADDR09 { 3348 pinmux = <0x400e8058 0 0x0 0 0x400e829c>; 3349 pin-pdrv; 3350 }; 3351 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_flexio1_flexio19: IOMUXC_GPIO_EMC_B1_19_FLEXIO1_FLEXIO19 { 3352 pinmux = <0x400e805c 8 0x0 0 0x400e82a0>; 3353 pin-pdrv; 3354 }; 3355 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_flexpwm2_pwm3_a: IOMUXC_GPIO_EMC_B1_19_FLEXPWM2_PWM3_A { 3356 pinmux = <0x400e805c 1 0x0 0 0x400e82a0>; 3357 pin-pdrv; 3358 }; 3359 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_gpio7_io19: IOMUXC_GPIO_EMC_B1_19_GPIO7_IO19 { 3360 pinmux = <0x400e805c 10 0x0 0 0x400e82a0>; 3361 pin-pdrv; 3362 }; 3363 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_gpio_mux1_io19: IOMUXC_GPIO_EMC_B1_19_GPIO_MUX1_IO19 { 3364 pinmux = <0x400e805c 5 0x0 0 0x400e82a0>; 3365 pin-pdrv; 3366 }; 3367 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_qtimer3_timer0: IOMUXC_GPIO_EMC_B1_19_QTIMER3_TIMER0 { 3368 pinmux = <0x400e805c 2 0x400e8654 0 0x400e82a0>; 3369 pin-pdrv; 3370 gpr = <0x400e4038 0x8 0x0>; 3371 }; 3372 /omit-if-no-ref/ iomuxc_gpio_emc_b1_19_semc_addr11: IOMUXC_GPIO_EMC_B1_19_SEMC_ADDR11 { 3373 pinmux = <0x400e805c 0 0x0 0 0x400e82a0>; 3374 pin-pdrv; 3375 }; 3376 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_flexio1_flexio20: IOMUXC_GPIO_EMC_B1_20_FLEXIO1_FLEXIO20 { 3377 pinmux = <0x400e8060 8 0x0 0 0x400e82a4>; 3378 pin-pdrv; 3379 }; 3380 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_flexpwm2_pwm3_b: IOMUXC_GPIO_EMC_B1_20_FLEXPWM2_PWM3_B { 3381 pinmux = <0x400e8060 1 0x0 0 0x400e82a4>; 3382 pin-pdrv; 3383 }; 3384 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_gpio7_io20: IOMUXC_GPIO_EMC_B1_20_GPIO7_IO20 { 3385 pinmux = <0x400e8060 10 0x0 0 0x400e82a4>; 3386 pin-pdrv; 3387 }; 3388 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_gpio_mux1_io20: IOMUXC_GPIO_EMC_B1_20_GPIO_MUX1_IO20 { 3389 pinmux = <0x400e8060 5 0x0 0 0x400e82a4>; 3390 pin-pdrv; 3391 }; 3392 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_qtimer4_timer0: IOMUXC_GPIO_EMC_B1_20_QTIMER4_TIMER0 { 3393 pinmux = <0x400e8060 2 0x400e8660 0 0x400e82a4>; 3394 pin-pdrv; 3395 gpr = <0x400e403c 0x8 0x0>; 3396 }; 3397 /omit-if-no-ref/ iomuxc_gpio_emc_b1_20_semc_addr12: IOMUXC_GPIO_EMC_B1_20_SEMC_ADDR12 { 3398 pinmux = <0x400e8060 0 0x0 0 0x400e82a4>; 3399 pin-pdrv; 3400 }; 3401 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_flexio1_flexio21: IOMUXC_GPIO_EMC_B1_21_FLEXIO1_FLEXIO21 { 3402 pinmux = <0x400e8064 8 0x0 0 0x400e82a8>; 3403 pin-pdrv; 3404 }; 3405 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_flexpwm3_pwm3_a: IOMUXC_GPIO_EMC_B1_21_FLEXPWM3_PWM3_A { 3406 pinmux = <0x400e8064 1 0x400e853c 0 0x400e82a8>; 3407 pin-pdrv; 3408 }; 3409 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_gpio7_io21: IOMUXC_GPIO_EMC_B1_21_GPIO7_IO21 { 3410 pinmux = <0x400e8064 10 0x0 0 0x400e82a8>; 3411 pin-pdrv; 3412 }; 3413 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_gpio_mux1_io21: IOMUXC_GPIO_EMC_B1_21_GPIO_MUX1_IO21 { 3414 pinmux = <0x400e8064 5 0x0 0 0x400e82a8>; 3415 pin-pdrv; 3416 }; 3417 /omit-if-no-ref/ iomuxc_gpio_emc_b1_21_semc_ba0: IOMUXC_GPIO_EMC_B1_21_SEMC_BA0 { 3418 pinmux = <0x400e8064 0 0x0 0 0x400e82a8>; 3419 pin-pdrv; 3420 }; 3421 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_flexio1_flexio22: IOMUXC_GPIO_EMC_B1_22_FLEXIO1_FLEXIO22 { 3422 pinmux = <0x400e8068 8 0x0 0 0x400e82ac>; 3423 pin-pdrv; 3424 }; 3425 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_flexpwm3_pwm3_b: IOMUXC_GPIO_EMC_B1_22_FLEXPWM3_PWM3_B { 3426 pinmux = <0x400e8068 1 0x400e854c 0 0x400e82ac>; 3427 pin-pdrv; 3428 }; 3429 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_gpio7_io22: IOMUXC_GPIO_EMC_B1_22_GPIO7_IO22 { 3430 pinmux = <0x400e8068 10 0x0 0 0x400e82ac>; 3431 pin-pdrv; 3432 }; 3433 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_gpio_mux1_io22: IOMUXC_GPIO_EMC_B1_22_GPIO_MUX1_IO22 { 3434 pinmux = <0x400e8068 5 0x0 0 0x400e82ac>; 3435 pin-pdrv; 3436 }; 3437 /omit-if-no-ref/ iomuxc_gpio_emc_b1_22_semc_ba1: IOMUXC_GPIO_EMC_B1_22_SEMC_BA1 { 3438 pinmux = <0x400e8068 0 0x0 0 0x400e82ac>; 3439 pin-pdrv; 3440 }; 3441 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_flexio1_flexio23: IOMUXC_GPIO_EMC_B1_23_FLEXIO1_FLEXIO23 { 3442 pinmux = <0x400e806c 8 0x0 0 0x400e82b0>; 3443 pin-pdrv; 3444 }; 3445 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_flexpwm1_pwm0_a: IOMUXC_GPIO_EMC_B1_23_FLEXPWM1_PWM0_A { 3446 pinmux = <0x400e806c 1 0x400e8500 0 0x400e82b0>; 3447 pin-pdrv; 3448 }; 3449 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_gpio7_io23: IOMUXC_GPIO_EMC_B1_23_GPIO7_IO23 { 3450 pinmux = <0x400e806c 10 0x0 0 0x400e82b0>; 3451 pin-pdrv; 3452 }; 3453 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_gpio_mux1_io23: IOMUXC_GPIO_EMC_B1_23_GPIO_MUX1_IO23 { 3454 pinmux = <0x400e806c 5 0x0 0 0x400e82b0>; 3455 pin-pdrv; 3456 }; 3457 /omit-if-no-ref/ iomuxc_gpio_emc_b1_23_semc_addr10: IOMUXC_GPIO_EMC_B1_23_SEMC_ADDR10 { 3458 pinmux = <0x400e806c 0 0x0 0 0x400e82b0>; 3459 pin-pdrv; 3460 }; 3461 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_flexio1_flexio24: IOMUXC_GPIO_EMC_B1_24_FLEXIO1_FLEXIO24 { 3462 pinmux = <0x400e8070 8 0x0 0 0x400e82b4>; 3463 pin-pdrv; 3464 }; 3465 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_flexpwm1_pwm0_b: IOMUXC_GPIO_EMC_B1_24_FLEXPWM1_PWM0_B { 3466 pinmux = <0x400e8070 1 0x400e850c 0 0x400e82b4>; 3467 pin-pdrv; 3468 }; 3469 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_gpio7_io24: IOMUXC_GPIO_EMC_B1_24_GPIO7_IO24 { 3470 pinmux = <0x400e8070 10 0x0 0 0x400e82b4>; 3471 pin-pdrv; 3472 }; 3473 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_gpio_mux1_io24: IOMUXC_GPIO_EMC_B1_24_GPIO_MUX1_IO24 { 3474 pinmux = <0x400e8070 5 0x0 0 0x400e82b4>; 3475 pin-pdrv; 3476 }; 3477 /omit-if-no-ref/ iomuxc_gpio_emc_b1_24_semc_cas: IOMUXC_GPIO_EMC_B1_24_SEMC_CAS { 3478 pinmux = <0x400e8070 0 0x0 0 0x400e82b4>; 3479 pin-pdrv; 3480 }; 3481 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_flexio1_flexio25: IOMUXC_GPIO_EMC_B1_25_FLEXIO1_FLEXIO25 { 3482 pinmux = <0x400e8074 8 0x0 0 0x400e82b8>; 3483 pin-pdrv; 3484 }; 3485 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_flexpwm1_pwm1_a: IOMUXC_GPIO_EMC_B1_25_FLEXPWM1_PWM1_A { 3486 pinmux = <0x400e8074 1 0x400e8504 0 0x400e82b8>; 3487 pin-pdrv; 3488 }; 3489 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_gpio7_io25: IOMUXC_GPIO_EMC_B1_25_GPIO7_IO25 { 3490 pinmux = <0x400e8074 10 0x0 0 0x400e82b8>; 3491 pin-pdrv; 3492 }; 3493 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_gpio_mux1_io25: IOMUXC_GPIO_EMC_B1_25_GPIO_MUX1_IO25 { 3494 pinmux = <0x400e8074 5 0x0 0 0x400e82b8>; 3495 pin-pdrv; 3496 }; 3497 /omit-if-no-ref/ iomuxc_gpio_emc_b1_25_semc_ras: IOMUXC_GPIO_EMC_B1_25_SEMC_RAS { 3498 pinmux = <0x400e8074 0 0x0 0 0x400e82b8>; 3499 pin-pdrv; 3500 }; 3501 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_flexio1_flexio26: IOMUXC_GPIO_EMC_B1_26_FLEXIO1_FLEXIO26 { 3502 pinmux = <0x400e8078 8 0x0 0 0x400e82bc>; 3503 pin-pdrv; 3504 }; 3505 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_flexpwm1_pwm1_b: IOMUXC_GPIO_EMC_B1_26_FLEXPWM1_PWM1_B { 3506 pinmux = <0x400e8078 1 0x400e8510 0 0x400e82bc>; 3507 pin-pdrv; 3508 }; 3509 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_gpio7_io26: IOMUXC_GPIO_EMC_B1_26_GPIO7_IO26 { 3510 pinmux = <0x400e8078 10 0x0 0 0x400e82bc>; 3511 pin-pdrv; 3512 }; 3513 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_gpio_mux1_io26: IOMUXC_GPIO_EMC_B1_26_GPIO_MUX1_IO26 { 3514 pinmux = <0x400e8078 5 0x0 0 0x400e82bc>; 3515 pin-pdrv; 3516 }; 3517 /omit-if-no-ref/ iomuxc_gpio_emc_b1_26_semc_clk: IOMUXC_GPIO_EMC_B1_26_SEMC_CLK { 3518 pinmux = <0x400e8078 0 0x0 0 0x400e82bc>; 3519 pin-pdrv; 3520 }; 3521 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_flexio1_flexio27: IOMUXC_GPIO_EMC_B1_27_FLEXIO1_FLEXIO27 { 3522 pinmux = <0x400e807c 8 0x0 0 0x400e82c0>; 3523 pin-pdrv; 3524 }; 3525 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_flexpwm1_pwm2_a: IOMUXC_GPIO_EMC_B1_27_FLEXPWM1_PWM2_A { 3526 pinmux = <0x400e807c 1 0x400e8508 0 0x400e82c0>; 3527 pin-pdrv; 3528 }; 3529 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_gpio7_io27: IOMUXC_GPIO_EMC_B1_27_GPIO7_IO27 { 3530 pinmux = <0x400e807c 10 0x0 0 0x400e82c0>; 3531 pin-pdrv; 3532 }; 3533 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_gpio_mux1_io27: IOMUXC_GPIO_EMC_B1_27_GPIO_MUX1_IO27 { 3534 pinmux = <0x400e807c 5 0x0 0 0x400e82c0>; 3535 pin-pdrv; 3536 }; 3537 /omit-if-no-ref/ iomuxc_gpio_emc_b1_27_semc_cke: IOMUXC_GPIO_EMC_B1_27_SEMC_CKE { 3538 pinmux = <0x400e807c 0 0x0 0 0x400e82c0>; 3539 pin-pdrv; 3540 }; 3541 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_flexio1_flexio28: IOMUXC_GPIO_EMC_B1_28_FLEXIO1_FLEXIO28 { 3542 pinmux = <0x400e8080 8 0x0 0 0x400e82c4>; 3543 pin-pdrv; 3544 }; 3545 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_flexpwm1_pwm2_b: IOMUXC_GPIO_EMC_B1_28_FLEXPWM1_PWM2_B { 3546 pinmux = <0x400e8080 1 0x400e8514 0 0x400e82c4>; 3547 pin-pdrv; 3548 }; 3549 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_gpio7_io28: IOMUXC_GPIO_EMC_B1_28_GPIO7_IO28 { 3550 pinmux = <0x400e8080 10 0x0 0 0x400e82c4>; 3551 pin-pdrv; 3552 }; 3553 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_gpio_mux1_io28: IOMUXC_GPIO_EMC_B1_28_GPIO_MUX1_IO28 { 3554 pinmux = <0x400e8080 5 0x0 0 0x400e82c4>; 3555 pin-pdrv; 3556 }; 3557 /omit-if-no-ref/ iomuxc_gpio_emc_b1_28_semc_we: IOMUXC_GPIO_EMC_B1_28_SEMC_WE { 3558 pinmux = <0x400e8080 0 0x0 0 0x400e82c4>; 3559 pin-pdrv; 3560 }; 3561 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_flexio1_flexio29: IOMUXC_GPIO_EMC_B1_29_FLEXIO1_FLEXIO29 { 3562 pinmux = <0x400e8084 8 0x0 0 0x400e82c8>; 3563 pin-pdrv; 3564 }; 3565 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_flexpwm3_pwm0_a: IOMUXC_GPIO_EMC_B1_29_FLEXPWM3_PWM0_A { 3566 pinmux = <0x400e8084 1 0x400e8530 0 0x400e82c8>; 3567 pin-pdrv; 3568 }; 3569 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_gpio7_io29: IOMUXC_GPIO_EMC_B1_29_GPIO7_IO29 { 3570 pinmux = <0x400e8084 10 0x0 0 0x400e82c8>; 3571 pin-pdrv; 3572 }; 3573 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_gpio_mux1_io29: IOMUXC_GPIO_EMC_B1_29_GPIO_MUX1_IO29 { 3574 pinmux = <0x400e8084 5 0x0 0 0x400e82c8>; 3575 pin-pdrv; 3576 }; 3577 /omit-if-no-ref/ iomuxc_gpio_emc_b1_29_semc_cs0: IOMUXC_GPIO_EMC_B1_29_SEMC_CS0 { 3578 pinmux = <0x400e8084 0 0x0 0 0x400e82c8>; 3579 pin-pdrv; 3580 }; 3581 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_flexio1_flexio30: IOMUXC_GPIO_EMC_B1_30_FLEXIO1_FLEXIO30 { 3582 pinmux = <0x400e8088 8 0x0 0 0x400e82cc>; 3583 pin-pdrv; 3584 }; 3585 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_flexpwm3_pwm0_b: IOMUXC_GPIO_EMC_B1_30_FLEXPWM3_PWM0_B { 3586 pinmux = <0x400e8088 1 0x400e8540 0 0x400e82cc>; 3587 pin-pdrv; 3588 }; 3589 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_gpio7_io30: IOMUXC_GPIO_EMC_B1_30_GPIO7_IO30 { 3590 pinmux = <0x400e8088 10 0x0 0 0x400e82cc>; 3591 pin-pdrv; 3592 }; 3593 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_gpio_mux1_io30: IOMUXC_GPIO_EMC_B1_30_GPIO_MUX1_IO30 { 3594 pinmux = <0x400e8088 5 0x0 0 0x400e82cc>; 3595 pin-pdrv; 3596 }; 3597 /omit-if-no-ref/ iomuxc_gpio_emc_b1_30_semc_data08: IOMUXC_GPIO_EMC_B1_30_SEMC_DATA08 { 3598 pinmux = <0x400e8088 0 0x0 0 0x400e82cc>; 3599 pin-pdrv; 3600 }; 3601 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_flexio1_flexio31: IOMUXC_GPIO_EMC_B1_31_FLEXIO1_FLEXIO31 { 3602 pinmux = <0x400e808c 8 0x0 0 0x400e82d0>; 3603 pin-pdrv; 3604 }; 3605 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_flexpwm3_pwm1_a: IOMUXC_GPIO_EMC_B1_31_FLEXPWM3_PWM1_A { 3606 pinmux = <0x400e808c 1 0x400e8534 0 0x400e82d0>; 3607 pin-pdrv; 3608 }; 3609 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_gpio7_io31: IOMUXC_GPIO_EMC_B1_31_GPIO7_IO31 { 3610 pinmux = <0x400e808c 10 0x0 0 0x400e82d0>; 3611 pin-pdrv; 3612 }; 3613 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_gpio_mux1_io31: IOMUXC_GPIO_EMC_B1_31_GPIO_MUX1_IO31 { 3614 pinmux = <0x400e808c 5 0x0 0 0x400e82d0>; 3615 pin-pdrv; 3616 }; 3617 /omit-if-no-ref/ iomuxc_gpio_emc_b1_31_semc_data09: IOMUXC_GPIO_EMC_B1_31_SEMC_DATA09 { 3618 pinmux = <0x400e808c 0 0x0 0 0x400e82d0>; 3619 pin-pdrv; 3620 }; 3621 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_flexpwm3_pwm1_b: IOMUXC_GPIO_EMC_B1_32_FLEXPWM3_PWM1_B { 3622 pinmux = <0x400e8090 1 0x400e8544 0 0x400e82d4>; 3623 pin-pdrv; 3624 }; 3625 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_gpio8_io00: IOMUXC_GPIO_EMC_B1_32_GPIO8_IO00 { 3626 pinmux = <0x400e8090 10 0x0 0 0x400e82d4>; 3627 pin-pdrv; 3628 }; 3629 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_gpio_mux2_io00: IOMUXC_GPIO_EMC_B1_32_GPIO_MUX2_IO00 { 3630 pinmux = <0x400e8090 5 0x0 0 0x400e82d4>; 3631 pin-pdrv; 3632 gpr = <0x400e40a0 0x0 0x0>; 3633 }; 3634 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_gpio_mux2_io00_cm7: IOMUXC_GPIO_EMC_B1_32_GPIO_MUX2_IO00_CM7 { 3635 pinmux = <0x400e8090 5 0x0 0 0x400e82d4>; 3636 pin-pdrv; 3637 gpr = <0x400e40a0 0x0 0x1>; 3638 }; 3639 /omit-if-no-ref/ iomuxc_gpio_emc_b1_32_semc_data10: IOMUXC_GPIO_EMC_B1_32_SEMC_DATA10 { 3640 pinmux = <0x400e8090 0 0x0 0 0x400e82d4>; 3641 pin-pdrv; 3642 }; 3643 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_flexpwm3_pwm2_a: IOMUXC_GPIO_EMC_B1_33_FLEXPWM3_PWM2_A { 3644 pinmux = <0x400e8094 1 0x400e8538 0 0x400e82d8>; 3645 pin-pdrv; 3646 }; 3647 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_gpio8_io01: IOMUXC_GPIO_EMC_B1_33_GPIO8_IO01 { 3648 pinmux = <0x400e8094 10 0x0 0 0x400e82d8>; 3649 pin-pdrv; 3650 }; 3651 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_gpio_mux2_io01: IOMUXC_GPIO_EMC_B1_33_GPIO_MUX2_IO01 { 3652 pinmux = <0x400e8094 5 0x0 0 0x400e82d8>; 3653 pin-pdrv; 3654 gpr = <0x400e40a0 0x1 0x0>; 3655 }; 3656 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_gpio_mux2_io01_cm7: IOMUXC_GPIO_EMC_B1_33_GPIO_MUX2_IO01_CM7 { 3657 pinmux = <0x400e8094 5 0x0 0 0x400e82d8>; 3658 pin-pdrv; 3659 gpr = <0x400e40a0 0x1 0x1>; 3660 }; 3661 /omit-if-no-ref/ iomuxc_gpio_emc_b1_33_semc_data11: IOMUXC_GPIO_EMC_B1_33_SEMC_DATA11 { 3662 pinmux = <0x400e8094 0 0x0 0 0x400e82d8>; 3663 pin-pdrv; 3664 }; 3665 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_flexpwm3_pwm2_b: IOMUXC_GPIO_EMC_B1_34_FLEXPWM3_PWM2_B { 3666 pinmux = <0x400e8098 1 0x400e8548 0 0x400e82dc>; 3667 pin-pdrv; 3668 }; 3669 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_gpio8_io02: IOMUXC_GPIO_EMC_B1_34_GPIO8_IO02 { 3670 pinmux = <0x400e8098 10 0x0 0 0x400e82dc>; 3671 pin-pdrv; 3672 }; 3673 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_gpio_mux2_io02: IOMUXC_GPIO_EMC_B1_34_GPIO_MUX2_IO02 { 3674 pinmux = <0x400e8098 5 0x0 0 0x400e82dc>; 3675 pin-pdrv; 3676 gpr = <0x400e40a0 0x2 0x0>; 3677 }; 3678 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_gpio_mux2_io02_cm7: IOMUXC_GPIO_EMC_B1_34_GPIO_MUX2_IO02_CM7 { 3679 pinmux = <0x400e8098 5 0x0 0 0x400e82dc>; 3680 pin-pdrv; 3681 gpr = <0x400e40a0 0x2 0x1>; 3682 }; 3683 /omit-if-no-ref/ iomuxc_gpio_emc_b1_34_semc_data12: IOMUXC_GPIO_EMC_B1_34_SEMC_DATA12 { 3684 pinmux = <0x400e8098 0 0x0 0 0x400e82dc>; 3685 pin-pdrv; 3686 }; 3687 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_gpio8_io03: IOMUXC_GPIO_EMC_B1_35_GPIO8_IO03 { 3688 pinmux = <0x400e809c 10 0x0 0 0x400e82e0>; 3689 pin-pdrv; 3690 }; 3691 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_gpio_mux2_io03: IOMUXC_GPIO_EMC_B1_35_GPIO_MUX2_IO03 { 3692 pinmux = <0x400e809c 5 0x0 0 0x400e82e0>; 3693 pin-pdrv; 3694 gpr = <0x400e40a0 0x3 0x0>; 3695 }; 3696 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_gpio_mux2_io03_cm7: IOMUXC_GPIO_EMC_B1_35_GPIO_MUX2_IO03_CM7 { 3697 pinmux = <0x400e809c 5 0x0 0 0x400e82e0>; 3698 pin-pdrv; 3699 gpr = <0x400e40a0 0x3 0x1>; 3700 }; 3701 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_semc_data13: IOMUXC_GPIO_EMC_B1_35_SEMC_DATA13 { 3702 pinmux = <0x400e809c 0 0x0 0 0x400e82e0>; 3703 pin-pdrv; 3704 }; 3705 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_xbar1_xbar_in09: IOMUXC_GPIO_EMC_B1_35_XBAR1_XBAR_IN09 { 3706 pinmux = <0x400e809c 1 0x0 0 0x400e82e0>; 3707 pin-pdrv; 3708 gpr = <0x400e4050 0x5 0x0>; 3709 }; 3710 /omit-if-no-ref/ iomuxc_gpio_emc_b1_35_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_B1_35_XBAR1_XBAR_INOUT09 { 3711 pinmux = <0x400e809c 1 0x0 0 0x400e82e0>; 3712 pin-pdrv; 3713 gpr = <0x400e4050 0x5 0x1>; 3714 }; 3715 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_gpio8_io04: IOMUXC_GPIO_EMC_B1_36_GPIO8_IO04 { 3716 pinmux = <0x400e80a0 10 0x0 0 0x400e82e4>; 3717 pin-pdrv; 3718 }; 3719 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_gpio_mux2_io04: IOMUXC_GPIO_EMC_B1_36_GPIO_MUX2_IO04 { 3720 pinmux = <0x400e80a0 5 0x0 0 0x400e82e4>; 3721 pin-pdrv; 3722 gpr = <0x400e40a0 0x4 0x0>; 3723 }; 3724 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_gpio_mux2_io04_cm7: IOMUXC_GPIO_EMC_B1_36_GPIO_MUX2_IO04_CM7 { 3725 pinmux = <0x400e80a0 5 0x0 0 0x400e82e4>; 3726 pin-pdrv; 3727 gpr = <0x400e40a0 0x4 0x1>; 3728 }; 3729 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_semc_data14: IOMUXC_GPIO_EMC_B1_36_SEMC_DATA14 { 3730 pinmux = <0x400e80a0 0 0x0 0 0x400e82e4>; 3731 pin-pdrv; 3732 }; 3733 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_xbar1_xbar_in10: IOMUXC_GPIO_EMC_B1_36_XBAR1_XBAR_IN10 { 3734 pinmux = <0x400e80a0 1 0x0 0 0x400e82e4>; 3735 pin-pdrv; 3736 gpr = <0x400e4050 0x6 0x0>; 3737 }; 3738 /omit-if-no-ref/ iomuxc_gpio_emc_b1_36_xbar1_xbar_inout10: IOMUXC_GPIO_EMC_B1_36_XBAR1_XBAR_INOUT10 { 3739 pinmux = <0x400e80a0 1 0x0 0 0x400e82e4>; 3740 pin-pdrv; 3741 gpr = <0x400e4050 0x6 0x1>; 3742 }; 3743 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_gpio8_io05: IOMUXC_GPIO_EMC_B1_37_GPIO8_IO05 { 3744 pinmux = <0x400e80a4 10 0x0 0 0x400e82e8>; 3745 pin-pdrv; 3746 }; 3747 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_gpio_mux2_io05: IOMUXC_GPIO_EMC_B1_37_GPIO_MUX2_IO05 { 3748 pinmux = <0x400e80a4 5 0x0 0 0x400e82e8>; 3749 pin-pdrv; 3750 gpr = <0x400e40a0 0x5 0x0>; 3751 }; 3752 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_gpio_mux2_io05_cm7: IOMUXC_GPIO_EMC_B1_37_GPIO_MUX2_IO05_CM7 { 3753 pinmux = <0x400e80a4 5 0x0 0 0x400e82e8>; 3754 pin-pdrv; 3755 gpr = <0x400e40a0 0x5 0x1>; 3756 }; 3757 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_semc_data15: IOMUXC_GPIO_EMC_B1_37_SEMC_DATA15 { 3758 pinmux = <0x400e80a4 0 0x0 0 0x400e82e8>; 3759 pin-pdrv; 3760 }; 3761 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_xbar1_xbar_in11: IOMUXC_GPIO_EMC_B1_37_XBAR1_XBAR_IN11 { 3762 pinmux = <0x400e80a4 1 0x0 0 0x400e82e8>; 3763 pin-pdrv; 3764 gpr = <0x400e4050 0x7 0x0>; 3765 }; 3766 /omit-if-no-ref/ iomuxc_gpio_emc_b1_37_xbar1_xbar_inout11: IOMUXC_GPIO_EMC_B1_37_XBAR1_XBAR_INOUT11 { 3767 pinmux = <0x400e80a4 1 0x0 0 0x400e82e8>; 3768 pin-pdrv; 3769 gpr = <0x400e4050 0x7 0x1>; 3770 }; 3771 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_flexpwm1_pwm3_a: IOMUXC_GPIO_EMC_B1_38_FLEXPWM1_PWM3_A { 3772 pinmux = <0x400e80a8 1 0x0 0 0x400e82ec>; 3773 pin-pdrv; 3774 }; 3775 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_gpio8_io06: IOMUXC_GPIO_EMC_B1_38_GPIO8_IO06 { 3776 pinmux = <0x400e80a8 10 0x0 0 0x400e82ec>; 3777 pin-pdrv; 3778 }; 3779 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_gpio_mux2_io06: IOMUXC_GPIO_EMC_B1_38_GPIO_MUX2_IO06 { 3780 pinmux = <0x400e80a8 5 0x0 0 0x400e82ec>; 3781 pin-pdrv; 3782 gpr = <0x400e40a0 0x6 0x0>; 3783 }; 3784 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_gpio_mux2_io06_cm7: IOMUXC_GPIO_EMC_B1_38_GPIO_MUX2_IO06_CM7 { 3785 pinmux = <0x400e80a8 5 0x0 0 0x400e82ec>; 3786 pin-pdrv; 3787 gpr = <0x400e40a0 0x6 0x1>; 3788 }; 3789 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_qtimer1_timer1: IOMUXC_GPIO_EMC_B1_38_QTIMER1_TIMER1 { 3790 pinmux = <0x400e80a8 2 0x400e8640 0 0x400e82ec>; 3791 pin-pdrv; 3792 gpr = <0x400e4030 0x9 0x0>; 3793 }; 3794 /omit-if-no-ref/ iomuxc_gpio_emc_b1_38_semc_dm01: IOMUXC_GPIO_EMC_B1_38_SEMC_DM01 { 3795 pinmux = <0x400e80a8 0 0x0 0 0x400e82ec>; 3796 pin-pdrv; 3797 }; 3798 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_flexpwm1_pwm3_b: IOMUXC_GPIO_EMC_B1_39_FLEXPWM1_PWM3_B { 3799 pinmux = <0x400e80ac 1 0x0 0 0x400e82f0>; 3800 pin-pdrv; 3801 }; 3802 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_gpio8_io07: IOMUXC_GPIO_EMC_B1_39_GPIO8_IO07 { 3803 pinmux = <0x400e80ac 10 0x0 0 0x400e82f0>; 3804 pin-pdrv; 3805 }; 3806 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_gpio_mux2_io07: IOMUXC_GPIO_EMC_B1_39_GPIO_MUX2_IO07 { 3807 pinmux = <0x400e80ac 5 0x0 0 0x400e82f0>; 3808 pin-pdrv; 3809 gpr = <0x400e40a0 0x7 0x0>; 3810 }; 3811 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_gpio_mux2_io07_cm7: IOMUXC_GPIO_EMC_B1_39_GPIO_MUX2_IO07_CM7 { 3812 pinmux = <0x400e80ac 5 0x0 0 0x400e82f0>; 3813 pin-pdrv; 3814 gpr = <0x400e40a0 0x7 0x1>; 3815 }; 3816 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_qtimer2_timer1: IOMUXC_GPIO_EMC_B1_39_QTIMER2_TIMER1 { 3817 pinmux = <0x400e80ac 2 0x400e864c 0 0x400e82f0>; 3818 pin-pdrv; 3819 gpr = <0x400e4034 0x9 0x0>; 3820 }; 3821 /omit-if-no-ref/ iomuxc_gpio_emc_b1_39_semc_dqs: IOMUXC_GPIO_EMC_B1_39_SEMC_DQS { 3822 pinmux = <0x400e80ac 0 0x0 0 0x400e82f0>; 3823 pin-pdrv; 3824 }; 3825 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_ccm_clko1: IOMUXC_GPIO_EMC_B1_40_CCM_CLKO1 { 3826 pinmux = <0x400e80b0 9 0x0 0 0x400e82f4>; 3827 pin-pdrv; 3828 }; 3829 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_enet_1g_mdc: IOMUXC_GPIO_EMC_B1_40_ENET_1G_MDC { 3830 pinmux = <0x400e80b0 7 0x0 0 0x400e82f4>; 3831 pin-pdrv; 3832 }; 3833 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_gpio8_io08: IOMUXC_GPIO_EMC_B1_40_GPIO8_IO08 { 3834 pinmux = <0x400e80b0 10 0x0 0 0x400e82f4>; 3835 pin-pdrv; 3836 }; 3837 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_gpio_mux2_io08: IOMUXC_GPIO_EMC_B1_40_GPIO_MUX2_IO08 { 3838 pinmux = <0x400e80b0 5 0x0 0 0x400e82f4>; 3839 pin-pdrv; 3840 gpr = <0x400e40a0 0x8 0x0>; 3841 }; 3842 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_gpio_mux2_io08_cm7: IOMUXC_GPIO_EMC_B1_40_GPIO_MUX2_IO08_CM7 { 3843 pinmux = <0x400e80b0 5 0x0 0 0x400e82f4>; 3844 pin-pdrv; 3845 gpr = <0x400e40a0 0x8 0x1>; 3846 }; 3847 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_lpuart6_tx: IOMUXC_GPIO_EMC_B1_40_LPUART6_TX { 3848 pinmux = <0x400e80b0 3 0x0 0 0x400e82f4>; 3849 pin-pdrv; 3850 }; 3851 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_mqs_right: IOMUXC_GPIO_EMC_B1_40_MQS_RIGHT { 3852 pinmux = <0x400e80b0 2 0x0 0 0x400e82f4>; 3853 pin-pdrv; 3854 }; 3855 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_semc_rdy: IOMUXC_GPIO_EMC_B1_40_SEMC_RDY { 3856 pinmux = <0x400e80b0 0 0x0 0 0x400e82f4>; 3857 pin-pdrv; 3858 }; 3859 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_xbar1_xbar_in12: IOMUXC_GPIO_EMC_B1_40_XBAR1_XBAR_IN12 { 3860 pinmux = <0x400e80b0 1 0x0 0 0x400e82f4>; 3861 pin-pdrv; 3862 gpr = <0x400e4050 0x8 0x0>; 3863 }; 3864 /omit-if-no-ref/ iomuxc_gpio_emc_b1_40_xbar1_xbar_inout12: IOMUXC_GPIO_EMC_B1_40_XBAR1_XBAR_INOUT12 { 3865 pinmux = <0x400e80b0 1 0x0 0 0x400e82f4>; 3866 pin-pdrv; 3867 gpr = <0x400e4050 0x8 0x1>; 3868 }; 3869 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_ccm_clko2: IOMUXC_GPIO_EMC_B1_41_CCM_CLKO2 { 3870 pinmux = <0x400e80b4 9 0x0 0 0x400e82f8>; 3871 pin-pdrv; 3872 }; 3873 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_enet_1g_mdio: IOMUXC_GPIO_EMC_B1_41_ENET_1G_MDIO { 3874 pinmux = <0x400e80b4 7 0x400e84c8 0 0x400e82f8>; 3875 pin-pdrv; 3876 }; 3877 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_flexspi2_b_data07: IOMUXC_GPIO_EMC_B1_41_FLEXSPI2_B_DATA07 { 3878 pinmux = <0x400e80b4 4 0x0 0 0x400e82f8>; 3879 pin-pdrv; 3880 }; 3881 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_gpio8_io09: IOMUXC_GPIO_EMC_B1_41_GPIO8_IO09 { 3882 pinmux = <0x400e80b4 10 0x0 0 0x400e82f8>; 3883 pin-pdrv; 3884 }; 3885 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_gpio_mux2_io09: IOMUXC_GPIO_EMC_B1_41_GPIO_MUX2_IO09 { 3886 pinmux = <0x400e80b4 5 0x0 0 0x400e82f8>; 3887 pin-pdrv; 3888 gpr = <0x400e40a0 0x9 0x0>; 3889 }; 3890 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_gpio_mux2_io09_cm7: IOMUXC_GPIO_EMC_B1_41_GPIO_MUX2_IO09_CM7 { 3891 pinmux = <0x400e80b4 5 0x0 0 0x400e82f8>; 3892 pin-pdrv; 3893 gpr = <0x400e40a0 0x9 0x1>; 3894 }; 3895 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_lpuart6_rx: IOMUXC_GPIO_EMC_B1_41_LPUART6_RX { 3896 pinmux = <0x400e80b4 3 0x0 0 0x400e82f8>; 3897 pin-pdrv; 3898 }; 3899 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_mqs_left: IOMUXC_GPIO_EMC_B1_41_MQS_LEFT { 3900 pinmux = <0x400e80b4 2 0x0 0 0x400e82f8>; 3901 pin-pdrv; 3902 }; 3903 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_semc_csx00: IOMUXC_GPIO_EMC_B1_41_SEMC_CSX00 { 3904 pinmux = <0x400e80b4 0 0x0 0 0x400e82f8>; 3905 pin-pdrv; 3906 }; 3907 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_xbar1_xbar_in13: IOMUXC_GPIO_EMC_B1_41_XBAR1_XBAR_IN13 { 3908 pinmux = <0x400e80b4 1 0x0 0 0x400e82f8>; 3909 pin-pdrv; 3910 gpr = <0x400e4050 0x9 0x0>; 3911 }; 3912 /omit-if-no-ref/ iomuxc_gpio_emc_b1_41_xbar1_xbar_inout13: IOMUXC_GPIO_EMC_B1_41_XBAR1_XBAR_INOUT13 { 3913 pinmux = <0x400e80b4 1 0x0 0 0x400e82f8>; 3914 pin-pdrv; 3915 gpr = <0x400e4050 0x9 0x1>; 3916 }; 3917 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_ccm_enet_ref_clk_25m: IOMUXC_GPIO_EMC_B2_00_CCM_ENET_REF_CLK_25M { 3918 pinmux = <0x400e80b8 1 0x0 0 0x400e82fc>; 3919 pin-pdrv; 3920 }; 3921 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_flexpwm3_pwm0_a: IOMUXC_GPIO_EMC_B2_00_FLEXPWM3_PWM0_A { 3922 pinmux = <0x400e80b8 11 0x400e8530 1 0x400e82fc>; 3923 pin-pdrv; 3924 }; 3925 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_flexspi2_b_data06: IOMUXC_GPIO_EMC_B2_00_FLEXSPI2_B_DATA06 { 3926 pinmux = <0x400e80b8 4 0x0 0 0x400e82fc>; 3927 pin-pdrv; 3928 }; 3929 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_gpio8_io10: IOMUXC_GPIO_EMC_B2_00_GPIO8_IO10 { 3930 pinmux = <0x400e80b8 10 0x0 0 0x400e82fc>; 3931 pin-pdrv; 3932 }; 3933 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_gpio_mux2_io10: IOMUXC_GPIO_EMC_B2_00_GPIO_MUX2_IO10 { 3934 pinmux = <0x400e80b8 5 0x0 0 0x400e82fc>; 3935 pin-pdrv; 3936 gpr = <0x400e40a0 0xa 0x0>; 3937 }; 3938 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_gpio_mux2_io10_cm7: IOMUXC_GPIO_EMC_B2_00_GPIO_MUX2_IO10_CM7 { 3939 pinmux = <0x400e80b8 5 0x0 0 0x400e82fc>; 3940 pin-pdrv; 3941 gpr = <0x400e40a0 0xa 0x1>; 3942 }; 3943 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_lpi2c2_scl: IOMUXC_GPIO_EMC_B2_00_LPI2C2_SCL { 3944 pinmux = <0x400e80b8 9 0x400e85b4 0 0x400e82fc>; 3945 pin-pdrv; 3946 }; 3947 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_lpspi1_sck: IOMUXC_GPIO_EMC_B2_00_LPSPI1_SCK { 3948 pinmux = <0x400e80b8 8 0x400e85d0 0 0x400e82fc>; 3949 pin-pdrv; 3950 }; 3951 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_lpuart6_cts_b: IOMUXC_GPIO_EMC_B2_00_LPUART6_CTS_B { 3952 pinmux = <0x400e80b8 3 0x0 0 0x400e82fc>; 3953 pin-pdrv; 3954 }; 3955 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_qtimer3_timer1: IOMUXC_GPIO_EMC_B2_00_QTIMER3_TIMER1 { 3956 pinmux = <0x400e80b8 2 0x400e8658 0 0x400e82fc>; 3957 pin-pdrv; 3958 gpr = <0x400e4038 0x9 0x0>; 3959 }; 3960 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_semc_data16: IOMUXC_GPIO_EMC_B2_00_SEMC_DATA16 { 3961 pinmux = <0x400e80b8 0 0x0 0 0x400e82fc>; 3962 pin-pdrv; 3963 }; 3964 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_xbar1_xbar_in20: IOMUXC_GPIO_EMC_B2_00_XBAR1_XBAR_IN20 { 3965 pinmux = <0x400e80b8 6 0x400e86d8 0 0x400e82fc>; 3966 pin-pdrv; 3967 gpr = <0x400e4050 0x10 0x0>; 3968 }; 3969 /omit-if-no-ref/ iomuxc_gpio_emc_b2_00_xbar1_xbar_inout20: IOMUXC_GPIO_EMC_B2_00_XBAR1_XBAR_INOUT20 { 3970 pinmux = <0x400e80b8 6 0x400e86d8 0 0x400e82fc>; 3971 pin-pdrv; 3972 gpr = <0x400e4050 0x10 0x1>; 3973 }; 3974 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_flexpwm3_pwm0_b: IOMUXC_GPIO_EMC_B2_01_FLEXPWM3_PWM0_B { 3975 pinmux = <0x400e80bc 11 0x400e8540 1 0x400e8300>; 3976 pin-pdrv; 3977 }; 3978 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_flexspi2_b_data05: IOMUXC_GPIO_EMC_B2_01_FLEXSPI2_B_DATA05 { 3979 pinmux = <0x400e80bc 4 0x0 0 0x400e8300>; 3980 pin-pdrv; 3981 }; 3982 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_gpio8_io11: IOMUXC_GPIO_EMC_B2_01_GPIO8_IO11 { 3983 pinmux = <0x400e80bc 10 0x0 0 0x400e8300>; 3984 pin-pdrv; 3985 }; 3986 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_gpio_mux2_io11: IOMUXC_GPIO_EMC_B2_01_GPIO_MUX2_IO11 { 3987 pinmux = <0x400e80bc 5 0x0 0 0x400e8300>; 3988 pin-pdrv; 3989 gpr = <0x400e40a0 0xb 0x0>; 3990 }; 3991 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_gpio_mux2_io11_cm7: IOMUXC_GPIO_EMC_B2_01_GPIO_MUX2_IO11_CM7 { 3992 pinmux = <0x400e80bc 5 0x0 0 0x400e8300>; 3993 pin-pdrv; 3994 gpr = <0x400e40a0 0xb 0x1>; 3995 }; 3996 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_lpi2c2_sda: IOMUXC_GPIO_EMC_B2_01_LPI2C2_SDA { 3997 pinmux = <0x400e80bc 9 0x400e85b8 0 0x400e8300>; 3998 pin-pdrv; 3999 }; 4000 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_lpspi1_pcs0: IOMUXC_GPIO_EMC_B2_01_LPSPI1_PCS0 { 4001 pinmux = <0x400e80bc 8 0x400e85cc 0 0x400e8300>; 4002 pin-pdrv; 4003 }; 4004 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_lpuart6_rts_b: IOMUXC_GPIO_EMC_B2_01_LPUART6_RTS_B { 4005 pinmux = <0x400e80bc 3 0x0 0 0x400e8300>; 4006 pin-pdrv; 4007 }; 4008 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_qtimer4_timer1: IOMUXC_GPIO_EMC_B2_01_QTIMER4_TIMER1 { 4009 pinmux = <0x400e80bc 2 0x400e8664 0 0x400e8300>; 4010 pin-pdrv; 4011 gpr = <0x400e403c 0x9 0x0>; 4012 }; 4013 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_semc_data17: IOMUXC_GPIO_EMC_B2_01_SEMC_DATA17 { 4014 pinmux = <0x400e80bc 0 0x0 0 0x400e8300>; 4015 pin-pdrv; 4016 }; 4017 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_usdhc2_cd_b: IOMUXC_GPIO_EMC_B2_01_USDHC2_CD_B { 4018 pinmux = <0x400e80bc 1 0x400e86d0 0 0x400e8300>; 4019 pin-pdrv; 4020 }; 4021 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_xbar1_xbar_in21: IOMUXC_GPIO_EMC_B2_01_XBAR1_XBAR_IN21 { 4022 pinmux = <0x400e80bc 6 0x400e86dc 0 0x400e8300>; 4023 pin-pdrv; 4024 gpr = <0x400e4050 0x11 0x0>; 4025 }; 4026 /omit-if-no-ref/ iomuxc_gpio_emc_b2_01_xbar1_xbar_inout21: IOMUXC_GPIO_EMC_B2_01_XBAR1_XBAR_INOUT21 { 4027 pinmux = <0x400e80bc 6 0x400e86dc 0 0x400e8300>; 4028 pin-pdrv; 4029 gpr = <0x400e4050 0x11 0x1>; 4030 }; 4031 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_flexpwm3_pwm1_a: IOMUXC_GPIO_EMC_B2_02_FLEXPWM3_PWM1_A { 4032 pinmux = <0x400e80c0 11 0x400e8534 1 0x400e8304>; 4033 pin-pdrv; 4034 }; 4035 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_flexspi2_b_data04: IOMUXC_GPIO_EMC_B2_02_FLEXSPI2_B_DATA04 { 4036 pinmux = <0x400e80c0 4 0x0 0 0x400e8304>; 4037 pin-pdrv; 4038 }; 4039 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_gpio8_io12: IOMUXC_GPIO_EMC_B2_02_GPIO8_IO12 { 4040 pinmux = <0x400e80c0 10 0x0 0 0x400e8304>; 4041 pin-pdrv; 4042 }; 4043 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_gpio_mux2_io12: IOMUXC_GPIO_EMC_B2_02_GPIO_MUX2_IO12 { 4044 pinmux = <0x400e80c0 5 0x0 0 0x400e8304>; 4045 pin-pdrv; 4046 gpr = <0x400e40a0 0xc 0x0>; 4047 }; 4048 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_gpio_mux2_io12_cm7: IOMUXC_GPIO_EMC_B2_02_GPIO_MUX2_IO12_CM7 { 4049 pinmux = <0x400e80c0 5 0x0 0 0x400e8304>; 4050 pin-pdrv; 4051 gpr = <0x400e40a0 0xc 0x1>; 4052 }; 4053 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_lpspi1_sdo: IOMUXC_GPIO_EMC_B2_02_LPSPI1_SDO { 4054 pinmux = <0x400e80c0 8 0x400e85d8 0 0x400e8304>; 4055 pin-pdrv; 4056 }; 4057 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_semc_data18: IOMUXC_GPIO_EMC_B2_02_SEMC_DATA18 { 4058 pinmux = <0x400e80c0 0 0x0 0 0x400e8304>; 4059 pin-pdrv; 4060 }; 4061 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_usdhc2_wp: IOMUXC_GPIO_EMC_B2_02_USDHC2_WP { 4062 pinmux = <0x400e80c0 1 0x400e86d4 0 0x400e8304>; 4063 pin-pdrv; 4064 }; 4065 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_video_mux_csi_data23: IOMUXC_GPIO_EMC_B2_02_VIDEO_MUX_CSI_DATA23 { 4066 pinmux = <0x400e80c0 3 0x0 0 0x400e8304>; 4067 pin-pdrv; 4068 }; 4069 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_xbar1_xbar_in22: IOMUXC_GPIO_EMC_B2_02_XBAR1_XBAR_IN22 { 4070 pinmux = <0x400e80c0 6 0x400e86e0 0 0x400e8304>; 4071 pin-pdrv; 4072 gpr = <0x400e4050 0x12 0x0>; 4073 }; 4074 /omit-if-no-ref/ iomuxc_gpio_emc_b2_02_xbar1_xbar_inout22: IOMUXC_GPIO_EMC_B2_02_XBAR1_XBAR_INOUT22 { 4075 pinmux = <0x400e80c0 6 0x400e86e0 0 0x400e8304>; 4076 pin-pdrv; 4077 gpr = <0x400e4050 0x12 0x1>; 4078 }; 4079 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_enet_1g_tdata03: IOMUXC_GPIO_EMC_B2_03_ENET_1G_TDATA03 { 4080 pinmux = <0x400e80c4 7 0x0 0 0x400e8308>; 4081 pin-pdrv; 4082 }; 4083 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_flexpwm3_pwm1_b: IOMUXC_GPIO_EMC_B2_03_FLEXPWM3_PWM1_B { 4084 pinmux = <0x400e80c4 11 0x400e8544 1 0x400e8308>; 4085 pin-pdrv; 4086 }; 4087 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_flexspi2_b_data03: IOMUXC_GPIO_EMC_B2_03_FLEXSPI2_B_DATA03 { 4088 pinmux = <0x400e80c4 4 0x0 0 0x400e8308>; 4089 pin-pdrv; 4090 }; 4091 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_gpio8_io13: IOMUXC_GPIO_EMC_B2_03_GPIO8_IO13 { 4092 pinmux = <0x400e80c4 10 0x0 0 0x400e8308>; 4093 pin-pdrv; 4094 }; 4095 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_gpio_mux2_io13: IOMUXC_GPIO_EMC_B2_03_GPIO_MUX2_IO13 { 4096 pinmux = <0x400e80c4 5 0x0 0 0x400e8308>; 4097 pin-pdrv; 4098 gpr = <0x400e40a0 0xd 0x0>; 4099 }; 4100 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_gpio_mux2_io13_cm7: IOMUXC_GPIO_EMC_B2_03_GPIO_MUX2_IO13_CM7 { 4101 pinmux = <0x400e80c4 5 0x0 0 0x400e8308>; 4102 pin-pdrv; 4103 gpr = <0x400e40a0 0xd 0x1>; 4104 }; 4105 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_lpspi1_sdi: IOMUXC_GPIO_EMC_B2_03_LPSPI1_SDI { 4106 pinmux = <0x400e80c4 8 0x400e85d4 0 0x400e8308>; 4107 pin-pdrv; 4108 }; 4109 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_semc_data19: IOMUXC_GPIO_EMC_B2_03_SEMC_DATA19 { 4110 pinmux = <0x400e80c4 0 0x0 0 0x400e8308>; 4111 pin-pdrv; 4112 }; 4113 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_usdhc2_vselect: IOMUXC_GPIO_EMC_B2_03_USDHC2_VSELECT { 4114 pinmux = <0x400e80c4 1 0x0 0 0x400e8308>; 4115 pin-pdrv; 4116 }; 4117 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_video_mux_csi_data22: IOMUXC_GPIO_EMC_B2_03_VIDEO_MUX_CSI_DATA22 { 4118 pinmux = <0x400e80c4 3 0x0 0 0x400e8308>; 4119 pin-pdrv; 4120 }; 4121 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_xbar1_xbar_in23: IOMUXC_GPIO_EMC_B2_03_XBAR1_XBAR_IN23 { 4122 pinmux = <0x400e80c4 6 0x400e86e4 0 0x400e8308>; 4123 pin-pdrv; 4124 gpr = <0x400e4050 0x13 0x0>; 4125 }; 4126 /omit-if-no-ref/ iomuxc_gpio_emc_b2_03_xbar1_xbar_inout23: IOMUXC_GPIO_EMC_B2_03_XBAR1_XBAR_INOUT23 { 4127 pinmux = <0x400e80c4 6 0x400e86e4 0 0x400e8308>; 4128 pin-pdrv; 4129 gpr = <0x400e4050 0x13 0x1>; 4130 }; 4131 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_enet_1g_tdata02: IOMUXC_GPIO_EMC_B2_04_ENET_1G_TDATA02 { 4132 pinmux = <0x400e80c8 7 0x0 0 0x400e830c>; 4133 pin-pdrv; 4134 }; 4135 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_flexpwm3_pwm2_a: IOMUXC_GPIO_EMC_B2_04_FLEXPWM3_PWM2_A { 4136 pinmux = <0x400e80c8 11 0x400e8538 1 0x400e830c>; 4137 pin-pdrv; 4138 }; 4139 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_flexspi2_b_data02: IOMUXC_GPIO_EMC_B2_04_FLEXSPI2_B_DATA02 { 4140 pinmux = <0x400e80c8 4 0x0 0 0x400e830c>; 4141 pin-pdrv; 4142 }; 4143 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_gpio8_io14: IOMUXC_GPIO_EMC_B2_04_GPIO8_IO14 { 4144 pinmux = <0x400e80c8 10 0x0 0 0x400e830c>; 4145 pin-pdrv; 4146 }; 4147 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_gpio_mux2_io14: IOMUXC_GPIO_EMC_B2_04_GPIO_MUX2_IO14 { 4148 pinmux = <0x400e80c8 5 0x0 0 0x400e830c>; 4149 pin-pdrv; 4150 gpr = <0x400e40a0 0xe 0x0>; 4151 }; 4152 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_gpio_mux2_io14_cm7: IOMUXC_GPIO_EMC_B2_04_GPIO_MUX2_IO14_CM7 { 4153 pinmux = <0x400e80c8 5 0x0 0 0x400e830c>; 4154 pin-pdrv; 4155 gpr = <0x400e40a0 0xe 0x1>; 4156 }; 4157 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_lpspi3_sck: IOMUXC_GPIO_EMC_B2_04_LPSPI3_SCK { 4158 pinmux = <0x400e80c8 8 0x400e8600 0 0x400e830c>; 4159 pin-pdrv; 4160 }; 4161 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_sai2_mclk: IOMUXC_GPIO_EMC_B2_04_SAI2_MCLK { 4162 pinmux = <0x400e80c8 2 0x0 0 0x400e830c>; 4163 pin-pdrv; 4164 }; 4165 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_semc_data20: IOMUXC_GPIO_EMC_B2_04_SEMC_DATA20 { 4166 pinmux = <0x400e80c8 0 0x0 0 0x400e830c>; 4167 pin-pdrv; 4168 }; 4169 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_usdhc2_reset_b: IOMUXC_GPIO_EMC_B2_04_USDHC2_RESET_B { 4170 pinmux = <0x400e80c8 1 0x0 0 0x400e830c>; 4171 pin-pdrv; 4172 }; 4173 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_video_mux_csi_data21: IOMUXC_GPIO_EMC_B2_04_VIDEO_MUX_CSI_DATA21 { 4174 pinmux = <0x400e80c8 3 0x0 0 0x400e830c>; 4175 pin-pdrv; 4176 }; 4177 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_xbar1_xbar_in24: IOMUXC_GPIO_EMC_B2_04_XBAR1_XBAR_IN24 { 4178 pinmux = <0x400e80c8 6 0x400e86e8 0 0x400e830c>; 4179 pin-pdrv; 4180 gpr = <0x400e4050 0x14 0x0>; 4181 }; 4182 /omit-if-no-ref/ iomuxc_gpio_emc_b2_04_xbar1_xbar_inout24: IOMUXC_GPIO_EMC_B2_04_XBAR1_XBAR_INOUT24 { 4183 pinmux = <0x400e80c8 6 0x400e86e8 0 0x400e830c>; 4184 pin-pdrv; 4185 gpr = <0x400e4050 0x14 0x1>; 4186 }; 4187 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_enet_1g_rx_clk: IOMUXC_GPIO_EMC_B2_05_ENET_1G_RX_CLK { 4188 pinmux = <0x400e80cc 7 0x400e84cc 0 0x400e8310>; 4189 pin-pdrv; 4190 }; 4191 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_flexpwm3_pwm2_b: IOMUXC_GPIO_EMC_B2_05_FLEXPWM3_PWM2_B { 4192 pinmux = <0x400e80cc 11 0x400e8548 1 0x400e8310>; 4193 pin-pdrv; 4194 }; 4195 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_flexspi2_b_data01: IOMUXC_GPIO_EMC_B2_05_FLEXSPI2_B_DATA01 { 4196 pinmux = <0x400e80cc 4 0x0 0 0x400e8310>; 4197 pin-pdrv; 4198 }; 4199 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_gpio8_io15: IOMUXC_GPIO_EMC_B2_05_GPIO8_IO15 { 4200 pinmux = <0x400e80cc 10 0x0 0 0x400e8310>; 4201 pin-pdrv; 4202 }; 4203 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_gpio_mux2_io15: IOMUXC_GPIO_EMC_B2_05_GPIO_MUX2_IO15 { 4204 pinmux = <0x400e80cc 5 0x0 0 0x400e8310>; 4205 pin-pdrv; 4206 gpr = <0x400e40a0 0xf 0x0>; 4207 }; 4208 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_gpio_mux2_io15_cm7: IOMUXC_GPIO_EMC_B2_05_GPIO_MUX2_IO15_CM7 { 4209 pinmux = <0x400e80cc 5 0x0 0 0x400e8310>; 4210 pin-pdrv; 4211 gpr = <0x400e40a0 0xf 0x1>; 4212 }; 4213 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_gpt3_clk: IOMUXC_GPIO_EMC_B2_05_GPT3_CLK { 4214 pinmux = <0x400e80cc 1 0x400e8598 0 0x400e8310>; 4215 pin-pdrv; 4216 }; 4217 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_lpspi3_pcs0: IOMUXC_GPIO_EMC_B2_05_LPSPI3_PCS0 { 4218 pinmux = <0x400e80cc 8 0x400e85f0 0 0x400e8310>; 4219 pin-pdrv; 4220 }; 4221 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_pit1_trigger00: IOMUXC_GPIO_EMC_B2_05_PIT1_TRIGGER00 { 4222 pinmux = <0x400e80cc 9 0x0 0 0x400e8310>; 4223 pin-pdrv; 4224 }; 4225 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_sai2_rx_sync: IOMUXC_GPIO_EMC_B2_05_SAI2_RX_SYNC { 4226 pinmux = <0x400e80cc 2 0x0 0 0x400e8310>; 4227 pin-pdrv; 4228 }; 4229 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_semc_data21: IOMUXC_GPIO_EMC_B2_05_SEMC_DATA21 { 4230 pinmux = <0x400e80cc 0 0x0 0 0x400e8310>; 4231 pin-pdrv; 4232 }; 4233 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_video_mux_csi_data20: IOMUXC_GPIO_EMC_B2_05_VIDEO_MUX_CSI_DATA20 { 4234 pinmux = <0x400e80cc 3 0x0 0 0x400e8310>; 4235 pin-pdrv; 4236 }; 4237 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_xbar1_xbar_in25: IOMUXC_GPIO_EMC_B2_05_XBAR1_XBAR_IN25 { 4238 pinmux = <0x400e80cc 6 0x400e86ec 0 0x400e8310>; 4239 pin-pdrv; 4240 gpr = <0x400e4050 0x15 0x0>; 4241 }; 4242 /omit-if-no-ref/ iomuxc_gpio_emc_b2_05_xbar1_xbar_inout25: IOMUXC_GPIO_EMC_B2_05_XBAR1_XBAR_INOUT25 { 4243 pinmux = <0x400e80cc 6 0x400e86ec 0 0x400e8310>; 4244 pin-pdrv; 4245 gpr = <0x400e4050 0x15 0x1>; 4246 }; 4247 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_enet_1g_tx_er: IOMUXC_GPIO_EMC_B2_06_ENET_1G_TX_ER { 4248 pinmux = <0x400e80d0 7 0x0 0 0x400e8314>; 4249 pin-pdrv; 4250 }; 4251 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_flexpwm3_pwm3_a: IOMUXC_GPIO_EMC_B2_06_FLEXPWM3_PWM3_A { 4252 pinmux = <0x400e80d0 11 0x400e853c 1 0x400e8314>; 4253 pin-pdrv; 4254 }; 4255 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_flexspi2_b_data00: IOMUXC_GPIO_EMC_B2_06_FLEXSPI2_B_DATA00 { 4256 pinmux = <0x400e80d0 4 0x0 0 0x400e8314>; 4257 pin-pdrv; 4258 }; 4259 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_gpio8_io16: IOMUXC_GPIO_EMC_B2_06_GPIO8_IO16 { 4260 pinmux = <0x400e80d0 10 0x0 0 0x400e8314>; 4261 pin-pdrv; 4262 }; 4263 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_gpio_mux2_io16: IOMUXC_GPIO_EMC_B2_06_GPIO_MUX2_IO16 { 4264 pinmux = <0x400e80d0 5 0x0 0 0x400e8314>; 4265 pin-pdrv; 4266 gpr = <0x400e40a4 0x0 0x0>; 4267 }; 4268 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_gpio_mux2_io16_cm7: IOMUXC_GPIO_EMC_B2_06_GPIO_MUX2_IO16_CM7 { 4269 pinmux = <0x400e80d0 5 0x0 0 0x400e8314>; 4270 pin-pdrv; 4271 gpr = <0x400e40a4 0x0 0x1>; 4272 }; 4273 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_gpt3_capture1: IOMUXC_GPIO_EMC_B2_06_GPT3_CAPTURE1 { 4274 pinmux = <0x400e80d0 1 0x400e8590 0 0x400e8314>; 4275 pin-pdrv; 4276 }; 4277 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_lpspi3_sdo: IOMUXC_GPIO_EMC_B2_06_LPSPI3_SDO { 4278 pinmux = <0x400e80d0 8 0x400e8608 0 0x400e8314>; 4279 pin-pdrv; 4280 }; 4281 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_pit1_trigger01: IOMUXC_GPIO_EMC_B2_06_PIT1_TRIGGER01 { 4282 pinmux = <0x400e80d0 9 0x0 0 0x400e8314>; 4283 pin-pdrv; 4284 }; 4285 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_sai2_rx_bclk: IOMUXC_GPIO_EMC_B2_06_SAI2_RX_BCLK { 4286 pinmux = <0x400e80d0 2 0x0 0 0x400e8314>; 4287 pin-pdrv; 4288 }; 4289 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_semc_data22: IOMUXC_GPIO_EMC_B2_06_SEMC_DATA22 { 4290 pinmux = <0x400e80d0 0 0x0 0 0x400e8314>; 4291 pin-pdrv; 4292 }; 4293 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_video_mux_csi_data19: IOMUXC_GPIO_EMC_B2_06_VIDEO_MUX_CSI_DATA19 { 4294 pinmux = <0x400e80d0 3 0x0 0 0x400e8314>; 4295 pin-pdrv; 4296 }; 4297 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_xbar1_xbar_in26: IOMUXC_GPIO_EMC_B2_06_XBAR1_XBAR_IN26 { 4298 pinmux = <0x400e80d0 6 0x400e86f0 0 0x400e8314>; 4299 pin-pdrv; 4300 gpr = <0x400e4050 0x16 0x0>; 4301 }; 4302 /omit-if-no-ref/ iomuxc_gpio_emc_b2_06_xbar1_xbar_inout26: IOMUXC_GPIO_EMC_B2_06_XBAR1_XBAR_INOUT26 { 4303 pinmux = <0x400e80d0 6 0x400e86f0 0 0x400e8314>; 4304 pin-pdrv; 4305 gpr = <0x400e4050 0x16 0x1>; 4306 }; 4307 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_enet_1g_rdata03: IOMUXC_GPIO_EMC_B2_07_ENET_1G_RDATA03 { 4308 pinmux = <0x400e80d4 7 0x400e84dc 0 0x400e8318>; 4309 pin-pdrv; 4310 }; 4311 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_flexpwm3_pwm3_b: IOMUXC_GPIO_EMC_B2_07_FLEXPWM3_PWM3_B { 4312 pinmux = <0x400e80d4 11 0x400e854c 1 0x400e8318>; 4313 pin-pdrv; 4314 }; 4315 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_flexspi2_b_dqs: IOMUXC_GPIO_EMC_B2_07_FLEXSPI2_B_DQS { 4316 pinmux = <0x400e80d4 4 0x0 0 0x400e8318>; 4317 pin-pdrv; 4318 }; 4319 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_gpio8_io17: IOMUXC_GPIO_EMC_B2_07_GPIO8_IO17 { 4320 pinmux = <0x400e80d4 10 0x0 0 0x400e8318>; 4321 pin-pdrv; 4322 }; 4323 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_gpio_mux2_io17: IOMUXC_GPIO_EMC_B2_07_GPIO_MUX2_IO17 { 4324 pinmux = <0x400e80d4 5 0x0 0 0x400e8318>; 4325 pin-pdrv; 4326 gpr = <0x400e40a4 0x1 0x0>; 4327 }; 4328 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_gpio_mux2_io17_cm7: IOMUXC_GPIO_EMC_B2_07_GPIO_MUX2_IO17_CM7 { 4329 pinmux = <0x400e80d4 5 0x0 0 0x400e8318>; 4330 pin-pdrv; 4331 gpr = <0x400e40a4 0x1 0x1>; 4332 }; 4333 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_gpt3_capture2: IOMUXC_GPIO_EMC_B2_07_GPT3_CAPTURE2 { 4334 pinmux = <0x400e80d4 1 0x400e8594 0 0x400e8318>; 4335 pin-pdrv; 4336 }; 4337 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_lpspi3_sdi: IOMUXC_GPIO_EMC_B2_07_LPSPI3_SDI { 4338 pinmux = <0x400e80d4 8 0x400e8604 0 0x400e8318>; 4339 pin-pdrv; 4340 }; 4341 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_pit1_trigger02: IOMUXC_GPIO_EMC_B2_07_PIT1_TRIGGER02 { 4342 pinmux = <0x400e80d4 9 0x0 0 0x400e8318>; 4343 pin-pdrv; 4344 }; 4345 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_sai2_rx_data: IOMUXC_GPIO_EMC_B2_07_SAI2_RX_DATA { 4346 pinmux = <0x400e80d4 2 0x0 0 0x400e8318>; 4347 pin-pdrv; 4348 }; 4349 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_semc_data23: IOMUXC_GPIO_EMC_B2_07_SEMC_DATA23 { 4350 pinmux = <0x400e80d4 0 0x0 0 0x400e8318>; 4351 pin-pdrv; 4352 }; 4353 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_video_mux_csi_data18: IOMUXC_GPIO_EMC_B2_07_VIDEO_MUX_CSI_DATA18 { 4354 pinmux = <0x400e80d4 3 0x0 0 0x400e8318>; 4355 pin-pdrv; 4356 }; 4357 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_xbar1_xbar_in27: IOMUXC_GPIO_EMC_B2_07_XBAR1_XBAR_IN27 { 4358 pinmux = <0x400e80d4 6 0x400e86f4 0 0x400e8318>; 4359 pin-pdrv; 4360 gpr = <0x400e4050 0x17 0x0>; 4361 }; 4362 /omit-if-no-ref/ iomuxc_gpio_emc_b2_07_xbar1_xbar_inout27: IOMUXC_GPIO_EMC_B2_07_XBAR1_XBAR_INOUT27 { 4363 pinmux = <0x400e80d4 6 0x400e86f4 0 0x400e8318>; 4364 pin-pdrv; 4365 gpr = <0x400e4050 0x17 0x1>; 4366 }; 4367 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_enet_1g_rdata02: IOMUXC_GPIO_EMC_B2_08_ENET_1G_RDATA02 { 4368 pinmux = <0x400e80d8 7 0x400e84d8 0 0x400e831c>; 4369 pin-pdrv; 4370 }; 4371 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_flexspi2_b_ss0_b: IOMUXC_GPIO_EMC_B2_08_FLEXSPI2_B_SS0_B { 4372 pinmux = <0x400e80d8 4 0x0 0 0x400e831c>; 4373 pin-pdrv; 4374 }; 4375 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_gpio8_io18: IOMUXC_GPIO_EMC_B2_08_GPIO8_IO18 { 4376 pinmux = <0x400e80d8 10 0x0 0 0x400e831c>; 4377 pin-pdrv; 4378 }; 4379 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_gpio_mux2_io18: IOMUXC_GPIO_EMC_B2_08_GPIO_MUX2_IO18 { 4380 pinmux = <0x400e80d8 5 0x0 0 0x400e831c>; 4381 pin-pdrv; 4382 gpr = <0x400e40a4 0x2 0x0>; 4383 }; 4384 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_gpio_mux2_io18_cm7: IOMUXC_GPIO_EMC_B2_08_GPIO_MUX2_IO18_CM7 { 4385 pinmux = <0x400e80d8 5 0x0 0 0x400e831c>; 4386 pin-pdrv; 4387 gpr = <0x400e40a4 0x2 0x1>; 4388 }; 4389 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_gpt3_compare1: IOMUXC_GPIO_EMC_B2_08_GPT3_COMPARE1 { 4390 pinmux = <0x400e80d8 1 0x0 0 0x400e831c>; 4391 pin-pdrv; 4392 }; 4393 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_lpspi3_pcs1: IOMUXC_GPIO_EMC_B2_08_LPSPI3_PCS1 { 4394 pinmux = <0x400e80d8 8 0x400e85f4 0 0x400e831c>; 4395 pin-pdrv; 4396 }; 4397 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_pit1_trigger03: IOMUXC_GPIO_EMC_B2_08_PIT1_TRIGGER03 { 4398 pinmux = <0x400e80d8 9 0x0 0 0x400e831c>; 4399 pin-pdrv; 4400 }; 4401 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_sai2_tx_data: IOMUXC_GPIO_EMC_B2_08_SAI2_TX_DATA { 4402 pinmux = <0x400e80d8 2 0x0 0 0x400e831c>; 4403 pin-pdrv; 4404 }; 4405 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_semc_dm02: IOMUXC_GPIO_EMC_B2_08_SEMC_DM02 { 4406 pinmux = <0x400e80d8 0 0x0 0 0x400e831c>; 4407 pin-pdrv; 4408 }; 4409 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_video_mux_csi_data17: IOMUXC_GPIO_EMC_B2_08_VIDEO_MUX_CSI_DATA17 { 4410 pinmux = <0x400e80d8 3 0x0 0 0x400e831c>; 4411 pin-pdrv; 4412 }; 4413 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_xbar1_xbar_in28: IOMUXC_GPIO_EMC_B2_08_XBAR1_XBAR_IN28 { 4414 pinmux = <0x400e80d8 6 0x400e86f8 0 0x400e831c>; 4415 pin-pdrv; 4416 gpr = <0x400e4050 0x18 0x0>; 4417 }; 4418 /omit-if-no-ref/ iomuxc_gpio_emc_b2_08_xbar1_xbar_inout28: IOMUXC_GPIO_EMC_B2_08_XBAR1_XBAR_INOUT28 { 4419 pinmux = <0x400e80d8 6 0x400e86f8 0 0x400e831c>; 4420 pin-pdrv; 4421 gpr = <0x400e4050 0x18 0x1>; 4422 }; 4423 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_enet_1g_crs: IOMUXC_GPIO_EMC_B2_09_ENET_1G_CRS { 4424 pinmux = <0x400e80dc 7 0x0 0 0x400e8320>; 4425 pin-pdrv; 4426 }; 4427 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_flexspi2_b_sclk: IOMUXC_GPIO_EMC_B2_09_FLEXSPI2_B_SCLK { 4428 pinmux = <0x400e80dc 4 0x0 0 0x400e8320>; 4429 pin-pdrv; 4430 }; 4431 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_gpio8_io19: IOMUXC_GPIO_EMC_B2_09_GPIO8_IO19 { 4432 pinmux = <0x400e80dc 10 0x0 0 0x400e8320>; 4433 pin-pdrv; 4434 }; 4435 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_gpio_mux2_io19: IOMUXC_GPIO_EMC_B2_09_GPIO_MUX2_IO19 { 4436 pinmux = <0x400e80dc 5 0x0 0 0x400e8320>; 4437 pin-pdrv; 4438 gpr = <0x400e40a4 0x3 0x0>; 4439 }; 4440 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_gpio_mux2_io19_cm7: IOMUXC_GPIO_EMC_B2_09_GPIO_MUX2_IO19_CM7 { 4441 pinmux = <0x400e80dc 5 0x0 0 0x400e8320>; 4442 pin-pdrv; 4443 gpr = <0x400e40a4 0x3 0x1>; 4444 }; 4445 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_gpt3_compare2: IOMUXC_GPIO_EMC_B2_09_GPT3_COMPARE2 { 4446 pinmux = <0x400e80dc 1 0x0 0 0x400e8320>; 4447 pin-pdrv; 4448 }; 4449 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_lpspi3_pcs2: IOMUXC_GPIO_EMC_B2_09_LPSPI3_PCS2 { 4450 pinmux = <0x400e80dc 8 0x400e85f8 0 0x400e8320>; 4451 pin-pdrv; 4452 }; 4453 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_qtimer1_timer0: IOMUXC_GPIO_EMC_B2_09_QTIMER1_TIMER0 { 4454 pinmux = <0x400e80dc 9 0x400e863c 1 0x400e8320>; 4455 pin-pdrv; 4456 gpr = <0x400e4030 0x8 0x0>; 4457 }; 4458 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_sai2_tx_bclk: IOMUXC_GPIO_EMC_B2_09_SAI2_TX_BCLK { 4459 pinmux = <0x400e80dc 2 0x0 0 0x400e8320>; 4460 pin-pdrv; 4461 }; 4462 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_semc_data24: IOMUXC_GPIO_EMC_B2_09_SEMC_DATA24 { 4463 pinmux = <0x400e80dc 0 0x0 0 0x400e8320>; 4464 pin-pdrv; 4465 }; 4466 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_video_mux_csi_data16: IOMUXC_GPIO_EMC_B2_09_VIDEO_MUX_CSI_DATA16 { 4467 pinmux = <0x400e80dc 3 0x0 0 0x400e8320>; 4468 pin-pdrv; 4469 }; 4470 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_xbar1_xbar_in29: IOMUXC_GPIO_EMC_B2_09_XBAR1_XBAR_IN29 { 4471 pinmux = <0x400e80dc 6 0x400e86fc 0 0x400e8320>; 4472 pin-pdrv; 4473 gpr = <0x400e4050 0x19 0x0>; 4474 }; 4475 /omit-if-no-ref/ iomuxc_gpio_emc_b2_09_xbar1_xbar_inout29: IOMUXC_GPIO_EMC_B2_09_XBAR1_XBAR_INOUT29 { 4476 pinmux = <0x400e80dc 6 0x400e86fc 0 0x400e8320>; 4477 pin-pdrv; 4478 gpr = <0x400e4050 0x19 0x1>; 4479 }; 4480 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_enet_1g_col: IOMUXC_GPIO_EMC_B2_10_ENET_1G_COL { 4481 pinmux = <0x400e80e0 7 0x0 0 0x400e8324>; 4482 pin-pdrv; 4483 }; 4484 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_flexspi2_a_sclk: IOMUXC_GPIO_EMC_B2_10_FLEXSPI2_A_SCLK { 4485 pinmux = <0x400e80e0 4 0x400e858c 0 0x400e8324>; 4486 pin-pdrv; 4487 }; 4488 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_gpio8_io20: IOMUXC_GPIO_EMC_B2_10_GPIO8_IO20 { 4489 pinmux = <0x400e80e0 10 0x0 0 0x400e8324>; 4490 pin-pdrv; 4491 }; 4492 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_gpio_mux2_io20: IOMUXC_GPIO_EMC_B2_10_GPIO_MUX2_IO20 { 4493 pinmux = <0x400e80e0 5 0x0 0 0x400e8324>; 4494 pin-pdrv; 4495 gpr = <0x400e40a4 0x4 0x0>; 4496 }; 4497 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_gpio_mux2_io20_cm7: IOMUXC_GPIO_EMC_B2_10_GPIO_MUX2_IO20_CM7 { 4498 pinmux = <0x400e80e0 5 0x0 0 0x400e8324>; 4499 pin-pdrv; 4500 gpr = <0x400e40a4 0x4 0x1>; 4501 }; 4502 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_gpt3_compare3: IOMUXC_GPIO_EMC_B2_10_GPT3_COMPARE3 { 4503 pinmux = <0x400e80e0 1 0x0 0 0x400e8324>; 4504 pin-pdrv; 4505 }; 4506 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_lpspi3_pcs3: IOMUXC_GPIO_EMC_B2_10_LPSPI3_PCS3 { 4507 pinmux = <0x400e80e0 8 0x400e85fc 0 0x400e8324>; 4508 pin-pdrv; 4509 }; 4510 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_qtimer1_timer1: IOMUXC_GPIO_EMC_B2_10_QTIMER1_TIMER1 { 4511 pinmux = <0x400e80e0 9 0x400e8640 1 0x400e8324>; 4512 pin-pdrv; 4513 gpr = <0x400e4030 0x9 0x0>; 4514 }; 4515 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_sai2_tx_sync: IOMUXC_GPIO_EMC_B2_10_SAI2_TX_SYNC { 4516 pinmux = <0x400e80e0 2 0x0 0 0x400e8324>; 4517 pin-pdrv; 4518 }; 4519 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_semc_data25: IOMUXC_GPIO_EMC_B2_10_SEMC_DATA25 { 4520 pinmux = <0x400e80e0 0 0x0 0 0x400e8324>; 4521 pin-pdrv; 4522 }; 4523 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_video_mux_csi_field: IOMUXC_GPIO_EMC_B2_10_VIDEO_MUX_CSI_FIELD { 4524 pinmux = <0x400e80e0 3 0x0 0 0x400e8324>; 4525 pin-pdrv; 4526 }; 4527 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_xbar1_xbar_in30: IOMUXC_GPIO_EMC_B2_10_XBAR1_XBAR_IN30 { 4528 pinmux = <0x400e80e0 6 0x400e8700 0 0x400e8324>; 4529 pin-pdrv; 4530 gpr = <0x400e4050 0x1a 0x0>; 4531 }; 4532 /omit-if-no-ref/ iomuxc_gpio_emc_b2_10_xbar1_xbar_inout30: IOMUXC_GPIO_EMC_B2_10_XBAR1_XBAR_INOUT30 { 4533 pinmux = <0x400e80e0 6 0x400e8700 0 0x400e8324>; 4534 pin-pdrv; 4535 gpr = <0x400e4050 0x1a 0x1>; 4536 }; 4537 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_enet_1g_tdata00: IOMUXC_GPIO_EMC_B2_11_ENET_1G_TDATA00 { 4538 pinmux = <0x400e80e4 2 0x0 0 0x400e8328>; 4539 pin-pdrv; 4540 }; 4541 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_flexspi2_a_ss0_b: IOMUXC_GPIO_EMC_B2_11_FLEXSPI2_A_SS0_B { 4542 pinmux = <0x400e80e4 4 0x0 0 0x400e8328>; 4543 pin-pdrv; 4544 }; 4545 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_gpio8_io21: IOMUXC_GPIO_EMC_B2_11_GPIO8_IO21 { 4546 pinmux = <0x400e80e4 10 0x0 0 0x400e8328>; 4547 pin-pdrv; 4548 }; 4549 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_gpio_mux2_io21: IOMUXC_GPIO_EMC_B2_11_GPIO_MUX2_IO21 { 4550 pinmux = <0x400e80e4 5 0x0 0 0x400e8328>; 4551 pin-pdrv; 4552 gpr = <0x400e40a4 0x5 0x0>; 4553 }; 4554 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_gpio_mux2_io21_cm7: IOMUXC_GPIO_EMC_B2_11_GPIO_MUX2_IO21_CM7 { 4555 pinmux = <0x400e80e4 5 0x0 0 0x400e8328>; 4556 pin-pdrv; 4557 gpr = <0x400e40a4 0x5 0x1>; 4558 }; 4559 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_qtimer1_timer2: IOMUXC_GPIO_EMC_B2_11_QTIMER1_TIMER2 { 4560 pinmux = <0x400e80e4 9 0x400e8644 0 0x400e8328>; 4561 pin-pdrv; 4562 gpr = <0x400e4030 0xa 0x0>; 4563 }; 4564 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_sai3_rx_sync: IOMUXC_GPIO_EMC_B2_11_SAI3_RX_SYNC { 4565 pinmux = <0x400e80e4 3 0x0 0 0x400e8328>; 4566 pin-pdrv; 4567 }; 4568 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_semc_data26: IOMUXC_GPIO_EMC_B2_11_SEMC_DATA26 { 4569 pinmux = <0x400e80e4 0 0x0 0 0x400e8328>; 4570 pin-pdrv; 4571 }; 4572 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_sim1_trxd: IOMUXC_GPIO_EMC_B2_11_SIM1_TRXD { 4573 pinmux = <0x400e80e4 8 0x400e869c 0 0x400e8328>; 4574 pin-pdrv; 4575 }; 4576 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_spdif_in: IOMUXC_GPIO_EMC_B2_11_SPDIF_IN { 4577 pinmux = <0x400e80e4 1 0x400e86b4 0 0x400e8328>; 4578 pin-pdrv; 4579 }; 4580 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_xbar1_xbar_in31: IOMUXC_GPIO_EMC_B2_11_XBAR1_XBAR_IN31 { 4581 pinmux = <0x400e80e4 6 0x400e8704 0 0x400e8328>; 4582 pin-pdrv; 4583 gpr = <0x400e4050 0x1b 0x0>; 4584 }; 4585 /omit-if-no-ref/ iomuxc_gpio_emc_b2_11_xbar1_xbar_inout31: IOMUXC_GPIO_EMC_B2_11_XBAR1_XBAR_INOUT31 { 4586 pinmux = <0x400e80e4 6 0x400e8704 0 0x400e8328>; 4587 pin-pdrv; 4588 gpr = <0x400e4050 0x1b 0x1>; 4589 }; 4590 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_enet_1g_tdata01: IOMUXC_GPIO_EMC_B2_12_ENET_1G_TDATA01 { 4591 pinmux = <0x400e80e8 2 0x0 0 0x400e832c>; 4592 pin-pdrv; 4593 }; 4594 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_flexspi2_a_dqs: IOMUXC_GPIO_EMC_B2_12_FLEXSPI2_A_DQS { 4595 pinmux = <0x400e80e8 4 0x0 0 0x400e832c>; 4596 pin-pdrv; 4597 }; 4598 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_gpio8_io22: IOMUXC_GPIO_EMC_B2_12_GPIO8_IO22 { 4599 pinmux = <0x400e80e8 10 0x0 0 0x400e832c>; 4600 pin-pdrv; 4601 }; 4602 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_gpio_mux2_io22: IOMUXC_GPIO_EMC_B2_12_GPIO_MUX2_IO22 { 4603 pinmux = <0x400e80e8 5 0x0 0 0x400e832c>; 4604 pin-pdrv; 4605 gpr = <0x400e40a4 0x6 0x0>; 4606 }; 4607 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_gpio_mux2_io22_cm7: IOMUXC_GPIO_EMC_B2_12_GPIO_MUX2_IO22_CM7 { 4608 pinmux = <0x400e80e8 5 0x0 0 0x400e832c>; 4609 pin-pdrv; 4610 gpr = <0x400e40a4 0x6 0x1>; 4611 }; 4612 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_qtimer1_timer3: IOMUXC_GPIO_EMC_B2_12_QTIMER1_TIMER3 { 4613 pinmux = <0x400e80e8 9 0x0 0 0x400e832c>; 4614 pin-pdrv; 4615 gpr = <0x400e4030 0xb 0x0>; 4616 }; 4617 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_sai3_rx_bclk: IOMUXC_GPIO_EMC_B2_12_SAI3_RX_BCLK { 4618 pinmux = <0x400e80e8 3 0x0 0 0x400e832c>; 4619 pin-pdrv; 4620 }; 4621 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_semc_data27: IOMUXC_GPIO_EMC_B2_12_SEMC_DATA27 { 4622 pinmux = <0x400e80e8 0 0x0 0 0x400e832c>; 4623 pin-pdrv; 4624 }; 4625 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_sim1_clk: IOMUXC_GPIO_EMC_B2_12_SIM1_CLK { 4626 pinmux = <0x400e80e8 8 0x0 0 0x400e832c>; 4627 pin-pdrv; 4628 }; 4629 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_spdif_out: IOMUXC_GPIO_EMC_B2_12_SPDIF_OUT { 4630 pinmux = <0x400e80e8 1 0x0 0 0x400e832c>; 4631 pin-pdrv; 4632 }; 4633 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_xbar1_xbar_in32: IOMUXC_GPIO_EMC_B2_12_XBAR1_XBAR_IN32 { 4634 pinmux = <0x400e80e8 6 0x400e8708 0 0x400e832c>; 4635 pin-pdrv; 4636 gpr = <0x400e4054 0x0 0x0>; 4637 }; 4638 /omit-if-no-ref/ iomuxc_gpio_emc_b2_12_xbar1_xbar_inout32: IOMUXC_GPIO_EMC_B2_12_XBAR1_XBAR_INOUT32 { 4639 pinmux = <0x400e80e8 6 0x400e8708 0 0x400e832c>; 4640 pin-pdrv; 4641 gpr = <0x400e4054 0x0 0x1>; 4642 }; 4643 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_enet_1g_tx_en: IOMUXC_GPIO_EMC_B2_13_ENET_1G_TX_EN { 4644 pinmux = <0x400e80ec 2 0x0 0 0x400e8330>; 4645 pin-pdrv; 4646 }; 4647 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_flexspi2_a_data00: IOMUXC_GPIO_EMC_B2_13_FLEXSPI2_A_DATA00 { 4648 pinmux = <0x400e80ec 4 0x400e857c 0 0x400e8330>; 4649 pin-pdrv; 4650 }; 4651 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_gpio8_io23: IOMUXC_GPIO_EMC_B2_13_GPIO8_IO23 { 4652 pinmux = <0x400e80ec 10 0x0 0 0x400e8330>; 4653 pin-pdrv; 4654 }; 4655 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_gpio_mux2_io23: IOMUXC_GPIO_EMC_B2_13_GPIO_MUX2_IO23 { 4656 pinmux = <0x400e80ec 5 0x0 0 0x400e8330>; 4657 pin-pdrv; 4658 gpr = <0x400e40a4 0x7 0x0>; 4659 }; 4660 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_gpio_mux2_io23_cm7: IOMUXC_GPIO_EMC_B2_13_GPIO_MUX2_IO23_CM7 { 4661 pinmux = <0x400e80ec 5 0x0 0 0x400e8330>; 4662 pin-pdrv; 4663 gpr = <0x400e40a4 0x7 0x1>; 4664 }; 4665 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_qtimer2_timer0: IOMUXC_GPIO_EMC_B2_13_QTIMER2_TIMER0 { 4666 pinmux = <0x400e80ec 9 0x400e8648 1 0x400e8330>; 4667 pin-pdrv; 4668 gpr = <0x400e4034 0x8 0x0>; 4669 }; 4670 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_sai3_rx_data: IOMUXC_GPIO_EMC_B2_13_SAI3_RX_DATA { 4671 pinmux = <0x400e80ec 3 0x0 0 0x400e8330>; 4672 pin-pdrv; 4673 }; 4674 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_semc_data28: IOMUXC_GPIO_EMC_B2_13_SEMC_DATA28 { 4675 pinmux = <0x400e80ec 0 0x0 0 0x400e8330>; 4676 pin-pdrv; 4677 }; 4678 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_sim1_rst_b: IOMUXC_GPIO_EMC_B2_13_SIM1_RST_B { 4679 pinmux = <0x400e80ec 8 0x0 0 0x400e8330>; 4680 pin-pdrv; 4681 }; 4682 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_xbar1_xbar_in33: IOMUXC_GPIO_EMC_B2_13_XBAR1_XBAR_IN33 { 4683 pinmux = <0x400e80ec 6 0x400e870c 0 0x400e8330>; 4684 pin-pdrv; 4685 gpr = <0x400e4054 0x1 0x0>; 4686 }; 4687 /omit-if-no-ref/ iomuxc_gpio_emc_b2_13_xbar1_xbar_inout33: IOMUXC_GPIO_EMC_B2_13_XBAR1_XBAR_INOUT33 { 4688 pinmux = <0x400e80ec 6 0x400e870c 0 0x400e8330>; 4689 pin-pdrv; 4690 gpr = <0x400e4054 0x1 0x1>; 4691 }; 4692 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_enet_1g_tx_clk_io: IOMUXC_GPIO_EMC_B2_14_ENET_1G_TX_CLK_IO { 4693 pinmux = <0x400e80f0 2 0x400e84e8 0 0x400e8334>; 4694 pin-pdrv; 4695 }; 4696 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_flexspi2_a_data01: IOMUXC_GPIO_EMC_B2_14_FLEXSPI2_A_DATA01 { 4697 pinmux = <0x400e80f0 4 0x400e8580 0 0x400e8334>; 4698 pin-pdrv; 4699 }; 4700 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_gpio8_io24: IOMUXC_GPIO_EMC_B2_14_GPIO8_IO24 { 4701 pinmux = <0x400e80f0 10 0x0 0 0x400e8334>; 4702 pin-pdrv; 4703 }; 4704 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_gpio_mux2_io24: IOMUXC_GPIO_EMC_B2_14_GPIO_MUX2_IO24 { 4705 pinmux = <0x400e80f0 5 0x0 0 0x400e8334>; 4706 pin-pdrv; 4707 gpr = <0x400e40a4 0x8 0x0>; 4708 }; 4709 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_gpio_mux2_io24_cm7: IOMUXC_GPIO_EMC_B2_14_GPIO_MUX2_IO24_CM7 { 4710 pinmux = <0x400e80f0 5 0x0 0 0x400e8334>; 4711 pin-pdrv; 4712 gpr = <0x400e40a4 0x8 0x1>; 4713 }; 4714 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_qtimer2_timer1: IOMUXC_GPIO_EMC_B2_14_QTIMER2_TIMER1 { 4715 pinmux = <0x400e80f0 9 0x400e864c 1 0x400e8334>; 4716 pin-pdrv; 4717 gpr = <0x400e4034 0x9 0x0>; 4718 }; 4719 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_sai3_tx_data: IOMUXC_GPIO_EMC_B2_14_SAI3_TX_DATA { 4720 pinmux = <0x400e80f0 3 0x0 0 0x400e8334>; 4721 pin-pdrv; 4722 }; 4723 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_semc_data29: IOMUXC_GPIO_EMC_B2_14_SEMC_DATA29 { 4724 pinmux = <0x400e80f0 0 0x0 0 0x400e8334>; 4725 pin-pdrv; 4726 }; 4727 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_sim1_sven: IOMUXC_GPIO_EMC_B2_14_SIM1_SVEN { 4728 pinmux = <0x400e80f0 8 0x0 0 0x400e8334>; 4729 pin-pdrv; 4730 }; 4731 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_xbar1_xbar_in34: IOMUXC_GPIO_EMC_B2_14_XBAR1_XBAR_IN34 { 4732 pinmux = <0x400e80f0 6 0x400e8710 0 0x400e8334>; 4733 pin-pdrv; 4734 gpr = <0x400e4054 0x2 0x0>; 4735 }; 4736 /omit-if-no-ref/ iomuxc_gpio_emc_b2_14_xbar1_xbar_inout34: IOMUXC_GPIO_EMC_B2_14_XBAR1_XBAR_INOUT34 { 4737 pinmux = <0x400e80f0 6 0x400e8710 0 0x400e8334>; 4738 pin-pdrv; 4739 gpr = <0x400e4054 0x2 0x1>; 4740 }; 4741 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_enet_1g_rdata00: IOMUXC_GPIO_EMC_B2_15_ENET_1G_RDATA00 { 4742 pinmux = <0x400e80f4 2 0x400e84d0 0 0x400e8338>; 4743 pin-pdrv; 4744 }; 4745 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_flexspi2_a_data02: IOMUXC_GPIO_EMC_B2_15_FLEXSPI2_A_DATA02 { 4746 pinmux = <0x400e80f4 4 0x400e8584 0 0x400e8338>; 4747 pin-pdrv; 4748 }; 4749 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_gpio8_io25: IOMUXC_GPIO_EMC_B2_15_GPIO8_IO25 { 4750 pinmux = <0x400e80f4 10 0x0 0 0x400e8338>; 4751 pin-pdrv; 4752 }; 4753 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_gpio_mux2_io25: IOMUXC_GPIO_EMC_B2_15_GPIO_MUX2_IO25 { 4754 pinmux = <0x400e80f4 5 0x0 0 0x400e8338>; 4755 pin-pdrv; 4756 gpr = <0x400e40a4 0x9 0x0>; 4757 }; 4758 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_gpio_mux2_io25_cm7: IOMUXC_GPIO_EMC_B2_15_GPIO_MUX2_IO25_CM7 { 4759 pinmux = <0x400e80f4 5 0x0 0 0x400e8338>; 4760 pin-pdrv; 4761 gpr = <0x400e40a4 0x9 0x1>; 4762 }; 4763 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_qtimer2_timer2: IOMUXC_GPIO_EMC_B2_15_QTIMER2_TIMER2 { 4764 pinmux = <0x400e80f4 9 0x400e8650 0 0x400e8338>; 4765 pin-pdrv; 4766 gpr = <0x400e4034 0xa 0x0>; 4767 }; 4768 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_sai3_tx_bclk: IOMUXC_GPIO_EMC_B2_15_SAI3_TX_BCLK { 4769 pinmux = <0x400e80f4 3 0x0 0 0x400e8338>; 4770 pin-pdrv; 4771 }; 4772 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_semc_data30: IOMUXC_GPIO_EMC_B2_15_SEMC_DATA30 { 4773 pinmux = <0x400e80f4 0 0x0 0 0x400e8338>; 4774 pin-pdrv; 4775 }; 4776 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_sim1_pd: IOMUXC_GPIO_EMC_B2_15_SIM1_PD { 4777 pinmux = <0x400e80f4 8 0x400e86a0 0 0x400e8338>; 4778 pin-pdrv; 4779 }; 4780 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_xbar1_xbar_in35: IOMUXC_GPIO_EMC_B2_15_XBAR1_XBAR_IN35 { 4781 pinmux = <0x400e80f4 6 0x400e8714 0 0x400e8338>; 4782 pin-pdrv; 4783 gpr = <0x400e4054 0x3 0x0>; 4784 }; 4785 /omit-if-no-ref/ iomuxc_gpio_emc_b2_15_xbar1_xbar_inout35: IOMUXC_GPIO_EMC_B2_15_XBAR1_XBAR_INOUT35 { 4786 pinmux = <0x400e80f4 6 0x400e8714 0 0x400e8338>; 4787 pin-pdrv; 4788 gpr = <0x400e4054 0x3 0x1>; 4789 }; 4790 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_enet_1g_rdata01: IOMUXC_GPIO_EMC_B2_16_ENET_1G_RDATA01 { 4791 pinmux = <0x400e80f8 2 0x400e84d4 0 0x400e833c>; 4792 pin-pdrv; 4793 }; 4794 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_flexspi2_a_data03: IOMUXC_GPIO_EMC_B2_16_FLEXSPI2_A_DATA03 { 4795 pinmux = <0x400e80f8 4 0x400e8588 0 0x400e833c>; 4796 pin-pdrv; 4797 }; 4798 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_gpio8_io26: IOMUXC_GPIO_EMC_B2_16_GPIO8_IO26 { 4799 pinmux = <0x400e80f8 10 0x0 0 0x400e833c>; 4800 pin-pdrv; 4801 }; 4802 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_gpio_mux2_io26: IOMUXC_GPIO_EMC_B2_16_GPIO_MUX2_IO26 { 4803 pinmux = <0x400e80f8 5 0x0 0 0x400e833c>; 4804 pin-pdrv; 4805 gpr = <0x400e40a4 0xa 0x0>; 4806 }; 4807 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_gpio_mux2_io26_cm7: IOMUXC_GPIO_EMC_B2_16_GPIO_MUX2_IO26_CM7 { 4808 pinmux = <0x400e80f8 5 0x0 0 0x400e833c>; 4809 pin-pdrv; 4810 gpr = <0x400e40a4 0xa 0x1>; 4811 }; 4812 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_qtimer2_timer3: IOMUXC_GPIO_EMC_B2_16_QTIMER2_TIMER3 { 4813 pinmux = <0x400e80f8 9 0x0 0 0x400e833c>; 4814 pin-pdrv; 4815 gpr = <0x400e4034 0xb 0x0>; 4816 }; 4817 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_sai3_tx_sync: IOMUXC_GPIO_EMC_B2_16_SAI3_TX_SYNC { 4818 pinmux = <0x400e80f8 3 0x0 0 0x400e833c>; 4819 pin-pdrv; 4820 }; 4821 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_semc_data31: IOMUXC_GPIO_EMC_B2_16_SEMC_DATA31 { 4822 pinmux = <0x400e80f8 0 0x0 0 0x400e833c>; 4823 pin-pdrv; 4824 }; 4825 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_sim1_power_fail: IOMUXC_GPIO_EMC_B2_16_SIM1_POWER_FAIL { 4826 pinmux = <0x400e80f8 8 0x400e86a4 0 0x400e833c>; 4827 pin-pdrv; 4828 }; 4829 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_xbar1_xbar_in14: IOMUXC_GPIO_EMC_B2_16_XBAR1_XBAR_IN14 { 4830 pinmux = <0x400e80f8 1 0x0 0 0x400e833c>; 4831 pin-pdrv; 4832 gpr = <0x400e4050 0xa 0x0>; 4833 }; 4834 /omit-if-no-ref/ iomuxc_gpio_emc_b2_16_xbar1_xbar_inout14: IOMUXC_GPIO_EMC_B2_16_XBAR1_XBAR_INOUT14 { 4835 pinmux = <0x400e80f8 1 0x0 0 0x400e833c>; 4836 pin-pdrv; 4837 gpr = <0x400e4050 0xa 0x1>; 4838 }; 4839 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_enet_1g_rx_en: IOMUXC_GPIO_EMC_B2_17_ENET_1G_RX_EN { 4840 pinmux = <0x400e80fc 2 0x400e84e0 0 0x400e8340>; 4841 pin-pdrv; 4842 }; 4843 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_flexspi2_a_data04: IOMUXC_GPIO_EMC_B2_17_FLEXSPI2_A_DATA04 { 4844 pinmux = <0x400e80fc 4 0x0 0 0x400e8340>; 4845 pin-pdrv; 4846 }; 4847 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_gpio8_io27: IOMUXC_GPIO_EMC_B2_17_GPIO8_IO27 { 4848 pinmux = <0x400e80fc 10 0x0 0 0x400e8340>; 4849 pin-pdrv; 4850 }; 4851 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_gpio_mux2_io27: IOMUXC_GPIO_EMC_B2_17_GPIO_MUX2_IO27 { 4852 pinmux = <0x400e80fc 5 0x0 0 0x400e8340>; 4853 pin-pdrv; 4854 gpr = <0x400e40a4 0xb 0x0>; 4855 }; 4856 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_gpio_mux2_io27_cm7: IOMUXC_GPIO_EMC_B2_17_GPIO_MUX2_IO27_CM7 { 4857 pinmux = <0x400e80fc 5 0x0 0 0x400e8340>; 4858 pin-pdrv; 4859 gpr = <0x400e40a4 0xb 0x1>; 4860 }; 4861 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_qtimer3_timer0: IOMUXC_GPIO_EMC_B2_17_QTIMER3_TIMER0 { 4862 pinmux = <0x400e80fc 9 0x400e8654 1 0x400e8340>; 4863 pin-pdrv; 4864 gpr = <0x400e4038 0x8 0x0>; 4865 }; 4866 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_sai3_mclk: IOMUXC_GPIO_EMC_B2_17_SAI3_MCLK { 4867 pinmux = <0x400e80fc 3 0x0 0 0x400e8340>; 4868 pin-pdrv; 4869 }; 4870 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_semc_dm03: IOMUXC_GPIO_EMC_B2_17_SEMC_DM03 { 4871 pinmux = <0x400e80fc 0 0x0 0 0x400e8340>; 4872 pin-pdrv; 4873 }; 4874 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_wdog1_wdog_any: IOMUXC_GPIO_EMC_B2_17_WDOG1_WDOG_ANY { 4875 pinmux = <0x400e80fc 8 0x0 0 0x400e8340>; 4876 pin-pdrv; 4877 }; 4878 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_xbar1_xbar_in15: IOMUXC_GPIO_EMC_B2_17_XBAR1_XBAR_IN15 { 4879 pinmux = <0x400e80fc 1 0x0 0 0x400e8340>; 4880 pin-pdrv; 4881 gpr = <0x400e4050 0xb 0x0>; 4882 }; 4883 /omit-if-no-ref/ iomuxc_gpio_emc_b2_17_xbar1_xbar_inout15: IOMUXC_GPIO_EMC_B2_17_XBAR1_XBAR_INOUT15 { 4884 pinmux = <0x400e80fc 1 0x0 0 0x400e8340>; 4885 pin-pdrv; 4886 gpr = <0x400e4050 0xb 0x1>; 4887 }; 4888 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_enet_1g_rx_er: IOMUXC_GPIO_EMC_B2_18_ENET_1G_RX_ER { 4889 pinmux = <0x400e8100 2 0x400e84e4 0 0x400e8344>; 4890 pin-pdrv; 4891 }; 4892 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_ewm_ewm_out_b: IOMUXC_GPIO_EMC_B2_18_EWM_EWM_OUT_B { 4893 pinmux = <0x400e8100 3 0x0 0 0x400e8344>; 4894 pin-pdrv; 4895 }; 4896 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_flexspi1_a_dqs: IOMUXC_GPIO_EMC_B2_18_FLEXSPI1_A_DQS { 4897 pinmux = <0x400e8100 6 0x400e8550 0 0x400e8344>; 4898 pin-pdrv; 4899 }; 4900 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_flexspi2_a_data05: IOMUXC_GPIO_EMC_B2_18_FLEXSPI2_A_DATA05 { 4901 pinmux = <0x400e8100 4 0x0 0 0x400e8344>; 4902 pin-pdrv; 4903 }; 4904 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_gpio8_io28: IOMUXC_GPIO_EMC_B2_18_GPIO8_IO28 { 4905 pinmux = <0x400e8100 10 0x0 0 0x400e8344>; 4906 pin-pdrv; 4907 }; 4908 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_gpio_mux2_io28: IOMUXC_GPIO_EMC_B2_18_GPIO_MUX2_IO28 { 4909 pinmux = <0x400e8100 5 0x0 0 0x400e8344>; 4910 pin-pdrv; 4911 gpr = <0x400e40a4 0xc 0x0>; 4912 }; 4913 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_gpio_mux2_io28_cm7: IOMUXC_GPIO_EMC_B2_18_GPIO_MUX2_IO28_CM7 { 4914 pinmux = <0x400e8100 5 0x0 0 0x400e8344>; 4915 pin-pdrv; 4916 gpr = <0x400e40a4 0xc 0x1>; 4917 }; 4918 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_qtimer3_timer1: IOMUXC_GPIO_EMC_B2_18_QTIMER3_TIMER1 { 4919 pinmux = <0x400e8100 9 0x400e8658 1 0x400e8344>; 4920 pin-pdrv; 4921 gpr = <0x400e4038 0x9 0x0>; 4922 }; 4923 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_semc_dqs4: IOMUXC_GPIO_EMC_B2_18_SEMC_DQS4 { 4924 pinmux = <0x400e8100 0 0x0 0 0x400e8344>; 4925 pin-pdrv; 4926 }; 4927 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_wdog1_wdog_b: IOMUXC_GPIO_EMC_B2_18_WDOG1_WDOG_B { 4928 pinmux = <0x400e8100 8 0x0 0 0x400e8344>; 4929 pin-pdrv; 4930 }; 4931 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_xbar1_xbar_in16: IOMUXC_GPIO_EMC_B2_18_XBAR1_XBAR_IN16 { 4932 pinmux = <0x400e8100 1 0x0 0 0x400e8344>; 4933 pin-pdrv; 4934 gpr = <0x400e4050 0xc 0x0>; 4935 }; 4936 /omit-if-no-ref/ iomuxc_gpio_emc_b2_18_xbar1_xbar_inout16: IOMUXC_GPIO_EMC_B2_18_XBAR1_XBAR_INOUT16 { 4937 pinmux = <0x400e8100 1 0x0 0 0x400e8344>; 4938 pin-pdrv; 4939 gpr = <0x400e4050 0xc 0x1>; 4940 }; 4941 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_enet_1g_mdc: IOMUXC_GPIO_EMC_B2_19_ENET_1G_MDC { 4942 pinmux = <0x400e8104 2 0x0 0 0x400e8348>; 4943 pin-pdrv; 4944 }; 4945 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_enet_1g_ref_clk1: IOMUXC_GPIO_EMC_B2_19_ENET_1G_REF_CLK1 { 4946 pinmux = <0x400e8104 3 0x400e84c4 0 0x400e8348>; 4947 pin-pdrv; 4948 }; 4949 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_enet_mdc: IOMUXC_GPIO_EMC_B2_19_ENET_MDC { 4950 pinmux = <0x400e8104 1 0x0 0 0x400e8348>; 4951 pin-pdrv; 4952 }; 4953 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_flexspi2_a_data06: IOMUXC_GPIO_EMC_B2_19_FLEXSPI2_A_DATA06 { 4954 pinmux = <0x400e8104 4 0x0 0 0x400e8348>; 4955 pin-pdrv; 4956 }; 4957 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_gpio8_io29: IOMUXC_GPIO_EMC_B2_19_GPIO8_IO29 { 4958 pinmux = <0x400e8104 10 0x0 0 0x400e8348>; 4959 pin-pdrv; 4960 }; 4961 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_gpio_mux2_io29: IOMUXC_GPIO_EMC_B2_19_GPIO_MUX2_IO29 { 4962 pinmux = <0x400e8104 5 0x0 0 0x400e8348>; 4963 pin-pdrv; 4964 gpr = <0x400e40a4 0xd 0x0>; 4965 }; 4966 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_gpio_mux2_io29_cm7: IOMUXC_GPIO_EMC_B2_19_GPIO_MUX2_IO29_CM7 { 4967 pinmux = <0x400e8104 5 0x0 0 0x400e8348>; 4968 pin-pdrv; 4969 gpr = <0x400e40a4 0xd 0x1>; 4970 }; 4971 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_qtimer3_timer2: IOMUXC_GPIO_EMC_B2_19_QTIMER3_TIMER2 { 4972 pinmux = <0x400e8104 9 0x400e865c 0 0x400e8348>; 4973 pin-pdrv; 4974 gpr = <0x400e4038 0xa 0x0>; 4975 }; 4976 /omit-if-no-ref/ iomuxc_gpio_emc_b2_19_semc_clkx00: IOMUXC_GPIO_EMC_B2_19_SEMC_CLKX00 { 4977 pinmux = <0x400e8104 0 0x0 0 0x400e8348>; 4978 pin-pdrv; 4979 }; 4980 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_enet_1g_mdio: IOMUXC_GPIO_EMC_B2_20_ENET_1G_MDIO { 4981 pinmux = <0x400e8108 2 0x400e84c8 1 0x400e834c>; 4982 pin-pdrv; 4983 }; 4984 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_enet_mdio: IOMUXC_GPIO_EMC_B2_20_ENET_MDIO { 4985 pinmux = <0x400e8108 1 0x400e84ac 0 0x400e834c>; 4986 pin-pdrv; 4987 }; 4988 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_flexspi2_a_data07: IOMUXC_GPIO_EMC_B2_20_FLEXSPI2_A_DATA07 { 4989 pinmux = <0x400e8108 4 0x0 0 0x400e834c>; 4990 pin-pdrv; 4991 }; 4992 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_gpio8_io30: IOMUXC_GPIO_EMC_B2_20_GPIO8_IO30 { 4993 pinmux = <0x400e8108 10 0x0 0 0x400e834c>; 4994 pin-pdrv; 4995 }; 4996 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_gpio_mux2_io30: IOMUXC_GPIO_EMC_B2_20_GPIO_MUX2_IO30 { 4997 pinmux = <0x400e8108 5 0x0 0 0x400e834c>; 4998 pin-pdrv; 4999 gpr = <0x400e40a4 0xe 0x0>; 5000 }; 5001 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_gpio_mux2_io30_cm7: IOMUXC_GPIO_EMC_B2_20_GPIO_MUX2_IO30_CM7 { 5002 pinmux = <0x400e8108 5 0x0 0 0x400e834c>; 5003 pin-pdrv; 5004 gpr = <0x400e40a4 0xe 0x1>; 5005 }; 5006 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_qtimer3_timer3: IOMUXC_GPIO_EMC_B2_20_QTIMER3_TIMER3 { 5007 pinmux = <0x400e8108 9 0x0 0 0x400e834c>; 5008 pin-pdrv; 5009 gpr = <0x400e4038 0xb 0x0>; 5010 }; 5011 /omit-if-no-ref/ iomuxc_gpio_emc_b2_20_semc_clkx01: IOMUXC_GPIO_EMC_B2_20_SEMC_CLKX01 { 5012 pinmux = <0x400e8108 0 0x0 0 0x400e834c>; 5013 pin-pdrv; 5014 }; 5015 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_00_can3_tx: IOMUXC_LPSR_GPIO_LPSR_00_CAN3_TX { 5016 pinmux = <0x40c08000 0 0x0 0 0x40c08040>; 5017 pin-lpsr; 5018 }; 5019 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_00_cm4_imxrt_txev: IOMUXC_LPSR_GPIO_LPSR_00_CM4_IMXRT_TXEV { 5020 pinmux = <0x40c08000 3 0x0 0 0x40c08040>; 5021 pin-lpsr; 5022 }; 5023 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_00_gpio12_io00: IOMUXC_LPSR_GPIO_LPSR_00_GPIO12_IO00 { 5024 pinmux = <0x40c08000 10 0x0 0 0x40c08040>; 5025 pin-lpsr; 5026 }; 5027 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_00_gpio_mux6_io00: IOMUXC_LPSR_GPIO_LPSR_00_GPIO_MUX6_IO00 { 5028 pinmux = <0x40c08000 5 0x0 0 0x40c08040>; 5029 pin-lpsr; 5030 }; 5031 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_00_lpuart12_tx: IOMUXC_LPSR_GPIO_LPSR_00_LPUART12_TX { 5032 pinmux = <0x40c08000 6 0x40c080b0 0 0x40c08040>; 5033 pin-lpsr; 5034 }; 5035 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_00_mic_clk: IOMUXC_LPSR_GPIO_LPSR_00_MIC_CLK { 5036 pinmux = <0x40c08000 1 0x0 0 0x40c08040>; 5037 pin-lpsr; 5038 }; 5039 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_00_mqs_right: IOMUXC_LPSR_GPIO_LPSR_00_MQS_RIGHT { 5040 pinmux = <0x40c08000 2 0x0 0 0x40c08040>; 5041 pin-lpsr; 5042 }; 5043 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_00_sai4_mclk: IOMUXC_LPSR_GPIO_LPSR_00_SAI4_MCLK { 5044 pinmux = <0x40c08000 7 0x40c080c8 0 0x40c08040>; 5045 pin-lpsr; 5046 }; 5047 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_01_can3_rx: IOMUXC_LPSR_GPIO_LPSR_01_CAN3_RX { 5048 pinmux = <0x40c08004 0 0x40c08080 0 0x40c08044>; 5049 pin-lpsr; 5050 }; 5051 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_01_cm4_imxrt_rxev: IOMUXC_LPSR_GPIO_LPSR_01_CM4_IMXRT_RXEV { 5052 pinmux = <0x40c08004 3 0x0 0 0x40c08044>; 5053 pin-lpsr; 5054 }; 5055 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_01_gpio12_io01: IOMUXC_LPSR_GPIO_LPSR_01_GPIO12_IO01 { 5056 pinmux = <0x40c08004 10 0x0 0 0x40c08044>; 5057 pin-lpsr; 5058 }; 5059 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_01_gpio_mux6_io01: IOMUXC_LPSR_GPIO_LPSR_01_GPIO_MUX6_IO01 { 5060 pinmux = <0x40c08004 5 0x0 0 0x40c08044>; 5061 pin-lpsr; 5062 }; 5063 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_01_lpuart12_rx: IOMUXC_LPSR_GPIO_LPSR_01_LPUART12_RX { 5064 pinmux = <0x40c08004 6 0x40c080ac 0 0x40c08044>; 5065 pin-lpsr; 5066 }; 5067 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_01_mic_bitstream00: IOMUXC_LPSR_GPIO_LPSR_01_MIC_BITSTREAM00 { 5068 pinmux = <0x40c08004 1 0x40c080b4 0 0x40c08044>; 5069 pin-lpsr; 5070 }; 5071 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_01_mqs_left: IOMUXC_LPSR_GPIO_LPSR_01_MQS_LEFT { 5072 pinmux = <0x40c08004 2 0x0 0 0x40c08044>; 5073 pin-lpsr; 5074 }; 5075 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_02_gpio12_io02: IOMUXC_LPSR_GPIO_LPSR_02_GPIO12_IO02 { 5076 pinmux = <0x40c08008 10 0x0 0 0x40c08048>; 5077 pin-lpsr; 5078 }; 5079 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_02_gpio_mux6_io02: IOMUXC_LPSR_GPIO_LPSR_02_GPIO_MUX6_IO02 { 5080 pinmux = <0x40c08008 5 0x0 0 0x40c08048>; 5081 pin-lpsr; 5082 }; 5083 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_02_lpspi5_sck: IOMUXC_LPSR_GPIO_LPSR_02_LPSPI5_SCK { 5084 pinmux = <0x40c08008 1 0x40c08098 0 0x40c08048>; 5085 pin-lpsr; 5086 }; 5087 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_02_mqs_right: IOMUXC_LPSR_GPIO_LPSR_02_MQS_RIGHT { 5088 pinmux = <0x40c08008 3 0x0 0 0x40c08048>; 5089 pin-lpsr; 5090 }; 5091 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_02_sai4_tx_data: IOMUXC_LPSR_GPIO_LPSR_02_SAI4_TX_DATA { 5092 pinmux = <0x40c08008 2 0x0 0 0x40c08048>; 5093 pin-lpsr; 5094 }; 5095 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_02_src_boot_mode00: IOMUXC_LPSR_GPIO_LPSR_02_SRC_BOOT_MODE00 { 5096 pinmux = <0x40c08008 0 0x0 0 0x40c08048>; 5097 pin-lpsr; 5098 }; 5099 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_03_gpio12_io03: IOMUXC_LPSR_GPIO_LPSR_03_GPIO12_IO03 { 5100 pinmux = <0x40c0800c 10 0x0 0 0x40c0804c>; 5101 pin-lpsr; 5102 }; 5103 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_03_gpio_mux6_io03: IOMUXC_LPSR_GPIO_LPSR_03_GPIO_MUX6_IO03 { 5104 pinmux = <0x40c0800c 5 0x0 0 0x40c0804c>; 5105 pin-lpsr; 5106 }; 5107 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_03_lpspi5_pcs0: IOMUXC_LPSR_GPIO_LPSR_03_LPSPI5_PCS0 { 5108 pinmux = <0x40c0800c 1 0x40c08094 0 0x40c0804c>; 5109 pin-lpsr; 5110 }; 5111 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_03_mqs_left: IOMUXC_LPSR_GPIO_LPSR_03_MQS_LEFT { 5112 pinmux = <0x40c0800c 3 0x0 0 0x40c0804c>; 5113 pin-lpsr; 5114 }; 5115 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_03_sai4_tx_sync: IOMUXC_LPSR_GPIO_LPSR_03_SAI4_TX_SYNC { 5116 pinmux = <0x40c0800c 2 0x40c080dc 0 0x40c0804c>; 5117 pin-lpsr; 5118 }; 5119 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_03_src_boot_mode01: IOMUXC_LPSR_GPIO_LPSR_03_SRC_BOOT_MODE01 { 5120 pinmux = <0x40c0800c 0 0x0 0 0x40c0804c>; 5121 pin-lpsr; 5122 }; 5123 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_04_gpio12_io04: IOMUXC_LPSR_GPIO_LPSR_04_GPIO12_IO04 { 5124 pinmux = <0x40c08010 10 0x0 0 0x40c08050>; 5125 pin-lpsr; 5126 }; 5127 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_04_gpio_mux6_io04: IOMUXC_LPSR_GPIO_LPSR_04_GPIO_MUX6_IO04 { 5128 pinmux = <0x40c08010 5 0x0 0 0x40c08050>; 5129 pin-lpsr; 5130 }; 5131 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_04_lpi2c5_sda: IOMUXC_LPSR_GPIO_LPSR_04_LPI2C5_SDA { 5132 pinmux = <0x40c08010 0 0x40c08088 0 0x40c08050>; 5133 pin-lpsr; 5134 }; 5135 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_04_lpspi5_sdo: IOMUXC_LPSR_GPIO_LPSR_04_LPSPI5_SDO { 5136 pinmux = <0x40c08010 1 0x40c080a0 0 0x40c08050>; 5137 pin-lpsr; 5138 }; 5139 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_04_lpuart11_tx: IOMUXC_LPSR_GPIO_LPSR_04_LPUART11_TX { 5140 pinmux = <0x40c08010 6 0x40c080a8 0 0x40c08050>; 5141 pin-lpsr; 5142 }; 5143 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_04_lpuart12_rts_b: IOMUXC_LPSR_GPIO_LPSR_04_LPUART12_RTS_B { 5144 pinmux = <0x40c08010 3 0x0 0 0x40c08050>; 5145 pin-lpsr; 5146 }; 5147 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_04_sai4_tx_bclk: IOMUXC_LPSR_GPIO_LPSR_04_SAI4_TX_BCLK { 5148 pinmux = <0x40c08010 2 0x40c080d8 0 0x40c08050>; 5149 pin-lpsr; 5150 }; 5151 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_05_gpio12_io05: IOMUXC_LPSR_GPIO_LPSR_05_GPIO12_IO05 { 5152 pinmux = <0x40c08014 10 0x0 0 0x40c08054>; 5153 pin-lpsr; 5154 }; 5155 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_05_gpio_mux6_io05: IOMUXC_LPSR_GPIO_LPSR_05_GPIO_MUX6_IO05 { 5156 pinmux = <0x40c08014 5 0x0 0 0x40c08054>; 5157 pin-lpsr; 5158 }; 5159 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_05_lpi2c5_scl: IOMUXC_LPSR_GPIO_LPSR_05_LPI2C5_SCL { 5160 pinmux = <0x40c08014 0 0x40c08084 0 0x40c08054>; 5161 pin-lpsr; 5162 }; 5163 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_05_lpspi5_sdi: IOMUXC_LPSR_GPIO_LPSR_05_LPSPI5_SDI { 5164 pinmux = <0x40c08014 1 0x40c0809c 0 0x40c08054>; 5165 pin-lpsr; 5166 }; 5167 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_05_lpuart11_rx: IOMUXC_LPSR_GPIO_LPSR_05_LPUART11_RX { 5168 pinmux = <0x40c08014 6 0x40c080a4 0 0x40c08054>; 5169 pin-lpsr; 5170 }; 5171 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_05_lpuart12_cts_b: IOMUXC_LPSR_GPIO_LPSR_05_LPUART12_CTS_B { 5172 pinmux = <0x40c08014 3 0x0 0 0x40c08054>; 5173 pin-lpsr; 5174 }; 5175 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_05_sai4_mclk: IOMUXC_LPSR_GPIO_LPSR_05_SAI4_MCLK { 5176 pinmux = <0x40c08014 2 0x40c080c8 1 0x40c08054>; 5177 pin-lpsr; 5178 }; 5179 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_can3_tx: IOMUXC_LPSR_GPIO_LPSR_06_CAN3_TX { 5180 pinmux = <0x40c08018 6 0x0 0 0x40c08058>; 5181 pin-lpsr; 5182 }; 5183 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_gpio12_io06: IOMUXC_LPSR_GPIO_LPSR_06_GPIO12_IO06 { 5184 pinmux = <0x40c08018 10 0x0 0 0x40c08058>; 5185 pin-lpsr; 5186 }; 5187 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_gpio_mux6_io06: IOMUXC_LPSR_GPIO_LPSR_06_GPIO_MUX6_IO06 { 5188 pinmux = <0x40c08018 5 0x0 0 0x40c08058>; 5189 pin-lpsr; 5190 }; 5191 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_lpi2c6_sda: IOMUXC_LPSR_GPIO_LPSR_06_LPI2C6_SDA { 5192 pinmux = <0x40c08018 0 0x40c08090 0 0x40c08058>; 5193 pin-lpsr; 5194 }; 5195 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_lpspi5_pcs1: IOMUXC_LPSR_GPIO_LPSR_06_LPSPI5_PCS1 { 5196 pinmux = <0x40c08018 8 0x0 0 0x40c08058>; 5197 pin-lpsr; 5198 }; 5199 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_lpspi6_pcs3: IOMUXC_LPSR_GPIO_LPSR_06_LPSPI6_PCS3 { 5200 pinmux = <0x40c08018 4 0x0 0 0x40c08058>; 5201 pin-lpsr; 5202 }; 5203 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_lpuart12_tx: IOMUXC_LPSR_GPIO_LPSR_06_LPUART12_TX { 5204 pinmux = <0x40c08018 3 0x40c080b0 1 0x40c08058>; 5205 pin-lpsr; 5206 }; 5207 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_pit2_trigger03: IOMUXC_LPSR_GPIO_LPSR_06_PIT2_TRIGGER03 { 5208 pinmux = <0x40c08018 7 0x0 0 0x40c08058>; 5209 pin-lpsr; 5210 }; 5211 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_06_sai4_rx_data: IOMUXC_LPSR_GPIO_LPSR_06_SAI4_RX_DATA { 5212 pinmux = <0x40c08018 2 0x40c080d0 0 0x40c08058>; 5213 pin-lpsr; 5214 }; 5215 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_can3_rx: IOMUXC_LPSR_GPIO_LPSR_07_CAN3_RX { 5216 pinmux = <0x40c0801c 6 0x40c08080 1 0x40c0805c>; 5217 pin-lpsr; 5218 }; 5219 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_gpio12_io07: IOMUXC_LPSR_GPIO_LPSR_07_GPIO12_IO07 { 5220 pinmux = <0x40c0801c 10 0x0 0 0x40c0805c>; 5221 pin-lpsr; 5222 }; 5223 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_gpio_mux6_io07: IOMUXC_LPSR_GPIO_LPSR_07_GPIO_MUX6_IO07 { 5224 pinmux = <0x40c0801c 5 0x0 0 0x40c0805c>; 5225 pin-lpsr; 5226 }; 5227 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_lpi2c6_scl: IOMUXC_LPSR_GPIO_LPSR_07_LPI2C6_SCL { 5228 pinmux = <0x40c0801c 0 0x40c0808c 0 0x40c0805c>; 5229 pin-lpsr; 5230 }; 5231 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_lpspi5_pcs2: IOMUXC_LPSR_GPIO_LPSR_07_LPSPI5_PCS2 { 5232 pinmux = <0x40c0801c 8 0x0 0 0x40c0805c>; 5233 pin-lpsr; 5234 }; 5235 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_lpspi6_pcs2: IOMUXC_LPSR_GPIO_LPSR_07_LPSPI6_PCS2 { 5236 pinmux = <0x40c0801c 4 0x0 0 0x40c0805c>; 5237 pin-lpsr; 5238 }; 5239 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_lpuart12_rx: IOMUXC_LPSR_GPIO_LPSR_07_LPUART12_RX { 5240 pinmux = <0x40c0801c 3 0x40c080ac 1 0x40c0805c>; 5241 pin-lpsr; 5242 }; 5243 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_pit2_trigger02: IOMUXC_LPSR_GPIO_LPSR_07_PIT2_TRIGGER02 { 5244 pinmux = <0x40c0801c 7 0x0 0 0x40c0805c>; 5245 pin-lpsr; 5246 }; 5247 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_07_sai4_rx_bclk: IOMUXC_LPSR_GPIO_LPSR_07_SAI4_RX_BCLK { 5248 pinmux = <0x40c0801c 2 0x40c080cc 0 0x40c0805c>; 5249 pin-lpsr; 5250 }; 5251 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_can3_tx: IOMUXC_LPSR_GPIO_LPSR_08_CAN3_TX { 5252 pinmux = <0x40c08020 1 0x0 0 0x40c08060>; 5253 pin-lpsr; 5254 }; 5255 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_gpio12_io08: IOMUXC_LPSR_GPIO_LPSR_08_GPIO12_IO08 { 5256 pinmux = <0x40c08020 10 0x0 0 0x40c08060>; 5257 pin-lpsr; 5258 }; 5259 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_gpio_mux6_io08: IOMUXC_LPSR_GPIO_LPSR_08_GPIO_MUX6_IO08 { 5260 pinmux = <0x40c08020 5 0x0 0 0x40c08060>; 5261 pin-lpsr; 5262 }; 5263 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_lpi2c5_sda: IOMUXC_LPSR_GPIO_LPSR_08_LPI2C5_SDA { 5264 pinmux = <0x40c08020 6 0x40c08088 1 0x40c08060>; 5265 pin-lpsr; 5266 }; 5267 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_lpspi5_pcs3: IOMUXC_LPSR_GPIO_LPSR_08_LPSPI5_PCS3 { 5268 pinmux = <0x40c08020 8 0x0 0 0x40c08060>; 5269 pin-lpsr; 5270 }; 5271 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_lpspi6_pcs1: IOMUXC_LPSR_GPIO_LPSR_08_LPSPI6_PCS1 { 5272 pinmux = <0x40c08020 4 0x0 0 0x40c08060>; 5273 pin-lpsr; 5274 }; 5275 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_lpuart11_tx: IOMUXC_LPSR_GPIO_LPSR_08_LPUART11_TX { 5276 pinmux = <0x40c08020 0 0x40c080a8 1 0x40c08060>; 5277 pin-lpsr; 5278 }; 5279 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_mic_clk: IOMUXC_LPSR_GPIO_LPSR_08_MIC_CLK { 5280 pinmux = <0x40c08020 3 0x0 0 0x40c08060>; 5281 pin-lpsr; 5282 }; 5283 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_pit2_trigger01: IOMUXC_LPSR_GPIO_LPSR_08_PIT2_TRIGGER01 { 5284 pinmux = <0x40c08020 7 0x0 0 0x40c08060>; 5285 pin-lpsr; 5286 }; 5287 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_08_sai4_rx_sync: IOMUXC_LPSR_GPIO_LPSR_08_SAI4_RX_SYNC { 5288 pinmux = <0x40c08020 2 0x40c080d4 0 0x40c08060>; 5289 pin-lpsr; 5290 }; 5291 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_can3_rx: IOMUXC_LPSR_GPIO_LPSR_09_CAN3_RX { 5292 pinmux = <0x40c08024 1 0x40c08080 2 0x40c08064>; 5293 pin-lpsr; 5294 }; 5295 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_gpio12_io09: IOMUXC_LPSR_GPIO_LPSR_09_GPIO12_IO09 { 5296 pinmux = <0x40c08024 10 0x0 0 0x40c08064>; 5297 pin-lpsr; 5298 }; 5299 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_gpio_mux6_io09: IOMUXC_LPSR_GPIO_LPSR_09_GPIO_MUX6_IO09 { 5300 pinmux = <0x40c08024 5 0x0 0 0x40c08064>; 5301 pin-lpsr; 5302 }; 5303 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_lpi2c5_scl: IOMUXC_LPSR_GPIO_LPSR_09_LPI2C5_SCL { 5304 pinmux = <0x40c08024 6 0x40c08084 1 0x40c08064>; 5305 pin-lpsr; 5306 }; 5307 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_lpspi6_pcs0: IOMUXC_LPSR_GPIO_LPSR_09_LPSPI6_PCS0 { 5308 pinmux = <0x40c08024 4 0x0 0 0x40c08064>; 5309 pin-lpsr; 5310 }; 5311 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_lpuart11_rx: IOMUXC_LPSR_GPIO_LPSR_09_LPUART11_RX { 5312 pinmux = <0x40c08024 0 0x40c080a4 1 0x40c08064>; 5313 pin-lpsr; 5314 }; 5315 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_mic_bitstream00: IOMUXC_LPSR_GPIO_LPSR_09_MIC_BITSTREAM00 { 5316 pinmux = <0x40c08024 3 0x40c080b4 1 0x40c08064>; 5317 pin-lpsr; 5318 }; 5319 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_pit2_trigger00: IOMUXC_LPSR_GPIO_LPSR_09_PIT2_TRIGGER00 { 5320 pinmux = <0x40c08024 2 0x0 0 0x40c08064>; 5321 pin-lpsr; 5322 }; 5323 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_09_sai4_tx_data: IOMUXC_LPSR_GPIO_LPSR_09_SAI4_TX_DATA { 5324 pinmux = <0x40c08024 7 0x0 0 0x40c08064>; 5325 pin-lpsr; 5326 }; 5327 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_gpio12_io10: IOMUXC_LPSR_GPIO_LPSR_10_GPIO12_IO10 { 5328 pinmux = <0x40c08028 10 0x0 0 0x40c08068>; 5329 pin-lpsr; 5330 }; 5331 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_gpio_mux6_io10: IOMUXC_LPSR_GPIO_LPSR_10_GPIO_MUX6_IO10 { 5332 pinmux = <0x40c08028 5 0x0 0 0x40c08068>; 5333 pin-lpsr; 5334 }; 5335 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_jtag_mux_trstb: IOMUXC_LPSR_GPIO_LPSR_10_JTAG_MUX_TRSTB { 5336 pinmux = <0x40c08028 0 0x0 0 0x40c08068>; 5337 pin-lpsr; 5338 }; 5339 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_lpi2c5_scls: IOMUXC_LPSR_GPIO_LPSR_10_LPI2C5_SCLS { 5340 pinmux = <0x40c08028 6 0x0 0 0x40c08068>; 5341 pin-lpsr; 5342 }; 5343 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_lpi2c6_sda: IOMUXC_LPSR_GPIO_LPSR_10_LPI2C6_SDA { 5344 pinmux = <0x40c08028 2 0x40c08090 1 0x40c08068>; 5345 pin-lpsr; 5346 }; 5347 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_lpspi6_sck: IOMUXC_LPSR_GPIO_LPSR_10_LPSPI6_SCK { 5348 pinmux = <0x40c08028 4 0x0 0 0x40c08068>; 5349 pin-lpsr; 5350 }; 5351 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_lpuart11_cts_b: IOMUXC_LPSR_GPIO_LPSR_10_LPUART11_CTS_B { 5352 pinmux = <0x40c08028 1 0x0 0 0x40c08068>; 5353 pin-lpsr; 5354 }; 5355 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_lpuart12_tx: IOMUXC_LPSR_GPIO_LPSR_10_LPUART12_TX { 5356 pinmux = <0x40c08028 8 0x40c080b0 2 0x40c08068>; 5357 pin-lpsr; 5358 }; 5359 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_mic_bitstream01: IOMUXC_LPSR_GPIO_LPSR_10_MIC_BITSTREAM01 { 5360 pinmux = <0x40c08028 3 0x40c080b8 0 0x40c08068>; 5361 pin-lpsr; 5362 }; 5363 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_10_sai4_tx_sync: IOMUXC_LPSR_GPIO_LPSR_10_SAI4_TX_SYNC { 5364 pinmux = <0x40c08028 7 0x40c080dc 1 0x40c08068>; 5365 pin-lpsr; 5366 }; 5367 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_arm_trace_swo: IOMUXC_LPSR_GPIO_LPSR_11_ARM_TRACE_SWO { 5368 pinmux = <0x40c0802c 7 0x0 0 0x40c0806c>; 5369 pin-lpsr; 5370 }; 5371 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_gpio12_io11: IOMUXC_LPSR_GPIO_LPSR_11_GPIO12_IO11 { 5372 pinmux = <0x40c0802c 10 0x0 0 0x40c0806c>; 5373 pin-lpsr; 5374 }; 5375 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_gpio_mux6_io11: IOMUXC_LPSR_GPIO_LPSR_11_GPIO_MUX6_IO11 { 5376 pinmux = <0x40c0802c 5 0x0 0 0x40c0806c>; 5377 pin-lpsr; 5378 }; 5379 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_jtag_mux_tdo: IOMUXC_LPSR_GPIO_LPSR_11_JTAG_MUX_TDO { 5380 pinmux = <0x40c0802c 0 0x0 0 0x40c0806c>; 5381 pin-lpsr; 5382 }; 5383 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_lpi2c5_sdas: IOMUXC_LPSR_GPIO_LPSR_11_LPI2C5_SDAS { 5384 pinmux = <0x40c0802c 6 0x0 0 0x40c0806c>; 5385 pin-lpsr; 5386 }; 5387 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_lpi2c6_scl: IOMUXC_LPSR_GPIO_LPSR_11_LPI2C6_SCL { 5388 pinmux = <0x40c0802c 2 0x40c0808c 1 0x40c0806c>; 5389 pin-lpsr; 5390 }; 5391 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_lpspi6_sdo: IOMUXC_LPSR_GPIO_LPSR_11_LPSPI6_SDO { 5392 pinmux = <0x40c0802c 4 0x0 0 0x40c0806c>; 5393 pin-lpsr; 5394 }; 5395 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_lpuart11_rts_b: IOMUXC_LPSR_GPIO_LPSR_11_LPUART11_RTS_B { 5396 pinmux = <0x40c0802c 1 0x0 0 0x40c0806c>; 5397 pin-lpsr; 5398 }; 5399 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_lpuart12_rx: IOMUXC_LPSR_GPIO_LPSR_11_LPUART12_RX { 5400 pinmux = <0x40c0802c 8 0x40c080ac 2 0x40c0806c>; 5401 pin-lpsr; 5402 }; 5403 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_11_mic_bitstream02: IOMUXC_LPSR_GPIO_LPSR_11_MIC_BITSTREAM02 { 5404 pinmux = <0x40c0802c 3 0x40c080bc 0 0x40c0806c>; 5405 pin-lpsr; 5406 }; 5407 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_gpio12_io12: IOMUXC_LPSR_GPIO_LPSR_12_GPIO12_IO12 { 5408 pinmux = <0x40c08030 10 0x0 0 0x40c08070>; 5409 pin-lpsr; 5410 }; 5411 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_gpio_mux6_io12: IOMUXC_LPSR_GPIO_LPSR_12_GPIO_MUX6_IO12 { 5412 pinmux = <0x40c08030 5 0x0 0 0x40c08070>; 5413 pin-lpsr; 5414 }; 5415 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_jtag_mux_tdi: IOMUXC_LPSR_GPIO_LPSR_12_JTAG_MUX_TDI { 5416 pinmux = <0x40c08030 0 0x0 0 0x40c08070>; 5417 pin-lpsr; 5418 }; 5419 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_lpi2c5_hreq: IOMUXC_LPSR_GPIO_LPSR_12_LPI2C5_HREQ { 5420 pinmux = <0x40c08030 6 0x0 0 0x40c08070>; 5421 pin-lpsr; 5422 }; 5423 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_lpspi5_sck: IOMUXC_LPSR_GPIO_LPSR_12_LPSPI5_SCK { 5424 pinmux = <0x40c08030 8 0x40c08098 1 0x40c08070>; 5425 pin-lpsr; 5426 }; 5427 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_lpspi6_sdi: IOMUXC_LPSR_GPIO_LPSR_12_LPSPI6_SDI { 5428 pinmux = <0x40c08030 4 0x0 0 0x40c08070>; 5429 pin-lpsr; 5430 }; 5431 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_mic_bitstream03: IOMUXC_LPSR_GPIO_LPSR_12_MIC_BITSTREAM03 { 5432 pinmux = <0x40c08030 3 0x40c080c0 0 0x40c08070>; 5433 pin-lpsr; 5434 }; 5435 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_pit2_trigger00: IOMUXC_LPSR_GPIO_LPSR_12_PIT2_TRIGGER00 { 5436 pinmux = <0x40c08030 1 0x0 0 0x40c08070>; 5437 pin-lpsr; 5438 }; 5439 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_12_sai4_tx_bclk: IOMUXC_LPSR_GPIO_LPSR_12_SAI4_TX_BCLK { 5440 pinmux = <0x40c08030 7 0x40c080d8 1 0x40c08070>; 5441 pin-lpsr; 5442 }; 5443 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_13_gpio12_io13: IOMUXC_LPSR_GPIO_LPSR_13_GPIO12_IO13 { 5444 pinmux = <0x40c08034 10 0x0 0 0x40c08074>; 5445 pin-lpsr; 5446 }; 5447 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_13_gpio_mux6_io13: IOMUXC_LPSR_GPIO_LPSR_13_GPIO_MUX6_IO13 { 5448 pinmux = <0x40c08034 5 0x0 0 0x40c08074>; 5449 pin-lpsr; 5450 }; 5451 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_13_jtag_mux_mod: IOMUXC_LPSR_GPIO_LPSR_13_JTAG_MUX_MOD { 5452 pinmux = <0x40c08034 0 0x0 0 0x40c08074>; 5453 pin-lpsr; 5454 }; 5455 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_13_lpspi5_pcs0: IOMUXC_LPSR_GPIO_LPSR_13_LPSPI5_PCS0 { 5456 pinmux = <0x40c08034 8 0x40c08094 1 0x40c08074>; 5457 pin-lpsr; 5458 }; 5459 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_13_mic_bitstream01: IOMUXC_LPSR_GPIO_LPSR_13_MIC_BITSTREAM01 { 5460 pinmux = <0x40c08034 1 0x40c080b8 1 0x40c08074>; 5461 pin-lpsr; 5462 }; 5463 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_13_pit2_trigger01: IOMUXC_LPSR_GPIO_LPSR_13_PIT2_TRIGGER01 { 5464 pinmux = <0x40c08034 2 0x0 0 0x40c08074>; 5465 pin-lpsr; 5466 }; 5467 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_13_sai4_rx_data: IOMUXC_LPSR_GPIO_LPSR_13_SAI4_RX_DATA { 5468 pinmux = <0x40c08034 7 0x40c080d0 1 0x40c08074>; 5469 pin-lpsr; 5470 }; 5471 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_14_gpio12_io14: IOMUXC_LPSR_GPIO_LPSR_14_GPIO12_IO14 { 5472 pinmux = <0x40c08038 10 0x0 0 0x40c08078>; 5473 pin-lpsr; 5474 }; 5475 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_14_gpio_mux6_io14: IOMUXC_LPSR_GPIO_LPSR_14_GPIO_MUX6_IO14 { 5476 pinmux = <0x40c08038 5 0x0 0 0x40c08078>; 5477 pin-lpsr; 5478 }; 5479 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_14_jtag_mux_tck: IOMUXC_LPSR_GPIO_LPSR_14_JTAG_MUX_TCK { 5480 pinmux = <0x40c08038 0 0x0 0 0x40c08078>; 5481 pin-lpsr; 5482 }; 5483 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_14_lpspi5_sdo: IOMUXC_LPSR_GPIO_LPSR_14_LPSPI5_SDO { 5484 pinmux = <0x40c08038 8 0x40c080a0 1 0x40c08078>; 5485 pin-lpsr; 5486 }; 5487 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_14_mic_bitstream02: IOMUXC_LPSR_GPIO_LPSR_14_MIC_BITSTREAM02 { 5488 pinmux = <0x40c08038 1 0x40c080bc 1 0x40c08078>; 5489 pin-lpsr; 5490 }; 5491 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_14_pit2_trigger02: IOMUXC_LPSR_GPIO_LPSR_14_PIT2_TRIGGER02 { 5492 pinmux = <0x40c08038 2 0x0 0 0x40c08078>; 5493 pin-lpsr; 5494 }; 5495 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_14_sai4_rx_bclk: IOMUXC_LPSR_GPIO_LPSR_14_SAI4_RX_BCLK { 5496 pinmux = <0x40c08038 7 0x40c080cc 1 0x40c08078>; 5497 pin-lpsr; 5498 }; 5499 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_15_gpio12_io15: IOMUXC_LPSR_GPIO_LPSR_15_GPIO12_IO15 { 5500 pinmux = <0x40c0803c 10 0x0 0 0x40c0807c>; 5501 pin-lpsr; 5502 }; 5503 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_15_gpio_mux6_io15: IOMUXC_LPSR_GPIO_LPSR_15_GPIO_MUX6_IO15 { 5504 pinmux = <0x40c0803c 5 0x0 0 0x40c0807c>; 5505 pin-lpsr; 5506 }; 5507 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_15_jtag_mux_tms: IOMUXC_LPSR_GPIO_LPSR_15_JTAG_MUX_TMS { 5508 pinmux = <0x40c0803c 0 0x0 0 0x40c0807c>; 5509 pin-lpsr; 5510 }; 5511 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_15_lpspi5_sdi: IOMUXC_LPSR_GPIO_LPSR_15_LPSPI5_SDI { 5512 pinmux = <0x40c0803c 8 0x40c0809c 1 0x40c0807c>; 5513 pin-lpsr; 5514 }; 5515 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_15_mic_bitstream03: IOMUXC_LPSR_GPIO_LPSR_15_MIC_BITSTREAM03 { 5516 pinmux = <0x40c0803c 1 0x40c080c0 1 0x40c0807c>; 5517 pin-lpsr; 5518 }; 5519 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_15_pit2_trigger03: IOMUXC_LPSR_GPIO_LPSR_15_PIT2_TRIGGER03 { 5520 pinmux = <0x40c0803c 2 0x0 0 0x40c0807c>; 5521 pin-lpsr; 5522 }; 5523 /omit-if-no-ref/ iomuxc_lpsr_gpio_lpsr_15_sai4_rx_sync: IOMUXC_LPSR_GPIO_LPSR_15_SAI4_RX_SYNC { 5524 pinmux = <0x40c0803c 7 0x40c080d4 1 0x40c0807c>; 5525 pin-lpsr; 5526 }; 5527 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi2_a_ss0_b: IOMUXC_GPIO_SD_B1_00_FLEXSPI2_A_SS0_B { 5528 pinmux = <0x400e819c 6 0x0 0 0x400e83e0>; 5529 pin-pdrv; 5530 }; 5531 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio10_io03: IOMUXC_GPIO_SD_B1_00_GPIO10_IO03 { 5532 pinmux = <0x400e819c 10 0x0 0 0x400e83e0>; 5533 pin-pdrv; 5534 }; 5535 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio_mux4_io03: IOMUXC_GPIO_SD_B1_00_GPIO_MUX4_IO03 { 5536 pinmux = <0x400e819c 5 0x0 0 0x400e83e0>; 5537 pin-pdrv; 5538 }; 5539 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpt4_capture1: IOMUXC_GPIO_SD_B1_00_GPT4_CAPTURE1 { 5540 pinmux = <0x400e819c 3 0x0 0 0x400e83e0>; 5541 pin-pdrv; 5542 }; 5543 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_kpp_row07: IOMUXC_GPIO_SD_B1_00_KPP_ROW07 { 5544 pinmux = <0x400e819c 8 0x400e85a8 1 0x400e83e0>; 5545 pin-pdrv; 5546 }; 5547 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc1_cmd: IOMUXC_GPIO_SD_B1_00_USDHC1_CMD { 5548 pinmux = <0x400e819c 0 0x0 0 0x400e83e0>; 5549 pin-pdrv; 5550 }; 5551 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar1_xbar_in20: IOMUXC_GPIO_SD_B1_00_XBAR1_XBAR_IN20 { 5552 pinmux = <0x400e819c 2 0x400e86d8 1 0x400e83e0>; 5553 pin-pdrv; 5554 gpr = <0x400e4050 0x10 0x0>; 5555 }; 5556 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar1_xbar_inout20: IOMUXC_GPIO_SD_B1_00_XBAR1_XBAR_INOUT20 { 5557 pinmux = <0x400e819c 2 0x400e86d8 1 0x400e83e0>; 5558 pin-pdrv; 5559 gpr = <0x400e4050 0x10 0x1>; 5560 }; 5561 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi2_a_sclk: IOMUXC_GPIO_SD_B1_01_FLEXSPI2_A_SCLK { 5562 pinmux = <0x400e81a0 6 0x400e858c 1 0x400e83e4>; 5563 pin-pdrv; 5564 }; 5565 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio10_io04: IOMUXC_GPIO_SD_B1_01_GPIO10_IO04 { 5566 pinmux = <0x400e81a0 10 0x0 0 0x400e83e4>; 5567 pin-pdrv; 5568 }; 5569 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio_mux4_io04: IOMUXC_GPIO_SD_B1_01_GPIO_MUX4_IO04 { 5570 pinmux = <0x400e81a0 5 0x0 0 0x400e83e4>; 5571 pin-pdrv; 5572 }; 5573 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpt4_capture2: IOMUXC_GPIO_SD_B1_01_GPT4_CAPTURE2 { 5574 pinmux = <0x400e81a0 3 0x0 0 0x400e83e4>; 5575 pin-pdrv; 5576 }; 5577 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_kpp_col07: IOMUXC_GPIO_SD_B1_01_KPP_COL07 { 5578 pinmux = <0x400e81a0 8 0x400e85a0 1 0x400e83e4>; 5579 pin-pdrv; 5580 }; 5581 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc1_clk: IOMUXC_GPIO_SD_B1_01_USDHC1_CLK { 5582 pinmux = <0x400e81a0 0 0x0 0 0x400e83e4>; 5583 pin-pdrv; 5584 }; 5585 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_xbar1_xbar_in21: IOMUXC_GPIO_SD_B1_01_XBAR1_XBAR_IN21 { 5586 pinmux = <0x400e81a0 2 0x400e86dc 1 0x400e83e4>; 5587 pin-pdrv; 5588 gpr = <0x400e4050 0x11 0x0>; 5589 }; 5590 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_xbar1_xbar_inout21: IOMUXC_GPIO_SD_B1_01_XBAR1_XBAR_INOUT21 { 5591 pinmux = <0x400e81a0 2 0x400e86dc 1 0x400e83e4>; 5592 pin-pdrv; 5593 gpr = <0x400e4050 0x11 0x1>; 5594 }; 5595 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi1_a_ss1_b: IOMUXC_GPIO_SD_B1_02_FLEXSPI1_A_SS1_B { 5596 pinmux = <0x400e81a4 9 0x0 0 0x400e83e8>; 5597 pin-pdrv; 5598 }; 5599 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi2_a_data00: IOMUXC_GPIO_SD_B1_02_FLEXSPI2_A_DATA00 { 5600 pinmux = <0x400e81a4 6 0x400e857c 1 0x400e83e8>; 5601 pin-pdrv; 5602 }; 5603 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio10_io05: IOMUXC_GPIO_SD_B1_02_GPIO10_IO05 { 5604 pinmux = <0x400e81a4 10 0x0 0 0x400e83e8>; 5605 pin-pdrv; 5606 }; 5607 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio_mux4_io05: IOMUXC_GPIO_SD_B1_02_GPIO_MUX4_IO05 { 5608 pinmux = <0x400e81a4 5 0x0 0 0x400e83e8>; 5609 pin-pdrv; 5610 }; 5611 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpt4_compare1: IOMUXC_GPIO_SD_B1_02_GPT4_COMPARE1 { 5612 pinmux = <0x400e81a4 3 0x0 0 0x400e83e8>; 5613 pin-pdrv; 5614 }; 5615 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_kpp_row06: IOMUXC_GPIO_SD_B1_02_KPP_ROW06 { 5616 pinmux = <0x400e81a4 8 0x400e85a4 1 0x400e83e8>; 5617 pin-pdrv; 5618 }; 5619 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc1_data0: IOMUXC_GPIO_SD_B1_02_USDHC1_DATA0 { 5620 pinmux = <0x400e81a4 0 0x0 0 0x400e83e8>; 5621 pin-pdrv; 5622 }; 5623 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_xbar1_xbar_in22: IOMUXC_GPIO_SD_B1_02_XBAR1_XBAR_IN22 { 5624 pinmux = <0x400e81a4 2 0x400e86e0 1 0x400e83e8>; 5625 pin-pdrv; 5626 gpr = <0x400e4050 0x12 0x0>; 5627 }; 5628 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_xbar1_xbar_inout22: IOMUXC_GPIO_SD_B1_02_XBAR1_XBAR_INOUT22 { 5629 pinmux = <0x400e81a4 2 0x400e86e0 1 0x400e83e8>; 5630 pin-pdrv; 5631 gpr = <0x400e4050 0x12 0x1>; 5632 }; 5633 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi1_b_ss1_b: IOMUXC_GPIO_SD_B1_03_FLEXSPI1_B_SS1_B { 5634 pinmux = <0x400e81a8 9 0x0 0 0x400e83ec>; 5635 pin-pdrv; 5636 }; 5637 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi2_a_data01: IOMUXC_GPIO_SD_B1_03_FLEXSPI2_A_DATA01 { 5638 pinmux = <0x400e81a8 6 0x400e8580 1 0x400e83ec>; 5639 pin-pdrv; 5640 }; 5641 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio10_io06: IOMUXC_GPIO_SD_B1_03_GPIO10_IO06 { 5642 pinmux = <0x400e81a8 10 0x0 0 0x400e83ec>; 5643 pin-pdrv; 5644 }; 5645 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio_mux4_io06: IOMUXC_GPIO_SD_B1_03_GPIO_MUX4_IO06 { 5646 pinmux = <0x400e81a8 5 0x0 0 0x400e83ec>; 5647 pin-pdrv; 5648 }; 5649 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpt4_compare2: IOMUXC_GPIO_SD_B1_03_GPT4_COMPARE2 { 5650 pinmux = <0x400e81a8 3 0x0 0 0x400e83ec>; 5651 pin-pdrv; 5652 }; 5653 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_kpp_col06: IOMUXC_GPIO_SD_B1_03_KPP_COL06 { 5654 pinmux = <0x400e81a8 8 0x400e859c 1 0x400e83ec>; 5655 pin-pdrv; 5656 }; 5657 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc1_data1: IOMUXC_GPIO_SD_B1_03_USDHC1_DATA1 { 5658 pinmux = <0x400e81a8 0 0x0 0 0x400e83ec>; 5659 pin-pdrv; 5660 }; 5661 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_xbar1_xbar_in23: IOMUXC_GPIO_SD_B1_03_XBAR1_XBAR_IN23 { 5662 pinmux = <0x400e81a8 2 0x400e86e4 1 0x400e83ec>; 5663 pin-pdrv; 5664 gpr = <0x400e4050 0x13 0x0>; 5665 }; 5666 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_xbar1_xbar_inout23: IOMUXC_GPIO_SD_B1_03_XBAR1_XBAR_INOUT23 { 5667 pinmux = <0x400e81a8 2 0x400e86e4 1 0x400e83ec>; 5668 pin-pdrv; 5669 gpr = <0x400e4050 0x13 0x1>; 5670 }; 5671 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi1_b_ss0_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI1_B_SS0_B { 5672 pinmux = <0x400e81ac 8 0x0 0 0x400e83f0>; 5673 pin-pdrv; 5674 }; 5675 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi2_a_data02: IOMUXC_GPIO_SD_B1_04_FLEXSPI2_A_DATA02 { 5676 pinmux = <0x400e81ac 6 0x400e8584 1 0x400e83f0>; 5677 pin-pdrv; 5678 }; 5679 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio10_io07: IOMUXC_GPIO_SD_B1_04_GPIO10_IO07 { 5680 pinmux = <0x400e81ac 10 0x0 0 0x400e83f0>; 5681 pin-pdrv; 5682 }; 5683 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio_mux4_io07: IOMUXC_GPIO_SD_B1_04_GPIO_MUX4_IO07 { 5684 pinmux = <0x400e81ac 5 0x0 0 0x400e83f0>; 5685 pin-pdrv; 5686 }; 5687 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpt4_compare3: IOMUXC_GPIO_SD_B1_04_GPT4_COMPARE3 { 5688 pinmux = <0x400e81ac 3 0x0 0 0x400e83f0>; 5689 pin-pdrv; 5690 }; 5691 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc1_data2: IOMUXC_GPIO_SD_B1_04_USDHC1_DATA2 { 5692 pinmux = <0x400e81ac 0 0x0 0 0x400e83f0>; 5693 pin-pdrv; 5694 }; 5695 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_xbar1_xbar_in24: IOMUXC_GPIO_SD_B1_04_XBAR1_XBAR_IN24 { 5696 pinmux = <0x400e81ac 2 0x400e86e8 1 0x400e83f0>; 5697 pin-pdrv; 5698 gpr = <0x400e4050 0x14 0x0>; 5699 }; 5700 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_xbar1_xbar_inout24: IOMUXC_GPIO_SD_B1_04_XBAR1_XBAR_INOUT24 { 5701 pinmux = <0x400e81ac 2 0x400e86e8 1 0x400e83f0>; 5702 pin-pdrv; 5703 gpr = <0x400e4050 0x14 0x1>; 5704 }; 5705 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi1_b_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI1_B_DQS { 5706 pinmux = <0x400e81b0 8 0x0 0 0x400e83f4>; 5707 pin-pdrv; 5708 }; 5709 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi2_a_data03: IOMUXC_GPIO_SD_B1_05_FLEXSPI2_A_DATA03 { 5710 pinmux = <0x400e81b0 6 0x400e8588 1 0x400e83f4>; 5711 pin-pdrv; 5712 }; 5713 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio10_io08: IOMUXC_GPIO_SD_B1_05_GPIO10_IO08 { 5714 pinmux = <0x400e81b0 10 0x0 0 0x400e83f4>; 5715 pin-pdrv; 5716 }; 5717 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio_mux4_io08: IOMUXC_GPIO_SD_B1_05_GPIO_MUX4_IO08 { 5718 pinmux = <0x400e81b0 5 0x0 0 0x400e83f4>; 5719 pin-pdrv; 5720 }; 5721 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpt4_clk: IOMUXC_GPIO_SD_B1_05_GPT4_CLK { 5722 pinmux = <0x400e81b0 3 0x0 0 0x400e83f4>; 5723 pin-pdrv; 5724 }; 5725 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc1_data3: IOMUXC_GPIO_SD_B1_05_USDHC1_DATA3 { 5726 pinmux = <0x400e81b0 0 0x0 0 0x400e83f4>; 5727 pin-pdrv; 5728 }; 5729 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_xbar1_xbar_in25: IOMUXC_GPIO_SD_B1_05_XBAR1_XBAR_IN25 { 5730 pinmux = <0x400e81b0 2 0x400e86ec 1 0x400e83f4>; 5731 pin-pdrv; 5732 gpr = <0x400e4050 0x15 0x0>; 5733 }; 5734 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_xbar1_xbar_inout25: IOMUXC_GPIO_SD_B1_05_XBAR1_XBAR_INOUT25 { 5735 pinmux = <0x400e81b0 2 0x400e86ec 1 0x400e83f4>; 5736 pin-pdrv; 5737 gpr = <0x400e4050 0x15 0x1>; 5738 }; 5739 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_enet_1g_rx_en: IOMUXC_GPIO_SD_B2_00_ENET_1G_RX_EN { 5740 pinmux = <0x400e81b4 2 0x400e84e0 1 0x400e83f8>; 5741 pin-pdrv; 5742 }; 5743 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_flexspi1_b_data03: IOMUXC_GPIO_SD_B2_00_FLEXSPI1_B_DATA03 { 5744 pinmux = <0x400e81b4 1 0x400e8570 1 0x400e83f8>; 5745 pin-pdrv; 5746 }; 5747 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_gpio10_io09: IOMUXC_GPIO_SD_B2_00_GPIO10_IO09 { 5748 pinmux = <0x400e81b4 10 0x0 0 0x400e83f8>; 5749 pin-pdrv; 5750 }; 5751 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_gpio_mux4_io09: IOMUXC_GPIO_SD_B2_00_GPIO_MUX4_IO09 { 5752 pinmux = <0x400e81b4 5 0x0 0 0x400e83f8>; 5753 pin-pdrv; 5754 }; 5755 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_lpspi4_sck: IOMUXC_GPIO_SD_B2_00_LPSPI4_SCK { 5756 pinmux = <0x400e81b4 4 0x400e8610 0 0x400e83f8>; 5757 pin-pdrv; 5758 }; 5759 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_lpuart9_tx: IOMUXC_GPIO_SD_B2_00_LPUART9_TX { 5760 pinmux = <0x400e81b4 3 0x0 0 0x400e83f8>; 5761 pin-pdrv; 5762 }; 5763 /omit-if-no-ref/ iomuxc_gpio_sd_b2_00_usdhc2_data3: IOMUXC_GPIO_SD_B2_00_USDHC2_DATA3 { 5764 pinmux = <0x400e81b4 0 0x0 0 0x400e83f8>; 5765 pin-pdrv; 5766 }; 5767 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_enet_1g_rx_clk: IOMUXC_GPIO_SD_B2_01_ENET_1G_RX_CLK { 5768 pinmux = <0x400e81b8 2 0x400e84cc 1 0x400e83fc>; 5769 pin-pdrv; 5770 }; 5771 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_flexspi1_b_data02: IOMUXC_GPIO_SD_B2_01_FLEXSPI1_B_DATA02 { 5772 pinmux = <0x400e81b8 1 0x400e856c 1 0x400e83fc>; 5773 pin-pdrv; 5774 }; 5775 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_gpio10_io10: IOMUXC_GPIO_SD_B2_01_GPIO10_IO10 { 5776 pinmux = <0x400e81b8 10 0x0 0 0x400e83fc>; 5777 pin-pdrv; 5778 }; 5779 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_gpio_mux4_io10: IOMUXC_GPIO_SD_B2_01_GPIO_MUX4_IO10 { 5780 pinmux = <0x400e81b8 5 0x0 0 0x400e83fc>; 5781 pin-pdrv; 5782 }; 5783 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_lpspi4_pcs0: IOMUXC_GPIO_SD_B2_01_LPSPI4_PCS0 { 5784 pinmux = <0x400e81b8 4 0x400e860c 0 0x400e83fc>; 5785 pin-pdrv; 5786 }; 5787 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_lpuart9_rx: IOMUXC_GPIO_SD_B2_01_LPUART9_RX { 5788 pinmux = <0x400e81b8 3 0x0 0 0x400e83fc>; 5789 pin-pdrv; 5790 }; 5791 /omit-if-no-ref/ iomuxc_gpio_sd_b2_01_usdhc2_data2: IOMUXC_GPIO_SD_B2_01_USDHC2_DATA2 { 5792 pinmux = <0x400e81b8 0 0x0 0 0x400e83fc>; 5793 pin-pdrv; 5794 }; 5795 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_enet_1g_rdata00: IOMUXC_GPIO_SD_B2_02_ENET_1G_RDATA00 { 5796 pinmux = <0x400e81bc 2 0x400e84d0 1 0x400e8400>; 5797 pin-pdrv; 5798 }; 5799 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_flexspi1_b_data01: IOMUXC_GPIO_SD_B2_02_FLEXSPI1_B_DATA01 { 5800 pinmux = <0x400e81bc 1 0x400e8568 1 0x400e8400>; 5801 pin-pdrv; 5802 }; 5803 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_gpio10_io11: IOMUXC_GPIO_SD_B2_02_GPIO10_IO11 { 5804 pinmux = <0x400e81bc 10 0x0 0 0x400e8400>; 5805 pin-pdrv; 5806 }; 5807 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_gpio_mux4_io11: IOMUXC_GPIO_SD_B2_02_GPIO_MUX4_IO11 { 5808 pinmux = <0x400e81bc 5 0x0 0 0x400e8400>; 5809 pin-pdrv; 5810 }; 5811 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_lpspi4_sdo: IOMUXC_GPIO_SD_B2_02_LPSPI4_SDO { 5812 pinmux = <0x400e81bc 4 0x400e8618 0 0x400e8400>; 5813 pin-pdrv; 5814 }; 5815 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_lpuart9_cts_b: IOMUXC_GPIO_SD_B2_02_LPUART9_CTS_B { 5816 pinmux = <0x400e81bc 3 0x0 0 0x400e8400>; 5817 pin-pdrv; 5818 }; 5819 /omit-if-no-ref/ iomuxc_gpio_sd_b2_02_usdhc2_data1: IOMUXC_GPIO_SD_B2_02_USDHC2_DATA1 { 5820 pinmux = <0x400e81bc 0 0x0 0 0x400e8400>; 5821 pin-pdrv; 5822 }; 5823 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_enet_1g_rdata01: IOMUXC_GPIO_SD_B2_03_ENET_1G_RDATA01 { 5824 pinmux = <0x400e81c0 2 0x400e84d4 1 0x400e8404>; 5825 pin-pdrv; 5826 }; 5827 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_flexspi1_b_data00: IOMUXC_GPIO_SD_B2_03_FLEXSPI1_B_DATA00 { 5828 pinmux = <0x400e81c0 1 0x400e8564 1 0x400e8404>; 5829 pin-pdrv; 5830 }; 5831 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_gpio10_io12: IOMUXC_GPIO_SD_B2_03_GPIO10_IO12 { 5832 pinmux = <0x400e81c0 10 0x0 0 0x400e8404>; 5833 pin-pdrv; 5834 }; 5835 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_gpio_mux4_io12: IOMUXC_GPIO_SD_B2_03_GPIO_MUX4_IO12 { 5836 pinmux = <0x400e81c0 5 0x0 0 0x400e8404>; 5837 pin-pdrv; 5838 }; 5839 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_lpspi4_sdi: IOMUXC_GPIO_SD_B2_03_LPSPI4_SDI { 5840 pinmux = <0x400e81c0 4 0x400e8614 0 0x400e8404>; 5841 pin-pdrv; 5842 }; 5843 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_lpuart9_rts_b: IOMUXC_GPIO_SD_B2_03_LPUART9_RTS_B { 5844 pinmux = <0x400e81c0 3 0x0 0 0x400e8404>; 5845 pin-pdrv; 5846 }; 5847 /omit-if-no-ref/ iomuxc_gpio_sd_b2_03_usdhc2_data0: IOMUXC_GPIO_SD_B2_03_USDHC2_DATA0 { 5848 pinmux = <0x400e81c0 0 0x0 0 0x400e8404>; 5849 pin-pdrv; 5850 }; 5851 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_enet_1g_rdata02: IOMUXC_GPIO_SD_B2_04_ENET_1G_RDATA02 { 5852 pinmux = <0x400e81c4 2 0x400e84d8 1 0x400e8408>; 5853 pin-pdrv; 5854 }; 5855 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_flexspi1_a_ss1_b: IOMUXC_GPIO_SD_B2_04_FLEXSPI1_A_SS1_B { 5856 pinmux = <0x400e81c4 3 0x0 0 0x400e8408>; 5857 pin-pdrv; 5858 }; 5859 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_flexspi1_b_sclk: IOMUXC_GPIO_SD_B2_04_FLEXSPI1_B_SCLK { 5860 pinmux = <0x400e81c4 1 0x400e8578 1 0x400e8408>; 5861 pin-pdrv; 5862 }; 5863 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_gpio10_io13: IOMUXC_GPIO_SD_B2_04_GPIO10_IO13 { 5864 pinmux = <0x400e81c4 10 0x0 0 0x400e8408>; 5865 pin-pdrv; 5866 }; 5867 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_gpio_mux4_io13: IOMUXC_GPIO_SD_B2_04_GPIO_MUX4_IO13 { 5868 pinmux = <0x400e81c4 5 0x0 0 0x400e8408>; 5869 pin-pdrv; 5870 }; 5871 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_lpspi4_pcs1: IOMUXC_GPIO_SD_B2_04_LPSPI4_PCS1 { 5872 pinmux = <0x400e81c4 4 0x0 0 0x400e8408>; 5873 pin-pdrv; 5874 }; 5875 /omit-if-no-ref/ iomuxc_gpio_sd_b2_04_usdhc2_clk: IOMUXC_GPIO_SD_B2_04_USDHC2_CLK { 5876 pinmux = <0x400e81c4 0 0x0 0 0x400e8408>; 5877 pin-pdrv; 5878 }; 5879 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_enet_1g_rdata03: IOMUXC_GPIO_SD_B2_05_ENET_1G_RDATA03 { 5880 pinmux = <0x400e81c8 2 0x400e84dc 1 0x400e840c>; 5881 pin-pdrv; 5882 }; 5883 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_flexspi1_a_dqs: IOMUXC_GPIO_SD_B2_05_FLEXSPI1_A_DQS { 5884 pinmux = <0x400e81c8 1 0x400e8550 2 0x400e840c>; 5885 pin-pdrv; 5886 }; 5887 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_flexspi1_b_ss0_b: IOMUXC_GPIO_SD_B2_05_FLEXSPI1_B_SS0_B { 5888 pinmux = <0x400e81c8 3 0x0 0 0x400e840c>; 5889 pin-pdrv; 5890 }; 5891 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_gpio10_io14: IOMUXC_GPIO_SD_B2_05_GPIO10_IO14 { 5892 pinmux = <0x400e81c8 10 0x0 0 0x400e840c>; 5893 pin-pdrv; 5894 }; 5895 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_gpio_mux4_io14: IOMUXC_GPIO_SD_B2_05_GPIO_MUX4_IO14 { 5896 pinmux = <0x400e81c8 5 0x0 0 0x400e840c>; 5897 pin-pdrv; 5898 }; 5899 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_lpspi4_pcs2: IOMUXC_GPIO_SD_B2_05_LPSPI4_PCS2 { 5900 pinmux = <0x400e81c8 4 0x0 0 0x400e840c>; 5901 pin-pdrv; 5902 }; 5903 /omit-if-no-ref/ iomuxc_gpio_sd_b2_05_usdhc2_cmd: IOMUXC_GPIO_SD_B2_05_USDHC2_CMD { 5904 pinmux = <0x400e81c8 0 0x0 0 0x400e840c>; 5905 pin-pdrv; 5906 }; 5907 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_enet_1g_tdata03: IOMUXC_GPIO_SD_B2_06_ENET_1G_TDATA03 { 5908 pinmux = <0x400e81cc 2 0x0 0 0x400e8410>; 5909 pin-pdrv; 5910 }; 5911 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_flexspi1_a_ss0_b: IOMUXC_GPIO_SD_B2_06_FLEXSPI1_A_SS0_B { 5912 pinmux = <0x400e81cc 1 0x0 0 0x400e8410>; 5913 pin-pdrv; 5914 }; 5915 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_gpio10_io15: IOMUXC_GPIO_SD_B2_06_GPIO10_IO15 { 5916 pinmux = <0x400e81cc 10 0x0 0 0x400e8410>; 5917 pin-pdrv; 5918 }; 5919 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_gpio_mux4_io15: IOMUXC_GPIO_SD_B2_06_GPIO_MUX4_IO15 { 5920 pinmux = <0x400e81cc 5 0x0 0 0x400e8410>; 5921 pin-pdrv; 5922 }; 5923 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_gpt6_capture1: IOMUXC_GPIO_SD_B2_06_GPT6_CAPTURE1 { 5924 pinmux = <0x400e81cc 4 0x0 0 0x400e8410>; 5925 pin-pdrv; 5926 }; 5927 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_lpspi4_pcs3: IOMUXC_GPIO_SD_B2_06_LPSPI4_PCS3 { 5928 pinmux = <0x400e81cc 3 0x0 0 0x400e8410>; 5929 pin-pdrv; 5930 }; 5931 /omit-if-no-ref/ iomuxc_gpio_sd_b2_06_usdhc2_reset_b: IOMUXC_GPIO_SD_B2_06_USDHC2_RESET_B { 5932 pinmux = <0x400e81cc 0 0x0 0 0x400e8410>; 5933 pin-pdrv; 5934 }; 5935 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_enet_1g_tdata02: IOMUXC_GPIO_SD_B2_07_ENET_1G_TDATA02 { 5936 pinmux = <0x400e81d0 2 0x0 0 0x400e8414>; 5937 pin-pdrv; 5938 }; 5939 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_enet_tx_er: IOMUXC_GPIO_SD_B2_07_ENET_TX_ER { 5940 pinmux = <0x400e81d0 8 0x0 0 0x400e8414>; 5941 pin-pdrv; 5942 }; 5943 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_flexspi1_a_sclk: IOMUXC_GPIO_SD_B2_07_FLEXSPI1_A_SCLK { 5944 pinmux = <0x400e81d0 1 0x400e8574 1 0x400e8414>; 5945 pin-pdrv; 5946 }; 5947 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_gpio10_io16: IOMUXC_GPIO_SD_B2_07_GPIO10_IO16 { 5948 pinmux = <0x400e81d0 10 0x0 0 0x400e8414>; 5949 pin-pdrv; 5950 }; 5951 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_gpio_mux4_io16: IOMUXC_GPIO_SD_B2_07_GPIO_MUX4_IO16 { 5952 pinmux = <0x400e81d0 5 0x0 0 0x400e8414>; 5953 pin-pdrv; 5954 }; 5955 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_gpt6_capture2: IOMUXC_GPIO_SD_B2_07_GPT6_CAPTURE2 { 5956 pinmux = <0x400e81d0 4 0x0 0 0x400e8414>; 5957 pin-pdrv; 5958 }; 5959 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_lpspi2_sck: IOMUXC_GPIO_SD_B2_07_LPSPI2_SCK { 5960 pinmux = <0x400e81d0 6 0x400e85e4 1 0x400e8414>; 5961 pin-pdrv; 5962 }; 5963 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_lpuart3_cts_b: IOMUXC_GPIO_SD_B2_07_LPUART3_CTS_B { 5964 pinmux = <0x400e81d0 3 0x0 0 0x400e8414>; 5965 pin-pdrv; 5966 }; 5967 /omit-if-no-ref/ iomuxc_gpio_sd_b2_07_usdhc2_strobe: IOMUXC_GPIO_SD_B2_07_USDHC2_STROBE { 5968 pinmux = <0x400e81d0 0 0x0 0 0x400e8414>; 5969 pin-pdrv; 5970 }; 5971 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_enet_1g_tdata01: IOMUXC_GPIO_SD_B2_08_ENET_1G_TDATA01 { 5972 pinmux = <0x400e81d4 2 0x0 0 0x400e8418>; 5973 pin-pdrv; 5974 }; 5975 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_flexspi1_a_data00: IOMUXC_GPIO_SD_B2_08_FLEXSPI1_A_DATA00 { 5976 pinmux = <0x400e81d4 1 0x400e8554 1 0x400e8418>; 5977 pin-pdrv; 5978 }; 5979 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_gpio10_io17: IOMUXC_GPIO_SD_B2_08_GPIO10_IO17 { 5980 pinmux = <0x400e81d4 10 0x0 0 0x400e8418>; 5981 pin-pdrv; 5982 }; 5983 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_gpio_mux4_io17: IOMUXC_GPIO_SD_B2_08_GPIO_MUX4_IO17 { 5984 pinmux = <0x400e81d4 5 0x0 0 0x400e8418>; 5985 pin-pdrv; 5986 }; 5987 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_gpt6_compare1: IOMUXC_GPIO_SD_B2_08_GPT6_COMPARE1 { 5988 pinmux = <0x400e81d4 4 0x0 0 0x400e8418>; 5989 pin-pdrv; 5990 }; 5991 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_lpspi2_pcs0: IOMUXC_GPIO_SD_B2_08_LPSPI2_PCS0 { 5992 pinmux = <0x400e81d4 6 0x400e85dc 1 0x400e8418>; 5993 pin-pdrv; 5994 }; 5995 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_lpuart3_rts_b: IOMUXC_GPIO_SD_B2_08_LPUART3_RTS_B { 5996 pinmux = <0x400e81d4 3 0x0 0 0x400e8418>; 5997 pin-pdrv; 5998 }; 5999 /omit-if-no-ref/ iomuxc_gpio_sd_b2_08_usdhc2_data4: IOMUXC_GPIO_SD_B2_08_USDHC2_DATA4 { 6000 pinmux = <0x400e81d4 0 0x0 0 0x400e8418>; 6001 pin-pdrv; 6002 }; 6003 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_enet_1g_tdata00: IOMUXC_GPIO_SD_B2_09_ENET_1G_TDATA00 { 6004 pinmux = <0x400e81d8 2 0x0 0 0x400e841c>; 6005 pin-pdrv; 6006 }; 6007 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_flexspi1_a_data01: IOMUXC_GPIO_SD_B2_09_FLEXSPI1_A_DATA01 { 6008 pinmux = <0x400e81d8 1 0x400e8558 1 0x400e841c>; 6009 pin-pdrv; 6010 }; 6011 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_gpio10_io18: IOMUXC_GPIO_SD_B2_09_GPIO10_IO18 { 6012 pinmux = <0x400e81d8 10 0x0 0 0x400e841c>; 6013 pin-pdrv; 6014 }; 6015 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_gpio_mux4_io18: IOMUXC_GPIO_SD_B2_09_GPIO_MUX4_IO18 { 6016 pinmux = <0x400e81d8 5 0x0 0 0x400e841c>; 6017 pin-pdrv; 6018 }; 6019 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_gpt6_compare2: IOMUXC_GPIO_SD_B2_09_GPT6_COMPARE2 { 6020 pinmux = <0x400e81d8 4 0x0 0 0x400e841c>; 6021 pin-pdrv; 6022 }; 6023 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_lpspi2_sdo: IOMUXC_GPIO_SD_B2_09_LPSPI2_SDO { 6024 pinmux = <0x400e81d8 6 0x400e85ec 1 0x400e841c>; 6025 pin-pdrv; 6026 }; 6027 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_lpuart5_cts_b: IOMUXC_GPIO_SD_B2_09_LPUART5_CTS_B { 6028 pinmux = <0x400e81d8 3 0x0 0 0x400e841c>; 6029 pin-pdrv; 6030 }; 6031 /omit-if-no-ref/ iomuxc_gpio_sd_b2_09_usdhc2_data5: IOMUXC_GPIO_SD_B2_09_USDHC2_DATA5 { 6032 pinmux = <0x400e81d8 0 0x0 0 0x400e841c>; 6033 pin-pdrv; 6034 }; 6035 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_enet_1g_tx_en: IOMUXC_GPIO_SD_B2_10_ENET_1G_TX_EN { 6036 pinmux = <0x400e81dc 2 0x0 0 0x400e8420>; 6037 pin-pdrv; 6038 }; 6039 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_flexspi1_a_data02: IOMUXC_GPIO_SD_B2_10_FLEXSPI1_A_DATA02 { 6040 pinmux = <0x400e81dc 1 0x400e855c 1 0x400e8420>; 6041 pin-pdrv; 6042 }; 6043 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_gpio10_io19: IOMUXC_GPIO_SD_B2_10_GPIO10_IO19 { 6044 pinmux = <0x400e81dc 10 0x0 0 0x400e8420>; 6045 pin-pdrv; 6046 }; 6047 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_gpio_mux4_io19: IOMUXC_GPIO_SD_B2_10_GPIO_MUX4_IO19 { 6048 pinmux = <0x400e81dc 5 0x0 0 0x400e8420>; 6049 pin-pdrv; 6050 }; 6051 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_gpt6_compare3: IOMUXC_GPIO_SD_B2_10_GPT6_COMPARE3 { 6052 pinmux = <0x400e81dc 4 0x0 0 0x400e8420>; 6053 pin-pdrv; 6054 }; 6055 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_lpspi2_sdi: IOMUXC_GPIO_SD_B2_10_LPSPI2_SDI { 6056 pinmux = <0x400e81dc 6 0x400e85e8 1 0x400e8420>; 6057 pin-pdrv; 6058 }; 6059 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_lpuart5_rts_b: IOMUXC_GPIO_SD_B2_10_LPUART5_RTS_B { 6060 pinmux = <0x400e81dc 3 0x0 0 0x400e8420>; 6061 pin-pdrv; 6062 }; 6063 /omit-if-no-ref/ iomuxc_gpio_sd_b2_10_usdhc2_data6: IOMUXC_GPIO_SD_B2_10_USDHC2_DATA6 { 6064 pinmux = <0x400e81dc 0 0x0 0 0x400e8420>; 6065 pin-pdrv; 6066 }; 6067 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_enet_1g_ref_clk1: IOMUXC_GPIO_SD_B2_11_ENET_1G_REF_CLK1 { 6068 pinmux = <0x400e81e0 3 0x400e84c4 1 0x400e8424>; 6069 pin-pdrv; 6070 }; 6071 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_enet_1g_tx_clk_io: IOMUXC_GPIO_SD_B2_11_ENET_1G_TX_CLK_IO { 6072 pinmux = <0x400e81e0 2 0x400e84e8 1 0x400e8424>; 6073 pin-pdrv; 6074 }; 6075 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_flexspi1_a_data03: IOMUXC_GPIO_SD_B2_11_FLEXSPI1_A_DATA03 { 6076 pinmux = <0x400e81e0 1 0x400e8560 1 0x400e8424>; 6077 pin-pdrv; 6078 }; 6079 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_gpio10_io20: IOMUXC_GPIO_SD_B2_11_GPIO10_IO20 { 6080 pinmux = <0x400e81e0 10 0x0 0 0x400e8424>; 6081 pin-pdrv; 6082 }; 6083 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_gpio_mux4_io20: IOMUXC_GPIO_SD_B2_11_GPIO_MUX4_IO20 { 6084 pinmux = <0x400e81e0 5 0x0 0 0x400e8424>; 6085 pin-pdrv; 6086 }; 6087 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_gpt6_clk: IOMUXC_GPIO_SD_B2_11_GPT6_CLK { 6088 pinmux = <0x400e81e0 4 0x0 0 0x400e8424>; 6089 pin-pdrv; 6090 }; 6091 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_lpspi2_pcs1: IOMUXC_GPIO_SD_B2_11_LPSPI2_PCS1 { 6092 pinmux = <0x400e81e0 6 0x400e85e0 1 0x400e8424>; 6093 pin-pdrv; 6094 }; 6095 /omit-if-no-ref/ iomuxc_gpio_sd_b2_11_usdhc2_data7: IOMUXC_GPIO_SD_B2_11_USDHC2_DATA7 { 6096 pinmux = <0x400e81e0 0 0x0 0 0x400e8424>; 6097 pin-pdrv; 6098 }; 6099 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_00_dig_gpio13_io03: IOMUXC_SNVS_GPIO_SNVS_00_DIG_GPIO13_IO03 { 6100 pinmux = <0x40c9400c 5 0x0 0 0x40c9404c>; 6101 pin-snvs; 6102 }; 6103 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_00_dig_snvs_lp_tamper00: IOMUXC_SNVS_GPIO_SNVS_00_DIG_SNVS_LP_TAMPER00 { 6104 pinmux = <0x40c9400c 0 0x0 0 0x40c9404c>; 6105 pin-snvs; 6106 }; 6107 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_01_dig_gpio13_io04: IOMUXC_SNVS_GPIO_SNVS_01_DIG_GPIO13_IO04 { 6108 pinmux = <0x40c94010 5 0x0 0 0x40c94050>; 6109 pin-snvs; 6110 }; 6111 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_01_dig_snvs_lp_tamper01: IOMUXC_SNVS_GPIO_SNVS_01_DIG_SNVS_LP_TAMPER01 { 6112 pinmux = <0x40c94010 0 0x0 0 0x40c94050>; 6113 pin-snvs; 6114 }; 6115 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_02_dig_gpio13_io05: IOMUXC_SNVS_GPIO_SNVS_02_DIG_GPIO13_IO05 { 6116 pinmux = <0x40c94014 5 0x0 0 0x40c94054>; 6117 pin-snvs; 6118 }; 6119 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_02_dig_snvs_lp_tamper02: IOMUXC_SNVS_GPIO_SNVS_02_DIG_SNVS_LP_TAMPER02 { 6120 pinmux = <0x40c94014 0 0x0 0 0x40c94054>; 6121 pin-snvs; 6122 }; 6123 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_03_dig_gpio13_io06: IOMUXC_SNVS_GPIO_SNVS_03_DIG_GPIO13_IO06 { 6124 pinmux = <0x40c94018 5 0x0 0 0x40c94058>; 6125 pin-snvs; 6126 }; 6127 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_03_dig_snvs_lp_tamper03: IOMUXC_SNVS_GPIO_SNVS_03_DIG_SNVS_LP_TAMPER03 { 6128 pinmux = <0x40c94018 0 0x0 0 0x40c94058>; 6129 pin-snvs; 6130 }; 6131 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_04_dig_gpio13_io07: IOMUXC_SNVS_GPIO_SNVS_04_DIG_GPIO13_IO07 { 6132 pinmux = <0x40c9401c 5 0x0 0 0x40c9405c>; 6133 pin-snvs; 6134 }; 6135 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_04_dig_snvs_lp_tamper04: IOMUXC_SNVS_GPIO_SNVS_04_DIG_SNVS_LP_TAMPER04 { 6136 pinmux = <0x40c9401c 0 0x0 0 0x40c9405c>; 6137 pin-snvs; 6138 }; 6139 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_05_dig_gpio13_io08: IOMUXC_SNVS_GPIO_SNVS_05_DIG_GPIO13_IO08 { 6140 pinmux = <0x40c94020 5 0x0 0 0x40c94060>; 6141 pin-snvs; 6142 }; 6143 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_05_dig_snvs_lp_tamper05: IOMUXC_SNVS_GPIO_SNVS_05_DIG_SNVS_LP_TAMPER05 { 6144 pinmux = <0x40c94020 0 0x0 0 0x40c94060>; 6145 pin-snvs; 6146 }; 6147 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_06_dig_gpio13_io09: IOMUXC_SNVS_GPIO_SNVS_06_DIG_GPIO13_IO09 { 6148 pinmux = <0x40c94024 5 0x0 0 0x40c94064>; 6149 pin-snvs; 6150 }; 6151 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_06_dig_snvs_lp_tamper06: IOMUXC_SNVS_GPIO_SNVS_06_DIG_SNVS_LP_TAMPER06 { 6152 pinmux = <0x40c94024 0 0x0 0 0x40c94064>; 6153 pin-snvs; 6154 }; 6155 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_07_dig_gpio13_io10: IOMUXC_SNVS_GPIO_SNVS_07_DIG_GPIO13_IO10 { 6156 pinmux = <0x40c94028 5 0x0 0 0x40c94068>; 6157 pin-snvs; 6158 }; 6159 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_07_dig_snvs_lp_tamper07: IOMUXC_SNVS_GPIO_SNVS_07_DIG_SNVS_LP_TAMPER07 { 6160 pinmux = <0x40c94028 0 0x0 0 0x40c94068>; 6161 pin-snvs; 6162 }; 6163 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_08_dig_gpio13_io11: IOMUXC_SNVS_GPIO_SNVS_08_DIG_GPIO13_IO11 { 6164 pinmux = <0x40c9402c 5 0x0 0 0x40c9406c>; 6165 pin-snvs; 6166 }; 6167 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_08_dig_snvs_lp_tamper08: IOMUXC_SNVS_GPIO_SNVS_08_DIG_SNVS_LP_TAMPER08 { 6168 pinmux = <0x40c9402c 0 0x0 0 0x40c9406c>; 6169 pin-snvs; 6170 }; 6171 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_09_dig_gpio13_io12: IOMUXC_SNVS_GPIO_SNVS_09_DIG_GPIO13_IO12 { 6172 pinmux = <0x40c94030 5 0x0 0 0x40c94070>; 6173 pin-snvs; 6174 }; 6175 /omit-if-no-ref/ iomuxc_snvs_gpio_snvs_09_dig_snvs_lp_tamper09: IOMUXC_SNVS_GPIO_SNVS_09_DIG_SNVS_LP_TAMPER09 { 6176 pinmux = <0x40c94030 0 0x0 0 0x40c94070>; 6177 pin-snvs; 6178 }; 6179 /omit-if-no-ref/ iomuxc_snvs_onoff_dig_src_reset_b: IOMUXC_SNVS_ONOFF_DIG_SRC_RESET_B { 6180 pinmux = <0x0 0 0x0 0 0x40c9403c>; 6181 pin-pue; 6182 }; 6183 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_dig_gpio13_io01: IOMUXC_SNVS_PMIC_ON_REQ_DIG_GPIO13_IO01 { 6184 pinmux = <0x40c94004 5 0x0 0 0x40c94044>; 6185 pin-snvs; 6186 }; 6187 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_dig_snvs_lp_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_DIG_SNVS_LP_PMIC_ON_REQ { 6188 pinmux = <0x40c94004 0 0x0 0 0x40c94044>; 6189 pin-snvs; 6190 }; 6191 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_dig_gpio13_io02: IOMUXC_SNVS_PMIC_STBY_REQ_DIG_GPIO13_IO02 { 6192 pinmux = <0x40c94008 5 0x0 0 0x40c94048>; 6193 pin-snvs; 6194 }; 6195 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_dig_pgmc_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_DIG_PGMC_PMIC_VSTBY_REQ { 6196 pinmux = <0x40c94008 0 0x0 0 0x40c94048>; 6197 pin-snvs; 6198 }; 6199 /omit-if-no-ref/ iomuxc_snvs_por_b_dig_src_por_b: IOMUXC_SNVS_POR_B_DIG_SRC_POR_B { 6200 pinmux = <0x0 0 0x0 0 0x40c94038>; 6201 pin-pue; 6202 }; 6203 /omit-if-no-ref/ iomuxc_snvs_test_mode_dig_test_mode: IOMUXC_SNVS_TEST_MODE_DIG_TEST_MODE { 6204 pinmux = <0x0 0 0x0 0 0x40c94034>; 6205 pin-pue; 6206 }; 6207 /omit-if-no-ref/ iomuxc_snvs_wakeup_dig_gpio13_io00: IOMUXC_SNVS_WAKEUP_DIG_GPIO13_IO00 { 6208 pinmux = <0x40c94000 5 0x0 0 0x40c94040>; 6209 pin-snvs; 6210 }; 6211}; 6212 6213
