1/* 2 * Copyright 2023, NXP 3 * SPDX-License-Identifier: Apache-2.0 4 * 5 * Note: File generated by gen_soc_headers.py 6 * from configuration data for MIMXRT1061DVL6B 7 */ 8 9/* 10 * SOC level pinctrl defintions 11 * These definitions define SOC level defaults for each pin, 12 * and select the pinmux for the pin. Pinmux entries are a tuple of: 13 * <mux_register mux_mode input_register input_daisy config_register> 14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 15 * the pinctrl driver will write the mux_mode and input_daisy values into 16 * each register, respectively. The config_register is used to configure 17 * the pin based on the devicetree properties set 18 */ 19 20&iomuxc { 21 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_acmp1_in4: IOMUXC_GPIO_AD_B0_00_ACMP1_IN4 { 22 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 23 }; 24 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_00_FLEXPWM2_PWMA3 { 25 pinmux = <0x401f80bc 0 0x401f8474 2 0x401f82ac>; 26 }; 27 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 { 28 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 29 gpr = <0x400ac068 0x0 0x0>; 30 }; 31 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio6_io00: IOMUXC_GPIO_AD_B0_00_GPIO6_IO00 { 32 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 33 gpr = <0x400ac068 0x0 0x1>; 34 }; 35 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpi2c1_scls: IOMUXC_GPIO_AD_B0_00_LPI2C1_SCLS { 36 pinmux = <0x401f80bc 4 0x0 0 0x401f82ac>; 37 }; 38 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpspi3_sck: IOMUXC_GPIO_AD_B0_00_LPSPI3_SCK { 39 pinmux = <0x401f80bc 7 0x401f8510 0 0x401f82ac>; 40 }; 41 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_ref_32k_out: IOMUXC_GPIO_AD_B0_00_REF_32K_OUT { 42 pinmux = <0x401f80bc 2 0x0 0 0x401f82ac>; 43 }; 44 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usb_otg2_id: IOMUXC_GPIO_AD_B0_00_USB_OTG2_ID { 45 pinmux = <0x401f80bc 3 0x401f83f8 0 0x401f82ac>; 46 }; 47 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usdhc1_reset_b: IOMUXC_GPIO_AD_B0_00_USDHC1_RESET_B { 48 pinmux = <0x401f80bc 6 0x0 0 0x401f82ac>; 49 }; 50 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_in14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_IN14 { 51 pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>; 52 gpr = <0x400ac018 0x1a 0x0>; 53 }; 54 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_inout14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_INOUT14 { 55 pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>; 56 gpr = <0x400ac018 0x1a 0x1>; 57 }; 58 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_acmp2_in4: IOMUXC_GPIO_AD_B0_01_ACMP2_IN4 { 59 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 60 }; 61 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ewm_out_b: IOMUXC_GPIO_AD_B0_01_EWM_OUT_B { 62 pinmux = <0x401f80c0 6 0x0 0 0x401f82b0>; 63 }; 64 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_01_FLEXPWM2_PWMB3 { 65 pinmux = <0x401f80c0 0 0x401f8484 2 0x401f82b0>; 66 }; 67 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 { 68 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 69 gpr = <0x400ac068 0x1 0x0>; 70 }; 71 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio6_io01: IOMUXC_GPIO_AD_B0_01_GPIO6_IO01 { 72 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 73 gpr = <0x400ac068 0x1 0x1>; 74 }; 75 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpi2c1_sdas: IOMUXC_GPIO_AD_B0_01_LPI2C1_SDAS { 76 pinmux = <0x401f80c0 4 0x0 0 0x401f82b0>; 77 }; 78 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpspi3_sdo: IOMUXC_GPIO_AD_B0_01_LPSPI3_SDO { 79 pinmux = <0x401f80c0 7 0x401f8518 0 0x401f82b0>; 80 }; 81 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ref_24m_out: IOMUXC_GPIO_AD_B0_01_REF_24M_OUT { 82 pinmux = <0x401f80c0 2 0x0 0 0x401f82b0>; 83 }; 84 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_usb_otg1_id: IOMUXC_GPIO_AD_B0_01_USB_OTG1_ID { 85 pinmux = <0x401f80c0 3 0x401f83f4 0 0x401f82b0>; 86 }; 87 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_in15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_IN15 { 88 pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>; 89 gpr = <0x400ac018 0x1b 0x0>; 90 }; 91 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_inout15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_INOUT15 { 92 pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>; 93 gpr = <0x400ac018 0x1b 0x1>; 94 }; 95 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_acmp3_in4: IOMUXC_GPIO_AD_B0_02_ACMP3_IN4 { 96 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 97 }; 98 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexcan2_tx: IOMUXC_GPIO_AD_B0_02_FLEXCAN2_TX { 99 pinmux = <0x401f80c4 0 0x0 0 0x401f82b4>; 100 }; 101 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexpwm1_pwmx0: IOMUXC_GPIO_AD_B0_02_FLEXPWM1_PWMX0 { 102 pinmux = <0x401f80c4 4 0x0 0 0x401f82b4>; 103 }; 104 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 { 105 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 106 gpr = <0x400ac068 0x2 0x0>; 107 }; 108 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio6_io02: IOMUXC_GPIO_AD_B0_02_GPIO6_IO02 { 109 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 110 gpr = <0x400ac068 0x2 0x1>; 111 }; 112 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpi2c1_hreq: IOMUXC_GPIO_AD_B0_02_LPI2C1_HREQ { 113 pinmux = <0x401f80c4 6 0x0 0 0x401f82b4>; 114 }; 115 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpspi3_sdi: IOMUXC_GPIO_AD_B0_02_LPSPI3_SDI { 116 pinmux = <0x401f80c4 7 0x401f8514 0 0x401f82b4>; 117 }; 118 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpuart6_tx: IOMUXC_GPIO_AD_B0_02_LPUART6_TX { 119 pinmux = <0x401f80c4 2 0x401f8554 1 0x401f82b4>; 120 }; 121 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_02_USB_OTG1_PWR { 122 pinmux = <0x401f80c4 3 0x0 0 0x401f82b4>; 123 }; 124 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_in16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_IN16 { 125 pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>; 126 gpr = <0x400ac018 0x1c 0x0>; 127 }; 128 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_inout16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_INOUT16 { 129 pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>; 130 gpr = <0x400ac018 0x1c 0x1>; 131 }; 132 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_acmp4_in4: IOMUXC_GPIO_AD_B0_03_ACMP4_IN4 { 133 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 134 }; 135 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexcan2_rx: IOMUXC_GPIO_AD_B0_03_FLEXCAN2_RX { 136 pinmux = <0x401f80c8 0 0x401f8450 1 0x401f82b8>; 137 }; 138 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexpwm1_pwmx1: IOMUXC_GPIO_AD_B0_03_FLEXPWM1_PWMX1 { 139 pinmux = <0x401f80c8 4 0x0 0 0x401f82b8>; 140 }; 141 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 { 142 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 143 gpr = <0x400ac068 0x3 0x0>; 144 }; 145 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio6_io03: IOMUXC_GPIO_AD_B0_03_GPIO6_IO03 { 146 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 147 gpr = <0x400ac068 0x3 0x1>; 148 }; 149 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpspi3_pcs0: IOMUXC_GPIO_AD_B0_03_LPSPI3_PCS0 { 150 pinmux = <0x401f80c8 7 0x401f850c 0 0x401f82b8>; 151 }; 152 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpuart6_rx: IOMUXC_GPIO_AD_B0_03_LPUART6_RX { 153 pinmux = <0x401f80c8 2 0x401f8550 1 0x401f82b8>; 154 }; 155 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ref_24m_out: IOMUXC_GPIO_AD_B0_03_REF_24M_OUT { 156 pinmux = <0x401f80c8 6 0x0 0 0x401f82b8>; 157 }; 158 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC { 159 pinmux = <0x401f80c8 3 0x401f85d0 0 0x401f82b8>; 160 }; 161 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_IN17 { 162 pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>; 163 gpr = <0x400ac018 0x1d 0x0>; 164 }; 165 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_INOUT17 { 166 pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>; 167 gpr = <0x400ac018 0x1d 0x1>; 168 }; 169 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_tx_data3: IOMUXC_GPIO_AD_B0_04_ENET_TX_DATA3 { 170 pinmux = <0x401f80cc 2 0x0 0 0x401f82bc>; 171 }; 172 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 { 173 pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>; 174 gpr = <0x400ac068 0x4 0x0>; 175 }; 176 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio6_io04: IOMUXC_GPIO_AD_B0_04_GPIO6_IO04 { 177 pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>; 178 gpr = <0x400ac068 0x4 0x1>; 179 }; 180 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_lpspi3_pcs1: IOMUXC_GPIO_AD_B0_04_LPSPI3_PCS1 { 181 pinmux = <0x401f80cc 7 0x0 0 0x401f82bc>; 182 }; 183 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_mqs_right: IOMUXC_GPIO_AD_B0_04_MQS_RIGHT { 184 pinmux = <0x401f80cc 1 0x0 0 0x401f82bc>; 185 }; 186 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_pit_trigger0: IOMUXC_GPIO_AD_B0_04_PIT_TRIGGER0 { 187 pinmux = <0x401f80cc 6 0x0 0 0x401f82bc>; 188 }; 189 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_sai2_tx_sync: IOMUXC_GPIO_AD_B0_04_SAI2_TX_SYNC { 190 pinmux = <0x401f80cc 3 0x401f85c4 1 0x401f82bc>; 191 }; 192 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_src_boot_mode0: IOMUXC_GPIO_AD_B0_04_SRC_BOOT_MODE0 { 193 pinmux = <0x401f80cc 0 0x0 0 0x401f82bc>; 194 }; 195 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_tx_data2: IOMUXC_GPIO_AD_B0_05_ENET_TX_DATA2 { 196 pinmux = <0x401f80d0 2 0x0 0 0x401f82c0>; 197 }; 198 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 { 199 pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>; 200 gpr = <0x400ac068 0x5 0x0>; 201 }; 202 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio6_io05: IOMUXC_GPIO_AD_B0_05_GPIO6_IO05 { 203 pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>; 204 gpr = <0x400ac068 0x5 0x1>; 205 }; 206 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_lpspi3_pcs2: IOMUXC_GPIO_AD_B0_05_LPSPI3_PCS2 { 207 pinmux = <0x401f80d0 7 0x0 0 0x401f82c0>; 208 }; 209 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_mqs_left: IOMUXC_GPIO_AD_B0_05_MQS_LEFT { 210 pinmux = <0x401f80d0 1 0x0 0 0x401f82c0>; 211 }; 212 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_sai2_tx_bclk: IOMUXC_GPIO_AD_B0_05_SAI2_TX_BCLK { 213 pinmux = <0x401f80d0 3 0x401f85c0 1 0x401f82c0>; 214 }; 215 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_src_boot_mode1: IOMUXC_GPIO_AD_B0_05_SRC_BOOT_MODE1 { 216 pinmux = <0x401f80d0 0 0x0 0 0x401f82c0>; 217 }; 218 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_IN17 { 219 pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>; 220 gpr = <0x400ac018 0x1d 0x0>; 221 }; 222 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_INOUT17 { 223 pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>; 224 gpr = <0x400ac018 0x1d 0x1>; 225 }; 226 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_enet_rx_clk: IOMUXC_GPIO_AD_B0_06_ENET_RX_CLK { 227 pinmux = <0x401f80d4 2 0x0 0 0x401f82c4>; 228 }; 229 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 { 230 pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>; 231 gpr = <0x400ac068 0x6 0x0>; 232 }; 233 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio6_io06: IOMUXC_GPIO_AD_B0_06_GPIO6_IO06 { 234 pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>; 235 gpr = <0x400ac068 0x6 0x1>; 236 }; 237 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpt2_compare1: IOMUXC_GPIO_AD_B0_06_GPT2_COMPARE1 { 238 pinmux = <0x401f80d4 1 0x0 0 0x401f82c4>; 239 }; 240 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_jtag_tms: IOMUXC_GPIO_AD_B0_06_JTAG_TMS { 241 pinmux = <0x401f80d4 0 0x0 0 0x401f82c4>; 242 }; 243 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpspi3_pcs3: IOMUXC_GPIO_AD_B0_06_LPSPI3_PCS3 { 244 pinmux = <0x401f80d4 7 0x0 0 0x401f82c4>; 245 }; 246 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_sai2_rx_bclk: IOMUXC_GPIO_AD_B0_06_SAI2_RX_BCLK { 247 pinmux = <0x401f80d4 3 0x401f85b4 1 0x401f82c4>; 248 }; 249 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_in18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_IN18 { 250 pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>; 251 gpr = <0x400ac018 0x1e 0x0>; 252 }; 253 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_inout18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_INOUT18 { 254 pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>; 255 gpr = <0x400ac018 0x1e 0x1>; 256 }; 257 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_1588_event3_out: IOMUXC_GPIO_AD_B0_07_ENET_1588_EVENT3_OUT { 258 pinmux = <0x401f80d8 7 0x0 0 0x401f82c8>; 259 }; 260 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_tx_er: IOMUXC_GPIO_AD_B0_07_ENET_TX_ER { 261 pinmux = <0x401f80d8 2 0x0 0 0x401f82c8>; 262 }; 263 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 { 264 pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>; 265 gpr = <0x400ac068 0x7 0x0>; 266 }; 267 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio6_io07: IOMUXC_GPIO_AD_B0_07_GPIO6_IO07 { 268 pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>; 269 gpr = <0x400ac068 0x7 0x1>; 270 }; 271 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpt2_compare2: IOMUXC_GPIO_AD_B0_07_GPT2_COMPARE2 { 272 pinmux = <0x401f80d8 1 0x0 0 0x401f82c8>; 273 }; 274 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_jtag_tck: IOMUXC_GPIO_AD_B0_07_JTAG_TCK { 275 pinmux = <0x401f80d8 0 0x0 0 0x401f82c8>; 276 }; 277 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_sai2_rx_sync: IOMUXC_GPIO_AD_B0_07_SAI2_RX_SYNC { 278 pinmux = <0x401f80d8 3 0x401f85bc 1 0x401f82c8>; 279 }; 280 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_in19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_IN19 { 281 pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>; 282 gpr = <0x400ac018 0x1f 0x0>; 283 }; 284 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_inout19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_INOUT19 { 285 pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>; 286 gpr = <0x400ac018 0x1f 0x1>; 287 }; 288 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_1588_event3_in: IOMUXC_GPIO_AD_B0_08_ENET_1588_EVENT3_IN { 289 pinmux = <0x401f80dc 7 0x0 0 0x401f82cc>; 290 }; 291 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_rx_data3: IOMUXC_GPIO_AD_B0_08_ENET_RX_DATA3 { 292 pinmux = <0x401f80dc 2 0x0 0 0x401f82cc>; 293 }; 294 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 { 295 pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>; 296 gpr = <0x400ac068 0x8 0x0>; 297 }; 298 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio6_io08: IOMUXC_GPIO_AD_B0_08_GPIO6_IO08 { 299 pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>; 300 gpr = <0x400ac068 0x8 0x1>; 301 }; 302 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpt2_compare3: IOMUXC_GPIO_AD_B0_08_GPT2_COMPARE3 { 303 pinmux = <0x401f80dc 1 0x0 0 0x401f82cc>; 304 }; 305 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_jtag_mod: IOMUXC_GPIO_AD_B0_08_JTAG_MOD { 306 pinmux = <0x401f80dc 0 0x0 0 0x401f82cc>; 307 }; 308 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_sai2_rx_data: IOMUXC_GPIO_AD_B0_08_SAI2_RX_DATA { 309 pinmux = <0x401f80dc 3 0x401f85b8 1 0x401f82cc>; 310 }; 311 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_xbar1_xbar_in20: IOMUXC_GPIO_AD_B0_08_XBAR1_XBAR_IN20 { 312 pinmux = <0x401f80dc 6 0x401f8634 1 0x401f82cc>; 313 }; 314 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data2: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA2 { 315 pinmux = <0x401f80e0 2 0x0 0 0x401f82d0>; 316 }; 317 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_09_FLEXPWM2_PWMA3 { 318 pinmux = <0x401f80e0 1 0x401f8474 3 0x401f82d0>; 319 }; 320 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 { 321 pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>; 322 gpr = <0x400ac068 0x9 0x0>; 323 }; 324 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio6_io09: IOMUXC_GPIO_AD_B0_09_GPIO6_IO09 { 325 pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>; 326 gpr = <0x400ac068 0x9 0x1>; 327 }; 328 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpt2_clk: IOMUXC_GPIO_AD_B0_09_GPT2_CLK { 329 pinmux = <0x401f80e0 7 0x401f876c 0 0x401f82d0>; 330 }; 331 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_jtag_tdi: IOMUXC_GPIO_AD_B0_09_JTAG_TDI { 332 pinmux = <0x401f80e0 0 0x0 0 0x401f82d0>; 333 }; 334 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_sai2_tx_data: IOMUXC_GPIO_AD_B0_09_SAI2_TX_DATA { 335 pinmux = <0x401f80e0 3 0x0 0 0x401f82d0>; 336 }; 337 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_semc_dqs4: IOMUXC_GPIO_AD_B0_09_SEMC_DQS4 { 338 pinmux = <0x401f80e0 9 0x401f8788 2 0x401f82d0>; 339 }; 340 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_xbar1_xbar_in21: IOMUXC_GPIO_AD_B0_09_XBAR1_XBAR_IN21 { 341 pinmux = <0x401f80e0 6 0x401f8658 1 0x401f82d0>; 342 }; 343 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_arm_trace_swo: IOMUXC_GPIO_AD_B0_10_ARM_TRACE_SWO { 344 pinmux = <0x401f80e4 9 0x0 0 0x401f82d4>; 345 }; 346 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_10_ENET_1588_EVENT0_OUT { 347 pinmux = <0x401f80e4 7 0x0 0 0x401f82d4>; 348 }; 349 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_crs: IOMUXC_GPIO_AD_B0_10_ENET_CRS { 350 pinmux = <0x401f80e4 2 0x0 0 0x401f82d4>; 351 }; 352 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexcan3_tx: IOMUXC_GPIO_AD_B0_10_FLEXCAN3_TX { 353 pinmux = <0x401f80e4 8 0x0 0 0x401f82d4>; 354 }; 355 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm1_pwma3: IOMUXC_GPIO_AD_B0_10_FLEXPWM1_PWMA3 { 356 pinmux = <0x401f80e4 1 0x401f8454 3 0x401f82d4>; 357 }; 358 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 { 359 pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>; 360 gpr = <0x400ac068 0xa 0x0>; 361 }; 362 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio6_io10: IOMUXC_GPIO_AD_B0_10_GPIO6_IO10 { 363 pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>; 364 gpr = <0x400ac068 0xa 0x1>; 365 }; 366 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_jtag_tdo: IOMUXC_GPIO_AD_B0_10_JTAG_TDO { 367 pinmux = <0x401f80e4 0 0x0 0 0x401f82d4>; 368 }; 369 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_sai2_mclk: IOMUXC_GPIO_AD_B0_10_SAI2_MCLK { 370 pinmux = <0x401f80e4 3 0x401f85b0 1 0x401f82d4>; 371 }; 372 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_xbar1_xbar_in22: IOMUXC_GPIO_AD_B0_10_XBAR1_XBAR_IN22 { 373 pinmux = <0x401f80e4 6 0x401f8638 1 0x401f82d4>; 374 }; 375 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_11_ENET_1588_EVENT0_IN { 376 pinmux = <0x401f80e8 7 0x401f8444 1 0x401f82d8>; 377 }; 378 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_col: IOMUXC_GPIO_AD_B0_11_ENET_COL { 379 pinmux = <0x401f80e8 2 0x0 0 0x401f82d8>; 380 }; 381 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexcan3_rx: IOMUXC_GPIO_AD_B0_11_FLEXCAN3_RX { 382 pinmux = <0x401f80e8 8 0x401f878c 2 0x401f82d8>; 383 }; 384 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B0_11_FLEXPWM1_PWMB3 { 385 pinmux = <0x401f80e8 1 0x401f8464 3 0x401f82d8>; 386 }; 387 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 { 388 pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>; 389 gpr = <0x400ac068 0xb 0x0>; 390 }; 391 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio6_io11: IOMUXC_GPIO_AD_B0_11_GPIO6_IO11 { 392 pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>; 393 gpr = <0x400ac068 0xb 0x1>; 394 }; 395 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_jtag_trstb: IOMUXC_GPIO_AD_B0_11_JTAG_TRSTB { 396 pinmux = <0x401f80e8 0 0x0 0 0x401f82d8>; 397 }; 398 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_semc_clk6: IOMUXC_GPIO_AD_B0_11_SEMC_CLK6 { 399 pinmux = <0x401f80e8 9 0x0 0 0x401f82d8>; 400 }; 401 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_wdog1_b: IOMUXC_GPIO_AD_B0_11_WDOG1_B { 402 pinmux = <0x401f80e8 3 0x0 0 0x401f82d8>; 403 }; 404 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_xbar1_xbar_in23: IOMUXC_GPIO_AD_B0_11_XBAR1_XBAR_IN23 { 405 pinmux = <0x401f80e8 6 0x401f863c 1 0x401f82d8>; 406 }; 407 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in1: IOMUXC_GPIO_AD_B0_12_ADC1_IN1 { 408 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 409 }; 410 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_nmi: IOMUXC_GPIO_AD_B0_12_ARM_NMI { 411 pinmux = <0x401f80ec 7 0x0 0 0x401f82dc>; 412 }; 413 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_12_CCM_PMIC_RDY { 414 pinmux = <0x401f80ec 1 0x401f83fc 1 0x401f82dc>; 415 }; 416 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_1588_event1_out: IOMUXC_GPIO_AD_B0_12_ENET_1588_EVENT1_OUT { 417 pinmux = <0x401f80ec 6 0x0 0 0x401f82dc>; 418 }; 419 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm1_pwmx2: IOMUXC_GPIO_AD_B0_12_FLEXPWM1_PWMX2 { 420 pinmux = <0x401f80ec 4 0x0 0 0x401f82dc>; 421 }; 422 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 { 423 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 424 gpr = <0x400ac068 0xc 0x0>; 425 }; 426 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio6_io12: IOMUXC_GPIO_AD_B0_12_GPIO6_IO12 { 427 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 428 gpr = <0x400ac068 0xc 0x1>; 429 }; 430 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpi2c4_scl: IOMUXC_GPIO_AD_B0_12_LPI2C4_SCL { 431 pinmux = <0x401f80ec 0 0x401f84e4 1 0x401f82dc>; 432 }; 433 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart1_tx: IOMUXC_GPIO_AD_B0_12_LPUART1_TX { 434 pinmux = <0x401f80ec 2 0x0 0 0x401f82dc>; 435 }; 436 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_wdog2_b: IOMUXC_GPIO_AD_B0_12_WDOG2_B { 437 pinmux = <0x401f80ec 3 0x0 0 0x401f82dc>; 438 }; 439 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_acmp1_in2: IOMUXC_GPIO_AD_B0_13_ACMP1_IN2 { 440 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 441 }; 442 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc1_in2: IOMUXC_GPIO_AD_B0_13_ADC1_IN2 { 443 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 444 }; 445 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_1588_event1_in: IOMUXC_GPIO_AD_B0_13_ENET_1588_EVENT1_IN { 446 pinmux = <0x401f80f0 6 0x0 0 0x401f82e0>; 447 }; 448 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ewm_out_b: IOMUXC_GPIO_AD_B0_13_EWM_OUT_B { 449 pinmux = <0x401f80f0 3 0x0 0 0x401f82e0>; 450 }; 451 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm1_pwmx3: IOMUXC_GPIO_AD_B0_13_FLEXPWM1_PWMX3 { 452 pinmux = <0x401f80f0 4 0x0 0 0x401f82e0>; 453 }; 454 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 { 455 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 456 gpr = <0x400ac068 0xd 0x0>; 457 }; 458 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio6_io13: IOMUXC_GPIO_AD_B0_13_GPIO6_IO13 { 459 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 460 gpr = <0x400ac068 0xd 0x1>; 461 }; 462 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpt1_clk: IOMUXC_GPIO_AD_B0_13_GPT1_CLK { 463 pinmux = <0x401f80f0 1 0x401f8760 0 0x401f82e0>; 464 }; 465 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpi2c4_sda: IOMUXC_GPIO_AD_B0_13_LPI2C4_SDA { 466 pinmux = <0x401f80f0 0 0x401f84e8 1 0x401f82e0>; 467 }; 468 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart1_rx: IOMUXC_GPIO_AD_B0_13_LPUART1_RX { 469 pinmux = <0x401f80f0 2 0x0 0 0x401f82e0>; 470 }; 471 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ref_24m_out: IOMUXC_GPIO_AD_B0_13_REF_24M_OUT { 472 pinmux = <0x401f80f0 7 0x0 0 0x401f82e0>; 473 }; 474 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in2: IOMUXC_GPIO_AD_B0_14_ACMP2_IN2 { 475 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 476 }; 477 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in3: IOMUXC_GPIO_AD_B0_14_ADC1_IN3 { 478 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 479 }; 480 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_14_ENET_1588_EVENT0_OUT { 481 pinmux = <0x401f80f4 3 0x0 0 0x401f82e4>; 482 }; 483 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX { 484 pinmux = <0x401f80f4 6 0x0 0 0x401f82e4>; 485 }; 486 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan3_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN3_TX { 487 pinmux = <0x401f80f4 8 0x0 0 0x401f82e4>; 488 }; 489 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 { 490 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 491 gpr = <0x400ac068 0xe 0x0>; 492 }; 493 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio6_io14: IOMUXC_GPIO_AD_B0_14_GPIO6_IO14 { 494 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 495 gpr = <0x400ac068 0xe 0x1>; 496 }; 497 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_14_LPUART1_CTS_B { 498 pinmux = <0x401f80f4 2 0x0 0 0x401f82e4>; 499 }; 500 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_usb_otg2_oc: IOMUXC_GPIO_AD_B0_14_USB_OTG2_OC { 501 pinmux = <0x401f80f4 0 0x401f85cc 0 0x401f82e4>; 502 }; 503 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_xbar1_xbar_in24: IOMUXC_GPIO_AD_B0_14_XBAR1_XBAR_IN24 { 504 pinmux = <0x401f80f4 1 0x401f8640 1 0x401f82e4>; 505 }; 506 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in2: IOMUXC_GPIO_AD_B0_15_ACMP3_IN2 { 507 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 508 }; 509 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in4: IOMUXC_GPIO_AD_B0_15_ADC1_IN4 { 510 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 511 }; 512 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_15_ENET_1588_EVENT0_IN { 513 pinmux = <0x401f80f8 3 0x401f8444 0 0x401f82e8>; 514 }; 515 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX { 516 pinmux = <0x401f80f8 6 0x401f8450 2 0x401f82e8>; 517 }; 518 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan3_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN3_RX { 519 pinmux = <0x401f80f8 8 0x401f878c 1 0x401f82e8>; 520 }; 521 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 { 522 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 523 gpr = <0x400ac068 0xf 0x0>; 524 }; 525 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio6_io15: IOMUXC_GPIO_AD_B0_15_GPIO6_IO15 { 526 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 527 gpr = <0x400ac068 0xf 0x1>; 528 }; 529 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_15_LPUART1_RTS_B { 530 pinmux = <0x401f80f8 2 0x0 0 0x401f82e8>; 531 }; 532 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_usb_otg2_pwr: IOMUXC_GPIO_AD_B0_15_USB_OTG2_PWR { 533 pinmux = <0x401f80f8 0 0x0 0 0x401f82e8>; 534 }; 535 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_wdog1_rst_b_deb: IOMUXC_GPIO_AD_B0_15_WDOG1_RST_B_DEB { 536 pinmux = <0x401f80f8 7 0x0 0 0x401f82e8>; 537 }; 538 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_xbar1_xbar_in25: IOMUXC_GPIO_AD_B0_15_XBAR1_XBAR_IN25 { 539 pinmux = <0x401f80f8 1 0x401f8650 0 0x401f82e8>; 540 }; 541 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_acmp4_in2: IOMUXC_GPIO_AD_B1_00_ACMP4_IN2 { 542 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 543 }; 544 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc1_in5: IOMUXC_GPIO_AD_B1_00_ADC1_IN5 { 545 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 546 }; 547 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc2_in5: IOMUXC_GPIO_AD_B1_00_ADC2_IN5 { 548 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 549 }; 550 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_enet2_1588_event0_out: IOMUXC_GPIO_AD_B1_00_ENET2_1588_EVENT0_OUT { 551 pinmux = <0x401f80fc 8 0x0 0 0x401f82ec>; 552 }; 553 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_flexio3_flexio00: IOMUXC_GPIO_AD_B1_00_FLEXIO3_FLEXIO00 { 554 pinmux = <0x401f80fc 9 0x0 0 0x401f82ec>; 555 }; 556 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio1_io16: IOMUXC_GPIO_AD_B1_00_GPIO1_IO16 { 557 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 558 gpr = <0x400ac068 0x10 0x0>; 559 }; 560 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio6_io16: IOMUXC_GPIO_AD_B1_00_GPIO6_IO16 { 561 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 562 gpr = <0x400ac068 0x10 0x1>; 563 }; 564 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_kpp_row7: IOMUXC_GPIO_AD_B1_00_KPP_ROW7 { 565 pinmux = <0x401f80fc 7 0x0 0 0x401f82ec>; 566 }; 567 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpi2c1_scl: IOMUXC_GPIO_AD_B1_00_LPI2C1_SCL { 568 pinmux = <0x401f80fc 3 0x401f84cc 1 0x401f82ec>; 569 }; 570 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpuart2_cts_b: IOMUXC_GPIO_AD_B1_00_LPUART2_CTS_B { 571 pinmux = <0x401f80fc 2 0x0 0 0x401f82ec>; 572 }; 573 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_qtimer3_timer0: IOMUXC_GPIO_AD_B1_00_QTIMER3_TIMER0 { 574 pinmux = <0x401f80fc 1 0x401f857c 1 0x401f82ec>; 575 gpr = <0x400ac018 0x8 0x0>; 576 }; 577 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usb_otg2_id: IOMUXC_GPIO_AD_B1_00_USB_OTG2_ID { 578 pinmux = <0x401f80fc 0 0x401f83f8 1 0x401f82ec>; 579 }; 580 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usdhc1_wp: IOMUXC_GPIO_AD_B1_00_USDHC1_WP { 581 pinmux = <0x401f80fc 6 0x401f85d8 2 0x401f82ec>; 582 }; 583 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_wdog1_b: IOMUXC_GPIO_AD_B1_00_WDOG1_B { 584 pinmux = <0x401f80fc 4 0x0 0 0x401f82ec>; 585 }; 586 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp1_in0: IOMUXC_GPIO_AD_B1_01_ACMP1_IN0 { 587 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 588 }; 589 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp2_in0: IOMUXC_GPIO_AD_B1_01_ACMP2_IN0 { 590 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 591 }; 592 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp3_in0: IOMUXC_GPIO_AD_B1_01_ACMP3_IN0 { 593 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 594 }; 595 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp4_in0: IOMUXC_GPIO_AD_B1_01_ACMP4_IN0 { 596 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 597 }; 598 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc1_in6: IOMUXC_GPIO_AD_B1_01_ADC1_IN6 { 599 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 600 }; 601 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc2_in6: IOMUXC_GPIO_AD_B1_01_ADC2_IN6 { 602 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 603 }; 604 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_01_CCM_PMIC_RDY { 605 pinmux = <0x401f8100 4 0x401f83fc 2 0x401f82f0>; 606 }; 607 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_enet2_1588_event0_in: IOMUXC_GPIO_AD_B1_01_ENET2_1588_EVENT0_IN { 608 pinmux = <0x401f8100 8 0x401f8724 0 0x401f82f0>; 609 }; 610 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_flexio3_flexio01: IOMUXC_GPIO_AD_B1_01_FLEXIO3_FLEXIO01 { 611 pinmux = <0x401f8100 9 0x0 0 0x401f82f0>; 612 }; 613 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio1_io17: IOMUXC_GPIO_AD_B1_01_GPIO1_IO17 { 614 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 615 gpr = <0x400ac068 0x11 0x0>; 616 }; 617 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio6_io17: IOMUXC_GPIO_AD_B1_01_GPIO6_IO17 { 618 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 619 gpr = <0x400ac068 0x11 0x1>; 620 }; 621 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_kpp_col7: IOMUXC_GPIO_AD_B1_01_KPP_COL7 { 622 pinmux = <0x401f8100 7 0x0 0 0x401f82f0>; 623 }; 624 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpi2c1_sda: IOMUXC_GPIO_AD_B1_01_LPI2C1_SDA { 625 pinmux = <0x401f8100 3 0x401f84d0 1 0x401f82f0>; 626 }; 627 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpuart2_rts_b: IOMUXC_GPIO_AD_B1_01_LPUART2_RTS_B { 628 pinmux = <0x401f8100 2 0x0 0 0x401f82f0>; 629 }; 630 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_qtimer3_timer1: IOMUXC_GPIO_AD_B1_01_QTIMER3_TIMER1 { 631 pinmux = <0x401f8100 1 0x401f8580 0 0x401f82f0>; 632 gpr = <0x400ac018 0x9 0x0>; 633 }; 634 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_01_USB_OTG1_PWR { 635 pinmux = <0x401f8100 0 0x0 0 0x401f82f0>; 636 }; 637 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usdhc1_vselect: IOMUXC_GPIO_AD_B1_01_USDHC1_VSELECT { 638 pinmux = <0x401f8100 6 0x0 0 0x401f82f0>; 639 }; 640 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_acmp1_in3: IOMUXC_GPIO_AD_B1_02_ACMP1_IN3 { 641 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 642 }; 643 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc1_in7: IOMUXC_GPIO_AD_B1_02_ADC1_IN7 { 644 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 645 }; 646 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc2_in7: IOMUXC_GPIO_AD_B1_02_ADC2_IN7 { 647 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 648 }; 649 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_enet_1588_event2_out: IOMUXC_GPIO_AD_B1_02_ENET_1588_EVENT2_OUT { 650 pinmux = <0x401f8104 4 0x0 0 0x401f82f4>; 651 }; 652 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_flexio3_flexio02: IOMUXC_GPIO_AD_B1_02_FLEXIO3_FLEXIO02 { 653 pinmux = <0x401f8104 9 0x0 0 0x401f82f4>; 654 }; 655 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio1_io18: IOMUXC_GPIO_AD_B1_02_GPIO1_IO18 { 656 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 657 gpr = <0x400ac068 0x12 0x0>; 658 }; 659 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio6_io18: IOMUXC_GPIO_AD_B1_02_GPIO6_IO18 { 660 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 661 gpr = <0x400ac068 0x12 0x1>; 662 }; 663 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpt2_clk: IOMUXC_GPIO_AD_B1_02_GPT2_CLK { 664 pinmux = <0x401f8104 8 0x401f876c 1 0x401f82f4>; 665 }; 666 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_kpp_row6: IOMUXC_GPIO_AD_B1_02_KPP_ROW6 { 667 pinmux = <0x401f8104 7 0x0 0 0x401f82f4>; 668 }; 669 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_lpuart2_tx: IOMUXC_GPIO_AD_B1_02_LPUART2_TX { 670 pinmux = <0x401f8104 2 0x401f8530 1 0x401f82f4>; 671 }; 672 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_qtimer3_timer2: IOMUXC_GPIO_AD_B1_02_QTIMER3_TIMER2 { 673 pinmux = <0x401f8104 1 0x401f8584 1 0x401f82f4>; 674 gpr = <0x400ac018 0xa 0x0>; 675 }; 676 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_spdif_out: IOMUXC_GPIO_AD_B1_02_SPDIF_OUT { 677 pinmux = <0x401f8104 3 0x0 0 0x401f82f4>; 678 }; 679 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usb_otg1_id: IOMUXC_GPIO_AD_B1_02_USB_OTG1_ID { 680 pinmux = <0x401f8104 0 0x401f83f4 1 0x401f82f4>; 681 }; 682 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_02_USDHC1_CD_B { 683 pinmux = <0x401f8104 6 0x401f85d4 1 0x401f82f4>; 684 }; 685 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_acmp2_in3: IOMUXC_GPIO_AD_B1_03_ACMP2_IN3 { 686 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 687 }; 688 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc1_in8: IOMUXC_GPIO_AD_B1_03_ADC1_IN8 { 689 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 690 }; 691 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc2_in8: IOMUXC_GPIO_AD_B1_03_ADC2_IN8 { 692 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 693 }; 694 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_enet_1588_event2_in: IOMUXC_GPIO_AD_B1_03_ENET_1588_EVENT2_IN { 695 pinmux = <0x401f8108 4 0x0 0 0x401f82f8>; 696 }; 697 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_flexio3_flexio03: IOMUXC_GPIO_AD_B1_03_FLEXIO3_FLEXIO03 { 698 pinmux = <0x401f8108 9 0x0 0 0x401f82f8>; 699 }; 700 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio1_io19: IOMUXC_GPIO_AD_B1_03_GPIO1_IO19 { 701 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 702 gpr = <0x400ac068 0x13 0x0>; 703 }; 704 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio6_io19: IOMUXC_GPIO_AD_B1_03_GPIO6_IO19 { 705 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 706 gpr = <0x400ac068 0x13 0x1>; 707 }; 708 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpt2_capture1: IOMUXC_GPIO_AD_B1_03_GPT2_CAPTURE1 { 709 pinmux = <0x401f8108 8 0x401f8764 1 0x401f82f8>; 710 }; 711 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_kpp_col6: IOMUXC_GPIO_AD_B1_03_KPP_COL6 { 712 pinmux = <0x401f8108 7 0x0 0 0x401f82f8>; 713 }; 714 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_lpuart2_rx: IOMUXC_GPIO_AD_B1_03_LPUART2_RX { 715 pinmux = <0x401f8108 2 0x401f852c 1 0x401f82f8>; 716 }; 717 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_qtimer3_timer3: IOMUXC_GPIO_AD_B1_03_QTIMER3_TIMER3 { 718 pinmux = <0x401f8108 1 0x401f8588 1 0x401f82f8>; 719 gpr = <0x400ac018 0xb 0x0>; 720 }; 721 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_spdif_in: IOMUXC_GPIO_AD_B1_03_SPDIF_IN { 722 pinmux = <0x401f8108 3 0x401f85c8 0 0x401f82f8>; 723 }; 724 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usb_otg1_oc: IOMUXC_GPIO_AD_B1_03_USB_OTG1_OC { 725 pinmux = <0x401f8108 0 0x401f85d0 1 0x401f82f8>; 726 }; 727 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_03_USDHC2_CD_B { 728 pinmux = <0x401f8108 6 0x401f85e0 0 0x401f82f8>; 729 }; 730 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_acmp3_in3: IOMUXC_GPIO_AD_B1_04_ACMP3_IN3 { 731 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 732 }; 733 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc1_in9: IOMUXC_GPIO_AD_B1_04_ADC1_IN9 { 734 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 735 }; 736 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc2_in9: IOMUXC_GPIO_AD_B1_04_ADC2_IN9 { 737 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 738 }; 739 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_enet_mdc: IOMUXC_GPIO_AD_B1_04_ENET_MDC { 740 pinmux = <0x401f810c 1 0x0 0 0x401f82fc>; 741 }; 742 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexio3_flexio04: IOMUXC_GPIO_AD_B1_04_FLEXIO3_FLEXIO04 { 743 pinmux = <0x401f810c 9 0x0 0 0x401f82fc>; 744 }; 745 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexspi_b_data3: IOMUXC_GPIO_AD_B1_04_FLEXSPI_B_DATA3 { 746 pinmux = <0x401f810c 0 0x401f84c4 1 0x401f82fc>; 747 }; 748 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio1_io20: IOMUXC_GPIO_AD_B1_04_GPIO1_IO20 { 749 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 750 gpr = <0x400ac068 0x14 0x0>; 751 }; 752 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio6_io20: IOMUXC_GPIO_AD_B1_04_GPIO6_IO20 { 753 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 754 gpr = <0x400ac068 0x14 0x1>; 755 }; 756 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpt2_capture2: IOMUXC_GPIO_AD_B1_04_GPT2_CAPTURE2 { 757 pinmux = <0x401f810c 8 0x401f8768 1 0x401f82fc>; 758 }; 759 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_kpp_row5: IOMUXC_GPIO_AD_B1_04_KPP_ROW5 { 760 pinmux = <0x401f810c 7 0x0 0 0x401f82fc>; 761 }; 762 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_lpuart3_cts_b: IOMUXC_GPIO_AD_B1_04_LPUART3_CTS_B { 763 pinmux = <0x401f810c 2 0x401f8534 1 0x401f82fc>; 764 }; 765 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_spdif_sr_clk: IOMUXC_GPIO_AD_B1_04_SPDIF_SR_CLK { 766 pinmux = <0x401f810c 3 0x0 0 0x401f82fc>; 767 }; 768 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_usdhc2_data0: IOMUXC_GPIO_AD_B1_04_USDHC2_DATA0 { 769 pinmux = <0x401f810c 6 0x401f85e8 1 0x401f82fc>; 770 }; 771 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_acmp4_in3: IOMUXC_GPIO_AD_B1_05_ACMP4_IN3 { 772 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 773 }; 774 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc1_in10: IOMUXC_GPIO_AD_B1_05_ADC1_IN10 { 775 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 776 }; 777 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc2_in10: IOMUXC_GPIO_AD_B1_05_ADC2_IN10 { 778 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 779 }; 780 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_enet_mdio: IOMUXC_GPIO_AD_B1_05_ENET_MDIO { 781 pinmux = <0x401f8110 1 0x401f8430 0 0x401f8300>; 782 }; 783 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexio3_flexio05: IOMUXC_GPIO_AD_B1_05_FLEXIO3_FLEXIO05 { 784 pinmux = <0x401f8110 9 0x0 0 0x401f8300>; 785 }; 786 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexspi_b_data2: IOMUXC_GPIO_AD_B1_05_FLEXSPI_B_DATA2 { 787 pinmux = <0x401f8110 0 0x401f84c0 1 0x401f8300>; 788 }; 789 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio1_io21: IOMUXC_GPIO_AD_B1_05_GPIO1_IO21 { 790 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 791 gpr = <0x400ac068 0x15 0x0>; 792 }; 793 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio6_io21: IOMUXC_GPIO_AD_B1_05_GPIO6_IO21 { 794 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 795 gpr = <0x400ac068 0x15 0x1>; 796 }; 797 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpt2_compare1: IOMUXC_GPIO_AD_B1_05_GPT2_COMPARE1 { 798 pinmux = <0x401f8110 8 0x0 0 0x401f8300>; 799 }; 800 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_kpp_col5: IOMUXC_GPIO_AD_B1_05_KPP_COL5 { 801 pinmux = <0x401f8110 7 0x0 0 0x401f8300>; 802 }; 803 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_lpuart3_rts_b: IOMUXC_GPIO_AD_B1_05_LPUART3_RTS_B { 804 pinmux = <0x401f8110 2 0x0 0 0x401f8300>; 805 }; 806 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_spdif_out: IOMUXC_GPIO_AD_B1_05_SPDIF_OUT { 807 pinmux = <0x401f8110 3 0x0 0 0x401f8300>; 808 }; 809 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_usdhc2_data1: IOMUXC_GPIO_AD_B1_05_USDHC2_DATA1 { 810 pinmux = <0x401f8110 6 0x401f85ec 1 0x401f8300>; 811 }; 812 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp1_in1: IOMUXC_GPIO_AD_B1_06_ACMP1_IN1 { 813 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 814 }; 815 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp2_in1: IOMUXC_GPIO_AD_B1_06_ACMP2_IN1 { 816 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 817 }; 818 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp3_in1: IOMUXC_GPIO_AD_B1_06_ACMP3_IN1 { 819 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 820 }; 821 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp4_in1: IOMUXC_GPIO_AD_B1_06_ACMP4_IN1 { 822 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 823 }; 824 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc1_in11: IOMUXC_GPIO_AD_B1_06_ADC1_IN11 { 825 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 826 }; 827 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc2_in11: IOMUXC_GPIO_AD_B1_06_ADC2_IN11 { 828 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 829 }; 830 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexio3_flexio06: IOMUXC_GPIO_AD_B1_06_FLEXIO3_FLEXIO06 { 831 pinmux = <0x401f8114 9 0x0 0 0x401f8304>; 832 }; 833 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexspi_b_data1: IOMUXC_GPIO_AD_B1_06_FLEXSPI_B_DATA1 { 834 pinmux = <0x401f8114 0 0x401f84bc 1 0x401f8304>; 835 }; 836 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio1_io22: IOMUXC_GPIO_AD_B1_06_GPIO1_IO22 { 837 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 838 gpr = <0x400ac068 0x16 0x0>; 839 }; 840 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio6_io22: IOMUXC_GPIO_AD_B1_06_GPIO6_IO22 { 841 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 842 gpr = <0x400ac068 0x16 0x1>; 843 }; 844 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpt2_compare2: IOMUXC_GPIO_AD_B1_06_GPT2_COMPARE2 { 845 pinmux = <0x401f8114 8 0x0 0 0x401f8304>; 846 }; 847 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_kpp_row4: IOMUXC_GPIO_AD_B1_06_KPP_ROW4 { 848 pinmux = <0x401f8114 7 0x0 0 0x401f8304>; 849 }; 850 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpi2c3_sda: IOMUXC_GPIO_AD_B1_06_LPI2C3_SDA { 851 pinmux = <0x401f8114 1 0x401f84e0 2 0x401f8304>; 852 }; 853 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpuart3_tx: IOMUXC_GPIO_AD_B1_06_LPUART3_TX { 854 pinmux = <0x401f8114 2 0x401f853c 0 0x401f8304>; 855 }; 856 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_spdif_lock: IOMUXC_GPIO_AD_B1_06_SPDIF_LOCK { 857 pinmux = <0x401f8114 3 0x0 0 0x401f8304>; 858 }; 859 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_usdhc2_data2: IOMUXC_GPIO_AD_B1_06_USDHC2_DATA2 { 860 pinmux = <0x401f8114 6 0x401f85f0 1 0x401f8304>; 861 }; 862 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_acmp1_in5: IOMUXC_GPIO_AD_B1_07_ACMP1_IN5 { 863 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 864 }; 865 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc1_in12: IOMUXC_GPIO_AD_B1_07_ADC1_IN12 { 866 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 867 }; 868 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc2_in12: IOMUXC_GPIO_AD_B1_07_ADC2_IN12 { 869 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 870 }; 871 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexio3_flexio07: IOMUXC_GPIO_AD_B1_07_FLEXIO3_FLEXIO07 { 872 pinmux = <0x401f8118 9 0x0 0 0x401f8308>; 873 }; 874 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexspi_b_data0: IOMUXC_GPIO_AD_B1_07_FLEXSPI_B_DATA0 { 875 pinmux = <0x401f8118 0 0x401f84b8 1 0x401f8308>; 876 }; 877 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio1_io23: IOMUXC_GPIO_AD_B1_07_GPIO1_IO23 { 878 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 879 gpr = <0x400ac068 0x17 0x0>; 880 }; 881 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio6_io23: IOMUXC_GPIO_AD_B1_07_GPIO6_IO23 { 882 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 883 gpr = <0x400ac068 0x17 0x1>; 884 }; 885 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpt2_compare3: IOMUXC_GPIO_AD_B1_07_GPT2_COMPARE3 { 886 pinmux = <0x401f8118 8 0x0 0 0x401f8308>; 887 }; 888 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_kpp_col4: IOMUXC_GPIO_AD_B1_07_KPP_COL4 { 889 pinmux = <0x401f8118 7 0x0 0 0x401f8308>; 890 }; 891 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpi2c3_scl: IOMUXC_GPIO_AD_B1_07_LPI2C3_SCL { 892 pinmux = <0x401f8118 1 0x401f84dc 2 0x401f8308>; 893 }; 894 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpuart3_rx: IOMUXC_GPIO_AD_B1_07_LPUART3_RX { 895 pinmux = <0x401f8118 2 0x401f8538 0 0x401f8308>; 896 }; 897 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_spdif_ext_clk: IOMUXC_GPIO_AD_B1_07_SPDIF_EXT_CLK { 898 pinmux = <0x401f8118 3 0x0 0 0x401f8308>; 899 }; 900 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_usdhc2_data3: IOMUXC_GPIO_AD_B1_07_USDHC2_DATA3 { 901 pinmux = <0x401f8118 6 0x401f85f4 1 0x401f8308>; 902 }; 903 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_acmp2_in5: IOMUXC_GPIO_AD_B1_08_ACMP2_IN5 { 904 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 905 }; 906 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc1_in13: IOMUXC_GPIO_AD_B1_08_ADC1_IN13 { 907 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 908 }; 909 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc2_in13: IOMUXC_GPIO_AD_B1_08_ADC2_IN13 { 910 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 911 }; 912 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_08_CCM_PMIC_RDY { 913 pinmux = <0x401f811c 3 0x401f83fc 3 0x401f830c>; 914 }; 915 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexcan1_tx: IOMUXC_GPIO_AD_B1_08_FLEXCAN1_TX { 916 pinmux = <0x401f811c 2 0x0 0 0x401f830c>; 917 }; 918 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexio3_flexio08: IOMUXC_GPIO_AD_B1_08_FLEXIO3_FLEXIO08 { 919 pinmux = <0x401f811c 9 0x0 0 0x401f830c>; 920 }; 921 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexpwm4_pwma0: IOMUXC_GPIO_AD_B1_08_FLEXPWM4_PWMA0 { 922 pinmux = <0x401f811c 1 0x401f8494 1 0x401f830c>; 923 }; 924 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexspi_a_ss1_b: IOMUXC_GPIO_AD_B1_08_FLEXSPI_A_SS1_B { 925 pinmux = <0x401f811c 0 0x0 0 0x401f830c>; 926 }; 927 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio1_io24: IOMUXC_GPIO_AD_B1_08_GPIO1_IO24 { 928 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 929 gpr = <0x400ac068 0x18 0x0>; 930 }; 931 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio6_io24: IOMUXC_GPIO_AD_B1_08_GPIO6_IO24 { 932 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 933 gpr = <0x400ac068 0x18 0x1>; 934 }; 935 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_kpp_row3: IOMUXC_GPIO_AD_B1_08_KPP_ROW3 { 936 pinmux = <0x401f811c 7 0x0 0 0x401f830c>; 937 }; 938 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_usdhc2_cmd: IOMUXC_GPIO_AD_B1_08_USDHC2_CMD { 939 pinmux = <0x401f811c 6 0x401f85e4 1 0x401f830c>; 940 }; 941 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_acmp3_in5: IOMUXC_GPIO_AD_B1_09_ACMP3_IN5 { 942 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 943 }; 944 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc1_in14: IOMUXC_GPIO_AD_B1_09_ADC1_IN14 { 945 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 946 }; 947 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc2_in14: IOMUXC_GPIO_AD_B1_09_ADC2_IN14 { 948 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 949 }; 950 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexcan1_rx: IOMUXC_GPIO_AD_B1_09_FLEXCAN1_RX { 951 pinmux = <0x401f8120 2 0x401f844c 2 0x401f8310>; 952 }; 953 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexio3_flexio09: IOMUXC_GPIO_AD_B1_09_FLEXIO3_FLEXIO09 { 954 pinmux = <0x401f8120 9 0x0 0 0x401f8310>; 955 }; 956 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexpwm4_pwma1: IOMUXC_GPIO_AD_B1_09_FLEXPWM4_PWMA1 { 957 pinmux = <0x401f8120 1 0x401f8498 1 0x401f8310>; 958 }; 959 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexspi_a_dqs: IOMUXC_GPIO_AD_B1_09_FLEXSPI_A_DQS { 960 pinmux = <0x401f8120 0 0x401f84a4 1 0x401f8310>; 961 }; 962 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio1_io25: IOMUXC_GPIO_AD_B1_09_GPIO1_IO25 { 963 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 964 gpr = <0x400ac068 0x19 0x0>; 965 }; 966 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio6_io25: IOMUXC_GPIO_AD_B1_09_GPIO6_IO25 { 967 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 968 gpr = <0x400ac068 0x19 0x1>; 969 }; 970 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_kpp_col3: IOMUXC_GPIO_AD_B1_09_KPP_COL3 { 971 pinmux = <0x401f8120 7 0x0 0 0x401f8310>; 972 }; 973 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_sai1_mclk: IOMUXC_GPIO_AD_B1_09_SAI1_MCLK { 974 pinmux = <0x401f8120 3 0x401f858c 1 0x401f8310>; 975 }; 976 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_usdhc2_clk: IOMUXC_GPIO_AD_B1_09_USDHC2_CLK { 977 pinmux = <0x401f8120 6 0x401f85dc 1 0x401f8310>; 978 }; 979 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp4_in5: IOMUXC_GPIO_AD_B1_10_ACMP4_IN5 { 980 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 981 }; 982 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in15: IOMUXC_GPIO_AD_B1_10_ADC1_IN15 { 983 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 984 }; 985 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in15: IOMUXC_GPIO_AD_B1_10_ADC2_IN15 { 986 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 987 }; 988 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_enet2_1588_event1_out: IOMUXC_GPIO_AD_B1_10_ENET2_1588_EVENT1_OUT { 989 pinmux = <0x401f8124 8 0x0 0 0x401f8314>; 990 }; 991 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexio3_flexio10: IOMUXC_GPIO_AD_B1_10_FLEXIO3_FLEXIO10 { 992 pinmux = <0x401f8124 9 0x0 0 0x401f8314>; 993 }; 994 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexspi_a_data3: IOMUXC_GPIO_AD_B1_10_FLEXSPI_A_DATA3 { 995 pinmux = <0x401f8124 0 0x401f84b4 1 0x401f8314>; 996 }; 997 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 { 998 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 999 gpr = <0x400ac068 0x1a 0x0>; 1000 }; 1001 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio6_io26: IOMUXC_GPIO_AD_B1_10_GPIO6_IO26 { 1002 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 1003 gpr = <0x400ac068 0x1a 0x1>; 1004 }; 1005 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_kpp_row2: IOMUXC_GPIO_AD_B1_10_KPP_ROW2 { 1006 pinmux = <0x401f8124 7 0x0 0 0x401f8314>; 1007 }; 1008 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart8_tx: IOMUXC_GPIO_AD_B1_10_LPUART8_TX { 1009 pinmux = <0x401f8124 2 0x401f8564 1 0x401f8314>; 1010 }; 1011 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_sai1_rx_sync: IOMUXC_GPIO_AD_B1_10_SAI1_RX_SYNC { 1012 pinmux = <0x401f8124 3 0x401f85a4 1 0x401f8314>; 1013 }; 1014 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc2_wp: IOMUXC_GPIO_AD_B1_10_USDHC2_WP { 1015 pinmux = <0x401f8124 6 0x401f8608 1 0x401f8314>; 1016 }; 1017 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_wdog1_b: IOMUXC_GPIO_AD_B1_10_WDOG1_B { 1018 pinmux = <0x401f8124 1 0x0 0 0x401f8314>; 1019 }; 1020 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp1_in6: IOMUXC_GPIO_AD_B1_11_ACMP1_IN6 { 1021 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1022 }; 1023 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in0: IOMUXC_GPIO_AD_B1_11_ADC1_IN0 { 1024 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1025 }; 1026 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in0: IOMUXC_GPIO_AD_B1_11_ADC2_IN0 { 1027 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1028 }; 1029 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_enet2_1588_event1_in: IOMUXC_GPIO_AD_B1_11_ENET2_1588_EVENT1_IN { 1030 pinmux = <0x401f8128 8 0x0 0 0x401f8318>; 1031 }; 1032 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_ewm_out_b: IOMUXC_GPIO_AD_B1_11_EWM_OUT_B { 1033 pinmux = <0x401f8128 1 0x0 0 0x401f8318>; 1034 }; 1035 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexio3_flexio11: IOMUXC_GPIO_AD_B1_11_FLEXIO3_FLEXIO11 { 1036 pinmux = <0x401f8128 9 0x0 0 0x401f8318>; 1037 }; 1038 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexspi_a_data2: IOMUXC_GPIO_AD_B1_11_FLEXSPI_A_DATA2 { 1039 pinmux = <0x401f8128 0 0x401f84b0 1 0x401f8318>; 1040 }; 1041 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 { 1042 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1043 gpr = <0x400ac068 0x1b 0x0>; 1044 }; 1045 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio6_io27: IOMUXC_GPIO_AD_B1_11_GPIO6_IO27 { 1046 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1047 gpr = <0x400ac068 0x1b 0x1>; 1048 }; 1049 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_kpp_col2: IOMUXC_GPIO_AD_B1_11_KPP_COL2 { 1050 pinmux = <0x401f8128 7 0x0 0 0x401f8318>; 1051 }; 1052 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart8_rx: IOMUXC_GPIO_AD_B1_11_LPUART8_RX { 1053 pinmux = <0x401f8128 2 0x401f8560 1 0x401f8318>; 1054 }; 1055 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_sai1_rx_bclk: IOMUXC_GPIO_AD_B1_11_SAI1_RX_BCLK { 1056 pinmux = <0x401f8128 3 0x401f8590 1 0x401f8318>; 1057 }; 1058 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc2_reset_b: IOMUXC_GPIO_AD_B1_11_USDHC2_RESET_B { 1059 pinmux = <0x401f8128 6 0x0 0 0x401f8318>; 1060 }; 1061 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT { 1062 pinmux = <0x401f812c 1 0x0 0 0x401f831c>; 1063 }; 1064 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp2_in6: IOMUXC_GPIO_AD_B1_12_ACMP2_IN6 { 1065 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1066 }; 1067 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in1: IOMUXC_GPIO_AD_B1_12_ADC2_IN1 { 1068 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1069 }; 1070 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_enet2_1588_event2_out: IOMUXC_GPIO_AD_B1_12_ENET2_1588_EVENT2_OUT { 1071 pinmux = <0x401f812c 8 0x0 0 0x401f831c>; 1072 }; 1073 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexio3_flexio12: IOMUXC_GPIO_AD_B1_12_FLEXIO3_FLEXIO12 { 1074 pinmux = <0x401f812c 9 0x0 0 0x401f831c>; 1075 }; 1076 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexspi_a_data1: IOMUXC_GPIO_AD_B1_12_FLEXSPI_A_DATA1 { 1077 pinmux = <0x401f812c 0 0x401f84ac 1 0x401f831c>; 1078 }; 1079 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 { 1080 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1081 gpr = <0x400ac068 0x1c 0x0>; 1082 }; 1083 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio6_io28: IOMUXC_GPIO_AD_B1_12_GPIO6_IO28 { 1084 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1085 gpr = <0x400ac068 0x1c 0x1>; 1086 }; 1087 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_kpp_row1: IOMUXC_GPIO_AD_B1_12_KPP_ROW1 { 1088 pinmux = <0x401f812c 7 0x0 0 0x401f831c>; 1089 }; 1090 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_12_LPSPI3_PCS0 { 1091 pinmux = <0x401f812c 2 0x401f850c 1 0x401f831c>; 1092 }; 1093 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_sai1_rx_data0: IOMUXC_GPIO_AD_B1_12_SAI1_RX_DATA0 { 1094 pinmux = <0x401f812c 3 0x401f8594 1 0x401f831c>; 1095 }; 1096 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_data4: IOMUXC_GPIO_AD_B1_12_USDHC2_DATA4 { 1097 pinmux = <0x401f812c 6 0x401f85f8 1 0x401f831c>; 1098 }; 1099 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT { 1100 pinmux = <0x401f8130 1 0x0 0 0x401f8320>; 1101 }; 1102 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp3_in6: IOMUXC_GPIO_AD_B1_13_ACMP3_IN6 { 1103 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1104 }; 1105 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in2: IOMUXC_GPIO_AD_B1_13_ADC2_IN2 { 1106 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1107 }; 1108 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_enet2_1588_event2_in: IOMUXC_GPIO_AD_B1_13_ENET2_1588_EVENT2_IN { 1109 pinmux = <0x401f8130 8 0x0 0 0x401f8320>; 1110 }; 1111 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexio3_flexio13: IOMUXC_GPIO_AD_B1_13_FLEXIO3_FLEXIO13 { 1112 pinmux = <0x401f8130 9 0x0 0 0x401f8320>; 1113 }; 1114 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexspi_a_data0: IOMUXC_GPIO_AD_B1_13_FLEXSPI_A_DATA0 { 1115 pinmux = <0x401f8130 0 0x401f84a8 1 0x401f8320>; 1116 }; 1117 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 { 1118 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1119 gpr = <0x400ac068 0x1d 0x0>; 1120 }; 1121 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio6_io29: IOMUXC_GPIO_AD_B1_13_GPIO6_IO29 { 1122 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1123 gpr = <0x400ac068 0x1d 0x1>; 1124 }; 1125 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_kpp_col1: IOMUXC_GPIO_AD_B1_13_KPP_COL1 { 1126 pinmux = <0x401f8130 7 0x0 0 0x401f8320>; 1127 }; 1128 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_sdi: IOMUXC_GPIO_AD_B1_13_LPSPI3_SDI { 1129 pinmux = <0x401f8130 2 0x401f8514 1 0x401f8320>; 1130 }; 1131 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_sai1_tx_data0: IOMUXC_GPIO_AD_B1_13_SAI1_TX_DATA0 { 1132 pinmux = <0x401f8130 3 0x0 0 0x401f8320>; 1133 }; 1134 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_data5: IOMUXC_GPIO_AD_B1_13_USDHC2_DATA5 { 1135 pinmux = <0x401f8130 6 0x401f85fc 1 0x401f8320>; 1136 }; 1137 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT { 1138 pinmux = <0x401f8134 1 0x0 0 0x401f8324>; 1139 }; 1140 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp4_in6: IOMUXC_GPIO_AD_B1_14_ACMP4_IN6 { 1141 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1142 }; 1143 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in3: IOMUXC_GPIO_AD_B1_14_ADC2_IN3 { 1144 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1145 }; 1146 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_enet2_1588_event3_out: IOMUXC_GPIO_AD_B1_14_ENET2_1588_EVENT3_OUT { 1147 pinmux = <0x401f8134 8 0x0 0 0x401f8324>; 1148 }; 1149 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexio3_flexio14: IOMUXC_GPIO_AD_B1_14_FLEXIO3_FLEXIO14 { 1150 pinmux = <0x401f8134 9 0x0 0 0x401f8324>; 1151 }; 1152 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexspi_a_sclk: IOMUXC_GPIO_AD_B1_14_FLEXSPI_A_SCLK { 1153 pinmux = <0x401f8134 0 0x401f84c8 1 0x401f8324>; 1154 }; 1155 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 { 1156 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1157 gpr = <0x400ac068 0x1e 0x0>; 1158 }; 1159 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio6_io30: IOMUXC_GPIO_AD_B1_14_GPIO6_IO30 { 1160 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1161 gpr = <0x400ac068 0x1e 0x1>; 1162 }; 1163 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_kpp_row0: IOMUXC_GPIO_AD_B1_14_KPP_ROW0 { 1164 pinmux = <0x401f8134 7 0x0 0 0x401f8324>; 1165 }; 1166 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO { 1167 pinmux = <0x401f8134 2 0x401f8518 1 0x401f8324>; 1168 }; 1169 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_sai1_tx_bclk: IOMUXC_GPIO_AD_B1_14_SAI1_TX_BCLK { 1170 pinmux = <0x401f8134 3 0x401f85a8 1 0x401f8324>; 1171 }; 1172 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_usdhc2_data6: IOMUXC_GPIO_AD_B1_14_USDHC2_DATA6 { 1173 pinmux = <0x401f8134 6 0x401f8600 1 0x401f8324>; 1174 }; 1175 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT { 1176 pinmux = <0x401f8138 1 0x0 0 0x401f8328>; 1177 }; 1178 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in4: IOMUXC_GPIO_AD_B1_15_ADC2_IN4 { 1179 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1180 }; 1181 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_enet2_1588_event3_in: IOMUXC_GPIO_AD_B1_15_ENET2_1588_EVENT3_IN { 1182 pinmux = <0x401f8138 8 0x0 0 0x401f8328>; 1183 }; 1184 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexio3_flexio15: IOMUXC_GPIO_AD_B1_15_FLEXIO3_FLEXIO15 { 1185 pinmux = <0x401f8138 9 0x0 0 0x401f8328>; 1186 }; 1187 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexspi_a_ss0_b: IOMUXC_GPIO_AD_B1_15_FLEXSPI_A_SS0_B { 1188 pinmux = <0x401f8138 0 0x0 0 0x401f8328>; 1189 }; 1190 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 { 1191 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1192 gpr = <0x400ac068 0x1f 0x0>; 1193 }; 1194 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio6_io31: IOMUXC_GPIO_AD_B1_15_GPIO6_IO31 { 1195 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1196 gpr = <0x400ac068 0x1f 0x1>; 1197 }; 1198 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_kpp_col0: IOMUXC_GPIO_AD_B1_15_KPP_COL0 { 1199 pinmux = <0x401f8138 7 0x0 0 0x401f8328>; 1200 }; 1201 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sck: IOMUXC_GPIO_AD_B1_15_LPSPI3_SCK { 1202 pinmux = <0x401f8138 2 0x0 0 0x401f8328>; 1203 }; 1204 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_sai1_tx_sync: IOMUXC_GPIO_AD_B1_15_SAI1_TX_SYNC { 1205 pinmux = <0x401f8138 3 0x401f85ac 1 0x401f8328>; 1206 }; 1207 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_usdhc2_data7: IOMUXC_GPIO_AD_B1_15_USDHC2_DATA7 { 1208 pinmux = <0x401f8138 6 0x401f8604 1 0x401f8328>; 1209 }; 1210 /omit-if-no-ref/ iomuxc_gpio_b0_00_enet2_mdc: IOMUXC_GPIO_B0_00_ENET2_MDC { 1211 pinmux = <0x401f813c 8 0x0 0 0x401f832c>; 1212 }; 1213 /omit-if-no-ref/ iomuxc_gpio_b0_00_flexio2_flexio00: IOMUXC_GPIO_B0_00_FLEXIO2_FLEXIO00 { 1214 pinmux = <0x401f813c 4 0x0 0 0x401f832c>; 1215 }; 1216 /omit-if-no-ref/ iomuxc_gpio_b0_00_gpio2_io00: IOMUXC_GPIO_B0_00_GPIO2_IO00 { 1217 pinmux = <0x401f813c 5 0x0 0 0x401f832c>; 1218 gpr = <0x400ac06c 0x0 0x0>; 1219 }; 1220 /omit-if-no-ref/ iomuxc_gpio_b0_00_gpio7_io00: IOMUXC_GPIO_B0_00_GPIO7_IO00 { 1221 pinmux = <0x401f813c 5 0x0 0 0x401f832c>; 1222 gpr = <0x400ac06c 0x0 0x1>; 1223 }; 1224 /omit-if-no-ref/ iomuxc_gpio_b0_00_lpspi4_pcs0: IOMUXC_GPIO_B0_00_LPSPI4_PCS0 { 1225 pinmux = <0x401f813c 3 0x401f851c 0 0x401f832c>; 1226 }; 1227 /omit-if-no-ref/ iomuxc_gpio_b0_00_mqs_right: IOMUXC_GPIO_B0_00_MQS_RIGHT { 1228 pinmux = <0x401f813c 2 0x0 0 0x401f832c>; 1229 }; 1230 /omit-if-no-ref/ iomuxc_gpio_b0_00_qtimer1_timer0: IOMUXC_GPIO_B0_00_QTIMER1_TIMER0 { 1231 pinmux = <0x401f813c 1 0x0 0 0x401f832c>; 1232 gpr = <0x400ac018 0x0 0x0>; 1233 }; 1234 /omit-if-no-ref/ iomuxc_gpio_b0_00_semc_csx1: IOMUXC_GPIO_B0_00_SEMC_CSX1 { 1235 pinmux = <0x401f813c 6 0x0 0 0x401f832c>; 1236 }; 1237 /omit-if-no-ref/ iomuxc_gpio_b0_01_enet2_mdio: IOMUXC_GPIO_B0_01_ENET2_MDIO { 1238 pinmux = <0x401f8140 8 0x401f8710 1 0x401f8330>; 1239 }; 1240 /omit-if-no-ref/ iomuxc_gpio_b0_01_flexio2_flexio01: IOMUXC_GPIO_B0_01_FLEXIO2_FLEXIO01 { 1241 pinmux = <0x401f8140 4 0x0 0 0x401f8330>; 1242 }; 1243 /omit-if-no-ref/ iomuxc_gpio_b0_01_gpio2_io01: IOMUXC_GPIO_B0_01_GPIO2_IO01 { 1244 pinmux = <0x401f8140 5 0x0 0 0x401f8330>; 1245 gpr = <0x400ac06c 0x1 0x0>; 1246 }; 1247 /omit-if-no-ref/ iomuxc_gpio_b0_01_gpio7_io01: IOMUXC_GPIO_B0_01_GPIO7_IO01 { 1248 pinmux = <0x401f8140 5 0x0 0 0x401f8330>; 1249 gpr = <0x400ac06c 0x1 0x1>; 1250 }; 1251 /omit-if-no-ref/ iomuxc_gpio_b0_01_lpspi4_sdi: IOMUXC_GPIO_B0_01_LPSPI4_SDI { 1252 pinmux = <0x401f8140 3 0x401f8524 0 0x401f8330>; 1253 }; 1254 /omit-if-no-ref/ iomuxc_gpio_b0_01_mqs_left: IOMUXC_GPIO_B0_01_MQS_LEFT { 1255 pinmux = <0x401f8140 2 0x0 0 0x401f8330>; 1256 }; 1257 /omit-if-no-ref/ iomuxc_gpio_b0_01_qtimer1_timer1: IOMUXC_GPIO_B0_01_QTIMER1_TIMER1 { 1258 pinmux = <0x401f8140 1 0x0 0 0x401f8330>; 1259 gpr = <0x400ac018 0x1 0x0>; 1260 }; 1261 /omit-if-no-ref/ iomuxc_gpio_b0_01_semc_csx2: IOMUXC_GPIO_B0_01_SEMC_CSX2 { 1262 pinmux = <0x401f8140 6 0x0 0 0x401f8330>; 1263 }; 1264 /omit-if-no-ref/ iomuxc_gpio_b0_02_enet2_1588_event0_out: IOMUXC_GPIO_B0_02_ENET2_1588_EVENT0_OUT { 1265 pinmux = <0x401f8144 8 0x0 0 0x401f8334>; 1266 }; 1267 /omit-if-no-ref/ iomuxc_gpio_b0_02_flexcan1_tx: IOMUXC_GPIO_B0_02_FLEXCAN1_TX { 1268 pinmux = <0x401f8144 2 0x0 0 0x401f8334>; 1269 }; 1270 /omit-if-no-ref/ iomuxc_gpio_b0_02_flexio2_flexio02: IOMUXC_GPIO_B0_02_FLEXIO2_FLEXIO02 { 1271 pinmux = <0x401f8144 4 0x0 0 0x401f8334>; 1272 }; 1273 /omit-if-no-ref/ iomuxc_gpio_b0_02_gpio2_io02: IOMUXC_GPIO_B0_02_GPIO2_IO02 { 1274 pinmux = <0x401f8144 5 0x0 0 0x401f8334>; 1275 gpr = <0x400ac06c 0x2 0x0>; 1276 }; 1277 /omit-if-no-ref/ iomuxc_gpio_b0_02_gpio7_io02: IOMUXC_GPIO_B0_02_GPIO7_IO02 { 1278 pinmux = <0x401f8144 5 0x0 0 0x401f8334>; 1279 gpr = <0x400ac06c 0x2 0x1>; 1280 }; 1281 /omit-if-no-ref/ iomuxc_gpio_b0_02_lpspi4_sdo: IOMUXC_GPIO_B0_02_LPSPI4_SDO { 1282 pinmux = <0x401f8144 3 0x401f8528 0 0x401f8334>; 1283 }; 1284 /omit-if-no-ref/ iomuxc_gpio_b0_02_qtimer1_timer2: IOMUXC_GPIO_B0_02_QTIMER1_TIMER2 { 1285 pinmux = <0x401f8144 1 0x0 0 0x401f8334>; 1286 gpr = <0x400ac018 0x2 0x0>; 1287 }; 1288 /omit-if-no-ref/ iomuxc_gpio_b0_02_semc_csx3: IOMUXC_GPIO_B0_02_SEMC_CSX3 { 1289 pinmux = <0x401f8144 6 0x0 0 0x401f8334>; 1290 }; 1291 /omit-if-no-ref/ iomuxc_gpio_b0_03_enet2_1588_event0_in: IOMUXC_GPIO_B0_03_ENET2_1588_EVENT0_IN { 1292 pinmux = <0x401f8148 8 0x401f8724 1 0x401f8338>; 1293 }; 1294 /omit-if-no-ref/ iomuxc_gpio_b0_03_flexcan1_rx: IOMUXC_GPIO_B0_03_FLEXCAN1_RX { 1295 pinmux = <0x401f8148 2 0x401f844c 3 0x401f8338>; 1296 }; 1297 /omit-if-no-ref/ iomuxc_gpio_b0_03_flexio2_flexio03: IOMUXC_GPIO_B0_03_FLEXIO2_FLEXIO03 { 1298 pinmux = <0x401f8148 4 0x0 0 0x401f8338>; 1299 }; 1300 /omit-if-no-ref/ iomuxc_gpio_b0_03_gpio2_io03: IOMUXC_GPIO_B0_03_GPIO2_IO03 { 1301 pinmux = <0x401f8148 5 0x0 0 0x401f8338>; 1302 gpr = <0x400ac06c 0x3 0x0>; 1303 }; 1304 /omit-if-no-ref/ iomuxc_gpio_b0_03_gpio7_io03: IOMUXC_GPIO_B0_03_GPIO7_IO03 { 1305 pinmux = <0x401f8148 5 0x0 0 0x401f8338>; 1306 gpr = <0x400ac06c 0x3 0x1>; 1307 }; 1308 /omit-if-no-ref/ iomuxc_gpio_b0_03_lpspi4_sck: IOMUXC_GPIO_B0_03_LPSPI4_SCK { 1309 pinmux = <0x401f8148 3 0x401f8520 0 0x401f8338>; 1310 }; 1311 /omit-if-no-ref/ iomuxc_gpio_b0_03_qtimer2_timer0: IOMUXC_GPIO_B0_03_QTIMER2_TIMER0 { 1312 pinmux = <0x401f8148 1 0x401f856c 1 0x401f8338>; 1313 gpr = <0x400ac018 0x4 0x0>; 1314 }; 1315 /omit-if-no-ref/ iomuxc_gpio_b0_03_wdog2_rst_b_deb: IOMUXC_GPIO_B0_03_WDOG2_RST_B_DEB { 1316 pinmux = <0x401f8148 6 0x0 0 0x401f8338>; 1317 }; 1318 /omit-if-no-ref/ iomuxc_gpio_b0_04_arm_trace0: IOMUXC_GPIO_B0_04_ARM_TRACE0 { 1319 pinmux = <0x401f814c 3 0x0 0 0x401f833c>; 1320 }; 1321 /omit-if-no-ref/ iomuxc_gpio_b0_04_enet2_tx_data3: IOMUXC_GPIO_B0_04_ENET2_TX_DATA3 { 1322 pinmux = <0x401f814c 8 0x0 0 0x401f833c>; 1323 }; 1324 /omit-if-no-ref/ iomuxc_gpio_b0_04_flexio2_flexio04: IOMUXC_GPIO_B0_04_FLEXIO2_FLEXIO04 { 1325 pinmux = <0x401f814c 4 0x0 0 0x401f833c>; 1326 }; 1327 /omit-if-no-ref/ iomuxc_gpio_b0_04_gpio2_io04: IOMUXC_GPIO_B0_04_GPIO2_IO04 { 1328 pinmux = <0x401f814c 5 0x0 0 0x401f833c>; 1329 gpr = <0x400ac06c 0x4 0x0>; 1330 }; 1331 /omit-if-no-ref/ iomuxc_gpio_b0_04_gpio7_io04: IOMUXC_GPIO_B0_04_GPIO7_IO04 { 1332 pinmux = <0x401f814c 5 0x0 0 0x401f833c>; 1333 gpr = <0x400ac06c 0x4 0x1>; 1334 }; 1335 /omit-if-no-ref/ iomuxc_gpio_b0_04_lpi2c2_scl: IOMUXC_GPIO_B0_04_LPI2C2_SCL { 1336 pinmux = <0x401f814c 2 0x401f84d4 1 0x401f833c>; 1337 }; 1338 /omit-if-no-ref/ iomuxc_gpio_b0_04_qtimer2_timer1: IOMUXC_GPIO_B0_04_QTIMER2_TIMER1 { 1339 pinmux = <0x401f814c 1 0x401f8570 1 0x401f833c>; 1340 gpr = <0x400ac018 0x5 0x0>; 1341 }; 1342 /omit-if-no-ref/ iomuxc_gpio_b0_04_src_bt_cfg0: IOMUXC_GPIO_B0_04_SRC_BT_CFG0 { 1343 pinmux = <0x401f814c 6 0x0 0 0x401f833c>; 1344 }; 1345 /omit-if-no-ref/ iomuxc_gpio_b0_05_arm_trace1: IOMUXC_GPIO_B0_05_ARM_TRACE1 { 1346 pinmux = <0x401f8150 3 0x0 0 0x401f8340>; 1347 }; 1348 /omit-if-no-ref/ iomuxc_gpio_b0_05_enet2_tx_data2: IOMUXC_GPIO_B0_05_ENET2_TX_DATA2 { 1349 pinmux = <0x401f8150 8 0x0 0 0x401f8340>; 1350 }; 1351 /omit-if-no-ref/ iomuxc_gpio_b0_05_flexio2_flexio05: IOMUXC_GPIO_B0_05_FLEXIO2_FLEXIO05 { 1352 pinmux = <0x401f8150 4 0x0 0 0x401f8340>; 1353 }; 1354 /omit-if-no-ref/ iomuxc_gpio_b0_05_gpio2_io05: IOMUXC_GPIO_B0_05_GPIO2_IO05 { 1355 pinmux = <0x401f8150 5 0x0 0 0x401f8340>; 1356 gpr = <0x400ac06c 0x5 0x0>; 1357 }; 1358 /omit-if-no-ref/ iomuxc_gpio_b0_05_gpio7_io05: IOMUXC_GPIO_B0_05_GPIO7_IO05 { 1359 pinmux = <0x401f8150 5 0x0 0 0x401f8340>; 1360 gpr = <0x400ac06c 0x5 0x1>; 1361 }; 1362 /omit-if-no-ref/ iomuxc_gpio_b0_05_lpi2c2_sda: IOMUXC_GPIO_B0_05_LPI2C2_SDA { 1363 pinmux = <0x401f8150 2 0x401f84d8 1 0x401f8340>; 1364 }; 1365 /omit-if-no-ref/ iomuxc_gpio_b0_05_qtimer2_timer2: IOMUXC_GPIO_B0_05_QTIMER2_TIMER2 { 1366 pinmux = <0x401f8150 1 0x401f8574 1 0x401f8340>; 1367 gpr = <0x400ac018 0x6 0x0>; 1368 }; 1369 /omit-if-no-ref/ iomuxc_gpio_b0_05_src_bt_cfg1: IOMUXC_GPIO_B0_05_SRC_BT_CFG1 { 1370 pinmux = <0x401f8150 6 0x0 0 0x401f8340>; 1371 }; 1372 /omit-if-no-ref/ iomuxc_gpio_b0_06_arm_trace2: IOMUXC_GPIO_B0_06_ARM_TRACE2 { 1373 pinmux = <0x401f8154 3 0x0 0 0x401f8344>; 1374 }; 1375 /omit-if-no-ref/ iomuxc_gpio_b0_06_enet2_rx_clk: IOMUXC_GPIO_B0_06_ENET2_RX_CLK { 1376 pinmux = <0x401f8154 8 0x0 0 0x401f8344>; 1377 }; 1378 /omit-if-no-ref/ iomuxc_gpio_b0_06_flexio2_flexio06: IOMUXC_GPIO_B0_06_FLEXIO2_FLEXIO06 { 1379 pinmux = <0x401f8154 4 0x0 0 0x401f8344>; 1380 }; 1381 /omit-if-no-ref/ iomuxc_gpio_b0_06_flexpwm2_pwma0: IOMUXC_GPIO_B0_06_FLEXPWM2_PWMA0 { 1382 pinmux = <0x401f8154 2 0x401f8478 1 0x401f8344>; 1383 }; 1384 /omit-if-no-ref/ iomuxc_gpio_b0_06_gpio2_io06: IOMUXC_GPIO_B0_06_GPIO2_IO06 { 1385 pinmux = <0x401f8154 5 0x0 0 0x401f8344>; 1386 gpr = <0x400ac06c 0x6 0x0>; 1387 }; 1388 /omit-if-no-ref/ iomuxc_gpio_b0_06_gpio7_io06: IOMUXC_GPIO_B0_06_GPIO7_IO06 { 1389 pinmux = <0x401f8154 5 0x0 0 0x401f8344>; 1390 gpr = <0x400ac06c 0x6 0x1>; 1391 }; 1392 /omit-if-no-ref/ iomuxc_gpio_b0_06_qtimer3_timer0: IOMUXC_GPIO_B0_06_QTIMER3_TIMER0 { 1393 pinmux = <0x401f8154 1 0x401f857c 2 0x401f8344>; 1394 gpr = <0x400ac018 0x8 0x0>; 1395 }; 1396 /omit-if-no-ref/ iomuxc_gpio_b0_06_src_bt_cfg2: IOMUXC_GPIO_B0_06_SRC_BT_CFG2 { 1397 pinmux = <0x401f8154 6 0x0 0 0x401f8344>; 1398 }; 1399 /omit-if-no-ref/ iomuxc_gpio_b0_07_arm_trace3: IOMUXC_GPIO_B0_07_ARM_TRACE3 { 1400 pinmux = <0x401f8158 3 0x0 0 0x401f8348>; 1401 }; 1402 /omit-if-no-ref/ iomuxc_gpio_b0_07_enet2_tx_er: IOMUXC_GPIO_B0_07_ENET2_TX_ER { 1403 pinmux = <0x401f8158 8 0x0 0 0x401f8348>; 1404 }; 1405 /omit-if-no-ref/ iomuxc_gpio_b0_07_flexio2_flexio07: IOMUXC_GPIO_B0_07_FLEXIO2_FLEXIO07 { 1406 pinmux = <0x401f8158 4 0x0 0 0x401f8348>; 1407 }; 1408 /omit-if-no-ref/ iomuxc_gpio_b0_07_flexpwm2_pwmb0: IOMUXC_GPIO_B0_07_FLEXPWM2_PWMB0 { 1409 pinmux = <0x401f8158 2 0x401f8488 1 0x401f8348>; 1410 }; 1411 /omit-if-no-ref/ iomuxc_gpio_b0_07_gpio2_io07: IOMUXC_GPIO_B0_07_GPIO2_IO07 { 1412 pinmux = <0x401f8158 5 0x0 0 0x401f8348>; 1413 gpr = <0x400ac06c 0x7 0x0>; 1414 }; 1415 /omit-if-no-ref/ iomuxc_gpio_b0_07_gpio7_io07: IOMUXC_GPIO_B0_07_GPIO7_IO07 { 1416 pinmux = <0x401f8158 5 0x0 0 0x401f8348>; 1417 gpr = <0x400ac06c 0x7 0x1>; 1418 }; 1419 /omit-if-no-ref/ iomuxc_gpio_b0_07_qtimer3_timer1: IOMUXC_GPIO_B0_07_QTIMER3_TIMER1 { 1420 pinmux = <0x401f8158 1 0x401f8580 2 0x401f8348>; 1421 gpr = <0x400ac018 0x9 0x0>; 1422 }; 1423 /omit-if-no-ref/ iomuxc_gpio_b0_07_src_bt_cfg3: IOMUXC_GPIO_B0_07_SRC_BT_CFG3 { 1424 pinmux = <0x401f8158 6 0x0 0 0x401f8348>; 1425 }; 1426 /omit-if-no-ref/ iomuxc_gpio_b0_08_enet2_rx_data3: IOMUXC_GPIO_B0_08_ENET2_RX_DATA3 { 1427 pinmux = <0x401f815c 8 0x0 0 0x401f834c>; 1428 }; 1429 /omit-if-no-ref/ iomuxc_gpio_b0_08_flexio2_flexio08: IOMUXC_GPIO_B0_08_FLEXIO2_FLEXIO08 { 1430 pinmux = <0x401f815c 4 0x0 0 0x401f834c>; 1431 }; 1432 /omit-if-no-ref/ iomuxc_gpio_b0_08_flexpwm2_pwma1: IOMUXC_GPIO_B0_08_FLEXPWM2_PWMA1 { 1433 pinmux = <0x401f815c 2 0x401f847c 1 0x401f834c>; 1434 }; 1435 /omit-if-no-ref/ iomuxc_gpio_b0_08_gpio2_io08: IOMUXC_GPIO_B0_08_GPIO2_IO08 { 1436 pinmux = <0x401f815c 5 0x0 0 0x401f834c>; 1437 gpr = <0x400ac06c 0x8 0x0>; 1438 }; 1439 /omit-if-no-ref/ iomuxc_gpio_b0_08_gpio7_io08: IOMUXC_GPIO_B0_08_GPIO7_IO08 { 1440 pinmux = <0x401f815c 5 0x0 0 0x401f834c>; 1441 gpr = <0x400ac06c 0x8 0x1>; 1442 }; 1443 /omit-if-no-ref/ iomuxc_gpio_b0_08_lpuart3_tx: IOMUXC_GPIO_B0_08_LPUART3_TX { 1444 pinmux = <0x401f815c 3 0x401f853c 2 0x401f834c>; 1445 }; 1446 /omit-if-no-ref/ iomuxc_gpio_b0_08_qtimer3_timer2: IOMUXC_GPIO_B0_08_QTIMER3_TIMER2 { 1447 pinmux = <0x401f815c 1 0x401f8584 2 0x401f834c>; 1448 gpr = <0x400ac018 0xa 0x0>; 1449 }; 1450 /omit-if-no-ref/ iomuxc_gpio_b0_08_src_bt_cfg4: IOMUXC_GPIO_B0_08_SRC_BT_CFG4 { 1451 pinmux = <0x401f815c 6 0x0 0 0x401f834c>; 1452 }; 1453 /omit-if-no-ref/ iomuxc_gpio_b0_09_enet2_rx_data2: IOMUXC_GPIO_B0_09_ENET2_RX_DATA2 { 1454 pinmux = <0x401f8160 8 0x0 0 0x401f8350>; 1455 }; 1456 /omit-if-no-ref/ iomuxc_gpio_b0_09_flexio2_flexio09: IOMUXC_GPIO_B0_09_FLEXIO2_FLEXIO09 { 1457 pinmux = <0x401f8160 4 0x0 0 0x401f8350>; 1458 }; 1459 /omit-if-no-ref/ iomuxc_gpio_b0_09_flexpwm2_pwmb1: IOMUXC_GPIO_B0_09_FLEXPWM2_PWMB1 { 1460 pinmux = <0x401f8160 2 0x401f848c 1 0x401f8350>; 1461 }; 1462 /omit-if-no-ref/ iomuxc_gpio_b0_09_gpio2_io09: IOMUXC_GPIO_B0_09_GPIO2_IO09 { 1463 pinmux = <0x401f8160 5 0x0 0 0x401f8350>; 1464 gpr = <0x400ac06c 0x9 0x0>; 1465 }; 1466 /omit-if-no-ref/ iomuxc_gpio_b0_09_gpio7_io09: IOMUXC_GPIO_B0_09_GPIO7_IO09 { 1467 pinmux = <0x401f8160 5 0x0 0 0x401f8350>; 1468 gpr = <0x400ac06c 0x9 0x1>; 1469 }; 1470 /omit-if-no-ref/ iomuxc_gpio_b0_09_lpuart3_rx: IOMUXC_GPIO_B0_09_LPUART3_RX { 1471 pinmux = <0x401f8160 3 0x401f8538 2 0x401f8350>; 1472 }; 1473 /omit-if-no-ref/ iomuxc_gpio_b0_09_qtimer4_timer0: IOMUXC_GPIO_B0_09_QTIMER4_TIMER0 { 1474 pinmux = <0x401f8160 1 0x0 0 0x401f8350>; 1475 gpr = <0x400ac018 0xc 0x0>; 1476 }; 1477 /omit-if-no-ref/ iomuxc_gpio_b0_09_src_bt_cfg5: IOMUXC_GPIO_B0_09_SRC_BT_CFG5 { 1478 pinmux = <0x401f8160 6 0x0 0 0x401f8350>; 1479 }; 1480 /omit-if-no-ref/ iomuxc_gpio_b0_10_enet2_crs: IOMUXC_GPIO_B0_10_ENET2_CRS { 1481 pinmux = <0x401f8164 8 0x0 0 0x401f8354>; 1482 }; 1483 /omit-if-no-ref/ iomuxc_gpio_b0_10_flexio2_flexio10: IOMUXC_GPIO_B0_10_FLEXIO2_FLEXIO10 { 1484 pinmux = <0x401f8164 4 0x0 0 0x401f8354>; 1485 }; 1486 /omit-if-no-ref/ iomuxc_gpio_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_B0_10_FLEXPWM2_PWMA2 { 1487 pinmux = <0x401f8164 2 0x401f8480 1 0x401f8354>; 1488 }; 1489 /omit-if-no-ref/ iomuxc_gpio_b0_10_gpio2_io10: IOMUXC_GPIO_B0_10_GPIO2_IO10 { 1490 pinmux = <0x401f8164 5 0x0 0 0x401f8354>; 1491 gpr = <0x400ac06c 0xa 0x0>; 1492 }; 1493 /omit-if-no-ref/ iomuxc_gpio_b0_10_gpio7_io10: IOMUXC_GPIO_B0_10_GPIO7_IO10 { 1494 pinmux = <0x401f8164 5 0x0 0 0x401f8354>; 1495 gpr = <0x400ac06c 0xa 0x1>; 1496 }; 1497 /omit-if-no-ref/ iomuxc_gpio_b0_10_qtimer4_timer1: IOMUXC_GPIO_B0_10_QTIMER4_TIMER1 { 1498 pinmux = <0x401f8164 1 0x0 0 0x401f8354>; 1499 gpr = <0x400ac018 0xd 0x0>; 1500 }; 1501 /omit-if-no-ref/ iomuxc_gpio_b0_10_sai1_tx_data3: IOMUXC_GPIO_B0_10_SAI1_TX_DATA3 { 1502 pinmux = <0x401f8164 3 0x401f8598 1 0x401f8354>; 1503 }; 1504 /omit-if-no-ref/ iomuxc_gpio_b0_10_src_bt_cfg6: IOMUXC_GPIO_B0_10_SRC_BT_CFG6 { 1505 pinmux = <0x401f8164 6 0x0 0 0x401f8354>; 1506 }; 1507 /omit-if-no-ref/ iomuxc_gpio_b0_11_enet2_col: IOMUXC_GPIO_B0_11_ENET2_COL { 1508 pinmux = <0x401f8168 8 0x0 0 0x401f8358>; 1509 }; 1510 /omit-if-no-ref/ iomuxc_gpio_b0_11_flexio2_flexio11: IOMUXC_GPIO_B0_11_FLEXIO2_FLEXIO11 { 1511 pinmux = <0x401f8168 4 0x0 0 0x401f8358>; 1512 }; 1513 /omit-if-no-ref/ iomuxc_gpio_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_B0_11_FLEXPWM2_PWMB2 { 1514 pinmux = <0x401f8168 2 0x401f8490 1 0x401f8358>; 1515 }; 1516 /omit-if-no-ref/ iomuxc_gpio_b0_11_gpio2_io11: IOMUXC_GPIO_B0_11_GPIO2_IO11 { 1517 pinmux = <0x401f8168 5 0x0 0 0x401f8358>; 1518 gpr = <0x400ac06c 0xb 0x0>; 1519 }; 1520 /omit-if-no-ref/ iomuxc_gpio_b0_11_gpio7_io11: IOMUXC_GPIO_B0_11_GPIO7_IO11 { 1521 pinmux = <0x401f8168 5 0x0 0 0x401f8358>; 1522 gpr = <0x400ac06c 0xb 0x1>; 1523 }; 1524 /omit-if-no-ref/ iomuxc_gpio_b0_11_qtimer4_timer2: IOMUXC_GPIO_B0_11_QTIMER4_TIMER2 { 1525 pinmux = <0x401f8168 1 0x0 0 0x401f8358>; 1526 gpr = <0x400ac018 0xe 0x0>; 1527 }; 1528 /omit-if-no-ref/ iomuxc_gpio_b0_11_sai1_tx_data2: IOMUXC_GPIO_B0_11_SAI1_TX_DATA2 { 1529 pinmux = <0x401f8168 3 0x401f859c 1 0x401f8358>; 1530 }; 1531 /omit-if-no-ref/ iomuxc_gpio_b0_11_src_bt_cfg7: IOMUXC_GPIO_B0_11_SRC_BT_CFG7 { 1532 pinmux = <0x401f8168 6 0x0 0 0x401f8358>; 1533 }; 1534 /omit-if-no-ref/ iomuxc_gpio_b0_12_arm_trace_clk: IOMUXC_GPIO_B0_12_ARM_TRACE_CLK { 1535 pinmux = <0x401f816c 2 0x0 0 0x401f835c>; 1536 }; 1537 /omit-if-no-ref/ iomuxc_gpio_b0_12_enet2_tx_data0: IOMUXC_GPIO_B0_12_ENET2_TX_DATA0 { 1538 pinmux = <0x401f816c 8 0x0 0 0x401f835c>; 1539 }; 1540 /omit-if-no-ref/ iomuxc_gpio_b0_12_flexio2_flexio12: IOMUXC_GPIO_B0_12_FLEXIO2_FLEXIO12 { 1541 pinmux = <0x401f816c 4 0x0 0 0x401f835c>; 1542 }; 1543 /omit-if-no-ref/ iomuxc_gpio_b0_12_gpio2_io12: IOMUXC_GPIO_B0_12_GPIO2_IO12 { 1544 pinmux = <0x401f816c 5 0x0 0 0x401f835c>; 1545 gpr = <0x400ac06c 0xc 0x0>; 1546 }; 1547 /omit-if-no-ref/ iomuxc_gpio_b0_12_gpio7_io12: IOMUXC_GPIO_B0_12_GPIO7_IO12 { 1548 pinmux = <0x401f816c 5 0x0 0 0x401f835c>; 1549 gpr = <0x400ac06c 0xc 0x1>; 1550 }; 1551 /omit-if-no-ref/ iomuxc_gpio_b0_12_sai1_tx_data1: IOMUXC_GPIO_B0_12_SAI1_TX_DATA1 { 1552 pinmux = <0x401f816c 3 0x401f85a0 1 0x401f835c>; 1553 }; 1554 /omit-if-no-ref/ iomuxc_gpio_b0_12_src_bt_cfg8: IOMUXC_GPIO_B0_12_SRC_BT_CFG8 { 1555 pinmux = <0x401f816c 6 0x0 0 0x401f835c>; 1556 }; 1557 /omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_in10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_IN10 { 1558 pinmux = <0x401f816c 1 0x0 0 0x401f835c>; 1559 gpr = <0x400ac018 0x16 0x0>; 1560 }; 1561 /omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_inout10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_INOUT10 { 1562 pinmux = <0x401f816c 1 0x0 0 0x401f835c>; 1563 gpr = <0x400ac018 0x16 0x1>; 1564 }; 1565 /omit-if-no-ref/ iomuxc_gpio_b0_13_arm_trace_swo: IOMUXC_GPIO_B0_13_ARM_TRACE_SWO { 1566 pinmux = <0x401f8170 2 0x0 0 0x401f8360>; 1567 }; 1568 /omit-if-no-ref/ iomuxc_gpio_b0_13_enet2_tx_data1: IOMUXC_GPIO_B0_13_ENET2_TX_DATA1 { 1569 pinmux = <0x401f8170 8 0x0 0 0x401f8360>; 1570 }; 1571 /omit-if-no-ref/ iomuxc_gpio_b0_13_flexio2_flexio13: IOMUXC_GPIO_B0_13_FLEXIO2_FLEXIO13 { 1572 pinmux = <0x401f8170 4 0x0 0 0x401f8360>; 1573 }; 1574 /omit-if-no-ref/ iomuxc_gpio_b0_13_gpio2_io13: IOMUXC_GPIO_B0_13_GPIO2_IO13 { 1575 pinmux = <0x401f8170 5 0x0 0 0x401f8360>; 1576 gpr = <0x400ac06c 0xd 0x0>; 1577 }; 1578 /omit-if-no-ref/ iomuxc_gpio_b0_13_gpio7_io13: IOMUXC_GPIO_B0_13_GPIO7_IO13 { 1579 pinmux = <0x401f8170 5 0x0 0 0x401f8360>; 1580 gpr = <0x400ac06c 0xd 0x1>; 1581 }; 1582 /omit-if-no-ref/ iomuxc_gpio_b0_13_sai1_mclk: IOMUXC_GPIO_B0_13_SAI1_MCLK { 1583 pinmux = <0x401f8170 3 0x401f858c 2 0x401f8360>; 1584 }; 1585 /omit-if-no-ref/ iomuxc_gpio_b0_13_src_bt_cfg9: IOMUXC_GPIO_B0_13_SRC_BT_CFG9 { 1586 pinmux = <0x401f8170 6 0x0 0 0x401f8360>; 1587 }; 1588 /omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_in11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_IN11 { 1589 pinmux = <0x401f8170 1 0x0 0 0x401f8360>; 1590 gpr = <0x400ac018 0x17 0x0>; 1591 }; 1592 /omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_inout11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_INOUT11 { 1593 pinmux = <0x401f8170 1 0x0 0 0x401f8360>; 1594 gpr = <0x400ac018 0x17 0x1>; 1595 }; 1596 /omit-if-no-ref/ iomuxc_gpio_b0_14_arm_txev: IOMUXC_GPIO_B0_14_ARM_TXEV { 1597 pinmux = <0x401f8174 2 0x0 0 0x401f8364>; 1598 }; 1599 /omit-if-no-ref/ iomuxc_gpio_b0_14_enet2_tx_en: IOMUXC_GPIO_B0_14_ENET2_TX_EN { 1600 pinmux = <0x401f8174 8 0x0 0 0x401f8364>; 1601 }; 1602 /omit-if-no-ref/ iomuxc_gpio_b0_14_flexio2_flexio14: IOMUXC_GPIO_B0_14_FLEXIO2_FLEXIO14 { 1603 pinmux = <0x401f8174 4 0x0 0 0x401f8364>; 1604 }; 1605 /omit-if-no-ref/ iomuxc_gpio_b0_14_gpio2_io14: IOMUXC_GPIO_B0_14_GPIO2_IO14 { 1606 pinmux = <0x401f8174 5 0x0 0 0x401f8364>; 1607 gpr = <0x400ac06c 0xe 0x0>; 1608 }; 1609 /omit-if-no-ref/ iomuxc_gpio_b0_14_gpio7_io14: IOMUXC_GPIO_B0_14_GPIO7_IO14 { 1610 pinmux = <0x401f8174 5 0x0 0 0x401f8364>; 1611 gpr = <0x400ac06c 0xe 0x1>; 1612 }; 1613 /omit-if-no-ref/ iomuxc_gpio_b0_14_sai1_rx_sync: IOMUXC_GPIO_B0_14_SAI1_RX_SYNC { 1614 pinmux = <0x401f8174 3 0x401f85a4 2 0x401f8364>; 1615 }; 1616 /omit-if-no-ref/ iomuxc_gpio_b0_14_src_bt_cfg10: IOMUXC_GPIO_B0_14_SRC_BT_CFG10 { 1617 pinmux = <0x401f8174 6 0x0 0 0x401f8364>; 1618 }; 1619 /omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_in12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_IN12 { 1620 pinmux = <0x401f8174 1 0x0 0 0x401f8364>; 1621 gpr = <0x400ac018 0x18 0x0>; 1622 }; 1623 /omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_inout12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_INOUT12 { 1624 pinmux = <0x401f8174 1 0x0 0 0x401f8364>; 1625 gpr = <0x400ac018 0x18 0x1>; 1626 }; 1627 /omit-if-no-ref/ iomuxc_gpio_b0_15_arm_rxev: IOMUXC_GPIO_B0_15_ARM_RXEV { 1628 pinmux = <0x401f8178 2 0x0 0 0x401f8368>; 1629 }; 1630 /omit-if-no-ref/ iomuxc_gpio_b0_15_enet2_ref_clk2: IOMUXC_GPIO_B0_15_ENET2_REF_CLK2 { 1631 pinmux = <0x401f8178 9 0x401f870c 2 0x401f8368>; 1632 }; 1633 /omit-if-no-ref/ iomuxc_gpio_b0_15_enet2_tx_clk: IOMUXC_GPIO_B0_15_ENET2_TX_CLK { 1634 pinmux = <0x401f8178 8 0x401f8728 2 0x401f8368>; 1635 }; 1636 /omit-if-no-ref/ iomuxc_gpio_b0_15_flexio2_flexio15: IOMUXC_GPIO_B0_15_FLEXIO2_FLEXIO15 { 1637 pinmux = <0x401f8178 4 0x0 0 0x401f8368>; 1638 }; 1639 /omit-if-no-ref/ iomuxc_gpio_b0_15_gpio2_io15: IOMUXC_GPIO_B0_15_GPIO2_IO15 { 1640 pinmux = <0x401f8178 5 0x0 0 0x401f8368>; 1641 gpr = <0x400ac06c 0xf 0x0>; 1642 }; 1643 /omit-if-no-ref/ iomuxc_gpio_b0_15_gpio7_io15: IOMUXC_GPIO_B0_15_GPIO7_IO15 { 1644 pinmux = <0x401f8178 5 0x0 0 0x401f8368>; 1645 gpr = <0x400ac06c 0xf 0x1>; 1646 }; 1647 /omit-if-no-ref/ iomuxc_gpio_b0_15_sai1_rx_bclk: IOMUXC_GPIO_B0_15_SAI1_RX_BCLK { 1648 pinmux = <0x401f8178 3 0x401f8590 2 0x401f8368>; 1649 }; 1650 /omit-if-no-ref/ iomuxc_gpio_b0_15_src_bt_cfg11: IOMUXC_GPIO_B0_15_SRC_BT_CFG11 { 1651 pinmux = <0x401f8178 6 0x0 0 0x401f8368>; 1652 }; 1653 /omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_in13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_IN13 { 1654 pinmux = <0x401f8178 1 0x0 0 0x401f8368>; 1655 gpr = <0x400ac018 0x19 0x0>; 1656 }; 1657 /omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_inout13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_INOUT13 { 1658 pinmux = <0x401f8178 1 0x0 0 0x401f8368>; 1659 gpr = <0x400ac018 0x19 0x1>; 1660 }; 1661 /omit-if-no-ref/ iomuxc_gpio_b1_00_enet2_rx_er: IOMUXC_GPIO_B1_00_ENET2_RX_ER { 1662 pinmux = <0x401f817c 8 0x401f8720 2 0x401f836c>; 1663 }; 1664 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexio2_flexio16: IOMUXC_GPIO_B1_00_FLEXIO2_FLEXIO16 { 1665 pinmux = <0x401f817c 4 0x0 0 0x401f836c>; 1666 }; 1667 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexio3_flexio16: IOMUXC_GPIO_B1_00_FLEXIO3_FLEXIO16 { 1668 pinmux = <0x401f817c 9 0x0 0 0x401f836c>; 1669 }; 1670 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_B1_00_FLEXPWM1_PWMA3 { 1671 pinmux = <0x401f817c 6 0x401f8454 4 0x401f836c>; 1672 }; 1673 /omit-if-no-ref/ iomuxc_gpio_b1_00_gpio2_io16: IOMUXC_GPIO_B1_00_GPIO2_IO16 { 1674 pinmux = <0x401f817c 5 0x0 0 0x401f836c>; 1675 gpr = <0x400ac06c 0x10 0x0>; 1676 }; 1677 /omit-if-no-ref/ iomuxc_gpio_b1_00_gpio7_io16: IOMUXC_GPIO_B1_00_GPIO7_IO16 { 1678 pinmux = <0x401f817c 5 0x0 0 0x401f836c>; 1679 gpr = <0x400ac06c 0x10 0x1>; 1680 }; 1681 /omit-if-no-ref/ iomuxc_gpio_b1_00_lpuart4_tx: IOMUXC_GPIO_B1_00_LPUART4_TX { 1682 pinmux = <0x401f817c 2 0x401f8544 2 0x401f836c>; 1683 }; 1684 /omit-if-no-ref/ iomuxc_gpio_b1_00_sai1_rx_data0: IOMUXC_GPIO_B1_00_SAI1_RX_DATA0 { 1685 pinmux = <0x401f817c 3 0x401f8594 2 0x401f836c>; 1686 }; 1687 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_in14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_IN14 { 1688 pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>; 1689 gpr = <0x400ac018 0x1a 0x0>; 1690 }; 1691 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_inout14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_INOUT14 { 1692 pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>; 1693 gpr = <0x400ac018 0x1a 0x1>; 1694 }; 1695 /omit-if-no-ref/ iomuxc_gpio_b1_01_enet2_rx_data0: IOMUXC_GPIO_B1_01_ENET2_RX_DATA0 { 1696 pinmux = <0x401f8180 8 0x401f8714 2 0x401f8370>; 1697 }; 1698 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexio2_flexio17: IOMUXC_GPIO_B1_01_FLEXIO2_FLEXIO17 { 1699 pinmux = <0x401f8180 4 0x0 0 0x401f8370>; 1700 }; 1701 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexio3_flexio17: IOMUXC_GPIO_B1_01_FLEXIO3_FLEXIO17 { 1702 pinmux = <0x401f8180 9 0x0 0 0x401f8370>; 1703 }; 1704 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_B1_01_FLEXPWM1_PWMB3 { 1705 pinmux = <0x401f8180 6 0x401f8464 4 0x401f8370>; 1706 }; 1707 /omit-if-no-ref/ iomuxc_gpio_b1_01_gpio2_io17: IOMUXC_GPIO_B1_01_GPIO2_IO17 { 1708 pinmux = <0x401f8180 5 0x0 0 0x401f8370>; 1709 gpr = <0x400ac06c 0x11 0x0>; 1710 }; 1711 /omit-if-no-ref/ iomuxc_gpio_b1_01_gpio7_io17: IOMUXC_GPIO_B1_01_GPIO7_IO17 { 1712 pinmux = <0x401f8180 5 0x0 0 0x401f8370>; 1713 gpr = <0x400ac06c 0x11 0x1>; 1714 }; 1715 /omit-if-no-ref/ iomuxc_gpio_b1_01_lpuart4_rx: IOMUXC_GPIO_B1_01_LPUART4_RX { 1716 pinmux = <0x401f8180 2 0x401f8540 2 0x401f8370>; 1717 }; 1718 /omit-if-no-ref/ iomuxc_gpio_b1_01_sai1_tx_data0: IOMUXC_GPIO_B1_01_SAI1_TX_DATA0 { 1719 pinmux = <0x401f8180 3 0x0 0 0x401f8370>; 1720 }; 1721 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_in15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_IN15 { 1722 pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>; 1723 gpr = <0x400ac018 0x1b 0x0>; 1724 }; 1725 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_inout15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_INOUT15 { 1726 pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>; 1727 gpr = <0x400ac018 0x1b 0x1>; 1728 }; 1729 /omit-if-no-ref/ iomuxc_gpio_b1_02_enet2_rx_data1: IOMUXC_GPIO_B1_02_ENET2_RX_DATA1 { 1730 pinmux = <0x401f8184 8 0x401f8718 2 0x401f8374>; 1731 }; 1732 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexio2_flexio18: IOMUXC_GPIO_B1_02_FLEXIO2_FLEXIO18 { 1733 pinmux = <0x401f8184 4 0x0 0 0x401f8374>; 1734 }; 1735 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexio3_flexio18: IOMUXC_GPIO_B1_02_FLEXIO3_FLEXIO18 { 1736 pinmux = <0x401f8184 9 0x0 0 0x401f8374>; 1737 }; 1738 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_B1_02_FLEXPWM2_PWMA3 { 1739 pinmux = <0x401f8184 6 0x401f8474 4 0x401f8374>; 1740 }; 1741 /omit-if-no-ref/ iomuxc_gpio_b1_02_gpio2_io18: IOMUXC_GPIO_B1_02_GPIO2_IO18 { 1742 pinmux = <0x401f8184 5 0x0 0 0x401f8374>; 1743 gpr = <0x400ac06c 0x12 0x0>; 1744 }; 1745 /omit-if-no-ref/ iomuxc_gpio_b1_02_gpio7_io18: IOMUXC_GPIO_B1_02_GPIO7_IO18 { 1746 pinmux = <0x401f8184 5 0x0 0 0x401f8374>; 1747 gpr = <0x400ac06c 0x12 0x1>; 1748 }; 1749 /omit-if-no-ref/ iomuxc_gpio_b1_02_lpspi4_pcs2: IOMUXC_GPIO_B1_02_LPSPI4_PCS2 { 1750 pinmux = <0x401f8184 2 0x0 0 0x401f8374>; 1751 }; 1752 /omit-if-no-ref/ iomuxc_gpio_b1_02_sai1_tx_bclk: IOMUXC_GPIO_B1_02_SAI1_TX_BCLK { 1753 pinmux = <0x401f8184 3 0x401f85a8 2 0x401f8374>; 1754 }; 1755 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_in16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_IN16 { 1756 pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>; 1757 gpr = <0x400ac018 0x1c 0x0>; 1758 }; 1759 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_inout16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_INOUT16 { 1760 pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>; 1761 gpr = <0x400ac018 0x1c 0x1>; 1762 }; 1763 /omit-if-no-ref/ iomuxc_gpio_b1_03_enet2_rx_en: IOMUXC_GPIO_B1_03_ENET2_RX_EN { 1764 pinmux = <0x401f8188 8 0x401f871c 2 0x401f8378>; 1765 }; 1766 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexio2_flexio19: IOMUXC_GPIO_B1_03_FLEXIO2_FLEXIO19 { 1767 pinmux = <0x401f8188 4 0x0 0 0x401f8378>; 1768 }; 1769 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexio3_flexio19: IOMUXC_GPIO_B1_03_FLEXIO3_FLEXIO19 { 1770 pinmux = <0x401f8188 9 0x0 0 0x401f8378>; 1771 }; 1772 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_B1_03_FLEXPWM2_PWMB3 { 1773 pinmux = <0x401f8188 6 0x401f8484 3 0x401f8378>; 1774 }; 1775 /omit-if-no-ref/ iomuxc_gpio_b1_03_gpio2_io19: IOMUXC_GPIO_B1_03_GPIO2_IO19 { 1776 pinmux = <0x401f8188 5 0x0 0 0x401f8378>; 1777 gpr = <0x400ac06c 0x13 0x0>; 1778 }; 1779 /omit-if-no-ref/ iomuxc_gpio_b1_03_gpio7_io19: IOMUXC_GPIO_B1_03_GPIO7_IO19 { 1780 pinmux = <0x401f8188 5 0x0 0 0x401f8378>; 1781 gpr = <0x400ac06c 0x13 0x1>; 1782 }; 1783 /omit-if-no-ref/ iomuxc_gpio_b1_03_lpspi4_pcs1: IOMUXC_GPIO_B1_03_LPSPI4_PCS1 { 1784 pinmux = <0x401f8188 2 0x0 0 0x401f8378>; 1785 }; 1786 /omit-if-no-ref/ iomuxc_gpio_b1_03_sai1_tx_sync: IOMUXC_GPIO_B1_03_SAI1_TX_SYNC { 1787 pinmux = <0x401f8188 3 0x401f85ac 2 0x401f8378>; 1788 }; 1789 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_in17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_IN17 { 1790 pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>; 1791 gpr = <0x400ac018 0x1d 0x0>; 1792 }; 1793 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_inout17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_INOUT17 { 1794 pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>; 1795 gpr = <0x400ac018 0x1d 0x1>; 1796 }; 1797 /omit-if-no-ref/ iomuxc_gpio_b1_04_enet_rx_data0: IOMUXC_GPIO_B1_04_ENET_RX_DATA0 { 1798 pinmux = <0x401f818c 3 0x401f8434 1 0x401f837c>; 1799 }; 1800 /omit-if-no-ref/ iomuxc_gpio_b1_04_flexio2_flexio20: IOMUXC_GPIO_B1_04_FLEXIO2_FLEXIO20 { 1801 pinmux = <0x401f818c 4 0x0 0 0x401f837c>; 1802 }; 1803 /omit-if-no-ref/ iomuxc_gpio_b1_04_flexio3_flexio20: IOMUXC_GPIO_B1_04_FLEXIO3_FLEXIO20 { 1804 pinmux = <0x401f818c 9 0x0 0 0x401f837c>; 1805 }; 1806 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpio2_io20: IOMUXC_GPIO_B1_04_GPIO2_IO20 { 1807 pinmux = <0x401f818c 5 0x0 0 0x401f837c>; 1808 gpr = <0x400ac06c 0x14 0x0>; 1809 }; 1810 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpio7_io20: IOMUXC_GPIO_B1_04_GPIO7_IO20 { 1811 pinmux = <0x401f818c 5 0x0 0 0x401f837c>; 1812 gpr = <0x400ac06c 0x14 0x1>; 1813 }; 1814 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpt1_clk: IOMUXC_GPIO_B1_04_GPT1_CLK { 1815 pinmux = <0x401f818c 8 0x401f8760 1 0x401f837c>; 1816 }; 1817 /omit-if-no-ref/ iomuxc_gpio_b1_04_lpspi4_pcs0: IOMUXC_GPIO_B1_04_LPSPI4_PCS0 { 1818 pinmux = <0x401f818c 1 0x401f851c 1 0x401f837c>; 1819 }; 1820 /omit-if-no-ref/ iomuxc_gpio_b1_05_enet_rx_data1: IOMUXC_GPIO_B1_05_ENET_RX_DATA1 { 1821 pinmux = <0x401f8190 3 0x401f8438 1 0x401f8380>; 1822 }; 1823 /omit-if-no-ref/ iomuxc_gpio_b1_05_flexio2_flexio21: IOMUXC_GPIO_B1_05_FLEXIO2_FLEXIO21 { 1824 pinmux = <0x401f8190 4 0x0 0 0x401f8380>; 1825 }; 1826 /omit-if-no-ref/ iomuxc_gpio_b1_05_flexio3_flexio21: IOMUXC_GPIO_B1_05_FLEXIO3_FLEXIO21 { 1827 pinmux = <0x401f8190 9 0x0 0 0x401f8380>; 1828 }; 1829 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpio2_io21: IOMUXC_GPIO_B1_05_GPIO2_IO21 { 1830 pinmux = <0x401f8190 5 0x0 0 0x401f8380>; 1831 gpr = <0x400ac06c 0x15 0x0>; 1832 }; 1833 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpio7_io21: IOMUXC_GPIO_B1_05_GPIO7_IO21 { 1834 pinmux = <0x401f8190 5 0x0 0 0x401f8380>; 1835 gpr = <0x400ac06c 0x15 0x1>; 1836 }; 1837 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpt1_capture1: IOMUXC_GPIO_B1_05_GPT1_CAPTURE1 { 1838 pinmux = <0x401f8190 8 0x401f8758 1 0x401f8380>; 1839 }; 1840 /omit-if-no-ref/ iomuxc_gpio_b1_05_lpspi4_sdi: IOMUXC_GPIO_B1_05_LPSPI4_SDI { 1841 pinmux = <0x401f8190 1 0x401f8524 1 0x401f8380>; 1842 }; 1843 /omit-if-no-ref/ iomuxc_gpio_b1_06_enet_rx_en: IOMUXC_GPIO_B1_06_ENET_RX_EN { 1844 pinmux = <0x401f8194 3 0x401f843c 1 0x401f8384>; 1845 }; 1846 /omit-if-no-ref/ iomuxc_gpio_b1_06_flexio2_flexio22: IOMUXC_GPIO_B1_06_FLEXIO2_FLEXIO22 { 1847 pinmux = <0x401f8194 4 0x0 0 0x401f8384>; 1848 }; 1849 /omit-if-no-ref/ iomuxc_gpio_b1_06_flexio3_flexio22: IOMUXC_GPIO_B1_06_FLEXIO3_FLEXIO22 { 1850 pinmux = <0x401f8194 9 0x0 0 0x401f8384>; 1851 }; 1852 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpio2_io22: IOMUXC_GPIO_B1_06_GPIO2_IO22 { 1853 pinmux = <0x401f8194 5 0x0 0 0x401f8384>; 1854 gpr = <0x400ac06c 0x16 0x0>; 1855 }; 1856 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpio7_io22: IOMUXC_GPIO_B1_06_GPIO7_IO22 { 1857 pinmux = <0x401f8194 5 0x0 0 0x401f8384>; 1858 gpr = <0x400ac06c 0x16 0x1>; 1859 }; 1860 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpt1_capture2: IOMUXC_GPIO_B1_06_GPT1_CAPTURE2 { 1861 pinmux = <0x401f8194 8 0x401f875c 1 0x401f8384>; 1862 }; 1863 /omit-if-no-ref/ iomuxc_gpio_b1_06_lpspi4_sdo: IOMUXC_GPIO_B1_06_LPSPI4_SDO { 1864 pinmux = <0x401f8194 1 0x401f8528 1 0x401f8384>; 1865 }; 1866 /omit-if-no-ref/ iomuxc_gpio_b1_07_enet_tx_data0: IOMUXC_GPIO_B1_07_ENET_TX_DATA0 { 1867 pinmux = <0x401f8198 3 0x0 0 0x401f8388>; 1868 }; 1869 /omit-if-no-ref/ iomuxc_gpio_b1_07_flexio2_flexio23: IOMUXC_GPIO_B1_07_FLEXIO2_FLEXIO23 { 1870 pinmux = <0x401f8198 4 0x0 0 0x401f8388>; 1871 }; 1872 /omit-if-no-ref/ iomuxc_gpio_b1_07_flexio3_flexio23: IOMUXC_GPIO_B1_07_FLEXIO3_FLEXIO23 { 1873 pinmux = <0x401f8198 9 0x0 0 0x401f8388>; 1874 }; 1875 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpio2_io23: IOMUXC_GPIO_B1_07_GPIO2_IO23 { 1876 pinmux = <0x401f8198 5 0x0 0 0x401f8388>; 1877 gpr = <0x400ac06c 0x17 0x0>; 1878 }; 1879 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpio7_io23: IOMUXC_GPIO_B1_07_GPIO7_IO23 { 1880 pinmux = <0x401f8198 5 0x0 0 0x401f8388>; 1881 gpr = <0x400ac06c 0x17 0x1>; 1882 }; 1883 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpt1_compare1: IOMUXC_GPIO_B1_07_GPT1_COMPARE1 { 1884 pinmux = <0x401f8198 8 0x0 0 0x401f8388>; 1885 }; 1886 /omit-if-no-ref/ iomuxc_gpio_b1_07_lpspi4_sck: IOMUXC_GPIO_B1_07_LPSPI4_SCK { 1887 pinmux = <0x401f8198 1 0x401f8520 1 0x401f8388>; 1888 }; 1889 /omit-if-no-ref/ iomuxc_gpio_b1_08_enet_tx_data1: IOMUXC_GPIO_B1_08_ENET_TX_DATA1 { 1890 pinmux = <0x401f819c 3 0x0 0 0x401f838c>; 1891 }; 1892 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexcan2_tx: IOMUXC_GPIO_B1_08_FLEXCAN2_TX { 1893 pinmux = <0x401f819c 6 0x0 0 0x401f838c>; 1894 }; 1895 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexio2_flexio24: IOMUXC_GPIO_B1_08_FLEXIO2_FLEXIO24 { 1896 pinmux = <0x401f819c 4 0x0 0 0x401f838c>; 1897 }; 1898 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexio3_flexio24: IOMUXC_GPIO_B1_08_FLEXIO3_FLEXIO24 { 1899 pinmux = <0x401f819c 9 0x0 0 0x401f838c>; 1900 }; 1901 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpio2_io24: IOMUXC_GPIO_B1_08_GPIO2_IO24 { 1902 pinmux = <0x401f819c 5 0x0 0 0x401f838c>; 1903 gpr = <0x400ac06c 0x18 0x0>; 1904 }; 1905 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpio7_io24: IOMUXC_GPIO_B1_08_GPIO7_IO24 { 1906 pinmux = <0x401f819c 5 0x0 0 0x401f838c>; 1907 gpr = <0x400ac06c 0x18 0x1>; 1908 }; 1909 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpt1_compare2: IOMUXC_GPIO_B1_08_GPT1_COMPARE2 { 1910 pinmux = <0x401f819c 8 0x0 0 0x401f838c>; 1911 }; 1912 /omit-if-no-ref/ iomuxc_gpio_b1_08_qtimer1_timer3: IOMUXC_GPIO_B1_08_QTIMER1_TIMER3 { 1913 pinmux = <0x401f819c 1 0x0 0 0x401f838c>; 1914 gpr = <0x400ac018 0x3 0x0>; 1915 }; 1916 /omit-if-no-ref/ iomuxc_gpio_b1_09_enet_tx_en: IOMUXC_GPIO_B1_09_ENET_TX_EN { 1917 pinmux = <0x401f81a0 3 0x0 0 0x401f8390>; 1918 }; 1919 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexcan2_rx: IOMUXC_GPIO_B1_09_FLEXCAN2_RX { 1920 pinmux = <0x401f81a0 6 0x401f8450 3 0x401f8390>; 1921 }; 1922 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexio2_flexio25: IOMUXC_GPIO_B1_09_FLEXIO2_FLEXIO25 { 1923 pinmux = <0x401f81a0 4 0x0 0 0x401f8390>; 1924 }; 1925 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexio3_flexio25: IOMUXC_GPIO_B1_09_FLEXIO3_FLEXIO25 { 1926 pinmux = <0x401f81a0 9 0x0 0 0x401f8390>; 1927 }; 1928 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpio2_io25: IOMUXC_GPIO_B1_09_GPIO2_IO25 { 1929 pinmux = <0x401f81a0 5 0x0 0 0x401f8390>; 1930 gpr = <0x400ac06c 0x19 0x0>; 1931 }; 1932 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpio7_io25: IOMUXC_GPIO_B1_09_GPIO7_IO25 { 1933 pinmux = <0x401f81a0 5 0x0 0 0x401f8390>; 1934 gpr = <0x400ac06c 0x19 0x1>; 1935 }; 1936 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpt1_compare3: IOMUXC_GPIO_B1_09_GPT1_COMPARE3 { 1937 pinmux = <0x401f81a0 8 0x0 0 0x401f8390>; 1938 }; 1939 /omit-if-no-ref/ iomuxc_gpio_b1_09_qtimer2_timer3: IOMUXC_GPIO_B1_09_QTIMER2_TIMER3 { 1940 pinmux = <0x401f81a0 1 0x401f8578 1 0x401f8390>; 1941 gpr = <0x400ac018 0x7 0x0>; 1942 }; 1943 /omit-if-no-ref/ iomuxc_gpio_b1_10_enet_ref_clk: IOMUXC_GPIO_B1_10_ENET_REF_CLK { 1944 pinmux = <0x401f81a4 6 0x401f842c 1 0x401f8394>; 1945 }; 1946 /omit-if-no-ref/ iomuxc_gpio_b1_10_enet_tx_clk: IOMUXC_GPIO_B1_10_ENET_TX_CLK { 1947 pinmux = <0x401f81a4 3 0x401f8448 1 0x401f8394>; 1948 }; 1949 /omit-if-no-ref/ iomuxc_gpio_b1_10_flexio2_flexio26: IOMUXC_GPIO_B1_10_FLEXIO2_FLEXIO26 { 1950 pinmux = <0x401f81a4 4 0x0 0 0x401f8394>; 1951 }; 1952 /omit-if-no-ref/ iomuxc_gpio_b1_10_flexio3_flexio26: IOMUXC_GPIO_B1_10_FLEXIO3_FLEXIO26 { 1953 pinmux = <0x401f81a4 9 0x0 0 0x401f8394>; 1954 }; 1955 /omit-if-no-ref/ iomuxc_gpio_b1_10_gpio2_io26: IOMUXC_GPIO_B1_10_GPIO2_IO26 { 1956 pinmux = <0x401f81a4 5 0x0 0 0x401f8394>; 1957 gpr = <0x400ac06c 0x1a 0x0>; 1958 }; 1959 /omit-if-no-ref/ iomuxc_gpio_b1_10_gpio7_io26: IOMUXC_GPIO_B1_10_GPIO7_IO26 { 1960 pinmux = <0x401f81a4 5 0x0 0 0x401f8394>; 1961 gpr = <0x400ac06c 0x1a 0x1>; 1962 }; 1963 /omit-if-no-ref/ iomuxc_gpio_b1_10_qtimer3_timer3: IOMUXC_GPIO_B1_10_QTIMER3_TIMER3 { 1964 pinmux = <0x401f81a4 1 0x401f8588 2 0x401f8394>; 1965 gpr = <0x400ac018 0xb 0x0>; 1966 }; 1967 /omit-if-no-ref/ iomuxc_gpio_b1_11_enet_rx_er: IOMUXC_GPIO_B1_11_ENET_RX_ER { 1968 pinmux = <0x401f81a8 3 0x401f8440 1 0x401f8398>; 1969 }; 1970 /omit-if-no-ref/ iomuxc_gpio_b1_11_flexio2_flexio27: IOMUXC_GPIO_B1_11_FLEXIO2_FLEXIO27 { 1971 pinmux = <0x401f81a8 4 0x0 0 0x401f8398>; 1972 }; 1973 /omit-if-no-ref/ iomuxc_gpio_b1_11_flexio3_flexio27: IOMUXC_GPIO_B1_11_FLEXIO3_FLEXIO27 { 1974 pinmux = <0x401f81a8 9 0x0 0 0x401f8398>; 1975 }; 1976 /omit-if-no-ref/ iomuxc_gpio_b1_11_gpio2_io27: IOMUXC_GPIO_B1_11_GPIO2_IO27 { 1977 pinmux = <0x401f81a8 5 0x0 0 0x401f8398>; 1978 gpr = <0x400ac06c 0x1b 0x0>; 1979 }; 1980 /omit-if-no-ref/ iomuxc_gpio_b1_11_gpio7_io27: IOMUXC_GPIO_B1_11_GPIO7_IO27 { 1981 pinmux = <0x401f81a8 5 0x0 0 0x401f8398>; 1982 gpr = <0x400ac06c 0x1b 0x1>; 1983 }; 1984 /omit-if-no-ref/ iomuxc_gpio_b1_11_lpspi4_pcs3: IOMUXC_GPIO_B1_11_LPSPI4_PCS3 { 1985 pinmux = <0x401f81a8 6 0x0 0 0x401f8398>; 1986 }; 1987 /omit-if-no-ref/ iomuxc_gpio_b1_11_qtimer4_timer3: IOMUXC_GPIO_B1_11_QTIMER4_TIMER3 { 1988 pinmux = <0x401f81a8 1 0x0 0 0x401f8398>; 1989 gpr = <0x400ac018 0xf 0x0>; 1990 }; 1991 /omit-if-no-ref/ iomuxc_gpio_b1_12_enet_1588_event0_in: IOMUXC_GPIO_B1_12_ENET_1588_EVENT0_IN { 1992 pinmux = <0x401f81ac 3 0x401f8444 2 0x401f839c>; 1993 }; 1994 /omit-if-no-ref/ iomuxc_gpio_b1_12_flexio2_flexio28: IOMUXC_GPIO_B1_12_FLEXIO2_FLEXIO28 { 1995 pinmux = <0x401f81ac 4 0x0 0 0x401f839c>; 1996 }; 1997 /omit-if-no-ref/ iomuxc_gpio_b1_12_flexio3_flexio28: IOMUXC_GPIO_B1_12_FLEXIO3_FLEXIO28 { 1998 pinmux = <0x401f81ac 9 0x0 0 0x401f839c>; 1999 }; 2000 /omit-if-no-ref/ iomuxc_gpio_b1_12_gpio2_io28: IOMUXC_GPIO_B1_12_GPIO2_IO28 { 2001 pinmux = <0x401f81ac 5 0x0 0 0x401f839c>; 2002 gpr = <0x400ac06c 0x1c 0x0>; 2003 }; 2004 /omit-if-no-ref/ iomuxc_gpio_b1_12_gpio7_io28: IOMUXC_GPIO_B1_12_GPIO7_IO28 { 2005 pinmux = <0x401f81ac 5 0x0 0 0x401f839c>; 2006 gpr = <0x400ac06c 0x1c 0x1>; 2007 }; 2008 /omit-if-no-ref/ iomuxc_gpio_b1_12_lpuart5_tx: IOMUXC_GPIO_B1_12_LPUART5_TX { 2009 pinmux = <0x401f81ac 1 0x401f854c 1 0x401f839c>; 2010 }; 2011 /omit-if-no-ref/ iomuxc_gpio_b1_12_usdhc1_cd_b: IOMUXC_GPIO_B1_12_USDHC1_CD_B { 2012 pinmux = <0x401f81ac 6 0x401f85d4 2 0x401f839c>; 2013 }; 2014 /omit-if-no-ref/ iomuxc_gpio_b1_13_enet_1588_event0_out: IOMUXC_GPIO_B1_13_ENET_1588_EVENT0_OUT { 2015 pinmux = <0x401f81b0 3 0x0 0 0x401f83a0>; 2016 }; 2017 /omit-if-no-ref/ iomuxc_gpio_b1_13_flexio2_flexio29: IOMUXC_GPIO_B1_13_FLEXIO2_FLEXIO29 { 2018 pinmux = <0x401f81b0 4 0x0 0 0x401f83a0>; 2019 }; 2020 /omit-if-no-ref/ iomuxc_gpio_b1_13_flexio3_flexio29: IOMUXC_GPIO_B1_13_FLEXIO3_FLEXIO29 { 2021 pinmux = <0x401f81b0 9 0x0 0 0x401f83a0>; 2022 }; 2023 /omit-if-no-ref/ iomuxc_gpio_b1_13_gpio2_io29: IOMUXC_GPIO_B1_13_GPIO2_IO29 { 2024 pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>; 2025 gpr = <0x400ac06c 0x1d 0x0>; 2026 }; 2027 /omit-if-no-ref/ iomuxc_gpio_b1_13_gpio7_io29: IOMUXC_GPIO_B1_13_GPIO7_IO29 { 2028 pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>; 2029 gpr = <0x400ac06c 0x1d 0x1>; 2030 }; 2031 /omit-if-no-ref/ iomuxc_gpio_b1_13_lpuart5_rx: IOMUXC_GPIO_B1_13_LPUART5_RX { 2032 pinmux = <0x401f81b0 1 0x401f8548 1 0x401f83a0>; 2033 }; 2034 /omit-if-no-ref/ iomuxc_gpio_b1_13_semc_dqs4: IOMUXC_GPIO_B1_13_SEMC_DQS4 { 2035 pinmux = <0x401f81b0 8 0x401f8788 3 0x401f83a0>; 2036 }; 2037 /omit-if-no-ref/ iomuxc_gpio_b1_13_usdhc1_wp: IOMUXC_GPIO_B1_13_USDHC1_WP { 2038 pinmux = <0x401f81b0 6 0x401f85d8 3 0x401f83a0>; 2039 }; 2040 /omit-if-no-ref/ iomuxc_gpio_b1_13_wdog1_b: IOMUXC_GPIO_B1_13_WDOG1_B { 2041 pinmux = <0x401f81b0 0 0x0 0 0x401f83a0>; 2042 }; 2043 /omit-if-no-ref/ iomuxc_gpio_b1_14_enet2_tx_data0: IOMUXC_GPIO_B1_14_ENET2_TX_DATA0 { 2044 pinmux = <0x401f81b4 8 0x0 0 0x401f83a4>; 2045 }; 2046 /omit-if-no-ref/ iomuxc_gpio_b1_14_enet_mdc: IOMUXC_GPIO_B1_14_ENET_MDC { 2047 pinmux = <0x401f81b4 0 0x0 0 0x401f83a4>; 2048 }; 2049 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexio2_flexio30: IOMUXC_GPIO_B1_14_FLEXIO2_FLEXIO30 { 2050 pinmux = <0x401f81b4 4 0x0 0 0x401f83a4>; 2051 }; 2052 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexio3_flexio30: IOMUXC_GPIO_B1_14_FLEXIO3_FLEXIO30 { 2053 pinmux = <0x401f81b4 9 0x0 0 0x401f83a4>; 2054 }; 2055 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexpwm4_pwma2: IOMUXC_GPIO_B1_14_FLEXPWM4_PWMA2 { 2056 pinmux = <0x401f81b4 1 0x401f849c 1 0x401f83a4>; 2057 }; 2058 /omit-if-no-ref/ iomuxc_gpio_b1_14_gpio2_io30: IOMUXC_GPIO_B1_14_GPIO2_IO30 { 2059 pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>; 2060 gpr = <0x400ac06c 0x1e 0x0>; 2061 }; 2062 /omit-if-no-ref/ iomuxc_gpio_b1_14_gpio7_io30: IOMUXC_GPIO_B1_14_GPIO7_IO30 { 2063 pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>; 2064 gpr = <0x400ac06c 0x1e 0x1>; 2065 }; 2066 /omit-if-no-ref/ iomuxc_gpio_b1_14_usdhc1_vselect: IOMUXC_GPIO_B1_14_USDHC1_VSELECT { 2067 pinmux = <0x401f81b4 6 0x0 0 0x401f83a4>; 2068 }; 2069 /omit-if-no-ref/ iomuxc_gpio_b1_14_xbar1_xbar_in02: IOMUXC_GPIO_B1_14_XBAR1_XBAR_IN02 { 2070 pinmux = <0x401f81b4 3 0x401f860c 1 0x401f83a4>; 2071 }; 2072 /omit-if-no-ref/ iomuxc_gpio_b1_15_enet2_tx_data1: IOMUXC_GPIO_B1_15_ENET2_TX_DATA1 { 2073 pinmux = <0x401f81b8 8 0x0 0 0x401f83a8>; 2074 }; 2075 /omit-if-no-ref/ iomuxc_gpio_b1_15_enet_mdio: IOMUXC_GPIO_B1_15_ENET_MDIO { 2076 pinmux = <0x401f81b8 0 0x401f8430 2 0x401f83a8>; 2077 }; 2078 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexio2_flexio31: IOMUXC_GPIO_B1_15_FLEXIO2_FLEXIO31 { 2079 pinmux = <0x401f81b8 4 0x0 0 0x401f83a8>; 2080 }; 2081 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexio3_flexio31: IOMUXC_GPIO_B1_15_FLEXIO3_FLEXIO31 { 2082 pinmux = <0x401f81b8 9 0x0 0 0x401f83a8>; 2083 }; 2084 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexpwm4_pwma3: IOMUXC_GPIO_B1_15_FLEXPWM4_PWMA3 { 2085 pinmux = <0x401f81b8 1 0x401f84a0 1 0x401f83a8>; 2086 }; 2087 /omit-if-no-ref/ iomuxc_gpio_b1_15_gpio2_io31: IOMUXC_GPIO_B1_15_GPIO2_IO31 { 2088 pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>; 2089 gpr = <0x400ac06c 0x1f 0x0>; 2090 }; 2091 /omit-if-no-ref/ iomuxc_gpio_b1_15_gpio7_io31: IOMUXC_GPIO_B1_15_GPIO7_IO31 { 2092 pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>; 2093 gpr = <0x400ac06c 0x1f 0x1>; 2094 }; 2095 /omit-if-no-ref/ iomuxc_gpio_b1_15_usdhc1_reset_b: IOMUXC_GPIO_B1_15_USDHC1_RESET_B { 2096 pinmux = <0x401f81b8 6 0x0 0 0x401f83a8>; 2097 }; 2098 /omit-if-no-ref/ iomuxc_gpio_b1_15_xbar1_xbar_in03: IOMUXC_GPIO_B1_15_XBAR1_XBAR_IN03 { 2099 pinmux = <0x401f81b8 3 0x401f8610 1 0x401f83a8>; 2100 }; 2101 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexio1_flexio00: IOMUXC_GPIO_EMC_00_FLEXIO1_FLEXIO00 { 2102 pinmux = <0x401f8014 4 0x0 0 0x401f8204>; 2103 }; 2104 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexpwm4_pwma0: IOMUXC_GPIO_EMC_00_FLEXPWM4_PWMA0 { 2105 pinmux = <0x401f8014 1 0x401f8494 0 0x401f8204>; 2106 }; 2107 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio4_io00: IOMUXC_GPIO_EMC_00_GPIO4_IO00 { 2108 pinmux = <0x401f8014 5 0x0 0 0x401f8204>; 2109 gpr = <0x400ac074 0x0 0x0>; 2110 }; 2111 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio9_io00: IOMUXC_GPIO_EMC_00_GPIO9_IO00 { 2112 pinmux = <0x401f8014 5 0x0 0 0x401f8204>; 2113 gpr = <0x400ac074 0x0 0x1>; 2114 }; 2115 /omit-if-no-ref/ iomuxc_gpio_emc_00_lpspi2_sck: IOMUXC_GPIO_EMC_00_LPSPI2_SCK { 2116 pinmux = <0x401f8014 2 0x401f8500 1 0x401f8204>; 2117 }; 2118 /omit-if-no-ref/ iomuxc_gpio_emc_00_semc_data00: IOMUXC_GPIO_EMC_00_SEMC_DATA00 { 2119 pinmux = <0x401f8014 0 0x0 0 0x401f8204>; 2120 }; 2121 /omit-if-no-ref/ iomuxc_gpio_emc_00_xbar1_xbar_in02: IOMUXC_GPIO_EMC_00_XBAR1_XBAR_IN02 { 2122 pinmux = <0x401f8014 3 0x401f860c 0 0x401f8204>; 2123 }; 2124 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexio1_flexio01: IOMUXC_GPIO_EMC_01_FLEXIO1_FLEXIO01 { 2125 pinmux = <0x401f8018 4 0x0 0 0x401f8208>; 2126 }; 2127 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexpwm4_pwmb0: IOMUXC_GPIO_EMC_01_FLEXPWM4_PWMB0 { 2128 pinmux = <0x401f8018 1 0x0 0 0x401f8208>; 2129 }; 2130 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio4_io01: IOMUXC_GPIO_EMC_01_GPIO4_IO01 { 2131 pinmux = <0x401f8018 5 0x0 0 0x401f8208>; 2132 gpr = <0x400ac074 0x1 0x0>; 2133 }; 2134 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio9_io01: IOMUXC_GPIO_EMC_01_GPIO9_IO01 { 2135 pinmux = <0x401f8018 5 0x0 0 0x401f8208>; 2136 gpr = <0x400ac074 0x1 0x1>; 2137 }; 2138 /omit-if-no-ref/ iomuxc_gpio_emc_01_lpspi2_pcs0: IOMUXC_GPIO_EMC_01_LPSPI2_PCS0 { 2139 pinmux = <0x401f8018 2 0x401f84fc 1 0x401f8208>; 2140 }; 2141 /omit-if-no-ref/ iomuxc_gpio_emc_01_semc_data01: IOMUXC_GPIO_EMC_01_SEMC_DATA01 { 2142 pinmux = <0x401f8018 0 0x0 0 0x401f8208>; 2143 }; 2144 /omit-if-no-ref/ iomuxc_gpio_emc_01_xbar1_xbar_in03: IOMUXC_GPIO_EMC_01_XBAR1_XBAR_IN03 { 2145 pinmux = <0x401f8018 3 0x401f8610 0 0x401f8208>; 2146 }; 2147 /omit-if-no-ref/ iomuxc_gpio_emc_02_flexio1_flexio02: IOMUXC_GPIO_EMC_02_FLEXIO1_FLEXIO02 { 2148 pinmux = <0x401f801c 4 0x0 0 0x401f820c>; 2149 }; 2150 /omit-if-no-ref/ iomuxc_gpio_emc_02_flexpwm4_pwma1: IOMUXC_GPIO_EMC_02_FLEXPWM4_PWMA1 { 2151 pinmux = <0x401f801c 1 0x401f8498 0 0x401f820c>; 2152 }; 2153 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio4_io02: IOMUXC_GPIO_EMC_02_GPIO4_IO02 { 2154 pinmux = <0x401f801c 5 0x0 0 0x401f820c>; 2155 gpr = <0x400ac074 0x2 0x0>; 2156 }; 2157 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio9_io02: IOMUXC_GPIO_EMC_02_GPIO9_IO02 { 2158 pinmux = <0x401f801c 5 0x0 0 0x401f820c>; 2159 gpr = <0x400ac074 0x2 0x1>; 2160 }; 2161 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpspi2_sdo: IOMUXC_GPIO_EMC_02_LPSPI2_SDO { 2162 pinmux = <0x401f801c 2 0x401f8508 1 0x401f820c>; 2163 }; 2164 /omit-if-no-ref/ iomuxc_gpio_emc_02_semc_data02: IOMUXC_GPIO_EMC_02_SEMC_DATA02 { 2165 pinmux = <0x401f801c 0 0x0 0 0x401f820c>; 2166 }; 2167 /omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_in04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_IN04 { 2168 pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>; 2169 gpr = <0x400ac018 0x10 0x0>; 2170 }; 2171 /omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_INOUT04 { 2172 pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>; 2173 gpr = <0x400ac018 0x10 0x1>; 2174 }; 2175 /omit-if-no-ref/ iomuxc_gpio_emc_03_flexio1_flexio03: IOMUXC_GPIO_EMC_03_FLEXIO1_FLEXIO03 { 2176 pinmux = <0x401f8020 4 0x0 0 0x401f8210>; 2177 }; 2178 /omit-if-no-ref/ iomuxc_gpio_emc_03_flexpwm4_pwmb1: IOMUXC_GPIO_EMC_03_FLEXPWM4_PWMB1 { 2179 pinmux = <0x401f8020 1 0x0 0 0x401f8210>; 2180 }; 2181 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio4_io03: IOMUXC_GPIO_EMC_03_GPIO4_IO03 { 2182 pinmux = <0x401f8020 5 0x0 0 0x401f8210>; 2183 gpr = <0x400ac074 0x3 0x0>; 2184 }; 2185 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio9_io03: IOMUXC_GPIO_EMC_03_GPIO9_IO03 { 2186 pinmux = <0x401f8020 5 0x0 0 0x401f8210>; 2187 gpr = <0x400ac074 0x3 0x1>; 2188 }; 2189 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpspi2_sdi: IOMUXC_GPIO_EMC_03_LPSPI2_SDI { 2190 pinmux = <0x401f8020 2 0x401f8504 1 0x401f8210>; 2191 }; 2192 /omit-if-no-ref/ iomuxc_gpio_emc_03_semc_data03: IOMUXC_GPIO_EMC_03_SEMC_DATA03 { 2193 pinmux = <0x401f8020 0 0x0 0 0x401f8210>; 2194 }; 2195 /omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_in05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_IN05 { 2196 pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>; 2197 gpr = <0x400ac018 0x11 0x0>; 2198 }; 2199 /omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_INOUT05 { 2200 pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>; 2201 gpr = <0x400ac018 0x11 0x1>; 2202 }; 2203 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio04: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO04 { 2204 pinmux = <0x401f8024 4 0x0 0 0x401f8214>; 2205 }; 2206 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexpwm4_pwma2: IOMUXC_GPIO_EMC_04_FLEXPWM4_PWMA2 { 2207 pinmux = <0x401f8024 1 0x401f849c 0 0x401f8214>; 2208 }; 2209 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio4_io04: IOMUXC_GPIO_EMC_04_GPIO4_IO04 { 2210 pinmux = <0x401f8024 5 0x0 0 0x401f8214>; 2211 gpr = <0x400ac074 0x4 0x0>; 2212 }; 2213 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio9_io04: IOMUXC_GPIO_EMC_04_GPIO9_IO04 { 2214 pinmux = <0x401f8024 5 0x0 0 0x401f8214>; 2215 gpr = <0x400ac074 0x4 0x1>; 2216 }; 2217 /omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_data: IOMUXC_GPIO_EMC_04_SAI2_TX_DATA { 2218 pinmux = <0x401f8024 2 0x0 0 0x401f8214>; 2219 }; 2220 /omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 { 2221 pinmux = <0x401f8024 0 0x0 0 0x401f8214>; 2222 }; 2223 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN06 { 2224 pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>; 2225 gpr = <0x400ac018 0x12 0x0>; 2226 }; 2227 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT06 { 2228 pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>; 2229 gpr = <0x400ac018 0x12 0x1>; 2230 }; 2231 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio05: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO05 { 2232 pinmux = <0x401f8028 4 0x0 0 0x401f8218>; 2233 }; 2234 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexpwm4_pwmb2: IOMUXC_GPIO_EMC_05_FLEXPWM4_PWMB2 { 2235 pinmux = <0x401f8028 1 0x0 0 0x401f8218>; 2236 }; 2237 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio4_io05: IOMUXC_GPIO_EMC_05_GPIO4_IO05 { 2238 pinmux = <0x401f8028 5 0x0 0 0x401f8218>; 2239 gpr = <0x400ac074 0x5 0x0>; 2240 }; 2241 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio9_io05: IOMUXC_GPIO_EMC_05_GPIO9_IO05 { 2242 pinmux = <0x401f8028 5 0x0 0 0x401f8218>; 2243 gpr = <0x400ac074 0x5 0x1>; 2244 }; 2245 /omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC { 2246 pinmux = <0x401f8028 2 0x401f85c4 0 0x401f8218>; 2247 }; 2248 /omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 { 2249 pinmux = <0x401f8028 0 0x0 0 0x401f8218>; 2250 }; 2251 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN07 { 2252 pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>; 2253 gpr = <0x400ac018 0x13 0x0>; 2254 }; 2255 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT07 { 2256 pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>; 2257 gpr = <0x400ac018 0x13 0x1>; 2258 }; 2259 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio06: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO06 { 2260 pinmux = <0x401f802c 4 0x0 0 0x401f821c>; 2261 }; 2262 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexpwm2_pwma0: IOMUXC_GPIO_EMC_06_FLEXPWM2_PWMA0 { 2263 pinmux = <0x401f802c 1 0x401f8478 0 0x401f821c>; 2264 }; 2265 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio4_io06: IOMUXC_GPIO_EMC_06_GPIO4_IO06 { 2266 pinmux = <0x401f802c 5 0x0 0 0x401f821c>; 2267 gpr = <0x400ac074 0x6 0x0>; 2268 }; 2269 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio9_io06: IOMUXC_GPIO_EMC_06_GPIO9_IO06 { 2270 pinmux = <0x401f802c 5 0x0 0 0x401f821c>; 2271 gpr = <0x400ac074 0x6 0x1>; 2272 }; 2273 /omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_bclk: IOMUXC_GPIO_EMC_06_SAI2_TX_BCLK { 2274 pinmux = <0x401f802c 2 0x401f85c0 0 0x401f821c>; 2275 }; 2276 /omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 { 2277 pinmux = <0x401f802c 0 0x0 0 0x401f821c>; 2278 }; 2279 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN08 { 2280 pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>; 2281 gpr = <0x400ac018 0x14 0x0>; 2282 }; 2283 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT08 { 2284 pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>; 2285 gpr = <0x400ac018 0x14 0x1>; 2286 }; 2287 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio07: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO07 { 2288 pinmux = <0x401f8030 4 0x0 0 0x401f8220>; 2289 }; 2290 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexpwm2_pwmb0: IOMUXC_GPIO_EMC_07_FLEXPWM2_PWMB0 { 2291 pinmux = <0x401f8030 1 0x401f8488 0 0x401f8220>; 2292 }; 2293 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio4_io07: IOMUXC_GPIO_EMC_07_GPIO4_IO07 { 2294 pinmux = <0x401f8030 5 0x0 0 0x401f8220>; 2295 gpr = <0x400ac074 0x7 0x0>; 2296 }; 2297 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio9_io07: IOMUXC_GPIO_EMC_07_GPIO9_IO07 { 2298 pinmux = <0x401f8030 5 0x0 0 0x401f8220>; 2299 gpr = <0x400ac074 0x7 0x1>; 2300 }; 2301 /omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_mclk: IOMUXC_GPIO_EMC_07_SAI2_MCLK { 2302 pinmux = <0x401f8030 2 0x401f85b0 0 0x401f8220>; 2303 }; 2304 /omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 { 2305 pinmux = <0x401f8030 0 0x0 0 0x401f8220>; 2306 }; 2307 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN09 { 2308 pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>; 2309 gpr = <0x400ac018 0x15 0x0>; 2310 }; 2311 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT09 { 2312 pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>; 2313 gpr = <0x400ac018 0x15 0x1>; 2314 }; 2315 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio08: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO08 { 2316 pinmux = <0x401f8034 4 0x0 0 0x401f8224>; 2317 }; 2318 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexpwm2_pwma1: IOMUXC_GPIO_EMC_08_FLEXPWM2_PWMA1 { 2319 pinmux = <0x401f8034 1 0x401f847c 0 0x401f8224>; 2320 }; 2321 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio4_io08: IOMUXC_GPIO_EMC_08_GPIO4_IO08 { 2322 pinmux = <0x401f8034 5 0x0 0 0x401f8224>; 2323 gpr = <0x400ac074 0x8 0x0>; 2324 }; 2325 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio9_io08: IOMUXC_GPIO_EMC_08_GPIO9_IO08 { 2326 pinmux = <0x401f8034 5 0x0 0 0x401f8224>; 2327 gpr = <0x400ac074 0x8 0x1>; 2328 }; 2329 /omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA { 2330 pinmux = <0x401f8034 2 0x401f85b8 0 0x401f8224>; 2331 }; 2332 /omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 { 2333 pinmux = <0x401f8034 0 0x0 0 0x401f8224>; 2334 }; 2335 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN17 { 2336 pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>; 2337 gpr = <0x400ac018 0x1d 0x0>; 2338 }; 2339 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT17 { 2340 pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>; 2341 gpr = <0x400ac018 0x1d 0x1>; 2342 }; 2343 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_tx: IOMUXC_GPIO_EMC_09_FLEXCAN2_TX { 2344 pinmux = <0x401f8038 3 0x0 0 0x401f8228>; 2345 }; 2346 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio09: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO09 { 2347 pinmux = <0x401f8038 4 0x0 0 0x401f8228>; 2348 }; 2349 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexpwm2_pwmb1: IOMUXC_GPIO_EMC_09_FLEXPWM2_PWMB1 { 2350 pinmux = <0x401f8038 1 0x401f848c 0 0x401f8228>; 2351 }; 2352 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexspi2_b_ss1_b: IOMUXC_GPIO_EMC_09_FLEXSPI2_B_SS1_B { 2353 pinmux = <0x401f8038 8 0x0 0 0x401f8228>; 2354 }; 2355 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio4_io09: IOMUXC_GPIO_EMC_09_GPIO4_IO09 { 2356 pinmux = <0x401f8038 5 0x0 0 0x401f8228>; 2357 gpr = <0x400ac074 0x9 0x0>; 2358 }; 2359 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio9_io09: IOMUXC_GPIO_EMC_09_GPIO9_IO09 { 2360 pinmux = <0x401f8038 5 0x0 0 0x401f8228>; 2361 gpr = <0x400ac074 0x9 0x1>; 2362 }; 2363 /omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_sync: IOMUXC_GPIO_EMC_09_SAI2_RX_SYNC { 2364 pinmux = <0x401f8038 2 0x401f85bc 0 0x401f8228>; 2365 }; 2366 /omit-if-no-ref/ iomuxc_gpio_emc_09_semc_addr00: IOMUXC_GPIO_EMC_09_SEMC_ADDR00 { 2367 pinmux = <0x401f8038 0 0x0 0 0x401f8228>; 2368 }; 2369 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexcan2_rx: IOMUXC_GPIO_EMC_10_FLEXCAN2_RX { 2370 pinmux = <0x401f803c 3 0x401f8450 0 0x401f822c>; 2371 }; 2372 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexio1_flexio10: IOMUXC_GPIO_EMC_10_FLEXIO1_FLEXIO10 { 2373 pinmux = <0x401f803c 4 0x0 0 0x401f822c>; 2374 }; 2375 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexpwm2_pwma2: IOMUXC_GPIO_EMC_10_FLEXPWM2_PWMA2 { 2376 pinmux = <0x401f803c 1 0x401f8480 0 0x401f822c>; 2377 }; 2378 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexspi2_b_ss0_b: IOMUXC_GPIO_EMC_10_FLEXSPI2_B_SS0_B { 2379 pinmux = <0x401f803c 8 0x0 0 0x401f822c>; 2380 }; 2381 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio4_io10: IOMUXC_GPIO_EMC_10_GPIO4_IO10 { 2382 pinmux = <0x401f803c 5 0x0 0 0x401f822c>; 2383 gpr = <0x400ac074 0xa 0x0>; 2384 }; 2385 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio9_io10: IOMUXC_GPIO_EMC_10_GPIO9_IO10 { 2386 pinmux = <0x401f803c 5 0x0 0 0x401f822c>; 2387 gpr = <0x400ac074 0xa 0x1>; 2388 }; 2389 /omit-if-no-ref/ iomuxc_gpio_emc_10_sai2_rx_bclk: IOMUXC_GPIO_EMC_10_SAI2_RX_BCLK { 2390 pinmux = <0x401f803c 2 0x401f85b4 0 0x401f822c>; 2391 }; 2392 /omit-if-no-ref/ iomuxc_gpio_emc_10_semc_addr01: IOMUXC_GPIO_EMC_10_SEMC_ADDR01 { 2393 pinmux = <0x401f803c 0 0x0 0 0x401f822c>; 2394 }; 2395 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexio1_flexio11: IOMUXC_GPIO_EMC_11_FLEXIO1_FLEXIO11 { 2396 pinmux = <0x401f8040 4 0x0 0 0x401f8230>; 2397 }; 2398 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexpwm2_pwmb2: IOMUXC_GPIO_EMC_11_FLEXPWM2_PWMB2 { 2399 pinmux = <0x401f8040 1 0x401f8490 0 0x401f8230>; 2400 }; 2401 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexspi2_b_dqs: IOMUXC_GPIO_EMC_11_FLEXSPI2_B_DQS { 2402 pinmux = <0x401f8040 8 0x0 0 0x401f8230>; 2403 }; 2404 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio4_io11: IOMUXC_GPIO_EMC_11_GPIO4_IO11 { 2405 pinmux = <0x401f8040 5 0x0 0 0x401f8230>; 2406 gpr = <0x400ac074 0xb 0x0>; 2407 }; 2408 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio9_io11: IOMUXC_GPIO_EMC_11_GPIO9_IO11 { 2409 pinmux = <0x401f8040 5 0x0 0 0x401f8230>; 2410 gpr = <0x400ac074 0xb 0x1>; 2411 }; 2412 /omit-if-no-ref/ iomuxc_gpio_emc_11_lpi2c4_sda: IOMUXC_GPIO_EMC_11_LPI2C4_SDA { 2413 pinmux = <0x401f8040 2 0x401f84e8 0 0x401f8230>; 2414 }; 2415 /omit-if-no-ref/ iomuxc_gpio_emc_11_semc_addr02: IOMUXC_GPIO_EMC_11_SEMC_ADDR02 { 2416 pinmux = <0x401f8040 0 0x0 0 0x401f8230>; 2417 }; 2418 /omit-if-no-ref/ iomuxc_gpio_emc_11_usdhc2_reset_b: IOMUXC_GPIO_EMC_11_USDHC2_RESET_B { 2419 pinmux = <0x401f8040 3 0x0 0 0x401f8230>; 2420 }; 2421 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexpwm1_pwma3: IOMUXC_GPIO_EMC_12_FLEXPWM1_PWMA3 { 2422 pinmux = <0x401f8044 4 0x401f8454 1 0x401f8234>; 2423 }; 2424 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexspi2_b_sclk: IOMUXC_GPIO_EMC_12_FLEXSPI2_B_SCLK { 2425 pinmux = <0x401f8044 8 0x401f8754 0 0x401f8234>; 2426 }; 2427 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio4_io12: IOMUXC_GPIO_EMC_12_GPIO4_IO12 { 2428 pinmux = <0x401f8044 5 0x0 0 0x401f8234>; 2429 gpr = <0x400ac074 0xc 0x0>; 2430 }; 2431 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio9_io12: IOMUXC_GPIO_EMC_12_GPIO9_IO12 { 2432 pinmux = <0x401f8044 5 0x0 0 0x401f8234>; 2433 gpr = <0x400ac074 0xc 0x1>; 2434 }; 2435 /omit-if-no-ref/ iomuxc_gpio_emc_12_lpi2c4_scl: IOMUXC_GPIO_EMC_12_LPI2C4_SCL { 2436 pinmux = <0x401f8044 2 0x401f84e4 0 0x401f8234>; 2437 }; 2438 /omit-if-no-ref/ iomuxc_gpio_emc_12_semc_addr03: IOMUXC_GPIO_EMC_12_SEMC_ADDR03 { 2439 pinmux = <0x401f8044 0 0x0 0 0x401f8234>; 2440 }; 2441 /omit-if-no-ref/ iomuxc_gpio_emc_12_usdhc1_wp: IOMUXC_GPIO_EMC_12_USDHC1_WP { 2442 pinmux = <0x401f8044 3 0x401f85d8 0 0x401f8234>; 2443 }; 2444 /omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_in24: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_IN24 { 2445 pinmux = <0x401f8044 1 0x401f8640 0 0x401f8234>; 2446 }; 2447 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_13_FLEXPWM1_PWMB3 { 2448 pinmux = <0x401f8048 4 0x401f8464 1 0x401f8238>; 2449 }; 2450 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexspi2_b_data0: IOMUXC_GPIO_EMC_13_FLEXSPI2_B_DATA0 { 2451 pinmux = <0x401f8048 8 0x401f8740 0 0x401f8238>; 2452 }; 2453 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio4_io13: IOMUXC_GPIO_EMC_13_GPIO4_IO13 { 2454 pinmux = <0x401f8048 5 0x0 0 0x401f8238>; 2455 gpr = <0x400ac074 0xd 0x0>; 2456 }; 2457 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio9_io13: IOMUXC_GPIO_EMC_13_GPIO9_IO13 { 2458 pinmux = <0x401f8048 5 0x0 0 0x401f8238>; 2459 gpr = <0x400ac074 0xd 0x1>; 2460 }; 2461 /omit-if-no-ref/ iomuxc_gpio_emc_13_lpuart3_tx: IOMUXC_GPIO_EMC_13_LPUART3_TX { 2462 pinmux = <0x401f8048 2 0x401f853c 1 0x401f8238>; 2463 }; 2464 /omit-if-no-ref/ iomuxc_gpio_emc_13_mqs_right: IOMUXC_GPIO_EMC_13_MQS_RIGHT { 2465 pinmux = <0x401f8048 3 0x0 0 0x401f8238>; 2466 }; 2467 /omit-if-no-ref/ iomuxc_gpio_emc_13_semc_addr04: IOMUXC_GPIO_EMC_13_SEMC_ADDR04 { 2468 pinmux = <0x401f8048 0 0x0 0 0x401f8238>; 2469 }; 2470 /omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_in25: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_IN25 { 2471 pinmux = <0x401f8048 1 0x401f8650 1 0x401f8238>; 2472 }; 2473 /omit-if-no-ref/ iomuxc_gpio_emc_14_flexspi2_b_data1: IOMUXC_GPIO_EMC_14_FLEXSPI2_B_DATA1 { 2474 pinmux = <0x401f804c 8 0x401f8744 0 0x401f823c>; 2475 }; 2476 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio4_io14: IOMUXC_GPIO_EMC_14_GPIO4_IO14 { 2477 pinmux = <0x401f804c 5 0x0 0 0x401f823c>; 2478 gpr = <0x400ac074 0xe 0x0>; 2479 }; 2480 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio9_io14: IOMUXC_GPIO_EMC_14_GPIO9_IO14 { 2481 pinmux = <0x401f804c 5 0x0 0 0x401f823c>; 2482 gpr = <0x400ac074 0xe 0x1>; 2483 }; 2484 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpspi2_pcs1: IOMUXC_GPIO_EMC_14_LPSPI2_PCS1 { 2485 pinmux = <0x401f804c 4 0x0 0 0x401f823c>; 2486 }; 2487 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpuart3_rx: IOMUXC_GPIO_EMC_14_LPUART3_RX { 2488 pinmux = <0x401f804c 2 0x401f8538 1 0x401f823c>; 2489 }; 2490 /omit-if-no-ref/ iomuxc_gpio_emc_14_mqs_left: IOMUXC_GPIO_EMC_14_MQS_LEFT { 2491 pinmux = <0x401f804c 3 0x0 0 0x401f823c>; 2492 }; 2493 /omit-if-no-ref/ iomuxc_gpio_emc_14_semc_addr05: IOMUXC_GPIO_EMC_14_SEMC_ADDR05 { 2494 pinmux = <0x401f804c 0 0x0 0 0x401f823c>; 2495 }; 2496 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_in19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_IN19 { 2497 pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>; 2498 gpr = <0x400ac018 0x1f 0x0>; 2499 }; 2500 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_INOUT19 { 2501 pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>; 2502 gpr = <0x400ac018 0x1f 0x1>; 2503 }; 2504 /omit-if-no-ref/ iomuxc_gpio_emc_15_flexspi2_b_data2: IOMUXC_GPIO_EMC_15_FLEXSPI2_B_DATA2 { 2505 pinmux = <0x401f8050 8 0x401f8748 0 0x401f8240>; 2506 }; 2507 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio4_io15: IOMUXC_GPIO_EMC_15_GPIO4_IO15 { 2508 pinmux = <0x401f8050 5 0x0 0 0x401f8240>; 2509 gpr = <0x400ac074 0xf 0x0>; 2510 }; 2511 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio9_io15: IOMUXC_GPIO_EMC_15_GPIO9_IO15 { 2512 pinmux = <0x401f8050 5 0x0 0 0x401f8240>; 2513 gpr = <0x400ac074 0xf 0x1>; 2514 }; 2515 /omit-if-no-ref/ iomuxc_gpio_emc_15_lpuart3_cts_b: IOMUXC_GPIO_EMC_15_LPUART3_CTS_B { 2516 pinmux = <0x401f8050 2 0x401f8534 0 0x401f8240>; 2517 }; 2518 /omit-if-no-ref/ iomuxc_gpio_emc_15_qtimer3_timer0: IOMUXC_GPIO_EMC_15_QTIMER3_TIMER0 { 2519 pinmux = <0x401f8050 4 0x401f857c 0 0x401f8240>; 2520 gpr = <0x400ac018 0x8 0x0>; 2521 }; 2522 /omit-if-no-ref/ iomuxc_gpio_emc_15_semc_addr06: IOMUXC_GPIO_EMC_15_SEMC_ADDR06 { 2523 pinmux = <0x401f8050 0 0x0 0 0x401f8240>; 2524 }; 2525 /omit-if-no-ref/ iomuxc_gpio_emc_15_spdif_out: IOMUXC_GPIO_EMC_15_SPDIF_OUT { 2526 pinmux = <0x401f8050 3 0x0 0 0x401f8240>; 2527 }; 2528 /omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_in20: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_IN20 { 2529 pinmux = <0x401f8050 1 0x401f8634 0 0x401f8240>; 2530 }; 2531 /omit-if-no-ref/ iomuxc_gpio_emc_16_flexspi2_b_data3: IOMUXC_GPIO_EMC_16_FLEXSPI2_B_DATA3 { 2532 pinmux = <0x401f8054 8 0x401f874c 0 0x401f8244>; 2533 }; 2534 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio4_io16: IOMUXC_GPIO_EMC_16_GPIO4_IO16 { 2535 pinmux = <0x401f8054 5 0x0 0 0x401f8244>; 2536 gpr = <0x400ac074 0x10 0x0>; 2537 }; 2538 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio9_io16: IOMUXC_GPIO_EMC_16_GPIO9_IO16 { 2539 pinmux = <0x401f8054 5 0x0 0 0x401f8244>; 2540 gpr = <0x400ac074 0x10 0x1>; 2541 }; 2542 /omit-if-no-ref/ iomuxc_gpio_emc_16_lpuart3_rts_b: IOMUXC_GPIO_EMC_16_LPUART3_RTS_B { 2543 pinmux = <0x401f8054 2 0x0 0 0x401f8244>; 2544 }; 2545 /omit-if-no-ref/ iomuxc_gpio_emc_16_qtimer3_timer1: IOMUXC_GPIO_EMC_16_QTIMER3_TIMER1 { 2546 pinmux = <0x401f8054 4 0x401f8580 1 0x401f8244>; 2547 gpr = <0x400ac018 0x9 0x0>; 2548 }; 2549 /omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr07: IOMUXC_GPIO_EMC_16_SEMC_ADDR07 { 2550 pinmux = <0x401f8054 0 0x0 0 0x401f8244>; 2551 }; 2552 /omit-if-no-ref/ iomuxc_gpio_emc_16_spdif_in: IOMUXC_GPIO_EMC_16_SPDIF_IN { 2553 pinmux = <0x401f8054 3 0x401f85c8 1 0x401f8244>; 2554 }; 2555 /omit-if-no-ref/ iomuxc_gpio_emc_16_xbar1_xbar_in21: IOMUXC_GPIO_EMC_16_XBAR1_XBAR_IN21 { 2556 pinmux = <0x401f8054 1 0x401f8658 0 0x401f8244>; 2557 }; 2558 /omit-if-no-ref/ iomuxc_gpio_emc_17_flexcan1_tx: IOMUXC_GPIO_EMC_17_FLEXCAN1_TX { 2559 pinmux = <0x401f8058 3 0x0 0 0x401f8248>; 2560 }; 2561 /omit-if-no-ref/ iomuxc_gpio_emc_17_flexpwm4_pwma3: IOMUXC_GPIO_EMC_17_FLEXPWM4_PWMA3 { 2562 pinmux = <0x401f8058 1 0x401f84a0 0 0x401f8248>; 2563 }; 2564 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio4_io17: IOMUXC_GPIO_EMC_17_GPIO4_IO17 { 2565 pinmux = <0x401f8058 5 0x0 0 0x401f8248>; 2566 gpr = <0x400ac074 0x11 0x0>; 2567 }; 2568 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio9_io17: IOMUXC_GPIO_EMC_17_GPIO9_IO17 { 2569 pinmux = <0x401f8058 5 0x0 0 0x401f8248>; 2570 gpr = <0x400ac074 0x11 0x1>; 2571 }; 2572 /omit-if-no-ref/ iomuxc_gpio_emc_17_lpuart4_cts_b: IOMUXC_GPIO_EMC_17_LPUART4_CTS_B { 2573 pinmux = <0x401f8058 2 0x0 0 0x401f8248>; 2574 }; 2575 /omit-if-no-ref/ iomuxc_gpio_emc_17_qtimer3_timer2: IOMUXC_GPIO_EMC_17_QTIMER3_TIMER2 { 2576 pinmux = <0x401f8058 4 0x401f8584 0 0x401f8248>; 2577 gpr = <0x400ac018 0xa 0x0>; 2578 }; 2579 /omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr08: IOMUXC_GPIO_EMC_17_SEMC_ADDR08 { 2580 pinmux = <0x401f8058 0 0x0 0 0x401f8248>; 2581 }; 2582 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexcan1_rx: IOMUXC_GPIO_EMC_18_FLEXCAN1_RX { 2583 pinmux = <0x401f805c 3 0x401f844c 1 0x401f824c>; 2584 }; 2585 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexpwm4_pwmb3: IOMUXC_GPIO_EMC_18_FLEXPWM4_PWMB3 { 2586 pinmux = <0x401f805c 1 0x0 0 0x401f824c>; 2587 }; 2588 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio4_io18: IOMUXC_GPIO_EMC_18_GPIO4_IO18 { 2589 pinmux = <0x401f805c 5 0x0 0 0x401f824c>; 2590 gpr = <0x400ac074 0x12 0x0>; 2591 }; 2592 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio9_io18: IOMUXC_GPIO_EMC_18_GPIO9_IO18 { 2593 pinmux = <0x401f805c 5 0x0 0 0x401f824c>; 2594 gpr = <0x400ac074 0x12 0x1>; 2595 }; 2596 /omit-if-no-ref/ iomuxc_gpio_emc_18_lpuart4_rts_b: IOMUXC_GPIO_EMC_18_LPUART4_RTS_B { 2597 pinmux = <0x401f805c 2 0x0 0 0x401f824c>; 2598 }; 2599 /omit-if-no-ref/ iomuxc_gpio_emc_18_qtimer3_timer3: IOMUXC_GPIO_EMC_18_QTIMER3_TIMER3 { 2600 pinmux = <0x401f805c 4 0x401f8588 0 0x401f824c>; 2601 gpr = <0x400ac018 0xb 0x0>; 2602 }; 2603 /omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr09: IOMUXC_GPIO_EMC_18_SEMC_ADDR09 { 2604 pinmux = <0x401f805c 0 0x0 0 0x401f824c>; 2605 }; 2606 /omit-if-no-ref/ iomuxc_gpio_emc_18_snvs_vio_5_ctl: IOMUXC_GPIO_EMC_18_SNVS_VIO_5_CTL { 2607 pinmux = <0x401f805c 6 0x0 0 0x401f824c>; 2608 }; 2609 /omit-if-no-ref/ iomuxc_gpio_emc_19_enet_rx_data1: IOMUXC_GPIO_EMC_19_ENET_RX_DATA1 { 2610 pinmux = <0x401f8060 3 0x401f8438 0 0x401f8250>; 2611 }; 2612 /omit-if-no-ref/ iomuxc_gpio_emc_19_flexpwm2_pwma3: IOMUXC_GPIO_EMC_19_FLEXPWM2_PWMA3 { 2613 pinmux = <0x401f8060 1 0x401f8474 1 0x401f8250>; 2614 }; 2615 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio4_io19: IOMUXC_GPIO_EMC_19_GPIO4_IO19 { 2616 pinmux = <0x401f8060 5 0x0 0 0x401f8250>; 2617 gpr = <0x400ac074 0x13 0x0>; 2618 }; 2619 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio9_io19: IOMUXC_GPIO_EMC_19_GPIO9_IO19 { 2620 pinmux = <0x401f8060 5 0x0 0 0x401f8250>; 2621 gpr = <0x400ac074 0x13 0x1>; 2622 }; 2623 /omit-if-no-ref/ iomuxc_gpio_emc_19_lpuart4_tx: IOMUXC_GPIO_EMC_19_LPUART4_TX { 2624 pinmux = <0x401f8060 2 0x401f8544 1 0x401f8250>; 2625 }; 2626 /omit-if-no-ref/ iomuxc_gpio_emc_19_qtimer2_timer0: IOMUXC_GPIO_EMC_19_QTIMER2_TIMER0 { 2627 pinmux = <0x401f8060 4 0x401f856c 0 0x401f8250>; 2628 gpr = <0x400ac018 0x4 0x0>; 2629 }; 2630 /omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr11: IOMUXC_GPIO_EMC_19_SEMC_ADDR11 { 2631 pinmux = <0x401f8060 0 0x0 0 0x401f8250>; 2632 }; 2633 /omit-if-no-ref/ iomuxc_gpio_emc_19_snvs_vio_5_b: IOMUXC_GPIO_EMC_19_SNVS_VIO_5_B { 2634 pinmux = <0x401f8060 6 0x0 0 0x401f8250>; 2635 }; 2636 /omit-if-no-ref/ iomuxc_gpio_emc_20_enet_rx_data0: IOMUXC_GPIO_EMC_20_ENET_RX_DATA0 { 2637 pinmux = <0x401f8064 3 0x401f8434 0 0x401f8254>; 2638 }; 2639 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm2_pwmb3: IOMUXC_GPIO_EMC_20_FLEXPWM2_PWMB3 { 2640 pinmux = <0x401f8064 1 0x401f8484 1 0x401f8254>; 2641 }; 2642 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio4_io20: IOMUXC_GPIO_EMC_20_GPIO4_IO20 { 2643 pinmux = <0x401f8064 5 0x0 0 0x401f8254>; 2644 gpr = <0x400ac074 0x14 0x0>; 2645 }; 2646 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio9_io20: IOMUXC_GPIO_EMC_20_GPIO9_IO20 { 2647 pinmux = <0x401f8064 5 0x0 0 0x401f8254>; 2648 gpr = <0x400ac074 0x14 0x1>; 2649 }; 2650 /omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart4_rx: IOMUXC_GPIO_EMC_20_LPUART4_RX { 2651 pinmux = <0x401f8064 2 0x401f8540 1 0x401f8254>; 2652 }; 2653 /omit-if-no-ref/ iomuxc_gpio_emc_20_qtimer2_timer1: IOMUXC_GPIO_EMC_20_QTIMER2_TIMER1 { 2654 pinmux = <0x401f8064 4 0x401f8570 0 0x401f8254>; 2655 gpr = <0x400ac018 0x5 0x0>; 2656 }; 2657 /omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr12: IOMUXC_GPIO_EMC_20_SEMC_ADDR12 { 2658 pinmux = <0x401f8064 0 0x0 0 0x401f8254>; 2659 }; 2660 /omit-if-no-ref/ iomuxc_gpio_emc_21_enet_tx_data1: IOMUXC_GPIO_EMC_21_ENET_TX_DATA1 { 2661 pinmux = <0x401f8068 3 0x0 0 0x401f8258>; 2662 }; 2663 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm3_pwma3: IOMUXC_GPIO_EMC_21_FLEXPWM3_PWMA3 { 2664 pinmux = <0x401f8068 1 0x0 0 0x401f8258>; 2665 }; 2666 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio4_io21: IOMUXC_GPIO_EMC_21_GPIO4_IO21 { 2667 pinmux = <0x401f8068 5 0x0 0 0x401f8258>; 2668 gpr = <0x400ac074 0x15 0x0>; 2669 }; 2670 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio9_io21: IOMUXC_GPIO_EMC_21_GPIO9_IO21 { 2671 pinmux = <0x401f8068 5 0x0 0 0x401f8258>; 2672 gpr = <0x400ac074 0x15 0x1>; 2673 }; 2674 /omit-if-no-ref/ iomuxc_gpio_emc_21_lpi2c3_sda: IOMUXC_GPIO_EMC_21_LPI2C3_SDA { 2675 pinmux = <0x401f8068 2 0x401f84e0 0 0x401f8258>; 2676 }; 2677 /omit-if-no-ref/ iomuxc_gpio_emc_21_qtimer2_timer2: IOMUXC_GPIO_EMC_21_QTIMER2_TIMER2 { 2678 pinmux = <0x401f8068 4 0x401f8574 0 0x401f8258>; 2679 gpr = <0x400ac018 0x6 0x0>; 2680 }; 2681 /omit-if-no-ref/ iomuxc_gpio_emc_21_semc_ba0: IOMUXC_GPIO_EMC_21_SEMC_BA0 { 2682 pinmux = <0x401f8068 0 0x0 0 0x401f8258>; 2683 }; 2684 /omit-if-no-ref/ iomuxc_gpio_emc_22_enet_tx_data0: IOMUXC_GPIO_EMC_22_ENET_TX_DATA0 { 2685 pinmux = <0x401f806c 3 0x0 0 0x401f825c>; 2686 }; 2687 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm3_pwmb3: IOMUXC_GPIO_EMC_22_FLEXPWM3_PWMB3 { 2688 pinmux = <0x401f806c 1 0x0 0 0x401f825c>; 2689 }; 2690 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexspi2_a_ss1_b: IOMUXC_GPIO_EMC_22_FLEXSPI2_A_SS1_B { 2691 pinmux = <0x401f806c 8 0x0 0 0x401f825c>; 2692 }; 2693 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio4_io22: IOMUXC_GPIO_EMC_22_GPIO4_IO22 { 2694 pinmux = <0x401f806c 5 0x0 0 0x401f825c>; 2695 gpr = <0x400ac074 0x16 0x0>; 2696 }; 2697 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio9_io22: IOMUXC_GPIO_EMC_22_GPIO9_IO22 { 2698 pinmux = <0x401f806c 5 0x0 0 0x401f825c>; 2699 gpr = <0x400ac074 0x16 0x1>; 2700 }; 2701 /omit-if-no-ref/ iomuxc_gpio_emc_22_lpi2c3_scl: IOMUXC_GPIO_EMC_22_LPI2C3_SCL { 2702 pinmux = <0x401f806c 2 0x401f84dc 0 0x401f825c>; 2703 }; 2704 /omit-if-no-ref/ iomuxc_gpio_emc_22_qtimer2_timer3: IOMUXC_GPIO_EMC_22_QTIMER2_TIMER3 { 2705 pinmux = <0x401f806c 4 0x401f8578 0 0x401f825c>; 2706 gpr = <0x400ac018 0x7 0x0>; 2707 }; 2708 /omit-if-no-ref/ iomuxc_gpio_emc_22_semc_ba1: IOMUXC_GPIO_EMC_22_SEMC_BA1 { 2709 pinmux = <0x401f806c 0 0x0 0 0x401f825c>; 2710 }; 2711 /omit-if-no-ref/ iomuxc_gpio_emc_23_enet_rx_en: IOMUXC_GPIO_EMC_23_ENET_RX_EN { 2712 pinmux = <0x401f8070 3 0x401f843c 0 0x401f8260>; 2713 }; 2714 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwma0: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMA0 { 2715 pinmux = <0x401f8070 1 0x401f8458 0 0x401f8260>; 2716 }; 2717 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexspi2_a_dqs: IOMUXC_GPIO_EMC_23_FLEXSPI2_A_DQS { 2718 pinmux = <0x401f8070 8 0x401f872c 1 0x401f8260>; 2719 }; 2720 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio4_io23: IOMUXC_GPIO_EMC_23_GPIO4_IO23 { 2721 pinmux = <0x401f8070 5 0x0 0 0x401f8260>; 2722 gpr = <0x400ac074 0x17 0x0>; 2723 }; 2724 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio9_io23: IOMUXC_GPIO_EMC_23_GPIO9_IO23 { 2725 pinmux = <0x401f8070 5 0x0 0 0x401f8260>; 2726 gpr = <0x400ac074 0x17 0x1>; 2727 }; 2728 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpt1_capture2: IOMUXC_GPIO_EMC_23_GPT1_CAPTURE2 { 2729 pinmux = <0x401f8070 4 0x401f875c 0 0x401f8260>; 2730 }; 2731 /omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart5_tx: IOMUXC_GPIO_EMC_23_LPUART5_TX { 2732 pinmux = <0x401f8070 2 0x401f854c 0 0x401f8260>; 2733 }; 2734 /omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr10: IOMUXC_GPIO_EMC_23_SEMC_ADDR10 { 2735 pinmux = <0x401f8070 0 0x0 0 0x401f8260>; 2736 }; 2737 /omit-if-no-ref/ iomuxc_gpio_emc_24_enet_tx_en: IOMUXC_GPIO_EMC_24_ENET_TX_EN { 2738 pinmux = <0x401f8074 3 0x0 0 0x401f8264>; 2739 }; 2740 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMB0 { 2741 pinmux = <0x401f8074 1 0x401f8468 0 0x401f8264>; 2742 }; 2743 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexspi2_a_ss0_b: IOMUXC_GPIO_EMC_24_FLEXSPI2_A_SS0_B { 2744 pinmux = <0x401f8074 8 0x0 0 0x401f8264>; 2745 }; 2746 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio4_io24: IOMUXC_GPIO_EMC_24_GPIO4_IO24 { 2747 pinmux = <0x401f8074 5 0x0 0 0x401f8264>; 2748 gpr = <0x400ac074 0x18 0x0>; 2749 }; 2750 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio9_io24: IOMUXC_GPIO_EMC_24_GPIO9_IO24 { 2751 pinmux = <0x401f8074 5 0x0 0 0x401f8264>; 2752 gpr = <0x400ac074 0x18 0x1>; 2753 }; 2754 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpt1_capture1: IOMUXC_GPIO_EMC_24_GPT1_CAPTURE1 { 2755 pinmux = <0x401f8074 4 0x401f8758 0 0x401f8264>; 2756 }; 2757 /omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart5_rx: IOMUXC_GPIO_EMC_24_LPUART5_RX { 2758 pinmux = <0x401f8074 2 0x401f8548 0 0x401f8264>; 2759 }; 2760 /omit-if-no-ref/ iomuxc_gpio_emc_24_semc_cas: IOMUXC_GPIO_EMC_24_SEMC_CAS { 2761 pinmux = <0x401f8074 0 0x0 0 0x401f8264>; 2762 }; 2763 /omit-if-no-ref/ iomuxc_gpio_emc_25_enet_ref_clk: IOMUXC_GPIO_EMC_25_ENET_REF_CLK { 2764 pinmux = <0x401f8078 4 0x401f842c 0 0x401f8268>; 2765 }; 2766 /omit-if-no-ref/ iomuxc_gpio_emc_25_enet_tx_clk: IOMUXC_GPIO_EMC_25_ENET_TX_CLK { 2767 pinmux = <0x401f8078 3 0x401f8448 0 0x401f8268>; 2768 }; 2769 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwma1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMA1 { 2770 pinmux = <0x401f8078 1 0x401f845c 0 0x401f8268>; 2771 }; 2772 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexspi2_a_sclk: IOMUXC_GPIO_EMC_25_FLEXSPI2_A_SCLK { 2773 pinmux = <0x401f8078 8 0x401f8750 1 0x401f8268>; 2774 }; 2775 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio4_io25: IOMUXC_GPIO_EMC_25_GPIO4_IO25 { 2776 pinmux = <0x401f8078 5 0x0 0 0x401f8268>; 2777 gpr = <0x400ac074 0x19 0x0>; 2778 }; 2779 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio9_io25: IOMUXC_GPIO_EMC_25_GPIO9_IO25 { 2780 pinmux = <0x401f8078 5 0x0 0 0x401f8268>; 2781 gpr = <0x400ac074 0x19 0x1>; 2782 }; 2783 /omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart6_tx: IOMUXC_GPIO_EMC_25_LPUART6_TX { 2784 pinmux = <0x401f8078 2 0x401f8554 0 0x401f8268>; 2785 }; 2786 /omit-if-no-ref/ iomuxc_gpio_emc_25_semc_ras: IOMUXC_GPIO_EMC_25_SEMC_RAS { 2787 pinmux = <0x401f8078 0 0x0 0 0x401f8268>; 2788 }; 2789 /omit-if-no-ref/ iomuxc_gpio_emc_26_enet_rx_er: IOMUXC_GPIO_EMC_26_ENET_RX_ER { 2790 pinmux = <0x401f807c 3 0x401f8440 0 0x401f826c>; 2791 }; 2792 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio12: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO12 { 2793 pinmux = <0x401f807c 4 0x0 0 0x401f826c>; 2794 }; 2795 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMB1 { 2796 pinmux = <0x401f807c 1 0x401f846c 0 0x401f826c>; 2797 }; 2798 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexspi2_a_data0: IOMUXC_GPIO_EMC_26_FLEXSPI2_A_DATA0 { 2799 pinmux = <0x401f807c 8 0x401f8730 1 0x401f826c>; 2800 }; 2801 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio4_io26: IOMUXC_GPIO_EMC_26_GPIO4_IO26 { 2802 pinmux = <0x401f807c 5 0x0 0 0x401f826c>; 2803 gpr = <0x400ac074 0x1a 0x0>; 2804 }; 2805 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio9_io26: IOMUXC_GPIO_EMC_26_GPIO9_IO26 { 2806 pinmux = <0x401f807c 5 0x0 0 0x401f826c>; 2807 gpr = <0x400ac074 0x1a 0x1>; 2808 }; 2809 /omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart6_rx: IOMUXC_GPIO_EMC_26_LPUART6_RX { 2810 pinmux = <0x401f807c 2 0x401f8550 0 0x401f826c>; 2811 }; 2812 /omit-if-no-ref/ iomuxc_gpio_emc_26_semc_clk: IOMUXC_GPIO_EMC_26_SEMC_CLK { 2813 pinmux = <0x401f807c 0 0x0 0 0x401f826c>; 2814 }; 2815 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio13: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO13 { 2816 pinmux = <0x401f8080 4 0x0 0 0x401f8270>; 2817 }; 2818 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwma2: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMA2 { 2819 pinmux = <0x401f8080 1 0x401f8460 0 0x401f8270>; 2820 }; 2821 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexspi2_a_data1: IOMUXC_GPIO_EMC_27_FLEXSPI2_A_DATA1 { 2822 pinmux = <0x401f8080 8 0x401f8734 1 0x401f8270>; 2823 }; 2824 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio4_io27: IOMUXC_GPIO_EMC_27_GPIO4_IO27 { 2825 pinmux = <0x401f8080 5 0x0 0 0x401f8270>; 2826 gpr = <0x400ac074 0x1b 0x0>; 2827 }; 2828 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio9_io27: IOMUXC_GPIO_EMC_27_GPIO9_IO27 { 2829 pinmux = <0x401f8080 5 0x0 0 0x401f8270>; 2830 gpr = <0x400ac074 0x1b 0x1>; 2831 }; 2832 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpspi1_sck: IOMUXC_GPIO_EMC_27_LPSPI1_SCK { 2833 pinmux = <0x401f8080 3 0x401f84f0 0 0x401f8270>; 2834 }; 2835 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart5_rts_b: IOMUXC_GPIO_EMC_27_LPUART5_RTS_B { 2836 pinmux = <0x401f8080 2 0x0 0 0x401f8270>; 2837 }; 2838 /omit-if-no-ref/ iomuxc_gpio_emc_27_semc_cke: IOMUXC_GPIO_EMC_27_SEMC_CKE { 2839 pinmux = <0x401f8080 0 0x0 0 0x401f8270>; 2840 }; 2841 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexio1_flexio14: IOMUXC_GPIO_EMC_28_FLEXIO1_FLEXIO14 { 2842 pinmux = <0x401f8084 4 0x0 0 0x401f8274>; 2843 }; 2844 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_28_FLEXPWM1_PWMB2 { 2845 pinmux = <0x401f8084 1 0x401f8470 0 0x401f8274>; 2846 }; 2847 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexspi2_a_data2: IOMUXC_GPIO_EMC_28_FLEXSPI2_A_DATA2 { 2848 pinmux = <0x401f8084 8 0x401f8738 1 0x401f8274>; 2849 }; 2850 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio4_io28: IOMUXC_GPIO_EMC_28_GPIO4_IO28 { 2851 pinmux = <0x401f8084 5 0x0 0 0x401f8274>; 2852 gpr = <0x400ac074 0x1c 0x0>; 2853 }; 2854 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio9_io28: IOMUXC_GPIO_EMC_28_GPIO9_IO28 { 2855 pinmux = <0x401f8084 5 0x0 0 0x401f8274>; 2856 gpr = <0x400ac074 0x1c 0x1>; 2857 }; 2858 /omit-if-no-ref/ iomuxc_gpio_emc_28_lpspi1_sdo: IOMUXC_GPIO_EMC_28_LPSPI1_SDO { 2859 pinmux = <0x401f8084 3 0x401f84f8 0 0x401f8274>; 2860 }; 2861 /omit-if-no-ref/ iomuxc_gpio_emc_28_lpuart5_cts_b: IOMUXC_GPIO_EMC_28_LPUART5_CTS_B { 2862 pinmux = <0x401f8084 2 0x0 0 0x401f8274>; 2863 }; 2864 /omit-if-no-ref/ iomuxc_gpio_emc_28_semc_we: IOMUXC_GPIO_EMC_28_SEMC_WE { 2865 pinmux = <0x401f8084 0 0x0 0 0x401f8274>; 2866 }; 2867 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexio1_flexio15: IOMUXC_GPIO_EMC_29_FLEXIO1_FLEXIO15 { 2868 pinmux = <0x401f8088 4 0x0 0 0x401f8278>; 2869 }; 2870 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm3_pwma0: IOMUXC_GPIO_EMC_29_FLEXPWM3_PWMA0 { 2871 pinmux = <0x401f8088 1 0x0 0 0x401f8278>; 2872 }; 2873 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexspi2_a_data3: IOMUXC_GPIO_EMC_29_FLEXSPI2_A_DATA3 { 2874 pinmux = <0x401f8088 8 0x401f873c 1 0x401f8278>; 2875 }; 2876 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio4_io29: IOMUXC_GPIO_EMC_29_GPIO4_IO29 { 2877 pinmux = <0x401f8088 5 0x0 0 0x401f8278>; 2878 gpr = <0x400ac074 0x1d 0x0>; 2879 }; 2880 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio9_io29: IOMUXC_GPIO_EMC_29_GPIO9_IO29 { 2881 pinmux = <0x401f8088 5 0x0 0 0x401f8278>; 2882 gpr = <0x400ac074 0x1d 0x1>; 2883 }; 2884 /omit-if-no-ref/ iomuxc_gpio_emc_29_lpspi1_sdi: IOMUXC_GPIO_EMC_29_LPSPI1_SDI { 2885 pinmux = <0x401f8088 3 0x401f84f4 0 0x401f8278>; 2886 }; 2887 /omit-if-no-ref/ iomuxc_gpio_emc_29_lpuart6_rts_b: IOMUXC_GPIO_EMC_29_LPUART6_RTS_B { 2888 pinmux = <0x401f8088 2 0x0 0 0x401f8278>; 2889 }; 2890 /omit-if-no-ref/ iomuxc_gpio_emc_29_semc_cs0: IOMUXC_GPIO_EMC_29_SEMC_CS0 { 2891 pinmux = <0x401f8088 0 0x0 0 0x401f8278>; 2892 }; 2893 /omit-if-no-ref/ iomuxc_gpio_emc_30_enet2_tx_data0: IOMUXC_GPIO_EMC_30_ENET2_TX_DATA0 { 2894 pinmux = <0x401f808c 8 0x0 0 0x401f827c>; 2895 }; 2896 /omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm3_pwmb0: IOMUXC_GPIO_EMC_30_FLEXPWM3_PWMB0 { 2897 pinmux = <0x401f808c 1 0x0 0 0x401f827c>; 2898 }; 2899 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio4_io30: IOMUXC_GPIO_EMC_30_GPIO4_IO30 { 2900 pinmux = <0x401f808c 5 0x0 0 0x401f827c>; 2901 gpr = <0x400ac074 0x1e 0x0>; 2902 }; 2903 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio9_io30: IOMUXC_GPIO_EMC_30_GPIO9_IO30 { 2904 pinmux = <0x401f808c 5 0x0 0 0x401f827c>; 2905 gpr = <0x400ac074 0x1e 0x1>; 2906 }; 2907 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpspi1_pcs0: IOMUXC_GPIO_EMC_30_LPSPI1_PCS0 { 2908 pinmux = <0x401f808c 3 0x401f84ec 1 0x401f827c>; 2909 }; 2910 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpuart6_cts_b: IOMUXC_GPIO_EMC_30_LPUART6_CTS_B { 2911 pinmux = <0x401f808c 2 0x0 0 0x401f827c>; 2912 }; 2913 /omit-if-no-ref/ iomuxc_gpio_emc_30_semc_data08: IOMUXC_GPIO_EMC_30_SEMC_DATA08 { 2914 pinmux = <0x401f808c 0 0x0 0 0x401f827c>; 2915 }; 2916 /omit-if-no-ref/ iomuxc_gpio_emc_31_enet2_tx_data1: IOMUXC_GPIO_EMC_31_ENET2_TX_DATA1 { 2917 pinmux = <0x401f8090 8 0x0 0 0x401f8280>; 2918 }; 2919 /omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm3_pwma1: IOMUXC_GPIO_EMC_31_FLEXPWM3_PWMA1 { 2920 pinmux = <0x401f8090 1 0x0 0 0x401f8280>; 2921 }; 2922 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio4_io31: IOMUXC_GPIO_EMC_31_GPIO4_IO31 { 2923 pinmux = <0x401f8090 5 0x0 0 0x401f8280>; 2924 gpr = <0x400ac074 0x1f 0x0>; 2925 }; 2926 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio9_io31: IOMUXC_GPIO_EMC_31_GPIO9_IO31 { 2927 pinmux = <0x401f8090 5 0x0 0 0x401f8280>; 2928 gpr = <0x400ac074 0x1f 0x1>; 2929 }; 2930 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpspi1_pcs1: IOMUXC_GPIO_EMC_31_LPSPI1_PCS1 { 2931 pinmux = <0x401f8090 3 0x0 0 0x401f8280>; 2932 }; 2933 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpuart7_tx: IOMUXC_GPIO_EMC_31_LPUART7_TX { 2934 pinmux = <0x401f8090 2 0x401f855c 1 0x401f8280>; 2935 }; 2936 /omit-if-no-ref/ iomuxc_gpio_emc_31_semc_data09: IOMUXC_GPIO_EMC_31_SEMC_DATA09 { 2937 pinmux = <0x401f8090 0 0x0 0 0x401f8280>; 2938 }; 2939 /omit-if-no-ref/ iomuxc_gpio_emc_32_ccm_pmic_rdy: IOMUXC_GPIO_EMC_32_CCM_PMIC_RDY { 2940 pinmux = <0x401f8094 3 0x401f83fc 4 0x401f8284>; 2941 }; 2942 /omit-if-no-ref/ iomuxc_gpio_emc_32_enet2_tx_en: IOMUXC_GPIO_EMC_32_ENET2_TX_EN { 2943 pinmux = <0x401f8094 8 0x0 0 0x401f8284>; 2944 }; 2945 /omit-if-no-ref/ iomuxc_gpio_emc_32_flexpwm3_pwmb1: IOMUXC_GPIO_EMC_32_FLEXPWM3_PWMB1 { 2946 pinmux = <0x401f8094 1 0x0 0 0x401f8284>; 2947 }; 2948 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io18: IOMUXC_GPIO_EMC_32_GPIO3_IO18 { 2949 pinmux = <0x401f8094 5 0x0 0 0x401f8284>; 2950 gpr = <0x400ac070 0x12 0x0>; 2951 }; 2952 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio8_io18: IOMUXC_GPIO_EMC_32_GPIO8_IO18 { 2953 pinmux = <0x401f8094 5 0x0 0 0x401f8284>; 2954 gpr = <0x400ac070 0x12 0x1>; 2955 }; 2956 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart7_rx: IOMUXC_GPIO_EMC_32_LPUART7_RX { 2957 pinmux = <0x401f8094 2 0x401f8558 1 0x401f8284>; 2958 }; 2959 /omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data10: IOMUXC_GPIO_EMC_32_SEMC_DATA10 { 2960 pinmux = <0x401f8094 0 0x0 0 0x401f8284>; 2961 }; 2962 /omit-if-no-ref/ iomuxc_gpio_emc_33_enet2_ref_clk2: IOMUXC_GPIO_EMC_33_ENET2_REF_CLK2 { 2963 pinmux = <0x401f8098 9 0x401f870c 0 0x401f8288>; 2964 }; 2965 /omit-if-no-ref/ iomuxc_gpio_emc_33_enet2_tx_clk: IOMUXC_GPIO_EMC_33_ENET2_TX_CLK { 2966 pinmux = <0x401f8098 8 0x401f8728 0 0x401f8288>; 2967 }; 2968 /omit-if-no-ref/ iomuxc_gpio_emc_33_flexpwm3_pwma2: IOMUXC_GPIO_EMC_33_FLEXPWM3_PWMA2 { 2969 pinmux = <0x401f8098 1 0x0 0 0x401f8288>; 2970 }; 2971 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io19: IOMUXC_GPIO_EMC_33_GPIO3_IO19 { 2972 pinmux = <0x401f8098 5 0x0 0 0x401f8288>; 2973 gpr = <0x400ac070 0x13 0x0>; 2974 }; 2975 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio8_io19: IOMUXC_GPIO_EMC_33_GPIO8_IO19 { 2976 pinmux = <0x401f8098 5 0x0 0 0x401f8288>; 2977 gpr = <0x400ac070 0x13 0x1>; 2978 }; 2979 /omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_rx_data: IOMUXC_GPIO_EMC_33_SAI3_RX_DATA { 2980 pinmux = <0x401f8098 3 0x401f8778 0 0x401f8288>; 2981 }; 2982 /omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data11: IOMUXC_GPIO_EMC_33_SEMC_DATA11 { 2983 pinmux = <0x401f8098 0 0x0 0 0x401f8288>; 2984 }; 2985 /omit-if-no-ref/ iomuxc_gpio_emc_33_usdhc1_reset_b: IOMUXC_GPIO_EMC_33_USDHC1_RESET_B { 2986 pinmux = <0x401f8098 2 0x0 0 0x401f8288>; 2987 }; 2988 /omit-if-no-ref/ iomuxc_gpio_emc_34_enet2_rx_er: IOMUXC_GPIO_EMC_34_ENET2_RX_ER { 2989 pinmux = <0x401f809c 8 0x401f8720 0 0x401f828c>; 2990 }; 2991 /omit-if-no-ref/ iomuxc_gpio_emc_34_flexpwm3_pwmb2: IOMUXC_GPIO_EMC_34_FLEXPWM3_PWMB2 { 2992 pinmux = <0x401f809c 1 0x0 0 0x401f828c>; 2993 }; 2994 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io20: IOMUXC_GPIO_EMC_34_GPIO3_IO20 { 2995 pinmux = <0x401f809c 5 0x0 0 0x401f828c>; 2996 gpr = <0x400ac070 0x14 0x0>; 2997 }; 2998 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio8_io20: IOMUXC_GPIO_EMC_34_GPIO8_IO20 { 2999 pinmux = <0x401f809c 5 0x0 0 0x401f828c>; 3000 gpr = <0x400ac070 0x14 0x1>; 3001 }; 3002 /omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_rx_sync: IOMUXC_GPIO_EMC_34_SAI3_RX_SYNC { 3003 pinmux = <0x401f809c 3 0x401f877c 0 0x401f828c>; 3004 }; 3005 /omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data12: IOMUXC_GPIO_EMC_34_SEMC_DATA12 { 3006 pinmux = <0x401f809c 0 0x0 0 0x401f828c>; 3007 }; 3008 /omit-if-no-ref/ iomuxc_gpio_emc_34_usdhc1_vselect: IOMUXC_GPIO_EMC_34_USDHC1_VSELECT { 3009 pinmux = <0x401f809c 2 0x0 0 0x401f828c>; 3010 }; 3011 /omit-if-no-ref/ iomuxc_gpio_emc_35_enet2_rx_data0: IOMUXC_GPIO_EMC_35_ENET2_RX_DATA0 { 3012 pinmux = <0x401f80a0 8 0x401f8714 0 0x401f8290>; 3013 }; 3014 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io21: IOMUXC_GPIO_EMC_35_GPIO3_IO21 { 3015 pinmux = <0x401f80a0 5 0x0 0 0x401f8290>; 3016 gpr = <0x400ac070 0x15 0x0>; 3017 }; 3018 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio8_io21: IOMUXC_GPIO_EMC_35_GPIO8_IO21 { 3019 pinmux = <0x401f80a0 5 0x0 0 0x401f8290>; 3020 gpr = <0x400ac070 0x15 0x1>; 3021 }; 3022 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpt1_compare1: IOMUXC_GPIO_EMC_35_GPT1_COMPARE1 { 3023 pinmux = <0x401f80a0 2 0x0 0 0x401f8290>; 3024 }; 3025 /omit-if-no-ref/ iomuxc_gpio_emc_35_sai3_rx_bclk: IOMUXC_GPIO_EMC_35_SAI3_RX_BCLK { 3026 pinmux = <0x401f80a0 3 0x401f8774 0 0x401f8290>; 3027 }; 3028 /omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data13: IOMUXC_GPIO_EMC_35_SEMC_DATA13 { 3029 pinmux = <0x401f80a0 0 0x0 0 0x401f8290>; 3030 }; 3031 /omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc1_cd_b: IOMUXC_GPIO_EMC_35_USDHC1_CD_B { 3032 pinmux = <0x401f80a0 6 0x401f85d4 0 0x401f8290>; 3033 }; 3034 /omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_in18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_IN18 { 3035 pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>; 3036 gpr = <0x400ac018 0x1e 0x0>; 3037 }; 3038 /omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_INOUT18 { 3039 pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>; 3040 gpr = <0x400ac018 0x1e 0x1>; 3041 }; 3042 /omit-if-no-ref/ iomuxc_gpio_emc_36_enet2_rx_data1: IOMUXC_GPIO_EMC_36_ENET2_RX_DATA1 { 3043 pinmux = <0x401f80a4 8 0x401f8718 0 0x401f8294>; 3044 }; 3045 /omit-if-no-ref/ iomuxc_gpio_emc_36_flexcan3_tx: IOMUXC_GPIO_EMC_36_FLEXCAN3_TX { 3046 pinmux = <0x401f80a4 9 0x0 0 0x401f8294>; 3047 }; 3048 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio3_io22: IOMUXC_GPIO_EMC_36_GPIO3_IO22 { 3049 pinmux = <0x401f80a4 5 0x0 0 0x401f8294>; 3050 gpr = <0x400ac070 0x16 0x0>; 3051 }; 3052 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio8_io22: IOMUXC_GPIO_EMC_36_GPIO8_IO22 { 3053 pinmux = <0x401f80a4 5 0x0 0 0x401f8294>; 3054 gpr = <0x400ac070 0x16 0x1>; 3055 }; 3056 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpt1_compare2: IOMUXC_GPIO_EMC_36_GPT1_COMPARE2 { 3057 pinmux = <0x401f80a4 2 0x0 0 0x401f8294>; 3058 }; 3059 /omit-if-no-ref/ iomuxc_gpio_emc_36_sai3_tx_data: IOMUXC_GPIO_EMC_36_SAI3_TX_DATA { 3060 pinmux = <0x401f80a4 3 0x0 0 0x401f8294>; 3061 }; 3062 /omit-if-no-ref/ iomuxc_gpio_emc_36_semc_data14: IOMUXC_GPIO_EMC_36_SEMC_DATA14 { 3063 pinmux = <0x401f80a4 0 0x0 0 0x401f8294>; 3064 }; 3065 /omit-if-no-ref/ iomuxc_gpio_emc_36_usdhc1_wp: IOMUXC_GPIO_EMC_36_USDHC1_WP { 3066 pinmux = <0x401f80a4 6 0x401f85d8 1 0x401f8294>; 3067 }; 3068 /omit-if-no-ref/ iomuxc_gpio_emc_36_xbar1_xbar_in22: IOMUXC_GPIO_EMC_36_XBAR1_XBAR_IN22 { 3069 pinmux = <0x401f80a4 1 0x401f8638 0 0x401f8294>; 3070 }; 3071 /omit-if-no-ref/ iomuxc_gpio_emc_37_enet2_rx_en: IOMUXC_GPIO_EMC_37_ENET2_RX_EN { 3072 pinmux = <0x401f80a8 8 0x401f871c 0 0x401f8298>; 3073 }; 3074 /omit-if-no-ref/ iomuxc_gpio_emc_37_flexcan3_rx: IOMUXC_GPIO_EMC_37_FLEXCAN3_RX { 3075 pinmux = <0x401f80a8 9 0x401f878c 0 0x401f8298>; 3076 }; 3077 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio3_io23: IOMUXC_GPIO_EMC_37_GPIO3_IO23 { 3078 pinmux = <0x401f80a8 5 0x0 0 0x401f8298>; 3079 gpr = <0x400ac070 0x17 0x0>; 3080 }; 3081 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio8_io23: IOMUXC_GPIO_EMC_37_GPIO8_IO23 { 3082 pinmux = <0x401f80a8 5 0x0 0 0x401f8298>; 3083 gpr = <0x400ac070 0x17 0x1>; 3084 }; 3085 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpt1_compare3: IOMUXC_GPIO_EMC_37_GPT1_COMPARE3 { 3086 pinmux = <0x401f80a8 2 0x0 0 0x401f8298>; 3087 }; 3088 /omit-if-no-ref/ iomuxc_gpio_emc_37_sai3_mclk: IOMUXC_GPIO_EMC_37_SAI3_MCLK { 3089 pinmux = <0x401f80a8 3 0x401f8770 0 0x401f8298>; 3090 }; 3091 /omit-if-no-ref/ iomuxc_gpio_emc_37_semc_data15: IOMUXC_GPIO_EMC_37_SEMC_DATA15 { 3092 pinmux = <0x401f80a8 0 0x0 0 0x401f8298>; 3093 }; 3094 /omit-if-no-ref/ iomuxc_gpio_emc_37_usdhc2_wp: IOMUXC_GPIO_EMC_37_USDHC2_WP { 3095 pinmux = <0x401f80a8 6 0x401f8608 0 0x401f8298>; 3096 }; 3097 /omit-if-no-ref/ iomuxc_gpio_emc_37_xbar1_xbar_in23: IOMUXC_GPIO_EMC_37_XBAR1_XBAR_IN23 { 3098 pinmux = <0x401f80a8 1 0x401f863c 0 0x401f8298>; 3099 }; 3100 /omit-if-no-ref/ iomuxc_gpio_emc_38_enet2_mdc: IOMUXC_GPIO_EMC_38_ENET2_MDC { 3101 pinmux = <0x401f80ac 8 0x0 0 0x401f829c>; 3102 }; 3103 /omit-if-no-ref/ iomuxc_gpio_emc_38_flexpwm1_pwma3: IOMUXC_GPIO_EMC_38_FLEXPWM1_PWMA3 { 3104 pinmux = <0x401f80ac 1 0x401f8454 2 0x401f829c>; 3105 }; 3106 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio3_io24: IOMUXC_GPIO_EMC_38_GPIO3_IO24 { 3107 pinmux = <0x401f80ac 5 0x0 0 0x401f829c>; 3108 gpr = <0x400ac070 0x18 0x0>; 3109 }; 3110 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio8_io24: IOMUXC_GPIO_EMC_38_GPIO8_IO24 { 3111 pinmux = <0x401f80ac 5 0x0 0 0x401f829c>; 3112 gpr = <0x400ac070 0x18 0x1>; 3113 }; 3114 /omit-if-no-ref/ iomuxc_gpio_emc_38_lpuart8_tx: IOMUXC_GPIO_EMC_38_LPUART8_TX { 3115 pinmux = <0x401f80ac 2 0x401f8564 2 0x401f829c>; 3116 }; 3117 /omit-if-no-ref/ iomuxc_gpio_emc_38_sai3_tx_bclk: IOMUXC_GPIO_EMC_38_SAI3_TX_BCLK { 3118 pinmux = <0x401f80ac 3 0x401f8780 0 0x401f829c>; 3119 }; 3120 /omit-if-no-ref/ iomuxc_gpio_emc_38_semc_dm1: IOMUXC_GPIO_EMC_38_SEMC_DM1 { 3121 pinmux = <0x401f80ac 0 0x0 0 0x401f829c>; 3122 }; 3123 /omit-if-no-ref/ iomuxc_gpio_emc_38_usdhc2_vselect: IOMUXC_GPIO_EMC_38_USDHC2_VSELECT { 3124 pinmux = <0x401f80ac 6 0x0 0 0x401f829c>; 3125 }; 3126 /omit-if-no-ref/ iomuxc_gpio_emc_39_enet2_mdio: IOMUXC_GPIO_EMC_39_ENET2_MDIO { 3127 pinmux = <0x401f80b0 8 0x401f8710 0 0x401f82a0>; 3128 }; 3129 /omit-if-no-ref/ iomuxc_gpio_emc_39_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_39_FLEXPWM1_PWMB3 { 3130 pinmux = <0x401f80b0 1 0x401f8464 2 0x401f82a0>; 3131 }; 3132 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio3_io25: IOMUXC_GPIO_EMC_39_GPIO3_IO25 { 3133 pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>; 3134 gpr = <0x400ac070 0x19 0x0>; 3135 }; 3136 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio8_io25: IOMUXC_GPIO_EMC_39_GPIO8_IO25 { 3137 pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>; 3138 gpr = <0x400ac070 0x19 0x1>; 3139 }; 3140 /omit-if-no-ref/ iomuxc_gpio_emc_39_lpuart8_rx: IOMUXC_GPIO_EMC_39_LPUART8_RX { 3141 pinmux = <0x401f80b0 2 0x401f8560 2 0x401f82a0>; 3142 }; 3143 /omit-if-no-ref/ iomuxc_gpio_emc_39_sai3_tx_sync: IOMUXC_GPIO_EMC_39_SAI3_TX_SYNC { 3144 pinmux = <0x401f80b0 3 0x401f8784 0 0x401f82a0>; 3145 }; 3146 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs: IOMUXC_GPIO_EMC_39_SEMC_DQS { 3147 pinmux = <0x401f80b0 0 0x0 0 0x401f82a0>; 3148 }; 3149 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs4: IOMUXC_GPIO_EMC_39_SEMC_DQS4 { 3150 pinmux = <0x401f80b0 9 0x401f8788 1 0x401f82a0>; 3151 }; 3152 /omit-if-no-ref/ iomuxc_gpio_emc_39_usdhc2_cd_b: IOMUXC_GPIO_EMC_39_USDHC2_CD_B { 3153 pinmux = <0x401f80b0 6 0x401f85e0 1 0x401f82a0>; 3154 }; 3155 /omit-if-no-ref/ iomuxc_gpio_emc_39_wdog1_b: IOMUXC_GPIO_EMC_39_WDOG1_B { 3156 pinmux = <0x401f80b0 4 0x0 0 0x401f82a0>; 3157 }; 3158 /omit-if-no-ref/ iomuxc_gpio_emc_40_enet_mdc: IOMUXC_GPIO_EMC_40_ENET_MDC { 3159 pinmux = <0x401f80b4 4 0x0 0 0x401f82a4>; 3160 }; 3161 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio3_io26: IOMUXC_GPIO_EMC_40_GPIO3_IO26 { 3162 pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>; 3163 gpr = <0x400ac070 0x1a 0x0>; 3164 }; 3165 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio8_io26: IOMUXC_GPIO_EMC_40_GPIO8_IO26 { 3166 pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>; 3167 gpr = <0x400ac070 0x1a 0x1>; 3168 }; 3169 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpt2_capture2: IOMUXC_GPIO_EMC_40_GPT2_CAPTURE2 { 3170 pinmux = <0x401f80b4 1 0x401f8768 0 0x401f82a4>; 3171 }; 3172 /omit-if-no-ref/ iomuxc_gpio_emc_40_lpspi1_pcs2: IOMUXC_GPIO_EMC_40_LPSPI1_PCS2 { 3173 pinmux = <0x401f80b4 2 0x0 0 0x401f82a4>; 3174 }; 3175 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_clk5: IOMUXC_GPIO_EMC_40_SEMC_CLK5 { 3176 pinmux = <0x401f80b4 9 0x0 0 0x401f82a4>; 3177 }; 3178 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_rdy: IOMUXC_GPIO_EMC_40_SEMC_RDY { 3179 pinmux = <0x401f80b4 0 0x0 0 0x401f82a4>; 3180 }; 3181 /omit-if-no-ref/ iomuxc_gpio_emc_40_usb_otg2_oc: IOMUXC_GPIO_EMC_40_USB_OTG2_OC { 3182 pinmux = <0x401f80b4 3 0x401f85cc 1 0x401f82a4>; 3183 }; 3184 /omit-if-no-ref/ iomuxc_gpio_emc_40_usdhc2_reset_b: IOMUXC_GPIO_EMC_40_USDHC2_RESET_B { 3185 pinmux = <0x401f80b4 6 0x0 0 0x401f82a4>; 3186 }; 3187 /omit-if-no-ref/ iomuxc_gpio_emc_41_enet_mdio: IOMUXC_GPIO_EMC_41_ENET_MDIO { 3188 pinmux = <0x401f80b8 4 0x401f8430 1 0x401f82a8>; 3189 }; 3190 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio3_io27: IOMUXC_GPIO_EMC_41_GPIO3_IO27 { 3191 pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>; 3192 gpr = <0x400ac070 0x1b 0x0>; 3193 }; 3194 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio8_io27: IOMUXC_GPIO_EMC_41_GPIO8_IO27 { 3195 pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>; 3196 gpr = <0x400ac070 0x1b 0x1>; 3197 }; 3198 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpt2_capture1: IOMUXC_GPIO_EMC_41_GPT2_CAPTURE1 { 3199 pinmux = <0x401f80b8 1 0x401f8764 0 0x401f82a8>; 3200 }; 3201 /omit-if-no-ref/ iomuxc_gpio_emc_41_lpspi1_pcs3: IOMUXC_GPIO_EMC_41_LPSPI1_PCS3 { 3202 pinmux = <0x401f80b8 2 0x0 0 0x401f82a8>; 3203 }; 3204 /omit-if-no-ref/ iomuxc_gpio_emc_41_semc_csx0: IOMUXC_GPIO_EMC_41_SEMC_CSX0 { 3205 pinmux = <0x401f80b8 0 0x0 0 0x401f82a8>; 3206 }; 3207 /omit-if-no-ref/ iomuxc_gpio_emc_41_usb_otg2_pwr: IOMUXC_GPIO_EMC_41_USB_OTG2_PWR { 3208 pinmux = <0x401f80b8 3 0x0 0 0x401f82a8>; 3209 }; 3210 /omit-if-no-ref/ iomuxc_gpio_emc_41_usdhc1_vselect: IOMUXC_GPIO_EMC_41_USDHC1_VSELECT { 3211 pinmux = <0x401f80b8 6 0x0 0 0x401f82a8>; 3212 }; 3213 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_enet2_tx_en: IOMUXC_GPIO_SD_B0_00_ENET2_TX_EN { 3214 pinmux = <0x401f81bc 8 0x0 0 0x401f83ac>; 3215 }; 3216 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexpwm1_pwma0: IOMUXC_GPIO_SD_B0_00_FLEXPWM1_PWMA0 { 3217 pinmux = <0x401f81bc 1 0x401f8458 1 0x401f83ac>; 3218 }; 3219 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B0_00_FLEXSPI_A_SS1_B { 3220 pinmux = <0x401f81bc 6 0x0 0 0x401f83ac>; 3221 }; 3222 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio3_io12: IOMUXC_GPIO_SD_B0_00_GPIO3_IO12 { 3223 pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>; 3224 gpr = <0x400ac070 0xc 0x0>; 3225 }; 3226 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio8_io12: IOMUXC_GPIO_SD_B0_00_GPIO8_IO12 { 3227 pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>; 3228 gpr = <0x400ac070 0xc 0x1>; 3229 }; 3230 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpi2c3_scl: IOMUXC_GPIO_SD_B0_00_LPI2C3_SCL { 3231 pinmux = <0x401f81bc 2 0x401f84dc 1 0x401f83ac>; 3232 }; 3233 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpspi1_sck: IOMUXC_GPIO_SD_B0_00_LPSPI1_SCK { 3234 pinmux = <0x401f81bc 4 0x401f84f0 1 0x401f83ac>; 3235 }; 3236 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_semc_dqs4: IOMUXC_GPIO_SD_B0_00_SEMC_DQS4 { 3237 pinmux = <0x401f81bc 9 0x401f8788 0 0x401f83ac>; 3238 }; 3239 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_usdhc1_cmd: IOMUXC_GPIO_SD_B0_00_USDHC1_CMD { 3240 pinmux = <0x401f81bc 0 0x0 0 0x401f83ac>; 3241 }; 3242 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_in04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_IN04 { 3243 pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>; 3244 gpr = <0x400ac018 0x10 0x0>; 3245 }; 3246 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_inout04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_INOUT04 { 3247 pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>; 3248 gpr = <0x400ac018 0x10 0x1>; 3249 }; 3250 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_enet2_ref_clk2: IOMUXC_GPIO_SD_B0_01_ENET2_REF_CLK2 { 3251 pinmux = <0x401f81c0 9 0x401f870c 1 0x401f83b0>; 3252 }; 3253 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_enet2_tx_clk: IOMUXC_GPIO_SD_B0_01_ENET2_TX_CLK { 3254 pinmux = <0x401f81c0 8 0x401f8728 1 0x401f83b0>; 3255 }; 3256 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexpwm1_pwmb0: IOMUXC_GPIO_SD_B0_01_FLEXPWM1_PWMB0 { 3257 pinmux = <0x401f81c0 1 0x401f8468 1 0x401f83b0>; 3258 }; 3259 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexspi_b_ss1_b: IOMUXC_GPIO_SD_B0_01_FLEXSPI_B_SS1_B { 3260 pinmux = <0x401f81c0 6 0x0 0 0x401f83b0>; 3261 }; 3262 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio3_io13: IOMUXC_GPIO_SD_B0_01_GPIO3_IO13 { 3263 pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>; 3264 gpr = <0x400ac070 0xd 0x0>; 3265 }; 3266 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio8_io13: IOMUXC_GPIO_SD_B0_01_GPIO8_IO13 { 3267 pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>; 3268 gpr = <0x400ac070 0xd 0x1>; 3269 }; 3270 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpi2c3_sda: IOMUXC_GPIO_SD_B0_01_LPI2C3_SDA { 3271 pinmux = <0x401f81c0 2 0x401f84e0 1 0x401f83b0>; 3272 }; 3273 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpspi1_pcs0: IOMUXC_GPIO_SD_B0_01_LPSPI1_PCS0 { 3274 pinmux = <0x401f81c0 4 0x401f84ec 0 0x401f83b0>; 3275 }; 3276 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_usdhc1_clk: IOMUXC_GPIO_SD_B0_01_USDHC1_CLK { 3277 pinmux = <0x401f81c0 0 0x0 0 0x401f83b0>; 3278 }; 3279 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_in05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_IN05 { 3280 pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>; 3281 gpr = <0x400ac018 0x11 0x0>; 3282 }; 3283 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_inout05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_INOUT05 { 3284 pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>; 3285 gpr = <0x400ac018 0x11 0x1>; 3286 }; 3287 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_enet2_rx_er: IOMUXC_GPIO_SD_B0_02_ENET2_RX_ER { 3288 pinmux = <0x401f81c4 8 0x401f8720 1 0x401f83b4>; 3289 }; 3290 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_flexpwm1_pwma1: IOMUXC_GPIO_SD_B0_02_FLEXPWM1_PWMA1 { 3291 pinmux = <0x401f81c4 1 0x401f845c 1 0x401f83b4>; 3292 }; 3293 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio3_io14: IOMUXC_GPIO_SD_B0_02_GPIO3_IO14 { 3294 pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>; 3295 gpr = <0x400ac070 0xe 0x0>; 3296 }; 3297 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio8_io14: IOMUXC_GPIO_SD_B0_02_GPIO8_IO14 { 3298 pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>; 3299 gpr = <0x400ac070 0xe 0x1>; 3300 }; 3301 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpspi1_sdo: IOMUXC_GPIO_SD_B0_02_LPSPI1_SDO { 3302 pinmux = <0x401f81c4 4 0x401f84f8 1 0x401f83b4>; 3303 }; 3304 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpuart8_cts_b: IOMUXC_GPIO_SD_B0_02_LPUART8_CTS_B { 3305 pinmux = <0x401f81c4 2 0x0 0 0x401f83b4>; 3306 }; 3307 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_semc_clk5: IOMUXC_GPIO_SD_B0_02_SEMC_CLK5 { 3308 pinmux = <0x401f81c4 9 0x0 0 0x401f83b4>; 3309 }; 3310 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_usdhc1_data0: IOMUXC_GPIO_SD_B0_02_USDHC1_DATA0 { 3311 pinmux = <0x401f81c4 0 0x0 0 0x401f83b4>; 3312 }; 3313 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_in06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_IN06 { 3314 pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>; 3315 gpr = <0x400ac018 0x12 0x0>; 3316 }; 3317 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_inout06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_INOUT06 { 3318 pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>; 3319 gpr = <0x400ac018 0x12 0x1>; 3320 }; 3321 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_enet2_rx_data0: IOMUXC_GPIO_SD_B0_03_ENET2_RX_DATA0 { 3322 pinmux = <0x401f81c8 8 0x401f8714 1 0x401f83b8>; 3323 }; 3324 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_flexpwm1_pwmb1: IOMUXC_GPIO_SD_B0_03_FLEXPWM1_PWMB1 { 3325 pinmux = <0x401f81c8 1 0x401f846c 1 0x401f83b8>; 3326 }; 3327 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio3_io15: IOMUXC_GPIO_SD_B0_03_GPIO3_IO15 { 3328 pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>; 3329 gpr = <0x400ac070 0xf 0x0>; 3330 }; 3331 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio8_io15: IOMUXC_GPIO_SD_B0_03_GPIO8_IO15 { 3332 pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>; 3333 gpr = <0x400ac070 0xf 0x1>; 3334 }; 3335 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpspi1_sdi: IOMUXC_GPIO_SD_B0_03_LPSPI1_SDI { 3336 pinmux = <0x401f81c8 4 0x401f84f4 1 0x401f83b8>; 3337 }; 3338 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpuart8_rts_b: IOMUXC_GPIO_SD_B0_03_LPUART8_RTS_B { 3339 pinmux = <0x401f81c8 2 0x0 0 0x401f83b8>; 3340 }; 3341 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_semc_clk6: IOMUXC_GPIO_SD_B0_03_SEMC_CLK6 { 3342 pinmux = <0x401f81c8 9 0x0 0 0x401f83b8>; 3343 }; 3344 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_usdhc1_data1: IOMUXC_GPIO_SD_B0_03_USDHC1_DATA1 { 3345 pinmux = <0x401f81c8 0 0x0 0 0x401f83b8>; 3346 }; 3347 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_in07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_IN07 { 3348 pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>; 3349 gpr = <0x400ac018 0x13 0x0>; 3350 }; 3351 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_inout07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_INOUT07 { 3352 pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>; 3353 gpr = <0x400ac018 0x13 0x1>; 3354 }; 3355 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_ccm_clko1: IOMUXC_GPIO_SD_B0_04_CCM_CLKO1 { 3356 pinmux = <0x401f81cc 6 0x0 0 0x401f83bc>; 3357 }; 3358 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_enet2_rx_data1: IOMUXC_GPIO_SD_B0_04_ENET2_RX_DATA1 { 3359 pinmux = <0x401f81cc 8 0x401f8718 1 0x401f83bc>; 3360 }; 3361 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexpwm1_pwma2: IOMUXC_GPIO_SD_B0_04_FLEXPWM1_PWMA2 { 3362 pinmux = <0x401f81cc 1 0x401f8460 1 0x401f83bc>; 3363 }; 3364 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B0_04_FLEXSPI_B_SS0_B { 3365 pinmux = <0x401f81cc 4 0x0 0 0x401f83bc>; 3366 }; 3367 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio3_io16: IOMUXC_GPIO_SD_B0_04_GPIO3_IO16 { 3368 pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>; 3369 gpr = <0x400ac070 0x10 0x0>; 3370 }; 3371 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio8_io16: IOMUXC_GPIO_SD_B0_04_GPIO8_IO16 { 3372 pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>; 3373 gpr = <0x400ac070 0x10 0x1>; 3374 }; 3375 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpuart8_tx: IOMUXC_GPIO_SD_B0_04_LPUART8_TX { 3376 pinmux = <0x401f81cc 2 0x401f8564 0 0x401f83bc>; 3377 }; 3378 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_usdhc1_data2: IOMUXC_GPIO_SD_B0_04_USDHC1_DATA2 { 3379 pinmux = <0x401f81cc 0 0x0 0 0x401f83bc>; 3380 }; 3381 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_in08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_IN08 { 3382 pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>; 3383 gpr = <0x400ac018 0x14 0x0>; 3384 }; 3385 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_inout08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_INOUT08 { 3386 pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>; 3387 gpr = <0x400ac018 0x14 0x1>; 3388 }; 3389 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_ccm_clko2: IOMUXC_GPIO_SD_B0_05_CCM_CLKO2 { 3390 pinmux = <0x401f81d0 6 0x0 0 0x401f83c0>; 3391 }; 3392 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_enet2_rx_en: IOMUXC_GPIO_SD_B0_05_ENET2_RX_EN { 3393 pinmux = <0x401f81d0 8 0x401f871c 1 0x401f83c0>; 3394 }; 3395 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexpwm1_pwmb2: IOMUXC_GPIO_SD_B0_05_FLEXPWM1_PWMB2 { 3396 pinmux = <0x401f81d0 1 0x401f8470 1 0x401f83c0>; 3397 }; 3398 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexspi_b_dqs: IOMUXC_GPIO_SD_B0_05_FLEXSPI_B_DQS { 3399 pinmux = <0x401f81d0 4 0x0 0 0x401f83c0>; 3400 }; 3401 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio3_io17: IOMUXC_GPIO_SD_B0_05_GPIO3_IO17 { 3402 pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>; 3403 gpr = <0x400ac070 0x11 0x0>; 3404 }; 3405 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio8_io17: IOMUXC_GPIO_SD_B0_05_GPIO8_IO17 { 3406 pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>; 3407 gpr = <0x400ac070 0x11 0x1>; 3408 }; 3409 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpuart8_rx: IOMUXC_GPIO_SD_B0_05_LPUART8_RX { 3410 pinmux = <0x401f81d0 2 0x401f8560 0 0x401f83c0>; 3411 }; 3412 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_usdhc1_data3: IOMUXC_GPIO_SD_B0_05_USDHC1_DATA3 { 3413 pinmux = <0x401f81d0 0 0x0 0 0x401f83c0>; 3414 }; 3415 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_in09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_IN09 { 3416 pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>; 3417 gpr = <0x400ac018 0x15 0x0>; 3418 }; 3419 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_inout09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_INOUT09 { 3420 pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>; 3421 gpr = <0x400ac018 0x15 0x1>; 3422 }; 3423 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_SD_B1_00_FLEXPWM1_PWMA3 { 3424 pinmux = <0x401f81d4 2 0x401f8454 0 0x401f83c4>; 3425 }; 3426 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 { 3427 pinmux = <0x401f81d4 1 0x401f84c4 0 0x401f83c4>; 3428 }; 3429 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io00: IOMUXC_GPIO_SD_B1_00_GPIO3_IO00 { 3430 pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>; 3431 gpr = <0x400ac070 0x0 0x0>; 3432 }; 3433 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio8_io00: IOMUXC_GPIO_SD_B1_00_GPIO8_IO00 { 3434 pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>; 3435 gpr = <0x400ac070 0x0 0x1>; 3436 }; 3437 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart4_tx: IOMUXC_GPIO_SD_B1_00_LPUART4_TX { 3438 pinmux = <0x401f81d4 4 0x401f8544 0 0x401f83c4>; 3439 }; 3440 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai1_tx_data3: IOMUXC_GPIO_SD_B1_00_SAI1_TX_DATA3 { 3441 pinmux = <0x401f81d4 3 0x401f8598 0 0x401f83c4>; 3442 }; 3443 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai3_rx_data: IOMUXC_GPIO_SD_B1_00_SAI3_RX_DATA { 3444 pinmux = <0x401f81d4 8 0x401f8778 1 0x401f83c4>; 3445 }; 3446 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data3: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA3 { 3447 pinmux = <0x401f81d4 0 0x401f85f4 0 0x401f83c4>; 3448 }; 3449 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_SD_B1_01_FLEXPWM1_PWMB3 { 3450 pinmux = <0x401f81d8 2 0x401f8464 0 0x401f83c8>; 3451 }; 3452 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_data2: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_DATA2 { 3453 pinmux = <0x401f81d8 1 0x401f84c0 0 0x401f83c8>; 3454 }; 3455 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io01: IOMUXC_GPIO_SD_B1_01_GPIO3_IO01 { 3456 pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>; 3457 gpr = <0x400ac070 0x1 0x0>; 3458 }; 3459 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio8_io01: IOMUXC_GPIO_SD_B1_01_GPIO8_IO01 { 3460 pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>; 3461 gpr = <0x400ac070 0x1 0x1>; 3462 }; 3463 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart4_rx: IOMUXC_GPIO_SD_B1_01_LPUART4_RX { 3464 pinmux = <0x401f81d8 4 0x401f8540 0 0x401f83c8>; 3465 }; 3466 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai1_tx_data2: IOMUXC_GPIO_SD_B1_01_SAI1_TX_DATA2 { 3467 pinmux = <0x401f81d8 3 0x401f859c 0 0x401f83c8>; 3468 }; 3469 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai3_tx_data: IOMUXC_GPIO_SD_B1_01_SAI3_TX_DATA { 3470 pinmux = <0x401f81d8 8 0x0 0 0x401f83c8>; 3471 }; 3472 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data2: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA2 { 3473 pinmux = <0x401f81d8 0 0x401f85f0 0 0x401f83c8>; 3474 }; 3475 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_wait: IOMUXC_GPIO_SD_B1_02_CCM_WAIT { 3476 pinmux = <0x401f81dc 6 0x0 0 0x401f83cc>; 3477 }; 3478 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexcan1_tx: IOMUXC_GPIO_SD_B1_02_FLEXCAN1_TX { 3479 pinmux = <0x401f81dc 4 0x0 0 0x401f83cc>; 3480 }; 3481 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_SD_B1_02_FLEXPWM2_PWMA3 { 3482 pinmux = <0x401f81dc 2 0x401f8474 0 0x401f83cc>; 3483 }; 3484 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data1: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA1 { 3485 pinmux = <0x401f81dc 1 0x401f84bc 0 0x401f83cc>; 3486 }; 3487 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io02: IOMUXC_GPIO_SD_B1_02_GPIO3_IO02 { 3488 pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>; 3489 gpr = <0x400ac070 0x2 0x0>; 3490 }; 3491 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio8_io02: IOMUXC_GPIO_SD_B1_02_GPIO8_IO02 { 3492 pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>; 3493 gpr = <0x400ac070 0x2 0x1>; 3494 }; 3495 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai1_tx_data1: IOMUXC_GPIO_SD_B1_02_SAI1_TX_DATA1 { 3496 pinmux = <0x401f81dc 3 0x401f85a0 0 0x401f83cc>; 3497 }; 3498 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai3_tx_sync: IOMUXC_GPIO_SD_B1_02_SAI3_TX_SYNC { 3499 pinmux = <0x401f81dc 8 0x401f8784 1 0x401f83cc>; 3500 }; 3501 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_data1: IOMUXC_GPIO_SD_B1_02_USDHC2_DATA1 { 3502 pinmux = <0x401f81dc 0 0x401f85ec 0 0x401f83cc>; 3503 }; 3504 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_03_CCM_PMIC_RDY { 3505 pinmux = <0x401f81e0 6 0x401f83fc 0 0x401f83d0>; 3506 }; 3507 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexcan1_rx: IOMUXC_GPIO_SD_B1_03_FLEXCAN1_RX { 3508 pinmux = <0x401f81e0 4 0x401f844c 0 0x401f83d0>; 3509 }; 3510 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_SD_B1_03_FLEXPWM2_PWMB3 { 3511 pinmux = <0x401f81e0 2 0x401f8484 0 0x401f83d0>; 3512 }; 3513 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data0: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA0 { 3514 pinmux = <0x401f81e0 1 0x401f84b8 0 0x401f83d0>; 3515 }; 3516 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io03: IOMUXC_GPIO_SD_B1_03_GPIO3_IO03 { 3517 pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>; 3518 gpr = <0x400ac070 0x3 0x0>; 3519 }; 3520 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio8_io03: IOMUXC_GPIO_SD_B1_03_GPIO8_IO03 { 3521 pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>; 3522 gpr = <0x400ac070 0x3 0x1>; 3523 }; 3524 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai1_mclk: IOMUXC_GPIO_SD_B1_03_SAI1_MCLK { 3525 pinmux = <0x401f81e0 3 0x401f858c 0 0x401f83d0>; 3526 }; 3527 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai3_tx_bclk: IOMUXC_GPIO_SD_B1_03_SAI3_TX_BCLK { 3528 pinmux = <0x401f81e0 8 0x401f8780 1 0x401f83d0>; 3529 }; 3530 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_data0: IOMUXC_GPIO_SD_B1_03_USDHC2_DATA0 { 3531 pinmux = <0x401f81e0 0 0x401f85e8 0 0x401f83d0>; 3532 }; 3533 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_stop: IOMUXC_GPIO_SD_B1_04_CCM_STOP { 3534 pinmux = <0x401f81e4 6 0x0 0 0x401f83d4>; 3535 }; 3536 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI_A_SS1_B { 3537 pinmux = <0x401f81e4 4 0x0 0 0x401f83d4>; 3538 }; 3539 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_SCLK { 3540 pinmux = <0x401f81e4 1 0x0 0 0x401f83d4>; 3541 }; 3542 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io04: IOMUXC_GPIO_SD_B1_04_GPIO3_IO04 { 3543 pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>; 3544 gpr = <0x400ac070 0x4 0x0>; 3545 }; 3546 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio8_io04: IOMUXC_GPIO_SD_B1_04_GPIO8_IO04 { 3547 pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>; 3548 gpr = <0x400ac070 0x4 0x1>; 3549 }; 3550 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_lpi2c1_scl: IOMUXC_GPIO_SD_B1_04_LPI2C1_SCL { 3551 pinmux = <0x401f81e4 2 0x401f84cc 0 0x401f83d4>; 3552 }; 3553 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai1_rx_sync: IOMUXC_GPIO_SD_B1_04_SAI1_RX_SYNC { 3554 pinmux = <0x401f81e4 3 0x401f85a4 0 0x401f83d4>; 3555 }; 3556 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai3_mclk: IOMUXC_GPIO_SD_B1_04_SAI3_MCLK { 3557 pinmux = <0x401f81e4 8 0x401f8770 1 0x401f83d4>; 3558 }; 3559 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_clk: IOMUXC_GPIO_SD_B1_04_USDHC2_CLK { 3560 pinmux = <0x401f81e4 0 0x401f85dc 0 0x401f83d4>; 3561 }; 3562 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS { 3563 pinmux = <0x401f81e8 1 0x401f84a4 0 0x401f83d8>; 3564 }; 3565 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B { 3566 pinmux = <0x401f81e8 4 0x0 0 0x401f83d8>; 3567 }; 3568 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io05: IOMUXC_GPIO_SD_B1_05_GPIO3_IO05 { 3569 pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>; 3570 gpr = <0x400ac070 0x5 0x0>; 3571 }; 3572 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio8_io05: IOMUXC_GPIO_SD_B1_05_GPIO8_IO05 { 3573 pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>; 3574 gpr = <0x400ac070 0x5 0x1>; 3575 }; 3576 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_lpi2c1_sda: IOMUXC_GPIO_SD_B1_05_LPI2C1_SDA { 3577 pinmux = <0x401f81e8 2 0x401f84d0 0 0x401f83d8>; 3578 }; 3579 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai1_rx_bclk: IOMUXC_GPIO_SD_B1_05_SAI1_RX_BCLK { 3580 pinmux = <0x401f81e8 3 0x401f8590 0 0x401f83d8>; 3581 }; 3582 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai3_rx_sync: IOMUXC_GPIO_SD_B1_05_SAI3_RX_SYNC { 3583 pinmux = <0x401f81e8 8 0x401f877c 1 0x401f83d8>; 3584 }; 3585 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_cmd: IOMUXC_GPIO_SD_B1_05_USDHC2_CMD { 3586 pinmux = <0x401f81e8 0 0x401f85e4 0 0x401f83d8>; 3587 }; 3588 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_SS0_B { 3589 pinmux = <0x401f81ec 1 0x0 0 0x401f83dc>; 3590 }; 3591 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io06: IOMUXC_GPIO_SD_B1_06_GPIO3_IO06 { 3592 pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>; 3593 gpr = <0x400ac070 0x6 0x0>; 3594 }; 3595 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio8_io06: IOMUXC_GPIO_SD_B1_06_GPIO8_IO06 { 3596 pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>; 3597 gpr = <0x400ac070 0x6 0x1>; 3598 }; 3599 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 { 3600 pinmux = <0x401f81ec 4 0x401f84fc 0 0x401f83dc>; 3601 }; 3602 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpuart7_cts_b: IOMUXC_GPIO_SD_B1_06_LPUART7_CTS_B { 3603 pinmux = <0x401f81ec 2 0x0 0 0x401f83dc>; 3604 }; 3605 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai1_rx_data0: IOMUXC_GPIO_SD_B1_06_SAI1_RX_DATA0 { 3606 pinmux = <0x401f81ec 3 0x401f8594 0 0x401f83dc>; 3607 }; 3608 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai3_rx_bclk: IOMUXC_GPIO_SD_B1_06_SAI3_RX_BCLK { 3609 pinmux = <0x401f81ec 8 0x401f8774 1 0x401f83dc>; 3610 }; 3611 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_06_USDHC2_RESET_B { 3612 pinmux = <0x401f81ec 0 0x0 0 0x401f83dc>; 3613 }; 3614 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK { 3615 pinmux = <0x401f81f0 1 0x401f84c8 0 0x401f83e0>; 3616 }; 3617 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io07: IOMUXC_GPIO_SD_B1_07_GPIO3_IO07 { 3618 pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>; 3619 gpr = <0x400ac070 0x7 0x0>; 3620 }; 3621 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio8_io07: IOMUXC_GPIO_SD_B1_07_GPIO8_IO07 { 3622 pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>; 3623 gpr = <0x400ac070 0x7 0x1>; 3624 }; 3625 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK { 3626 pinmux = <0x401f81f0 4 0x401f8500 0 0x401f83e0>; 3627 }; 3628 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpuart7_rts_b: IOMUXC_GPIO_SD_B1_07_LPUART7_RTS_B { 3629 pinmux = <0x401f81f0 2 0x0 0 0x401f83e0>; 3630 }; 3631 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai1_tx_data0: IOMUXC_GPIO_SD_B1_07_SAI1_TX_DATA0 { 3632 pinmux = <0x401f81f0 3 0x0 0 0x401f83e0>; 3633 }; 3634 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_semc_csx1: IOMUXC_GPIO_SD_B1_07_SEMC_CSX1 { 3635 pinmux = <0x401f81f0 0 0x0 0 0x401f83e0>; 3636 }; 3637 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 { 3638 pinmux = <0x401f81f4 1 0x401f84a8 0 0x401f83e4>; 3639 }; 3640 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io08: IOMUXC_GPIO_SD_B1_08_GPIO3_IO08 { 3641 pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>; 3642 gpr = <0x400ac070 0x8 0x0>; 3643 }; 3644 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio8_io08: IOMUXC_GPIO_SD_B1_08_GPIO8_IO08 { 3645 pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>; 3646 gpr = <0x400ac070 0x8 0x1>; 3647 }; 3648 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO { 3649 pinmux = <0x401f81f4 4 0x401f8508 0 0x401f83e4>; 3650 }; 3651 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpuart7_tx: IOMUXC_GPIO_SD_B1_08_LPUART7_TX { 3652 pinmux = <0x401f81f4 2 0x401f855c 0 0x401f83e4>; 3653 }; 3654 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai1_tx_bclk: IOMUXC_GPIO_SD_B1_08_SAI1_TX_BCLK { 3655 pinmux = <0x401f81f4 3 0x401f85a8 0 0x401f83e4>; 3656 }; 3657 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_semc_csx2: IOMUXC_GPIO_SD_B1_08_SEMC_CSX2 { 3658 pinmux = <0x401f81f4 6 0x0 0 0x401f83e4>; 3659 }; 3660 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 { 3661 pinmux = <0x401f81f4 0 0x401f85f8 0 0x401f83e4>; 3662 }; 3663 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data1: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA1 { 3664 pinmux = <0x401f81f8 1 0x401f84ac 0 0x401f83e8>; 3665 }; 3666 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io09: IOMUXC_GPIO_SD_B1_09_GPIO3_IO09 { 3667 pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>; 3668 gpr = <0x400ac070 0x9 0x0>; 3669 }; 3670 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio8_io09: IOMUXC_GPIO_SD_B1_09_GPIO8_IO09 { 3671 pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>; 3672 gpr = <0x400ac070 0x9 0x1>; 3673 }; 3674 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI { 3675 pinmux = <0x401f81f8 4 0x401f8504 0 0x401f83e8>; 3676 }; 3677 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpuart7_rx: IOMUXC_GPIO_SD_B1_09_LPUART7_RX { 3678 pinmux = <0x401f81f8 2 0x401f8558 0 0x401f83e8>; 3679 }; 3680 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai1_tx_sync: IOMUXC_GPIO_SD_B1_09_SAI1_TX_SYNC { 3681 pinmux = <0x401f81f8 3 0x401f85ac 0 0x401f83e8>; 3682 }; 3683 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 { 3684 pinmux = <0x401f81f8 0 0x401f85fc 0 0x401f83e8>; 3685 }; 3686 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data2: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA2 { 3687 pinmux = <0x401f81fc 1 0x401f84b0 0 0x401f83ec>; 3688 }; 3689 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io10: IOMUXC_GPIO_SD_B1_10_GPIO3_IO10 { 3690 pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>; 3691 gpr = <0x400ac070 0xa 0x0>; 3692 }; 3693 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio8_io10: IOMUXC_GPIO_SD_B1_10_GPIO8_IO10 { 3694 pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>; 3695 gpr = <0x400ac070 0xa 0x1>; 3696 }; 3697 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpi2c2_sda: IOMUXC_GPIO_SD_B1_10_LPI2C2_SDA { 3698 pinmux = <0x401f81fc 3 0x401f84d8 0 0x401f83ec>; 3699 }; 3700 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 { 3701 pinmux = <0x401f81fc 4 0x0 0 0x401f83ec>; 3702 }; 3703 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpuart2_rx: IOMUXC_GPIO_SD_B1_10_LPUART2_RX { 3704 pinmux = <0x401f81fc 2 0x401f852c 0 0x401f83ec>; 3705 }; 3706 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 { 3707 pinmux = <0x401f81fc 0 0x401f8600 0 0x401f83ec>; 3708 }; 3709 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_data3: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_DATA3 { 3710 pinmux = <0x401f8200 1 0x401f84b4 0 0x401f83f0>; 3711 }; 3712 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io11: IOMUXC_GPIO_SD_B1_11_GPIO3_IO11 { 3713 pinmux = <0x401f8200 5 0x0 0 0x401f83f0>; 3714 gpr = <0x400ac070 0xb 0x0>; 3715 }; 3716 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio8_io11: IOMUXC_GPIO_SD_B1_11_GPIO8_IO11 { 3717 pinmux = <0x401f8200 5 0x0 0 0x401f83f0>; 3718 gpr = <0x400ac070 0xb 0x1>; 3719 }; 3720 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpi2c2_scl: IOMUXC_GPIO_SD_B1_11_LPI2C2_SCL { 3721 pinmux = <0x401f8200 3 0x401f84d4 0 0x401f83f0>; 3722 }; 3723 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 { 3724 pinmux = <0x401f8200 4 0x0 0 0x401f83f0>; 3725 }; 3726 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpuart2_tx: IOMUXC_GPIO_SD_B1_11_LPUART2_TX { 3727 pinmux = <0x401f8200 2 0x401f8530 0 0x401f83f0>; 3728 }; 3729 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 { 3730 pinmux = <0x401f8200 0 0x401f8604 0 0x401f83f0>; 3731 }; 3732 /omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B { 3733 pinmux = <0x0 0 0x0 0 0x400a8014>; 3734 }; 3735 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 { 3736 pinmux = <0x400a8004 5 0x0 0 0x400a801c>; 3737 }; 3738 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ { 3739 pinmux = <0x400a8004 0 0x0 0 0x400a801c>; 3740 }; 3741 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_ccm_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_CCM_PMIC_VSTBY_REQ { 3742 pinmux = <0x400a8008 0 0x0 0 0x400a8020>; 3743 }; 3744 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_gpio5_io02: IOMUXC_SNVS_PMIC_STBY_REQ_GPIO5_IO02 { 3745 pinmux = <0x400a8008 5 0x0 0 0x400a8020>; 3746 }; 3747 /omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B { 3748 pinmux = <0x0 0 0x0 0 0x400a8010>; 3749 }; 3750 /omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE { 3751 pinmux = <0x0 0 0x0 0 0x400a800c>; 3752 }; 3753 /omit-if-no-ref/ iomuxc_snvs_wakeup_arm_nmi: IOMUXC_SNVS_WAKEUP_ARM_NMI { 3754 pinmux = <0x400a8000 7 0x0 0 0x400a8018>; 3755 }; 3756 /omit-if-no-ref/ iomuxc_snvs_wakeup_gpio5_io00: IOMUXC_SNVS_WAKEUP_GPIO5_IO00 { 3757 pinmux = <0x400a8000 5 0x0 0 0x400a8018>; 3758 }; 3759}; 3760 3761
