1/* 2 * 3 * 4 * Note: File generated by gen_soc_headers.py 5 * from configuration data for MIMXRT1061CVL5B 6 */ 7 8/* 9 * SOC level pinctrl defintions 10 * These definitions define SOC level defaults for each pin, 11 * and select the pinmux for the pin. Pinmux entries are a tuple of: 12 * <mux_register mux_mode input_register input_daisy config_register> 13 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 14 * the pinctrl driver will write the mux_mode and input_daisy values into 15 * each register, respectively. The config_register is used to configure 16 * the pin based on the devicetree properties set 17 */ 18 19&iomuxc { 20 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_acmp1_in4: IOMUXC_GPIO_AD_B0_00_ACMP1_IN4 { 21 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 22 }; 23 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_00_FLEXPWM2_PWMA3 { 24 pinmux = <0x401f80bc 0 0x401f8474 2 0x401f82ac>; 25 }; 26 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 { 27 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 28 gpr = <0x400ac068 0x0 0x0>; 29 }; 30 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio6_io00: IOMUXC_GPIO_AD_B0_00_GPIO6_IO00 { 31 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 32 gpr = <0x400ac068 0x0 0x1>; 33 }; 34 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpi2c1_scls: IOMUXC_GPIO_AD_B0_00_LPI2C1_SCLS { 35 pinmux = <0x401f80bc 4 0x0 0 0x401f82ac>; 36 }; 37 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpspi3_sck: IOMUXC_GPIO_AD_B0_00_LPSPI3_SCK { 38 pinmux = <0x401f80bc 7 0x401f8510 0 0x401f82ac>; 39 }; 40 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_ref_32k_out: IOMUXC_GPIO_AD_B0_00_REF_32K_OUT { 41 pinmux = <0x401f80bc 2 0x0 0 0x401f82ac>; 42 }; 43 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usb_otg2_id: IOMUXC_GPIO_AD_B0_00_USB_OTG2_ID { 44 pinmux = <0x401f80bc 3 0x401f83f8 0 0x401f82ac>; 45 }; 46 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usdhc1_reset_b: IOMUXC_GPIO_AD_B0_00_USDHC1_RESET_B { 47 pinmux = <0x401f80bc 6 0x0 0 0x401f82ac>; 48 }; 49 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_in14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_IN14 { 50 pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>; 51 gpr = <0x400ac018 0x1a 0x0>; 52 }; 53 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_inout14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_INOUT14 { 54 pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>; 55 gpr = <0x400ac018 0x1a 0x1>; 56 }; 57 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_acmp2_in4: IOMUXC_GPIO_AD_B0_01_ACMP2_IN4 { 58 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 59 }; 60 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ewm_out_b: IOMUXC_GPIO_AD_B0_01_EWM_OUT_B { 61 pinmux = <0x401f80c0 6 0x0 0 0x401f82b0>; 62 }; 63 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_01_FLEXPWM2_PWMB3 { 64 pinmux = <0x401f80c0 0 0x401f8484 2 0x401f82b0>; 65 }; 66 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 { 67 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 68 gpr = <0x400ac068 0x1 0x0>; 69 }; 70 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio6_io01: IOMUXC_GPIO_AD_B0_01_GPIO6_IO01 { 71 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 72 gpr = <0x400ac068 0x1 0x1>; 73 }; 74 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpi2c1_sdas: IOMUXC_GPIO_AD_B0_01_LPI2C1_SDAS { 75 pinmux = <0x401f80c0 4 0x0 0 0x401f82b0>; 76 }; 77 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpspi3_sdo: IOMUXC_GPIO_AD_B0_01_LPSPI3_SDO { 78 pinmux = <0x401f80c0 7 0x401f8518 0 0x401f82b0>; 79 }; 80 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ref_24m_out: IOMUXC_GPIO_AD_B0_01_REF_24M_OUT { 81 pinmux = <0x401f80c0 2 0x0 0 0x401f82b0>; 82 }; 83 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_usb_otg1_id: IOMUXC_GPIO_AD_B0_01_USB_OTG1_ID { 84 pinmux = <0x401f80c0 3 0x401f83f4 0 0x401f82b0>; 85 }; 86 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_in15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_IN15 { 87 pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>; 88 gpr = <0x400ac018 0x1b 0x0>; 89 }; 90 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_inout15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_INOUT15 { 91 pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>; 92 gpr = <0x400ac018 0x1b 0x1>; 93 }; 94 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_acmp3_in4: IOMUXC_GPIO_AD_B0_02_ACMP3_IN4 { 95 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 96 }; 97 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexcan2_tx: IOMUXC_GPIO_AD_B0_02_FLEXCAN2_TX { 98 pinmux = <0x401f80c4 0 0x0 0 0x401f82b4>; 99 }; 100 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexpwm1_pwmx0: IOMUXC_GPIO_AD_B0_02_FLEXPWM1_PWMX0 { 101 pinmux = <0x401f80c4 4 0x0 0 0x401f82b4>; 102 }; 103 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 { 104 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 105 gpr = <0x400ac068 0x2 0x0>; 106 }; 107 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio6_io02: IOMUXC_GPIO_AD_B0_02_GPIO6_IO02 { 108 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 109 gpr = <0x400ac068 0x2 0x1>; 110 }; 111 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpi2c1_hreq: IOMUXC_GPIO_AD_B0_02_LPI2C1_HREQ { 112 pinmux = <0x401f80c4 6 0x0 0 0x401f82b4>; 113 }; 114 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpspi3_sdi: IOMUXC_GPIO_AD_B0_02_LPSPI3_SDI { 115 pinmux = <0x401f80c4 7 0x401f8514 0 0x401f82b4>; 116 }; 117 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpuart6_tx: IOMUXC_GPIO_AD_B0_02_LPUART6_TX { 118 pinmux = <0x401f80c4 2 0x401f8554 1 0x401f82b4>; 119 }; 120 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_02_USB_OTG1_PWR { 121 pinmux = <0x401f80c4 3 0x0 0 0x401f82b4>; 122 }; 123 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_in16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_IN16 { 124 pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>; 125 gpr = <0x400ac018 0x1c 0x0>; 126 }; 127 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_inout16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_INOUT16 { 128 pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>; 129 gpr = <0x400ac018 0x1c 0x1>; 130 }; 131 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_acmp4_in4: IOMUXC_GPIO_AD_B0_03_ACMP4_IN4 { 132 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 133 }; 134 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexcan2_rx: IOMUXC_GPIO_AD_B0_03_FLEXCAN2_RX { 135 pinmux = <0x401f80c8 0 0x401f8450 1 0x401f82b8>; 136 }; 137 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexpwm1_pwmx1: IOMUXC_GPIO_AD_B0_03_FLEXPWM1_PWMX1 { 138 pinmux = <0x401f80c8 4 0x0 0 0x401f82b8>; 139 }; 140 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 { 141 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 142 gpr = <0x400ac068 0x3 0x0>; 143 }; 144 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio6_io03: IOMUXC_GPIO_AD_B0_03_GPIO6_IO03 { 145 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 146 gpr = <0x400ac068 0x3 0x1>; 147 }; 148 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpspi3_pcs0: IOMUXC_GPIO_AD_B0_03_LPSPI3_PCS0 { 149 pinmux = <0x401f80c8 7 0x401f850c 0 0x401f82b8>; 150 }; 151 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpuart6_rx: IOMUXC_GPIO_AD_B0_03_LPUART6_RX { 152 pinmux = <0x401f80c8 2 0x401f8550 1 0x401f82b8>; 153 }; 154 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ref_24m_out: IOMUXC_GPIO_AD_B0_03_REF_24M_OUT { 155 pinmux = <0x401f80c8 6 0x0 0 0x401f82b8>; 156 }; 157 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC { 158 pinmux = <0x401f80c8 3 0x401f85d0 0 0x401f82b8>; 159 }; 160 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_IN17 { 161 pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>; 162 gpr = <0x400ac018 0x1d 0x0>; 163 }; 164 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_INOUT17 { 165 pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>; 166 gpr = <0x400ac018 0x1d 0x1>; 167 }; 168 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_tx_data3: IOMUXC_GPIO_AD_B0_04_ENET_TX_DATA3 { 169 pinmux = <0x401f80cc 2 0x0 0 0x401f82bc>; 170 }; 171 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 { 172 pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>; 173 gpr = <0x400ac068 0x4 0x0>; 174 }; 175 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio6_io04: IOMUXC_GPIO_AD_B0_04_GPIO6_IO04 { 176 pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>; 177 gpr = <0x400ac068 0x4 0x1>; 178 }; 179 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_lpspi3_pcs1: IOMUXC_GPIO_AD_B0_04_LPSPI3_PCS1 { 180 pinmux = <0x401f80cc 7 0x0 0 0x401f82bc>; 181 }; 182 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_mqs_right: IOMUXC_GPIO_AD_B0_04_MQS_RIGHT { 183 pinmux = <0x401f80cc 1 0x0 0 0x401f82bc>; 184 }; 185 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_pit_trigger0: IOMUXC_GPIO_AD_B0_04_PIT_TRIGGER0 { 186 pinmux = <0x401f80cc 6 0x0 0 0x401f82bc>; 187 }; 188 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_sai2_tx_sync: IOMUXC_GPIO_AD_B0_04_SAI2_TX_SYNC { 189 pinmux = <0x401f80cc 3 0x401f85c4 1 0x401f82bc>; 190 }; 191 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_src_boot_mode0: IOMUXC_GPIO_AD_B0_04_SRC_BOOT_MODE0 { 192 pinmux = <0x401f80cc 0 0x0 0 0x401f82bc>; 193 }; 194 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_tx_data2: IOMUXC_GPIO_AD_B0_05_ENET_TX_DATA2 { 195 pinmux = <0x401f80d0 2 0x0 0 0x401f82c0>; 196 }; 197 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 { 198 pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>; 199 gpr = <0x400ac068 0x5 0x0>; 200 }; 201 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio6_io05: IOMUXC_GPIO_AD_B0_05_GPIO6_IO05 { 202 pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>; 203 gpr = <0x400ac068 0x5 0x1>; 204 }; 205 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_lpspi3_pcs2: IOMUXC_GPIO_AD_B0_05_LPSPI3_PCS2 { 206 pinmux = <0x401f80d0 7 0x0 0 0x401f82c0>; 207 }; 208 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_mqs_left: IOMUXC_GPIO_AD_B0_05_MQS_LEFT { 209 pinmux = <0x401f80d0 1 0x0 0 0x401f82c0>; 210 }; 211 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_sai2_tx_bclk: IOMUXC_GPIO_AD_B0_05_SAI2_TX_BCLK { 212 pinmux = <0x401f80d0 3 0x401f85c0 1 0x401f82c0>; 213 }; 214 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_src_boot_mode1: IOMUXC_GPIO_AD_B0_05_SRC_BOOT_MODE1 { 215 pinmux = <0x401f80d0 0 0x0 0 0x401f82c0>; 216 }; 217 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_IN17 { 218 pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>; 219 gpr = <0x400ac018 0x1d 0x0>; 220 }; 221 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_INOUT17 { 222 pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>; 223 gpr = <0x400ac018 0x1d 0x1>; 224 }; 225 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_enet_rx_clk: IOMUXC_GPIO_AD_B0_06_ENET_RX_CLK { 226 pinmux = <0x401f80d4 2 0x0 0 0x401f82c4>; 227 }; 228 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 { 229 pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>; 230 gpr = <0x400ac068 0x6 0x0>; 231 }; 232 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio6_io06: IOMUXC_GPIO_AD_B0_06_GPIO6_IO06 { 233 pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>; 234 gpr = <0x400ac068 0x6 0x1>; 235 }; 236 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpt2_compare1: IOMUXC_GPIO_AD_B0_06_GPT2_COMPARE1 { 237 pinmux = <0x401f80d4 1 0x0 0 0x401f82c4>; 238 }; 239 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_jtag_tms: IOMUXC_GPIO_AD_B0_06_JTAG_TMS { 240 pinmux = <0x401f80d4 0 0x0 0 0x401f82c4>; 241 }; 242 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpspi3_pcs3: IOMUXC_GPIO_AD_B0_06_LPSPI3_PCS3 { 243 pinmux = <0x401f80d4 7 0x0 0 0x401f82c4>; 244 }; 245 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_sai2_rx_bclk: IOMUXC_GPIO_AD_B0_06_SAI2_RX_BCLK { 246 pinmux = <0x401f80d4 3 0x401f85b4 1 0x401f82c4>; 247 }; 248 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_in18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_IN18 { 249 pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>; 250 gpr = <0x400ac018 0x1e 0x0>; 251 }; 252 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_inout18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_INOUT18 { 253 pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>; 254 gpr = <0x400ac018 0x1e 0x1>; 255 }; 256 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_1588_event3_out: IOMUXC_GPIO_AD_B0_07_ENET_1588_EVENT3_OUT { 257 pinmux = <0x401f80d8 7 0x0 0 0x401f82c8>; 258 }; 259 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_tx_er: IOMUXC_GPIO_AD_B0_07_ENET_TX_ER { 260 pinmux = <0x401f80d8 2 0x0 0 0x401f82c8>; 261 }; 262 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 { 263 pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>; 264 gpr = <0x400ac068 0x7 0x0>; 265 }; 266 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio6_io07: IOMUXC_GPIO_AD_B0_07_GPIO6_IO07 { 267 pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>; 268 gpr = <0x400ac068 0x7 0x1>; 269 }; 270 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpt2_compare2: IOMUXC_GPIO_AD_B0_07_GPT2_COMPARE2 { 271 pinmux = <0x401f80d8 1 0x0 0 0x401f82c8>; 272 }; 273 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_jtag_tck: IOMUXC_GPIO_AD_B0_07_JTAG_TCK { 274 pinmux = <0x401f80d8 0 0x0 0 0x401f82c8>; 275 }; 276 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_sai2_rx_sync: IOMUXC_GPIO_AD_B0_07_SAI2_RX_SYNC { 277 pinmux = <0x401f80d8 3 0x401f85bc 1 0x401f82c8>; 278 }; 279 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_in19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_IN19 { 280 pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>; 281 gpr = <0x400ac018 0x1f 0x0>; 282 }; 283 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_inout19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_INOUT19 { 284 pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>; 285 gpr = <0x400ac018 0x1f 0x1>; 286 }; 287 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_1588_event3_in: IOMUXC_GPIO_AD_B0_08_ENET_1588_EVENT3_IN { 288 pinmux = <0x401f80dc 7 0x0 0 0x401f82cc>; 289 }; 290 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_rx_data3: IOMUXC_GPIO_AD_B0_08_ENET_RX_DATA3 { 291 pinmux = <0x401f80dc 2 0x0 0 0x401f82cc>; 292 }; 293 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 { 294 pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>; 295 gpr = <0x400ac068 0x8 0x0>; 296 }; 297 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio6_io08: IOMUXC_GPIO_AD_B0_08_GPIO6_IO08 { 298 pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>; 299 gpr = <0x400ac068 0x8 0x1>; 300 }; 301 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpt2_compare3: IOMUXC_GPIO_AD_B0_08_GPT2_COMPARE3 { 302 pinmux = <0x401f80dc 1 0x0 0 0x401f82cc>; 303 }; 304 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_jtag_mod: IOMUXC_GPIO_AD_B0_08_JTAG_MOD { 305 pinmux = <0x401f80dc 0 0x0 0 0x401f82cc>; 306 }; 307 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_sai2_rx_data: IOMUXC_GPIO_AD_B0_08_SAI2_RX_DATA { 308 pinmux = <0x401f80dc 3 0x401f85b8 1 0x401f82cc>; 309 }; 310 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_xbar1_xbar_in20: IOMUXC_GPIO_AD_B0_08_XBAR1_XBAR_IN20 { 311 pinmux = <0x401f80dc 6 0x401f8634 1 0x401f82cc>; 312 }; 313 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data2: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA2 { 314 pinmux = <0x401f80e0 2 0x0 0 0x401f82d0>; 315 }; 316 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_09_FLEXPWM2_PWMA3 { 317 pinmux = <0x401f80e0 1 0x401f8474 3 0x401f82d0>; 318 }; 319 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 { 320 pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>; 321 gpr = <0x400ac068 0x9 0x0>; 322 }; 323 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio6_io09: IOMUXC_GPIO_AD_B0_09_GPIO6_IO09 { 324 pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>; 325 gpr = <0x400ac068 0x9 0x1>; 326 }; 327 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpt2_clk: IOMUXC_GPIO_AD_B0_09_GPT2_CLK { 328 pinmux = <0x401f80e0 7 0x401f876c 0 0x401f82d0>; 329 }; 330 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_jtag_tdi: IOMUXC_GPIO_AD_B0_09_JTAG_TDI { 331 pinmux = <0x401f80e0 0 0x0 0 0x401f82d0>; 332 }; 333 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_sai2_tx_data: IOMUXC_GPIO_AD_B0_09_SAI2_TX_DATA { 334 pinmux = <0x401f80e0 3 0x0 0 0x401f82d0>; 335 }; 336 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_semc_dqs4: IOMUXC_GPIO_AD_B0_09_SEMC_DQS4 { 337 pinmux = <0x401f80e0 9 0x401f8788 2 0x401f82d0>; 338 }; 339 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_xbar1_xbar_in21: IOMUXC_GPIO_AD_B0_09_XBAR1_XBAR_IN21 { 340 pinmux = <0x401f80e0 6 0x401f8658 1 0x401f82d0>; 341 }; 342 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_arm_trace_swo: IOMUXC_GPIO_AD_B0_10_ARM_TRACE_SWO { 343 pinmux = <0x401f80e4 9 0x0 0 0x401f82d4>; 344 }; 345 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_10_ENET_1588_EVENT0_OUT { 346 pinmux = <0x401f80e4 7 0x0 0 0x401f82d4>; 347 }; 348 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_crs: IOMUXC_GPIO_AD_B0_10_ENET_CRS { 349 pinmux = <0x401f80e4 2 0x0 0 0x401f82d4>; 350 }; 351 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexcan3_tx: IOMUXC_GPIO_AD_B0_10_FLEXCAN3_TX { 352 pinmux = <0x401f80e4 8 0x0 0 0x401f82d4>; 353 }; 354 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm1_pwma3: IOMUXC_GPIO_AD_B0_10_FLEXPWM1_PWMA3 { 355 pinmux = <0x401f80e4 1 0x401f8454 3 0x401f82d4>; 356 }; 357 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 { 358 pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>; 359 gpr = <0x400ac068 0xa 0x0>; 360 }; 361 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio6_io10: IOMUXC_GPIO_AD_B0_10_GPIO6_IO10 { 362 pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>; 363 gpr = <0x400ac068 0xa 0x1>; 364 }; 365 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_jtag_tdo: IOMUXC_GPIO_AD_B0_10_JTAG_TDO { 366 pinmux = <0x401f80e4 0 0x0 0 0x401f82d4>; 367 }; 368 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_sai2_mclk: IOMUXC_GPIO_AD_B0_10_SAI2_MCLK { 369 pinmux = <0x401f80e4 3 0x401f85b0 1 0x401f82d4>; 370 }; 371 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_xbar1_xbar_in22: IOMUXC_GPIO_AD_B0_10_XBAR1_XBAR_IN22 { 372 pinmux = <0x401f80e4 6 0x401f8638 1 0x401f82d4>; 373 }; 374 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_11_ENET_1588_EVENT0_IN { 375 pinmux = <0x401f80e8 7 0x401f8444 1 0x401f82d8>; 376 }; 377 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_col: IOMUXC_GPIO_AD_B0_11_ENET_COL { 378 pinmux = <0x401f80e8 2 0x0 0 0x401f82d8>; 379 }; 380 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexcan3_rx: IOMUXC_GPIO_AD_B0_11_FLEXCAN3_RX { 381 pinmux = <0x401f80e8 8 0x401f878c 2 0x401f82d8>; 382 }; 383 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B0_11_FLEXPWM1_PWMB3 { 384 pinmux = <0x401f80e8 1 0x401f8464 3 0x401f82d8>; 385 }; 386 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 { 387 pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>; 388 gpr = <0x400ac068 0xb 0x0>; 389 }; 390 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio6_io11: IOMUXC_GPIO_AD_B0_11_GPIO6_IO11 { 391 pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>; 392 gpr = <0x400ac068 0xb 0x1>; 393 }; 394 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_jtag_trstb: IOMUXC_GPIO_AD_B0_11_JTAG_TRSTB { 395 pinmux = <0x401f80e8 0 0x0 0 0x401f82d8>; 396 }; 397 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_semc_clk6: IOMUXC_GPIO_AD_B0_11_SEMC_CLK6 { 398 pinmux = <0x401f80e8 9 0x0 0 0x401f82d8>; 399 }; 400 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_wdog1_b: IOMUXC_GPIO_AD_B0_11_WDOG1_B { 401 pinmux = <0x401f80e8 3 0x0 0 0x401f82d8>; 402 }; 403 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_xbar1_xbar_in23: IOMUXC_GPIO_AD_B0_11_XBAR1_XBAR_IN23 { 404 pinmux = <0x401f80e8 6 0x401f863c 1 0x401f82d8>; 405 }; 406 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in1: IOMUXC_GPIO_AD_B0_12_ADC1_IN1 { 407 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 408 }; 409 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_nmi: IOMUXC_GPIO_AD_B0_12_ARM_NMI { 410 pinmux = <0x401f80ec 7 0x0 0 0x401f82dc>; 411 }; 412 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_12_CCM_PMIC_RDY { 413 pinmux = <0x401f80ec 1 0x401f83fc 1 0x401f82dc>; 414 }; 415 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_1588_event1_out: IOMUXC_GPIO_AD_B0_12_ENET_1588_EVENT1_OUT { 416 pinmux = <0x401f80ec 6 0x0 0 0x401f82dc>; 417 }; 418 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm1_pwmx2: IOMUXC_GPIO_AD_B0_12_FLEXPWM1_PWMX2 { 419 pinmux = <0x401f80ec 4 0x0 0 0x401f82dc>; 420 }; 421 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 { 422 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 423 gpr = <0x400ac068 0xc 0x0>; 424 }; 425 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio6_io12: IOMUXC_GPIO_AD_B0_12_GPIO6_IO12 { 426 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 427 gpr = <0x400ac068 0xc 0x1>; 428 }; 429 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpi2c4_scl: IOMUXC_GPIO_AD_B0_12_LPI2C4_SCL { 430 pinmux = <0x401f80ec 0 0x401f84e4 1 0x401f82dc>; 431 }; 432 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart1_tx: IOMUXC_GPIO_AD_B0_12_LPUART1_TX { 433 pinmux = <0x401f80ec 2 0x0 0 0x401f82dc>; 434 }; 435 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_wdog2_b: IOMUXC_GPIO_AD_B0_12_WDOG2_B { 436 pinmux = <0x401f80ec 3 0x0 0 0x401f82dc>; 437 }; 438 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_acmp1_in2: IOMUXC_GPIO_AD_B0_13_ACMP1_IN2 { 439 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 440 }; 441 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc1_in2: IOMUXC_GPIO_AD_B0_13_ADC1_IN2 { 442 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 443 }; 444 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_1588_event1_in: IOMUXC_GPIO_AD_B0_13_ENET_1588_EVENT1_IN { 445 pinmux = <0x401f80f0 6 0x0 0 0x401f82e0>; 446 }; 447 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ewm_out_b: IOMUXC_GPIO_AD_B0_13_EWM_OUT_B { 448 pinmux = <0x401f80f0 3 0x0 0 0x401f82e0>; 449 }; 450 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm1_pwmx3: IOMUXC_GPIO_AD_B0_13_FLEXPWM1_PWMX3 { 451 pinmux = <0x401f80f0 4 0x0 0 0x401f82e0>; 452 }; 453 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 { 454 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 455 gpr = <0x400ac068 0xd 0x0>; 456 }; 457 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio6_io13: IOMUXC_GPIO_AD_B0_13_GPIO6_IO13 { 458 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 459 gpr = <0x400ac068 0xd 0x1>; 460 }; 461 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpt1_clk: IOMUXC_GPIO_AD_B0_13_GPT1_CLK { 462 pinmux = <0x401f80f0 1 0x401f8760 0 0x401f82e0>; 463 }; 464 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpi2c4_sda: IOMUXC_GPIO_AD_B0_13_LPI2C4_SDA { 465 pinmux = <0x401f80f0 0 0x401f84e8 1 0x401f82e0>; 466 }; 467 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart1_rx: IOMUXC_GPIO_AD_B0_13_LPUART1_RX { 468 pinmux = <0x401f80f0 2 0x0 0 0x401f82e0>; 469 }; 470 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ref_24m_out: IOMUXC_GPIO_AD_B0_13_REF_24M_OUT { 471 pinmux = <0x401f80f0 7 0x0 0 0x401f82e0>; 472 }; 473 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in2: IOMUXC_GPIO_AD_B0_14_ACMP2_IN2 { 474 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 475 }; 476 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in3: IOMUXC_GPIO_AD_B0_14_ADC1_IN3 { 477 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 478 }; 479 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_14_ENET_1588_EVENT0_OUT { 480 pinmux = <0x401f80f4 3 0x0 0 0x401f82e4>; 481 }; 482 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX { 483 pinmux = <0x401f80f4 6 0x0 0 0x401f82e4>; 484 }; 485 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan3_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN3_TX { 486 pinmux = <0x401f80f4 8 0x0 0 0x401f82e4>; 487 }; 488 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 { 489 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 490 gpr = <0x400ac068 0xe 0x0>; 491 }; 492 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio6_io14: IOMUXC_GPIO_AD_B0_14_GPIO6_IO14 { 493 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 494 gpr = <0x400ac068 0xe 0x1>; 495 }; 496 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_14_LPUART1_CTS_B { 497 pinmux = <0x401f80f4 2 0x0 0 0x401f82e4>; 498 }; 499 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_usb_otg2_oc: IOMUXC_GPIO_AD_B0_14_USB_OTG2_OC { 500 pinmux = <0x401f80f4 0 0x401f85cc 0 0x401f82e4>; 501 }; 502 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_xbar1_xbar_in24: IOMUXC_GPIO_AD_B0_14_XBAR1_XBAR_IN24 { 503 pinmux = <0x401f80f4 1 0x401f8640 1 0x401f82e4>; 504 }; 505 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in2: IOMUXC_GPIO_AD_B0_15_ACMP3_IN2 { 506 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 507 }; 508 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in4: IOMUXC_GPIO_AD_B0_15_ADC1_IN4 { 509 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 510 }; 511 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_15_ENET_1588_EVENT0_IN { 512 pinmux = <0x401f80f8 3 0x401f8444 0 0x401f82e8>; 513 }; 514 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX { 515 pinmux = <0x401f80f8 6 0x401f8450 2 0x401f82e8>; 516 }; 517 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan3_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN3_RX { 518 pinmux = <0x401f80f8 8 0x401f878c 1 0x401f82e8>; 519 }; 520 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 { 521 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 522 gpr = <0x400ac068 0xf 0x0>; 523 }; 524 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio6_io15: IOMUXC_GPIO_AD_B0_15_GPIO6_IO15 { 525 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 526 gpr = <0x400ac068 0xf 0x1>; 527 }; 528 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_15_LPUART1_RTS_B { 529 pinmux = <0x401f80f8 2 0x0 0 0x401f82e8>; 530 }; 531 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_usb_otg2_pwr: IOMUXC_GPIO_AD_B0_15_USB_OTG2_PWR { 532 pinmux = <0x401f80f8 0 0x0 0 0x401f82e8>; 533 }; 534 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_wdog1_rst_b_deb: IOMUXC_GPIO_AD_B0_15_WDOG1_RST_B_DEB { 535 pinmux = <0x401f80f8 7 0x0 0 0x401f82e8>; 536 }; 537 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_xbar1_xbar_in25: IOMUXC_GPIO_AD_B0_15_XBAR1_XBAR_IN25 { 538 pinmux = <0x401f80f8 1 0x401f8650 0 0x401f82e8>; 539 }; 540 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_acmp4_in2: IOMUXC_GPIO_AD_B1_00_ACMP4_IN2 { 541 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 542 }; 543 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc1_in5: IOMUXC_GPIO_AD_B1_00_ADC1_IN5 { 544 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 545 }; 546 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc2_in5: IOMUXC_GPIO_AD_B1_00_ADC2_IN5 { 547 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 548 }; 549 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_enet2_1588_event0_out: IOMUXC_GPIO_AD_B1_00_ENET2_1588_EVENT0_OUT { 550 pinmux = <0x401f80fc 8 0x0 0 0x401f82ec>; 551 }; 552 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_flexio3_flexio00: IOMUXC_GPIO_AD_B1_00_FLEXIO3_FLEXIO00 { 553 pinmux = <0x401f80fc 9 0x0 0 0x401f82ec>; 554 }; 555 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio1_io16: IOMUXC_GPIO_AD_B1_00_GPIO1_IO16 { 556 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 557 gpr = <0x400ac068 0x10 0x0>; 558 }; 559 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio6_io16: IOMUXC_GPIO_AD_B1_00_GPIO6_IO16 { 560 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 561 gpr = <0x400ac068 0x10 0x1>; 562 }; 563 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_kpp_row7: IOMUXC_GPIO_AD_B1_00_KPP_ROW7 { 564 pinmux = <0x401f80fc 7 0x0 0 0x401f82ec>; 565 }; 566 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpi2c1_scl: IOMUXC_GPIO_AD_B1_00_LPI2C1_SCL { 567 pinmux = <0x401f80fc 3 0x401f84cc 1 0x401f82ec>; 568 }; 569 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpuart2_cts_b: IOMUXC_GPIO_AD_B1_00_LPUART2_CTS_B { 570 pinmux = <0x401f80fc 2 0x0 0 0x401f82ec>; 571 }; 572 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_qtimer3_timer0: IOMUXC_GPIO_AD_B1_00_QTIMER3_TIMER0 { 573 pinmux = <0x401f80fc 1 0x401f857c 1 0x401f82ec>; 574 gpr = <0x400ac018 0x8 0x0>; 575 }; 576 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usb_otg2_id: IOMUXC_GPIO_AD_B1_00_USB_OTG2_ID { 577 pinmux = <0x401f80fc 0 0x401f83f8 1 0x401f82ec>; 578 }; 579 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usdhc1_wp: IOMUXC_GPIO_AD_B1_00_USDHC1_WP { 580 pinmux = <0x401f80fc 6 0x401f85d8 2 0x401f82ec>; 581 }; 582 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_wdog1_b: IOMUXC_GPIO_AD_B1_00_WDOG1_B { 583 pinmux = <0x401f80fc 4 0x0 0 0x401f82ec>; 584 }; 585 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp1_in0: IOMUXC_GPIO_AD_B1_01_ACMP1_IN0 { 586 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 587 }; 588 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp2_in0: IOMUXC_GPIO_AD_B1_01_ACMP2_IN0 { 589 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 590 }; 591 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp3_in0: IOMUXC_GPIO_AD_B1_01_ACMP3_IN0 { 592 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 593 }; 594 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp4_in0: IOMUXC_GPIO_AD_B1_01_ACMP4_IN0 { 595 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 596 }; 597 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc1_in6: IOMUXC_GPIO_AD_B1_01_ADC1_IN6 { 598 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 599 }; 600 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc2_in6: IOMUXC_GPIO_AD_B1_01_ADC2_IN6 { 601 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 602 }; 603 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_01_CCM_PMIC_RDY { 604 pinmux = <0x401f8100 4 0x401f83fc 2 0x401f82f0>; 605 }; 606 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_enet2_1588_event0_in: IOMUXC_GPIO_AD_B1_01_ENET2_1588_EVENT0_IN { 607 pinmux = <0x401f8100 8 0x401f8724 0 0x401f82f0>; 608 }; 609 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_flexio3_flexio01: IOMUXC_GPIO_AD_B1_01_FLEXIO3_FLEXIO01 { 610 pinmux = <0x401f8100 9 0x0 0 0x401f82f0>; 611 }; 612 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio1_io17: IOMUXC_GPIO_AD_B1_01_GPIO1_IO17 { 613 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 614 gpr = <0x400ac068 0x11 0x0>; 615 }; 616 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio6_io17: IOMUXC_GPIO_AD_B1_01_GPIO6_IO17 { 617 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 618 gpr = <0x400ac068 0x11 0x1>; 619 }; 620 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_kpp_col7: IOMUXC_GPIO_AD_B1_01_KPP_COL7 { 621 pinmux = <0x401f8100 7 0x0 0 0x401f82f0>; 622 }; 623 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpi2c1_sda: IOMUXC_GPIO_AD_B1_01_LPI2C1_SDA { 624 pinmux = <0x401f8100 3 0x401f84d0 1 0x401f82f0>; 625 }; 626 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpuart2_rts_b: IOMUXC_GPIO_AD_B1_01_LPUART2_RTS_B { 627 pinmux = <0x401f8100 2 0x0 0 0x401f82f0>; 628 }; 629 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_qtimer3_timer1: IOMUXC_GPIO_AD_B1_01_QTIMER3_TIMER1 { 630 pinmux = <0x401f8100 1 0x401f8580 0 0x401f82f0>; 631 gpr = <0x400ac018 0x9 0x0>; 632 }; 633 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_01_USB_OTG1_PWR { 634 pinmux = <0x401f8100 0 0x0 0 0x401f82f0>; 635 }; 636 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usdhc1_vselect: IOMUXC_GPIO_AD_B1_01_USDHC1_VSELECT { 637 pinmux = <0x401f8100 6 0x0 0 0x401f82f0>; 638 }; 639 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_acmp1_in3: IOMUXC_GPIO_AD_B1_02_ACMP1_IN3 { 640 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 641 }; 642 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc1_in7: IOMUXC_GPIO_AD_B1_02_ADC1_IN7 { 643 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 644 }; 645 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc2_in7: IOMUXC_GPIO_AD_B1_02_ADC2_IN7 { 646 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 647 }; 648 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_enet_1588_event2_out: IOMUXC_GPIO_AD_B1_02_ENET_1588_EVENT2_OUT { 649 pinmux = <0x401f8104 4 0x0 0 0x401f82f4>; 650 }; 651 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_flexio3_flexio02: IOMUXC_GPIO_AD_B1_02_FLEXIO3_FLEXIO02 { 652 pinmux = <0x401f8104 9 0x0 0 0x401f82f4>; 653 }; 654 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio1_io18: IOMUXC_GPIO_AD_B1_02_GPIO1_IO18 { 655 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 656 gpr = <0x400ac068 0x12 0x0>; 657 }; 658 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio6_io18: IOMUXC_GPIO_AD_B1_02_GPIO6_IO18 { 659 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 660 gpr = <0x400ac068 0x12 0x1>; 661 }; 662 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpt2_clk: IOMUXC_GPIO_AD_B1_02_GPT2_CLK { 663 pinmux = <0x401f8104 8 0x401f876c 1 0x401f82f4>; 664 }; 665 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_kpp_row6: IOMUXC_GPIO_AD_B1_02_KPP_ROW6 { 666 pinmux = <0x401f8104 7 0x0 0 0x401f82f4>; 667 }; 668 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_lpuart2_tx: IOMUXC_GPIO_AD_B1_02_LPUART2_TX { 669 pinmux = <0x401f8104 2 0x401f8530 1 0x401f82f4>; 670 }; 671 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_qtimer3_timer2: IOMUXC_GPIO_AD_B1_02_QTIMER3_TIMER2 { 672 pinmux = <0x401f8104 1 0x401f8584 1 0x401f82f4>; 673 gpr = <0x400ac018 0xa 0x0>; 674 }; 675 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_spdif_out: IOMUXC_GPIO_AD_B1_02_SPDIF_OUT { 676 pinmux = <0x401f8104 3 0x0 0 0x401f82f4>; 677 }; 678 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usb_otg1_id: IOMUXC_GPIO_AD_B1_02_USB_OTG1_ID { 679 pinmux = <0x401f8104 0 0x401f83f4 1 0x401f82f4>; 680 }; 681 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_02_USDHC1_CD_B { 682 pinmux = <0x401f8104 6 0x401f85d4 1 0x401f82f4>; 683 }; 684 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_acmp2_in3: IOMUXC_GPIO_AD_B1_03_ACMP2_IN3 { 685 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 686 }; 687 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc1_in8: IOMUXC_GPIO_AD_B1_03_ADC1_IN8 { 688 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 689 }; 690 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc2_in8: IOMUXC_GPIO_AD_B1_03_ADC2_IN8 { 691 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 692 }; 693 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_enet_1588_event2_in: IOMUXC_GPIO_AD_B1_03_ENET_1588_EVENT2_IN { 694 pinmux = <0x401f8108 4 0x0 0 0x401f82f8>; 695 }; 696 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_flexio3_flexio03: IOMUXC_GPIO_AD_B1_03_FLEXIO3_FLEXIO03 { 697 pinmux = <0x401f8108 9 0x0 0 0x401f82f8>; 698 }; 699 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio1_io19: IOMUXC_GPIO_AD_B1_03_GPIO1_IO19 { 700 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 701 gpr = <0x400ac068 0x13 0x0>; 702 }; 703 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio6_io19: IOMUXC_GPIO_AD_B1_03_GPIO6_IO19 { 704 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 705 gpr = <0x400ac068 0x13 0x1>; 706 }; 707 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpt2_capture1: IOMUXC_GPIO_AD_B1_03_GPT2_CAPTURE1 { 708 pinmux = <0x401f8108 8 0x401f8764 1 0x401f82f8>; 709 }; 710 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_kpp_col6: IOMUXC_GPIO_AD_B1_03_KPP_COL6 { 711 pinmux = <0x401f8108 7 0x0 0 0x401f82f8>; 712 }; 713 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_lpuart2_rx: IOMUXC_GPIO_AD_B1_03_LPUART2_RX { 714 pinmux = <0x401f8108 2 0x401f852c 1 0x401f82f8>; 715 }; 716 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_qtimer3_timer3: IOMUXC_GPIO_AD_B1_03_QTIMER3_TIMER3 { 717 pinmux = <0x401f8108 1 0x401f8588 1 0x401f82f8>; 718 gpr = <0x400ac018 0xb 0x0>; 719 }; 720 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_spdif_in: IOMUXC_GPIO_AD_B1_03_SPDIF_IN { 721 pinmux = <0x401f8108 3 0x401f85c8 0 0x401f82f8>; 722 }; 723 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usb_otg1_oc: IOMUXC_GPIO_AD_B1_03_USB_OTG1_OC { 724 pinmux = <0x401f8108 0 0x401f85d0 1 0x401f82f8>; 725 }; 726 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_03_USDHC2_CD_B { 727 pinmux = <0x401f8108 6 0x401f85e0 0 0x401f82f8>; 728 }; 729 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_acmp3_in3: IOMUXC_GPIO_AD_B1_04_ACMP3_IN3 { 730 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 731 }; 732 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc1_in9: IOMUXC_GPIO_AD_B1_04_ADC1_IN9 { 733 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 734 }; 735 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc2_in9: IOMUXC_GPIO_AD_B1_04_ADC2_IN9 { 736 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 737 }; 738 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_enet_mdc: IOMUXC_GPIO_AD_B1_04_ENET_MDC { 739 pinmux = <0x401f810c 1 0x0 0 0x401f82fc>; 740 }; 741 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexio3_flexio04: IOMUXC_GPIO_AD_B1_04_FLEXIO3_FLEXIO04 { 742 pinmux = <0x401f810c 9 0x0 0 0x401f82fc>; 743 }; 744 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexspi_b_data3: IOMUXC_GPIO_AD_B1_04_FLEXSPI_B_DATA3 { 745 pinmux = <0x401f810c 0 0x401f84c4 1 0x401f82fc>; 746 }; 747 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio1_io20: IOMUXC_GPIO_AD_B1_04_GPIO1_IO20 { 748 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 749 gpr = <0x400ac068 0x14 0x0>; 750 }; 751 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio6_io20: IOMUXC_GPIO_AD_B1_04_GPIO6_IO20 { 752 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 753 gpr = <0x400ac068 0x14 0x1>; 754 }; 755 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpt2_capture2: IOMUXC_GPIO_AD_B1_04_GPT2_CAPTURE2 { 756 pinmux = <0x401f810c 8 0x401f8768 1 0x401f82fc>; 757 }; 758 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_kpp_row5: IOMUXC_GPIO_AD_B1_04_KPP_ROW5 { 759 pinmux = <0x401f810c 7 0x0 0 0x401f82fc>; 760 }; 761 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_lpuart3_cts_b: IOMUXC_GPIO_AD_B1_04_LPUART3_CTS_B { 762 pinmux = <0x401f810c 2 0x401f8534 1 0x401f82fc>; 763 }; 764 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_spdif_sr_clk: IOMUXC_GPIO_AD_B1_04_SPDIF_SR_CLK { 765 pinmux = <0x401f810c 3 0x0 0 0x401f82fc>; 766 }; 767 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_usdhc2_data0: IOMUXC_GPIO_AD_B1_04_USDHC2_DATA0 { 768 pinmux = <0x401f810c 6 0x401f85e8 1 0x401f82fc>; 769 }; 770 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_acmp4_in3: IOMUXC_GPIO_AD_B1_05_ACMP4_IN3 { 771 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 772 }; 773 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc1_in10: IOMUXC_GPIO_AD_B1_05_ADC1_IN10 { 774 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 775 }; 776 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc2_in10: IOMUXC_GPIO_AD_B1_05_ADC2_IN10 { 777 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 778 }; 779 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_enet_mdio: IOMUXC_GPIO_AD_B1_05_ENET_MDIO { 780 pinmux = <0x401f8110 1 0x401f8430 0 0x401f8300>; 781 }; 782 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexio3_flexio05: IOMUXC_GPIO_AD_B1_05_FLEXIO3_FLEXIO05 { 783 pinmux = <0x401f8110 9 0x0 0 0x401f8300>; 784 }; 785 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexspi_b_data2: IOMUXC_GPIO_AD_B1_05_FLEXSPI_B_DATA2 { 786 pinmux = <0x401f8110 0 0x401f84c0 1 0x401f8300>; 787 }; 788 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio1_io21: IOMUXC_GPIO_AD_B1_05_GPIO1_IO21 { 789 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 790 gpr = <0x400ac068 0x15 0x0>; 791 }; 792 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio6_io21: IOMUXC_GPIO_AD_B1_05_GPIO6_IO21 { 793 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 794 gpr = <0x400ac068 0x15 0x1>; 795 }; 796 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpt2_compare1: IOMUXC_GPIO_AD_B1_05_GPT2_COMPARE1 { 797 pinmux = <0x401f8110 8 0x0 0 0x401f8300>; 798 }; 799 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_kpp_col5: IOMUXC_GPIO_AD_B1_05_KPP_COL5 { 800 pinmux = <0x401f8110 7 0x0 0 0x401f8300>; 801 }; 802 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_lpuart3_rts_b: IOMUXC_GPIO_AD_B1_05_LPUART3_RTS_B { 803 pinmux = <0x401f8110 2 0x0 0 0x401f8300>; 804 }; 805 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_spdif_out: IOMUXC_GPIO_AD_B1_05_SPDIF_OUT { 806 pinmux = <0x401f8110 3 0x0 0 0x401f8300>; 807 }; 808 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_usdhc2_data1: IOMUXC_GPIO_AD_B1_05_USDHC2_DATA1 { 809 pinmux = <0x401f8110 6 0x401f85ec 1 0x401f8300>; 810 }; 811 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp1_in1: IOMUXC_GPIO_AD_B1_06_ACMP1_IN1 { 812 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 813 }; 814 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp2_in1: IOMUXC_GPIO_AD_B1_06_ACMP2_IN1 { 815 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 816 }; 817 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp3_in1: IOMUXC_GPIO_AD_B1_06_ACMP3_IN1 { 818 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 819 }; 820 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp4_in1: IOMUXC_GPIO_AD_B1_06_ACMP4_IN1 { 821 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 822 }; 823 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc1_in11: IOMUXC_GPIO_AD_B1_06_ADC1_IN11 { 824 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 825 }; 826 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc2_in11: IOMUXC_GPIO_AD_B1_06_ADC2_IN11 { 827 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 828 }; 829 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexio3_flexio06: IOMUXC_GPIO_AD_B1_06_FLEXIO3_FLEXIO06 { 830 pinmux = <0x401f8114 9 0x0 0 0x401f8304>; 831 }; 832 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexspi_b_data1: IOMUXC_GPIO_AD_B1_06_FLEXSPI_B_DATA1 { 833 pinmux = <0x401f8114 0 0x401f84bc 1 0x401f8304>; 834 }; 835 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio1_io22: IOMUXC_GPIO_AD_B1_06_GPIO1_IO22 { 836 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 837 gpr = <0x400ac068 0x16 0x0>; 838 }; 839 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio6_io22: IOMUXC_GPIO_AD_B1_06_GPIO6_IO22 { 840 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 841 gpr = <0x400ac068 0x16 0x1>; 842 }; 843 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpt2_compare2: IOMUXC_GPIO_AD_B1_06_GPT2_COMPARE2 { 844 pinmux = <0x401f8114 8 0x0 0 0x401f8304>; 845 }; 846 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_kpp_row4: IOMUXC_GPIO_AD_B1_06_KPP_ROW4 { 847 pinmux = <0x401f8114 7 0x0 0 0x401f8304>; 848 }; 849 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpi2c3_sda: IOMUXC_GPIO_AD_B1_06_LPI2C3_SDA { 850 pinmux = <0x401f8114 1 0x401f84e0 2 0x401f8304>; 851 }; 852 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpuart3_tx: IOMUXC_GPIO_AD_B1_06_LPUART3_TX { 853 pinmux = <0x401f8114 2 0x401f853c 0 0x401f8304>; 854 }; 855 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_spdif_lock: IOMUXC_GPIO_AD_B1_06_SPDIF_LOCK { 856 pinmux = <0x401f8114 3 0x0 0 0x401f8304>; 857 }; 858 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_usdhc2_data2: IOMUXC_GPIO_AD_B1_06_USDHC2_DATA2 { 859 pinmux = <0x401f8114 6 0x401f85f0 1 0x401f8304>; 860 }; 861 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_acmp1_in5: IOMUXC_GPIO_AD_B1_07_ACMP1_IN5 { 862 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 863 }; 864 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc1_in12: IOMUXC_GPIO_AD_B1_07_ADC1_IN12 { 865 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 866 }; 867 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc2_in12: IOMUXC_GPIO_AD_B1_07_ADC2_IN12 { 868 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 869 }; 870 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexio3_flexio07: IOMUXC_GPIO_AD_B1_07_FLEXIO3_FLEXIO07 { 871 pinmux = <0x401f8118 9 0x0 0 0x401f8308>; 872 }; 873 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexspi_b_data0: IOMUXC_GPIO_AD_B1_07_FLEXSPI_B_DATA0 { 874 pinmux = <0x401f8118 0 0x401f84b8 1 0x401f8308>; 875 }; 876 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio1_io23: IOMUXC_GPIO_AD_B1_07_GPIO1_IO23 { 877 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 878 gpr = <0x400ac068 0x17 0x0>; 879 }; 880 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio6_io23: IOMUXC_GPIO_AD_B1_07_GPIO6_IO23 { 881 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 882 gpr = <0x400ac068 0x17 0x1>; 883 }; 884 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpt2_compare3: IOMUXC_GPIO_AD_B1_07_GPT2_COMPARE3 { 885 pinmux = <0x401f8118 8 0x0 0 0x401f8308>; 886 }; 887 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_kpp_col4: IOMUXC_GPIO_AD_B1_07_KPP_COL4 { 888 pinmux = <0x401f8118 7 0x0 0 0x401f8308>; 889 }; 890 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpi2c3_scl: IOMUXC_GPIO_AD_B1_07_LPI2C3_SCL { 891 pinmux = <0x401f8118 1 0x401f84dc 2 0x401f8308>; 892 }; 893 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpuart3_rx: IOMUXC_GPIO_AD_B1_07_LPUART3_RX { 894 pinmux = <0x401f8118 2 0x401f8538 0 0x401f8308>; 895 }; 896 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_spdif_ext_clk: IOMUXC_GPIO_AD_B1_07_SPDIF_EXT_CLK { 897 pinmux = <0x401f8118 3 0x0 0 0x401f8308>; 898 }; 899 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_usdhc2_data3: IOMUXC_GPIO_AD_B1_07_USDHC2_DATA3 { 900 pinmux = <0x401f8118 6 0x401f85f4 1 0x401f8308>; 901 }; 902 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_acmp2_in5: IOMUXC_GPIO_AD_B1_08_ACMP2_IN5 { 903 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 904 }; 905 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc1_in13: IOMUXC_GPIO_AD_B1_08_ADC1_IN13 { 906 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 907 }; 908 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc2_in13: IOMUXC_GPIO_AD_B1_08_ADC2_IN13 { 909 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 910 }; 911 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_08_CCM_PMIC_RDY { 912 pinmux = <0x401f811c 3 0x401f83fc 3 0x401f830c>; 913 }; 914 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexcan1_tx: IOMUXC_GPIO_AD_B1_08_FLEXCAN1_TX { 915 pinmux = <0x401f811c 2 0x0 0 0x401f830c>; 916 }; 917 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexio3_flexio08: IOMUXC_GPIO_AD_B1_08_FLEXIO3_FLEXIO08 { 918 pinmux = <0x401f811c 9 0x0 0 0x401f830c>; 919 }; 920 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexpwm4_pwma0: IOMUXC_GPIO_AD_B1_08_FLEXPWM4_PWMA0 { 921 pinmux = <0x401f811c 1 0x401f8494 1 0x401f830c>; 922 }; 923 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexspi_a_ss1_b: IOMUXC_GPIO_AD_B1_08_FLEXSPI_A_SS1_B { 924 pinmux = <0x401f811c 0 0x0 0 0x401f830c>; 925 }; 926 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio1_io24: IOMUXC_GPIO_AD_B1_08_GPIO1_IO24 { 927 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 928 gpr = <0x400ac068 0x18 0x0>; 929 }; 930 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio6_io24: IOMUXC_GPIO_AD_B1_08_GPIO6_IO24 { 931 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 932 gpr = <0x400ac068 0x18 0x1>; 933 }; 934 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_kpp_row3: IOMUXC_GPIO_AD_B1_08_KPP_ROW3 { 935 pinmux = <0x401f811c 7 0x0 0 0x401f830c>; 936 }; 937 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_usdhc2_cmd: IOMUXC_GPIO_AD_B1_08_USDHC2_CMD { 938 pinmux = <0x401f811c 6 0x401f85e4 1 0x401f830c>; 939 }; 940 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_acmp3_in5: IOMUXC_GPIO_AD_B1_09_ACMP3_IN5 { 941 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 942 }; 943 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc1_in14: IOMUXC_GPIO_AD_B1_09_ADC1_IN14 { 944 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 945 }; 946 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc2_in14: IOMUXC_GPIO_AD_B1_09_ADC2_IN14 { 947 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 948 }; 949 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexcan1_rx: IOMUXC_GPIO_AD_B1_09_FLEXCAN1_RX { 950 pinmux = <0x401f8120 2 0x401f844c 2 0x401f8310>; 951 }; 952 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexio3_flexio09: IOMUXC_GPIO_AD_B1_09_FLEXIO3_FLEXIO09 { 953 pinmux = <0x401f8120 9 0x0 0 0x401f8310>; 954 }; 955 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexpwm4_pwma1: IOMUXC_GPIO_AD_B1_09_FLEXPWM4_PWMA1 { 956 pinmux = <0x401f8120 1 0x401f8498 1 0x401f8310>; 957 }; 958 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexspi_a_dqs: IOMUXC_GPIO_AD_B1_09_FLEXSPI_A_DQS { 959 pinmux = <0x401f8120 0 0x401f84a4 1 0x401f8310>; 960 }; 961 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio1_io25: IOMUXC_GPIO_AD_B1_09_GPIO1_IO25 { 962 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 963 gpr = <0x400ac068 0x19 0x0>; 964 }; 965 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio6_io25: IOMUXC_GPIO_AD_B1_09_GPIO6_IO25 { 966 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 967 gpr = <0x400ac068 0x19 0x1>; 968 }; 969 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_kpp_col3: IOMUXC_GPIO_AD_B1_09_KPP_COL3 { 970 pinmux = <0x401f8120 7 0x0 0 0x401f8310>; 971 }; 972 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_sai1_mclk: IOMUXC_GPIO_AD_B1_09_SAI1_MCLK { 973 pinmux = <0x401f8120 3 0x401f858c 1 0x401f8310>; 974 }; 975 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_usdhc2_clk: IOMUXC_GPIO_AD_B1_09_USDHC2_CLK { 976 pinmux = <0x401f8120 6 0x401f85dc 1 0x401f8310>; 977 }; 978 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp4_in5: IOMUXC_GPIO_AD_B1_10_ACMP4_IN5 { 979 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 980 }; 981 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in15: IOMUXC_GPIO_AD_B1_10_ADC1_IN15 { 982 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 983 }; 984 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in15: IOMUXC_GPIO_AD_B1_10_ADC2_IN15 { 985 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 986 }; 987 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_enet2_1588_event1_out: IOMUXC_GPIO_AD_B1_10_ENET2_1588_EVENT1_OUT { 988 pinmux = <0x401f8124 8 0x0 0 0x401f8314>; 989 }; 990 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexio3_flexio10: IOMUXC_GPIO_AD_B1_10_FLEXIO3_FLEXIO10 { 991 pinmux = <0x401f8124 9 0x0 0 0x401f8314>; 992 }; 993 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexspi_a_data3: IOMUXC_GPIO_AD_B1_10_FLEXSPI_A_DATA3 { 994 pinmux = <0x401f8124 0 0x401f84b4 1 0x401f8314>; 995 }; 996 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 { 997 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 998 gpr = <0x400ac068 0x1a 0x0>; 999 }; 1000 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio6_io26: IOMUXC_GPIO_AD_B1_10_GPIO6_IO26 { 1001 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 1002 gpr = <0x400ac068 0x1a 0x1>; 1003 }; 1004 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_kpp_row2: IOMUXC_GPIO_AD_B1_10_KPP_ROW2 { 1005 pinmux = <0x401f8124 7 0x0 0 0x401f8314>; 1006 }; 1007 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart8_tx: IOMUXC_GPIO_AD_B1_10_LPUART8_TX { 1008 pinmux = <0x401f8124 2 0x401f8564 1 0x401f8314>; 1009 }; 1010 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_sai1_rx_sync: IOMUXC_GPIO_AD_B1_10_SAI1_RX_SYNC { 1011 pinmux = <0x401f8124 3 0x401f85a4 1 0x401f8314>; 1012 }; 1013 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc2_wp: IOMUXC_GPIO_AD_B1_10_USDHC2_WP { 1014 pinmux = <0x401f8124 6 0x401f8608 1 0x401f8314>; 1015 }; 1016 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_wdog1_b: IOMUXC_GPIO_AD_B1_10_WDOG1_B { 1017 pinmux = <0x401f8124 1 0x0 0 0x401f8314>; 1018 }; 1019 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp1_in6: IOMUXC_GPIO_AD_B1_11_ACMP1_IN6 { 1020 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1021 }; 1022 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in0: IOMUXC_GPIO_AD_B1_11_ADC1_IN0 { 1023 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1024 }; 1025 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in0: IOMUXC_GPIO_AD_B1_11_ADC2_IN0 { 1026 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1027 }; 1028 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_enet2_1588_event1_in: IOMUXC_GPIO_AD_B1_11_ENET2_1588_EVENT1_IN { 1029 pinmux = <0x401f8128 8 0x0 0 0x401f8318>; 1030 }; 1031 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_ewm_out_b: IOMUXC_GPIO_AD_B1_11_EWM_OUT_B { 1032 pinmux = <0x401f8128 1 0x0 0 0x401f8318>; 1033 }; 1034 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexio3_flexio11: IOMUXC_GPIO_AD_B1_11_FLEXIO3_FLEXIO11 { 1035 pinmux = <0x401f8128 9 0x0 0 0x401f8318>; 1036 }; 1037 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexspi_a_data2: IOMUXC_GPIO_AD_B1_11_FLEXSPI_A_DATA2 { 1038 pinmux = <0x401f8128 0 0x401f84b0 1 0x401f8318>; 1039 }; 1040 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 { 1041 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1042 gpr = <0x400ac068 0x1b 0x0>; 1043 }; 1044 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio6_io27: IOMUXC_GPIO_AD_B1_11_GPIO6_IO27 { 1045 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1046 gpr = <0x400ac068 0x1b 0x1>; 1047 }; 1048 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_kpp_col2: IOMUXC_GPIO_AD_B1_11_KPP_COL2 { 1049 pinmux = <0x401f8128 7 0x0 0 0x401f8318>; 1050 }; 1051 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart8_rx: IOMUXC_GPIO_AD_B1_11_LPUART8_RX { 1052 pinmux = <0x401f8128 2 0x401f8560 1 0x401f8318>; 1053 }; 1054 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_sai1_rx_bclk: IOMUXC_GPIO_AD_B1_11_SAI1_RX_BCLK { 1055 pinmux = <0x401f8128 3 0x401f8590 1 0x401f8318>; 1056 }; 1057 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc2_reset_b: IOMUXC_GPIO_AD_B1_11_USDHC2_RESET_B { 1058 pinmux = <0x401f8128 6 0x0 0 0x401f8318>; 1059 }; 1060 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT { 1061 pinmux = <0x401f812c 1 0x0 0 0x401f831c>; 1062 }; 1063 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp2_in6: IOMUXC_GPIO_AD_B1_12_ACMP2_IN6 { 1064 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1065 }; 1066 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in1: IOMUXC_GPIO_AD_B1_12_ADC2_IN1 { 1067 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1068 }; 1069 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_enet2_1588_event2_out: IOMUXC_GPIO_AD_B1_12_ENET2_1588_EVENT2_OUT { 1070 pinmux = <0x401f812c 8 0x0 0 0x401f831c>; 1071 }; 1072 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexio3_flexio12: IOMUXC_GPIO_AD_B1_12_FLEXIO3_FLEXIO12 { 1073 pinmux = <0x401f812c 9 0x0 0 0x401f831c>; 1074 }; 1075 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexspi_a_data1: IOMUXC_GPIO_AD_B1_12_FLEXSPI_A_DATA1 { 1076 pinmux = <0x401f812c 0 0x401f84ac 1 0x401f831c>; 1077 }; 1078 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 { 1079 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1080 gpr = <0x400ac068 0x1c 0x0>; 1081 }; 1082 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio6_io28: IOMUXC_GPIO_AD_B1_12_GPIO6_IO28 { 1083 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1084 gpr = <0x400ac068 0x1c 0x1>; 1085 }; 1086 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_kpp_row1: IOMUXC_GPIO_AD_B1_12_KPP_ROW1 { 1087 pinmux = <0x401f812c 7 0x0 0 0x401f831c>; 1088 }; 1089 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_12_LPSPI3_PCS0 { 1090 pinmux = <0x401f812c 2 0x401f850c 1 0x401f831c>; 1091 }; 1092 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_sai1_rx_data0: IOMUXC_GPIO_AD_B1_12_SAI1_RX_DATA0 { 1093 pinmux = <0x401f812c 3 0x401f8594 1 0x401f831c>; 1094 }; 1095 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_data4: IOMUXC_GPIO_AD_B1_12_USDHC2_DATA4 { 1096 pinmux = <0x401f812c 6 0x401f85f8 1 0x401f831c>; 1097 }; 1098 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT { 1099 pinmux = <0x401f8130 1 0x0 0 0x401f8320>; 1100 }; 1101 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp3_in6: IOMUXC_GPIO_AD_B1_13_ACMP3_IN6 { 1102 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1103 }; 1104 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in2: IOMUXC_GPIO_AD_B1_13_ADC2_IN2 { 1105 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1106 }; 1107 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_enet2_1588_event2_in: IOMUXC_GPIO_AD_B1_13_ENET2_1588_EVENT2_IN { 1108 pinmux = <0x401f8130 8 0x0 0 0x401f8320>; 1109 }; 1110 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexio3_flexio13: IOMUXC_GPIO_AD_B1_13_FLEXIO3_FLEXIO13 { 1111 pinmux = <0x401f8130 9 0x0 0 0x401f8320>; 1112 }; 1113 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexspi_a_data0: IOMUXC_GPIO_AD_B1_13_FLEXSPI_A_DATA0 { 1114 pinmux = <0x401f8130 0 0x401f84a8 1 0x401f8320>; 1115 }; 1116 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 { 1117 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1118 gpr = <0x400ac068 0x1d 0x0>; 1119 }; 1120 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio6_io29: IOMUXC_GPIO_AD_B1_13_GPIO6_IO29 { 1121 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1122 gpr = <0x400ac068 0x1d 0x1>; 1123 }; 1124 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_kpp_col1: IOMUXC_GPIO_AD_B1_13_KPP_COL1 { 1125 pinmux = <0x401f8130 7 0x0 0 0x401f8320>; 1126 }; 1127 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_sdi: IOMUXC_GPIO_AD_B1_13_LPSPI3_SDI { 1128 pinmux = <0x401f8130 2 0x401f8514 1 0x401f8320>; 1129 }; 1130 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_sai1_tx_data0: IOMUXC_GPIO_AD_B1_13_SAI1_TX_DATA0 { 1131 pinmux = <0x401f8130 3 0x0 0 0x401f8320>; 1132 }; 1133 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_data5: IOMUXC_GPIO_AD_B1_13_USDHC2_DATA5 { 1134 pinmux = <0x401f8130 6 0x401f85fc 1 0x401f8320>; 1135 }; 1136 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT { 1137 pinmux = <0x401f8134 1 0x0 0 0x401f8324>; 1138 }; 1139 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp4_in6: IOMUXC_GPIO_AD_B1_14_ACMP4_IN6 { 1140 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1141 }; 1142 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in3: IOMUXC_GPIO_AD_B1_14_ADC2_IN3 { 1143 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1144 }; 1145 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_enet2_1588_event3_out: IOMUXC_GPIO_AD_B1_14_ENET2_1588_EVENT3_OUT { 1146 pinmux = <0x401f8134 8 0x0 0 0x401f8324>; 1147 }; 1148 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexio3_flexio14: IOMUXC_GPIO_AD_B1_14_FLEXIO3_FLEXIO14 { 1149 pinmux = <0x401f8134 9 0x0 0 0x401f8324>; 1150 }; 1151 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexspi_a_sclk: IOMUXC_GPIO_AD_B1_14_FLEXSPI_A_SCLK { 1152 pinmux = <0x401f8134 0 0x401f84c8 1 0x401f8324>; 1153 }; 1154 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 { 1155 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1156 gpr = <0x400ac068 0x1e 0x0>; 1157 }; 1158 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio6_io30: IOMUXC_GPIO_AD_B1_14_GPIO6_IO30 { 1159 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1160 gpr = <0x400ac068 0x1e 0x1>; 1161 }; 1162 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_kpp_row0: IOMUXC_GPIO_AD_B1_14_KPP_ROW0 { 1163 pinmux = <0x401f8134 7 0x0 0 0x401f8324>; 1164 }; 1165 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO { 1166 pinmux = <0x401f8134 2 0x401f8518 1 0x401f8324>; 1167 }; 1168 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_sai1_tx_bclk: IOMUXC_GPIO_AD_B1_14_SAI1_TX_BCLK { 1169 pinmux = <0x401f8134 3 0x401f85a8 1 0x401f8324>; 1170 }; 1171 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_usdhc2_data6: IOMUXC_GPIO_AD_B1_14_USDHC2_DATA6 { 1172 pinmux = <0x401f8134 6 0x401f8600 1 0x401f8324>; 1173 }; 1174 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT { 1175 pinmux = <0x401f8138 1 0x0 0 0x401f8328>; 1176 }; 1177 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in4: IOMUXC_GPIO_AD_B1_15_ADC2_IN4 { 1178 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1179 }; 1180 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_enet2_1588_event3_in: IOMUXC_GPIO_AD_B1_15_ENET2_1588_EVENT3_IN { 1181 pinmux = <0x401f8138 8 0x0 0 0x401f8328>; 1182 }; 1183 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexio3_flexio15: IOMUXC_GPIO_AD_B1_15_FLEXIO3_FLEXIO15 { 1184 pinmux = <0x401f8138 9 0x0 0 0x401f8328>; 1185 }; 1186 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexspi_a_ss0_b: IOMUXC_GPIO_AD_B1_15_FLEXSPI_A_SS0_B { 1187 pinmux = <0x401f8138 0 0x0 0 0x401f8328>; 1188 }; 1189 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 { 1190 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1191 gpr = <0x400ac068 0x1f 0x0>; 1192 }; 1193 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio6_io31: IOMUXC_GPIO_AD_B1_15_GPIO6_IO31 { 1194 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1195 gpr = <0x400ac068 0x1f 0x1>; 1196 }; 1197 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_kpp_col0: IOMUXC_GPIO_AD_B1_15_KPP_COL0 { 1198 pinmux = <0x401f8138 7 0x0 0 0x401f8328>; 1199 }; 1200 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sck: IOMUXC_GPIO_AD_B1_15_LPSPI3_SCK { 1201 pinmux = <0x401f8138 2 0x0 0 0x401f8328>; 1202 }; 1203 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_sai1_tx_sync: IOMUXC_GPIO_AD_B1_15_SAI1_TX_SYNC { 1204 pinmux = <0x401f8138 3 0x401f85ac 1 0x401f8328>; 1205 }; 1206 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_usdhc2_data7: IOMUXC_GPIO_AD_B1_15_USDHC2_DATA7 { 1207 pinmux = <0x401f8138 6 0x401f8604 1 0x401f8328>; 1208 }; 1209 /omit-if-no-ref/ iomuxc_gpio_b0_00_enet2_mdc: IOMUXC_GPIO_B0_00_ENET2_MDC { 1210 pinmux = <0x401f813c 8 0x0 0 0x401f832c>; 1211 }; 1212 /omit-if-no-ref/ iomuxc_gpio_b0_00_flexio2_flexio00: IOMUXC_GPIO_B0_00_FLEXIO2_FLEXIO00 { 1213 pinmux = <0x401f813c 4 0x0 0 0x401f832c>; 1214 }; 1215 /omit-if-no-ref/ iomuxc_gpio_b0_00_gpio2_io00: IOMUXC_GPIO_B0_00_GPIO2_IO00 { 1216 pinmux = <0x401f813c 5 0x0 0 0x401f832c>; 1217 gpr = <0x400ac06c 0x0 0x0>; 1218 }; 1219 /omit-if-no-ref/ iomuxc_gpio_b0_00_gpio7_io00: IOMUXC_GPIO_B0_00_GPIO7_IO00 { 1220 pinmux = <0x401f813c 5 0x0 0 0x401f832c>; 1221 gpr = <0x400ac06c 0x0 0x1>; 1222 }; 1223 /omit-if-no-ref/ iomuxc_gpio_b0_00_lpspi4_pcs0: IOMUXC_GPIO_B0_00_LPSPI4_PCS0 { 1224 pinmux = <0x401f813c 3 0x401f851c 0 0x401f832c>; 1225 }; 1226 /omit-if-no-ref/ iomuxc_gpio_b0_00_mqs_right: IOMUXC_GPIO_B0_00_MQS_RIGHT { 1227 pinmux = <0x401f813c 2 0x0 0 0x401f832c>; 1228 }; 1229 /omit-if-no-ref/ iomuxc_gpio_b0_00_qtimer1_timer0: IOMUXC_GPIO_B0_00_QTIMER1_TIMER0 { 1230 pinmux = <0x401f813c 1 0x0 0 0x401f832c>; 1231 gpr = <0x400ac018 0x0 0x0>; 1232 }; 1233 /omit-if-no-ref/ iomuxc_gpio_b0_00_semc_csx1: IOMUXC_GPIO_B0_00_SEMC_CSX1 { 1234 pinmux = <0x401f813c 6 0x0 0 0x401f832c>; 1235 }; 1236 /omit-if-no-ref/ iomuxc_gpio_b0_01_enet2_mdio: IOMUXC_GPIO_B0_01_ENET2_MDIO { 1237 pinmux = <0x401f8140 8 0x401f8710 1 0x401f8330>; 1238 }; 1239 /omit-if-no-ref/ iomuxc_gpio_b0_01_flexio2_flexio01: IOMUXC_GPIO_B0_01_FLEXIO2_FLEXIO01 { 1240 pinmux = <0x401f8140 4 0x0 0 0x401f8330>; 1241 }; 1242 /omit-if-no-ref/ iomuxc_gpio_b0_01_gpio2_io01: IOMUXC_GPIO_B0_01_GPIO2_IO01 { 1243 pinmux = <0x401f8140 5 0x0 0 0x401f8330>; 1244 gpr = <0x400ac06c 0x1 0x0>; 1245 }; 1246 /omit-if-no-ref/ iomuxc_gpio_b0_01_gpio7_io01: IOMUXC_GPIO_B0_01_GPIO7_IO01 { 1247 pinmux = <0x401f8140 5 0x0 0 0x401f8330>; 1248 gpr = <0x400ac06c 0x1 0x1>; 1249 }; 1250 /omit-if-no-ref/ iomuxc_gpio_b0_01_lpspi4_sdi: IOMUXC_GPIO_B0_01_LPSPI4_SDI { 1251 pinmux = <0x401f8140 3 0x401f8524 0 0x401f8330>; 1252 }; 1253 /omit-if-no-ref/ iomuxc_gpio_b0_01_mqs_left: IOMUXC_GPIO_B0_01_MQS_LEFT { 1254 pinmux = <0x401f8140 2 0x0 0 0x401f8330>; 1255 }; 1256 /omit-if-no-ref/ iomuxc_gpio_b0_01_qtimer1_timer1: IOMUXC_GPIO_B0_01_QTIMER1_TIMER1 { 1257 pinmux = <0x401f8140 1 0x0 0 0x401f8330>; 1258 gpr = <0x400ac018 0x1 0x0>; 1259 }; 1260 /omit-if-no-ref/ iomuxc_gpio_b0_01_semc_csx2: IOMUXC_GPIO_B0_01_SEMC_CSX2 { 1261 pinmux = <0x401f8140 6 0x0 0 0x401f8330>; 1262 }; 1263 /omit-if-no-ref/ iomuxc_gpio_b0_02_enet2_1588_event0_out: IOMUXC_GPIO_B0_02_ENET2_1588_EVENT0_OUT { 1264 pinmux = <0x401f8144 8 0x0 0 0x401f8334>; 1265 }; 1266 /omit-if-no-ref/ iomuxc_gpio_b0_02_flexcan1_tx: IOMUXC_GPIO_B0_02_FLEXCAN1_TX { 1267 pinmux = <0x401f8144 2 0x0 0 0x401f8334>; 1268 }; 1269 /omit-if-no-ref/ iomuxc_gpio_b0_02_flexio2_flexio02: IOMUXC_GPIO_B0_02_FLEXIO2_FLEXIO02 { 1270 pinmux = <0x401f8144 4 0x0 0 0x401f8334>; 1271 }; 1272 /omit-if-no-ref/ iomuxc_gpio_b0_02_gpio2_io02: IOMUXC_GPIO_B0_02_GPIO2_IO02 { 1273 pinmux = <0x401f8144 5 0x0 0 0x401f8334>; 1274 gpr = <0x400ac06c 0x2 0x0>; 1275 }; 1276 /omit-if-no-ref/ iomuxc_gpio_b0_02_gpio7_io02: IOMUXC_GPIO_B0_02_GPIO7_IO02 { 1277 pinmux = <0x401f8144 5 0x0 0 0x401f8334>; 1278 gpr = <0x400ac06c 0x2 0x1>; 1279 }; 1280 /omit-if-no-ref/ iomuxc_gpio_b0_02_lpspi4_sdo: IOMUXC_GPIO_B0_02_LPSPI4_SDO { 1281 pinmux = <0x401f8144 3 0x401f8528 0 0x401f8334>; 1282 }; 1283 /omit-if-no-ref/ iomuxc_gpio_b0_02_qtimer1_timer2: IOMUXC_GPIO_B0_02_QTIMER1_TIMER2 { 1284 pinmux = <0x401f8144 1 0x0 0 0x401f8334>; 1285 gpr = <0x400ac018 0x2 0x0>; 1286 }; 1287 /omit-if-no-ref/ iomuxc_gpio_b0_02_semc_csx3: IOMUXC_GPIO_B0_02_SEMC_CSX3 { 1288 pinmux = <0x401f8144 6 0x0 0 0x401f8334>; 1289 }; 1290 /omit-if-no-ref/ iomuxc_gpio_b0_03_enet2_1588_event0_in: IOMUXC_GPIO_B0_03_ENET2_1588_EVENT0_IN { 1291 pinmux = <0x401f8148 8 0x401f8724 1 0x401f8338>; 1292 }; 1293 /omit-if-no-ref/ iomuxc_gpio_b0_03_flexcan1_rx: IOMUXC_GPIO_B0_03_FLEXCAN1_RX { 1294 pinmux = <0x401f8148 2 0x401f844c 3 0x401f8338>; 1295 }; 1296 /omit-if-no-ref/ iomuxc_gpio_b0_03_flexio2_flexio03: IOMUXC_GPIO_B0_03_FLEXIO2_FLEXIO03 { 1297 pinmux = <0x401f8148 4 0x0 0 0x401f8338>; 1298 }; 1299 /omit-if-no-ref/ iomuxc_gpio_b0_03_gpio2_io03: IOMUXC_GPIO_B0_03_GPIO2_IO03 { 1300 pinmux = <0x401f8148 5 0x0 0 0x401f8338>; 1301 gpr = <0x400ac06c 0x3 0x0>; 1302 }; 1303 /omit-if-no-ref/ iomuxc_gpio_b0_03_gpio7_io03: IOMUXC_GPIO_B0_03_GPIO7_IO03 { 1304 pinmux = <0x401f8148 5 0x0 0 0x401f8338>; 1305 gpr = <0x400ac06c 0x3 0x1>; 1306 }; 1307 /omit-if-no-ref/ iomuxc_gpio_b0_03_lpspi4_sck: IOMUXC_GPIO_B0_03_LPSPI4_SCK { 1308 pinmux = <0x401f8148 3 0x401f8520 0 0x401f8338>; 1309 }; 1310 /omit-if-no-ref/ iomuxc_gpio_b0_03_qtimer2_timer0: IOMUXC_GPIO_B0_03_QTIMER2_TIMER0 { 1311 pinmux = <0x401f8148 1 0x401f856c 1 0x401f8338>; 1312 gpr = <0x400ac018 0x4 0x0>; 1313 }; 1314 /omit-if-no-ref/ iomuxc_gpio_b0_03_wdog2_rst_b_deb: IOMUXC_GPIO_B0_03_WDOG2_RST_B_DEB { 1315 pinmux = <0x401f8148 6 0x0 0 0x401f8338>; 1316 }; 1317 /omit-if-no-ref/ iomuxc_gpio_b0_04_arm_trace0: IOMUXC_GPIO_B0_04_ARM_TRACE0 { 1318 pinmux = <0x401f814c 3 0x0 0 0x401f833c>; 1319 }; 1320 /omit-if-no-ref/ iomuxc_gpio_b0_04_enet2_tx_data3: IOMUXC_GPIO_B0_04_ENET2_TX_DATA3 { 1321 pinmux = <0x401f814c 8 0x0 0 0x401f833c>; 1322 }; 1323 /omit-if-no-ref/ iomuxc_gpio_b0_04_flexio2_flexio04: IOMUXC_GPIO_B0_04_FLEXIO2_FLEXIO04 { 1324 pinmux = <0x401f814c 4 0x0 0 0x401f833c>; 1325 }; 1326 /omit-if-no-ref/ iomuxc_gpio_b0_04_gpio2_io04: IOMUXC_GPIO_B0_04_GPIO2_IO04 { 1327 pinmux = <0x401f814c 5 0x0 0 0x401f833c>; 1328 gpr = <0x400ac06c 0x4 0x0>; 1329 }; 1330 /omit-if-no-ref/ iomuxc_gpio_b0_04_gpio7_io04: IOMUXC_GPIO_B0_04_GPIO7_IO04 { 1331 pinmux = <0x401f814c 5 0x0 0 0x401f833c>; 1332 gpr = <0x400ac06c 0x4 0x1>; 1333 }; 1334 /omit-if-no-ref/ iomuxc_gpio_b0_04_lpi2c2_scl: IOMUXC_GPIO_B0_04_LPI2C2_SCL { 1335 pinmux = <0x401f814c 2 0x401f84d4 1 0x401f833c>; 1336 }; 1337 /omit-if-no-ref/ iomuxc_gpio_b0_04_qtimer2_timer1: IOMUXC_GPIO_B0_04_QTIMER2_TIMER1 { 1338 pinmux = <0x401f814c 1 0x401f8570 1 0x401f833c>; 1339 gpr = <0x400ac018 0x5 0x0>; 1340 }; 1341 /omit-if-no-ref/ iomuxc_gpio_b0_04_src_bt_cfg0: IOMUXC_GPIO_B0_04_SRC_BT_CFG0 { 1342 pinmux = <0x401f814c 6 0x0 0 0x401f833c>; 1343 }; 1344 /omit-if-no-ref/ iomuxc_gpio_b0_05_arm_trace1: IOMUXC_GPIO_B0_05_ARM_TRACE1 { 1345 pinmux = <0x401f8150 3 0x0 0 0x401f8340>; 1346 }; 1347 /omit-if-no-ref/ iomuxc_gpio_b0_05_enet2_tx_data2: IOMUXC_GPIO_B0_05_ENET2_TX_DATA2 { 1348 pinmux = <0x401f8150 8 0x0 0 0x401f8340>; 1349 }; 1350 /omit-if-no-ref/ iomuxc_gpio_b0_05_flexio2_flexio05: IOMUXC_GPIO_B0_05_FLEXIO2_FLEXIO05 { 1351 pinmux = <0x401f8150 4 0x0 0 0x401f8340>; 1352 }; 1353 /omit-if-no-ref/ iomuxc_gpio_b0_05_gpio2_io05: IOMUXC_GPIO_B0_05_GPIO2_IO05 { 1354 pinmux = <0x401f8150 5 0x0 0 0x401f8340>; 1355 gpr = <0x400ac06c 0x5 0x0>; 1356 }; 1357 /omit-if-no-ref/ iomuxc_gpio_b0_05_gpio7_io05: IOMUXC_GPIO_B0_05_GPIO7_IO05 { 1358 pinmux = <0x401f8150 5 0x0 0 0x401f8340>; 1359 gpr = <0x400ac06c 0x5 0x1>; 1360 }; 1361 /omit-if-no-ref/ iomuxc_gpio_b0_05_lpi2c2_sda: IOMUXC_GPIO_B0_05_LPI2C2_SDA { 1362 pinmux = <0x401f8150 2 0x401f84d8 1 0x401f8340>; 1363 }; 1364 /omit-if-no-ref/ iomuxc_gpio_b0_05_qtimer2_timer2: IOMUXC_GPIO_B0_05_QTIMER2_TIMER2 { 1365 pinmux = <0x401f8150 1 0x401f8574 1 0x401f8340>; 1366 gpr = <0x400ac018 0x6 0x0>; 1367 }; 1368 /omit-if-no-ref/ iomuxc_gpio_b0_05_src_bt_cfg1: IOMUXC_GPIO_B0_05_SRC_BT_CFG1 { 1369 pinmux = <0x401f8150 6 0x0 0 0x401f8340>; 1370 }; 1371 /omit-if-no-ref/ iomuxc_gpio_b0_06_arm_trace2: IOMUXC_GPIO_B0_06_ARM_TRACE2 { 1372 pinmux = <0x401f8154 3 0x0 0 0x401f8344>; 1373 }; 1374 /omit-if-no-ref/ iomuxc_gpio_b0_06_enet2_rx_clk: IOMUXC_GPIO_B0_06_ENET2_RX_CLK { 1375 pinmux = <0x401f8154 8 0x0 0 0x401f8344>; 1376 }; 1377 /omit-if-no-ref/ iomuxc_gpio_b0_06_flexio2_flexio06: IOMUXC_GPIO_B0_06_FLEXIO2_FLEXIO06 { 1378 pinmux = <0x401f8154 4 0x0 0 0x401f8344>; 1379 }; 1380 /omit-if-no-ref/ iomuxc_gpio_b0_06_flexpwm2_pwma0: IOMUXC_GPIO_B0_06_FLEXPWM2_PWMA0 { 1381 pinmux = <0x401f8154 2 0x401f8478 1 0x401f8344>; 1382 }; 1383 /omit-if-no-ref/ iomuxc_gpio_b0_06_gpio2_io06: IOMUXC_GPIO_B0_06_GPIO2_IO06 { 1384 pinmux = <0x401f8154 5 0x0 0 0x401f8344>; 1385 gpr = <0x400ac06c 0x6 0x0>; 1386 }; 1387 /omit-if-no-ref/ iomuxc_gpio_b0_06_gpio7_io06: IOMUXC_GPIO_B0_06_GPIO7_IO06 { 1388 pinmux = <0x401f8154 5 0x0 0 0x401f8344>; 1389 gpr = <0x400ac06c 0x6 0x1>; 1390 }; 1391 /omit-if-no-ref/ iomuxc_gpio_b0_06_qtimer3_timer0: IOMUXC_GPIO_B0_06_QTIMER3_TIMER0 { 1392 pinmux = <0x401f8154 1 0x401f857c 2 0x401f8344>; 1393 gpr = <0x400ac018 0x8 0x0>; 1394 }; 1395 /omit-if-no-ref/ iomuxc_gpio_b0_06_src_bt_cfg2: IOMUXC_GPIO_B0_06_SRC_BT_CFG2 { 1396 pinmux = <0x401f8154 6 0x0 0 0x401f8344>; 1397 }; 1398 /omit-if-no-ref/ iomuxc_gpio_b0_07_arm_trace3: IOMUXC_GPIO_B0_07_ARM_TRACE3 { 1399 pinmux = <0x401f8158 3 0x0 0 0x401f8348>; 1400 }; 1401 /omit-if-no-ref/ iomuxc_gpio_b0_07_enet2_tx_er: IOMUXC_GPIO_B0_07_ENET2_TX_ER { 1402 pinmux = <0x401f8158 8 0x0 0 0x401f8348>; 1403 }; 1404 /omit-if-no-ref/ iomuxc_gpio_b0_07_flexio2_flexio07: IOMUXC_GPIO_B0_07_FLEXIO2_FLEXIO07 { 1405 pinmux = <0x401f8158 4 0x0 0 0x401f8348>; 1406 }; 1407 /omit-if-no-ref/ iomuxc_gpio_b0_07_flexpwm2_pwmb0: IOMUXC_GPIO_B0_07_FLEXPWM2_PWMB0 { 1408 pinmux = <0x401f8158 2 0x401f8488 1 0x401f8348>; 1409 }; 1410 /omit-if-no-ref/ iomuxc_gpio_b0_07_gpio2_io07: IOMUXC_GPIO_B0_07_GPIO2_IO07 { 1411 pinmux = <0x401f8158 5 0x0 0 0x401f8348>; 1412 gpr = <0x400ac06c 0x7 0x0>; 1413 }; 1414 /omit-if-no-ref/ iomuxc_gpio_b0_07_gpio7_io07: IOMUXC_GPIO_B0_07_GPIO7_IO07 { 1415 pinmux = <0x401f8158 5 0x0 0 0x401f8348>; 1416 gpr = <0x400ac06c 0x7 0x1>; 1417 }; 1418 /omit-if-no-ref/ iomuxc_gpio_b0_07_qtimer3_timer1: IOMUXC_GPIO_B0_07_QTIMER3_TIMER1 { 1419 pinmux = <0x401f8158 1 0x401f8580 2 0x401f8348>; 1420 gpr = <0x400ac018 0x9 0x0>; 1421 }; 1422 /omit-if-no-ref/ iomuxc_gpio_b0_07_src_bt_cfg3: IOMUXC_GPIO_B0_07_SRC_BT_CFG3 { 1423 pinmux = <0x401f8158 6 0x0 0 0x401f8348>; 1424 }; 1425 /omit-if-no-ref/ iomuxc_gpio_b0_08_enet2_rx_data3: IOMUXC_GPIO_B0_08_ENET2_RX_DATA3 { 1426 pinmux = <0x401f815c 8 0x0 0 0x401f834c>; 1427 }; 1428 /omit-if-no-ref/ iomuxc_gpio_b0_08_flexio2_flexio08: IOMUXC_GPIO_B0_08_FLEXIO2_FLEXIO08 { 1429 pinmux = <0x401f815c 4 0x0 0 0x401f834c>; 1430 }; 1431 /omit-if-no-ref/ iomuxc_gpio_b0_08_flexpwm2_pwma1: IOMUXC_GPIO_B0_08_FLEXPWM2_PWMA1 { 1432 pinmux = <0x401f815c 2 0x401f847c 1 0x401f834c>; 1433 }; 1434 /omit-if-no-ref/ iomuxc_gpio_b0_08_gpio2_io08: IOMUXC_GPIO_B0_08_GPIO2_IO08 { 1435 pinmux = <0x401f815c 5 0x0 0 0x401f834c>; 1436 gpr = <0x400ac06c 0x8 0x0>; 1437 }; 1438 /omit-if-no-ref/ iomuxc_gpio_b0_08_gpio7_io08: IOMUXC_GPIO_B0_08_GPIO7_IO08 { 1439 pinmux = <0x401f815c 5 0x0 0 0x401f834c>; 1440 gpr = <0x400ac06c 0x8 0x1>; 1441 }; 1442 /omit-if-no-ref/ iomuxc_gpio_b0_08_lpuart3_tx: IOMUXC_GPIO_B0_08_LPUART3_TX { 1443 pinmux = <0x401f815c 3 0x401f853c 2 0x401f834c>; 1444 }; 1445 /omit-if-no-ref/ iomuxc_gpio_b0_08_qtimer3_timer2: IOMUXC_GPIO_B0_08_QTIMER3_TIMER2 { 1446 pinmux = <0x401f815c 1 0x401f8584 2 0x401f834c>; 1447 gpr = <0x400ac018 0xa 0x0>; 1448 }; 1449 /omit-if-no-ref/ iomuxc_gpio_b0_08_src_bt_cfg4: IOMUXC_GPIO_B0_08_SRC_BT_CFG4 { 1450 pinmux = <0x401f815c 6 0x0 0 0x401f834c>; 1451 }; 1452 /omit-if-no-ref/ iomuxc_gpio_b0_09_enet2_rx_data2: IOMUXC_GPIO_B0_09_ENET2_RX_DATA2 { 1453 pinmux = <0x401f8160 8 0x0 0 0x401f8350>; 1454 }; 1455 /omit-if-no-ref/ iomuxc_gpio_b0_09_flexio2_flexio09: IOMUXC_GPIO_B0_09_FLEXIO2_FLEXIO09 { 1456 pinmux = <0x401f8160 4 0x0 0 0x401f8350>; 1457 }; 1458 /omit-if-no-ref/ iomuxc_gpio_b0_09_flexpwm2_pwmb1: IOMUXC_GPIO_B0_09_FLEXPWM2_PWMB1 { 1459 pinmux = <0x401f8160 2 0x401f848c 1 0x401f8350>; 1460 }; 1461 /omit-if-no-ref/ iomuxc_gpio_b0_09_gpio2_io09: IOMUXC_GPIO_B0_09_GPIO2_IO09 { 1462 pinmux = <0x401f8160 5 0x0 0 0x401f8350>; 1463 gpr = <0x400ac06c 0x9 0x0>; 1464 }; 1465 /omit-if-no-ref/ iomuxc_gpio_b0_09_gpio7_io09: IOMUXC_GPIO_B0_09_GPIO7_IO09 { 1466 pinmux = <0x401f8160 5 0x0 0 0x401f8350>; 1467 gpr = <0x400ac06c 0x9 0x1>; 1468 }; 1469 /omit-if-no-ref/ iomuxc_gpio_b0_09_lpuart3_rx: IOMUXC_GPIO_B0_09_LPUART3_RX { 1470 pinmux = <0x401f8160 3 0x401f8538 2 0x401f8350>; 1471 }; 1472 /omit-if-no-ref/ iomuxc_gpio_b0_09_qtimer4_timer0: IOMUXC_GPIO_B0_09_QTIMER4_TIMER0 { 1473 pinmux = <0x401f8160 1 0x0 0 0x401f8350>; 1474 gpr = <0x400ac018 0xc 0x0>; 1475 }; 1476 /omit-if-no-ref/ iomuxc_gpio_b0_09_src_bt_cfg5: IOMUXC_GPIO_B0_09_SRC_BT_CFG5 { 1477 pinmux = <0x401f8160 6 0x0 0 0x401f8350>; 1478 }; 1479 /omit-if-no-ref/ iomuxc_gpio_b0_10_enet2_crs: IOMUXC_GPIO_B0_10_ENET2_CRS { 1480 pinmux = <0x401f8164 8 0x0 0 0x401f8354>; 1481 }; 1482 /omit-if-no-ref/ iomuxc_gpio_b0_10_flexio2_flexio10: IOMUXC_GPIO_B0_10_FLEXIO2_FLEXIO10 { 1483 pinmux = <0x401f8164 4 0x0 0 0x401f8354>; 1484 }; 1485 /omit-if-no-ref/ iomuxc_gpio_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_B0_10_FLEXPWM2_PWMA2 { 1486 pinmux = <0x401f8164 2 0x401f8480 1 0x401f8354>; 1487 }; 1488 /omit-if-no-ref/ iomuxc_gpio_b0_10_gpio2_io10: IOMUXC_GPIO_B0_10_GPIO2_IO10 { 1489 pinmux = <0x401f8164 5 0x0 0 0x401f8354>; 1490 gpr = <0x400ac06c 0xa 0x0>; 1491 }; 1492 /omit-if-no-ref/ iomuxc_gpio_b0_10_gpio7_io10: IOMUXC_GPIO_B0_10_GPIO7_IO10 { 1493 pinmux = <0x401f8164 5 0x0 0 0x401f8354>; 1494 gpr = <0x400ac06c 0xa 0x1>; 1495 }; 1496 /omit-if-no-ref/ iomuxc_gpio_b0_10_qtimer4_timer1: IOMUXC_GPIO_B0_10_QTIMER4_TIMER1 { 1497 pinmux = <0x401f8164 1 0x0 0 0x401f8354>; 1498 gpr = <0x400ac018 0xd 0x0>; 1499 }; 1500 /omit-if-no-ref/ iomuxc_gpio_b0_10_sai1_tx_data3: IOMUXC_GPIO_B0_10_SAI1_TX_DATA3 { 1501 pinmux = <0x401f8164 3 0x401f8598 1 0x401f8354>; 1502 }; 1503 /omit-if-no-ref/ iomuxc_gpio_b0_10_src_bt_cfg6: IOMUXC_GPIO_B0_10_SRC_BT_CFG6 { 1504 pinmux = <0x401f8164 6 0x0 0 0x401f8354>; 1505 }; 1506 /omit-if-no-ref/ iomuxc_gpio_b0_11_enet2_col: IOMUXC_GPIO_B0_11_ENET2_COL { 1507 pinmux = <0x401f8168 8 0x0 0 0x401f8358>; 1508 }; 1509 /omit-if-no-ref/ iomuxc_gpio_b0_11_flexio2_flexio11: IOMUXC_GPIO_B0_11_FLEXIO2_FLEXIO11 { 1510 pinmux = <0x401f8168 4 0x0 0 0x401f8358>; 1511 }; 1512 /omit-if-no-ref/ iomuxc_gpio_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_B0_11_FLEXPWM2_PWMB2 { 1513 pinmux = <0x401f8168 2 0x401f8490 1 0x401f8358>; 1514 }; 1515 /omit-if-no-ref/ iomuxc_gpio_b0_11_gpio2_io11: IOMUXC_GPIO_B0_11_GPIO2_IO11 { 1516 pinmux = <0x401f8168 5 0x0 0 0x401f8358>; 1517 gpr = <0x400ac06c 0xb 0x0>; 1518 }; 1519 /omit-if-no-ref/ iomuxc_gpio_b0_11_gpio7_io11: IOMUXC_GPIO_B0_11_GPIO7_IO11 { 1520 pinmux = <0x401f8168 5 0x0 0 0x401f8358>; 1521 gpr = <0x400ac06c 0xb 0x1>; 1522 }; 1523 /omit-if-no-ref/ iomuxc_gpio_b0_11_qtimer4_timer2: IOMUXC_GPIO_B0_11_QTIMER4_TIMER2 { 1524 pinmux = <0x401f8168 1 0x0 0 0x401f8358>; 1525 gpr = <0x400ac018 0xe 0x0>; 1526 }; 1527 /omit-if-no-ref/ iomuxc_gpio_b0_11_sai1_tx_data2: IOMUXC_GPIO_B0_11_SAI1_TX_DATA2 { 1528 pinmux = <0x401f8168 3 0x401f859c 1 0x401f8358>; 1529 }; 1530 /omit-if-no-ref/ iomuxc_gpio_b0_11_src_bt_cfg7: IOMUXC_GPIO_B0_11_SRC_BT_CFG7 { 1531 pinmux = <0x401f8168 6 0x0 0 0x401f8358>; 1532 }; 1533 /omit-if-no-ref/ iomuxc_gpio_b0_12_arm_trace_clk: IOMUXC_GPIO_B0_12_ARM_TRACE_CLK { 1534 pinmux = <0x401f816c 2 0x0 0 0x401f835c>; 1535 }; 1536 /omit-if-no-ref/ iomuxc_gpio_b0_12_enet2_tx_data0: IOMUXC_GPIO_B0_12_ENET2_TX_DATA0 { 1537 pinmux = <0x401f816c 8 0x0 0 0x401f835c>; 1538 }; 1539 /omit-if-no-ref/ iomuxc_gpio_b0_12_flexio2_flexio12: IOMUXC_GPIO_B0_12_FLEXIO2_FLEXIO12 { 1540 pinmux = <0x401f816c 4 0x0 0 0x401f835c>; 1541 }; 1542 /omit-if-no-ref/ iomuxc_gpio_b0_12_gpio2_io12: IOMUXC_GPIO_B0_12_GPIO2_IO12 { 1543 pinmux = <0x401f816c 5 0x0 0 0x401f835c>; 1544 gpr = <0x400ac06c 0xc 0x0>; 1545 }; 1546 /omit-if-no-ref/ iomuxc_gpio_b0_12_gpio7_io12: IOMUXC_GPIO_B0_12_GPIO7_IO12 { 1547 pinmux = <0x401f816c 5 0x0 0 0x401f835c>; 1548 gpr = <0x400ac06c 0xc 0x1>; 1549 }; 1550 /omit-if-no-ref/ iomuxc_gpio_b0_12_sai1_tx_data1: IOMUXC_GPIO_B0_12_SAI1_TX_DATA1 { 1551 pinmux = <0x401f816c 3 0x401f85a0 1 0x401f835c>; 1552 }; 1553 /omit-if-no-ref/ iomuxc_gpio_b0_12_src_bt_cfg8: IOMUXC_GPIO_B0_12_SRC_BT_CFG8 { 1554 pinmux = <0x401f816c 6 0x0 0 0x401f835c>; 1555 }; 1556 /omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_in10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_IN10 { 1557 pinmux = <0x401f816c 1 0x0 0 0x401f835c>; 1558 gpr = <0x400ac018 0x16 0x0>; 1559 }; 1560 /omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_inout10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_INOUT10 { 1561 pinmux = <0x401f816c 1 0x0 0 0x401f835c>; 1562 gpr = <0x400ac018 0x16 0x1>; 1563 }; 1564 /omit-if-no-ref/ iomuxc_gpio_b0_13_arm_trace_swo: IOMUXC_GPIO_B0_13_ARM_TRACE_SWO { 1565 pinmux = <0x401f8170 2 0x0 0 0x401f8360>; 1566 }; 1567 /omit-if-no-ref/ iomuxc_gpio_b0_13_enet2_tx_data1: IOMUXC_GPIO_B0_13_ENET2_TX_DATA1 { 1568 pinmux = <0x401f8170 8 0x0 0 0x401f8360>; 1569 }; 1570 /omit-if-no-ref/ iomuxc_gpio_b0_13_flexio2_flexio13: IOMUXC_GPIO_B0_13_FLEXIO2_FLEXIO13 { 1571 pinmux = <0x401f8170 4 0x0 0 0x401f8360>; 1572 }; 1573 /omit-if-no-ref/ iomuxc_gpio_b0_13_gpio2_io13: IOMUXC_GPIO_B0_13_GPIO2_IO13 { 1574 pinmux = <0x401f8170 5 0x0 0 0x401f8360>; 1575 gpr = <0x400ac06c 0xd 0x0>; 1576 }; 1577 /omit-if-no-ref/ iomuxc_gpio_b0_13_gpio7_io13: IOMUXC_GPIO_B0_13_GPIO7_IO13 { 1578 pinmux = <0x401f8170 5 0x0 0 0x401f8360>; 1579 gpr = <0x400ac06c 0xd 0x1>; 1580 }; 1581 /omit-if-no-ref/ iomuxc_gpio_b0_13_sai1_mclk: IOMUXC_GPIO_B0_13_SAI1_MCLK { 1582 pinmux = <0x401f8170 3 0x401f858c 2 0x401f8360>; 1583 }; 1584 /omit-if-no-ref/ iomuxc_gpio_b0_13_src_bt_cfg9: IOMUXC_GPIO_B0_13_SRC_BT_CFG9 { 1585 pinmux = <0x401f8170 6 0x0 0 0x401f8360>; 1586 }; 1587 /omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_in11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_IN11 { 1588 pinmux = <0x401f8170 1 0x0 0 0x401f8360>; 1589 gpr = <0x400ac018 0x17 0x0>; 1590 }; 1591 /omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_inout11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_INOUT11 { 1592 pinmux = <0x401f8170 1 0x0 0 0x401f8360>; 1593 gpr = <0x400ac018 0x17 0x1>; 1594 }; 1595 /omit-if-no-ref/ iomuxc_gpio_b0_14_arm_txev: IOMUXC_GPIO_B0_14_ARM_TXEV { 1596 pinmux = <0x401f8174 2 0x0 0 0x401f8364>; 1597 }; 1598 /omit-if-no-ref/ iomuxc_gpio_b0_14_enet2_tx_en: IOMUXC_GPIO_B0_14_ENET2_TX_EN { 1599 pinmux = <0x401f8174 8 0x0 0 0x401f8364>; 1600 }; 1601 /omit-if-no-ref/ iomuxc_gpio_b0_14_flexio2_flexio14: IOMUXC_GPIO_B0_14_FLEXIO2_FLEXIO14 { 1602 pinmux = <0x401f8174 4 0x0 0 0x401f8364>; 1603 }; 1604 /omit-if-no-ref/ iomuxc_gpio_b0_14_gpio2_io14: IOMUXC_GPIO_B0_14_GPIO2_IO14 { 1605 pinmux = <0x401f8174 5 0x0 0 0x401f8364>; 1606 gpr = <0x400ac06c 0xe 0x0>; 1607 }; 1608 /omit-if-no-ref/ iomuxc_gpio_b0_14_gpio7_io14: IOMUXC_GPIO_B0_14_GPIO7_IO14 { 1609 pinmux = <0x401f8174 5 0x0 0 0x401f8364>; 1610 gpr = <0x400ac06c 0xe 0x1>; 1611 }; 1612 /omit-if-no-ref/ iomuxc_gpio_b0_14_sai1_rx_sync: IOMUXC_GPIO_B0_14_SAI1_RX_SYNC { 1613 pinmux = <0x401f8174 3 0x401f85a4 2 0x401f8364>; 1614 }; 1615 /omit-if-no-ref/ iomuxc_gpio_b0_14_src_bt_cfg10: IOMUXC_GPIO_B0_14_SRC_BT_CFG10 { 1616 pinmux = <0x401f8174 6 0x0 0 0x401f8364>; 1617 }; 1618 /omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_in12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_IN12 { 1619 pinmux = <0x401f8174 1 0x0 0 0x401f8364>; 1620 gpr = <0x400ac018 0x18 0x0>; 1621 }; 1622 /omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_inout12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_INOUT12 { 1623 pinmux = <0x401f8174 1 0x0 0 0x401f8364>; 1624 gpr = <0x400ac018 0x18 0x1>; 1625 }; 1626 /omit-if-no-ref/ iomuxc_gpio_b0_15_arm_rxev: IOMUXC_GPIO_B0_15_ARM_RXEV { 1627 pinmux = <0x401f8178 2 0x0 0 0x401f8368>; 1628 }; 1629 /omit-if-no-ref/ iomuxc_gpio_b0_15_enet2_ref_clk2: IOMUXC_GPIO_B0_15_ENET2_REF_CLK2 { 1630 pinmux = <0x401f8178 9 0x401f870c 2 0x401f8368>; 1631 }; 1632 /omit-if-no-ref/ iomuxc_gpio_b0_15_enet2_tx_clk: IOMUXC_GPIO_B0_15_ENET2_TX_CLK { 1633 pinmux = <0x401f8178 8 0x401f8728 2 0x401f8368>; 1634 }; 1635 /omit-if-no-ref/ iomuxc_gpio_b0_15_flexio2_flexio15: IOMUXC_GPIO_B0_15_FLEXIO2_FLEXIO15 { 1636 pinmux = <0x401f8178 4 0x0 0 0x401f8368>; 1637 }; 1638 /omit-if-no-ref/ iomuxc_gpio_b0_15_gpio2_io15: IOMUXC_GPIO_B0_15_GPIO2_IO15 { 1639 pinmux = <0x401f8178 5 0x0 0 0x401f8368>; 1640 gpr = <0x400ac06c 0xf 0x0>; 1641 }; 1642 /omit-if-no-ref/ iomuxc_gpio_b0_15_gpio7_io15: IOMUXC_GPIO_B0_15_GPIO7_IO15 { 1643 pinmux = <0x401f8178 5 0x0 0 0x401f8368>; 1644 gpr = <0x400ac06c 0xf 0x1>; 1645 }; 1646 /omit-if-no-ref/ iomuxc_gpio_b0_15_sai1_rx_bclk: IOMUXC_GPIO_B0_15_SAI1_RX_BCLK { 1647 pinmux = <0x401f8178 3 0x401f8590 2 0x401f8368>; 1648 }; 1649 /omit-if-no-ref/ iomuxc_gpio_b0_15_src_bt_cfg11: IOMUXC_GPIO_B0_15_SRC_BT_CFG11 { 1650 pinmux = <0x401f8178 6 0x0 0 0x401f8368>; 1651 }; 1652 /omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_in13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_IN13 { 1653 pinmux = <0x401f8178 1 0x0 0 0x401f8368>; 1654 gpr = <0x400ac018 0x19 0x0>; 1655 }; 1656 /omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_inout13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_INOUT13 { 1657 pinmux = <0x401f8178 1 0x0 0 0x401f8368>; 1658 gpr = <0x400ac018 0x19 0x1>; 1659 }; 1660 /omit-if-no-ref/ iomuxc_gpio_b1_00_enet2_rx_er: IOMUXC_GPIO_B1_00_ENET2_RX_ER { 1661 pinmux = <0x401f817c 8 0x401f8720 2 0x401f836c>; 1662 }; 1663 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexio2_flexio16: IOMUXC_GPIO_B1_00_FLEXIO2_FLEXIO16 { 1664 pinmux = <0x401f817c 4 0x0 0 0x401f836c>; 1665 }; 1666 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexio3_flexio16: IOMUXC_GPIO_B1_00_FLEXIO3_FLEXIO16 { 1667 pinmux = <0x401f817c 9 0x0 0 0x401f836c>; 1668 }; 1669 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_B1_00_FLEXPWM1_PWMA3 { 1670 pinmux = <0x401f817c 6 0x401f8454 4 0x401f836c>; 1671 }; 1672 /omit-if-no-ref/ iomuxc_gpio_b1_00_gpio2_io16: IOMUXC_GPIO_B1_00_GPIO2_IO16 { 1673 pinmux = <0x401f817c 5 0x0 0 0x401f836c>; 1674 gpr = <0x400ac06c 0x10 0x0>; 1675 }; 1676 /omit-if-no-ref/ iomuxc_gpio_b1_00_gpio7_io16: IOMUXC_GPIO_B1_00_GPIO7_IO16 { 1677 pinmux = <0x401f817c 5 0x0 0 0x401f836c>; 1678 gpr = <0x400ac06c 0x10 0x1>; 1679 }; 1680 /omit-if-no-ref/ iomuxc_gpio_b1_00_lpuart4_tx: IOMUXC_GPIO_B1_00_LPUART4_TX { 1681 pinmux = <0x401f817c 2 0x401f8544 2 0x401f836c>; 1682 }; 1683 /omit-if-no-ref/ iomuxc_gpio_b1_00_sai1_rx_data0: IOMUXC_GPIO_B1_00_SAI1_RX_DATA0 { 1684 pinmux = <0x401f817c 3 0x401f8594 2 0x401f836c>; 1685 }; 1686 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_in14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_IN14 { 1687 pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>; 1688 gpr = <0x400ac018 0x1a 0x0>; 1689 }; 1690 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_inout14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_INOUT14 { 1691 pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>; 1692 gpr = <0x400ac018 0x1a 0x1>; 1693 }; 1694 /omit-if-no-ref/ iomuxc_gpio_b1_01_enet2_rx_data0: IOMUXC_GPIO_B1_01_ENET2_RX_DATA0 { 1695 pinmux = <0x401f8180 8 0x401f8714 2 0x401f8370>; 1696 }; 1697 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexio2_flexio17: IOMUXC_GPIO_B1_01_FLEXIO2_FLEXIO17 { 1698 pinmux = <0x401f8180 4 0x0 0 0x401f8370>; 1699 }; 1700 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexio3_flexio17: IOMUXC_GPIO_B1_01_FLEXIO3_FLEXIO17 { 1701 pinmux = <0x401f8180 9 0x0 0 0x401f8370>; 1702 }; 1703 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_B1_01_FLEXPWM1_PWMB3 { 1704 pinmux = <0x401f8180 6 0x401f8464 4 0x401f8370>; 1705 }; 1706 /omit-if-no-ref/ iomuxc_gpio_b1_01_gpio2_io17: IOMUXC_GPIO_B1_01_GPIO2_IO17 { 1707 pinmux = <0x401f8180 5 0x0 0 0x401f8370>; 1708 gpr = <0x400ac06c 0x11 0x0>; 1709 }; 1710 /omit-if-no-ref/ iomuxc_gpio_b1_01_gpio7_io17: IOMUXC_GPIO_B1_01_GPIO7_IO17 { 1711 pinmux = <0x401f8180 5 0x0 0 0x401f8370>; 1712 gpr = <0x400ac06c 0x11 0x1>; 1713 }; 1714 /omit-if-no-ref/ iomuxc_gpio_b1_01_lpuart4_rx: IOMUXC_GPIO_B1_01_LPUART4_RX { 1715 pinmux = <0x401f8180 2 0x401f8540 2 0x401f8370>; 1716 }; 1717 /omit-if-no-ref/ iomuxc_gpio_b1_01_sai1_tx_data0: IOMUXC_GPIO_B1_01_SAI1_TX_DATA0 { 1718 pinmux = <0x401f8180 3 0x0 0 0x401f8370>; 1719 }; 1720 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_in15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_IN15 { 1721 pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>; 1722 gpr = <0x400ac018 0x1b 0x0>; 1723 }; 1724 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_inout15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_INOUT15 { 1725 pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>; 1726 gpr = <0x400ac018 0x1b 0x1>; 1727 }; 1728 /omit-if-no-ref/ iomuxc_gpio_b1_02_enet2_rx_data1: IOMUXC_GPIO_B1_02_ENET2_RX_DATA1 { 1729 pinmux = <0x401f8184 8 0x401f8718 2 0x401f8374>; 1730 }; 1731 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexio2_flexio18: IOMUXC_GPIO_B1_02_FLEXIO2_FLEXIO18 { 1732 pinmux = <0x401f8184 4 0x0 0 0x401f8374>; 1733 }; 1734 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexio3_flexio18: IOMUXC_GPIO_B1_02_FLEXIO3_FLEXIO18 { 1735 pinmux = <0x401f8184 9 0x0 0 0x401f8374>; 1736 }; 1737 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_B1_02_FLEXPWM2_PWMA3 { 1738 pinmux = <0x401f8184 6 0x401f8474 4 0x401f8374>; 1739 }; 1740 /omit-if-no-ref/ iomuxc_gpio_b1_02_gpio2_io18: IOMUXC_GPIO_B1_02_GPIO2_IO18 { 1741 pinmux = <0x401f8184 5 0x0 0 0x401f8374>; 1742 gpr = <0x400ac06c 0x12 0x0>; 1743 }; 1744 /omit-if-no-ref/ iomuxc_gpio_b1_02_gpio7_io18: IOMUXC_GPIO_B1_02_GPIO7_IO18 { 1745 pinmux = <0x401f8184 5 0x0 0 0x401f8374>; 1746 gpr = <0x400ac06c 0x12 0x1>; 1747 }; 1748 /omit-if-no-ref/ iomuxc_gpio_b1_02_lpspi4_pcs2: IOMUXC_GPIO_B1_02_LPSPI4_PCS2 { 1749 pinmux = <0x401f8184 2 0x0 0 0x401f8374>; 1750 }; 1751 /omit-if-no-ref/ iomuxc_gpio_b1_02_sai1_tx_bclk: IOMUXC_GPIO_B1_02_SAI1_TX_BCLK { 1752 pinmux = <0x401f8184 3 0x401f85a8 2 0x401f8374>; 1753 }; 1754 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_in16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_IN16 { 1755 pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>; 1756 gpr = <0x400ac018 0x1c 0x0>; 1757 }; 1758 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_inout16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_INOUT16 { 1759 pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>; 1760 gpr = <0x400ac018 0x1c 0x1>; 1761 }; 1762 /omit-if-no-ref/ iomuxc_gpio_b1_03_enet2_rx_en: IOMUXC_GPIO_B1_03_ENET2_RX_EN { 1763 pinmux = <0x401f8188 8 0x401f871c 2 0x401f8378>; 1764 }; 1765 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexio2_flexio19: IOMUXC_GPIO_B1_03_FLEXIO2_FLEXIO19 { 1766 pinmux = <0x401f8188 4 0x0 0 0x401f8378>; 1767 }; 1768 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexio3_flexio19: IOMUXC_GPIO_B1_03_FLEXIO3_FLEXIO19 { 1769 pinmux = <0x401f8188 9 0x0 0 0x401f8378>; 1770 }; 1771 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_B1_03_FLEXPWM2_PWMB3 { 1772 pinmux = <0x401f8188 6 0x401f8484 3 0x401f8378>; 1773 }; 1774 /omit-if-no-ref/ iomuxc_gpio_b1_03_gpio2_io19: IOMUXC_GPIO_B1_03_GPIO2_IO19 { 1775 pinmux = <0x401f8188 5 0x0 0 0x401f8378>; 1776 gpr = <0x400ac06c 0x13 0x0>; 1777 }; 1778 /omit-if-no-ref/ iomuxc_gpio_b1_03_gpio7_io19: IOMUXC_GPIO_B1_03_GPIO7_IO19 { 1779 pinmux = <0x401f8188 5 0x0 0 0x401f8378>; 1780 gpr = <0x400ac06c 0x13 0x1>; 1781 }; 1782 /omit-if-no-ref/ iomuxc_gpio_b1_03_lpspi4_pcs1: IOMUXC_GPIO_B1_03_LPSPI4_PCS1 { 1783 pinmux = <0x401f8188 2 0x0 0 0x401f8378>; 1784 }; 1785 /omit-if-no-ref/ iomuxc_gpio_b1_03_sai1_tx_sync: IOMUXC_GPIO_B1_03_SAI1_TX_SYNC { 1786 pinmux = <0x401f8188 3 0x401f85ac 2 0x401f8378>; 1787 }; 1788 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_in17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_IN17 { 1789 pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>; 1790 gpr = <0x400ac018 0x1d 0x0>; 1791 }; 1792 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_inout17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_INOUT17 { 1793 pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>; 1794 gpr = <0x400ac018 0x1d 0x1>; 1795 }; 1796 /omit-if-no-ref/ iomuxc_gpio_b1_04_enet_rx_data0: IOMUXC_GPIO_B1_04_ENET_RX_DATA0 { 1797 pinmux = <0x401f818c 3 0x401f8434 1 0x401f837c>; 1798 }; 1799 /omit-if-no-ref/ iomuxc_gpio_b1_04_flexio2_flexio20: IOMUXC_GPIO_B1_04_FLEXIO2_FLEXIO20 { 1800 pinmux = <0x401f818c 4 0x0 0 0x401f837c>; 1801 }; 1802 /omit-if-no-ref/ iomuxc_gpio_b1_04_flexio3_flexio20: IOMUXC_GPIO_B1_04_FLEXIO3_FLEXIO20 { 1803 pinmux = <0x401f818c 9 0x0 0 0x401f837c>; 1804 }; 1805 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpio2_io20: IOMUXC_GPIO_B1_04_GPIO2_IO20 { 1806 pinmux = <0x401f818c 5 0x0 0 0x401f837c>; 1807 gpr = <0x400ac06c 0x14 0x0>; 1808 }; 1809 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpio7_io20: IOMUXC_GPIO_B1_04_GPIO7_IO20 { 1810 pinmux = <0x401f818c 5 0x0 0 0x401f837c>; 1811 gpr = <0x400ac06c 0x14 0x1>; 1812 }; 1813 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpt1_clk: IOMUXC_GPIO_B1_04_GPT1_CLK { 1814 pinmux = <0x401f818c 8 0x401f8760 1 0x401f837c>; 1815 }; 1816 /omit-if-no-ref/ iomuxc_gpio_b1_04_lpspi4_pcs0: IOMUXC_GPIO_B1_04_LPSPI4_PCS0 { 1817 pinmux = <0x401f818c 1 0x401f851c 1 0x401f837c>; 1818 }; 1819 /omit-if-no-ref/ iomuxc_gpio_b1_05_enet_rx_data1: IOMUXC_GPIO_B1_05_ENET_RX_DATA1 { 1820 pinmux = <0x401f8190 3 0x401f8438 1 0x401f8380>; 1821 }; 1822 /omit-if-no-ref/ iomuxc_gpio_b1_05_flexio2_flexio21: IOMUXC_GPIO_B1_05_FLEXIO2_FLEXIO21 { 1823 pinmux = <0x401f8190 4 0x0 0 0x401f8380>; 1824 }; 1825 /omit-if-no-ref/ iomuxc_gpio_b1_05_flexio3_flexio21: IOMUXC_GPIO_B1_05_FLEXIO3_FLEXIO21 { 1826 pinmux = <0x401f8190 9 0x0 0 0x401f8380>; 1827 }; 1828 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpio2_io21: IOMUXC_GPIO_B1_05_GPIO2_IO21 { 1829 pinmux = <0x401f8190 5 0x0 0 0x401f8380>; 1830 gpr = <0x400ac06c 0x15 0x0>; 1831 }; 1832 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpio7_io21: IOMUXC_GPIO_B1_05_GPIO7_IO21 { 1833 pinmux = <0x401f8190 5 0x0 0 0x401f8380>; 1834 gpr = <0x400ac06c 0x15 0x1>; 1835 }; 1836 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpt1_capture1: IOMUXC_GPIO_B1_05_GPT1_CAPTURE1 { 1837 pinmux = <0x401f8190 8 0x401f8758 1 0x401f8380>; 1838 }; 1839 /omit-if-no-ref/ iomuxc_gpio_b1_05_lpspi4_sdi: IOMUXC_GPIO_B1_05_LPSPI4_SDI { 1840 pinmux = <0x401f8190 1 0x401f8524 1 0x401f8380>; 1841 }; 1842 /omit-if-no-ref/ iomuxc_gpio_b1_06_enet_rx_en: IOMUXC_GPIO_B1_06_ENET_RX_EN { 1843 pinmux = <0x401f8194 3 0x401f843c 1 0x401f8384>; 1844 }; 1845 /omit-if-no-ref/ iomuxc_gpio_b1_06_flexio2_flexio22: IOMUXC_GPIO_B1_06_FLEXIO2_FLEXIO22 { 1846 pinmux = <0x401f8194 4 0x0 0 0x401f8384>; 1847 }; 1848 /omit-if-no-ref/ iomuxc_gpio_b1_06_flexio3_flexio22: IOMUXC_GPIO_B1_06_FLEXIO3_FLEXIO22 { 1849 pinmux = <0x401f8194 9 0x0 0 0x401f8384>; 1850 }; 1851 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpio2_io22: IOMUXC_GPIO_B1_06_GPIO2_IO22 { 1852 pinmux = <0x401f8194 5 0x0 0 0x401f8384>; 1853 gpr = <0x400ac06c 0x16 0x0>; 1854 }; 1855 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpio7_io22: IOMUXC_GPIO_B1_06_GPIO7_IO22 { 1856 pinmux = <0x401f8194 5 0x0 0 0x401f8384>; 1857 gpr = <0x400ac06c 0x16 0x1>; 1858 }; 1859 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpt1_capture2: IOMUXC_GPIO_B1_06_GPT1_CAPTURE2 { 1860 pinmux = <0x401f8194 8 0x401f875c 1 0x401f8384>; 1861 }; 1862 /omit-if-no-ref/ iomuxc_gpio_b1_06_lpspi4_sdo: IOMUXC_GPIO_B1_06_LPSPI4_SDO { 1863 pinmux = <0x401f8194 1 0x401f8528 1 0x401f8384>; 1864 }; 1865 /omit-if-no-ref/ iomuxc_gpio_b1_07_enet_tx_data0: IOMUXC_GPIO_B1_07_ENET_TX_DATA0 { 1866 pinmux = <0x401f8198 3 0x0 0 0x401f8388>; 1867 }; 1868 /omit-if-no-ref/ iomuxc_gpio_b1_07_flexio2_flexio23: IOMUXC_GPIO_B1_07_FLEXIO2_FLEXIO23 { 1869 pinmux = <0x401f8198 4 0x0 0 0x401f8388>; 1870 }; 1871 /omit-if-no-ref/ iomuxc_gpio_b1_07_flexio3_flexio23: IOMUXC_GPIO_B1_07_FLEXIO3_FLEXIO23 { 1872 pinmux = <0x401f8198 9 0x0 0 0x401f8388>; 1873 }; 1874 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpio2_io23: IOMUXC_GPIO_B1_07_GPIO2_IO23 { 1875 pinmux = <0x401f8198 5 0x0 0 0x401f8388>; 1876 gpr = <0x400ac06c 0x17 0x0>; 1877 }; 1878 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpio7_io23: IOMUXC_GPIO_B1_07_GPIO7_IO23 { 1879 pinmux = <0x401f8198 5 0x0 0 0x401f8388>; 1880 gpr = <0x400ac06c 0x17 0x1>; 1881 }; 1882 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpt1_compare1: IOMUXC_GPIO_B1_07_GPT1_COMPARE1 { 1883 pinmux = <0x401f8198 8 0x0 0 0x401f8388>; 1884 }; 1885 /omit-if-no-ref/ iomuxc_gpio_b1_07_lpspi4_sck: IOMUXC_GPIO_B1_07_LPSPI4_SCK { 1886 pinmux = <0x401f8198 1 0x401f8520 1 0x401f8388>; 1887 }; 1888 /omit-if-no-ref/ iomuxc_gpio_b1_08_enet_tx_data1: IOMUXC_GPIO_B1_08_ENET_TX_DATA1 { 1889 pinmux = <0x401f819c 3 0x0 0 0x401f838c>; 1890 }; 1891 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexcan2_tx: IOMUXC_GPIO_B1_08_FLEXCAN2_TX { 1892 pinmux = <0x401f819c 6 0x0 0 0x401f838c>; 1893 }; 1894 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexio2_flexio24: IOMUXC_GPIO_B1_08_FLEXIO2_FLEXIO24 { 1895 pinmux = <0x401f819c 4 0x0 0 0x401f838c>; 1896 }; 1897 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexio3_flexio24: IOMUXC_GPIO_B1_08_FLEXIO3_FLEXIO24 { 1898 pinmux = <0x401f819c 9 0x0 0 0x401f838c>; 1899 }; 1900 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpio2_io24: IOMUXC_GPIO_B1_08_GPIO2_IO24 { 1901 pinmux = <0x401f819c 5 0x0 0 0x401f838c>; 1902 gpr = <0x400ac06c 0x18 0x0>; 1903 }; 1904 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpio7_io24: IOMUXC_GPIO_B1_08_GPIO7_IO24 { 1905 pinmux = <0x401f819c 5 0x0 0 0x401f838c>; 1906 gpr = <0x400ac06c 0x18 0x1>; 1907 }; 1908 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpt1_compare2: IOMUXC_GPIO_B1_08_GPT1_COMPARE2 { 1909 pinmux = <0x401f819c 8 0x0 0 0x401f838c>; 1910 }; 1911 /omit-if-no-ref/ iomuxc_gpio_b1_08_qtimer1_timer3: IOMUXC_GPIO_B1_08_QTIMER1_TIMER3 { 1912 pinmux = <0x401f819c 1 0x0 0 0x401f838c>; 1913 gpr = <0x400ac018 0x3 0x0>; 1914 }; 1915 /omit-if-no-ref/ iomuxc_gpio_b1_09_enet_tx_en: IOMUXC_GPIO_B1_09_ENET_TX_EN { 1916 pinmux = <0x401f81a0 3 0x0 0 0x401f8390>; 1917 }; 1918 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexcan2_rx: IOMUXC_GPIO_B1_09_FLEXCAN2_RX { 1919 pinmux = <0x401f81a0 6 0x401f8450 3 0x401f8390>; 1920 }; 1921 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexio2_flexio25: IOMUXC_GPIO_B1_09_FLEXIO2_FLEXIO25 { 1922 pinmux = <0x401f81a0 4 0x0 0 0x401f8390>; 1923 }; 1924 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexio3_flexio25: IOMUXC_GPIO_B1_09_FLEXIO3_FLEXIO25 { 1925 pinmux = <0x401f81a0 9 0x0 0 0x401f8390>; 1926 }; 1927 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpio2_io25: IOMUXC_GPIO_B1_09_GPIO2_IO25 { 1928 pinmux = <0x401f81a0 5 0x0 0 0x401f8390>; 1929 gpr = <0x400ac06c 0x19 0x0>; 1930 }; 1931 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpio7_io25: IOMUXC_GPIO_B1_09_GPIO7_IO25 { 1932 pinmux = <0x401f81a0 5 0x0 0 0x401f8390>; 1933 gpr = <0x400ac06c 0x19 0x1>; 1934 }; 1935 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpt1_compare3: IOMUXC_GPIO_B1_09_GPT1_COMPARE3 { 1936 pinmux = <0x401f81a0 8 0x0 0 0x401f8390>; 1937 }; 1938 /omit-if-no-ref/ iomuxc_gpio_b1_09_qtimer2_timer3: IOMUXC_GPIO_B1_09_QTIMER2_TIMER3 { 1939 pinmux = <0x401f81a0 1 0x401f8578 1 0x401f8390>; 1940 gpr = <0x400ac018 0x7 0x0>; 1941 }; 1942 /omit-if-no-ref/ iomuxc_gpio_b1_10_enet_ref_clk: IOMUXC_GPIO_B1_10_ENET_REF_CLK { 1943 pinmux = <0x401f81a4 6 0x401f842c 1 0x401f8394>; 1944 }; 1945 /omit-if-no-ref/ iomuxc_gpio_b1_10_enet_tx_clk: IOMUXC_GPIO_B1_10_ENET_TX_CLK { 1946 pinmux = <0x401f81a4 3 0x401f8448 1 0x401f8394>; 1947 }; 1948 /omit-if-no-ref/ iomuxc_gpio_b1_10_flexio2_flexio26: IOMUXC_GPIO_B1_10_FLEXIO2_FLEXIO26 { 1949 pinmux = <0x401f81a4 4 0x0 0 0x401f8394>; 1950 }; 1951 /omit-if-no-ref/ iomuxc_gpio_b1_10_flexio3_flexio26: IOMUXC_GPIO_B1_10_FLEXIO3_FLEXIO26 { 1952 pinmux = <0x401f81a4 9 0x0 0 0x401f8394>; 1953 }; 1954 /omit-if-no-ref/ iomuxc_gpio_b1_10_gpio2_io26: IOMUXC_GPIO_B1_10_GPIO2_IO26 { 1955 pinmux = <0x401f81a4 5 0x0 0 0x401f8394>; 1956 gpr = <0x400ac06c 0x1a 0x0>; 1957 }; 1958 /omit-if-no-ref/ iomuxc_gpio_b1_10_gpio7_io26: IOMUXC_GPIO_B1_10_GPIO7_IO26 { 1959 pinmux = <0x401f81a4 5 0x0 0 0x401f8394>; 1960 gpr = <0x400ac06c 0x1a 0x1>; 1961 }; 1962 /omit-if-no-ref/ iomuxc_gpio_b1_10_qtimer3_timer3: IOMUXC_GPIO_B1_10_QTIMER3_TIMER3 { 1963 pinmux = <0x401f81a4 1 0x401f8588 2 0x401f8394>; 1964 gpr = <0x400ac018 0xb 0x0>; 1965 }; 1966 /omit-if-no-ref/ iomuxc_gpio_b1_11_enet_rx_er: IOMUXC_GPIO_B1_11_ENET_RX_ER { 1967 pinmux = <0x401f81a8 3 0x401f8440 1 0x401f8398>; 1968 }; 1969 /omit-if-no-ref/ iomuxc_gpio_b1_11_flexio2_flexio27: IOMUXC_GPIO_B1_11_FLEXIO2_FLEXIO27 { 1970 pinmux = <0x401f81a8 4 0x0 0 0x401f8398>; 1971 }; 1972 /omit-if-no-ref/ iomuxc_gpio_b1_11_flexio3_flexio27: IOMUXC_GPIO_B1_11_FLEXIO3_FLEXIO27 { 1973 pinmux = <0x401f81a8 9 0x0 0 0x401f8398>; 1974 }; 1975 /omit-if-no-ref/ iomuxc_gpio_b1_11_gpio2_io27: IOMUXC_GPIO_B1_11_GPIO2_IO27 { 1976 pinmux = <0x401f81a8 5 0x0 0 0x401f8398>; 1977 gpr = <0x400ac06c 0x1b 0x0>; 1978 }; 1979 /omit-if-no-ref/ iomuxc_gpio_b1_11_gpio7_io27: IOMUXC_GPIO_B1_11_GPIO7_IO27 { 1980 pinmux = <0x401f81a8 5 0x0 0 0x401f8398>; 1981 gpr = <0x400ac06c 0x1b 0x1>; 1982 }; 1983 /omit-if-no-ref/ iomuxc_gpio_b1_11_lpspi4_pcs3: IOMUXC_GPIO_B1_11_LPSPI4_PCS3 { 1984 pinmux = <0x401f81a8 6 0x0 0 0x401f8398>; 1985 }; 1986 /omit-if-no-ref/ iomuxc_gpio_b1_11_qtimer4_timer3: IOMUXC_GPIO_B1_11_QTIMER4_TIMER3 { 1987 pinmux = <0x401f81a8 1 0x0 0 0x401f8398>; 1988 gpr = <0x400ac018 0xf 0x0>; 1989 }; 1990 /omit-if-no-ref/ iomuxc_gpio_b1_12_enet_1588_event0_in: IOMUXC_GPIO_B1_12_ENET_1588_EVENT0_IN { 1991 pinmux = <0x401f81ac 3 0x401f8444 2 0x401f839c>; 1992 }; 1993 /omit-if-no-ref/ iomuxc_gpio_b1_12_flexio2_flexio28: IOMUXC_GPIO_B1_12_FLEXIO2_FLEXIO28 { 1994 pinmux = <0x401f81ac 4 0x0 0 0x401f839c>; 1995 }; 1996 /omit-if-no-ref/ iomuxc_gpio_b1_12_flexio3_flexio28: IOMUXC_GPIO_B1_12_FLEXIO3_FLEXIO28 { 1997 pinmux = <0x401f81ac 9 0x0 0 0x401f839c>; 1998 }; 1999 /omit-if-no-ref/ iomuxc_gpio_b1_12_gpio2_io28: IOMUXC_GPIO_B1_12_GPIO2_IO28 { 2000 pinmux = <0x401f81ac 5 0x0 0 0x401f839c>; 2001 gpr = <0x400ac06c 0x1c 0x0>; 2002 }; 2003 /omit-if-no-ref/ iomuxc_gpio_b1_12_gpio7_io28: IOMUXC_GPIO_B1_12_GPIO7_IO28 { 2004 pinmux = <0x401f81ac 5 0x0 0 0x401f839c>; 2005 gpr = <0x400ac06c 0x1c 0x1>; 2006 }; 2007 /omit-if-no-ref/ iomuxc_gpio_b1_12_lpuart5_tx: IOMUXC_GPIO_B1_12_LPUART5_TX { 2008 pinmux = <0x401f81ac 1 0x401f854c 1 0x401f839c>; 2009 }; 2010 /omit-if-no-ref/ iomuxc_gpio_b1_12_usdhc1_cd_b: IOMUXC_GPIO_B1_12_USDHC1_CD_B { 2011 pinmux = <0x401f81ac 6 0x401f85d4 2 0x401f839c>; 2012 }; 2013 /omit-if-no-ref/ iomuxc_gpio_b1_13_enet_1588_event0_out: IOMUXC_GPIO_B1_13_ENET_1588_EVENT0_OUT { 2014 pinmux = <0x401f81b0 3 0x0 0 0x401f83a0>; 2015 }; 2016 /omit-if-no-ref/ iomuxc_gpio_b1_13_flexio2_flexio29: IOMUXC_GPIO_B1_13_FLEXIO2_FLEXIO29 { 2017 pinmux = <0x401f81b0 4 0x0 0 0x401f83a0>; 2018 }; 2019 /omit-if-no-ref/ iomuxc_gpio_b1_13_flexio3_flexio29: IOMUXC_GPIO_B1_13_FLEXIO3_FLEXIO29 { 2020 pinmux = <0x401f81b0 9 0x0 0 0x401f83a0>; 2021 }; 2022 /omit-if-no-ref/ iomuxc_gpio_b1_13_gpio2_io29: IOMUXC_GPIO_B1_13_GPIO2_IO29 { 2023 pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>; 2024 gpr = <0x400ac06c 0x1d 0x0>; 2025 }; 2026 /omit-if-no-ref/ iomuxc_gpio_b1_13_gpio7_io29: IOMUXC_GPIO_B1_13_GPIO7_IO29 { 2027 pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>; 2028 gpr = <0x400ac06c 0x1d 0x1>; 2029 }; 2030 /omit-if-no-ref/ iomuxc_gpio_b1_13_lpuart5_rx: IOMUXC_GPIO_B1_13_LPUART5_RX { 2031 pinmux = <0x401f81b0 1 0x401f8548 1 0x401f83a0>; 2032 }; 2033 /omit-if-no-ref/ iomuxc_gpio_b1_13_semc_dqs4: IOMUXC_GPIO_B1_13_SEMC_DQS4 { 2034 pinmux = <0x401f81b0 8 0x401f8788 3 0x401f83a0>; 2035 }; 2036 /omit-if-no-ref/ iomuxc_gpio_b1_13_usdhc1_wp: IOMUXC_GPIO_B1_13_USDHC1_WP { 2037 pinmux = <0x401f81b0 6 0x401f85d8 3 0x401f83a0>; 2038 }; 2039 /omit-if-no-ref/ iomuxc_gpio_b1_13_wdog1_b: IOMUXC_GPIO_B1_13_WDOG1_B { 2040 pinmux = <0x401f81b0 0 0x0 0 0x401f83a0>; 2041 }; 2042 /omit-if-no-ref/ iomuxc_gpio_b1_14_enet2_tx_data0: IOMUXC_GPIO_B1_14_ENET2_TX_DATA0 { 2043 pinmux = <0x401f81b4 8 0x0 0 0x401f83a4>; 2044 }; 2045 /omit-if-no-ref/ iomuxc_gpio_b1_14_enet_mdc: IOMUXC_GPIO_B1_14_ENET_MDC { 2046 pinmux = <0x401f81b4 0 0x0 0 0x401f83a4>; 2047 }; 2048 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexio2_flexio30: IOMUXC_GPIO_B1_14_FLEXIO2_FLEXIO30 { 2049 pinmux = <0x401f81b4 4 0x0 0 0x401f83a4>; 2050 }; 2051 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexio3_flexio30: IOMUXC_GPIO_B1_14_FLEXIO3_FLEXIO30 { 2052 pinmux = <0x401f81b4 9 0x0 0 0x401f83a4>; 2053 }; 2054 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexpwm4_pwma2: IOMUXC_GPIO_B1_14_FLEXPWM4_PWMA2 { 2055 pinmux = <0x401f81b4 1 0x401f849c 1 0x401f83a4>; 2056 }; 2057 /omit-if-no-ref/ iomuxc_gpio_b1_14_gpio2_io30: IOMUXC_GPIO_B1_14_GPIO2_IO30 { 2058 pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>; 2059 gpr = <0x400ac06c 0x1e 0x0>; 2060 }; 2061 /omit-if-no-ref/ iomuxc_gpio_b1_14_gpio7_io30: IOMUXC_GPIO_B1_14_GPIO7_IO30 { 2062 pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>; 2063 gpr = <0x400ac06c 0x1e 0x1>; 2064 }; 2065 /omit-if-no-ref/ iomuxc_gpio_b1_14_usdhc1_vselect: IOMUXC_GPIO_B1_14_USDHC1_VSELECT { 2066 pinmux = <0x401f81b4 6 0x0 0 0x401f83a4>; 2067 }; 2068 /omit-if-no-ref/ iomuxc_gpio_b1_14_xbar1_xbar_in02: IOMUXC_GPIO_B1_14_XBAR1_XBAR_IN02 { 2069 pinmux = <0x401f81b4 3 0x401f860c 1 0x401f83a4>; 2070 }; 2071 /omit-if-no-ref/ iomuxc_gpio_b1_15_enet2_tx_data1: IOMUXC_GPIO_B1_15_ENET2_TX_DATA1 { 2072 pinmux = <0x401f81b8 8 0x0 0 0x401f83a8>; 2073 }; 2074 /omit-if-no-ref/ iomuxc_gpio_b1_15_enet_mdio: IOMUXC_GPIO_B1_15_ENET_MDIO { 2075 pinmux = <0x401f81b8 0 0x401f8430 2 0x401f83a8>; 2076 }; 2077 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexio2_flexio31: IOMUXC_GPIO_B1_15_FLEXIO2_FLEXIO31 { 2078 pinmux = <0x401f81b8 4 0x0 0 0x401f83a8>; 2079 }; 2080 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexio3_flexio31: IOMUXC_GPIO_B1_15_FLEXIO3_FLEXIO31 { 2081 pinmux = <0x401f81b8 9 0x0 0 0x401f83a8>; 2082 }; 2083 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexpwm4_pwma3: IOMUXC_GPIO_B1_15_FLEXPWM4_PWMA3 { 2084 pinmux = <0x401f81b8 1 0x401f84a0 1 0x401f83a8>; 2085 }; 2086 /omit-if-no-ref/ iomuxc_gpio_b1_15_gpio2_io31: IOMUXC_GPIO_B1_15_GPIO2_IO31 { 2087 pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>; 2088 gpr = <0x400ac06c 0x1f 0x0>; 2089 }; 2090 /omit-if-no-ref/ iomuxc_gpio_b1_15_gpio7_io31: IOMUXC_GPIO_B1_15_GPIO7_IO31 { 2091 pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>; 2092 gpr = <0x400ac06c 0x1f 0x1>; 2093 }; 2094 /omit-if-no-ref/ iomuxc_gpio_b1_15_usdhc1_reset_b: IOMUXC_GPIO_B1_15_USDHC1_RESET_B { 2095 pinmux = <0x401f81b8 6 0x0 0 0x401f83a8>; 2096 }; 2097 /omit-if-no-ref/ iomuxc_gpio_b1_15_xbar1_xbar_in03: IOMUXC_GPIO_B1_15_XBAR1_XBAR_IN03 { 2098 pinmux = <0x401f81b8 3 0x401f8610 1 0x401f83a8>; 2099 }; 2100 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexio1_flexio00: IOMUXC_GPIO_EMC_00_FLEXIO1_FLEXIO00 { 2101 pinmux = <0x401f8014 4 0x0 0 0x401f8204>; 2102 }; 2103 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexpwm4_pwma0: IOMUXC_GPIO_EMC_00_FLEXPWM4_PWMA0 { 2104 pinmux = <0x401f8014 1 0x401f8494 0 0x401f8204>; 2105 }; 2106 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio4_io00: IOMUXC_GPIO_EMC_00_GPIO4_IO00 { 2107 pinmux = <0x401f8014 5 0x0 0 0x401f8204>; 2108 gpr = <0x400ac074 0x0 0x0>; 2109 }; 2110 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio9_io00: IOMUXC_GPIO_EMC_00_GPIO9_IO00 { 2111 pinmux = <0x401f8014 5 0x0 0 0x401f8204>; 2112 gpr = <0x400ac074 0x0 0x1>; 2113 }; 2114 /omit-if-no-ref/ iomuxc_gpio_emc_00_lpspi2_sck: IOMUXC_GPIO_EMC_00_LPSPI2_SCK { 2115 pinmux = <0x401f8014 2 0x401f8500 1 0x401f8204>; 2116 }; 2117 /omit-if-no-ref/ iomuxc_gpio_emc_00_semc_data00: IOMUXC_GPIO_EMC_00_SEMC_DATA00 { 2118 pinmux = <0x401f8014 0 0x0 0 0x401f8204>; 2119 }; 2120 /omit-if-no-ref/ iomuxc_gpio_emc_00_xbar1_xbar_in02: IOMUXC_GPIO_EMC_00_XBAR1_XBAR_IN02 { 2121 pinmux = <0x401f8014 3 0x401f860c 0 0x401f8204>; 2122 }; 2123 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexio1_flexio01: IOMUXC_GPIO_EMC_01_FLEXIO1_FLEXIO01 { 2124 pinmux = <0x401f8018 4 0x0 0 0x401f8208>; 2125 }; 2126 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexpwm4_pwmb0: IOMUXC_GPIO_EMC_01_FLEXPWM4_PWMB0 { 2127 pinmux = <0x401f8018 1 0x0 0 0x401f8208>; 2128 }; 2129 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio4_io01: IOMUXC_GPIO_EMC_01_GPIO4_IO01 { 2130 pinmux = <0x401f8018 5 0x0 0 0x401f8208>; 2131 gpr = <0x400ac074 0x1 0x0>; 2132 }; 2133 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio9_io01: IOMUXC_GPIO_EMC_01_GPIO9_IO01 { 2134 pinmux = <0x401f8018 5 0x0 0 0x401f8208>; 2135 gpr = <0x400ac074 0x1 0x1>; 2136 }; 2137 /omit-if-no-ref/ iomuxc_gpio_emc_01_lpspi2_pcs0: IOMUXC_GPIO_EMC_01_LPSPI2_PCS0 { 2138 pinmux = <0x401f8018 2 0x401f84fc 1 0x401f8208>; 2139 }; 2140 /omit-if-no-ref/ iomuxc_gpio_emc_01_semc_data01: IOMUXC_GPIO_EMC_01_SEMC_DATA01 { 2141 pinmux = <0x401f8018 0 0x0 0 0x401f8208>; 2142 }; 2143 /omit-if-no-ref/ iomuxc_gpio_emc_01_xbar1_xbar_in03: IOMUXC_GPIO_EMC_01_XBAR1_XBAR_IN03 { 2144 pinmux = <0x401f8018 3 0x401f8610 0 0x401f8208>; 2145 }; 2146 /omit-if-no-ref/ iomuxc_gpio_emc_02_flexio1_flexio02: IOMUXC_GPIO_EMC_02_FLEXIO1_FLEXIO02 { 2147 pinmux = <0x401f801c 4 0x0 0 0x401f820c>; 2148 }; 2149 /omit-if-no-ref/ iomuxc_gpio_emc_02_flexpwm4_pwma1: IOMUXC_GPIO_EMC_02_FLEXPWM4_PWMA1 { 2150 pinmux = <0x401f801c 1 0x401f8498 0 0x401f820c>; 2151 }; 2152 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio4_io02: IOMUXC_GPIO_EMC_02_GPIO4_IO02 { 2153 pinmux = <0x401f801c 5 0x0 0 0x401f820c>; 2154 gpr = <0x400ac074 0x2 0x0>; 2155 }; 2156 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio9_io02: IOMUXC_GPIO_EMC_02_GPIO9_IO02 { 2157 pinmux = <0x401f801c 5 0x0 0 0x401f820c>; 2158 gpr = <0x400ac074 0x2 0x1>; 2159 }; 2160 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpspi2_sdo: IOMUXC_GPIO_EMC_02_LPSPI2_SDO { 2161 pinmux = <0x401f801c 2 0x401f8508 1 0x401f820c>; 2162 }; 2163 /omit-if-no-ref/ iomuxc_gpio_emc_02_semc_data02: IOMUXC_GPIO_EMC_02_SEMC_DATA02 { 2164 pinmux = <0x401f801c 0 0x0 0 0x401f820c>; 2165 }; 2166 /omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_in04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_IN04 { 2167 pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>; 2168 gpr = <0x400ac018 0x10 0x0>; 2169 }; 2170 /omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_INOUT04 { 2171 pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>; 2172 gpr = <0x400ac018 0x10 0x1>; 2173 }; 2174 /omit-if-no-ref/ iomuxc_gpio_emc_03_flexio1_flexio03: IOMUXC_GPIO_EMC_03_FLEXIO1_FLEXIO03 { 2175 pinmux = <0x401f8020 4 0x0 0 0x401f8210>; 2176 }; 2177 /omit-if-no-ref/ iomuxc_gpio_emc_03_flexpwm4_pwmb1: IOMUXC_GPIO_EMC_03_FLEXPWM4_PWMB1 { 2178 pinmux = <0x401f8020 1 0x0 0 0x401f8210>; 2179 }; 2180 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio4_io03: IOMUXC_GPIO_EMC_03_GPIO4_IO03 { 2181 pinmux = <0x401f8020 5 0x0 0 0x401f8210>; 2182 gpr = <0x400ac074 0x3 0x0>; 2183 }; 2184 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio9_io03: IOMUXC_GPIO_EMC_03_GPIO9_IO03 { 2185 pinmux = <0x401f8020 5 0x0 0 0x401f8210>; 2186 gpr = <0x400ac074 0x3 0x1>; 2187 }; 2188 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpspi2_sdi: IOMUXC_GPIO_EMC_03_LPSPI2_SDI { 2189 pinmux = <0x401f8020 2 0x401f8504 1 0x401f8210>; 2190 }; 2191 /omit-if-no-ref/ iomuxc_gpio_emc_03_semc_data03: IOMUXC_GPIO_EMC_03_SEMC_DATA03 { 2192 pinmux = <0x401f8020 0 0x0 0 0x401f8210>; 2193 }; 2194 /omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_in05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_IN05 { 2195 pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>; 2196 gpr = <0x400ac018 0x11 0x0>; 2197 }; 2198 /omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_INOUT05 { 2199 pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>; 2200 gpr = <0x400ac018 0x11 0x1>; 2201 }; 2202 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio04: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO04 { 2203 pinmux = <0x401f8024 4 0x0 0 0x401f8214>; 2204 }; 2205 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexpwm4_pwma2: IOMUXC_GPIO_EMC_04_FLEXPWM4_PWMA2 { 2206 pinmux = <0x401f8024 1 0x401f849c 0 0x401f8214>; 2207 }; 2208 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio4_io04: IOMUXC_GPIO_EMC_04_GPIO4_IO04 { 2209 pinmux = <0x401f8024 5 0x0 0 0x401f8214>; 2210 gpr = <0x400ac074 0x4 0x0>; 2211 }; 2212 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio9_io04: IOMUXC_GPIO_EMC_04_GPIO9_IO04 { 2213 pinmux = <0x401f8024 5 0x0 0 0x401f8214>; 2214 gpr = <0x400ac074 0x4 0x1>; 2215 }; 2216 /omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_data: IOMUXC_GPIO_EMC_04_SAI2_TX_DATA { 2217 pinmux = <0x401f8024 2 0x0 0 0x401f8214>; 2218 }; 2219 /omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 { 2220 pinmux = <0x401f8024 0 0x0 0 0x401f8214>; 2221 }; 2222 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN06 { 2223 pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>; 2224 gpr = <0x400ac018 0x12 0x0>; 2225 }; 2226 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT06 { 2227 pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>; 2228 gpr = <0x400ac018 0x12 0x1>; 2229 }; 2230 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio05: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO05 { 2231 pinmux = <0x401f8028 4 0x0 0 0x401f8218>; 2232 }; 2233 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexpwm4_pwmb2: IOMUXC_GPIO_EMC_05_FLEXPWM4_PWMB2 { 2234 pinmux = <0x401f8028 1 0x0 0 0x401f8218>; 2235 }; 2236 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio4_io05: IOMUXC_GPIO_EMC_05_GPIO4_IO05 { 2237 pinmux = <0x401f8028 5 0x0 0 0x401f8218>; 2238 gpr = <0x400ac074 0x5 0x0>; 2239 }; 2240 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio9_io05: IOMUXC_GPIO_EMC_05_GPIO9_IO05 { 2241 pinmux = <0x401f8028 5 0x0 0 0x401f8218>; 2242 gpr = <0x400ac074 0x5 0x1>; 2243 }; 2244 /omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC { 2245 pinmux = <0x401f8028 2 0x401f85c4 0 0x401f8218>; 2246 }; 2247 /omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 { 2248 pinmux = <0x401f8028 0 0x0 0 0x401f8218>; 2249 }; 2250 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN07 { 2251 pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>; 2252 gpr = <0x400ac018 0x13 0x0>; 2253 }; 2254 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT07 { 2255 pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>; 2256 gpr = <0x400ac018 0x13 0x1>; 2257 }; 2258 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio06: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO06 { 2259 pinmux = <0x401f802c 4 0x0 0 0x401f821c>; 2260 }; 2261 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexpwm2_pwma0: IOMUXC_GPIO_EMC_06_FLEXPWM2_PWMA0 { 2262 pinmux = <0x401f802c 1 0x401f8478 0 0x401f821c>; 2263 }; 2264 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio4_io06: IOMUXC_GPIO_EMC_06_GPIO4_IO06 { 2265 pinmux = <0x401f802c 5 0x0 0 0x401f821c>; 2266 gpr = <0x400ac074 0x6 0x0>; 2267 }; 2268 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio9_io06: IOMUXC_GPIO_EMC_06_GPIO9_IO06 { 2269 pinmux = <0x401f802c 5 0x0 0 0x401f821c>; 2270 gpr = <0x400ac074 0x6 0x1>; 2271 }; 2272 /omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_bclk: IOMUXC_GPIO_EMC_06_SAI2_TX_BCLK { 2273 pinmux = <0x401f802c 2 0x401f85c0 0 0x401f821c>; 2274 }; 2275 /omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 { 2276 pinmux = <0x401f802c 0 0x0 0 0x401f821c>; 2277 }; 2278 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN08 { 2279 pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>; 2280 gpr = <0x400ac018 0x14 0x0>; 2281 }; 2282 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT08 { 2283 pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>; 2284 gpr = <0x400ac018 0x14 0x1>; 2285 }; 2286 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio07: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO07 { 2287 pinmux = <0x401f8030 4 0x0 0 0x401f8220>; 2288 }; 2289 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexpwm2_pwmb0: IOMUXC_GPIO_EMC_07_FLEXPWM2_PWMB0 { 2290 pinmux = <0x401f8030 1 0x401f8488 0 0x401f8220>; 2291 }; 2292 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio4_io07: IOMUXC_GPIO_EMC_07_GPIO4_IO07 { 2293 pinmux = <0x401f8030 5 0x0 0 0x401f8220>; 2294 gpr = <0x400ac074 0x7 0x0>; 2295 }; 2296 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio9_io07: IOMUXC_GPIO_EMC_07_GPIO9_IO07 { 2297 pinmux = <0x401f8030 5 0x0 0 0x401f8220>; 2298 gpr = <0x400ac074 0x7 0x1>; 2299 }; 2300 /omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_mclk: IOMUXC_GPIO_EMC_07_SAI2_MCLK { 2301 pinmux = <0x401f8030 2 0x401f85b0 0 0x401f8220>; 2302 }; 2303 /omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 { 2304 pinmux = <0x401f8030 0 0x0 0 0x401f8220>; 2305 }; 2306 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN09 { 2307 pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>; 2308 gpr = <0x400ac018 0x15 0x0>; 2309 }; 2310 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT09 { 2311 pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>; 2312 gpr = <0x400ac018 0x15 0x1>; 2313 }; 2314 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio08: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO08 { 2315 pinmux = <0x401f8034 4 0x0 0 0x401f8224>; 2316 }; 2317 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexpwm2_pwma1: IOMUXC_GPIO_EMC_08_FLEXPWM2_PWMA1 { 2318 pinmux = <0x401f8034 1 0x401f847c 0 0x401f8224>; 2319 }; 2320 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio4_io08: IOMUXC_GPIO_EMC_08_GPIO4_IO08 { 2321 pinmux = <0x401f8034 5 0x0 0 0x401f8224>; 2322 gpr = <0x400ac074 0x8 0x0>; 2323 }; 2324 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio9_io08: IOMUXC_GPIO_EMC_08_GPIO9_IO08 { 2325 pinmux = <0x401f8034 5 0x0 0 0x401f8224>; 2326 gpr = <0x400ac074 0x8 0x1>; 2327 }; 2328 /omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA { 2329 pinmux = <0x401f8034 2 0x401f85b8 0 0x401f8224>; 2330 }; 2331 /omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 { 2332 pinmux = <0x401f8034 0 0x0 0 0x401f8224>; 2333 }; 2334 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN17 { 2335 pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>; 2336 gpr = <0x400ac018 0x1d 0x0>; 2337 }; 2338 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT17 { 2339 pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>; 2340 gpr = <0x400ac018 0x1d 0x1>; 2341 }; 2342 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_tx: IOMUXC_GPIO_EMC_09_FLEXCAN2_TX { 2343 pinmux = <0x401f8038 3 0x0 0 0x401f8228>; 2344 }; 2345 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio09: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO09 { 2346 pinmux = <0x401f8038 4 0x0 0 0x401f8228>; 2347 }; 2348 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexpwm2_pwmb1: IOMUXC_GPIO_EMC_09_FLEXPWM2_PWMB1 { 2349 pinmux = <0x401f8038 1 0x401f848c 0 0x401f8228>; 2350 }; 2351 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexspi2_b_ss1_b: IOMUXC_GPIO_EMC_09_FLEXSPI2_B_SS1_B { 2352 pinmux = <0x401f8038 8 0x0 0 0x401f8228>; 2353 }; 2354 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio4_io09: IOMUXC_GPIO_EMC_09_GPIO4_IO09 { 2355 pinmux = <0x401f8038 5 0x0 0 0x401f8228>; 2356 gpr = <0x400ac074 0x9 0x0>; 2357 }; 2358 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio9_io09: IOMUXC_GPIO_EMC_09_GPIO9_IO09 { 2359 pinmux = <0x401f8038 5 0x0 0 0x401f8228>; 2360 gpr = <0x400ac074 0x9 0x1>; 2361 }; 2362 /omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_sync: IOMUXC_GPIO_EMC_09_SAI2_RX_SYNC { 2363 pinmux = <0x401f8038 2 0x401f85bc 0 0x401f8228>; 2364 }; 2365 /omit-if-no-ref/ iomuxc_gpio_emc_09_semc_addr00: IOMUXC_GPIO_EMC_09_SEMC_ADDR00 { 2366 pinmux = <0x401f8038 0 0x0 0 0x401f8228>; 2367 }; 2368 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexcan2_rx: IOMUXC_GPIO_EMC_10_FLEXCAN2_RX { 2369 pinmux = <0x401f803c 3 0x401f8450 0 0x401f822c>; 2370 }; 2371 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexio1_flexio10: IOMUXC_GPIO_EMC_10_FLEXIO1_FLEXIO10 { 2372 pinmux = <0x401f803c 4 0x0 0 0x401f822c>; 2373 }; 2374 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexpwm2_pwma2: IOMUXC_GPIO_EMC_10_FLEXPWM2_PWMA2 { 2375 pinmux = <0x401f803c 1 0x401f8480 0 0x401f822c>; 2376 }; 2377 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexspi2_b_ss0_b: IOMUXC_GPIO_EMC_10_FLEXSPI2_B_SS0_B { 2378 pinmux = <0x401f803c 8 0x0 0 0x401f822c>; 2379 }; 2380 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio4_io10: IOMUXC_GPIO_EMC_10_GPIO4_IO10 { 2381 pinmux = <0x401f803c 5 0x0 0 0x401f822c>; 2382 gpr = <0x400ac074 0xa 0x0>; 2383 }; 2384 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio9_io10: IOMUXC_GPIO_EMC_10_GPIO9_IO10 { 2385 pinmux = <0x401f803c 5 0x0 0 0x401f822c>; 2386 gpr = <0x400ac074 0xa 0x1>; 2387 }; 2388 /omit-if-no-ref/ iomuxc_gpio_emc_10_sai2_rx_bclk: IOMUXC_GPIO_EMC_10_SAI2_RX_BCLK { 2389 pinmux = <0x401f803c 2 0x401f85b4 0 0x401f822c>; 2390 }; 2391 /omit-if-no-ref/ iomuxc_gpio_emc_10_semc_addr01: IOMUXC_GPIO_EMC_10_SEMC_ADDR01 { 2392 pinmux = <0x401f803c 0 0x0 0 0x401f822c>; 2393 }; 2394 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexio1_flexio11: IOMUXC_GPIO_EMC_11_FLEXIO1_FLEXIO11 { 2395 pinmux = <0x401f8040 4 0x0 0 0x401f8230>; 2396 }; 2397 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexpwm2_pwmb2: IOMUXC_GPIO_EMC_11_FLEXPWM2_PWMB2 { 2398 pinmux = <0x401f8040 1 0x401f8490 0 0x401f8230>; 2399 }; 2400 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexspi2_b_dqs: IOMUXC_GPIO_EMC_11_FLEXSPI2_B_DQS { 2401 pinmux = <0x401f8040 8 0x0 0 0x401f8230>; 2402 }; 2403 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio4_io11: IOMUXC_GPIO_EMC_11_GPIO4_IO11 { 2404 pinmux = <0x401f8040 5 0x0 0 0x401f8230>; 2405 gpr = <0x400ac074 0xb 0x0>; 2406 }; 2407 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio9_io11: IOMUXC_GPIO_EMC_11_GPIO9_IO11 { 2408 pinmux = <0x401f8040 5 0x0 0 0x401f8230>; 2409 gpr = <0x400ac074 0xb 0x1>; 2410 }; 2411 /omit-if-no-ref/ iomuxc_gpio_emc_11_lpi2c4_sda: IOMUXC_GPIO_EMC_11_LPI2C4_SDA { 2412 pinmux = <0x401f8040 2 0x401f84e8 0 0x401f8230>; 2413 }; 2414 /omit-if-no-ref/ iomuxc_gpio_emc_11_semc_addr02: IOMUXC_GPIO_EMC_11_SEMC_ADDR02 { 2415 pinmux = <0x401f8040 0 0x0 0 0x401f8230>; 2416 }; 2417 /omit-if-no-ref/ iomuxc_gpio_emc_11_usdhc2_reset_b: IOMUXC_GPIO_EMC_11_USDHC2_RESET_B { 2418 pinmux = <0x401f8040 3 0x0 0 0x401f8230>; 2419 }; 2420 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexpwm1_pwma3: IOMUXC_GPIO_EMC_12_FLEXPWM1_PWMA3 { 2421 pinmux = <0x401f8044 4 0x401f8454 1 0x401f8234>; 2422 }; 2423 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexspi2_b_sclk: IOMUXC_GPIO_EMC_12_FLEXSPI2_B_SCLK { 2424 pinmux = <0x401f8044 8 0x401f8754 0 0x401f8234>; 2425 }; 2426 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio4_io12: IOMUXC_GPIO_EMC_12_GPIO4_IO12 { 2427 pinmux = <0x401f8044 5 0x0 0 0x401f8234>; 2428 gpr = <0x400ac074 0xc 0x0>; 2429 }; 2430 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio9_io12: IOMUXC_GPIO_EMC_12_GPIO9_IO12 { 2431 pinmux = <0x401f8044 5 0x0 0 0x401f8234>; 2432 gpr = <0x400ac074 0xc 0x1>; 2433 }; 2434 /omit-if-no-ref/ iomuxc_gpio_emc_12_lpi2c4_scl: IOMUXC_GPIO_EMC_12_LPI2C4_SCL { 2435 pinmux = <0x401f8044 2 0x401f84e4 0 0x401f8234>; 2436 }; 2437 /omit-if-no-ref/ iomuxc_gpio_emc_12_semc_addr03: IOMUXC_GPIO_EMC_12_SEMC_ADDR03 { 2438 pinmux = <0x401f8044 0 0x0 0 0x401f8234>; 2439 }; 2440 /omit-if-no-ref/ iomuxc_gpio_emc_12_usdhc1_wp: IOMUXC_GPIO_EMC_12_USDHC1_WP { 2441 pinmux = <0x401f8044 3 0x401f85d8 0 0x401f8234>; 2442 }; 2443 /omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_in24: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_IN24 { 2444 pinmux = <0x401f8044 1 0x401f8640 0 0x401f8234>; 2445 }; 2446 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_13_FLEXPWM1_PWMB3 { 2447 pinmux = <0x401f8048 4 0x401f8464 1 0x401f8238>; 2448 }; 2449 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexspi2_b_data0: IOMUXC_GPIO_EMC_13_FLEXSPI2_B_DATA0 { 2450 pinmux = <0x401f8048 8 0x401f8740 0 0x401f8238>; 2451 }; 2452 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio4_io13: IOMUXC_GPIO_EMC_13_GPIO4_IO13 { 2453 pinmux = <0x401f8048 5 0x0 0 0x401f8238>; 2454 gpr = <0x400ac074 0xd 0x0>; 2455 }; 2456 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio9_io13: IOMUXC_GPIO_EMC_13_GPIO9_IO13 { 2457 pinmux = <0x401f8048 5 0x0 0 0x401f8238>; 2458 gpr = <0x400ac074 0xd 0x1>; 2459 }; 2460 /omit-if-no-ref/ iomuxc_gpio_emc_13_lpuart3_tx: IOMUXC_GPIO_EMC_13_LPUART3_TX { 2461 pinmux = <0x401f8048 2 0x401f853c 1 0x401f8238>; 2462 }; 2463 /omit-if-no-ref/ iomuxc_gpio_emc_13_mqs_right: IOMUXC_GPIO_EMC_13_MQS_RIGHT { 2464 pinmux = <0x401f8048 3 0x0 0 0x401f8238>; 2465 }; 2466 /omit-if-no-ref/ iomuxc_gpio_emc_13_semc_addr04: IOMUXC_GPIO_EMC_13_SEMC_ADDR04 { 2467 pinmux = <0x401f8048 0 0x0 0 0x401f8238>; 2468 }; 2469 /omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_in25: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_IN25 { 2470 pinmux = <0x401f8048 1 0x401f8650 1 0x401f8238>; 2471 }; 2472 /omit-if-no-ref/ iomuxc_gpio_emc_14_flexspi2_b_data1: IOMUXC_GPIO_EMC_14_FLEXSPI2_B_DATA1 { 2473 pinmux = <0x401f804c 8 0x401f8744 0 0x401f823c>; 2474 }; 2475 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio4_io14: IOMUXC_GPIO_EMC_14_GPIO4_IO14 { 2476 pinmux = <0x401f804c 5 0x0 0 0x401f823c>; 2477 gpr = <0x400ac074 0xe 0x0>; 2478 }; 2479 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio9_io14: IOMUXC_GPIO_EMC_14_GPIO9_IO14 { 2480 pinmux = <0x401f804c 5 0x0 0 0x401f823c>; 2481 gpr = <0x400ac074 0xe 0x1>; 2482 }; 2483 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpspi2_pcs1: IOMUXC_GPIO_EMC_14_LPSPI2_PCS1 { 2484 pinmux = <0x401f804c 4 0x0 0 0x401f823c>; 2485 }; 2486 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpuart3_rx: IOMUXC_GPIO_EMC_14_LPUART3_RX { 2487 pinmux = <0x401f804c 2 0x401f8538 1 0x401f823c>; 2488 }; 2489 /omit-if-no-ref/ iomuxc_gpio_emc_14_mqs_left: IOMUXC_GPIO_EMC_14_MQS_LEFT { 2490 pinmux = <0x401f804c 3 0x0 0 0x401f823c>; 2491 }; 2492 /omit-if-no-ref/ iomuxc_gpio_emc_14_semc_addr05: IOMUXC_GPIO_EMC_14_SEMC_ADDR05 { 2493 pinmux = <0x401f804c 0 0x0 0 0x401f823c>; 2494 }; 2495 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_in19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_IN19 { 2496 pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>; 2497 gpr = <0x400ac018 0x1f 0x0>; 2498 }; 2499 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_INOUT19 { 2500 pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>; 2501 gpr = <0x400ac018 0x1f 0x1>; 2502 }; 2503 /omit-if-no-ref/ iomuxc_gpio_emc_15_flexspi2_b_data2: IOMUXC_GPIO_EMC_15_FLEXSPI2_B_DATA2 { 2504 pinmux = <0x401f8050 8 0x401f8748 0 0x401f8240>; 2505 }; 2506 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio4_io15: IOMUXC_GPIO_EMC_15_GPIO4_IO15 { 2507 pinmux = <0x401f8050 5 0x0 0 0x401f8240>; 2508 gpr = <0x400ac074 0xf 0x0>; 2509 }; 2510 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio9_io15: IOMUXC_GPIO_EMC_15_GPIO9_IO15 { 2511 pinmux = <0x401f8050 5 0x0 0 0x401f8240>; 2512 gpr = <0x400ac074 0xf 0x1>; 2513 }; 2514 /omit-if-no-ref/ iomuxc_gpio_emc_15_lpuart3_cts_b: IOMUXC_GPIO_EMC_15_LPUART3_CTS_B { 2515 pinmux = <0x401f8050 2 0x401f8534 0 0x401f8240>; 2516 }; 2517 /omit-if-no-ref/ iomuxc_gpio_emc_15_qtimer3_timer0: IOMUXC_GPIO_EMC_15_QTIMER3_TIMER0 { 2518 pinmux = <0x401f8050 4 0x401f857c 0 0x401f8240>; 2519 gpr = <0x400ac018 0x8 0x0>; 2520 }; 2521 /omit-if-no-ref/ iomuxc_gpio_emc_15_semc_addr06: IOMUXC_GPIO_EMC_15_SEMC_ADDR06 { 2522 pinmux = <0x401f8050 0 0x0 0 0x401f8240>; 2523 }; 2524 /omit-if-no-ref/ iomuxc_gpio_emc_15_spdif_out: IOMUXC_GPIO_EMC_15_SPDIF_OUT { 2525 pinmux = <0x401f8050 3 0x0 0 0x401f8240>; 2526 }; 2527 /omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_in20: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_IN20 { 2528 pinmux = <0x401f8050 1 0x401f8634 0 0x401f8240>; 2529 }; 2530 /omit-if-no-ref/ iomuxc_gpio_emc_16_flexspi2_b_data3: IOMUXC_GPIO_EMC_16_FLEXSPI2_B_DATA3 { 2531 pinmux = <0x401f8054 8 0x401f874c 0 0x401f8244>; 2532 }; 2533 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio4_io16: IOMUXC_GPIO_EMC_16_GPIO4_IO16 { 2534 pinmux = <0x401f8054 5 0x0 0 0x401f8244>; 2535 gpr = <0x400ac074 0x10 0x0>; 2536 }; 2537 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio9_io16: IOMUXC_GPIO_EMC_16_GPIO9_IO16 { 2538 pinmux = <0x401f8054 5 0x0 0 0x401f8244>; 2539 gpr = <0x400ac074 0x10 0x1>; 2540 }; 2541 /omit-if-no-ref/ iomuxc_gpio_emc_16_lpuart3_rts_b: IOMUXC_GPIO_EMC_16_LPUART3_RTS_B { 2542 pinmux = <0x401f8054 2 0x0 0 0x401f8244>; 2543 }; 2544 /omit-if-no-ref/ iomuxc_gpio_emc_16_qtimer3_timer1: IOMUXC_GPIO_EMC_16_QTIMER3_TIMER1 { 2545 pinmux = <0x401f8054 4 0x401f8580 1 0x401f8244>; 2546 gpr = <0x400ac018 0x9 0x0>; 2547 }; 2548 /omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr07: IOMUXC_GPIO_EMC_16_SEMC_ADDR07 { 2549 pinmux = <0x401f8054 0 0x0 0 0x401f8244>; 2550 }; 2551 /omit-if-no-ref/ iomuxc_gpio_emc_16_spdif_in: IOMUXC_GPIO_EMC_16_SPDIF_IN { 2552 pinmux = <0x401f8054 3 0x401f85c8 1 0x401f8244>; 2553 }; 2554 /omit-if-no-ref/ iomuxc_gpio_emc_16_xbar1_xbar_in21: IOMUXC_GPIO_EMC_16_XBAR1_XBAR_IN21 { 2555 pinmux = <0x401f8054 1 0x401f8658 0 0x401f8244>; 2556 }; 2557 /omit-if-no-ref/ iomuxc_gpio_emc_17_flexcan1_tx: IOMUXC_GPIO_EMC_17_FLEXCAN1_TX { 2558 pinmux = <0x401f8058 3 0x0 0 0x401f8248>; 2559 }; 2560 /omit-if-no-ref/ iomuxc_gpio_emc_17_flexpwm4_pwma3: IOMUXC_GPIO_EMC_17_FLEXPWM4_PWMA3 { 2561 pinmux = <0x401f8058 1 0x401f84a0 0 0x401f8248>; 2562 }; 2563 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio4_io17: IOMUXC_GPIO_EMC_17_GPIO4_IO17 { 2564 pinmux = <0x401f8058 5 0x0 0 0x401f8248>; 2565 gpr = <0x400ac074 0x11 0x0>; 2566 }; 2567 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio9_io17: IOMUXC_GPIO_EMC_17_GPIO9_IO17 { 2568 pinmux = <0x401f8058 5 0x0 0 0x401f8248>; 2569 gpr = <0x400ac074 0x11 0x1>; 2570 }; 2571 /omit-if-no-ref/ iomuxc_gpio_emc_17_lpuart4_cts_b: IOMUXC_GPIO_EMC_17_LPUART4_CTS_B { 2572 pinmux = <0x401f8058 2 0x0 0 0x401f8248>; 2573 }; 2574 /omit-if-no-ref/ iomuxc_gpio_emc_17_qtimer3_timer2: IOMUXC_GPIO_EMC_17_QTIMER3_TIMER2 { 2575 pinmux = <0x401f8058 4 0x401f8584 0 0x401f8248>; 2576 gpr = <0x400ac018 0xa 0x0>; 2577 }; 2578 /omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr08: IOMUXC_GPIO_EMC_17_SEMC_ADDR08 { 2579 pinmux = <0x401f8058 0 0x0 0 0x401f8248>; 2580 }; 2581 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexcan1_rx: IOMUXC_GPIO_EMC_18_FLEXCAN1_RX { 2582 pinmux = <0x401f805c 3 0x401f844c 1 0x401f824c>; 2583 }; 2584 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexpwm4_pwmb3: IOMUXC_GPIO_EMC_18_FLEXPWM4_PWMB3 { 2585 pinmux = <0x401f805c 1 0x0 0 0x401f824c>; 2586 }; 2587 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio4_io18: IOMUXC_GPIO_EMC_18_GPIO4_IO18 { 2588 pinmux = <0x401f805c 5 0x0 0 0x401f824c>; 2589 gpr = <0x400ac074 0x12 0x0>; 2590 }; 2591 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio9_io18: IOMUXC_GPIO_EMC_18_GPIO9_IO18 { 2592 pinmux = <0x401f805c 5 0x0 0 0x401f824c>; 2593 gpr = <0x400ac074 0x12 0x1>; 2594 }; 2595 /omit-if-no-ref/ iomuxc_gpio_emc_18_lpuart4_rts_b: IOMUXC_GPIO_EMC_18_LPUART4_RTS_B { 2596 pinmux = <0x401f805c 2 0x0 0 0x401f824c>; 2597 }; 2598 /omit-if-no-ref/ iomuxc_gpio_emc_18_qtimer3_timer3: IOMUXC_GPIO_EMC_18_QTIMER3_TIMER3 { 2599 pinmux = <0x401f805c 4 0x401f8588 0 0x401f824c>; 2600 gpr = <0x400ac018 0xb 0x0>; 2601 }; 2602 /omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr09: IOMUXC_GPIO_EMC_18_SEMC_ADDR09 { 2603 pinmux = <0x401f805c 0 0x0 0 0x401f824c>; 2604 }; 2605 /omit-if-no-ref/ iomuxc_gpio_emc_18_snvs_vio_5_ctl: IOMUXC_GPIO_EMC_18_SNVS_VIO_5_CTL { 2606 pinmux = <0x401f805c 6 0x0 0 0x401f824c>; 2607 }; 2608 /omit-if-no-ref/ iomuxc_gpio_emc_19_enet_rx_data1: IOMUXC_GPIO_EMC_19_ENET_RX_DATA1 { 2609 pinmux = <0x401f8060 3 0x401f8438 0 0x401f8250>; 2610 }; 2611 /omit-if-no-ref/ iomuxc_gpio_emc_19_flexpwm2_pwma3: IOMUXC_GPIO_EMC_19_FLEXPWM2_PWMA3 { 2612 pinmux = <0x401f8060 1 0x401f8474 1 0x401f8250>; 2613 }; 2614 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio4_io19: IOMUXC_GPIO_EMC_19_GPIO4_IO19 { 2615 pinmux = <0x401f8060 5 0x0 0 0x401f8250>; 2616 gpr = <0x400ac074 0x13 0x0>; 2617 }; 2618 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio9_io19: IOMUXC_GPIO_EMC_19_GPIO9_IO19 { 2619 pinmux = <0x401f8060 5 0x0 0 0x401f8250>; 2620 gpr = <0x400ac074 0x13 0x1>; 2621 }; 2622 /omit-if-no-ref/ iomuxc_gpio_emc_19_lpuart4_tx: IOMUXC_GPIO_EMC_19_LPUART4_TX { 2623 pinmux = <0x401f8060 2 0x401f8544 1 0x401f8250>; 2624 }; 2625 /omit-if-no-ref/ iomuxc_gpio_emc_19_qtimer2_timer0: IOMUXC_GPIO_EMC_19_QTIMER2_TIMER0 { 2626 pinmux = <0x401f8060 4 0x401f856c 0 0x401f8250>; 2627 gpr = <0x400ac018 0x4 0x0>; 2628 }; 2629 /omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr11: IOMUXC_GPIO_EMC_19_SEMC_ADDR11 { 2630 pinmux = <0x401f8060 0 0x0 0 0x401f8250>; 2631 }; 2632 /omit-if-no-ref/ iomuxc_gpio_emc_19_snvs_vio_5_b: IOMUXC_GPIO_EMC_19_SNVS_VIO_5_B { 2633 pinmux = <0x401f8060 6 0x0 0 0x401f8250>; 2634 }; 2635 /omit-if-no-ref/ iomuxc_gpio_emc_20_enet_rx_data0: IOMUXC_GPIO_EMC_20_ENET_RX_DATA0 { 2636 pinmux = <0x401f8064 3 0x401f8434 0 0x401f8254>; 2637 }; 2638 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm2_pwmb3: IOMUXC_GPIO_EMC_20_FLEXPWM2_PWMB3 { 2639 pinmux = <0x401f8064 1 0x401f8484 1 0x401f8254>; 2640 }; 2641 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio4_io20: IOMUXC_GPIO_EMC_20_GPIO4_IO20 { 2642 pinmux = <0x401f8064 5 0x0 0 0x401f8254>; 2643 gpr = <0x400ac074 0x14 0x0>; 2644 }; 2645 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio9_io20: IOMUXC_GPIO_EMC_20_GPIO9_IO20 { 2646 pinmux = <0x401f8064 5 0x0 0 0x401f8254>; 2647 gpr = <0x400ac074 0x14 0x1>; 2648 }; 2649 /omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart4_rx: IOMUXC_GPIO_EMC_20_LPUART4_RX { 2650 pinmux = <0x401f8064 2 0x401f8540 1 0x401f8254>; 2651 }; 2652 /omit-if-no-ref/ iomuxc_gpio_emc_20_qtimer2_timer1: IOMUXC_GPIO_EMC_20_QTIMER2_TIMER1 { 2653 pinmux = <0x401f8064 4 0x401f8570 0 0x401f8254>; 2654 gpr = <0x400ac018 0x5 0x0>; 2655 }; 2656 /omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr12: IOMUXC_GPIO_EMC_20_SEMC_ADDR12 { 2657 pinmux = <0x401f8064 0 0x0 0 0x401f8254>; 2658 }; 2659 /omit-if-no-ref/ iomuxc_gpio_emc_21_enet_tx_data1: IOMUXC_GPIO_EMC_21_ENET_TX_DATA1 { 2660 pinmux = <0x401f8068 3 0x0 0 0x401f8258>; 2661 }; 2662 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm3_pwma3: IOMUXC_GPIO_EMC_21_FLEXPWM3_PWMA3 { 2663 pinmux = <0x401f8068 1 0x0 0 0x401f8258>; 2664 }; 2665 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio4_io21: IOMUXC_GPIO_EMC_21_GPIO4_IO21 { 2666 pinmux = <0x401f8068 5 0x0 0 0x401f8258>; 2667 gpr = <0x400ac074 0x15 0x0>; 2668 }; 2669 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio9_io21: IOMUXC_GPIO_EMC_21_GPIO9_IO21 { 2670 pinmux = <0x401f8068 5 0x0 0 0x401f8258>; 2671 gpr = <0x400ac074 0x15 0x1>; 2672 }; 2673 /omit-if-no-ref/ iomuxc_gpio_emc_21_lpi2c3_sda: IOMUXC_GPIO_EMC_21_LPI2C3_SDA { 2674 pinmux = <0x401f8068 2 0x401f84e0 0 0x401f8258>; 2675 }; 2676 /omit-if-no-ref/ iomuxc_gpio_emc_21_qtimer2_timer2: IOMUXC_GPIO_EMC_21_QTIMER2_TIMER2 { 2677 pinmux = <0x401f8068 4 0x401f8574 0 0x401f8258>; 2678 gpr = <0x400ac018 0x6 0x0>; 2679 }; 2680 /omit-if-no-ref/ iomuxc_gpio_emc_21_semc_ba0: IOMUXC_GPIO_EMC_21_SEMC_BA0 { 2681 pinmux = <0x401f8068 0 0x0 0 0x401f8258>; 2682 }; 2683 /omit-if-no-ref/ iomuxc_gpio_emc_22_enet_tx_data0: IOMUXC_GPIO_EMC_22_ENET_TX_DATA0 { 2684 pinmux = <0x401f806c 3 0x0 0 0x401f825c>; 2685 }; 2686 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm3_pwmb3: IOMUXC_GPIO_EMC_22_FLEXPWM3_PWMB3 { 2687 pinmux = <0x401f806c 1 0x0 0 0x401f825c>; 2688 }; 2689 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexspi2_a_ss1_b: IOMUXC_GPIO_EMC_22_FLEXSPI2_A_SS1_B { 2690 pinmux = <0x401f806c 8 0x0 0 0x401f825c>; 2691 }; 2692 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio4_io22: IOMUXC_GPIO_EMC_22_GPIO4_IO22 { 2693 pinmux = <0x401f806c 5 0x0 0 0x401f825c>; 2694 gpr = <0x400ac074 0x16 0x0>; 2695 }; 2696 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio9_io22: IOMUXC_GPIO_EMC_22_GPIO9_IO22 { 2697 pinmux = <0x401f806c 5 0x0 0 0x401f825c>; 2698 gpr = <0x400ac074 0x16 0x1>; 2699 }; 2700 /omit-if-no-ref/ iomuxc_gpio_emc_22_lpi2c3_scl: IOMUXC_GPIO_EMC_22_LPI2C3_SCL { 2701 pinmux = <0x401f806c 2 0x401f84dc 0 0x401f825c>; 2702 }; 2703 /omit-if-no-ref/ iomuxc_gpio_emc_22_qtimer2_timer3: IOMUXC_GPIO_EMC_22_QTIMER2_TIMER3 { 2704 pinmux = <0x401f806c 4 0x401f8578 0 0x401f825c>; 2705 gpr = <0x400ac018 0x7 0x0>; 2706 }; 2707 /omit-if-no-ref/ iomuxc_gpio_emc_22_semc_ba1: IOMUXC_GPIO_EMC_22_SEMC_BA1 { 2708 pinmux = <0x401f806c 0 0x0 0 0x401f825c>; 2709 }; 2710 /omit-if-no-ref/ iomuxc_gpio_emc_23_enet_rx_en: IOMUXC_GPIO_EMC_23_ENET_RX_EN { 2711 pinmux = <0x401f8070 3 0x401f843c 0 0x401f8260>; 2712 }; 2713 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwma0: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMA0 { 2714 pinmux = <0x401f8070 1 0x401f8458 0 0x401f8260>; 2715 }; 2716 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexspi2_a_dqs: IOMUXC_GPIO_EMC_23_FLEXSPI2_A_DQS { 2717 pinmux = <0x401f8070 8 0x401f872c 1 0x401f8260>; 2718 }; 2719 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio4_io23: IOMUXC_GPIO_EMC_23_GPIO4_IO23 { 2720 pinmux = <0x401f8070 5 0x0 0 0x401f8260>; 2721 gpr = <0x400ac074 0x17 0x0>; 2722 }; 2723 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio9_io23: IOMUXC_GPIO_EMC_23_GPIO9_IO23 { 2724 pinmux = <0x401f8070 5 0x0 0 0x401f8260>; 2725 gpr = <0x400ac074 0x17 0x1>; 2726 }; 2727 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpt1_capture2: IOMUXC_GPIO_EMC_23_GPT1_CAPTURE2 { 2728 pinmux = <0x401f8070 4 0x401f875c 0 0x401f8260>; 2729 }; 2730 /omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart5_tx: IOMUXC_GPIO_EMC_23_LPUART5_TX { 2731 pinmux = <0x401f8070 2 0x401f854c 0 0x401f8260>; 2732 }; 2733 /omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr10: IOMUXC_GPIO_EMC_23_SEMC_ADDR10 { 2734 pinmux = <0x401f8070 0 0x0 0 0x401f8260>; 2735 }; 2736 /omit-if-no-ref/ iomuxc_gpio_emc_24_enet_tx_en: IOMUXC_GPIO_EMC_24_ENET_TX_EN { 2737 pinmux = <0x401f8074 3 0x0 0 0x401f8264>; 2738 }; 2739 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMB0 { 2740 pinmux = <0x401f8074 1 0x401f8468 0 0x401f8264>; 2741 }; 2742 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexspi2_a_ss0_b: IOMUXC_GPIO_EMC_24_FLEXSPI2_A_SS0_B { 2743 pinmux = <0x401f8074 8 0x0 0 0x401f8264>; 2744 }; 2745 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio4_io24: IOMUXC_GPIO_EMC_24_GPIO4_IO24 { 2746 pinmux = <0x401f8074 5 0x0 0 0x401f8264>; 2747 gpr = <0x400ac074 0x18 0x0>; 2748 }; 2749 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio9_io24: IOMUXC_GPIO_EMC_24_GPIO9_IO24 { 2750 pinmux = <0x401f8074 5 0x0 0 0x401f8264>; 2751 gpr = <0x400ac074 0x18 0x1>; 2752 }; 2753 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpt1_capture1: IOMUXC_GPIO_EMC_24_GPT1_CAPTURE1 { 2754 pinmux = <0x401f8074 4 0x401f8758 0 0x401f8264>; 2755 }; 2756 /omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart5_rx: IOMUXC_GPIO_EMC_24_LPUART5_RX { 2757 pinmux = <0x401f8074 2 0x401f8548 0 0x401f8264>; 2758 }; 2759 /omit-if-no-ref/ iomuxc_gpio_emc_24_semc_cas: IOMUXC_GPIO_EMC_24_SEMC_CAS { 2760 pinmux = <0x401f8074 0 0x0 0 0x401f8264>; 2761 }; 2762 /omit-if-no-ref/ iomuxc_gpio_emc_25_enet_ref_clk: IOMUXC_GPIO_EMC_25_ENET_REF_CLK { 2763 pinmux = <0x401f8078 4 0x401f842c 0 0x401f8268>; 2764 }; 2765 /omit-if-no-ref/ iomuxc_gpio_emc_25_enet_tx_clk: IOMUXC_GPIO_EMC_25_ENET_TX_CLK { 2766 pinmux = <0x401f8078 3 0x401f8448 0 0x401f8268>; 2767 }; 2768 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwma1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMA1 { 2769 pinmux = <0x401f8078 1 0x401f845c 0 0x401f8268>; 2770 }; 2771 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexspi2_a_sclk: IOMUXC_GPIO_EMC_25_FLEXSPI2_A_SCLK { 2772 pinmux = <0x401f8078 8 0x401f8750 1 0x401f8268>; 2773 }; 2774 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio4_io25: IOMUXC_GPIO_EMC_25_GPIO4_IO25 { 2775 pinmux = <0x401f8078 5 0x0 0 0x401f8268>; 2776 gpr = <0x400ac074 0x19 0x0>; 2777 }; 2778 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio9_io25: IOMUXC_GPIO_EMC_25_GPIO9_IO25 { 2779 pinmux = <0x401f8078 5 0x0 0 0x401f8268>; 2780 gpr = <0x400ac074 0x19 0x1>; 2781 }; 2782 /omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart6_tx: IOMUXC_GPIO_EMC_25_LPUART6_TX { 2783 pinmux = <0x401f8078 2 0x401f8554 0 0x401f8268>; 2784 }; 2785 /omit-if-no-ref/ iomuxc_gpio_emc_25_semc_ras: IOMUXC_GPIO_EMC_25_SEMC_RAS { 2786 pinmux = <0x401f8078 0 0x0 0 0x401f8268>; 2787 }; 2788 /omit-if-no-ref/ iomuxc_gpio_emc_26_enet_rx_er: IOMUXC_GPIO_EMC_26_ENET_RX_ER { 2789 pinmux = <0x401f807c 3 0x401f8440 0 0x401f826c>; 2790 }; 2791 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio12: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO12 { 2792 pinmux = <0x401f807c 4 0x0 0 0x401f826c>; 2793 }; 2794 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMB1 { 2795 pinmux = <0x401f807c 1 0x401f846c 0 0x401f826c>; 2796 }; 2797 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexspi2_a_data0: IOMUXC_GPIO_EMC_26_FLEXSPI2_A_DATA0 { 2798 pinmux = <0x401f807c 8 0x401f8730 1 0x401f826c>; 2799 }; 2800 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio4_io26: IOMUXC_GPIO_EMC_26_GPIO4_IO26 { 2801 pinmux = <0x401f807c 5 0x0 0 0x401f826c>; 2802 gpr = <0x400ac074 0x1a 0x0>; 2803 }; 2804 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio9_io26: IOMUXC_GPIO_EMC_26_GPIO9_IO26 { 2805 pinmux = <0x401f807c 5 0x0 0 0x401f826c>; 2806 gpr = <0x400ac074 0x1a 0x1>; 2807 }; 2808 /omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart6_rx: IOMUXC_GPIO_EMC_26_LPUART6_RX { 2809 pinmux = <0x401f807c 2 0x401f8550 0 0x401f826c>; 2810 }; 2811 /omit-if-no-ref/ iomuxc_gpio_emc_26_semc_clk: IOMUXC_GPIO_EMC_26_SEMC_CLK { 2812 pinmux = <0x401f807c 0 0x0 0 0x401f826c>; 2813 }; 2814 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio13: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO13 { 2815 pinmux = <0x401f8080 4 0x0 0 0x401f8270>; 2816 }; 2817 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwma2: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMA2 { 2818 pinmux = <0x401f8080 1 0x401f8460 0 0x401f8270>; 2819 }; 2820 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexspi2_a_data1: IOMUXC_GPIO_EMC_27_FLEXSPI2_A_DATA1 { 2821 pinmux = <0x401f8080 8 0x401f8734 1 0x401f8270>; 2822 }; 2823 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio4_io27: IOMUXC_GPIO_EMC_27_GPIO4_IO27 { 2824 pinmux = <0x401f8080 5 0x0 0 0x401f8270>; 2825 gpr = <0x400ac074 0x1b 0x0>; 2826 }; 2827 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio9_io27: IOMUXC_GPIO_EMC_27_GPIO9_IO27 { 2828 pinmux = <0x401f8080 5 0x0 0 0x401f8270>; 2829 gpr = <0x400ac074 0x1b 0x1>; 2830 }; 2831 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpspi1_sck: IOMUXC_GPIO_EMC_27_LPSPI1_SCK { 2832 pinmux = <0x401f8080 3 0x401f84f0 0 0x401f8270>; 2833 }; 2834 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart5_rts_b: IOMUXC_GPIO_EMC_27_LPUART5_RTS_B { 2835 pinmux = <0x401f8080 2 0x0 0 0x401f8270>; 2836 }; 2837 /omit-if-no-ref/ iomuxc_gpio_emc_27_semc_cke: IOMUXC_GPIO_EMC_27_SEMC_CKE { 2838 pinmux = <0x401f8080 0 0x0 0 0x401f8270>; 2839 }; 2840 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexio1_flexio14: IOMUXC_GPIO_EMC_28_FLEXIO1_FLEXIO14 { 2841 pinmux = <0x401f8084 4 0x0 0 0x401f8274>; 2842 }; 2843 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_28_FLEXPWM1_PWMB2 { 2844 pinmux = <0x401f8084 1 0x401f8470 0 0x401f8274>; 2845 }; 2846 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexspi2_a_data2: IOMUXC_GPIO_EMC_28_FLEXSPI2_A_DATA2 { 2847 pinmux = <0x401f8084 8 0x401f8738 1 0x401f8274>; 2848 }; 2849 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio4_io28: IOMUXC_GPIO_EMC_28_GPIO4_IO28 { 2850 pinmux = <0x401f8084 5 0x0 0 0x401f8274>; 2851 gpr = <0x400ac074 0x1c 0x0>; 2852 }; 2853 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio9_io28: IOMUXC_GPIO_EMC_28_GPIO9_IO28 { 2854 pinmux = <0x401f8084 5 0x0 0 0x401f8274>; 2855 gpr = <0x400ac074 0x1c 0x1>; 2856 }; 2857 /omit-if-no-ref/ iomuxc_gpio_emc_28_lpspi1_sdo: IOMUXC_GPIO_EMC_28_LPSPI1_SDO { 2858 pinmux = <0x401f8084 3 0x401f84f8 0 0x401f8274>; 2859 }; 2860 /omit-if-no-ref/ iomuxc_gpio_emc_28_lpuart5_cts_b: IOMUXC_GPIO_EMC_28_LPUART5_CTS_B { 2861 pinmux = <0x401f8084 2 0x0 0 0x401f8274>; 2862 }; 2863 /omit-if-no-ref/ iomuxc_gpio_emc_28_semc_we: IOMUXC_GPIO_EMC_28_SEMC_WE { 2864 pinmux = <0x401f8084 0 0x0 0 0x401f8274>; 2865 }; 2866 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexio1_flexio15: IOMUXC_GPIO_EMC_29_FLEXIO1_FLEXIO15 { 2867 pinmux = <0x401f8088 4 0x0 0 0x401f8278>; 2868 }; 2869 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm3_pwma0: IOMUXC_GPIO_EMC_29_FLEXPWM3_PWMA0 { 2870 pinmux = <0x401f8088 1 0x0 0 0x401f8278>; 2871 }; 2872 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexspi2_a_data3: IOMUXC_GPIO_EMC_29_FLEXSPI2_A_DATA3 { 2873 pinmux = <0x401f8088 8 0x401f873c 1 0x401f8278>; 2874 }; 2875 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio4_io29: IOMUXC_GPIO_EMC_29_GPIO4_IO29 { 2876 pinmux = <0x401f8088 5 0x0 0 0x401f8278>; 2877 gpr = <0x400ac074 0x1d 0x0>; 2878 }; 2879 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio9_io29: IOMUXC_GPIO_EMC_29_GPIO9_IO29 { 2880 pinmux = <0x401f8088 5 0x0 0 0x401f8278>; 2881 gpr = <0x400ac074 0x1d 0x1>; 2882 }; 2883 /omit-if-no-ref/ iomuxc_gpio_emc_29_lpspi1_sdi: IOMUXC_GPIO_EMC_29_LPSPI1_SDI { 2884 pinmux = <0x401f8088 3 0x401f84f4 0 0x401f8278>; 2885 }; 2886 /omit-if-no-ref/ iomuxc_gpio_emc_29_lpuart6_rts_b: IOMUXC_GPIO_EMC_29_LPUART6_RTS_B { 2887 pinmux = <0x401f8088 2 0x0 0 0x401f8278>; 2888 }; 2889 /omit-if-no-ref/ iomuxc_gpio_emc_29_semc_cs0: IOMUXC_GPIO_EMC_29_SEMC_CS0 { 2890 pinmux = <0x401f8088 0 0x0 0 0x401f8278>; 2891 }; 2892 /omit-if-no-ref/ iomuxc_gpio_emc_30_enet2_tx_data0: IOMUXC_GPIO_EMC_30_ENET2_TX_DATA0 { 2893 pinmux = <0x401f808c 8 0x0 0 0x401f827c>; 2894 }; 2895 /omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm3_pwmb0: IOMUXC_GPIO_EMC_30_FLEXPWM3_PWMB0 { 2896 pinmux = <0x401f808c 1 0x0 0 0x401f827c>; 2897 }; 2898 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio4_io30: IOMUXC_GPIO_EMC_30_GPIO4_IO30 { 2899 pinmux = <0x401f808c 5 0x0 0 0x401f827c>; 2900 gpr = <0x400ac074 0x1e 0x0>; 2901 }; 2902 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio9_io30: IOMUXC_GPIO_EMC_30_GPIO9_IO30 { 2903 pinmux = <0x401f808c 5 0x0 0 0x401f827c>; 2904 gpr = <0x400ac074 0x1e 0x1>; 2905 }; 2906 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpspi1_pcs0: IOMUXC_GPIO_EMC_30_LPSPI1_PCS0 { 2907 pinmux = <0x401f808c 3 0x401f84ec 1 0x401f827c>; 2908 }; 2909 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpuart6_cts_b: IOMUXC_GPIO_EMC_30_LPUART6_CTS_B { 2910 pinmux = <0x401f808c 2 0x0 0 0x401f827c>; 2911 }; 2912 /omit-if-no-ref/ iomuxc_gpio_emc_30_semc_data08: IOMUXC_GPIO_EMC_30_SEMC_DATA08 { 2913 pinmux = <0x401f808c 0 0x0 0 0x401f827c>; 2914 }; 2915 /omit-if-no-ref/ iomuxc_gpio_emc_31_enet2_tx_data1: IOMUXC_GPIO_EMC_31_ENET2_TX_DATA1 { 2916 pinmux = <0x401f8090 8 0x0 0 0x401f8280>; 2917 }; 2918 /omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm3_pwma1: IOMUXC_GPIO_EMC_31_FLEXPWM3_PWMA1 { 2919 pinmux = <0x401f8090 1 0x0 0 0x401f8280>; 2920 }; 2921 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio4_io31: IOMUXC_GPIO_EMC_31_GPIO4_IO31 { 2922 pinmux = <0x401f8090 5 0x0 0 0x401f8280>; 2923 gpr = <0x400ac074 0x1f 0x0>; 2924 }; 2925 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio9_io31: IOMUXC_GPIO_EMC_31_GPIO9_IO31 { 2926 pinmux = <0x401f8090 5 0x0 0 0x401f8280>; 2927 gpr = <0x400ac074 0x1f 0x1>; 2928 }; 2929 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpspi1_pcs1: IOMUXC_GPIO_EMC_31_LPSPI1_PCS1 { 2930 pinmux = <0x401f8090 3 0x0 0 0x401f8280>; 2931 }; 2932 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpuart7_tx: IOMUXC_GPIO_EMC_31_LPUART7_TX { 2933 pinmux = <0x401f8090 2 0x401f855c 1 0x401f8280>; 2934 }; 2935 /omit-if-no-ref/ iomuxc_gpio_emc_31_semc_data09: IOMUXC_GPIO_EMC_31_SEMC_DATA09 { 2936 pinmux = <0x401f8090 0 0x0 0 0x401f8280>; 2937 }; 2938 /omit-if-no-ref/ iomuxc_gpio_emc_32_ccm_pmic_rdy: IOMUXC_GPIO_EMC_32_CCM_PMIC_RDY { 2939 pinmux = <0x401f8094 3 0x401f83fc 4 0x401f8284>; 2940 }; 2941 /omit-if-no-ref/ iomuxc_gpio_emc_32_enet2_tx_en: IOMUXC_GPIO_EMC_32_ENET2_TX_EN { 2942 pinmux = <0x401f8094 8 0x0 0 0x401f8284>; 2943 }; 2944 /omit-if-no-ref/ iomuxc_gpio_emc_32_flexpwm3_pwmb1: IOMUXC_GPIO_EMC_32_FLEXPWM3_PWMB1 { 2945 pinmux = <0x401f8094 1 0x0 0 0x401f8284>; 2946 }; 2947 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io18: IOMUXC_GPIO_EMC_32_GPIO3_IO18 { 2948 pinmux = <0x401f8094 5 0x0 0 0x401f8284>; 2949 gpr = <0x400ac070 0x12 0x0>; 2950 }; 2951 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio8_io18: IOMUXC_GPIO_EMC_32_GPIO8_IO18 { 2952 pinmux = <0x401f8094 5 0x0 0 0x401f8284>; 2953 gpr = <0x400ac070 0x12 0x1>; 2954 }; 2955 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart7_rx: IOMUXC_GPIO_EMC_32_LPUART7_RX { 2956 pinmux = <0x401f8094 2 0x401f8558 1 0x401f8284>; 2957 }; 2958 /omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data10: IOMUXC_GPIO_EMC_32_SEMC_DATA10 { 2959 pinmux = <0x401f8094 0 0x0 0 0x401f8284>; 2960 }; 2961 /omit-if-no-ref/ iomuxc_gpio_emc_33_enet2_ref_clk2: IOMUXC_GPIO_EMC_33_ENET2_REF_CLK2 { 2962 pinmux = <0x401f8098 9 0x401f870c 0 0x401f8288>; 2963 }; 2964 /omit-if-no-ref/ iomuxc_gpio_emc_33_enet2_tx_clk: IOMUXC_GPIO_EMC_33_ENET2_TX_CLK { 2965 pinmux = <0x401f8098 8 0x401f8728 0 0x401f8288>; 2966 }; 2967 /omit-if-no-ref/ iomuxc_gpio_emc_33_flexpwm3_pwma2: IOMUXC_GPIO_EMC_33_FLEXPWM3_PWMA2 { 2968 pinmux = <0x401f8098 1 0x0 0 0x401f8288>; 2969 }; 2970 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io19: IOMUXC_GPIO_EMC_33_GPIO3_IO19 { 2971 pinmux = <0x401f8098 5 0x0 0 0x401f8288>; 2972 gpr = <0x400ac070 0x13 0x0>; 2973 }; 2974 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio8_io19: IOMUXC_GPIO_EMC_33_GPIO8_IO19 { 2975 pinmux = <0x401f8098 5 0x0 0 0x401f8288>; 2976 gpr = <0x400ac070 0x13 0x1>; 2977 }; 2978 /omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_rx_data: IOMUXC_GPIO_EMC_33_SAI3_RX_DATA { 2979 pinmux = <0x401f8098 3 0x401f8778 0 0x401f8288>; 2980 }; 2981 /omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data11: IOMUXC_GPIO_EMC_33_SEMC_DATA11 { 2982 pinmux = <0x401f8098 0 0x0 0 0x401f8288>; 2983 }; 2984 /omit-if-no-ref/ iomuxc_gpio_emc_33_usdhc1_reset_b: IOMUXC_GPIO_EMC_33_USDHC1_RESET_B { 2985 pinmux = <0x401f8098 2 0x0 0 0x401f8288>; 2986 }; 2987 /omit-if-no-ref/ iomuxc_gpio_emc_34_enet2_rx_er: IOMUXC_GPIO_EMC_34_ENET2_RX_ER { 2988 pinmux = <0x401f809c 8 0x401f8720 0 0x401f828c>; 2989 }; 2990 /omit-if-no-ref/ iomuxc_gpio_emc_34_flexpwm3_pwmb2: IOMUXC_GPIO_EMC_34_FLEXPWM3_PWMB2 { 2991 pinmux = <0x401f809c 1 0x0 0 0x401f828c>; 2992 }; 2993 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io20: IOMUXC_GPIO_EMC_34_GPIO3_IO20 { 2994 pinmux = <0x401f809c 5 0x0 0 0x401f828c>; 2995 gpr = <0x400ac070 0x14 0x0>; 2996 }; 2997 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio8_io20: IOMUXC_GPIO_EMC_34_GPIO8_IO20 { 2998 pinmux = <0x401f809c 5 0x0 0 0x401f828c>; 2999 gpr = <0x400ac070 0x14 0x1>; 3000 }; 3001 /omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_rx_sync: IOMUXC_GPIO_EMC_34_SAI3_RX_SYNC { 3002 pinmux = <0x401f809c 3 0x401f877c 0 0x401f828c>; 3003 }; 3004 /omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data12: IOMUXC_GPIO_EMC_34_SEMC_DATA12 { 3005 pinmux = <0x401f809c 0 0x0 0 0x401f828c>; 3006 }; 3007 /omit-if-no-ref/ iomuxc_gpio_emc_34_usdhc1_vselect: IOMUXC_GPIO_EMC_34_USDHC1_VSELECT { 3008 pinmux = <0x401f809c 2 0x0 0 0x401f828c>; 3009 }; 3010 /omit-if-no-ref/ iomuxc_gpio_emc_35_enet2_rx_data0: IOMUXC_GPIO_EMC_35_ENET2_RX_DATA0 { 3011 pinmux = <0x401f80a0 8 0x401f8714 0 0x401f8290>; 3012 }; 3013 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io21: IOMUXC_GPIO_EMC_35_GPIO3_IO21 { 3014 pinmux = <0x401f80a0 5 0x0 0 0x401f8290>; 3015 gpr = <0x400ac070 0x15 0x0>; 3016 }; 3017 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio8_io21: IOMUXC_GPIO_EMC_35_GPIO8_IO21 { 3018 pinmux = <0x401f80a0 5 0x0 0 0x401f8290>; 3019 gpr = <0x400ac070 0x15 0x1>; 3020 }; 3021 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpt1_compare1: IOMUXC_GPIO_EMC_35_GPT1_COMPARE1 { 3022 pinmux = <0x401f80a0 2 0x0 0 0x401f8290>; 3023 }; 3024 /omit-if-no-ref/ iomuxc_gpio_emc_35_sai3_rx_bclk: IOMUXC_GPIO_EMC_35_SAI3_RX_BCLK { 3025 pinmux = <0x401f80a0 3 0x401f8774 0 0x401f8290>; 3026 }; 3027 /omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data13: IOMUXC_GPIO_EMC_35_SEMC_DATA13 { 3028 pinmux = <0x401f80a0 0 0x0 0 0x401f8290>; 3029 }; 3030 /omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc1_cd_b: IOMUXC_GPIO_EMC_35_USDHC1_CD_B { 3031 pinmux = <0x401f80a0 6 0x401f85d4 0 0x401f8290>; 3032 }; 3033 /omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_in18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_IN18 { 3034 pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>; 3035 gpr = <0x400ac018 0x1e 0x0>; 3036 }; 3037 /omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_INOUT18 { 3038 pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>; 3039 gpr = <0x400ac018 0x1e 0x1>; 3040 }; 3041 /omit-if-no-ref/ iomuxc_gpio_emc_36_enet2_rx_data1: IOMUXC_GPIO_EMC_36_ENET2_RX_DATA1 { 3042 pinmux = <0x401f80a4 8 0x401f8718 0 0x401f8294>; 3043 }; 3044 /omit-if-no-ref/ iomuxc_gpio_emc_36_flexcan3_tx: IOMUXC_GPIO_EMC_36_FLEXCAN3_TX { 3045 pinmux = <0x401f80a4 9 0x0 0 0x401f8294>; 3046 }; 3047 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio3_io22: IOMUXC_GPIO_EMC_36_GPIO3_IO22 { 3048 pinmux = <0x401f80a4 5 0x0 0 0x401f8294>; 3049 gpr = <0x400ac070 0x16 0x0>; 3050 }; 3051 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio8_io22: IOMUXC_GPIO_EMC_36_GPIO8_IO22 { 3052 pinmux = <0x401f80a4 5 0x0 0 0x401f8294>; 3053 gpr = <0x400ac070 0x16 0x1>; 3054 }; 3055 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpt1_compare2: IOMUXC_GPIO_EMC_36_GPT1_COMPARE2 { 3056 pinmux = <0x401f80a4 2 0x0 0 0x401f8294>; 3057 }; 3058 /omit-if-no-ref/ iomuxc_gpio_emc_36_sai3_tx_data: IOMUXC_GPIO_EMC_36_SAI3_TX_DATA { 3059 pinmux = <0x401f80a4 3 0x0 0 0x401f8294>; 3060 }; 3061 /omit-if-no-ref/ iomuxc_gpio_emc_36_semc_data14: IOMUXC_GPIO_EMC_36_SEMC_DATA14 { 3062 pinmux = <0x401f80a4 0 0x0 0 0x401f8294>; 3063 }; 3064 /omit-if-no-ref/ iomuxc_gpio_emc_36_usdhc1_wp: IOMUXC_GPIO_EMC_36_USDHC1_WP { 3065 pinmux = <0x401f80a4 6 0x401f85d8 1 0x401f8294>; 3066 }; 3067 /omit-if-no-ref/ iomuxc_gpio_emc_36_xbar1_xbar_in22: IOMUXC_GPIO_EMC_36_XBAR1_XBAR_IN22 { 3068 pinmux = <0x401f80a4 1 0x401f8638 0 0x401f8294>; 3069 }; 3070 /omit-if-no-ref/ iomuxc_gpio_emc_37_enet2_rx_en: IOMUXC_GPIO_EMC_37_ENET2_RX_EN { 3071 pinmux = <0x401f80a8 8 0x401f871c 0 0x401f8298>; 3072 }; 3073 /omit-if-no-ref/ iomuxc_gpio_emc_37_flexcan3_rx: IOMUXC_GPIO_EMC_37_FLEXCAN3_RX { 3074 pinmux = <0x401f80a8 9 0x401f878c 0 0x401f8298>; 3075 }; 3076 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio3_io23: IOMUXC_GPIO_EMC_37_GPIO3_IO23 { 3077 pinmux = <0x401f80a8 5 0x0 0 0x401f8298>; 3078 gpr = <0x400ac070 0x17 0x0>; 3079 }; 3080 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio8_io23: IOMUXC_GPIO_EMC_37_GPIO8_IO23 { 3081 pinmux = <0x401f80a8 5 0x0 0 0x401f8298>; 3082 gpr = <0x400ac070 0x17 0x1>; 3083 }; 3084 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpt1_compare3: IOMUXC_GPIO_EMC_37_GPT1_COMPARE3 { 3085 pinmux = <0x401f80a8 2 0x0 0 0x401f8298>; 3086 }; 3087 /omit-if-no-ref/ iomuxc_gpio_emc_37_sai3_mclk: IOMUXC_GPIO_EMC_37_SAI3_MCLK { 3088 pinmux = <0x401f80a8 3 0x401f8770 0 0x401f8298>; 3089 }; 3090 /omit-if-no-ref/ iomuxc_gpio_emc_37_semc_data15: IOMUXC_GPIO_EMC_37_SEMC_DATA15 { 3091 pinmux = <0x401f80a8 0 0x0 0 0x401f8298>; 3092 }; 3093 /omit-if-no-ref/ iomuxc_gpio_emc_37_usdhc2_wp: IOMUXC_GPIO_EMC_37_USDHC2_WP { 3094 pinmux = <0x401f80a8 6 0x401f8608 0 0x401f8298>; 3095 }; 3096 /omit-if-no-ref/ iomuxc_gpio_emc_37_xbar1_xbar_in23: IOMUXC_GPIO_EMC_37_XBAR1_XBAR_IN23 { 3097 pinmux = <0x401f80a8 1 0x401f863c 0 0x401f8298>; 3098 }; 3099 /omit-if-no-ref/ iomuxc_gpio_emc_38_enet2_mdc: IOMUXC_GPIO_EMC_38_ENET2_MDC { 3100 pinmux = <0x401f80ac 8 0x0 0 0x401f829c>; 3101 }; 3102 /omit-if-no-ref/ iomuxc_gpio_emc_38_flexpwm1_pwma3: IOMUXC_GPIO_EMC_38_FLEXPWM1_PWMA3 { 3103 pinmux = <0x401f80ac 1 0x401f8454 2 0x401f829c>; 3104 }; 3105 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio3_io24: IOMUXC_GPIO_EMC_38_GPIO3_IO24 { 3106 pinmux = <0x401f80ac 5 0x0 0 0x401f829c>; 3107 gpr = <0x400ac070 0x18 0x0>; 3108 }; 3109 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio8_io24: IOMUXC_GPIO_EMC_38_GPIO8_IO24 { 3110 pinmux = <0x401f80ac 5 0x0 0 0x401f829c>; 3111 gpr = <0x400ac070 0x18 0x1>; 3112 }; 3113 /omit-if-no-ref/ iomuxc_gpio_emc_38_lpuart8_tx: IOMUXC_GPIO_EMC_38_LPUART8_TX { 3114 pinmux = <0x401f80ac 2 0x401f8564 2 0x401f829c>; 3115 }; 3116 /omit-if-no-ref/ iomuxc_gpio_emc_38_sai3_tx_bclk: IOMUXC_GPIO_EMC_38_SAI3_TX_BCLK { 3117 pinmux = <0x401f80ac 3 0x401f8780 0 0x401f829c>; 3118 }; 3119 /omit-if-no-ref/ iomuxc_gpio_emc_38_semc_dm1: IOMUXC_GPIO_EMC_38_SEMC_DM1 { 3120 pinmux = <0x401f80ac 0 0x0 0 0x401f829c>; 3121 }; 3122 /omit-if-no-ref/ iomuxc_gpio_emc_38_usdhc2_vselect: IOMUXC_GPIO_EMC_38_USDHC2_VSELECT { 3123 pinmux = <0x401f80ac 6 0x0 0 0x401f829c>; 3124 }; 3125 /omit-if-no-ref/ iomuxc_gpio_emc_39_enet2_mdio: IOMUXC_GPIO_EMC_39_ENET2_MDIO { 3126 pinmux = <0x401f80b0 8 0x401f8710 0 0x401f82a0>; 3127 }; 3128 /omit-if-no-ref/ iomuxc_gpio_emc_39_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_39_FLEXPWM1_PWMB3 { 3129 pinmux = <0x401f80b0 1 0x401f8464 2 0x401f82a0>; 3130 }; 3131 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio3_io25: IOMUXC_GPIO_EMC_39_GPIO3_IO25 { 3132 pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>; 3133 gpr = <0x400ac070 0x19 0x0>; 3134 }; 3135 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio8_io25: IOMUXC_GPIO_EMC_39_GPIO8_IO25 { 3136 pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>; 3137 gpr = <0x400ac070 0x19 0x1>; 3138 }; 3139 /omit-if-no-ref/ iomuxc_gpio_emc_39_lpuart8_rx: IOMUXC_GPIO_EMC_39_LPUART8_RX { 3140 pinmux = <0x401f80b0 2 0x401f8560 2 0x401f82a0>; 3141 }; 3142 /omit-if-no-ref/ iomuxc_gpio_emc_39_sai3_tx_sync: IOMUXC_GPIO_EMC_39_SAI3_TX_SYNC { 3143 pinmux = <0x401f80b0 3 0x401f8784 0 0x401f82a0>; 3144 }; 3145 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs: IOMUXC_GPIO_EMC_39_SEMC_DQS { 3146 pinmux = <0x401f80b0 0 0x0 0 0x401f82a0>; 3147 }; 3148 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs4: IOMUXC_GPIO_EMC_39_SEMC_DQS4 { 3149 pinmux = <0x401f80b0 9 0x401f8788 1 0x401f82a0>; 3150 }; 3151 /omit-if-no-ref/ iomuxc_gpio_emc_39_usdhc2_cd_b: IOMUXC_GPIO_EMC_39_USDHC2_CD_B { 3152 pinmux = <0x401f80b0 6 0x401f85e0 1 0x401f82a0>; 3153 }; 3154 /omit-if-no-ref/ iomuxc_gpio_emc_39_wdog1_b: IOMUXC_GPIO_EMC_39_WDOG1_B { 3155 pinmux = <0x401f80b0 4 0x0 0 0x401f82a0>; 3156 }; 3157 /omit-if-no-ref/ iomuxc_gpio_emc_40_enet_mdc: IOMUXC_GPIO_EMC_40_ENET_MDC { 3158 pinmux = <0x401f80b4 4 0x0 0 0x401f82a4>; 3159 }; 3160 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio3_io26: IOMUXC_GPIO_EMC_40_GPIO3_IO26 { 3161 pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>; 3162 gpr = <0x400ac070 0x1a 0x0>; 3163 }; 3164 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio8_io26: IOMUXC_GPIO_EMC_40_GPIO8_IO26 { 3165 pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>; 3166 gpr = <0x400ac070 0x1a 0x1>; 3167 }; 3168 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpt2_capture2: IOMUXC_GPIO_EMC_40_GPT2_CAPTURE2 { 3169 pinmux = <0x401f80b4 1 0x401f8768 0 0x401f82a4>; 3170 }; 3171 /omit-if-no-ref/ iomuxc_gpio_emc_40_lpspi1_pcs2: IOMUXC_GPIO_EMC_40_LPSPI1_PCS2 { 3172 pinmux = <0x401f80b4 2 0x0 0 0x401f82a4>; 3173 }; 3174 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_clk5: IOMUXC_GPIO_EMC_40_SEMC_CLK5 { 3175 pinmux = <0x401f80b4 9 0x0 0 0x401f82a4>; 3176 }; 3177 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_rdy: IOMUXC_GPIO_EMC_40_SEMC_RDY { 3178 pinmux = <0x401f80b4 0 0x0 0 0x401f82a4>; 3179 }; 3180 /omit-if-no-ref/ iomuxc_gpio_emc_40_usb_otg2_oc: IOMUXC_GPIO_EMC_40_USB_OTG2_OC { 3181 pinmux = <0x401f80b4 3 0x401f85cc 1 0x401f82a4>; 3182 }; 3183 /omit-if-no-ref/ iomuxc_gpio_emc_40_usdhc2_reset_b: IOMUXC_GPIO_EMC_40_USDHC2_RESET_B { 3184 pinmux = <0x401f80b4 6 0x0 0 0x401f82a4>; 3185 }; 3186 /omit-if-no-ref/ iomuxc_gpio_emc_41_enet_mdio: IOMUXC_GPIO_EMC_41_ENET_MDIO { 3187 pinmux = <0x401f80b8 4 0x401f8430 1 0x401f82a8>; 3188 }; 3189 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio3_io27: IOMUXC_GPIO_EMC_41_GPIO3_IO27 { 3190 pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>; 3191 gpr = <0x400ac070 0x1b 0x0>; 3192 }; 3193 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio8_io27: IOMUXC_GPIO_EMC_41_GPIO8_IO27 { 3194 pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>; 3195 gpr = <0x400ac070 0x1b 0x1>; 3196 }; 3197 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpt2_capture1: IOMUXC_GPIO_EMC_41_GPT2_CAPTURE1 { 3198 pinmux = <0x401f80b8 1 0x401f8764 0 0x401f82a8>; 3199 }; 3200 /omit-if-no-ref/ iomuxc_gpio_emc_41_lpspi1_pcs3: IOMUXC_GPIO_EMC_41_LPSPI1_PCS3 { 3201 pinmux = <0x401f80b8 2 0x0 0 0x401f82a8>; 3202 }; 3203 /omit-if-no-ref/ iomuxc_gpio_emc_41_semc_csx0: IOMUXC_GPIO_EMC_41_SEMC_CSX0 { 3204 pinmux = <0x401f80b8 0 0x0 0 0x401f82a8>; 3205 }; 3206 /omit-if-no-ref/ iomuxc_gpio_emc_41_usb_otg2_pwr: IOMUXC_GPIO_EMC_41_USB_OTG2_PWR { 3207 pinmux = <0x401f80b8 3 0x0 0 0x401f82a8>; 3208 }; 3209 /omit-if-no-ref/ iomuxc_gpio_emc_41_usdhc1_vselect: IOMUXC_GPIO_EMC_41_USDHC1_VSELECT { 3210 pinmux = <0x401f80b8 6 0x0 0 0x401f82a8>; 3211 }; 3212 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_enet2_tx_en: IOMUXC_GPIO_SD_B0_00_ENET2_TX_EN { 3213 pinmux = <0x401f81bc 8 0x0 0 0x401f83ac>; 3214 }; 3215 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexpwm1_pwma0: IOMUXC_GPIO_SD_B0_00_FLEXPWM1_PWMA0 { 3216 pinmux = <0x401f81bc 1 0x401f8458 1 0x401f83ac>; 3217 }; 3218 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B0_00_FLEXSPI_A_SS1_B { 3219 pinmux = <0x401f81bc 6 0x0 0 0x401f83ac>; 3220 }; 3221 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio3_io12: IOMUXC_GPIO_SD_B0_00_GPIO3_IO12 { 3222 pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>; 3223 gpr = <0x400ac070 0xc 0x0>; 3224 }; 3225 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio8_io12: IOMUXC_GPIO_SD_B0_00_GPIO8_IO12 { 3226 pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>; 3227 gpr = <0x400ac070 0xc 0x1>; 3228 }; 3229 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpi2c3_scl: IOMUXC_GPIO_SD_B0_00_LPI2C3_SCL { 3230 pinmux = <0x401f81bc 2 0x401f84dc 1 0x401f83ac>; 3231 }; 3232 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpspi1_sck: IOMUXC_GPIO_SD_B0_00_LPSPI1_SCK { 3233 pinmux = <0x401f81bc 4 0x401f84f0 1 0x401f83ac>; 3234 }; 3235 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_semc_dqs4: IOMUXC_GPIO_SD_B0_00_SEMC_DQS4 { 3236 pinmux = <0x401f81bc 9 0x401f8788 0 0x401f83ac>; 3237 }; 3238 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_usdhc1_cmd: IOMUXC_GPIO_SD_B0_00_USDHC1_CMD { 3239 pinmux = <0x401f81bc 0 0x0 0 0x401f83ac>; 3240 }; 3241 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_in04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_IN04 { 3242 pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>; 3243 gpr = <0x400ac018 0x10 0x0>; 3244 }; 3245 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_inout04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_INOUT04 { 3246 pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>; 3247 gpr = <0x400ac018 0x10 0x1>; 3248 }; 3249 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_enet2_ref_clk2: IOMUXC_GPIO_SD_B0_01_ENET2_REF_CLK2 { 3250 pinmux = <0x401f81c0 9 0x401f870c 1 0x401f83b0>; 3251 }; 3252 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_enet2_tx_clk: IOMUXC_GPIO_SD_B0_01_ENET2_TX_CLK { 3253 pinmux = <0x401f81c0 8 0x401f8728 1 0x401f83b0>; 3254 }; 3255 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexpwm1_pwmb0: IOMUXC_GPIO_SD_B0_01_FLEXPWM1_PWMB0 { 3256 pinmux = <0x401f81c0 1 0x401f8468 1 0x401f83b0>; 3257 }; 3258 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexspi_b_ss1_b: IOMUXC_GPIO_SD_B0_01_FLEXSPI_B_SS1_B { 3259 pinmux = <0x401f81c0 6 0x0 0 0x401f83b0>; 3260 }; 3261 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio3_io13: IOMUXC_GPIO_SD_B0_01_GPIO3_IO13 { 3262 pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>; 3263 gpr = <0x400ac070 0xd 0x0>; 3264 }; 3265 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio8_io13: IOMUXC_GPIO_SD_B0_01_GPIO8_IO13 { 3266 pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>; 3267 gpr = <0x400ac070 0xd 0x1>; 3268 }; 3269 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpi2c3_sda: IOMUXC_GPIO_SD_B0_01_LPI2C3_SDA { 3270 pinmux = <0x401f81c0 2 0x401f84e0 1 0x401f83b0>; 3271 }; 3272 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpspi1_pcs0: IOMUXC_GPIO_SD_B0_01_LPSPI1_PCS0 { 3273 pinmux = <0x401f81c0 4 0x401f84ec 0 0x401f83b0>; 3274 }; 3275 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_usdhc1_clk: IOMUXC_GPIO_SD_B0_01_USDHC1_CLK { 3276 pinmux = <0x401f81c0 0 0x0 0 0x401f83b0>; 3277 }; 3278 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_in05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_IN05 { 3279 pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>; 3280 gpr = <0x400ac018 0x11 0x0>; 3281 }; 3282 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_inout05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_INOUT05 { 3283 pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>; 3284 gpr = <0x400ac018 0x11 0x1>; 3285 }; 3286 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_enet2_rx_er: IOMUXC_GPIO_SD_B0_02_ENET2_RX_ER { 3287 pinmux = <0x401f81c4 8 0x401f8720 1 0x401f83b4>; 3288 }; 3289 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_flexpwm1_pwma1: IOMUXC_GPIO_SD_B0_02_FLEXPWM1_PWMA1 { 3290 pinmux = <0x401f81c4 1 0x401f845c 1 0x401f83b4>; 3291 }; 3292 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio3_io14: IOMUXC_GPIO_SD_B0_02_GPIO3_IO14 { 3293 pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>; 3294 gpr = <0x400ac070 0xe 0x0>; 3295 }; 3296 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio8_io14: IOMUXC_GPIO_SD_B0_02_GPIO8_IO14 { 3297 pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>; 3298 gpr = <0x400ac070 0xe 0x1>; 3299 }; 3300 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpspi1_sdo: IOMUXC_GPIO_SD_B0_02_LPSPI1_SDO { 3301 pinmux = <0x401f81c4 4 0x401f84f8 1 0x401f83b4>; 3302 }; 3303 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpuart8_cts_b: IOMUXC_GPIO_SD_B0_02_LPUART8_CTS_B { 3304 pinmux = <0x401f81c4 2 0x0 0 0x401f83b4>; 3305 }; 3306 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_semc_clk5: IOMUXC_GPIO_SD_B0_02_SEMC_CLK5 { 3307 pinmux = <0x401f81c4 9 0x0 0 0x401f83b4>; 3308 }; 3309 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_usdhc1_data0: IOMUXC_GPIO_SD_B0_02_USDHC1_DATA0 { 3310 pinmux = <0x401f81c4 0 0x0 0 0x401f83b4>; 3311 }; 3312 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_in06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_IN06 { 3313 pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>; 3314 gpr = <0x400ac018 0x12 0x0>; 3315 }; 3316 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_inout06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_INOUT06 { 3317 pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>; 3318 gpr = <0x400ac018 0x12 0x1>; 3319 }; 3320 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_enet2_rx_data0: IOMUXC_GPIO_SD_B0_03_ENET2_RX_DATA0 { 3321 pinmux = <0x401f81c8 8 0x401f8714 1 0x401f83b8>; 3322 }; 3323 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_flexpwm1_pwmb1: IOMUXC_GPIO_SD_B0_03_FLEXPWM1_PWMB1 { 3324 pinmux = <0x401f81c8 1 0x401f846c 1 0x401f83b8>; 3325 }; 3326 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio3_io15: IOMUXC_GPIO_SD_B0_03_GPIO3_IO15 { 3327 pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>; 3328 gpr = <0x400ac070 0xf 0x0>; 3329 }; 3330 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio8_io15: IOMUXC_GPIO_SD_B0_03_GPIO8_IO15 { 3331 pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>; 3332 gpr = <0x400ac070 0xf 0x1>; 3333 }; 3334 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpspi1_sdi: IOMUXC_GPIO_SD_B0_03_LPSPI1_SDI { 3335 pinmux = <0x401f81c8 4 0x401f84f4 1 0x401f83b8>; 3336 }; 3337 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpuart8_rts_b: IOMUXC_GPIO_SD_B0_03_LPUART8_RTS_B { 3338 pinmux = <0x401f81c8 2 0x0 0 0x401f83b8>; 3339 }; 3340 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_semc_clk6: IOMUXC_GPIO_SD_B0_03_SEMC_CLK6 { 3341 pinmux = <0x401f81c8 9 0x0 0 0x401f83b8>; 3342 }; 3343 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_usdhc1_data1: IOMUXC_GPIO_SD_B0_03_USDHC1_DATA1 { 3344 pinmux = <0x401f81c8 0 0x0 0 0x401f83b8>; 3345 }; 3346 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_in07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_IN07 { 3347 pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>; 3348 gpr = <0x400ac018 0x13 0x0>; 3349 }; 3350 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_inout07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_INOUT07 { 3351 pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>; 3352 gpr = <0x400ac018 0x13 0x1>; 3353 }; 3354 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_ccm_clko1: IOMUXC_GPIO_SD_B0_04_CCM_CLKO1 { 3355 pinmux = <0x401f81cc 6 0x0 0 0x401f83bc>; 3356 }; 3357 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_enet2_rx_data1: IOMUXC_GPIO_SD_B0_04_ENET2_RX_DATA1 { 3358 pinmux = <0x401f81cc 8 0x401f8718 1 0x401f83bc>; 3359 }; 3360 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexpwm1_pwma2: IOMUXC_GPIO_SD_B0_04_FLEXPWM1_PWMA2 { 3361 pinmux = <0x401f81cc 1 0x401f8460 1 0x401f83bc>; 3362 }; 3363 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B0_04_FLEXSPI_B_SS0_B { 3364 pinmux = <0x401f81cc 4 0x0 0 0x401f83bc>; 3365 }; 3366 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio3_io16: IOMUXC_GPIO_SD_B0_04_GPIO3_IO16 { 3367 pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>; 3368 gpr = <0x400ac070 0x10 0x0>; 3369 }; 3370 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio8_io16: IOMUXC_GPIO_SD_B0_04_GPIO8_IO16 { 3371 pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>; 3372 gpr = <0x400ac070 0x10 0x1>; 3373 }; 3374 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpuart8_tx: IOMUXC_GPIO_SD_B0_04_LPUART8_TX { 3375 pinmux = <0x401f81cc 2 0x401f8564 0 0x401f83bc>; 3376 }; 3377 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_usdhc1_data2: IOMUXC_GPIO_SD_B0_04_USDHC1_DATA2 { 3378 pinmux = <0x401f81cc 0 0x0 0 0x401f83bc>; 3379 }; 3380 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_in08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_IN08 { 3381 pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>; 3382 gpr = <0x400ac018 0x14 0x0>; 3383 }; 3384 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_inout08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_INOUT08 { 3385 pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>; 3386 gpr = <0x400ac018 0x14 0x1>; 3387 }; 3388 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_ccm_clko2: IOMUXC_GPIO_SD_B0_05_CCM_CLKO2 { 3389 pinmux = <0x401f81d0 6 0x0 0 0x401f83c0>; 3390 }; 3391 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_enet2_rx_en: IOMUXC_GPIO_SD_B0_05_ENET2_RX_EN { 3392 pinmux = <0x401f81d0 8 0x401f871c 1 0x401f83c0>; 3393 }; 3394 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexpwm1_pwmb2: IOMUXC_GPIO_SD_B0_05_FLEXPWM1_PWMB2 { 3395 pinmux = <0x401f81d0 1 0x401f8470 1 0x401f83c0>; 3396 }; 3397 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexspi_b_dqs: IOMUXC_GPIO_SD_B0_05_FLEXSPI_B_DQS { 3398 pinmux = <0x401f81d0 4 0x0 0 0x401f83c0>; 3399 }; 3400 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio3_io17: IOMUXC_GPIO_SD_B0_05_GPIO3_IO17 { 3401 pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>; 3402 gpr = <0x400ac070 0x11 0x0>; 3403 }; 3404 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio8_io17: IOMUXC_GPIO_SD_B0_05_GPIO8_IO17 { 3405 pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>; 3406 gpr = <0x400ac070 0x11 0x1>; 3407 }; 3408 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpuart8_rx: IOMUXC_GPIO_SD_B0_05_LPUART8_RX { 3409 pinmux = <0x401f81d0 2 0x401f8560 0 0x401f83c0>; 3410 }; 3411 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_usdhc1_data3: IOMUXC_GPIO_SD_B0_05_USDHC1_DATA3 { 3412 pinmux = <0x401f81d0 0 0x0 0 0x401f83c0>; 3413 }; 3414 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_in09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_IN09 { 3415 pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>; 3416 gpr = <0x400ac018 0x15 0x0>; 3417 }; 3418 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_inout09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_INOUT09 { 3419 pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>; 3420 gpr = <0x400ac018 0x15 0x1>; 3421 }; 3422 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_SD_B1_00_FLEXPWM1_PWMA3 { 3423 pinmux = <0x401f81d4 2 0x401f8454 0 0x401f83c4>; 3424 }; 3425 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 { 3426 pinmux = <0x401f81d4 1 0x401f84c4 0 0x401f83c4>; 3427 }; 3428 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io00: IOMUXC_GPIO_SD_B1_00_GPIO3_IO00 { 3429 pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>; 3430 gpr = <0x400ac070 0x0 0x0>; 3431 }; 3432 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio8_io00: IOMUXC_GPIO_SD_B1_00_GPIO8_IO00 { 3433 pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>; 3434 gpr = <0x400ac070 0x0 0x1>; 3435 }; 3436 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart4_tx: IOMUXC_GPIO_SD_B1_00_LPUART4_TX { 3437 pinmux = <0x401f81d4 4 0x401f8544 0 0x401f83c4>; 3438 }; 3439 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai1_tx_data3: IOMUXC_GPIO_SD_B1_00_SAI1_TX_DATA3 { 3440 pinmux = <0x401f81d4 3 0x401f8598 0 0x401f83c4>; 3441 }; 3442 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai3_rx_data: IOMUXC_GPIO_SD_B1_00_SAI3_RX_DATA { 3443 pinmux = <0x401f81d4 8 0x401f8778 1 0x401f83c4>; 3444 }; 3445 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data3: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA3 { 3446 pinmux = <0x401f81d4 0 0x401f85f4 0 0x401f83c4>; 3447 }; 3448 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_SD_B1_01_FLEXPWM1_PWMB3 { 3449 pinmux = <0x401f81d8 2 0x401f8464 0 0x401f83c8>; 3450 }; 3451 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_data2: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_DATA2 { 3452 pinmux = <0x401f81d8 1 0x401f84c0 0 0x401f83c8>; 3453 }; 3454 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io01: IOMUXC_GPIO_SD_B1_01_GPIO3_IO01 { 3455 pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>; 3456 gpr = <0x400ac070 0x1 0x0>; 3457 }; 3458 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio8_io01: IOMUXC_GPIO_SD_B1_01_GPIO8_IO01 { 3459 pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>; 3460 gpr = <0x400ac070 0x1 0x1>; 3461 }; 3462 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart4_rx: IOMUXC_GPIO_SD_B1_01_LPUART4_RX { 3463 pinmux = <0x401f81d8 4 0x401f8540 0 0x401f83c8>; 3464 }; 3465 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai1_tx_data2: IOMUXC_GPIO_SD_B1_01_SAI1_TX_DATA2 { 3466 pinmux = <0x401f81d8 3 0x401f859c 0 0x401f83c8>; 3467 }; 3468 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai3_tx_data: IOMUXC_GPIO_SD_B1_01_SAI3_TX_DATA { 3469 pinmux = <0x401f81d8 8 0x0 0 0x401f83c8>; 3470 }; 3471 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data2: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA2 { 3472 pinmux = <0x401f81d8 0 0x401f85f0 0 0x401f83c8>; 3473 }; 3474 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_wait: IOMUXC_GPIO_SD_B1_02_CCM_WAIT { 3475 pinmux = <0x401f81dc 6 0x0 0 0x401f83cc>; 3476 }; 3477 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexcan1_tx: IOMUXC_GPIO_SD_B1_02_FLEXCAN1_TX { 3478 pinmux = <0x401f81dc 4 0x0 0 0x401f83cc>; 3479 }; 3480 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_SD_B1_02_FLEXPWM2_PWMA3 { 3481 pinmux = <0x401f81dc 2 0x401f8474 0 0x401f83cc>; 3482 }; 3483 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data1: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA1 { 3484 pinmux = <0x401f81dc 1 0x401f84bc 0 0x401f83cc>; 3485 }; 3486 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io02: IOMUXC_GPIO_SD_B1_02_GPIO3_IO02 { 3487 pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>; 3488 gpr = <0x400ac070 0x2 0x0>; 3489 }; 3490 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio8_io02: IOMUXC_GPIO_SD_B1_02_GPIO8_IO02 { 3491 pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>; 3492 gpr = <0x400ac070 0x2 0x1>; 3493 }; 3494 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai1_tx_data1: IOMUXC_GPIO_SD_B1_02_SAI1_TX_DATA1 { 3495 pinmux = <0x401f81dc 3 0x401f85a0 0 0x401f83cc>; 3496 }; 3497 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai3_tx_sync: IOMUXC_GPIO_SD_B1_02_SAI3_TX_SYNC { 3498 pinmux = <0x401f81dc 8 0x401f8784 1 0x401f83cc>; 3499 }; 3500 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_data1: IOMUXC_GPIO_SD_B1_02_USDHC2_DATA1 { 3501 pinmux = <0x401f81dc 0 0x401f85ec 0 0x401f83cc>; 3502 }; 3503 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_03_CCM_PMIC_RDY { 3504 pinmux = <0x401f81e0 6 0x401f83fc 0 0x401f83d0>; 3505 }; 3506 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexcan1_rx: IOMUXC_GPIO_SD_B1_03_FLEXCAN1_RX { 3507 pinmux = <0x401f81e0 4 0x401f844c 0 0x401f83d0>; 3508 }; 3509 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_SD_B1_03_FLEXPWM2_PWMB3 { 3510 pinmux = <0x401f81e0 2 0x401f8484 0 0x401f83d0>; 3511 }; 3512 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data0: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA0 { 3513 pinmux = <0x401f81e0 1 0x401f84b8 0 0x401f83d0>; 3514 }; 3515 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io03: IOMUXC_GPIO_SD_B1_03_GPIO3_IO03 { 3516 pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>; 3517 gpr = <0x400ac070 0x3 0x0>; 3518 }; 3519 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio8_io03: IOMUXC_GPIO_SD_B1_03_GPIO8_IO03 { 3520 pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>; 3521 gpr = <0x400ac070 0x3 0x1>; 3522 }; 3523 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai1_mclk: IOMUXC_GPIO_SD_B1_03_SAI1_MCLK { 3524 pinmux = <0x401f81e0 3 0x401f858c 0 0x401f83d0>; 3525 }; 3526 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai3_tx_bclk: IOMUXC_GPIO_SD_B1_03_SAI3_TX_BCLK { 3527 pinmux = <0x401f81e0 8 0x401f8780 1 0x401f83d0>; 3528 }; 3529 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_data0: IOMUXC_GPIO_SD_B1_03_USDHC2_DATA0 { 3530 pinmux = <0x401f81e0 0 0x401f85e8 0 0x401f83d0>; 3531 }; 3532 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_stop: IOMUXC_GPIO_SD_B1_04_CCM_STOP { 3533 pinmux = <0x401f81e4 6 0x0 0 0x401f83d4>; 3534 }; 3535 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI_A_SS1_B { 3536 pinmux = <0x401f81e4 4 0x0 0 0x401f83d4>; 3537 }; 3538 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_SCLK { 3539 pinmux = <0x401f81e4 1 0x0 0 0x401f83d4>; 3540 }; 3541 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io04: IOMUXC_GPIO_SD_B1_04_GPIO3_IO04 { 3542 pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>; 3543 gpr = <0x400ac070 0x4 0x0>; 3544 }; 3545 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio8_io04: IOMUXC_GPIO_SD_B1_04_GPIO8_IO04 { 3546 pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>; 3547 gpr = <0x400ac070 0x4 0x1>; 3548 }; 3549 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_lpi2c1_scl: IOMUXC_GPIO_SD_B1_04_LPI2C1_SCL { 3550 pinmux = <0x401f81e4 2 0x401f84cc 0 0x401f83d4>; 3551 }; 3552 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai1_rx_sync: IOMUXC_GPIO_SD_B1_04_SAI1_RX_SYNC { 3553 pinmux = <0x401f81e4 3 0x401f85a4 0 0x401f83d4>; 3554 }; 3555 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai3_mclk: IOMUXC_GPIO_SD_B1_04_SAI3_MCLK { 3556 pinmux = <0x401f81e4 8 0x401f8770 1 0x401f83d4>; 3557 }; 3558 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_clk: IOMUXC_GPIO_SD_B1_04_USDHC2_CLK { 3559 pinmux = <0x401f81e4 0 0x401f85dc 0 0x401f83d4>; 3560 }; 3561 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS { 3562 pinmux = <0x401f81e8 1 0x401f84a4 0 0x401f83d8>; 3563 }; 3564 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B { 3565 pinmux = <0x401f81e8 4 0x0 0 0x401f83d8>; 3566 }; 3567 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io05: IOMUXC_GPIO_SD_B1_05_GPIO3_IO05 { 3568 pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>; 3569 gpr = <0x400ac070 0x5 0x0>; 3570 }; 3571 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio8_io05: IOMUXC_GPIO_SD_B1_05_GPIO8_IO05 { 3572 pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>; 3573 gpr = <0x400ac070 0x5 0x1>; 3574 }; 3575 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_lpi2c1_sda: IOMUXC_GPIO_SD_B1_05_LPI2C1_SDA { 3576 pinmux = <0x401f81e8 2 0x401f84d0 0 0x401f83d8>; 3577 }; 3578 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai1_rx_bclk: IOMUXC_GPIO_SD_B1_05_SAI1_RX_BCLK { 3579 pinmux = <0x401f81e8 3 0x401f8590 0 0x401f83d8>; 3580 }; 3581 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai3_rx_sync: IOMUXC_GPIO_SD_B1_05_SAI3_RX_SYNC { 3582 pinmux = <0x401f81e8 8 0x401f877c 1 0x401f83d8>; 3583 }; 3584 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_cmd: IOMUXC_GPIO_SD_B1_05_USDHC2_CMD { 3585 pinmux = <0x401f81e8 0 0x401f85e4 0 0x401f83d8>; 3586 }; 3587 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_SS0_B { 3588 pinmux = <0x401f81ec 1 0x0 0 0x401f83dc>; 3589 }; 3590 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io06: IOMUXC_GPIO_SD_B1_06_GPIO3_IO06 { 3591 pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>; 3592 gpr = <0x400ac070 0x6 0x0>; 3593 }; 3594 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio8_io06: IOMUXC_GPIO_SD_B1_06_GPIO8_IO06 { 3595 pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>; 3596 gpr = <0x400ac070 0x6 0x1>; 3597 }; 3598 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 { 3599 pinmux = <0x401f81ec 4 0x401f84fc 0 0x401f83dc>; 3600 }; 3601 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpuart7_cts_b: IOMUXC_GPIO_SD_B1_06_LPUART7_CTS_B { 3602 pinmux = <0x401f81ec 2 0x0 0 0x401f83dc>; 3603 }; 3604 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai1_rx_data0: IOMUXC_GPIO_SD_B1_06_SAI1_RX_DATA0 { 3605 pinmux = <0x401f81ec 3 0x401f8594 0 0x401f83dc>; 3606 }; 3607 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai3_rx_bclk: IOMUXC_GPIO_SD_B1_06_SAI3_RX_BCLK { 3608 pinmux = <0x401f81ec 8 0x401f8774 1 0x401f83dc>; 3609 }; 3610 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_06_USDHC2_RESET_B { 3611 pinmux = <0x401f81ec 0 0x0 0 0x401f83dc>; 3612 }; 3613 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK { 3614 pinmux = <0x401f81f0 1 0x401f84c8 0 0x401f83e0>; 3615 }; 3616 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io07: IOMUXC_GPIO_SD_B1_07_GPIO3_IO07 { 3617 pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>; 3618 gpr = <0x400ac070 0x7 0x0>; 3619 }; 3620 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio8_io07: IOMUXC_GPIO_SD_B1_07_GPIO8_IO07 { 3621 pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>; 3622 gpr = <0x400ac070 0x7 0x1>; 3623 }; 3624 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK { 3625 pinmux = <0x401f81f0 4 0x401f8500 0 0x401f83e0>; 3626 }; 3627 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpuart7_rts_b: IOMUXC_GPIO_SD_B1_07_LPUART7_RTS_B { 3628 pinmux = <0x401f81f0 2 0x0 0 0x401f83e0>; 3629 }; 3630 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai1_tx_data0: IOMUXC_GPIO_SD_B1_07_SAI1_TX_DATA0 { 3631 pinmux = <0x401f81f0 3 0x0 0 0x401f83e0>; 3632 }; 3633 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_semc_csx1: IOMUXC_GPIO_SD_B1_07_SEMC_CSX1 { 3634 pinmux = <0x401f81f0 0 0x0 0 0x401f83e0>; 3635 }; 3636 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 { 3637 pinmux = <0x401f81f4 1 0x401f84a8 0 0x401f83e4>; 3638 }; 3639 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io08: IOMUXC_GPIO_SD_B1_08_GPIO3_IO08 { 3640 pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>; 3641 gpr = <0x400ac070 0x8 0x0>; 3642 }; 3643 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio8_io08: IOMUXC_GPIO_SD_B1_08_GPIO8_IO08 { 3644 pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>; 3645 gpr = <0x400ac070 0x8 0x1>; 3646 }; 3647 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO { 3648 pinmux = <0x401f81f4 4 0x401f8508 0 0x401f83e4>; 3649 }; 3650 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpuart7_tx: IOMUXC_GPIO_SD_B1_08_LPUART7_TX { 3651 pinmux = <0x401f81f4 2 0x401f855c 0 0x401f83e4>; 3652 }; 3653 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai1_tx_bclk: IOMUXC_GPIO_SD_B1_08_SAI1_TX_BCLK { 3654 pinmux = <0x401f81f4 3 0x401f85a8 0 0x401f83e4>; 3655 }; 3656 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_semc_csx2: IOMUXC_GPIO_SD_B1_08_SEMC_CSX2 { 3657 pinmux = <0x401f81f4 6 0x0 0 0x401f83e4>; 3658 }; 3659 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 { 3660 pinmux = <0x401f81f4 0 0x401f85f8 0 0x401f83e4>; 3661 }; 3662 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data1: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA1 { 3663 pinmux = <0x401f81f8 1 0x401f84ac 0 0x401f83e8>; 3664 }; 3665 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io09: IOMUXC_GPIO_SD_B1_09_GPIO3_IO09 { 3666 pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>; 3667 gpr = <0x400ac070 0x9 0x0>; 3668 }; 3669 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio8_io09: IOMUXC_GPIO_SD_B1_09_GPIO8_IO09 { 3670 pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>; 3671 gpr = <0x400ac070 0x9 0x1>; 3672 }; 3673 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI { 3674 pinmux = <0x401f81f8 4 0x401f8504 0 0x401f83e8>; 3675 }; 3676 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpuart7_rx: IOMUXC_GPIO_SD_B1_09_LPUART7_RX { 3677 pinmux = <0x401f81f8 2 0x401f8558 0 0x401f83e8>; 3678 }; 3679 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai1_tx_sync: IOMUXC_GPIO_SD_B1_09_SAI1_TX_SYNC { 3680 pinmux = <0x401f81f8 3 0x401f85ac 0 0x401f83e8>; 3681 }; 3682 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 { 3683 pinmux = <0x401f81f8 0 0x401f85fc 0 0x401f83e8>; 3684 }; 3685 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data2: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA2 { 3686 pinmux = <0x401f81fc 1 0x401f84b0 0 0x401f83ec>; 3687 }; 3688 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io10: IOMUXC_GPIO_SD_B1_10_GPIO3_IO10 { 3689 pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>; 3690 gpr = <0x400ac070 0xa 0x0>; 3691 }; 3692 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio8_io10: IOMUXC_GPIO_SD_B1_10_GPIO8_IO10 { 3693 pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>; 3694 gpr = <0x400ac070 0xa 0x1>; 3695 }; 3696 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpi2c2_sda: IOMUXC_GPIO_SD_B1_10_LPI2C2_SDA { 3697 pinmux = <0x401f81fc 3 0x401f84d8 0 0x401f83ec>; 3698 }; 3699 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 { 3700 pinmux = <0x401f81fc 4 0x0 0 0x401f83ec>; 3701 }; 3702 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpuart2_rx: IOMUXC_GPIO_SD_B1_10_LPUART2_RX { 3703 pinmux = <0x401f81fc 2 0x401f852c 0 0x401f83ec>; 3704 }; 3705 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 { 3706 pinmux = <0x401f81fc 0 0x401f8600 0 0x401f83ec>; 3707 }; 3708 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_data3: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_DATA3 { 3709 pinmux = <0x401f8200 1 0x401f84b4 0 0x401f83f0>; 3710 }; 3711 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io11: IOMUXC_GPIO_SD_B1_11_GPIO3_IO11 { 3712 pinmux = <0x401f8200 5 0x0 0 0x401f83f0>; 3713 gpr = <0x400ac070 0xb 0x0>; 3714 }; 3715 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio8_io11: IOMUXC_GPIO_SD_B1_11_GPIO8_IO11 { 3716 pinmux = <0x401f8200 5 0x0 0 0x401f83f0>; 3717 gpr = <0x400ac070 0xb 0x1>; 3718 }; 3719 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpi2c2_scl: IOMUXC_GPIO_SD_B1_11_LPI2C2_SCL { 3720 pinmux = <0x401f8200 3 0x401f84d4 0 0x401f83f0>; 3721 }; 3722 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 { 3723 pinmux = <0x401f8200 4 0x0 0 0x401f83f0>; 3724 }; 3725 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpuart2_tx: IOMUXC_GPIO_SD_B1_11_LPUART2_TX { 3726 pinmux = <0x401f8200 2 0x401f8530 0 0x401f83f0>; 3727 }; 3728 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 { 3729 pinmux = <0x401f8200 0 0x401f8604 0 0x401f83f0>; 3730 }; 3731 /omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B { 3732 pinmux = <0x0 0 0x0 0 0x400a8014>; 3733 }; 3734 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 { 3735 pinmux = <0x400a8004 5 0x0 0 0x400a801c>; 3736 }; 3737 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ { 3738 pinmux = <0x400a8004 0 0x0 0 0x400a801c>; 3739 }; 3740 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_ccm_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_CCM_PMIC_VSTBY_REQ { 3741 pinmux = <0x400a8008 0 0x0 0 0x400a8020>; 3742 }; 3743 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_gpio5_io02: IOMUXC_SNVS_PMIC_STBY_REQ_GPIO5_IO02 { 3744 pinmux = <0x400a8008 5 0x0 0 0x400a8020>; 3745 }; 3746 /omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B { 3747 pinmux = <0x0 0 0x0 0 0x400a8010>; 3748 }; 3749 /omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE { 3750 pinmux = <0x0 0 0x0 0 0x400a800c>; 3751 }; 3752 /omit-if-no-ref/ iomuxc_snvs_wakeup_arm_nmi: IOMUXC_SNVS_WAKEUP_ARM_NMI { 3753 pinmux = <0x400a8000 7 0x0 0 0x400a8018>; 3754 }; 3755 /omit-if-no-ref/ iomuxc_snvs_wakeup_gpio5_io00: IOMUXC_SNVS_WAKEUP_GPIO5_IO00 { 3756 pinmux = <0x400a8000 5 0x0 0 0x400a8018>; 3757 }; 3758}; 3759 3760
