1 /* 2 * NOTE: File generated by gen_soc_headers.py 3 * from MIMXRT735SGAWAR/signal_configuration.xml 4 * 5 * Copyright 2024, NXP 6 * SPDX-License-Identifier: Apache-2.0 7 */ 8 9 #ifndef _ZEPHYR_DTS_BINDING_MIMXRT735SGAWAR_ 10 #define _ZEPHYR_DTS_BINDING_MIMXRT735SGAWAR_ 11 12 #define IOPCTL_MUX(index, offset, mux) \ 13 ((((index) & 0x7) << 15) | \ 14 (((offset) & 0xFFF) << 20) | \ 15 (((mux) & 0xF) << 0)) 16 17 #define PMIC_I2C_SCL IOPCTL_MUX(1, 150, 0) /* PIO0_0 */ 18 #define PMIC_I2C_SDA IOPCTL_MUX(1, 151, 0) /* PIO0_0 */ 19 #define CTIMER0_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 20 #define CTIMER0_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 21 #define CTIMER0_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 22 #define CTIMER0_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 23 #define CTIMER1_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 24 #define CTIMER1_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 25 #define CTIMER1_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 26 #define CTIMER1_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 27 #define CTIMER2_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 28 #define CTIMER2_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 29 #define CTIMER2_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 30 #define CTIMER2_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 31 #define CTIMER3_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 32 #define CTIMER3_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 33 #define CTIMER3_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 34 #define CTIMER3_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 35 #define CTIMER4_CAPTURE0_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 36 #define CTIMER4_CAPTURE1_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 37 #define CTIMER4_CAPTURE2_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 38 #define CTIMER4_CAPTURE3_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 39 #define CTIMER_C_INP9_PIO0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */ 40 #define GPIO0_GPIO0_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 41 #define LP_FLEXCOMM8_P2_PIO0_0 IOPCTL_MUX(0, 0, 1) /* PIO0_0 */ 42 #define PINT0_PINT0_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 43 #define PINT0_PINT1_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 44 #define PINT0_PINT2_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 45 #define PINT0_PINT3_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 46 #define PINT0_PINT4_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 47 #define PINT0_PINT5_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 48 #define PINT0_PINT6_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 49 #define PINT0_PINT7_PIO0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */ 50 #define SAI0_RX_BCLK_PIO0_0 IOPCTL_MUX(0, 0, 5) /* PIO0_0 */ 51 #define SAI1_TX_BCLK_PIO0_0 IOPCTL_MUX(0, 0, 6) /* PIO0_0 */ 52 #define SCT0_IN0_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */ 53 #define SCT0_IN1_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */ 54 #define SCT0_IN2_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */ 55 #define SCT0_IN3_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */ 56 #define SCT0_IN4_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */ 57 #define SCT0_IN5_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */ 58 #define SCT0_IN6_PIO0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */ 59 #define SCT0_OUT0_PIO0_0 IOPCTL_MUX(0, 0, 3) /* PIO0_0 */ 60 #define CTIMER0_MATCH0_PIO0_1 IOPCTL_MUX(0, 1, 4) /* PIO0_1 */ 61 #define GPIO0_GPIO1_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 62 #define LP_FLEXCOMM8_P3_PIO0_1 IOPCTL_MUX(0, 1, 1) /* PIO0_1 */ 63 #define PINT0_PINT0_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 64 #define PINT0_PINT1_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 65 #define PINT0_PINT2_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 66 #define PINT0_PINT3_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 67 #define PINT0_PINT4_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 68 #define PINT0_PINT5_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 69 #define PINT0_PINT6_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 70 #define PINT0_PINT7_PIO0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */ 71 #define SAI0_RX_SYNC_PIO0_1 IOPCTL_MUX(0, 1, 5) /* PIO0_1 */ 72 #define SAI1_RX_DATA0_PIO0_1 IOPCTL_MUX(0, 1, 6) /* PIO0_1 */ 73 #define SCT0_IN0_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */ 74 #define SCT0_IN1_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */ 75 #define SCT0_IN2_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */ 76 #define SCT0_IN3_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */ 77 #define SCT0_IN4_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */ 78 #define SCT0_IN5_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */ 79 #define SCT0_IN6_PIO0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */ 80 #define SCT0_OUT1_PIO0_1 IOPCTL_MUX(0, 1, 3) /* PIO0_1 */ 81 #define CTIMER0_MATCH1_PIO0_2 IOPCTL_MUX(0, 2, 4) /* PIO0_2 */ 82 #define GPIO0_GPIO2_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 83 #define LP_FLEXCOMM8_P4_PIO0_2 IOPCTL_MUX(0, 2, 1) /* PIO0_2 */ 84 #define LP_FLEXCOMM9_P0_PIO0_2 IOPCTL_MUX(0, 2, 7) /* PIO0_2 */ 85 #define PINT0_PINT0_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 86 #define PINT0_PINT1_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 87 #define PINT0_PINT2_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 88 #define PINT0_PINT3_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 89 #define PINT0_PINT4_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 90 #define PINT0_PINT5_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 91 #define PINT0_PINT6_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 92 #define PINT0_PINT7_PIO0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */ 93 #define SAI0_RX_DATA0_PIO0_2 IOPCTL_MUX(0, 2, 5) /* PIO0_2 */ 94 #define SCT0_IN0_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */ 95 #define SCT0_IN1_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */ 96 #define SCT0_IN2_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */ 97 #define SCT0_IN3_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */ 98 #define SCT0_IN4_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */ 99 #define SCT0_IN5_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */ 100 #define SCT0_IN6_PIO0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */ 101 #define SCT0_OUT2_PIO0_2 IOPCTL_MUX(0, 2, 3) /* PIO0_2 */ 102 #define CTIMER0_MATCH2_PIO0_3 IOPCTL_MUX(0, 3, 4) /* PIO0_3 */ 103 #define GPIO0_GPIO3_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 104 #define LP_FLEXCOMM4_P0_PIO0_3 IOPCTL_MUX(0, 3, 1) /* PIO0_3 */ 105 #define PINT0_PINT0_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 106 #define PINT0_PINT1_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 107 #define PINT0_PINT2_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 108 #define PINT0_PINT3_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 109 #define PINT0_PINT4_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 110 #define PINT0_PINT5_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 111 #define PINT0_PINT6_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 112 #define PINT0_PINT7_PIO0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */ 113 #define SAI0_TX_BCLK_PIO0_3 IOPCTL_MUX(0, 3, 5) /* PIO0_3 */ 114 #define SCT0_IN0_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */ 115 #define SCT0_IN1_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */ 116 #define SCT0_IN2_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */ 117 #define SCT0_IN3_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */ 118 #define SCT0_IN4_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */ 119 #define SCT0_IN5_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */ 120 #define SCT0_IN6_PIO0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */ 121 #define SCT0_OUT3_PIO0_3 IOPCTL_MUX(0, 3, 3) /* PIO0_3 */ 122 #define CTIMER0_MATCH3_PIO0_4 IOPCTL_MUX(0, 4, 4) /* PIO0_4 */ 123 #define GPIO0_GPIO4_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 124 #define LP_FLEXCOMM4_P1_PIO0_4 IOPCTL_MUX(0, 4, 1) /* PIO0_4 */ 125 #define PINT0_PINT0_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 126 #define PINT0_PINT1_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 127 #define PINT0_PINT2_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 128 #define PINT0_PINT3_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 129 #define PINT0_PINT4_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 130 #define PINT0_PINT5_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 131 #define PINT0_PINT6_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 132 #define PINT0_PINT7_PIO0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */ 133 #define SAI0_TX_DATA0_PIO0_4 IOPCTL_MUX(0, 4, 5) /* PIO0_4 */ 134 #define SCT0_IN0_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */ 135 #define SCT0_IN1_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */ 136 #define SCT0_IN2_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */ 137 #define SCT0_IN3_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */ 138 #define SCT0_IN4_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */ 139 #define SCT0_IN5_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */ 140 #define SCT0_IN6_PIO0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */ 141 #define SCT0_OUT4_PIO0_4 IOPCTL_MUX(0, 4, 3) /* PIO0_4 */ 142 #define CLKCTL0_MCLK_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */ 143 #define CTIMER2_MATCH0_PIO0_5 IOPCTL_MUX(0, 5, 4) /* PIO0_5 */ 144 #define GPIO0_GPIO5_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 145 #define LP_FLEXCOMM4_P4_PIO0_5 IOPCTL_MUX(0, 5, 1) /* PIO0_5 */ 146 #define LP_FLEXCOMM9_P1_PIO0_5 IOPCTL_MUX(0, 5, 7) /* PIO0_5 */ 147 #define PINT0_PINT0_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 148 #define PINT0_PINT1_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 149 #define PINT0_PINT2_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 150 #define PINT0_PINT3_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 151 #define PINT0_PINT4_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 152 #define PINT0_PINT5_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 153 #define PINT0_PINT6_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 154 #define PINT0_PINT7_PIO0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */ 155 #define SAI0_TX_SYNC_PIO0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */ 156 #define SCT0_IN0_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */ 157 #define SCT0_IN1_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */ 158 #define SCT0_IN2_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */ 159 #define SCT0_IN3_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */ 160 #define SCT0_IN4_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */ 161 #define SCT0_IN5_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */ 162 #define SCT0_IN6_PIO0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */ 163 #define SCT0_OUT5_PIO0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */ 164 #define CTIMER0_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 165 #define CTIMER0_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 166 #define CTIMER0_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 167 #define CTIMER0_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 168 #define CTIMER1_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 169 #define CTIMER1_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 170 #define CTIMER1_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 171 #define CTIMER1_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 172 #define CTIMER2_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 173 #define CTIMER2_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 174 #define CTIMER2_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 175 #define CTIMER2_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 176 #define CTIMER3_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 177 #define CTIMER3_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 178 #define CTIMER3_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 179 #define CTIMER3_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 180 #define CTIMER4_CAPTURE0_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 181 #define CTIMER4_CAPTURE1_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 182 #define CTIMER4_CAPTURE2_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 183 #define CTIMER4_CAPTURE3_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 184 #define CTIMER_C_INP10_PIO0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */ 185 #define GPIO0_GPIO6_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 186 #define LP_FLEXCOMM4_P2_PIO0_6 IOPCTL_MUX(0, 6, 1) /* PIO0_6 */ 187 #define LP_FLEXCOMM8_P0_PIO0_6 IOPCTL_MUX(0, 6, 5) /* PIO0_6 */ 188 #define PINT0_PINT0_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 189 #define PINT0_PINT1_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 190 #define PINT0_PINT2_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 191 #define PINT0_PINT3_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 192 #define PINT0_PINT4_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 193 #define PINT0_PINT5_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 194 #define PINT0_PINT6_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 195 #define PINT0_PINT7_PIO0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */ 196 #define SCT0_IN0_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */ 197 #define SCT0_IN1_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */ 198 #define SCT0_IN2_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */ 199 #define SCT0_IN3_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */ 200 #define SCT0_IN4_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */ 201 #define SCT0_IN5_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */ 202 #define SCT0_IN6_PIO0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */ 203 #define SCT0_OUT6_PIO0_6 IOPCTL_MUX(0, 6, 3) /* PIO0_6 */ 204 #define CTIMER0_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 205 #define CTIMER0_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 206 #define CTIMER0_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 207 #define CTIMER0_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 208 #define CTIMER1_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 209 #define CTIMER1_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 210 #define CTIMER1_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 211 #define CTIMER1_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 212 #define CTIMER2_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 213 #define CTIMER2_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 214 #define CTIMER2_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 215 #define CTIMER2_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 216 #define CTIMER3_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 217 #define CTIMER3_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 218 #define CTIMER3_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 219 #define CTIMER3_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 220 #define CTIMER4_CAPTURE0_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 221 #define CTIMER4_CAPTURE1_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 222 #define CTIMER4_CAPTURE2_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 223 #define CTIMER4_CAPTURE3_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 224 #define CTIMER_C_INP11_PIO0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */ 225 #define GPIO0_GPIO7_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 226 #define LP_FLEXCOMM4_P3_PIO0_7 IOPCTL_MUX(0, 7, 1) /* PIO0_7 */ 227 #define LP_FLEXCOMM8_P1_PIO0_7 IOPCTL_MUX(0, 7, 5) /* PIO0_7 */ 228 #define PINT0_PINT0_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 229 #define PINT0_PINT1_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 230 #define PINT0_PINT2_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 231 #define PINT0_PINT3_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 232 #define PINT0_PINT4_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 233 #define PINT0_PINT5_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 234 #define PINT0_PINT6_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 235 #define PINT0_PINT7_PIO0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */ 236 #define SCT0_IN0_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */ 237 #define SCT0_IN1_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */ 238 #define SCT0_IN2_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */ 239 #define SCT0_IN3_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */ 240 #define SCT0_IN4_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */ 241 #define SCT0_IN5_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */ 242 #define SCT0_IN6_PIO0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */ 243 #define SCT0_OUT7_PIO0_7 IOPCTL_MUX(0, 7, 3) /* PIO0_7 */ 244 #define CTIMER0_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 245 #define CTIMER0_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 246 #define CTIMER0_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 247 #define CTIMER0_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 248 #define CTIMER1_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 249 #define CTIMER1_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 250 #define CTIMER1_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 251 #define CTIMER1_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 252 #define CTIMER1_MATCH0_PIO0_10 IOPCTL_MUX(0, 10, 4) /* PIO0_10 */ 253 #define CTIMER2_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 254 #define CTIMER2_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 255 #define CTIMER2_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 256 #define CTIMER2_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 257 #define CTIMER3_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 258 #define CTIMER3_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 259 #define CTIMER3_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 260 #define CTIMER3_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 261 #define CTIMER4_CAPTURE0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 262 #define CTIMER4_CAPTURE1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 263 #define CTIMER4_CAPTURE2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 264 #define CTIMER4_CAPTURE3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 265 #define CTIMER_C_INP0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 266 #define FLEXIO_TRIG0_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 267 #define FLEXIO_TRIG1_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 268 #define FLEXIO_TRIG2_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 269 #define FLEXIO_TRIG3_PIO0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */ 270 #define GPIO0_GPIO10_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 271 #define LP_FLEXCOMM5_P0_PIO0_10 IOPCTL_MUX(0, 10, 1) /* PIO0_10 */ 272 #define PINT0_PINT0_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 273 #define PINT0_PINT1_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 274 #define PINT0_PINT2_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 275 #define PINT0_PINT3_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 276 #define PINT0_PINT4_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 277 #define PINT0_PINT5_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 278 #define PINT0_PINT6_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 279 #define PINT0_PINT7_PIO0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */ 280 #define SAI2_RX_DATA0_PIO0_10 IOPCTL_MUX(0, 10, 6) /* PIO0_10 */ 281 #define SCT0_IN0_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */ 282 #define SCT0_IN1_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */ 283 #define SCT0_IN2_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */ 284 #define SCT0_IN3_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */ 285 #define SCT0_IN4_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */ 286 #define SCT0_IN5_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */ 287 #define SCT0_IN6_PIO0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */ 288 #define SCT0_OUT4_PIO0_10 IOPCTL_MUX(0, 10, 3) /* PIO0_10 */ 289 #define CTIMER1_MATCH1_PIO0_11 IOPCTL_MUX(0, 11, 4) /* PIO0_11 */ 290 #define GPIO0_GPIO11_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 291 #define LP_FLEXCOMM5_P1_PIO0_11 IOPCTL_MUX(0, 11, 1) /* PIO0_11 */ 292 #define PINT0_PINT0_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 293 #define PINT0_PINT1_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 294 #define PINT0_PINT2_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 295 #define PINT0_PINT3_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 296 #define PINT0_PINT4_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 297 #define PINT0_PINT5_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 298 #define PINT0_PINT6_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 299 #define PINT0_PINT7_PIO0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */ 300 #define SAI2_TX_BCLK_PIO0_11 IOPCTL_MUX(0, 11, 5) /* PIO0_11 */ 301 #define SCT0_IN0_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */ 302 #define SCT0_IN1_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */ 303 #define SCT0_IN2_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */ 304 #define SCT0_IN3_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */ 305 #define SCT0_IN4_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */ 306 #define SCT0_IN5_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */ 307 #define SCT0_IN6_PIO0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */ 308 #define SCT0_OUT5_PIO0_11 IOPCTL_MUX(0, 11, 3) /* PIO0_11 */ 309 #define CTIMER1_MATCH2_PIO0_12 IOPCTL_MUX(0, 12, 4) /* PIO0_12 */ 310 #define GPIO0_GPIO12_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 311 #define LP_FLEXCOMM5_P2_PIO0_12 IOPCTL_MUX(0, 12, 1) /* PIO0_12 */ 312 #define PINT0_PINT0_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 313 #define PINT0_PINT1_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 314 #define PINT0_PINT2_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 315 #define PINT0_PINT3_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 316 #define PINT0_PINT4_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 317 #define PINT0_PINT5_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 318 #define PINT0_PINT6_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 319 #define PINT0_PINT7_PIO0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */ 320 #define SAI2_TX_DATA0_PIO0_12 IOPCTL_MUX(0, 12, 5) /* PIO0_12 */ 321 #define SCT0_IN0_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */ 322 #define SCT0_IN1_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */ 323 #define SCT0_IN2_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */ 324 #define SCT0_IN3_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */ 325 #define SCT0_IN4_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */ 326 #define SCT0_IN5_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */ 327 #define SCT0_IN6_PIO0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */ 328 #define SCT0_OUT6_PIO0_12 IOPCTL_MUX(0, 12, 3) /* PIO0_12 */ 329 #define CTIMER1_MATCH3_PIO0_13 IOPCTL_MUX(0, 13, 4) /* PIO0_13 */ 330 #define GPIO0_GPIO13_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 331 #define LP_FLEXCOMM5_P3_PIO0_13 IOPCTL_MUX(0, 13, 1) /* PIO0_13 */ 332 #define PINT0_PINT0_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 333 #define PINT0_PINT1_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 334 #define PINT0_PINT2_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 335 #define PINT0_PINT3_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 336 #define PINT0_PINT4_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 337 #define PINT0_PINT5_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 338 #define PINT0_PINT6_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 339 #define PINT0_PINT7_PIO0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */ 340 #define SAI2_TX_SYNC_PIO0_13 IOPCTL_MUX(0, 13, 5) /* PIO0_13 */ 341 #define SCT0_IN0_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */ 342 #define SCT0_IN1_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */ 343 #define SCT0_IN2_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */ 344 #define SCT0_IN3_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */ 345 #define SCT0_IN4_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */ 346 #define SCT0_IN5_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */ 347 #define SCT0_IN6_PIO0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */ 348 #define SCT0_OUT7_PIO0_13 IOPCTL_MUX(0, 13, 3) /* PIO0_13 */ 349 #define CLKCTL0_CLKOUT_VDD2_PIO0_14 IOPCTL_MUX(0, 14, 6) /* PIO0_14 */ 350 #define CTIMER0_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 351 #define CTIMER0_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 352 #define CTIMER0_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 353 #define CTIMER0_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 354 #define CTIMER1_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 355 #define CTIMER1_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 356 #define CTIMER1_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 357 #define CTIMER1_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 358 #define CTIMER2_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 359 #define CTIMER2_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 360 #define CTIMER2_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 361 #define CTIMER2_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 362 #define CTIMER3_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 363 #define CTIMER3_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 364 #define CTIMER3_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 365 #define CTIMER3_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 366 #define CTIMER4_CAPTURE0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 367 #define CTIMER4_CAPTURE1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 368 #define CTIMER4_CAPTURE2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 369 #define CTIMER4_CAPTURE3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 370 #define CTIMER_C_INP2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 371 #define FLEXIO_TRIG0_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 372 #define FLEXIO_TRIG1_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 373 #define FLEXIO_TRIG2_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 374 #define FLEXIO_TRIG3_PIO0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */ 375 #define GPIO0_GPIO14_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 376 #define LP_FLEXCOMM5_P4_PIO0_14 IOPCTL_MUX(0, 14, 1) /* PIO0_14 */ 377 #define PINT0_PINT0_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 378 #define PINT0_PINT1_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 379 #define PINT0_PINT2_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 380 #define PINT0_PINT3_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 381 #define PINT0_PINT4_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 382 #define PINT0_PINT5_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 383 #define PINT0_PINT6_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 384 #define PINT0_PINT7_PIO0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */ 385 #define SAI2_RX_DATA0_PIO0_14 IOPCTL_MUX(0, 14, 5) /* PIO0_14 */ 386 #define SCT0_IN0_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */ 387 #define SCT0_IN1_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */ 388 #define SCT0_IN2_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */ 389 #define SCT0_IN3_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */ 390 #define SCT0_IN4_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */ 391 #define SCT0_IN5_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */ 392 #define SCT0_IN6_PIO0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */ 393 #define SCT0_OUT8_PIO0_14 IOPCTL_MUX(0, 14, 3) /* PIO0_14 */ 394 #define CTIMER2_MATCH2_PIO0_19 IOPCTL_MUX(0, 19, 4) /* PIO0_19 */ 395 #define GPIO0_GPIO19_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 396 #define LP_FLEXCOMM6_P2_PIO0_19 IOPCTL_MUX(0, 19, 1) /* PIO0_19 */ 397 #define PINT0_PINT0_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 398 #define PINT0_PINT1_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 399 #define PINT0_PINT2_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 400 #define PINT0_PINT3_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 401 #define PINT0_PINT4_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 402 #define PINT0_PINT5_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 403 #define PINT0_PINT6_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 404 #define PINT0_PINT7_PIO0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */ 405 #define SAI1_RX_SYNC_PIO0_19 IOPCTL_MUX(0, 19, 5) /* PIO0_19 */ 406 #define SCT0_IN0_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */ 407 #define SCT0_IN1_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */ 408 #define SCT0_IN2_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */ 409 #define SCT0_IN3_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */ 410 #define SCT0_IN4_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */ 411 #define SCT0_IN5_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */ 412 #define SCT0_IN6_PIO0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */ 413 #define SCT0_OUT2_PIO0_19 IOPCTL_MUX(0, 19, 3) /* PIO0_19 */ 414 #define CTIMER2_MATCH3_PIO0_20 IOPCTL_MUX(0, 20, 4) /* PIO0_20 */ 415 #define GPIO0_GPIO20_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 416 #define LP_FLEXCOMM6_P3_PIO0_20 IOPCTL_MUX(0, 20, 1) /* PIO0_20 */ 417 #define PINT0_PINT0_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 418 #define PINT0_PINT1_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 419 #define PINT0_PINT2_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 420 #define PINT0_PINT3_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 421 #define PINT0_PINT4_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 422 #define PINT0_PINT5_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 423 #define PINT0_PINT6_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 424 #define PINT0_PINT7_PIO0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */ 425 #define SAI1_TX_BCLK_PIO0_20 IOPCTL_MUX(0, 20, 5) /* PIO0_20 */ 426 #define SCT0_IN0_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */ 427 #define SCT0_IN1_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */ 428 #define SCT0_IN2_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */ 429 #define SCT0_IN3_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */ 430 #define SCT0_IN4_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */ 431 #define SCT0_IN5_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */ 432 #define SCT0_IN6_PIO0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */ 433 #define SCT0_OUT3_PIO0_20 IOPCTL_MUX(0, 20, 3) /* PIO0_20 */ 434 #define CLKCTL0_MCLK_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */ 435 #define CTIMER0_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 436 #define CTIMER0_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 437 #define CTIMER0_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 438 #define CTIMER0_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 439 #define CTIMER1_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 440 #define CTIMER1_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 441 #define CTIMER1_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 442 #define CTIMER1_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 443 #define CTIMER2_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 444 #define CTIMER2_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 445 #define CTIMER2_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 446 #define CTIMER2_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 447 #define CTIMER3_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 448 #define CTIMER3_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 449 #define CTIMER3_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 450 #define CTIMER3_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 451 #define CTIMER4_CAPTURE0_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 452 #define CTIMER4_CAPTURE1_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 453 #define CTIMER4_CAPTURE2_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 454 #define CTIMER4_CAPTURE3_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 455 #define CTIMER_C_INP4_PIO0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */ 456 #define GPIO0_GPIO21_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 457 #define LP_FLEXCOMM6_P0_PIO0_21 IOPCTL_MUX(0, 21, 1) /* PIO0_21 */ 458 #define PINT0_PINT0_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 459 #define PINT0_PINT1_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 460 #define PINT0_PINT2_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 461 #define PINT0_PINT3_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 462 #define PINT0_PINT4_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 463 #define PINT0_PINT5_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 464 #define PINT0_PINT6_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 465 #define PINT0_PINT7_PIO0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */ 466 #define SAI1_TX_DATA0_PIO0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */ 467 #define SCT0_IN0_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */ 468 #define SCT0_IN1_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */ 469 #define SCT0_IN2_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */ 470 #define SCT0_IN3_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */ 471 #define SCT0_IN4_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */ 472 #define SCT0_IN5_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */ 473 #define SCT0_IN6_PIO0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */ 474 #define SCT0_OUT6_PIO0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */ 475 #define CLKCTL0_CLKOUT_VDD2_PIO0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */ 476 #define CTIMER0_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 477 #define CTIMER0_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 478 #define CTIMER0_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 479 #define CTIMER0_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 480 #define CTIMER1_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 481 #define CTIMER1_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 482 #define CTIMER1_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 483 #define CTIMER1_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 484 #define CTIMER2_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 485 #define CTIMER2_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 486 #define CTIMER2_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 487 #define CTIMER2_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 488 #define CTIMER3_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 489 #define CTIMER3_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 490 #define CTIMER3_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 491 #define CTIMER3_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 492 #define CTIMER4_CAPTURE0_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 493 #define CTIMER4_CAPTURE1_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 494 #define CTIMER4_CAPTURE2_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 495 #define CTIMER4_CAPTURE3_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 496 #define CTIMER_C_INP5_PIO0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */ 497 #define GPIO0_GPIO22_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 498 #define LP_FLEXCOMM6_P1_PIO0_22 IOPCTL_MUX(0, 22, 1) /* PIO0_22 */ 499 #define PINT0_PINT0_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 500 #define PINT0_PINT1_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 501 #define PINT0_PINT2_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 502 #define PINT0_PINT3_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 503 #define PINT0_PINT4_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 504 #define PINT0_PINT5_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 505 #define PINT0_PINT6_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 506 #define PINT0_PINT7_PIO0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */ 507 #define SAI1_TX_SYNC_PIO0_22 IOPCTL_MUX(0, 22, 5) /* PIO0_22 */ 508 #define SCT0_IN0_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */ 509 #define SCT0_IN1_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */ 510 #define SCT0_IN2_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */ 511 #define SCT0_IN3_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */ 512 #define SCT0_IN4_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */ 513 #define SCT0_IN5_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */ 514 #define SCT0_IN6_PIO0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */ 515 #define SCT0_OUT4_PIO0_22 IOPCTL_MUX(0, 22, 3) /* PIO0_22 */ 516 #define CTIMER4_MATCH0_PIO0_31 IOPCTL_MUX(0, 31, 4) /* PIO0_31 */ 517 #define GPIO0_GPIO31_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 518 #define LP_FLEXCOMM0_P0_PIO0_31 IOPCTL_MUX(0, 31, 1) /* PIO0_31 */ 519 #define PINT0_PINT0_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 520 #define PINT0_PINT1_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 521 #define PINT0_PINT2_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 522 #define PINT0_PINT3_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 523 #define PINT0_PINT4_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 524 #define PINT0_PINT5_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 525 #define PINT0_PINT6_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 526 #define PINT0_PINT7_PIO0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */ 527 #define SCT0_OUT8_PIO0_31 IOPCTL_MUX(0, 31, 3) /* PIO0_31 */ 528 #define UTICK0_CAPTURE2_PIO0_31 IOPCTL_MUX(0, 31, 2) /* PIO0_31 */ 529 #define CTIMER4_MATCH1_PIO1_0 IOPCTL_MUX(0, 32, 4) /* PIO1_0 */ 530 #define GPIO1_GPIO0_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 531 #define LP_FLEXCOMM0_P1_PIO1_0 IOPCTL_MUX(0, 32, 1) /* PIO1_0 */ 532 #define PINT0_PINT0_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 533 #define PINT0_PINT1_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 534 #define PINT0_PINT2_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 535 #define PINT0_PINT3_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 536 #define PINT0_PINT4_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 537 #define PINT0_PINT5_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 538 #define PINT0_PINT6_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 539 #define PINT0_PINT7_PIO1_0 IOPCTL_MUX(0, 32, 0) /* PIO1_0 */ 540 #define SCT0_OUT9_PIO1_0 IOPCTL_MUX(0, 32, 3) /* PIO1_0 */ 541 #define CTIMER0_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 542 #define CTIMER0_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 543 #define CTIMER0_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 544 #define CTIMER0_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 545 #define CTIMER1_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 546 #define CTIMER1_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 547 #define CTIMER1_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 548 #define CTIMER1_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 549 #define CTIMER2_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 550 #define CTIMER2_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 551 #define CTIMER2_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 552 #define CTIMER2_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 553 #define CTIMER3_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 554 #define CTIMER3_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 555 #define CTIMER3_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 556 #define CTIMER3_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 557 #define CTIMER4_CAPTURE0_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 558 #define CTIMER4_CAPTURE1_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 559 #define CTIMER4_CAPTURE2_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 560 #define CTIMER4_CAPTURE3_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 561 #define CTIMER_C_INP12_PIO1_6 IOPCTL_MUX(0, 38, 4) /* PIO1_6 */ 562 #define GPIO1_GPIO6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 563 #define I3C1_PUR_PIO1_6 IOPCTL_MUX(0, 38, 5) /* PIO1_6 */ 564 #define LP_FLEXCOMM1_P4_PIO1_6 IOPCTL_MUX(0, 38, 1) /* PIO1_6 */ 565 #define PINT0_PINT0_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 566 #define PINT0_PINT1_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 567 #define PINT0_PINT2_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 568 #define PINT0_PINT3_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 569 #define PINT0_PINT4_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 570 #define PINT0_PINT5_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 571 #define PINT0_PINT6_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 572 #define PINT0_PINT7_PIO1_6 IOPCTL_MUX(0, 38, 0) /* PIO1_6 */ 573 #define SCT0_IN0_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */ 574 #define SCT0_IN1_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */ 575 #define SCT0_IN2_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */ 576 #define SCT0_IN3_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */ 577 #define SCT0_IN4_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */ 578 #define SCT0_IN5_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */ 579 #define SCT0_IN6_PIO1_6 IOPCTL_MUX(0, 38, 2) /* PIO1_6 */ 580 #define SCT0_OUT0_PIO1_6 IOPCTL_MUX(0, 38, 3) /* PIO1_6 */ 581 #define CTIMER0_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 582 #define CTIMER0_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 583 #define CTIMER0_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 584 #define CTIMER0_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 585 #define CTIMER1_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 586 #define CTIMER1_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 587 #define CTIMER1_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 588 #define CTIMER1_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 589 #define CTIMER2_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 590 #define CTIMER2_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 591 #define CTIMER2_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 592 #define CTIMER2_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 593 #define CTIMER3_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 594 #define CTIMER3_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 595 #define CTIMER3_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 596 #define CTIMER3_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 597 #define CTIMER4_CAPTURE0_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 598 #define CTIMER4_CAPTURE1_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 599 #define CTIMER4_CAPTURE2_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 600 #define CTIMER4_CAPTURE3_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 601 #define CTIMER_C_INP13_PIO1_7 IOPCTL_MUX(0, 39, 4) /* PIO1_7 */ 602 #define GPIO1_GPIO7_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 603 #define I3C1_SDA_PIO1_7 IOPCTL_MUX(0, 39, 5) /* PIO1_7 */ 604 #define LP_FLEXCOMM1_P0_PIO1_7 IOPCTL_MUX(0, 39, 1) /* PIO1_7 */ 605 #define PINT0_PINT0_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 606 #define PINT0_PINT1_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 607 #define PINT0_PINT2_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 608 #define PINT0_PINT3_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 609 #define PINT0_PINT4_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 610 #define PINT0_PINT5_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 611 #define PINT0_PINT6_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 612 #define PINT0_PINT7_PIO1_7 IOPCTL_MUX(0, 39, 0) /* PIO1_7 */ 613 #define SCT0_IN0_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */ 614 #define SCT0_IN1_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */ 615 #define SCT0_IN2_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */ 616 #define SCT0_IN3_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */ 617 #define SCT0_IN4_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */ 618 #define SCT0_IN5_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */ 619 #define SCT0_IN6_PIO1_7 IOPCTL_MUX(0, 39, 2) /* PIO1_7 */ 620 #define SCT0_OUT1_PIO1_7 IOPCTL_MUX(0, 39, 3) /* PIO1_7 */ 621 #define CTIMER0_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 622 #define CTIMER0_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 623 #define CTIMER0_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 624 #define CTIMER0_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 625 #define CTIMER1_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 626 #define CTIMER1_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 627 #define CTIMER1_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 628 #define CTIMER1_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 629 #define CTIMER2_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 630 #define CTIMER2_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 631 #define CTIMER2_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 632 #define CTIMER2_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 633 #define CTIMER3_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 634 #define CTIMER3_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 635 #define CTIMER3_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 636 #define CTIMER3_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 637 #define CTIMER4_CAPTURE0_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 638 #define CTIMER4_CAPTURE1_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 639 #define CTIMER4_CAPTURE2_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 640 #define CTIMER4_CAPTURE3_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 641 #define CTIMER_C_INP14_PIO1_8 IOPCTL_MUX(0, 40, 4) /* PIO1_8 */ 642 #define GPIO1_GPIO8_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 643 #define I3C1_SCL_PIO1_8 IOPCTL_MUX(0, 40, 5) /* PIO1_8 */ 644 #define LP_FLEXCOMM1_P1_PIO1_8 IOPCTL_MUX(0, 40, 1) /* PIO1_8 */ 645 #define PINT0_PINT0_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 646 #define PINT0_PINT1_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 647 #define PINT0_PINT2_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 648 #define PINT0_PINT3_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 649 #define PINT0_PINT4_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 650 #define PINT0_PINT5_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 651 #define PINT0_PINT6_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 652 #define PINT0_PINT7_PIO1_8 IOPCTL_MUX(0, 40, 0) /* PIO1_8 */ 653 #define SCT0_IN0_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */ 654 #define SCT0_IN1_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */ 655 #define SCT0_IN2_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */ 656 #define SCT0_IN3_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */ 657 #define SCT0_IN4_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */ 658 #define SCT0_IN5_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */ 659 #define SCT0_IN6_PIO1_8 IOPCTL_MUX(0, 40, 2) /* PIO1_8 */ 660 #define SCT0_OUT2_PIO1_8 IOPCTL_MUX(0, 40, 3) /* PIO1_8 */ 661 #define CLKCTL0_CLKIN_PIO1_9 IOPCTL_MUX(0, 41, 5) /* PIO1_9 */ 662 #define CLKCTL3_CLKOUT_VDD1_PIO1_9 IOPCTL_MUX(0, 41, 6) /* PIO1_9 */ 663 #define CTIMER0_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 664 #define CTIMER0_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 665 #define CTIMER0_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 666 #define CTIMER0_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 667 #define CTIMER1_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 668 #define CTIMER1_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 669 #define CTIMER1_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 670 #define CTIMER1_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 671 #define CTIMER2_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 672 #define CTIMER2_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 673 #define CTIMER2_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 674 #define CTIMER2_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 675 #define CTIMER3_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 676 #define CTIMER3_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 677 #define CTIMER3_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 678 #define CTIMER3_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 679 #define CTIMER4_CAPTURE0_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 680 #define CTIMER4_CAPTURE1_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 681 #define CTIMER4_CAPTURE2_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 682 #define CTIMER4_CAPTURE3_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 683 #define CTIMER_C_INP15_PIO1_9 IOPCTL_MUX(0, 41, 4) /* PIO1_9 */ 684 #define GPIO1_GPIO9_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 685 #define LP_FLEXCOMM1_P2_PIO1_9 IOPCTL_MUX(0, 41, 1) /* PIO1_9 */ 686 #define PINT0_PINT0_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 687 #define PINT0_PINT1_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 688 #define PINT0_PINT2_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 689 #define PINT0_PINT3_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 690 #define PINT0_PINT4_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 691 #define PINT0_PINT5_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 692 #define PINT0_PINT6_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 693 #define PINT0_PINT7_PIO1_9 IOPCTL_MUX(0, 41, 0) /* PIO1_9 */ 694 #define SCT0_IN0_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */ 695 #define SCT0_IN1_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */ 696 #define SCT0_IN2_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */ 697 #define SCT0_IN3_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */ 698 #define SCT0_IN4_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */ 699 #define SCT0_IN5_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */ 700 #define SCT0_IN6_PIO1_9 IOPCTL_MUX(0, 41, 2) /* PIO1_9 */ 701 #define SCT0_OUT3_PIO1_9 IOPCTL_MUX(0, 41, 3) /* PIO1_9 */ 702 #define CLKCTL3_CLKOUT_VDD1_PIO1_10 IOPCTL_MUX(0, 42, 6) /* PIO1_10 */ 703 #define CTIMER2_MATCH1_PIO1_10 IOPCTL_MUX(0, 42, 4) /* PIO1_10 */ 704 #define GPIO1_GPIO10_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 705 #define LP_FLEXCOMM1_P3_PIO1_10 IOPCTL_MUX(0, 42, 1) /* PIO1_10 */ 706 #define PINT0_PINT0_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 707 #define PINT0_PINT1_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 708 #define PINT0_PINT2_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 709 #define PINT0_PINT3_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 710 #define PINT0_PINT4_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 711 #define PINT0_PINT5_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 712 #define PINT0_PINT6_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 713 #define PINT0_PINT7_PIO1_10 IOPCTL_MUX(0, 42, 0) /* PIO1_10 */ 714 #define SWD_TRACECLK_PIO1_10 IOPCTL_MUX(0, 42, 5) /* PIO1_10 */ 715 #define UTICK0_CAPTURE3_PIO1_10 IOPCTL_MUX(0, 42, 2) /* PIO1_10 */ 716 #define CTIMER2_MATCH2_PIO1_11 IOPCTL_MUX(0, 43, 4) /* PIO1_11 */ 717 #define GPIO1_GPIO11_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 718 #define LP_FLEXCOMM2_P0_PIO1_11 IOPCTL_MUX(0, 43, 1) /* PIO1_11 */ 719 #define PINT0_PINT0_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 720 #define PINT0_PINT1_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 721 #define PINT0_PINT2_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 722 #define PINT0_PINT3_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 723 #define PINT0_PINT4_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 724 #define PINT0_PINT5_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 725 #define PINT0_PINT6_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 726 #define PINT0_PINT7_PIO1_11 IOPCTL_MUX(0, 43, 0) /* PIO1_11 */ 727 #define SWD_TRACEDATA0_PIO1_11 IOPCTL_MUX(0, 43, 5) /* PIO1_11 */ 728 #define CTIMER1_MATCH1_PIO1_12 IOPCTL_MUX(0, 44, 4) /* PIO1_12 */ 729 #define GPIO1_GPIO12_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 730 #define LP_FLEXCOMM2_P1_PIO1_12 IOPCTL_MUX(0, 44, 1) /* PIO1_12 */ 731 #define PINT0_PINT0_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 732 #define PINT0_PINT1_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 733 #define PINT0_PINT2_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 734 #define PINT0_PINT3_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 735 #define PINT0_PINT4_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 736 #define PINT0_PINT5_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 737 #define PINT0_PINT6_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 738 #define PINT0_PINT7_PIO1_12 IOPCTL_MUX(0, 44, 0) /* PIO1_12 */ 739 #define SCT0_IN0_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */ 740 #define SCT0_IN1_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */ 741 #define SCT0_IN2_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */ 742 #define SCT0_IN3_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */ 743 #define SCT0_IN4_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */ 744 #define SCT0_IN5_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */ 745 #define SCT0_IN6_PIO1_12 IOPCTL_MUX(0, 44, 2) /* PIO1_12 */ 746 #define SCT0_OUT9_PIO1_12 IOPCTL_MUX(0, 44, 3) /* PIO1_12 */ 747 #define SWD_TRACEDATA1_PIO1_12 IOPCTL_MUX(0, 44, 5) /* PIO1_12 */ 748 #define CTIMER2_MATCH3_PIO1_13 IOPCTL_MUX(0, 45, 4) /* PIO1_13 */ 749 #define GPIO1_GPIO13_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 750 #define LP_FLEXCOMM2_P4_PIO1_13 IOPCTL_MUX(0, 45, 1) /* PIO1_13 */ 751 #define PINT0_PINT0_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 752 #define PINT0_PINT1_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 753 #define PINT0_PINT2_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 754 #define PINT0_PINT3_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 755 #define PINT0_PINT4_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 756 #define PINT0_PINT5_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 757 #define PINT0_PINT6_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 758 #define PINT0_PINT7_PIO1_13 IOPCTL_MUX(0, 45, 0) /* PIO1_13 */ 759 #define PIN_32KHZ_CLKOUT_PIO1_13 IOPCTL_MUX(0, 45, 6) /* PIO1_13 */ 760 #define SWD_TRACEDATA2_PIO1_13 IOPCTL_MUX(0, 45, 5) /* PIO1_13 */ 761 #define UTICK0_CAPTURE1_PIO1_13 IOPCTL_MUX(0, 45, 2) /* PIO1_13 */ 762 #define CTIMER3_MATCH0_PIO1_14 IOPCTL_MUX(0, 46, 4) /* PIO1_14 */ 763 #define GPIO1_GPIO14_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 764 #define LP_FLEXCOMM2_P2_PIO1_14 IOPCTL_MUX(0, 46, 1) /* PIO1_14 */ 765 #define PINT0_PINT0_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 766 #define PINT0_PINT1_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 767 #define PINT0_PINT2_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 768 #define PINT0_PINT3_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 769 #define PINT0_PINT4_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 770 #define PINT0_PINT5_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 771 #define PINT0_PINT6_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 772 #define PINT0_PINT7_PIO1_14 IOPCTL_MUX(0, 46, 0) /* PIO1_14 */ 773 #define SWD_TRACEDATA3_PIO1_14 IOPCTL_MUX(0, 46, 5) /* PIO1_14 */ 774 #define CLKCTL0_CLKIN_PIO1_15 IOPCTL_MUX(0, 47, 5) /* PIO1_15 */ 775 #define CTIMER3_MATCH1_PIO1_15 IOPCTL_MUX(0, 47, 4) /* PIO1_15 */ 776 #define GPIO1_GPIO15_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 777 #define LP_FLEXCOMM2_P3_PIO1_15 IOPCTL_MUX(0, 47, 1) /* PIO1_15 */ 778 #define PINT0_PINT0_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 779 #define PINT0_PINT1_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 780 #define PINT0_PINT2_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 781 #define PINT0_PINT3_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 782 #define PINT0_PINT4_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 783 #define PINT0_PINT5_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 784 #define PINT0_PINT6_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 785 #define PINT0_PINT7_PIO1_15 IOPCTL_MUX(0, 47, 0) /* PIO1_15 */ 786 #define CTIMER3_MATCH2_PIO1_16 IOPCTL_MUX(0, 48, 4) /* PIO1_16 */ 787 #define GPIO1_GPIO16_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 788 #define I3C0_PUR_PIO1_16 IOPCTL_MUX(0, 48, 5) /* PIO1_16 */ 789 #define LP_FLEXCOMM3_P2_PIO1_16 IOPCTL_MUX(0, 48, 1) /* PIO1_16 */ 790 #define PINT0_PINT0_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 791 #define PINT0_PINT1_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 792 #define PINT0_PINT2_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 793 #define PINT0_PINT3_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 794 #define PINT0_PINT4_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 795 #define PINT0_PINT5_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 796 #define PINT0_PINT6_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 797 #define PINT0_PINT7_PIO1_16 IOPCTL_MUX(0, 48, 0) /* PIO1_16 */ 798 #define CTIMER3_MATCH3_PIO1_17 IOPCTL_MUX(0, 49, 4) /* PIO1_17 */ 799 #define GPIO1_GPIO17_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 800 #define I3C0_SCL_PIO1_17 IOPCTL_MUX(0, 49, 5) /* PIO1_17 */ 801 #define LP_FLEXCOMM3_P1_PIO1_17 IOPCTL_MUX(0, 49, 1) /* PIO1_17 */ 802 #define PINT0_PINT0_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 803 #define PINT0_PINT1_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 804 #define PINT0_PINT2_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 805 #define PINT0_PINT3_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 806 #define PINT0_PINT4_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 807 #define PINT0_PINT5_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 808 #define PINT0_PINT6_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 809 #define PINT0_PINT7_PIO1_17 IOPCTL_MUX(0, 49, 0) /* PIO1_17 */ 810 #define USB0_OVERCURRENTN_PIO1_17 IOPCTL_MUX(0, 49, 2) /* PIO1_17 */ 811 #define CTIMER4_MATCH0_PIO1_18 IOPCTL_MUX(0, 50, 4) /* PIO1_18 */ 812 #define GPIO1_GPIO18_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 813 #define I3C0_SDA_PIO1_18 IOPCTL_MUX(0, 50, 5) /* PIO1_18 */ 814 #define LP_FLEXCOMM3_P0_PIO1_18 IOPCTL_MUX(0, 50, 1) /* PIO1_18 */ 815 #define PINT0_PINT0_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 816 #define PINT0_PINT1_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 817 #define PINT0_PINT2_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 818 #define PINT0_PINT3_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 819 #define PINT0_PINT4_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 820 #define PINT0_PINT5_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 821 #define PINT0_PINT6_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 822 #define PINT0_PINT7_PIO1_18 IOPCTL_MUX(0, 50, 0) /* PIO1_18 */ 823 #define USB0_PORTPWRN_PIO1_18 IOPCTL_MUX(0, 50, 2) /* PIO1_18 */ 824 #define EZHV_PIO0_PIO2_0 IOPCTL_MUX(0, 64, 4) /* PIO2_0 */ 825 #define FLEXIO_IO0_PIO2_0 IOPCTL_MUX(0, 64, 5) /* PIO2_0 */ 826 #define GPIO2_GPIO0_PIO2_0 IOPCTL_MUX(0, 64, 0) /* PIO2_0 */ 827 #define LCD_DBI_CSX_AB_PIO2_0 IOPCTL_MUX(0, 64, 7) /* PIO2_0 */ 828 #define USB0_OVERCURRENTN_PIO2_0 IOPCTL_MUX(0, 64, 2) /* PIO2_0 */ 829 #define EZHV_PIO1_PIO2_1 IOPCTL_MUX(0, 65, 4) /* PIO2_1 */ 830 #define FLEXIO_IO1_PIO2_1 IOPCTL_MUX(0, 65, 5) /* PIO2_1 */ 831 #define GPIO2_GPIO1_PIO2_1 IOPCTL_MUX(0, 65, 0) /* PIO2_1 */ 832 #define LCD_DBI_DCX_AB_PIO2_1 IOPCTL_MUX(0, 65, 7) /* PIO2_1 */ 833 #define USB0_PORTPWRN_PIO2_1 IOPCTL_MUX(0, 65, 2) /* PIO2_1 */ 834 #define EZHV_PIO2_PIO2_2 IOPCTL_MUX(0, 66, 4) /* PIO2_2 */ 835 #define FLEXIO_IO2_PIO2_2 IOPCTL_MUX(0, 66, 5) /* PIO2_2 */ 836 #define GPIO2_GPIO2_PIO2_2 IOPCTL_MUX(0, 66, 0) /* PIO2_2 */ 837 #define LCD_DBI_DATA_OEN_PIO2_2 IOPCTL_MUX(0, 66, 7) /* PIO2_2 */ 838 #define LCD_ENABLE_PIO2_2 IOPCTL_MUX(0, 66, 6) /* PIO2_2 */ 839 #define LPSPI16_SOUT_PIO2_2 IOPCTL_MUX(0, 66, 1) /* PIO2_2 */ 840 #define EZHV_PIO3_PIO2_3 IOPCTL_MUX(0, 67, 4) /* PIO2_3 */ 841 #define FLEXIO_IO3_PIO2_3 IOPCTL_MUX(0, 67, 5) /* PIO2_3 */ 842 #define GPIO2_GPIO3_PIO2_3 IOPCTL_MUX(0, 67, 0) /* PIO2_3 */ 843 #define LCD_DBI_RWDX_PIO2_3 IOPCTL_MUX(0, 67, 7) /* PIO2_3 */ 844 #define LCD_DOTCLK_PIO2_3 IOPCTL_MUX(0, 67, 6) /* PIO2_3 */ 845 #define LPSPI16_SCK_PIO2_3 IOPCTL_MUX(0, 67, 1) /* PIO2_3 */ 846 #define EZHV_PIO4_PIO2_4 IOPCTL_MUX(0, 68, 4) /* PIO2_4 */ 847 #define FLEXIO_IO4_PIO2_4 IOPCTL_MUX(0, 68, 5) /* PIO2_4 */ 848 #define GPIO2_GPIO4_PIO2_4 IOPCTL_MUX(0, 68, 0) /* PIO2_4 */ 849 #define LCD_DBI_WRX_PIO2_4 IOPCTL_MUX(0, 68, 7) /* PIO2_4 */ 850 #define LCD_HSYNC_PIO2_4 IOPCTL_MUX(0, 68, 6) /* PIO2_4 */ 851 #define LPSPI16_SIN_PIO2_4 IOPCTL_MUX(0, 68, 1) /* PIO2_4 */ 852 #define EZHV_PIO5_PIO2_5 IOPCTL_MUX(0, 69, 4) /* PIO2_5 */ 853 #define FLEXIO_IO5_PIO2_5 IOPCTL_MUX(0, 69, 5) /* PIO2_5 */ 854 #define GPIO2_GPIO5_PIO2_5 IOPCTL_MUX(0, 69, 0) /* PIO2_5 */ 855 #define LCD_DBI_E_PIO2_5 IOPCTL_MUX(0, 69, 7) /* PIO2_5 */ 856 #define LCD_VSYNC_PIO2_5 IOPCTL_MUX(0, 69, 6) /* PIO2_5 */ 857 #define LPSPI16_PCS0_PIO2_5 IOPCTL_MUX(0, 69, 1) /* PIO2_5 */ 858 #define FLEXIO_IO6_PIO2_6 IOPCTL_MUX(0, 70, 5) /* PIO2_6 */ 859 #define GPIO2_GPIO6_PIO2_6 IOPCTL_MUX(0, 70, 0) /* PIO2_6 */ 860 #define LCDIF_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 6) /* PIO2_6 */ 861 #define LCDIF_DBI_DATA0_PIO2_6 IOPCTL_MUX(0, 70, 7) /* PIO2_6 */ 862 #define LPSPI16_PCS3_PIO2_6 IOPCTL_MUX(0, 70, 1) /* PIO2_6 */ 863 #define EZHV_PIO7_PIO2_7 IOPCTL_MUX(0, 71, 4) /* PIO2_7 */ 864 #define FLEXIO_IO7_PIO2_7 IOPCTL_MUX(0, 71, 5) /* PIO2_7 */ 865 #define GPIO2_GPIO7_PIO2_7 IOPCTL_MUX(0, 71, 0) /* PIO2_7 */ 866 #define LCDIF_DATA1_PIO2_7 IOPCTL_MUX(0, 71, 6) /* PIO2_7 */ 867 #define LCDIF_DBI_DATA1_PIO2_7 IOPCTL_MUX(0, 71, 7) /* PIO2_7 */ 868 #define LPSPI16_PCS2_PIO2_7 IOPCTL_MUX(0, 71, 1) /* PIO2_7 */ 869 #define EZHV_PIO8_PIO2_8 IOPCTL_MUX(0, 72, 4) /* PIO2_8 */ 870 #define FLEXIO_IO8_PIO2_8 IOPCTL_MUX(0, 72, 5) /* PIO2_8 */ 871 #define GPIO2_GPIO8_PIO2_8 IOPCTL_MUX(0, 72, 0) /* PIO2_8 */ 872 #define LCDIF_DATA2_PIO2_8 IOPCTL_MUX(0, 72, 6) /* PIO2_8 */ 873 #define LCDIF_DBI_DATA2_PIO2_8 IOPCTL_MUX(0, 72, 7) /* PIO2_8 */ 874 #define LPSPI16_PCS1_PIO2_8 IOPCTL_MUX(0, 72, 1) /* PIO2_8 */ 875 #define EZHV_PIO9_PIO2_9 IOPCTL_MUX(0, 73, 4) /* PIO2_9 */ 876 #define FLEXIO_IO9_PIO2_9 IOPCTL_MUX(0, 73, 5) /* PIO2_9 */ 877 #define GPIO2_GPIO9_PIO2_9 IOPCTL_MUX(0, 73, 0) /* PIO2_9 */ 878 #define LCDIF_DATA3_PIO2_9 IOPCTL_MUX(0, 73, 6) /* PIO2_9 */ 879 #define LCDIF_DBI_DATA3_PIO2_9 IOPCTL_MUX(0, 73, 7) /* PIO2_9 */ 880 #define EZHV_PIO10_PIO2_10 IOPCTL_MUX(0, 74, 4) /* PIO2_10 */ 881 #define FLEXIO_IO10_PIO2_10 IOPCTL_MUX(0, 74, 5) /* PIO2_10 */ 882 #define GPIO2_GPIO10_PIO2_10 IOPCTL_MUX(0, 74, 0) /* PIO2_10 */ 883 #define LCDIF_DATA4_PIO2_10 IOPCTL_MUX(0, 74, 6) /* PIO2_10 */ 884 #define LCDIF_DBI_DATA4_PIO2_10 IOPCTL_MUX(0, 74, 7) /* PIO2_10 */ 885 #define EZHV_PIO11_PIO2_11 IOPCTL_MUX(0, 75, 4) /* PIO2_11 */ 886 #define FLEXIO_IO11_PIO2_11 IOPCTL_MUX(0, 75, 5) /* PIO2_11 */ 887 #define GPIO2_GPIO11_PIO2_11 IOPCTL_MUX(0, 75, 0) /* PIO2_11 */ 888 #define LCDIF_DATA5_PIO2_11 IOPCTL_MUX(0, 75, 6) /* PIO2_11 */ 889 #define LCDIF_DBI_DATA5_PIO2_11 IOPCTL_MUX(0, 75, 7) /* PIO2_11 */ 890 #define EZHV_PIO12_PIO2_12 IOPCTL_MUX(0, 76, 4) /* PIO2_12 */ 891 #define FLEXIO_IO12_PIO2_12 IOPCTL_MUX(0, 76, 5) /* PIO2_12 */ 892 #define GPIO2_GPIO12_PIO2_12 IOPCTL_MUX(0, 76, 0) /* PIO2_12 */ 893 #define LCDIF_DATA6_PIO2_12 IOPCTL_MUX(0, 76, 6) /* PIO2_12 */ 894 #define LCDIF_DBI_DATA6_PIO2_12 IOPCTL_MUX(0, 76, 7) /* PIO2_12 */ 895 #define EZHV_PIO13_PIO2_13 IOPCTL_MUX(0, 77, 4) /* PIO2_13 */ 896 #define FLEXIO_IO13_PIO2_13 IOPCTL_MUX(0, 77, 5) /* PIO2_13 */ 897 #define GPIO2_GPIO13_PIO2_13 IOPCTL_MUX(0, 77, 0) /* PIO2_13 */ 898 #define LCDIF_DATA7_PIO2_13 IOPCTL_MUX(0, 77, 6) /* PIO2_13 */ 899 #define LCDIF_DBI_DATA7_PIO2_13 IOPCTL_MUX(0, 77, 7) /* PIO2_13 */ 900 #define CLKCTL0_LOW_FREQ_CLKOUT_PIO2_14 IOPCTL_MUX(0, 78, 6) /* PIO2_14 */ 901 #define EZHV_PIO14_PIO2_14 IOPCTL_MUX(0, 78, 4) /* PIO2_14 */ 902 #define FLEXIO_IO14_PIO2_14 IOPCTL_MUX(0, 78, 5) /* PIO2_14 */ 903 #define GPIO2_GPIO14_PIO2_14 IOPCTL_MUX(0, 78, 0) /* PIO2_14 */ 904 #define CLKCTL0_LOW_FREQ_CLKOUT_N_PIO2_15 IOPCTL_MUX(0, 79, 6) /* PIO2_15 */ 905 #define EZHV_PIO15_PIO2_15 IOPCTL_MUX(0, 79, 4) /* PIO2_15 */ 906 #define FLEXIO_IO15_PIO2_15 IOPCTL_MUX(0, 79, 5) /* PIO2_15 */ 907 #define GPIO2_GPIO15_PIO2_15 IOPCTL_MUX(0, 79, 0) /* PIO2_15 */ 908 #define EZHV_PIO16_PIO3_0 IOPCTL_MUX(0, 96, 4) /* PIO3_0 */ 909 #define GPIO3_GPIO0_PIO3_0 IOPCTL_MUX(0, 96, 0) /* PIO3_0 */ 910 #define LPSPI14_SOUT_PIO3_0 IOPCTL_MUX(0, 96, 1) /* PIO3_0 */ 911 #define EZHV_PIO17_PIO3_1 IOPCTL_MUX(0, 97, 4) /* PIO3_1 */ 912 #define GPIO3_GPIO1_PIO3_1 IOPCTL_MUX(0, 97, 0) /* PIO3_1 */ 913 #define LPSPI14_SCK_PIO3_1 IOPCTL_MUX(0, 97, 1) /* PIO3_1 */ 914 #define EZHV_PIO18_PIO3_2 IOPCTL_MUX(0, 98, 4) /* PIO3_2 */ 915 #define GPIO3_GPIO2_PIO3_2 IOPCTL_MUX(0, 98, 0) /* PIO3_2 */ 916 #define LPSPI14_SIN_PIO3_2 IOPCTL_MUX(0, 98, 1) /* PIO3_2 */ 917 #define EZHV_PIO19_PIO3_3 IOPCTL_MUX(0, 99, 4) /* PIO3_3 */ 918 #define GPIO3_GPIO3_PIO3_3 IOPCTL_MUX(0, 99, 0) /* PIO3_3 */ 919 #define LPSPI14_PCS0_PIO3_3 IOPCTL_MUX(0, 99, 1) /* PIO3_3 */ 920 #define GPIO4_GPIO0_PIO4_0 IOPCTL_MUX(2, 0, 0) /* PIO4_0 */ 921 #define LP_FLEXCOMM8_P0_PIO4_0 IOPCTL_MUX(2, 0, 2) /* PIO4_0 */ 922 #define XSPI2_PCS_A_0_PIO4_0 IOPCTL_MUX(2, 0, 1) /* PIO4_0 */ 923 #define GPIO4_GPIO1_PIO4_1 IOPCTL_MUX(2, 1, 0) /* PIO4_1 */ 924 #define LCDIF_DATA20_PIO4_1 IOPCTL_MUX(2, 1, 6) /* PIO4_1 */ 925 #define LP_FLEXCOMM8_P1_PIO4_1 IOPCTL_MUX(2, 1, 2) /* PIO4_1 */ 926 #define XSPI2_DATA0_PIO4_1 IOPCTL_MUX(2, 1, 1) /* PIO4_1 */ 927 #define GPIO4_GPIO2_PIO4_2 IOPCTL_MUX(2, 2, 0) /* PIO4_2 */ 928 #define LCDIF_DATA21_PIO4_2 IOPCTL_MUX(2, 2, 6) /* PIO4_2 */ 929 #define LP_FLEXCOMM8_P2_PIO4_2 IOPCTL_MUX(2, 2, 2) /* PIO4_2 */ 930 #define XSPI2_DATA1_PIO4_2 IOPCTL_MUX(2, 2, 1) /* PIO4_2 */ 931 #define GPIO4_GPIO3_PIO4_3 IOPCTL_MUX(2, 3, 0) /* PIO4_3 */ 932 #define LCDIF_DATA22_PIO4_3 IOPCTL_MUX(2, 3, 6) /* PIO4_3 */ 933 #define LP_FLEXCOMM8_P3_PIO4_3 IOPCTL_MUX(2, 3, 2) /* PIO4_3 */ 934 #define XSPI2_DATA2_PIO4_3 IOPCTL_MUX(2, 3, 1) /* PIO4_3 */ 935 #define GPIO4_GPIO4_PIO4_4 IOPCTL_MUX(2, 4, 0) /* PIO4_4 */ 936 #define LCDIF_DATA23_PIO4_4 IOPCTL_MUX(2, 4, 6) /* PIO4_4 */ 937 #define LP_FLEXCOMM8_P4_PIO4_4 IOPCTL_MUX(2, 4, 2) /* PIO4_4 */ 938 #define XSPI2_DATA3_PIO4_4 IOPCTL_MUX(2, 4, 1) /* PIO4_4 */ 939 #define GPIO4_GPIO5_PIO4_5 IOPCTL_MUX(2, 5, 0) /* PIO4_5 */ 940 #define LP_FLEXCOMM8_P5_PIO4_5 IOPCTL_MUX(2, 5, 2) /* PIO4_5 */ 941 #define XSPI2_DQS_A_0_PIO4_5 IOPCTL_MUX(2, 5, 1) /* PIO4_5 */ 942 #define GPIO4_GPIO6_PIO4_6 IOPCTL_MUX(2, 6, 0) /* PIO4_6 */ 943 #define LCDIF_DATA16_PIO4_6 IOPCTL_MUX(2, 6, 6) /* PIO4_6 */ 944 #define LP_FLEXCOMM8_P6_PIO4_6 IOPCTL_MUX(2, 6, 2) /* PIO4_6 */ 945 #define XSPI2_DATA4_PIO4_6 IOPCTL_MUX(2, 6, 1) /* PIO4_6 */ 946 #define GPIO4_GPIO7_PIO4_7 IOPCTL_MUX(2, 7, 0) /* PIO4_7 */ 947 #define LCDIF_DATA17_PIO4_7 IOPCTL_MUX(2, 7, 6) /* PIO4_7 */ 948 #define LP_FLEXCOMM9_P0_PIO4_7 IOPCTL_MUX(2, 7, 2) /* PIO4_7 */ 949 #define XSPI2_DATA5_PIO4_7 IOPCTL_MUX(2, 7, 1) /* PIO4_7 */ 950 #define GPIO4_GPIO8_PIO4_8 IOPCTL_MUX(2, 8, 0) /* PIO4_8 */ 951 #define LCDIF_DATA18_PIO4_8 IOPCTL_MUX(2, 8, 6) /* PIO4_8 */ 952 #define LP_FLEXCOMM9_P1_PIO4_8 IOPCTL_MUX(2, 8, 2) /* PIO4_8 */ 953 #define XSPI2_DATA6_PIO4_8 IOPCTL_MUX(2, 8, 1) /* PIO4_8 */ 954 #define GPIO4_GPIO9_PIO4_9 IOPCTL_MUX(2, 9, 0) /* PIO4_9 */ 955 #define LCDIF_DATA19_PIO4_9 IOPCTL_MUX(2, 9, 6) /* PIO4_9 */ 956 #define LP_FLEXCOMM9_P2_PIO4_9 IOPCTL_MUX(2, 9, 2) /* PIO4_9 */ 957 #define XSPI2_DATA7_PIO4_9 IOPCTL_MUX(2, 9, 1) /* PIO4_9 */ 958 #define GPIO4_GPIO10_PIO4_10 IOPCTL_MUX(2, 10, 0) /* PIO4_10 */ 959 #define LP_FLEXCOMM9_P3_PIO4_10 IOPCTL_MUX(2, 10, 2) /* PIO4_10 */ 960 #define XSPI2_SCK_A_PIO4_10 IOPCTL_MUX(2, 10, 1) /* PIO4_10 */ 961 #define GPIO4_GPIO11_PIO4_11 IOPCTL_MUX(2, 11, 0) /* PIO4_11 */ 962 #define LP_FLEXCOMM9_P4_PIO4_11 IOPCTL_MUX(2, 11, 2) /* PIO4_11 */ 963 #define XSPI2_PCS_A_1_PIO4_11 IOPCTL_MUX(2, 11, 3) /* PIO4_11 */ 964 #define XSPI2_SCK_A_N_PIO4_11 IOPCTL_MUX(2, 11, 1) /* PIO4_11 */ 965 #define GPIO4_GPIO12_PIO4_12 IOPCTL_MUX(2, 12, 0) /* PIO4_12 */ 966 #define LCDIF_DATA8_PIO4_12 IOPCTL_MUX(2, 12, 6) /* PIO4_12 */ 967 #define LCDIF_DBI_DATA8_PIO4_12 IOPCTL_MUX(2, 12, 7) /* PIO4_12 */ 968 #define LP_FLEXCOMM9_P5_PIO4_12 IOPCTL_MUX(2, 12, 2) /* PIO4_12 */ 969 #define XSPI2_DATA8_PIO4_12 IOPCTL_MUX(2, 12, 1) /* PIO4_12 */ 970 #define GPIO4_GPIO13_PIO4_13 IOPCTL_MUX(2, 13, 0) /* PIO4_13 */ 971 #define LCDIF_DATA9_PIO4_13 IOPCTL_MUX(2, 13, 6) /* PIO4_13 */ 972 #define LCDIF_DBI_DATA9_PIO4_13 IOPCTL_MUX(2, 13, 7) /* PIO4_13 */ 973 #define LP_FLEXCOMM9_P6_PIO4_13 IOPCTL_MUX(2, 13, 2) /* PIO4_13 */ 974 #define XSPI2_DATA9_PIO4_13 IOPCTL_MUX(2, 13, 1) /* PIO4_13 */ 975 #define GPIO4_GPIO14_PIO4_14 IOPCTL_MUX(2, 14, 0) /* PIO4_14 */ 976 #define LCDIF_DATA10_PIO4_14 IOPCTL_MUX(2, 14, 6) /* PIO4_14 */ 977 #define LCDIF_DBI_DATA10_PIO4_14 IOPCTL_MUX(2, 14, 7) /* PIO4_14 */ 978 #define LP_FLEXCOMM10_P0_PIO4_14 IOPCTL_MUX(2, 14, 2) /* PIO4_14 */ 979 #define XSPI2_DATA10_PIO4_14 IOPCTL_MUX(2, 14, 1) /* PIO4_14 */ 980 #define GPIO4_GPIO15_PIO4_15 IOPCTL_MUX(2, 15, 0) /* PIO4_15 */ 981 #define LCDIF_DATA11_PIO4_15 IOPCTL_MUX(2, 15, 6) /* PIO4_15 */ 982 #define LCDIF_DBI_DATA11_PIO4_15 IOPCTL_MUX(2, 15, 7) /* PIO4_15 */ 983 #define LP_FLEXCOMM10_P1_PIO4_15 IOPCTL_MUX(2, 15, 2) /* PIO4_15 */ 984 #define XSPI2_DATA11_PIO4_15 IOPCTL_MUX(2, 15, 1) /* PIO4_15 */ 985 #define GPIO4_GPIO16_PIO4_16 IOPCTL_MUX(2, 16, 0) /* PIO4_16 */ 986 #define LP_FLEXCOMM10_P2_PIO4_16 IOPCTL_MUX(2, 16, 2) /* PIO4_16 */ 987 #define XSPI2_DQS_A_1_PIO4_16 IOPCTL_MUX(2, 16, 1) /* PIO4_16 */ 988 #define GPIO4_GPIO17_PIO4_17 IOPCTL_MUX(2, 17, 0) /* PIO4_17 */ 989 #define LCDIF_DATA12_PIO4_17 IOPCTL_MUX(2, 17, 6) /* PIO4_17 */ 990 #define LCDIF_DBI_DATA12_PIO4_17 IOPCTL_MUX(2, 17, 7) /* PIO4_17 */ 991 #define LP_FLEXCOMM10_P3_PIO4_17 IOPCTL_MUX(2, 17, 2) /* PIO4_17 */ 992 #define XSPI2_DATA12_PIO4_17 IOPCTL_MUX(2, 17, 1) /* PIO4_17 */ 993 #define GPIO4_GPIO18_PIO4_18 IOPCTL_MUX(2, 18, 0) /* PIO4_18 */ 994 #define LCDIF_DATA13_PIO4_18 IOPCTL_MUX(2, 18, 6) /* PIO4_18 */ 995 #define LCDIF_DBI_DATA13_PIO4_18 IOPCTL_MUX(2, 18, 7) /* PIO4_18 */ 996 #define LP_FLEXCOMM10_P4_PIO4_18 IOPCTL_MUX(2, 18, 2) /* PIO4_18 */ 997 #define XSPI2_DATA13_PIO4_18 IOPCTL_MUX(2, 18, 1) /* PIO4_18 */ 998 #define GPIO4_GPIO19_PIO4_19 IOPCTL_MUX(2, 19, 0) /* PIO4_19 */ 999 #define LCDIF_DATA14_PIO4_19 IOPCTL_MUX(2, 19, 6) /* PIO4_19 */ 1000 #define LCDIF_DBI_DATA14_PIO4_19 IOPCTL_MUX(2, 19, 7) /* PIO4_19 */ 1001 #define LP_FLEXCOMM10_P5_PIO4_19 IOPCTL_MUX(2, 19, 2) /* PIO4_19 */ 1002 #define XSPI2_DATA14_PIO4_19 IOPCTL_MUX(2, 19, 1) /* PIO4_19 */ 1003 #define GPIO4_GPIO20_PIO4_20 IOPCTL_MUX(2, 20, 0) /* PIO4_20 */ 1004 #define LCDIF_DATA15_PIO4_20 IOPCTL_MUX(2, 20, 6) /* PIO4_20 */ 1005 #define LCDIF_DBI_DATA15_PIO4_20 IOPCTL_MUX(2, 20, 7) /* PIO4_20 */ 1006 #define LP_FLEXCOMM10_P6_PIO4_20 IOPCTL_MUX(2, 20, 2) /* PIO4_20 */ 1007 #define XSPI2_DATA15_PIO4_20 IOPCTL_MUX(2, 20, 1) /* PIO4_20 */ 1008 #define GPIO5_GPIO0_PIO5_0 IOPCTL_MUX(2, 32, 0) /* PIO5_0 */ 1009 #define LP_FLEXCOMM13_P4_PIO5_0 IOPCTL_MUX(2, 32, 2) /* PIO5_0 */ 1010 #define XSPI1_PCS_A_0_PIO5_0 IOPCTL_MUX(2, 32, 1) /* PIO5_0 */ 1011 #define GPIO5_GPIO1_PIO5_1 IOPCTL_MUX(2, 33, 0) /* PIO5_1 */ 1012 #define LP_FLEXCOMM13_P5_PIO5_1 IOPCTL_MUX(2, 33, 2) /* PIO5_1 */ 1013 #define XSPI1_DATA0_PIO5_1 IOPCTL_MUX(2, 33, 1) /* PIO5_1 */ 1014 #define GPIO5_GPIO2_PIO5_2 IOPCTL_MUX(2, 34, 0) /* PIO5_2 */ 1015 #define LP_FLEXCOMM13_P6_PIO5_2 IOPCTL_MUX(2, 34, 2) /* PIO5_2 */ 1016 #define XSPI1_DATA1_PIO5_2 IOPCTL_MUX(2, 34, 1) /* PIO5_2 */ 1017 #define GPIO5_GPIO3_PIO5_3 IOPCTL_MUX(2, 35, 0) /* PIO5_3 */ 1018 #define LP_FLEXCOMM13_P0_PIO5_3 IOPCTL_MUX(2, 35, 2) /* PIO5_3 */ 1019 #define XSPI1_DATA2_PIO5_3 IOPCTL_MUX(2, 35, 1) /* PIO5_3 */ 1020 #define GPIO5_GPIO4_PIO5_4 IOPCTL_MUX(2, 36, 0) /* PIO5_4 */ 1021 #define LP_FLEXCOMM13_P1_PIO5_4 IOPCTL_MUX(2, 36, 2) /* PIO5_4 */ 1022 #define XSPI1_DATA3_PIO5_4 IOPCTL_MUX(2, 36, 1) /* PIO5_4 */ 1023 #define GPIO5_GPIO5_PIO5_5 IOPCTL_MUX(2, 37, 0) /* PIO5_5 */ 1024 #define LP_FLEXCOMM13_P2_PIO5_5 IOPCTL_MUX(2, 37, 2) /* PIO5_5 */ 1025 #define XSPI1_DQS_A_0_PIO5_5 IOPCTL_MUX(2, 37, 1) /* PIO5_5 */ 1026 #define GPIO5_GPIO6_PIO5_6 IOPCTL_MUX(2, 38, 0) /* PIO5_6 */ 1027 #define LP_FLEXCOMM12_P3_PIO5_6 IOPCTL_MUX(2, 38, 2) /* PIO5_6 */ 1028 #define XSPI1_DATA4_PIO5_6 IOPCTL_MUX(2, 38, 1) /* PIO5_6 */ 1029 #define GPIO5_GPIO7_PIO5_7 IOPCTL_MUX(2, 39, 0) /* PIO5_7 */ 1030 #define LP_FLEXCOMM12_P0_PIO5_7 IOPCTL_MUX(2, 39, 2) /* PIO5_7 */ 1031 #define XSPI1_DATA5_PIO5_7 IOPCTL_MUX(2, 39, 1) /* PIO5_7 */ 1032 #define GPIO5_GPIO8_PIO5_8 IOPCTL_MUX(2, 40, 0) /* PIO5_8 */ 1033 #define LP_FLEXCOMM12_P1_PIO5_8 IOPCTL_MUX(2, 40, 2) /* PIO5_8 */ 1034 #define XSPI1_DATA6_PIO5_8 IOPCTL_MUX(2, 40, 1) /* PIO5_8 */ 1035 #define GPIO5_GPIO9_PIO5_9 IOPCTL_MUX(2, 41, 0) /* PIO5_9 */ 1036 #define LP_FLEXCOMM12_P2_PIO5_9 IOPCTL_MUX(2, 41, 2) /* PIO5_9 */ 1037 #define XSPI1_DATA7_PIO5_9 IOPCTL_MUX(2, 41, 1) /* PIO5_9 */ 1038 #define GPIO5_GPIO10_PIO5_10 IOPCTL_MUX(2, 42, 0) /* PIO5_10 */ 1039 #define LP_FLEXCOMM13_P3_PIO5_10 IOPCTL_MUX(2, 42, 2) /* PIO5_10 */ 1040 #define XSPI1_SCK_A_PIO5_10 IOPCTL_MUX(2, 42, 1) /* PIO5_10 */ 1041 #define GPIO5_GPIO11_PIO5_11 IOPCTL_MUX(2, 43, 0) /* PIO5_11 */ 1042 #define LP_FLEXCOMM12_P4_PIO5_11 IOPCTL_MUX(2, 43, 2) /* PIO5_11 */ 1043 #define XSPI1_PCS_A_1_PIO5_11 IOPCTL_MUX(2, 43, 3) /* PIO5_11 */ 1044 #define XSPI1_SCK_A_N_PIO5_11 IOPCTL_MUX(2, 43, 1) /* PIO5_11 */ 1045 #define GPIO5_GPIO12_PIO5_12 IOPCTL_MUX(2, 44, 0) /* PIO5_12 */ 1046 #define LP_FLEXCOMM12_P5_PIO5_12 IOPCTL_MUX(2, 44, 2) /* PIO5_12 */ 1047 #define XSPI1_DATA8_PIO5_12 IOPCTL_MUX(2, 44, 1) /* PIO5_12 */ 1048 #define GPIO5_GPIO13_PIO5_13 IOPCTL_MUX(2, 45, 0) /* PIO5_13 */ 1049 #define LP_FLEXCOMM12_P6_PIO5_13 IOPCTL_MUX(2, 45, 2) /* PIO5_13 */ 1050 #define XSPI1_DATA9_PIO5_13 IOPCTL_MUX(2, 45, 1) /* PIO5_13 */ 1051 #define GPIO5_GPIO14_PIO5_14 IOPCTL_MUX(2, 46, 0) /* PIO5_14 */ 1052 #define LP_FLEXCOMM11_P0_PIO5_14 IOPCTL_MUX(2, 46, 2) /* PIO5_14 */ 1053 #define XSPI1_DATA10_PIO5_14 IOPCTL_MUX(2, 46, 1) /* PIO5_14 */ 1054 #define GPIO5_GPIO15_PIO5_15 IOPCTL_MUX(2, 47, 0) /* PIO5_15 */ 1055 #define LP_FLEXCOMM11_P1_PIO5_15 IOPCTL_MUX(2, 47, 2) /* PIO5_15 */ 1056 #define XSPI1_DATA11_PIO5_15 IOPCTL_MUX(2, 47, 1) /* PIO5_15 */ 1057 #define GPIO5_GPIO16_PIO5_16 IOPCTL_MUX(2, 48, 0) /* PIO5_16 */ 1058 #define LP_FLEXCOMM11_P2_PIO5_16 IOPCTL_MUX(2, 48, 2) /* PIO5_16 */ 1059 #define XSPI1_DQS_A_1_PIO5_16 IOPCTL_MUX(2, 48, 1) /* PIO5_16 */ 1060 #define GPIO5_GPIO17_PIO5_17 IOPCTL_MUX(2, 49, 0) /* PIO5_17 */ 1061 #define LP_FLEXCOMM11_P3_PIO5_17 IOPCTL_MUX(2, 49, 2) /* PIO5_17 */ 1062 #define XSPI1_DATA12_PIO5_17 IOPCTL_MUX(2, 49, 1) /* PIO5_17 */ 1063 #define GPIO5_GPIO18_PIO5_18 IOPCTL_MUX(2, 50, 0) /* PIO5_18 */ 1064 #define LP_FLEXCOMM11_P4_PIO5_18 IOPCTL_MUX(2, 50, 2) /* PIO5_18 */ 1065 #define XSPI1_DATA13_PIO5_18 IOPCTL_MUX(2, 50, 1) /* PIO5_18 */ 1066 #define GPIO5_GPIO19_PIO5_19 IOPCTL_MUX(2, 51, 0) /* PIO5_19 */ 1067 #define LP_FLEXCOMM11_P5_PIO5_19 IOPCTL_MUX(2, 51, 2) /* PIO5_19 */ 1068 #define XSPI1_DATA14_PIO5_19 IOPCTL_MUX(2, 51, 1) /* PIO5_19 */ 1069 #define GPIO5_GPIO20_PIO5_20 IOPCTL_MUX(2, 52, 0) /* PIO5_20 */ 1070 #define LP_FLEXCOMM11_P6_PIO5_20 IOPCTL_MUX(2, 52, 2) /* PIO5_20 */ 1071 #define XSPI1_DATA15_PIO5_20 IOPCTL_MUX(2, 52, 1) /* PIO5_20 */ 1072 #define GPIO7_GPIO0_PIO7_0 IOPCTL_MUX(2, 96, 0) /* PIO7_0 */ 1073 #define LP_FLEXCOMM3_P4_PIO7_0 IOPCTL_MUX(2, 96, 2) /* PIO7_0 */ 1074 #define LP_FLEXCOMM7_P6_PIO7_0 IOPCTL_MUX(2, 96, 3) /* PIO7_0 */ 1075 #define SDHC0_CLK_PIO7_0 IOPCTL_MUX(2, 96, 1) /* PIO7_0 */ 1076 #define GPIO7_GPIO1_PIO7_1 IOPCTL_MUX(2, 97, 0) /* PIO7_1 */ 1077 #define LP_FLEXCOMM3_P5_PIO7_1 IOPCTL_MUX(2, 97, 2) /* PIO7_1 */ 1078 #define LP_FLEXCOMM7_P5_PIO7_1 IOPCTL_MUX(2, 97, 3) /* PIO7_1 */ 1079 #define SDHC0_CMD_PIO7_1 IOPCTL_MUX(2, 97, 1) /* PIO7_1 */ 1080 #define GPIO7_GPIO2_PIO7_2 IOPCTL_MUX(2, 98, 0) /* PIO7_2 */ 1081 #define LP_FLEXCOMM12_P0_PIO7_2 IOPCTL_MUX(2, 98, 2) /* PIO7_2 */ 1082 #define USDHC0_USDHC_DATA4_PIO7_2 IOPCTL_MUX(2, 98, 1) /* PIO7_2 */ 1083 #define GPIO7_GPIO3_PIO7_3 IOPCTL_MUX(2, 99, 0) /* PIO7_3 */ 1084 #define LP_FLEXCOMM12_P1_PIO7_3 IOPCTL_MUX(2, 99, 2) /* PIO7_3 */ 1085 #define USDHC0_USDHC_DATA5_PIO7_3 IOPCTL_MUX(2, 99, 1) /* PIO7_3 */ 1086 #define GPIO7_GPIO4_PIO7_4 IOPCTL_MUX(2, 100, 0) /* PIO7_4 */ 1087 #define LP_FLEXCOMM12_P2_PIO7_4 IOPCTL_MUX(2, 100, 2) /* PIO7_4 */ 1088 #define USDHC0_USDHC_DATA6_PIO7_4 IOPCTL_MUX(2, 100, 1) /* PIO7_4 */ 1089 #define GPIO7_GPIO5_PIO7_5 IOPCTL_MUX(2, 101, 0) /* PIO7_5 */ 1090 #define LP_FLEXCOMM12_P3_PIO7_5 IOPCTL_MUX(2, 101, 2) /* PIO7_5 */ 1091 #define USDHC0_USDHC_DATA7_PIO7_5 IOPCTL_MUX(2, 101, 1) /* PIO7_5 */ 1092 #define GPIO7_GPIO6_PIO7_6 IOPCTL_MUX(2, 102, 0) /* PIO7_6 */ 1093 #define LP_FLEXCOMM12_P4_PIO7_6 IOPCTL_MUX(2, 102, 2) /* PIO7_6 */ 1094 #define USDHC0_USDHC_DATA0_PIO7_6 IOPCTL_MUX(2, 102, 1) /* PIO7_6 */ 1095 #define GPIO7_GPIO7_PIO7_7 IOPCTL_MUX(2, 103, 0) /* PIO7_7 */ 1096 #define LP_FLEXCOMM12_P5_PIO7_7 IOPCTL_MUX(2, 103, 2) /* PIO7_7 */ 1097 #define USDHC0_USDHC_DATA1_PIO7_7 IOPCTL_MUX(2, 103, 1) /* PIO7_7 */ 1098 #define GPIO7_GPIO8_PIO7_8 IOPCTL_MUX(2, 104, 0) /* PIO7_8 */ 1099 #define LP_FLEXCOMM12_P6_PIO7_8 IOPCTL_MUX(2, 104, 2) /* PIO7_8 */ 1100 #define LP_FLEXCOMM7_P3_PIO7_8 IOPCTL_MUX(2, 104, 3) /* PIO7_8 */ 1101 #define USDHC0_USDHC_DATA2_PIO7_8 IOPCTL_MUX(2, 104, 1) /* PIO7_8 */ 1102 #define GPIO7_GPIO9_PIO7_9 IOPCTL_MUX(2, 105, 0) /* PIO7_9 */ 1103 #define LP_FLEXCOMM3_P6_PIO7_9 IOPCTL_MUX(2, 105, 2) /* PIO7_9 */ 1104 #define LP_FLEXCOMM7_P4_PIO7_9 IOPCTL_MUX(2, 105, 3) /* PIO7_9 */ 1105 #define USDHC0_USDHC_DATA3_PIO7_9 IOPCTL_MUX(2, 105, 1) /* PIO7_9 */ 1106 #define GPIO7_GPIO10_PIO7_10 IOPCTL_MUX(2, 106, 0) /* PIO7_10 */ 1107 #define LP_FLEXCOMM1_P0_PIO7_10 IOPCTL_MUX(2, 106, 2) /* PIO7_10 */ 1108 #define SDHC0_DS_PIO7_10 IOPCTL_MUX(2, 106, 5) /* PIO7_10 */ 1109 #define SDHC0_WR_PRT_PIO7_10 IOPCTL_MUX(2, 106, 1) /* PIO7_10 */ 1110 #define GPIO7_GPIO11_PIO7_11 IOPCTL_MUX(2, 107, 0) /* PIO7_11 */ 1111 #define LP_FLEXCOMM1_P1_PIO7_11 IOPCTL_MUX(2, 107, 2) /* PIO7_11 */ 1112 #define SDHC0_CARD_DET_N_PIO7_11 IOPCTL_MUX(2, 107, 1) /* PIO7_11 */ 1113 #define GPIO7_GPIO12_PIO7_12 IOPCTL_MUX(2, 108, 0) /* PIO7_12 */ 1114 #define LP_FLEXCOMM1_P2_PIO7_12 IOPCTL_MUX(2, 108, 2) /* PIO7_12 */ 1115 #define SDHC0_RESET_N_PIO7_12 IOPCTL_MUX(2, 108, 1) /* PIO7_12 */ 1116 #define GPIO7_GPIO13_PIO7_13 IOPCTL_MUX(2, 109, 0) /* PIO7_13 */ 1117 #define LP_FLEXCOMM1_P3_PIO7_13 IOPCTL_MUX(2, 109, 2) /* PIO7_13 */ 1118 #define USDHC1_USDHC_DATA4_PIO7_13 IOPCTL_MUX(2, 109, 1) /* PIO7_13 */ 1119 #define GPIO7_GPIO14_PIO7_14 IOPCTL_MUX(2, 110, 0) /* PIO7_14 */ 1120 #define LP_FLEXCOMM7_P0_PIO7_14 IOPCTL_MUX(2, 110, 2) /* PIO7_14 */ 1121 #define USDHC1_USDHC_DATA5_PIO7_14 IOPCTL_MUX(2, 110, 1) /* PIO7_14 */ 1122 #define GPIO7_GPIO15_PIO7_15 IOPCTL_MUX(2, 111, 0) /* PIO7_15 */ 1123 #define LP_FLEXCOMM7_P1_PIO7_15 IOPCTL_MUX(2, 111, 2) /* PIO7_15 */ 1124 #define USDHC1_USDHC_DATA6_PIO7_15 IOPCTL_MUX(2, 111, 1) /* PIO7_15 */ 1125 #define GPIO7_GPIO16_PIO7_16 IOPCTL_MUX(2, 112, 0) /* PIO7_16 */ 1126 #define LP_FLEXCOMM7_P2_PIO7_16 IOPCTL_MUX(2, 112, 2) /* PIO7_16 */ 1127 #define USDHC1_USDHC_DATA7_PIO7_16 IOPCTL_MUX(2, 112, 1) /* PIO7_16 */ 1128 #define GPIO7_GPIO17_PIO7_17 IOPCTL_MUX(2, 113, 0) /* PIO7_17 */ 1129 #define LP_FLEXCOMM2_P0_PIO7_17 IOPCTL_MUX(2, 113, 2) /* PIO7_17 */ 1130 #define SDHC1_CLK_PIO7_17 IOPCTL_MUX(2, 113, 1) /* PIO7_17 */ 1131 #define GPIO7_GPIO18_PIO7_18 IOPCTL_MUX(2, 114, 0) /* PIO7_18 */ 1132 #define LP_FLEXCOMM2_P1_PIO7_18 IOPCTL_MUX(2, 114, 2) /* PIO7_18 */ 1133 #define SDHC1_CMD_PIO7_18 IOPCTL_MUX(2, 114, 1) /* PIO7_18 */ 1134 #define GPIO7_GPIO19_PIO7_19 IOPCTL_MUX(2, 115, 0) /* PIO7_19 */ 1135 #define LP_FLEXCOMM1_P4_PIO7_19 IOPCTL_MUX(2, 115, 2) /* PIO7_19 */ 1136 #define LP_FLEXCOMM7_P3_PIO7_19 IOPCTL_MUX(2, 115, 3) /* PIO7_19 */ 1137 #define USDHC1_USDHC_DATA0_PIO7_19 IOPCTL_MUX(2, 115, 1) /* PIO7_19 */ 1138 #define GPIO7_GPIO20_PIO7_20 IOPCTL_MUX(2, 116, 0) /* PIO7_20 */ 1139 #define LP_FLEXCOMM1_P5_PIO7_20 IOPCTL_MUX(2, 116, 2) /* PIO7_20 */ 1140 #define LP_FLEXCOMM2_P4_PIO7_20 IOPCTL_MUX(2, 116, 3) /* PIO7_20 */ 1141 #define USDHC1_USDHC_DATA1_PIO7_20 IOPCTL_MUX(2, 116, 1) /* PIO7_20 */ 1142 #define GPIO7_GPIO21_PIO7_21 IOPCTL_MUX(2, 117, 0) /* PIO7_21 */ 1143 #define LP_FLEXCOMM1_P6_PIO7_21 IOPCTL_MUX(2, 117, 2) /* PIO7_21 */ 1144 #define LP_FLEXCOMM2_P5_PIO7_21 IOPCTL_MUX(2, 117, 3) /* PIO7_21 */ 1145 #define USDHC1_USDHC_DATA2_PIO7_21 IOPCTL_MUX(2, 117, 1) /* PIO7_21 */ 1146 #define GPIO7_GPIO22_PIO7_22 IOPCTL_MUX(2, 118, 0) /* PIO7_22 */ 1147 #define LP_FLEXCOMM2_P2_PIO7_22 IOPCTL_MUX(2, 118, 2) /* PIO7_22 */ 1148 #define USDHC1_USDHC_DATA3_PIO7_22 IOPCTL_MUX(2, 118, 1) /* PIO7_22 */ 1149 #define GPIO7_GPIO23_PIO7_23 IOPCTL_MUX(2, 119, 0) /* PIO7_23 */ 1150 #define LP_FLEXCOMM2_P3_PIO7_23 IOPCTL_MUX(2, 119, 2) /* PIO7_23 */ 1151 #define SDHC1_DS_PIO7_23 IOPCTL_MUX(2, 119, 5) /* PIO7_23 */ 1152 #define SDHC1_WR_PRT_PIO7_23 IOPCTL_MUX(2, 119, 1) /* PIO7_23 */ 1153 #define GPIO7_GPIO25_PIO7_25 IOPCTL_MUX(2, 121, 0) /* PIO7_25 */ 1154 #define LP_FLEXCOMM13_P5_PIO7_25 IOPCTL_MUX(2, 121, 2) /* PIO7_25 */ 1155 #define LP_FLEXCOMM2_P6_PIO7_25 IOPCTL_MUX(2, 121, 3) /* PIO7_25 */ 1156 #define SDHC1_RESET_N_PIO7_25 IOPCTL_MUX(2, 121, 1) /* PIO7_25 */ 1157 #define CTIMER5_CAPTURE0_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1158 #define CTIMER5_CAPTURE1_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1159 #define CTIMER5_CAPTURE2_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1160 #define CTIMER5_CAPTURE3_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1161 #define CTIMER6_CAPTURE0_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1162 #define CTIMER6_CAPTURE1_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1163 #define CTIMER6_CAPTURE2_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1164 #define CTIMER6_CAPTURE3_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1165 #define CTIMER7_CAPTURE0_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1166 #define CTIMER7_CAPTURE1_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1167 #define CTIMER7_CAPTURE2_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1168 #define CTIMER7_CAPTURE3_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1169 #define CTIMER_S_INP0_PIO8_0 IOPCTL_MUX(1, 0, 2) /* PIO8_0 */ 1170 #define GPIO8_GPIO0_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */ 1171 #define JTAG_TCK_PIO8_0 IOPCTL_MUX(1, 0, 5) /* PIO8_0 */ 1172 #define LP_FLEXCOMM17_P5_PIO8_0 IOPCTL_MUX(1, 0, 1) /* PIO8_0 */ 1173 #define PINT1_PINT0_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */ 1174 #define PINT1_PINT1_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */ 1175 #define PINT1_PINT2_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */ 1176 #define PINT1_PINT3_PIO8_0 IOPCTL_MUX(1, 0, 0) /* PIO8_0 */ 1177 #define SWD_CLK_PIO8_0 IOPCTL_MUX(1, 0, 5) /* PIO8_0 */ 1178 #define CTIMER5_MATCH0_PIO8_1 IOPCTL_MUX(1, 1, 2) /* PIO8_1 */ 1179 #define GPIO8_GPIO1_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */ 1180 #define JTAG_TMS_PIO8_1 IOPCTL_MUX(1, 1, 5) /* PIO8_1 */ 1181 #define LP_FLEXCOMM17_P6_PIO8_1 IOPCTL_MUX(1, 1, 1) /* PIO8_1 */ 1182 #define PINT1_PINT0_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */ 1183 #define PINT1_PINT1_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */ 1184 #define PINT1_PINT2_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */ 1185 #define PINT1_PINT3_PIO8_1 IOPCTL_MUX(1, 1, 0) /* PIO8_1 */ 1186 #define SWD_DIO_PIO8_1 IOPCTL_MUX(1, 1, 5) /* PIO8_1 */ 1187 #define CTIMER5_MATCH1_PIO8_2 IOPCTL_MUX(1, 2, 2) /* PIO8_2 */ 1188 #define GPIO8_GPIO2_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */ 1189 #define JTAG_TDI_PIO8_2 IOPCTL_MUX(1, 2, 5) /* PIO8_2 */ 1190 #define LP_FLEXCOMM17_P2_PIO8_2 IOPCTL_MUX(1, 2, 1) /* PIO8_2 */ 1191 #define PINT1_PINT0_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */ 1192 #define PINT1_PINT1_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */ 1193 #define PINT1_PINT2_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */ 1194 #define PINT1_PINT3_PIO8_2 IOPCTL_MUX(1, 2, 0) /* PIO8_2 */ 1195 #define CTIMER5_CAPTURE0_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1196 #define CTIMER5_CAPTURE1_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1197 #define CTIMER5_CAPTURE2_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1198 #define CTIMER5_CAPTURE3_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1199 #define CTIMER6_CAPTURE0_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1200 #define CTIMER6_CAPTURE1_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1201 #define CTIMER6_CAPTURE2_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1202 #define CTIMER6_CAPTURE3_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1203 #define CTIMER7_CAPTURE0_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1204 #define CTIMER7_CAPTURE1_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1205 #define CTIMER7_CAPTURE2_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1206 #define CTIMER7_CAPTURE3_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1207 #define CTIMER_S_INP1_PIO8_3 IOPCTL_MUX(1, 3, 2) /* PIO8_3 */ 1208 #define GPIO8_GPIO3_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */ 1209 #define JTAG_TDO_PIO8_3 IOPCTL_MUX(1, 3, 5) /* PIO8_3 */ 1210 #define LP_FLEXCOMM17_P3_PIO8_3 IOPCTL_MUX(1, 3, 1) /* PIO8_3 */ 1211 #define PINT1_PINT0_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */ 1212 #define PINT1_PINT1_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */ 1213 #define PINT1_PINT2_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */ 1214 #define PINT1_PINT3_PIO8_3 IOPCTL_MUX(1, 3, 0) /* PIO8_3 */ 1215 #define SWD_OUT_PIO8_3 IOPCTL_MUX(1, 3, 5) /* PIO8_3 */ 1216 #define UTICK1_CAPTURE0_PIO8_3 IOPCTL_MUX(1, 3, 3) /* PIO8_3 */ 1217 #define CLKCTL0_MCLK_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */ 1218 #define CTIMER5_MATCH2_PIO8_4 IOPCTL_MUX(1, 4, 2) /* PIO8_4 */ 1219 #define GPIO8_GPIO4_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */ 1220 #define JTAG_TRSTN_PIO8_4 IOPCTL_MUX(1, 4, 5) /* PIO8_4 */ 1221 #define LP_FLEXCOMM17_P4_PIO8_4 IOPCTL_MUX(1, 4, 1) /* PIO8_4 */ 1222 #define PINT1_PINT0_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */ 1223 #define PINT1_PINT1_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */ 1224 #define PINT1_PINT2_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */ 1225 #define PINT1_PINT3_PIO8_4 IOPCTL_MUX(1, 4, 0) /* PIO8_4 */ 1226 #define SCT0_IN0_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */ 1227 #define SCT0_IN1_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */ 1228 #define SCT0_IN2_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */ 1229 #define SCT0_IN3_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */ 1230 #define SCT0_IN4_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */ 1231 #define SCT0_IN5_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */ 1232 #define SCT0_IN6_PIO8_4 IOPCTL_MUX(1, 4, 3) /* PIO8_4 */ 1233 #define CTIMER5_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1234 #define CTIMER5_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1235 #define CTIMER5_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1236 #define CTIMER5_CAPTURE3_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1237 #define CTIMER5_MATCH3_PIO8_5 IOPCTL_MUX(1, 5, 2) /* PIO8_5 */ 1238 #define CTIMER6_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1239 #define CTIMER6_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1240 #define CTIMER6_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1241 #define CTIMER6_CAPTURE3_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1242 #define CTIMER7_CAPTURE0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1243 #define CTIMER7_CAPTURE1_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1244 #define CTIMER7_CAPTURE2_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1245 #define CTIMER7_CAPTURE3_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1246 #define CTIMER_S_INP0_PIO8_5 IOPCTL_MUX(1, 5, 3) /* PIO8_5 */ 1247 #define GPIO8_GPIO5_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */ 1248 #define LP_FLEXCOMM17_P0_PIO8_5 IOPCTL_MUX(1, 5, 1) /* PIO8_5 */ 1249 #define PINT1_PINT0_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */ 1250 #define PINT1_PINT1_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */ 1251 #define PINT1_PINT2_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */ 1252 #define PINT1_PINT3_PIO8_5 IOPCTL_MUX(1, 5, 0) /* PIO8_5 */ 1253 #define CMP0_OUT_PIO8_6 IOPCTL_MUX(1, 6, 4) /* PIO8_6 */ 1254 #define CTIMER6_MATCH0_PIO8_6 IOPCTL_MUX(1, 6, 2) /* PIO8_6 */ 1255 #define GPIO8_GPIO6_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */ 1256 #define LP_FLEXCOMM17_P1_PIO8_6 IOPCTL_MUX(1, 6, 1) /* PIO8_6 */ 1257 #define PINT1_PINT0_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */ 1258 #define PINT1_PINT1_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */ 1259 #define PINT1_PINT2_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */ 1260 #define PINT1_PINT3_PIO8_6 IOPCTL_MUX(1, 6, 0) /* PIO8_6 */ 1261 #define CTIMER6_MATCH1_PIO8_7 IOPCTL_MUX(1, 7, 2) /* PIO8_7 */ 1262 #define GPIO8_GPIO7_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */ 1263 #define LP_FLEXCOMM18_P0_PIO8_7 IOPCTL_MUX(1, 7, 1) /* PIO8_7 */ 1264 #define PINT1_PINT0_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */ 1265 #define PINT1_PINT1_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */ 1266 #define PINT1_PINT2_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */ 1267 #define PINT1_PINT3_PIO8_7 IOPCTL_MUX(1, 7, 0) /* PIO8_7 */ 1268 #define CTIMER5_CAPTURE0_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1269 #define CTIMER5_CAPTURE1_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1270 #define CTIMER5_CAPTURE2_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1271 #define CTIMER5_CAPTURE3_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1272 #define CTIMER6_CAPTURE0_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1273 #define CTIMER6_CAPTURE1_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1274 #define CTIMER6_CAPTURE2_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1275 #define CTIMER6_CAPTURE3_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1276 #define CTIMER7_CAPTURE0_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1277 #define CTIMER7_CAPTURE1_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1278 #define CTIMER7_CAPTURE2_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1279 #define CTIMER7_CAPTURE3_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1280 #define CTIMER_S_INP2_PIO8_8 IOPCTL_MUX(1, 8, 2) /* PIO8_8 */ 1281 #define GPIO8_GPIO8_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */ 1282 #define LP_FLEXCOMM18_P1_PIO8_8 IOPCTL_MUX(1, 8, 1) /* PIO8_8 */ 1283 #define PINT1_PINT0_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */ 1284 #define PINT1_PINT1_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */ 1285 #define PINT1_PINT2_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */ 1286 #define PINT1_PINT3_PIO8_8 IOPCTL_MUX(1, 8, 0) /* PIO8_8 */ 1287 #define CTIMER6_MATCH2_PIO8_9 IOPCTL_MUX(1, 9, 2) /* PIO8_9 */ 1288 #define GPIO8_GPIO9_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */ 1289 #define LP_FLEXCOMM18_P2_PIO8_9 IOPCTL_MUX(1, 9, 1) /* PIO8_9 */ 1290 #define PINT1_PINT0_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */ 1291 #define PINT1_PINT1_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */ 1292 #define PINT1_PINT2_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */ 1293 #define PINT1_PINT3_PIO8_9 IOPCTL_MUX(1, 9, 0) /* PIO8_9 */ 1294 #define CTIMER5_CAPTURE0_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1295 #define CTIMER5_CAPTURE1_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1296 #define CTIMER5_CAPTURE2_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1297 #define CTIMER5_CAPTURE3_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1298 #define CTIMER6_CAPTURE0_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1299 #define CTIMER6_CAPTURE1_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1300 #define CTIMER6_CAPTURE2_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1301 #define CTIMER6_CAPTURE3_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1302 #define CTIMER7_CAPTURE0_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1303 #define CTIMER7_CAPTURE1_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1304 #define CTIMER7_CAPTURE2_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1305 #define CTIMER7_CAPTURE3_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1306 #define CTIMER_S_INP3_PIO8_10 IOPCTL_MUX(1, 10, 2) /* PIO8_10 */ 1307 #define GPIO8_GPIO10_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */ 1308 #define LP_FLEXCOMM18_P3_PIO8_10 IOPCTL_MUX(1, 10, 1) /* PIO8_10 */ 1309 #define PINT1_PINT0_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */ 1310 #define PINT1_PINT1_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */ 1311 #define PINT1_PINT2_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */ 1312 #define PINT1_PINT3_PIO8_10 IOPCTL_MUX(1, 10, 0) /* PIO8_10 */ 1313 #define CTIMER6_MATCH3_PIO8_11 IOPCTL_MUX(1, 11, 2) /* PIO8_11 */ 1314 #define GPIO8_GPIO11_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */ 1315 #define LP_FLEXCOMM17_P4_PIO8_11 IOPCTL_MUX(1, 11, 4) /* PIO8_11 */ 1316 #define LP_FLEXCOMM18_P4_PIO8_11 IOPCTL_MUX(1, 11, 1) /* PIO8_11 */ 1317 #define PINT1_PINT0_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */ 1318 #define PINT1_PINT1_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */ 1319 #define PINT1_PINT2_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */ 1320 #define PINT1_PINT3_PIO8_11 IOPCTL_MUX(1, 11, 0) /* PIO8_11 */ 1321 #define UTICK1_CAPTURE1_PIO8_11 IOPCTL_MUX(1, 11, 3) /* PIO8_11 */ 1322 #define CTIMER5_CAPTURE0_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1323 #define CTIMER5_CAPTURE1_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1324 #define CTIMER5_CAPTURE2_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1325 #define CTIMER5_CAPTURE3_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1326 #define CTIMER6_CAPTURE0_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1327 #define CTIMER6_CAPTURE1_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1328 #define CTIMER6_CAPTURE2_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1329 #define CTIMER6_CAPTURE3_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1330 #define CTIMER7_CAPTURE0_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1331 #define CTIMER7_CAPTURE1_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1332 #define CTIMER7_CAPTURE2_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1333 #define CTIMER7_CAPTURE3_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1334 #define CTIMER7_MATCH0_PIO8_12 IOPCTL_MUX(1, 12, 2) /* PIO8_12 */ 1335 #define CTIMER_S_INP1_PIO8_12 IOPCTL_MUX(1, 12, 3) /* PIO8_12 */ 1336 #define GPIO8_GPIO12_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */ 1337 #define LP_FLEXCOMM17_P2_PIO8_12 IOPCTL_MUX(1, 12, 4) /* PIO8_12 */ 1338 #define LP_FLEXCOMM18_P5_PIO8_12 IOPCTL_MUX(1, 12, 1) /* PIO8_12 */ 1339 #define PINT1_PINT0_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */ 1340 #define PINT1_PINT1_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */ 1341 #define PINT1_PINT2_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */ 1342 #define PINT1_PINT3_PIO8_12 IOPCTL_MUX(1, 12, 0) /* PIO8_12 */ 1343 #define CTIMER5_CAPTURE0_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1344 #define CTIMER5_CAPTURE1_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1345 #define CTIMER5_CAPTURE2_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1346 #define CTIMER5_CAPTURE3_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1347 #define CTIMER6_CAPTURE0_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1348 #define CTIMER6_CAPTURE1_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1349 #define CTIMER6_CAPTURE2_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1350 #define CTIMER6_CAPTURE3_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1351 #define CTIMER7_CAPTURE0_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1352 #define CTIMER7_CAPTURE1_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1353 #define CTIMER7_CAPTURE2_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1354 #define CTIMER7_CAPTURE3_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1355 #define CTIMER7_MATCH1_PIO8_13 IOPCTL_MUX(1, 13, 2) /* PIO8_13 */ 1356 #define CTIMER_S_INP3_PIO8_13 IOPCTL_MUX(1, 13, 3) /* PIO8_13 */ 1357 #define GPIO8_GPIO13_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */ 1358 #define LP_FLEXCOMM17_P3_PIO8_13 IOPCTL_MUX(1, 13, 4) /* PIO8_13 */ 1359 #define LP_FLEXCOMM18_P6_PIO8_13 IOPCTL_MUX(1, 13, 1) /* PIO8_13 */ 1360 #define PINT1_PINT0_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */ 1361 #define PINT1_PINT1_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */ 1362 #define PINT1_PINT2_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */ 1363 #define PINT1_PINT3_PIO8_13 IOPCTL_MUX(1, 13, 0) /* PIO8_13 */ 1364 #define CTIMER7_MATCH2_PIO8_14 IOPCTL_MUX(1, 14, 2) /* PIO8_14 */ 1365 #define GPIO8_GPIO14_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */ 1366 #define I3C2_SDA_PIO8_14 IOPCTL_MUX(1, 14, 4) /* PIO8_14 */ 1367 #define LP_FLEXCOMM19_P0_PIO8_14 IOPCTL_MUX(1, 14, 1) /* PIO8_14 */ 1368 #define PINT1_PINT0_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */ 1369 #define PINT1_PINT1_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */ 1370 #define PINT1_PINT2_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */ 1371 #define PINT1_PINT3_PIO8_14 IOPCTL_MUX(1, 14, 0) /* PIO8_14 */ 1372 #define SAI3_TX_SYNC_PIO8_14 IOPCTL_MUX(1, 14, 3) /* PIO8_14 */ 1373 #define CTIMER7_MATCH3_PIO8_15 IOPCTL_MUX(1, 15, 2) /* PIO8_15 */ 1374 #define GPIO8_GPIO15_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */ 1375 #define I3C2_SCL_PIO8_15 IOPCTL_MUX(1, 15, 4) /* PIO8_15 */ 1376 #define LP_FLEXCOMM19_P1_PIO8_15 IOPCTL_MUX(1, 15, 1) /* PIO8_15 */ 1377 #define PINT1_PINT0_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */ 1378 #define PINT1_PINT1_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */ 1379 #define PINT1_PINT2_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */ 1380 #define PINT1_PINT3_PIO8_15 IOPCTL_MUX(1, 15, 0) /* PIO8_15 */ 1381 #define SAI3_TX_BCLK_PIO8_15 IOPCTL_MUX(1, 15, 3) /* PIO8_15 */ 1382 #define CTIMER5_CAPTURE0_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1383 #define CTIMER5_CAPTURE1_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1384 #define CTIMER5_CAPTURE2_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1385 #define CTIMER5_CAPTURE3_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1386 #define CTIMER6_CAPTURE0_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1387 #define CTIMER6_CAPTURE1_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1388 #define CTIMER6_CAPTURE2_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1389 #define CTIMER6_CAPTURE3_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1390 #define CTIMER7_CAPTURE0_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1391 #define CTIMER7_CAPTURE1_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1392 #define CTIMER7_CAPTURE2_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1393 #define CTIMER7_CAPTURE3_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1394 #define CTIMER_S_INP4_PIO8_16 IOPCTL_MUX(1, 16, 2) /* PIO8_16 */ 1395 #define GPIO8_GPIO16_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */ 1396 #define I3C2_PUR_PIO8_16 IOPCTL_MUX(1, 16, 4) /* PIO8_16 */ 1397 #define LP_FLEXCOMM19_P2_PIO8_16 IOPCTL_MUX(1, 16, 1) /* PIO8_16 */ 1398 #define PINT1_PINT0_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */ 1399 #define PINT1_PINT1_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */ 1400 #define PINT1_PINT2_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */ 1401 #define PINT1_PINT3_PIO8_16 IOPCTL_MUX(1, 16, 0) /* PIO8_16 */ 1402 #define SAI3_TX_DATA0_PIO8_16 IOPCTL_MUX(1, 16, 3) /* PIO8_16 */ 1403 #define CTIMER5_CAPTURE0_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1404 #define CTIMER5_CAPTURE1_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1405 #define CTIMER5_CAPTURE2_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1406 #define CTIMER5_CAPTURE3_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1407 #define CTIMER6_CAPTURE0_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1408 #define CTIMER6_CAPTURE1_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1409 #define CTIMER6_CAPTURE2_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1410 #define CTIMER6_CAPTURE3_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1411 #define CTIMER7_CAPTURE0_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1412 #define CTIMER7_CAPTURE1_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1413 #define CTIMER7_CAPTURE2_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1414 #define CTIMER7_CAPTURE3_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1415 #define CTIMER_S_INP5_PIO8_17 IOPCTL_MUX(1, 17, 2) /* PIO8_17 */ 1416 #define GPIO8_GPIO17_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */ 1417 #define LP_FLEXCOMM19_P3_PIO8_17 IOPCTL_MUX(1, 17, 1) /* PIO8_17 */ 1418 #define PINT1_PINT0_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */ 1419 #define PINT1_PINT1_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */ 1420 #define PINT1_PINT2_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */ 1421 #define PINT1_PINT3_PIO8_17 IOPCTL_MUX(1, 17, 0) /* PIO8_17 */ 1422 #define SAI3_RX_SYNC_PIO8_17 IOPCTL_MUX(1, 17, 3) /* PIO8_17 */ 1423 #define CTIMER5_CAPTURE0_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1424 #define CTIMER5_CAPTURE1_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1425 #define CTIMER5_CAPTURE2_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1426 #define CTIMER5_CAPTURE3_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1427 #define CTIMER5_MATCH0_PIO8_18 IOPCTL_MUX(1, 18, 2) /* PIO8_18 */ 1428 #define CTIMER6_CAPTURE0_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1429 #define CTIMER6_CAPTURE1_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1430 #define CTIMER6_CAPTURE2_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1431 #define CTIMER6_CAPTURE3_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1432 #define CTIMER7_CAPTURE0_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1433 #define CTIMER7_CAPTURE1_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1434 #define CTIMER7_CAPTURE2_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1435 #define CTIMER7_CAPTURE3_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1436 #define CTIMER_S_INP4_PIO8_18 IOPCTL_MUX(1, 18, 3) /* PIO8_18 */ 1437 #define GPIO8_GPIO18_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */ 1438 #define LP_FLEXCOMM19_P4_PIO8_18 IOPCTL_MUX(1, 18, 1) /* PIO8_18 */ 1439 #define PINT1_PINT0_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */ 1440 #define PINT1_PINT1_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */ 1441 #define PINT1_PINT2_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */ 1442 #define PINT1_PINT3_PIO8_18 IOPCTL_MUX(1, 18, 0) /* PIO8_18 */ 1443 #define CMP0_OUT_PIO8_19 IOPCTL_MUX(1, 19, 4) /* PIO8_19 */ 1444 #define CTIMER5_CAPTURE0_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1445 #define CTIMER5_CAPTURE1_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1446 #define CTIMER5_CAPTURE2_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1447 #define CTIMER5_CAPTURE3_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1448 #define CTIMER5_MATCH1_PIO8_19 IOPCTL_MUX(1, 19, 2) /* PIO8_19 */ 1449 #define CTIMER6_CAPTURE0_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1450 #define CTIMER6_CAPTURE1_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1451 #define CTIMER6_CAPTURE2_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1452 #define CTIMER6_CAPTURE3_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1453 #define CTIMER7_CAPTURE0_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1454 #define CTIMER7_CAPTURE1_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1455 #define CTIMER7_CAPTURE2_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1456 #define CTIMER7_CAPTURE3_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1457 #define CTIMER_S_INP6_PIO8_19 IOPCTL_MUX(1, 19, 3) /* PIO8_19 */ 1458 #define GPIO8_GPIO19_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */ 1459 #define LP_FLEXCOMM19_P5_PIO8_19 IOPCTL_MUX(1, 19, 1) /* PIO8_19 */ 1460 #define PINT1_PINT0_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */ 1461 #define PINT1_PINT1_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */ 1462 #define PINT1_PINT2_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */ 1463 #define PINT1_PINT3_PIO8_19 IOPCTL_MUX(1, 19, 0) /* PIO8_19 */ 1464 #define CTIMER5_CAPTURE0_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1465 #define CTIMER5_CAPTURE1_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1466 #define CTIMER5_CAPTURE2_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1467 #define CTIMER5_CAPTURE3_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1468 #define CTIMER6_CAPTURE0_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1469 #define CTIMER6_CAPTURE1_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1470 #define CTIMER6_CAPTURE2_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1471 #define CTIMER6_CAPTURE3_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1472 #define CTIMER7_CAPTURE0_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1473 #define CTIMER7_CAPTURE1_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1474 #define CTIMER7_CAPTURE2_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1475 #define CTIMER7_CAPTURE3_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1476 #define CTIMER_S_INP7_PIO8_20 IOPCTL_MUX(1, 20, 2) /* PIO8_20 */ 1477 #define GPIO8_GPIO20_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */ 1478 #define I3C3_PUR_PIO8_20 IOPCTL_MUX(1, 20, 4) /* PIO8_20 */ 1479 #define LP_FLEXCOMM19_P6_PIO8_20 IOPCTL_MUX(1, 20, 1) /* PIO8_20 */ 1480 #define PINT1_PINT0_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */ 1481 #define PINT1_PINT1_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */ 1482 #define PINT1_PINT2_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */ 1483 #define PINT1_PINT3_PIO8_20 IOPCTL_MUX(1, 20, 0) /* PIO8_20 */ 1484 #define UTICK1_CAPTURE2_PIO8_20 IOPCTL_MUX(1, 20, 3) /* PIO8_20 */ 1485 #define CTIMER5_MATCH0_PIO8_21 IOPCTL_MUX(1, 21, 2) /* PIO8_21 */ 1486 #define GPIO8_GPIO21_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */ 1487 #define I3C3_SDA_PIO8_21 IOPCTL_MUX(1, 21, 4) /* PIO8_21 */ 1488 #define LP_FLEXCOMM20_P3_PIO8_21 IOPCTL_MUX(1, 21, 1) /* PIO8_21 */ 1489 #define LP_FLEXCOMM3_P0_PIO8_21 IOPCTL_MUX(1, 21, 3) /* PIO8_21 */ 1490 #define PINT1_PINT0_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */ 1491 #define PINT1_PINT1_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */ 1492 #define PINT1_PINT2_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */ 1493 #define PINT1_PINT3_PIO8_21 IOPCTL_MUX(1, 21, 0) /* PIO8_21 */ 1494 #define CTIMER5_MATCH1_PIO8_22 IOPCTL_MUX(1, 22, 2) /* PIO8_22 */ 1495 #define GPIO8_GPIO22_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */ 1496 #define I3C3_SCL_PIO8_22 IOPCTL_MUX(1, 22, 4) /* PIO8_22 */ 1497 #define LP_FLEXCOMM20_P4_PIO8_22 IOPCTL_MUX(1, 22, 1) /* PIO8_22 */ 1498 #define LP_FLEXCOMM3_P1_PIO8_22 IOPCTL_MUX(1, 22, 3) /* PIO8_22 */ 1499 #define PINT1_PINT0_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */ 1500 #define PINT1_PINT1_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */ 1501 #define PINT1_PINT2_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */ 1502 #define PINT1_PINT3_PIO8_22 IOPCTL_MUX(1, 22, 0) /* PIO8_22 */ 1503 #define CTIMER5_MATCH2_PIO8_23 IOPCTL_MUX(1, 23, 2) /* PIO8_23 */ 1504 #define GPIO8_GPIO23_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */ 1505 #define LP_FLEXCOMM19_P0_PIO8_23 IOPCTL_MUX(1, 23, 3) /* PIO8_23 */ 1506 #define PINT1_PINT0_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */ 1507 #define PINT1_PINT1_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */ 1508 #define PINT1_PINT2_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */ 1509 #define PINT1_PINT3_PIO8_23 IOPCTL_MUX(1, 23, 0) /* PIO8_23 */ 1510 #define SAI3_RX_BCLK_PIO8_23 IOPCTL_MUX(1, 23, 1) /* PIO8_23 */ 1511 #define CTIMER5_MATCH3_PIO8_24 IOPCTL_MUX(1, 24, 2) /* PIO8_24 */ 1512 #define GPIO8_GPIO24_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */ 1513 #define LP_FLEXCOMM19_P1_PIO8_24 IOPCTL_MUX(1, 24, 3) /* PIO8_24 */ 1514 #define PINT1_PINT0_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */ 1515 #define PINT1_PINT1_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */ 1516 #define PINT1_PINT2_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */ 1517 #define PINT1_PINT3_PIO8_24 IOPCTL_MUX(1, 24, 0) /* PIO8_24 */ 1518 #define SAI3_RX_DATA0_PIO8_24 IOPCTL_MUX(1, 24, 1) /* PIO8_24 */ 1519 #define CTIMER6_MATCH0_PIO8_25 IOPCTL_MUX(1, 25, 2) /* PIO8_25 */ 1520 #define GPIO8_GPIO25_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */ 1521 #define LP_FLEXCOMM19_P2_PIO8_25 IOPCTL_MUX(1, 25, 3) /* PIO8_25 */ 1522 #define PINT1_PINT0_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */ 1523 #define PINT1_PINT1_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */ 1524 #define PINT1_PINT2_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */ 1525 #define PINT1_PINT3_PIO8_25 IOPCTL_MUX(1, 25, 0) /* PIO8_25 */ 1526 #define SAI3_RX_SYNC_PIO8_25 IOPCTL_MUX(1, 25, 1) /* PIO8_25 */ 1527 #define CTIMER6_MATCH1_PIO8_26 IOPCTL_MUX(1, 26, 2) /* PIO8_26 */ 1528 #define GPIO8_GPIO26_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */ 1529 #define LP_FLEXCOMM19_P3_PIO8_26 IOPCTL_MUX(1, 26, 3) /* PIO8_26 */ 1530 #define PINT1_PINT0_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */ 1531 #define PINT1_PINT1_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */ 1532 #define PINT1_PINT2_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */ 1533 #define PINT1_PINT3_PIO8_26 IOPCTL_MUX(1, 26, 0) /* PIO8_26 */ 1534 #define SAI3_TX_BCLK_PIO8_26 IOPCTL_MUX(1, 26, 1) /* PIO8_26 */ 1535 #define CTIMER5_CAPTURE0_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1536 #define CTIMER5_CAPTURE1_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1537 #define CTIMER5_CAPTURE2_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1538 #define CTIMER5_CAPTURE3_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1539 #define CTIMER6_CAPTURE0_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1540 #define CTIMER6_CAPTURE1_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1541 #define CTIMER6_CAPTURE2_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1542 #define CTIMER6_CAPTURE3_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1543 #define CTIMER7_CAPTURE0_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1544 #define CTIMER7_CAPTURE1_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1545 #define CTIMER7_CAPTURE2_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1546 #define CTIMER7_CAPTURE3_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1547 #define CTIMER_S_INP9_PIO8_30 IOPCTL_MUX(1, 30, 2) /* PIO8_30 */ 1548 #define GPIO8_GPIO30_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */ 1549 #define LP_FLEXCOMM20_P0_PIO8_30 IOPCTL_MUX(1, 30, 1) /* PIO8_30 */ 1550 #define PINT1_PINT0_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */ 1551 #define PINT1_PINT1_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */ 1552 #define PINT1_PINT2_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */ 1553 #define PINT1_PINT3_PIO8_30 IOPCTL_MUX(1, 30, 0) /* PIO8_30 */ 1554 #define UTICK1_CAPTURE3_PIO8_30 IOPCTL_MUX(1, 30, 3) /* PIO8_30 */ 1555 #define CTIMER7_MATCH0_PIO8_31 IOPCTL_MUX(1, 31, 2) /* PIO8_31 */ 1556 #define GPIO8_GPIO31_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */ 1557 #define LP_FLEXCOMM20_P1_PIO8_31 IOPCTL_MUX(1, 31, 1) /* PIO8_31 */ 1558 #define PINT1_PINT0_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */ 1559 #define PINT1_PINT1_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */ 1560 #define PINT1_PINT2_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */ 1561 #define PINT1_PINT3_PIO8_31 IOPCTL_MUX(1, 31, 0) /* PIO8_31 */ 1562 #define ADC0_CH0_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */ 1563 #define GPIO10_GPIO0_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */ 1564 #define PDM_CLK_PIO10_0 IOPCTL_MUX(1, 64, 5) /* PIO10_0 */ 1565 #define PINT1_PINT0_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */ 1566 #define PINT1_PINT1_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */ 1567 #define PINT1_PINT2_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */ 1568 #define PINT1_PINT3_PIO10_0 IOPCTL_MUX(1, 64, 0) /* PIO10_0 */ 1569 #define ADC0_CH18_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */ 1570 #define GPIO10_GPIO1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */ 1571 #define PDM_DATA0_1_PIO10_1 IOPCTL_MUX(1, 65, 5) /* PIO10_1 */ 1572 #define PINT1_PINT0_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */ 1573 #define PINT1_PINT1_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */ 1574 #define PINT1_PINT2_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */ 1575 #define PINT1_PINT3_PIO10_1 IOPCTL_MUX(1, 65, 0) /* PIO10_1 */ 1576 #define ADC0_CH1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */ 1577 #define GPIO10_GPIO2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */ 1578 #define PDM_DATA2_3_PIO10_2 IOPCTL_MUX(1, 66, 5) /* PIO10_2 */ 1579 #define PINT1_PINT0_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */ 1580 #define PINT1_PINT1_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */ 1581 #define PINT1_PINT2_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */ 1582 #define PINT1_PINT3_PIO10_2 IOPCTL_MUX(1, 66, 0) /* PIO10_2 */ 1583 #define ADC0_CH19_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */ 1584 #define GPIO10_GPIO3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */ 1585 #define PDM_DATA4_5_PIO10_3 IOPCTL_MUX(1, 67, 5) /* PIO10_3 */ 1586 #define PINT1_PINT0_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */ 1587 #define PINT1_PINT1_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */ 1588 #define PINT1_PINT2_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */ 1589 #define PINT1_PINT3_PIO10_3 IOPCTL_MUX(1, 67, 0) /* PIO10_3 */ 1590 #define ADC0_CH2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */ 1591 #define GPIO10_GPIO4_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */ 1592 #define PDM_DATA6_7_PIO10_4 IOPCTL_MUX(1, 68, 5) /* PIO10_4 */ 1593 #define PINT1_PINT0_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */ 1594 #define PINT1_PINT1_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */ 1595 #define PINT1_PINT2_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */ 1596 #define PINT1_PINT3_PIO10_4 IOPCTL_MUX(1, 68, 0) /* PIO10_4 */ 1597 #define ADC0_CH20_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */ 1598 #define CMP0_OUT_PIO10_5 IOPCTL_MUX(1, 69, 3) /* PIO10_5 */ 1599 #define GPIO10_GPIO5_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */ 1600 #define PINT1_PINT0_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */ 1601 #define PINT1_PINT1_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */ 1602 #define PINT1_PINT2_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */ 1603 #define PINT1_PINT3_PIO10_5 IOPCTL_MUX(1, 69, 0) /* PIO10_5 */ 1604 #define GPIO10_GPIO6_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */ 1605 #define PINT1_PINT0_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */ 1606 #define PINT1_PINT1_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */ 1607 #define PINT1_PINT2_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */ 1608 #define PINT1_PINT3_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */ 1609 #define SDADC_INP0_PIO10_6 IOPCTL_MUX(1, 70, 0) /* PIO10_6 */ 1610 #define GPIO10_GPIO7_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */ 1611 #define PINT1_PINT0_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */ 1612 #define PINT1_PINT1_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */ 1613 #define PINT1_PINT2_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */ 1614 #define PINT1_PINT3_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */ 1615 #define SDADC_INN0_PIO10_7 IOPCTL_MUX(1, 71, 0) /* PIO10_7 */ 1616 #define ACMP0_IN1_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */ 1617 #define GPIO10_GPIO8_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */ 1618 #define PDM_CLK_PIO10_8 IOPCTL_MUX(1, 72, 5) /* PIO10_8 */ 1619 #define PINT1_PINT0_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */ 1620 #define PINT1_PINT1_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */ 1621 #define PINT1_PINT2_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */ 1622 #define PINT1_PINT3_PIO10_8 IOPCTL_MUX(1, 72, 0) /* PIO10_8 */ 1623 #define ACMP0_IN2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */ 1624 #define GPIO10_GPIO9_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */ 1625 #define PDM_DATA0_1_PIO10_9 IOPCTL_MUX(1, 73, 5) /* PIO10_9 */ 1626 #define PINT1_PINT0_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */ 1627 #define PINT1_PINT1_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */ 1628 #define PINT1_PINT2_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */ 1629 #define PINT1_PINT3_PIO10_9 IOPCTL_MUX(1, 73, 0) /* PIO10_9 */ 1630 #define ADC0_CH4_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */ 1631 #define GPIO10_GPIO12_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */ 1632 #define PDM_DATA2_3_PIO10_12 IOPCTL_MUX(1, 76, 5) /* PIO10_12 */ 1633 #define PINT1_PINT0_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */ 1634 #define PINT1_PINT1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */ 1635 #define PINT1_PINT2_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */ 1636 #define PINT1_PINT3_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */ 1637 #define SDADC_INP1_PIO10_12 IOPCTL_MUX(1, 76, 0) /* PIO10_12 */ 1638 #define ADC0_CH22_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */ 1639 #define GPIO10_GPIO13_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */ 1640 #define PDM_CLK_PIO10_13 IOPCTL_MUX(1, 77, 5) /* PIO10_13 */ 1641 #define PINT1_PINT0_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */ 1642 #define PINT1_PINT1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */ 1643 #define PINT1_PINT2_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */ 1644 #define PINT1_PINT3_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */ 1645 #define SDADC_INN1_PIO10_13 IOPCTL_MUX(1, 77, 0) /* PIO10_13 */ 1646 1647 #endif 1648
