1 /* 2 * Copyright 1997-2016 Freescale Semiconductor, Inc. 3 * Copyright 2016-2021 NXP 4 * 5 * SPDX-License-Identifier: BSD-3-Clause 6 */ 7 8 /*! 9 * @file S32K344_BCTU.h 10 * @version 1.9 11 * @date 2021-10-27 12 * @brief Peripheral Access Layer for S32K344_BCTU 13 * 14 * This file contains register definitions and macros for easy access to their 15 * bit fields. 16 * 17 * This file assumes LITTLE endian system. 18 */ 19 20 /** 21 * @page misra_violations MISRA-C:2012 violations 22 * 23 * @section [global] 24 * Violates MISRA 2012 Advisory Rule 2.3, local typedef not referenced 25 * The SoC header defines typedef for all modules. 26 * 27 * @section [global] 28 * Violates MISRA 2012 Advisory Rule 2.5, local macro not referenced 29 * The SoC header defines macros for all modules and registers. 30 * 31 * @section [global] 32 * Violates MISRA 2012 Advisory Directive 4.9, Function-like macro 33 * These are generated macros used for accessing the bit-fields from registers. 34 * 35 * @section [global] 36 * Violates MISRA 2012 Required Rule 5.1, identifier clash 37 * The supported compilers use more than 31 significant characters for identifiers. 38 * 39 * @section [global] 40 * Violates MISRA 2012 Required Rule 5.2, identifier clash 41 * The supported compilers use more than 31 significant characters for identifiers. 42 * 43 * @section [global] 44 * Violates MISRA 2012 Required Rule 5.4, identifier clash 45 * The supported compilers use more than 31 significant characters for identifiers. 46 * 47 * @section [global] 48 * Violates MISRA 2012 Required Rule 5.5, identifier clash 49 * The supported compilers use more than 31 significant characters for identifiers. 50 * 51 * @section [global] 52 * Violates MISRA 2012 Required Rule 21.1, defined macro '__I' is reserved to the compiler 53 * This type qualifier is needed to ensure correct I/O access and addressing. 54 */ 55 56 /* Prevention from multiple including the same memory map */ 57 #if !defined(S32K344_BCTU_H_) /* Check if memory map has not been already included */ 58 #define S32K344_BCTU_H_ 59 60 #include "S32K344_COMMON.h" 61 62 /* ---------------------------------------------------------------------------- 63 -- BCTU Peripheral Access Layer 64 ---------------------------------------------------------------------------- */ 65 66 /*! 67 * @addtogroup BCTU_Peripheral_Access_Layer BCTU Peripheral Access Layer 68 * @{ 69 */ 70 71 /** BCTU - Size of Registers Arrays */ 72 #define BCTU_TRGCFG_COUNT 72u 73 #define BCTU_ADCDR_COUNT 3u 74 #define BCTU_LISTCHR_COUNT 16u 75 76 /** BCTU - Register Layout Typedef */ 77 typedef struct { 78 __IO uint32_t MCR; /**< Module Configuration, offset: 0x0 */ 79 uint8_t RESERVED_0[4]; 80 __IO uint32_t MSR; /**< Module Status, offset: 0x8 */ 81 uint8_t RESERVED_1[12]; 82 __IO uint32_t TRGCFG[BCTU_TRGCFG_COUNT]; /**< Trigger Configuration, array offset: 0x18, array step: 0x4 */ 83 uint8_t RESERVED_2[240]; 84 __IO uint32_t WRPROT; /**< Write Protection, offset: 0x228 */ 85 __IO uint32_t SFTRGR1; /**< Software Trigger 1, offset: 0x22C */ 86 __IO uint32_t SFTRGR2; /**< Software Trigger 2, offset: 0x230 */ 87 __IO uint32_t SFTRGR3; /**< Software Trigger 3, offset: 0x234 */ 88 uint8_t RESERVED_3[4]; 89 __I uint32_t ADCDR[BCTU_ADCDR_COUNT]; /**< ADC0 Result Data..ADC2 Result Data, array offset: 0x23C, array step: 0x4 */ 90 uint8_t RESERVED_4[4]; 91 __I uint32_t LISTSTAR; /**< CL Size Status, offset: 0x24C */ 92 __IO uint32_t LISTCHR[BCTU_LISTCHR_COUNT]; /**< CL Channel Address, array offset: 0x250, array step: 0x4 */ 93 uint8_t RESERVED_5[448]; 94 __I uint32_t FIFO1DR; /**< FIFO Result Data, offset: 0x450 */ 95 __I uint32_t FIFO2DR; /**< FIFO Result Data, offset: 0x454 */ 96 uint8_t RESERVED_6[8]; 97 __IO uint32_t FIFOCR; /**< FIFO Control, offset: 0x460 */ 98 __IO uint32_t FIFOWM; /**< FIFO Watermark Configuration, offset: 0x464 */ 99 __IO uint32_t FIFOERR; /**< FIFO Error/Status, offset: 0x468 */ 100 __I uint32_t FIFOSR; /**< FIFO Status, offset: 0x46C */ 101 __I uint32_t FIFOCNTR; /**< FIFO Counter, offset: 0x470 */ 102 } BCTU_Type, *BCTU_MemMapPtr; 103 104 /** Number of instances of the BCTU module. */ 105 #define BCTU_INSTANCE_COUNT (1u) 106 107 /* BCTU - Peripheral instance base addresses */ 108 /** Peripheral BCTU base address */ 109 #define IP_BCTU_BASE (0x40084000u) 110 /** Peripheral BCTU base pointer */ 111 #define IP_BCTU ((BCTU_Type *)IP_BCTU_BASE) 112 /** Array initializer of BCTU peripheral base addresses */ 113 #define IP_BCTU_BASE_ADDRS { IP_BCTU_BASE } 114 /** Array initializer of BCTU peripheral base pointers */ 115 #define IP_BCTU_BASE_PTRS { IP_BCTU } 116 117 /* ---------------------------------------------------------------------------- 118 -- BCTU Register Masks 119 ---------------------------------------------------------------------------- */ 120 121 /*! 122 * @addtogroup BCTU_Register_Masks BCTU Register Masks 123 * @{ 124 */ 125 126 /*! @name MCR - Module Configuration */ 127 /*! @{ */ 128 129 #define BCTU_MCR_IEN0_MASK (0x1U) 130 #define BCTU_MCR_IEN0_SHIFT (0U) 131 #define BCTU_MCR_IEN0_WIDTH (1U) 132 #define BCTU_MCR_IEN0(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_IEN0_SHIFT)) & BCTU_MCR_IEN0_MASK) 133 134 #define BCTU_MCR_IEN1_MASK (0x2U) 135 #define BCTU_MCR_IEN1_SHIFT (1U) 136 #define BCTU_MCR_IEN1_WIDTH (1U) 137 #define BCTU_MCR_IEN1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_IEN1_SHIFT)) & BCTU_MCR_IEN1_MASK) 138 139 #define BCTU_MCR_IEN2_MASK (0x4U) 140 #define BCTU_MCR_IEN2_SHIFT (2U) 141 #define BCTU_MCR_IEN2_WIDTH (1U) 142 #define BCTU_MCR_IEN2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_IEN2_SHIFT)) & BCTU_MCR_IEN2_MASK) 143 144 #define BCTU_MCR_LIST_IEN_MASK (0x20U) 145 #define BCTU_MCR_LIST_IEN_SHIFT (5U) 146 #define BCTU_MCR_LIST_IEN_WIDTH (1U) 147 #define BCTU_MCR_LIST_IEN(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_LIST_IEN_SHIFT)) & BCTU_MCR_LIST_IEN_MASK) 148 149 #define BCTU_MCR_TRGEN_MASK (0x80U) 150 #define BCTU_MCR_TRGEN_SHIFT (7U) 151 #define BCTU_MCR_TRGEN_WIDTH (1U) 152 #define BCTU_MCR_TRGEN(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_TRGEN_SHIFT)) & BCTU_MCR_TRGEN_MASK) 153 154 #define BCTU_MCR_DMA0_MASK (0x10000U) 155 #define BCTU_MCR_DMA0_SHIFT (16U) 156 #define BCTU_MCR_DMA0_WIDTH (1U) 157 #define BCTU_MCR_DMA0(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_DMA0_SHIFT)) & BCTU_MCR_DMA0_MASK) 158 159 #define BCTU_MCR_DMA1_MASK (0x20000U) 160 #define BCTU_MCR_DMA1_SHIFT (17U) 161 #define BCTU_MCR_DMA1_WIDTH (1U) 162 #define BCTU_MCR_DMA1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_DMA1_SHIFT)) & BCTU_MCR_DMA1_MASK) 163 164 #define BCTU_MCR_DMA2_MASK (0x40000U) 165 #define BCTU_MCR_DMA2_SHIFT (18U) 166 #define BCTU_MCR_DMA2_WIDTH (1U) 167 #define BCTU_MCR_DMA2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_DMA2_SHIFT)) & BCTU_MCR_DMA2_MASK) 168 169 #define BCTU_MCR_GTRGEN_MASK (0x4000000U) 170 #define BCTU_MCR_GTRGEN_SHIFT (26U) 171 #define BCTU_MCR_GTRGEN_WIDTH (1U) 172 #define BCTU_MCR_GTRGEN(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_GTRGEN_SHIFT)) & BCTU_MCR_GTRGEN_MASK) 173 174 #define BCTU_MCR_FRZ_MASK (0x20000000U) 175 #define BCTU_MCR_FRZ_SHIFT (29U) 176 #define BCTU_MCR_FRZ_WIDTH (1U) 177 #define BCTU_MCR_FRZ(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_FRZ_SHIFT)) & BCTU_MCR_FRZ_MASK) 178 179 #define BCTU_MCR_MDIS_MASK (0x40000000U) 180 #define BCTU_MCR_MDIS_SHIFT (30U) 181 #define BCTU_MCR_MDIS_WIDTH (1U) 182 #define BCTU_MCR_MDIS(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_MDIS_SHIFT)) & BCTU_MCR_MDIS_MASK) 183 184 #define BCTU_MCR_Software_Reset_MASK (0x80000000U) 185 #define BCTU_MCR_Software_Reset_SHIFT (31U) 186 #define BCTU_MCR_Software_Reset_WIDTH (1U) 187 #define BCTU_MCR_Software_Reset(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MCR_Software_Reset_SHIFT)) & BCTU_MCR_Software_Reset_MASK) 188 /*! @} */ 189 190 /*! @name MSR - Module Status */ 191 /*! @{ */ 192 193 #define BCTU_MSR_NDATA0_MASK (0x1U) 194 #define BCTU_MSR_NDATA0_SHIFT (0U) 195 #define BCTU_MSR_NDATA0_WIDTH (1U) 196 #define BCTU_MSR_NDATA0(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_NDATA0_SHIFT)) & BCTU_MSR_NDATA0_MASK) 197 198 #define BCTU_MSR_NDATA1_MASK (0x2U) 199 #define BCTU_MSR_NDATA1_SHIFT (1U) 200 #define BCTU_MSR_NDATA1_WIDTH (1U) 201 #define BCTU_MSR_NDATA1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_NDATA1_SHIFT)) & BCTU_MSR_NDATA1_MASK) 202 203 #define BCTU_MSR_NDATA2_MASK (0x4U) 204 #define BCTU_MSR_NDATA2_SHIFT (2U) 205 #define BCTU_MSR_NDATA2_WIDTH (1U) 206 #define BCTU_MSR_NDATA2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_NDATA2_SHIFT)) & BCTU_MSR_NDATA2_MASK) 207 208 #define BCTU_MSR_DATAOVR0_MASK (0x10U) 209 #define BCTU_MSR_DATAOVR0_SHIFT (4U) 210 #define BCTU_MSR_DATAOVR0_WIDTH (1U) 211 #define BCTU_MSR_DATAOVR0(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_DATAOVR0_SHIFT)) & BCTU_MSR_DATAOVR0_MASK) 212 213 #define BCTU_MSR_DATAOVR1_MASK (0x20U) 214 #define BCTU_MSR_DATAOVR1_SHIFT (5U) 215 #define BCTU_MSR_DATAOVR1_WIDTH (1U) 216 #define BCTU_MSR_DATAOVR1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_DATAOVR1_SHIFT)) & BCTU_MSR_DATAOVR1_MASK) 217 218 #define BCTU_MSR_DATAOVR2_MASK (0x40U) 219 #define BCTU_MSR_DATAOVR2_SHIFT (6U) 220 #define BCTU_MSR_DATAOVR2_WIDTH (1U) 221 #define BCTU_MSR_DATAOVR2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_DATAOVR2_SHIFT)) & BCTU_MSR_DATAOVR2_MASK) 222 223 #define BCTU_MSR_LIST0_Last_MASK (0x100U) 224 #define BCTU_MSR_LIST0_Last_SHIFT (8U) 225 #define BCTU_MSR_LIST0_Last_WIDTH (1U) 226 #define BCTU_MSR_LIST0_Last(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_LIST0_Last_SHIFT)) & BCTU_MSR_LIST0_Last_MASK) 227 228 #define BCTU_MSR_LIST1_Last_MASK (0x200U) 229 #define BCTU_MSR_LIST1_Last_SHIFT (9U) 230 #define BCTU_MSR_LIST1_Last_WIDTH (1U) 231 #define BCTU_MSR_LIST1_Last(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_LIST1_Last_SHIFT)) & BCTU_MSR_LIST1_Last_MASK) 232 233 #define BCTU_MSR_LIST2_Last_MASK (0x400U) 234 #define BCTU_MSR_LIST2_Last_SHIFT (10U) 235 #define BCTU_MSR_LIST2_Last_WIDTH (1U) 236 #define BCTU_MSR_LIST2_Last(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_LIST2_Last_SHIFT)) & BCTU_MSR_LIST2_Last_MASK) 237 238 #define BCTU_MSR_TRGF_MASK (0x8000U) 239 #define BCTU_MSR_TRGF_SHIFT (15U) 240 #define BCTU_MSR_TRGF_WIDTH (1U) 241 #define BCTU_MSR_TRGF(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_TRGF_SHIFT)) & BCTU_MSR_TRGF_MASK) 242 243 #define BCTU_MSR_NDATA0_CLR_MASK (0x10000U) 244 #define BCTU_MSR_NDATA0_CLR_SHIFT (16U) 245 #define BCTU_MSR_NDATA0_CLR_WIDTH (1U) 246 #define BCTU_MSR_NDATA0_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_NDATA0_CLR_SHIFT)) & BCTU_MSR_NDATA0_CLR_MASK) 247 248 #define BCTU_MSR_NDATA1_CLR_MASK (0x20000U) 249 #define BCTU_MSR_NDATA1_CLR_SHIFT (17U) 250 #define BCTU_MSR_NDATA1_CLR_WIDTH (1U) 251 #define BCTU_MSR_NDATA1_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_NDATA1_CLR_SHIFT)) & BCTU_MSR_NDATA1_CLR_MASK) 252 253 #define BCTU_MSR_NDATA2_CLR_MASK (0x40000U) 254 #define BCTU_MSR_NDATA2_CLR_SHIFT (18U) 255 #define BCTU_MSR_NDATA2_CLR_WIDTH (1U) 256 #define BCTU_MSR_NDATA2_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_NDATA2_CLR_SHIFT)) & BCTU_MSR_NDATA2_CLR_MASK) 257 258 #define BCTU_MSR_DATAOVR0_CLR_MASK (0x100000U) 259 #define BCTU_MSR_DATAOVR0_CLR_SHIFT (20U) 260 #define BCTU_MSR_DATAOVR0_CLR_WIDTH (1U) 261 #define BCTU_MSR_DATAOVR0_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_DATAOVR0_CLR_SHIFT)) & BCTU_MSR_DATAOVR0_CLR_MASK) 262 263 #define BCTU_MSR_DATAOVR1_CLR_MASK (0x200000U) 264 #define BCTU_MSR_DATAOVR1_CLR_SHIFT (21U) 265 #define BCTU_MSR_DATAOVR1_CLR_WIDTH (1U) 266 #define BCTU_MSR_DATAOVR1_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_DATAOVR1_CLR_SHIFT)) & BCTU_MSR_DATAOVR1_CLR_MASK) 267 268 #define BCTU_MSR_DATAOVR2_CLR_MASK (0x400000U) 269 #define BCTU_MSR_DATAOVR2_CLR_SHIFT (22U) 270 #define BCTU_MSR_DATAOVR2_CLR_WIDTH (1U) 271 #define BCTU_MSR_DATAOVR2_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_DATAOVR2_CLR_SHIFT)) & BCTU_MSR_DATAOVR2_CLR_MASK) 272 273 #define BCTU_MSR_LIST0_Last_CLR_MASK (0x1000000U) 274 #define BCTU_MSR_LIST0_Last_CLR_SHIFT (24U) 275 #define BCTU_MSR_LIST0_Last_CLR_WIDTH (1U) 276 #define BCTU_MSR_LIST0_Last_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_LIST0_Last_CLR_SHIFT)) & BCTU_MSR_LIST0_Last_CLR_MASK) 277 278 #define BCTU_MSR_LIST1_Last_CLR_MASK (0x2000000U) 279 #define BCTU_MSR_LIST1_Last_CLR_SHIFT (25U) 280 #define BCTU_MSR_LIST1_Last_CLR_WIDTH (1U) 281 #define BCTU_MSR_LIST1_Last_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_LIST1_Last_CLR_SHIFT)) & BCTU_MSR_LIST1_Last_CLR_MASK) 282 283 #define BCTU_MSR_LIST2_Last_CLR_MASK (0x4000000U) 284 #define BCTU_MSR_LIST2_Last_CLR_SHIFT (26U) 285 #define BCTU_MSR_LIST2_Last_CLR_WIDTH (1U) 286 #define BCTU_MSR_LIST2_Last_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_LIST2_Last_CLR_SHIFT)) & BCTU_MSR_LIST2_Last_CLR_MASK) 287 288 #define BCTU_MSR_TRGF_CLR_MASK (0x80000000U) 289 #define BCTU_MSR_TRGF_CLR_SHIFT (31U) 290 #define BCTU_MSR_TRGF_CLR_WIDTH (1U) 291 #define BCTU_MSR_TRGF_CLR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_MSR_TRGF_CLR_SHIFT)) & BCTU_MSR_TRGF_CLR_MASK) 292 /*! @} */ 293 294 /*! @name TRGCFG - Trigger Configuration */ 295 /*! @{ */ 296 297 #define BCTU_TRGCFG_CHANNEL_VALUE_OR_LADDR_MASK (0x7FU) 298 #define BCTU_TRGCFG_CHANNEL_VALUE_OR_LADDR_SHIFT (0U) 299 #define BCTU_TRGCFG_CHANNEL_VALUE_OR_LADDR_WIDTH (7U) 300 #define BCTU_TRGCFG_CHANNEL_VALUE_OR_LADDR(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_CHANNEL_VALUE_OR_LADDR_SHIFT)) & BCTU_TRGCFG_CHANNEL_VALUE_OR_LADDR_MASK) 301 302 #define BCTU_TRGCFG_ADC_SEL0_MASK (0x100U) 303 #define BCTU_TRGCFG_ADC_SEL0_SHIFT (8U) 304 #define BCTU_TRGCFG_ADC_SEL0_WIDTH (1U) 305 #define BCTU_TRGCFG_ADC_SEL0(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_ADC_SEL0_SHIFT)) & BCTU_TRGCFG_ADC_SEL0_MASK) 306 307 #define BCTU_TRGCFG_ADC_SEL1_MASK (0x200U) 308 #define BCTU_TRGCFG_ADC_SEL1_SHIFT (9U) 309 #define BCTU_TRGCFG_ADC_SEL1_WIDTH (1U) 310 #define BCTU_TRGCFG_ADC_SEL1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_ADC_SEL1_SHIFT)) & BCTU_TRGCFG_ADC_SEL1_MASK) 311 312 #define BCTU_TRGCFG_ADC_SEL2_MASK (0x400U) 313 #define BCTU_TRGCFG_ADC_SEL2_SHIFT (10U) 314 #define BCTU_TRGCFG_ADC_SEL2_WIDTH (1U) 315 #define BCTU_TRGCFG_ADC_SEL2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_ADC_SEL2_SHIFT)) & BCTU_TRGCFG_ADC_SEL2_MASK) 316 317 #define BCTU_TRGCFG_TRS_MASK (0x2000U) 318 #define BCTU_TRGCFG_TRS_SHIFT (13U) 319 #define BCTU_TRGCFG_TRS_WIDTH (1U) 320 #define BCTU_TRGCFG_TRS(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_TRS_SHIFT)) & BCTU_TRGCFG_TRS_MASK) 321 322 #define BCTU_TRGCFG_TRG_FLAG_MASK (0x4000U) 323 #define BCTU_TRGCFG_TRG_FLAG_SHIFT (14U) 324 #define BCTU_TRGCFG_TRG_FLAG_WIDTH (1U) 325 #define BCTU_TRGCFG_TRG_FLAG(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_TRG_FLAG_SHIFT)) & BCTU_TRGCFG_TRG_FLAG_MASK) 326 327 #define BCTU_TRGCFG_TRIGEN_MASK (0x8000U) 328 #define BCTU_TRGCFG_TRIGEN_SHIFT (15U) 329 #define BCTU_TRGCFG_TRIGEN_WIDTH (1U) 330 #define BCTU_TRGCFG_TRIGEN(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_TRIGEN_SHIFT)) & BCTU_TRGCFG_TRIGEN_MASK) 331 332 #define BCTU_TRGCFG_DATA_DEST_MASK (0x70000000U) 333 #define BCTU_TRGCFG_DATA_DEST_SHIFT (28U) 334 #define BCTU_TRGCFG_DATA_DEST_WIDTH (3U) 335 #define BCTU_TRGCFG_DATA_DEST(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_DATA_DEST_SHIFT)) & BCTU_TRGCFG_DATA_DEST_MASK) 336 337 #define BCTU_TRGCFG_LOOP_MASK (0x80000000U) 338 #define BCTU_TRGCFG_LOOP_SHIFT (31U) 339 #define BCTU_TRGCFG_LOOP_WIDTH (1U) 340 #define BCTU_TRGCFG_LOOP(x) (((uint32_t)(((uint32_t)(x)) << BCTU_TRGCFG_LOOP_SHIFT)) & BCTU_TRGCFG_LOOP_MASK) 341 /*! @} */ 342 343 /*! @name WRPROT - Write Protection */ 344 /*! @{ */ 345 346 #define BCTU_WRPROT_PROTEC_CODE_MASK (0xFU) 347 #define BCTU_WRPROT_PROTEC_CODE_SHIFT (0U) 348 #define BCTU_WRPROT_PROTEC_CODE_WIDTH (4U) 349 #define BCTU_WRPROT_PROTEC_CODE(x) (((uint32_t)(((uint32_t)(x)) << BCTU_WRPROT_PROTEC_CODE_SHIFT)) & BCTU_WRPROT_PROTEC_CODE_MASK) 350 /*! @} */ 351 352 /*! @name SFTRGR1 - Software Trigger 1 */ 353 /*! @{ */ 354 355 #define BCTU_SFTRGR1_SFTRG0_MASK (0x1U) 356 #define BCTU_SFTRGR1_SFTRG0_SHIFT (0U) 357 #define BCTU_SFTRGR1_SFTRG0_WIDTH (1U) 358 #define BCTU_SFTRGR1_SFTRG0(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG0_SHIFT)) & BCTU_SFTRGR1_SFTRG0_MASK) 359 360 #define BCTU_SFTRGR1_SFTRG1_MASK (0x2U) 361 #define BCTU_SFTRGR1_SFTRG1_SHIFT (1U) 362 #define BCTU_SFTRGR1_SFTRG1_WIDTH (1U) 363 #define BCTU_SFTRGR1_SFTRG1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG1_SHIFT)) & BCTU_SFTRGR1_SFTRG1_MASK) 364 365 #define BCTU_SFTRGR1_SFTRG2_MASK (0x4U) 366 #define BCTU_SFTRGR1_SFTRG2_SHIFT (2U) 367 #define BCTU_SFTRGR1_SFTRG2_WIDTH (1U) 368 #define BCTU_SFTRGR1_SFTRG2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG2_SHIFT)) & BCTU_SFTRGR1_SFTRG2_MASK) 369 370 #define BCTU_SFTRGR1_SFTRG3_MASK (0x8U) 371 #define BCTU_SFTRGR1_SFTRG3_SHIFT (3U) 372 #define BCTU_SFTRGR1_SFTRG3_WIDTH (1U) 373 #define BCTU_SFTRGR1_SFTRG3(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG3_SHIFT)) & BCTU_SFTRGR1_SFTRG3_MASK) 374 375 #define BCTU_SFTRGR1_SFTRG4_MASK (0x10U) 376 #define BCTU_SFTRGR1_SFTRG4_SHIFT (4U) 377 #define BCTU_SFTRGR1_SFTRG4_WIDTH (1U) 378 #define BCTU_SFTRGR1_SFTRG4(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG4_SHIFT)) & BCTU_SFTRGR1_SFTRG4_MASK) 379 380 #define BCTU_SFTRGR1_SFTRG5_MASK (0x20U) 381 #define BCTU_SFTRGR1_SFTRG5_SHIFT (5U) 382 #define BCTU_SFTRGR1_SFTRG5_WIDTH (1U) 383 #define BCTU_SFTRGR1_SFTRG5(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG5_SHIFT)) & BCTU_SFTRGR1_SFTRG5_MASK) 384 385 #define BCTU_SFTRGR1_SFTRG6_MASK (0x40U) 386 #define BCTU_SFTRGR1_SFTRG6_SHIFT (6U) 387 #define BCTU_SFTRGR1_SFTRG6_WIDTH (1U) 388 #define BCTU_SFTRGR1_SFTRG6(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG6_SHIFT)) & BCTU_SFTRGR1_SFTRG6_MASK) 389 390 #define BCTU_SFTRGR1_SFTRG7_MASK (0x80U) 391 #define BCTU_SFTRGR1_SFTRG7_SHIFT (7U) 392 #define BCTU_SFTRGR1_SFTRG7_WIDTH (1U) 393 #define BCTU_SFTRGR1_SFTRG7(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG7_SHIFT)) & BCTU_SFTRGR1_SFTRG7_MASK) 394 395 #define BCTU_SFTRGR1_SFTRG8_MASK (0x100U) 396 #define BCTU_SFTRGR1_SFTRG8_SHIFT (8U) 397 #define BCTU_SFTRGR1_SFTRG8_WIDTH (1U) 398 #define BCTU_SFTRGR1_SFTRG8(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG8_SHIFT)) & BCTU_SFTRGR1_SFTRG8_MASK) 399 400 #define BCTU_SFTRGR1_SFTRG9_MASK (0x200U) 401 #define BCTU_SFTRGR1_SFTRG9_SHIFT (9U) 402 #define BCTU_SFTRGR1_SFTRG9_WIDTH (1U) 403 #define BCTU_SFTRGR1_SFTRG9(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG9_SHIFT)) & BCTU_SFTRGR1_SFTRG9_MASK) 404 405 #define BCTU_SFTRGR1_SFTRG10_MASK (0x400U) 406 #define BCTU_SFTRGR1_SFTRG10_SHIFT (10U) 407 #define BCTU_SFTRGR1_SFTRG10_WIDTH (1U) 408 #define BCTU_SFTRGR1_SFTRG10(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG10_SHIFT)) & BCTU_SFTRGR1_SFTRG10_MASK) 409 410 #define BCTU_SFTRGR1_SFTRG11_MASK (0x800U) 411 #define BCTU_SFTRGR1_SFTRG11_SHIFT (11U) 412 #define BCTU_SFTRGR1_SFTRG11_WIDTH (1U) 413 #define BCTU_SFTRGR1_SFTRG11(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG11_SHIFT)) & BCTU_SFTRGR1_SFTRG11_MASK) 414 415 #define BCTU_SFTRGR1_SFTRG12_MASK (0x1000U) 416 #define BCTU_SFTRGR1_SFTRG12_SHIFT (12U) 417 #define BCTU_SFTRGR1_SFTRG12_WIDTH (1U) 418 #define BCTU_SFTRGR1_SFTRG12(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG12_SHIFT)) & BCTU_SFTRGR1_SFTRG12_MASK) 419 420 #define BCTU_SFTRGR1_SFTRG13_MASK (0x2000U) 421 #define BCTU_SFTRGR1_SFTRG13_SHIFT (13U) 422 #define BCTU_SFTRGR1_SFTRG13_WIDTH (1U) 423 #define BCTU_SFTRGR1_SFTRG13(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG13_SHIFT)) & BCTU_SFTRGR1_SFTRG13_MASK) 424 425 #define BCTU_SFTRGR1_SFTRG14_MASK (0x4000U) 426 #define BCTU_SFTRGR1_SFTRG14_SHIFT (14U) 427 #define BCTU_SFTRGR1_SFTRG14_WIDTH (1U) 428 #define BCTU_SFTRGR1_SFTRG14(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG14_SHIFT)) & BCTU_SFTRGR1_SFTRG14_MASK) 429 430 #define BCTU_SFTRGR1_SFTRG15_MASK (0x8000U) 431 #define BCTU_SFTRGR1_SFTRG15_SHIFT (15U) 432 #define BCTU_SFTRGR1_SFTRG15_WIDTH (1U) 433 #define BCTU_SFTRGR1_SFTRG15(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG15_SHIFT)) & BCTU_SFTRGR1_SFTRG15_MASK) 434 435 #define BCTU_SFTRGR1_SFTRG16_MASK (0x10000U) 436 #define BCTU_SFTRGR1_SFTRG16_SHIFT (16U) 437 #define BCTU_SFTRGR1_SFTRG16_WIDTH (1U) 438 #define BCTU_SFTRGR1_SFTRG16(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG16_SHIFT)) & BCTU_SFTRGR1_SFTRG16_MASK) 439 440 #define BCTU_SFTRGR1_SFTRG17_MASK (0x20000U) 441 #define BCTU_SFTRGR1_SFTRG17_SHIFT (17U) 442 #define BCTU_SFTRGR1_SFTRG17_WIDTH (1U) 443 #define BCTU_SFTRGR1_SFTRG17(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG17_SHIFT)) & BCTU_SFTRGR1_SFTRG17_MASK) 444 445 #define BCTU_SFTRGR1_SFTRG18_MASK (0x40000U) 446 #define BCTU_SFTRGR1_SFTRG18_SHIFT (18U) 447 #define BCTU_SFTRGR1_SFTRG18_WIDTH (1U) 448 #define BCTU_SFTRGR1_SFTRG18(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG18_SHIFT)) & BCTU_SFTRGR1_SFTRG18_MASK) 449 450 #define BCTU_SFTRGR1_SFTRG19_MASK (0x80000U) 451 #define BCTU_SFTRGR1_SFTRG19_SHIFT (19U) 452 #define BCTU_SFTRGR1_SFTRG19_WIDTH (1U) 453 #define BCTU_SFTRGR1_SFTRG19(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG19_SHIFT)) & BCTU_SFTRGR1_SFTRG19_MASK) 454 455 #define BCTU_SFTRGR1_SFTRG20_MASK (0x100000U) 456 #define BCTU_SFTRGR1_SFTRG20_SHIFT (20U) 457 #define BCTU_SFTRGR1_SFTRG20_WIDTH (1U) 458 #define BCTU_SFTRGR1_SFTRG20(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG20_SHIFT)) & BCTU_SFTRGR1_SFTRG20_MASK) 459 460 #define BCTU_SFTRGR1_SFTRG21_MASK (0x200000U) 461 #define BCTU_SFTRGR1_SFTRG21_SHIFT (21U) 462 #define BCTU_SFTRGR1_SFTRG21_WIDTH (1U) 463 #define BCTU_SFTRGR1_SFTRG21(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG21_SHIFT)) & BCTU_SFTRGR1_SFTRG21_MASK) 464 465 #define BCTU_SFTRGR1_SFTRG22_MASK (0x400000U) 466 #define BCTU_SFTRGR1_SFTRG22_SHIFT (22U) 467 #define BCTU_SFTRGR1_SFTRG22_WIDTH (1U) 468 #define BCTU_SFTRGR1_SFTRG22(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG22_SHIFT)) & BCTU_SFTRGR1_SFTRG22_MASK) 469 470 #define BCTU_SFTRGR1_SFTRG23_MASK (0x800000U) 471 #define BCTU_SFTRGR1_SFTRG23_SHIFT (23U) 472 #define BCTU_SFTRGR1_SFTRG23_WIDTH (1U) 473 #define BCTU_SFTRGR1_SFTRG23(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG23_SHIFT)) & BCTU_SFTRGR1_SFTRG23_MASK) 474 475 #define BCTU_SFTRGR1_SFTRG24_MASK (0x1000000U) 476 #define BCTU_SFTRGR1_SFTRG24_SHIFT (24U) 477 #define BCTU_SFTRGR1_SFTRG24_WIDTH (1U) 478 #define BCTU_SFTRGR1_SFTRG24(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG24_SHIFT)) & BCTU_SFTRGR1_SFTRG24_MASK) 479 480 #define BCTU_SFTRGR1_SFTRG25_MASK (0x2000000U) 481 #define BCTU_SFTRGR1_SFTRG25_SHIFT (25U) 482 #define BCTU_SFTRGR1_SFTRG25_WIDTH (1U) 483 #define BCTU_SFTRGR1_SFTRG25(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG25_SHIFT)) & BCTU_SFTRGR1_SFTRG25_MASK) 484 485 #define BCTU_SFTRGR1_SFTRG26_MASK (0x4000000U) 486 #define BCTU_SFTRGR1_SFTRG26_SHIFT (26U) 487 #define BCTU_SFTRGR1_SFTRG26_WIDTH (1U) 488 #define BCTU_SFTRGR1_SFTRG26(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG26_SHIFT)) & BCTU_SFTRGR1_SFTRG26_MASK) 489 490 #define BCTU_SFTRGR1_SFTRG27_MASK (0x8000000U) 491 #define BCTU_SFTRGR1_SFTRG27_SHIFT (27U) 492 #define BCTU_SFTRGR1_SFTRG27_WIDTH (1U) 493 #define BCTU_SFTRGR1_SFTRG27(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG27_SHIFT)) & BCTU_SFTRGR1_SFTRG27_MASK) 494 495 #define BCTU_SFTRGR1_SFTRG28_MASK (0x10000000U) 496 #define BCTU_SFTRGR1_SFTRG28_SHIFT (28U) 497 #define BCTU_SFTRGR1_SFTRG28_WIDTH (1U) 498 #define BCTU_SFTRGR1_SFTRG28(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG28_SHIFT)) & BCTU_SFTRGR1_SFTRG28_MASK) 499 500 #define BCTU_SFTRGR1_SFTRG29_MASK (0x20000000U) 501 #define BCTU_SFTRGR1_SFTRG29_SHIFT (29U) 502 #define BCTU_SFTRGR1_SFTRG29_WIDTH (1U) 503 #define BCTU_SFTRGR1_SFTRG29(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG29_SHIFT)) & BCTU_SFTRGR1_SFTRG29_MASK) 504 505 #define BCTU_SFTRGR1_SFTRG30_MASK (0x40000000U) 506 #define BCTU_SFTRGR1_SFTRG30_SHIFT (30U) 507 #define BCTU_SFTRGR1_SFTRG30_WIDTH (1U) 508 #define BCTU_SFTRGR1_SFTRG30(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG30_SHIFT)) & BCTU_SFTRGR1_SFTRG30_MASK) 509 510 #define BCTU_SFTRGR1_SFTRG31_MASK (0x80000000U) 511 #define BCTU_SFTRGR1_SFTRG31_SHIFT (31U) 512 #define BCTU_SFTRGR1_SFTRG31_WIDTH (1U) 513 #define BCTU_SFTRGR1_SFTRG31(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR1_SFTRG31_SHIFT)) & BCTU_SFTRGR1_SFTRG31_MASK) 514 /*! @} */ 515 516 /*! @name SFTRGR2 - Software Trigger 2 */ 517 /*! @{ */ 518 519 #define BCTU_SFTRGR2_SFTRG32_MASK (0x1U) 520 #define BCTU_SFTRGR2_SFTRG32_SHIFT (0U) 521 #define BCTU_SFTRGR2_SFTRG32_WIDTH (1U) 522 #define BCTU_SFTRGR2_SFTRG32(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG32_SHIFT)) & BCTU_SFTRGR2_SFTRG32_MASK) 523 524 #define BCTU_SFTRGR2_SFTRG33_MASK (0x2U) 525 #define BCTU_SFTRGR2_SFTRG33_SHIFT (1U) 526 #define BCTU_SFTRGR2_SFTRG33_WIDTH (1U) 527 #define BCTU_SFTRGR2_SFTRG33(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG33_SHIFT)) & BCTU_SFTRGR2_SFTRG33_MASK) 528 529 #define BCTU_SFTRGR2_SFTRG34_MASK (0x4U) 530 #define BCTU_SFTRGR2_SFTRG34_SHIFT (2U) 531 #define BCTU_SFTRGR2_SFTRG34_WIDTH (1U) 532 #define BCTU_SFTRGR2_SFTRG34(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG34_SHIFT)) & BCTU_SFTRGR2_SFTRG34_MASK) 533 534 #define BCTU_SFTRGR2_SFTRG35_MASK (0x8U) 535 #define BCTU_SFTRGR2_SFTRG35_SHIFT (3U) 536 #define BCTU_SFTRGR2_SFTRG35_WIDTH (1U) 537 #define BCTU_SFTRGR2_SFTRG35(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG35_SHIFT)) & BCTU_SFTRGR2_SFTRG35_MASK) 538 539 #define BCTU_SFTRGR2_SFTRG36_MASK (0x10U) 540 #define BCTU_SFTRGR2_SFTRG36_SHIFT (4U) 541 #define BCTU_SFTRGR2_SFTRG36_WIDTH (1U) 542 #define BCTU_SFTRGR2_SFTRG36(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG36_SHIFT)) & BCTU_SFTRGR2_SFTRG36_MASK) 543 544 #define BCTU_SFTRGR2_SFTRG37_MASK (0x20U) 545 #define BCTU_SFTRGR2_SFTRG37_SHIFT (5U) 546 #define BCTU_SFTRGR2_SFTRG37_WIDTH (1U) 547 #define BCTU_SFTRGR2_SFTRG37(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG37_SHIFT)) & BCTU_SFTRGR2_SFTRG37_MASK) 548 549 #define BCTU_SFTRGR2_SFTRG38_MASK (0x40U) 550 #define BCTU_SFTRGR2_SFTRG38_SHIFT (6U) 551 #define BCTU_SFTRGR2_SFTRG38_WIDTH (1U) 552 #define BCTU_SFTRGR2_SFTRG38(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG38_SHIFT)) & BCTU_SFTRGR2_SFTRG38_MASK) 553 554 #define BCTU_SFTRGR2_SFTRG39_MASK (0x80U) 555 #define BCTU_SFTRGR2_SFTRG39_SHIFT (7U) 556 #define BCTU_SFTRGR2_SFTRG39_WIDTH (1U) 557 #define BCTU_SFTRGR2_SFTRG39(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG39_SHIFT)) & BCTU_SFTRGR2_SFTRG39_MASK) 558 559 #define BCTU_SFTRGR2_SFTRG40_MASK (0x100U) 560 #define BCTU_SFTRGR2_SFTRG40_SHIFT (8U) 561 #define BCTU_SFTRGR2_SFTRG40_WIDTH (1U) 562 #define BCTU_SFTRGR2_SFTRG40(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG40_SHIFT)) & BCTU_SFTRGR2_SFTRG40_MASK) 563 564 #define BCTU_SFTRGR2_SFTRG41_MASK (0x200U) 565 #define BCTU_SFTRGR2_SFTRG41_SHIFT (9U) 566 #define BCTU_SFTRGR2_SFTRG41_WIDTH (1U) 567 #define BCTU_SFTRGR2_SFTRG41(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG41_SHIFT)) & BCTU_SFTRGR2_SFTRG41_MASK) 568 569 #define BCTU_SFTRGR2_SFTRG42_MASK (0x400U) 570 #define BCTU_SFTRGR2_SFTRG42_SHIFT (10U) 571 #define BCTU_SFTRGR2_SFTRG42_WIDTH (1U) 572 #define BCTU_SFTRGR2_SFTRG42(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG42_SHIFT)) & BCTU_SFTRGR2_SFTRG42_MASK) 573 574 #define BCTU_SFTRGR2_SFTRG43_MASK (0x800U) 575 #define BCTU_SFTRGR2_SFTRG43_SHIFT (11U) 576 #define BCTU_SFTRGR2_SFTRG43_WIDTH (1U) 577 #define BCTU_SFTRGR2_SFTRG43(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG43_SHIFT)) & BCTU_SFTRGR2_SFTRG43_MASK) 578 579 #define BCTU_SFTRGR2_SFTRG44_MASK (0x1000U) 580 #define BCTU_SFTRGR2_SFTRG44_SHIFT (12U) 581 #define BCTU_SFTRGR2_SFTRG44_WIDTH (1U) 582 #define BCTU_SFTRGR2_SFTRG44(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG44_SHIFT)) & BCTU_SFTRGR2_SFTRG44_MASK) 583 584 #define BCTU_SFTRGR2_SFTRG45_MASK (0x2000U) 585 #define BCTU_SFTRGR2_SFTRG45_SHIFT (13U) 586 #define BCTU_SFTRGR2_SFTRG45_WIDTH (1U) 587 #define BCTU_SFTRGR2_SFTRG45(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG45_SHIFT)) & BCTU_SFTRGR2_SFTRG45_MASK) 588 589 #define BCTU_SFTRGR2_SFTRG46_MASK (0x4000U) 590 #define BCTU_SFTRGR2_SFTRG46_SHIFT (14U) 591 #define BCTU_SFTRGR2_SFTRG46_WIDTH (1U) 592 #define BCTU_SFTRGR2_SFTRG46(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG46_SHIFT)) & BCTU_SFTRGR2_SFTRG46_MASK) 593 594 #define BCTU_SFTRGR2_SFTRG47_MASK (0x8000U) 595 #define BCTU_SFTRGR2_SFTRG47_SHIFT (15U) 596 #define BCTU_SFTRGR2_SFTRG47_WIDTH (1U) 597 #define BCTU_SFTRGR2_SFTRG47(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG47_SHIFT)) & BCTU_SFTRGR2_SFTRG47_MASK) 598 599 #define BCTU_SFTRGR2_SFTRG48_MASK (0x10000U) 600 #define BCTU_SFTRGR2_SFTRG48_SHIFT (16U) 601 #define BCTU_SFTRGR2_SFTRG48_WIDTH (1U) 602 #define BCTU_SFTRGR2_SFTRG48(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG48_SHIFT)) & BCTU_SFTRGR2_SFTRG48_MASK) 603 604 #define BCTU_SFTRGR2_SFTRG49_MASK (0x20000U) 605 #define BCTU_SFTRGR2_SFTRG49_SHIFT (17U) 606 #define BCTU_SFTRGR2_SFTRG49_WIDTH (1U) 607 #define BCTU_SFTRGR2_SFTRG49(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG49_SHIFT)) & BCTU_SFTRGR2_SFTRG49_MASK) 608 609 #define BCTU_SFTRGR2_SFTRG50_MASK (0x40000U) 610 #define BCTU_SFTRGR2_SFTRG50_SHIFT (18U) 611 #define BCTU_SFTRGR2_SFTRG50_WIDTH (1U) 612 #define BCTU_SFTRGR2_SFTRG50(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG50_SHIFT)) & BCTU_SFTRGR2_SFTRG50_MASK) 613 614 #define BCTU_SFTRGR2_SFTRG51_MASK (0x80000U) 615 #define BCTU_SFTRGR2_SFTRG51_SHIFT (19U) 616 #define BCTU_SFTRGR2_SFTRG51_WIDTH (1U) 617 #define BCTU_SFTRGR2_SFTRG51(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG51_SHIFT)) & BCTU_SFTRGR2_SFTRG51_MASK) 618 619 #define BCTU_SFTRGR2_SFTRG52_MASK (0x100000U) 620 #define BCTU_SFTRGR2_SFTRG52_SHIFT (20U) 621 #define BCTU_SFTRGR2_SFTRG52_WIDTH (1U) 622 #define BCTU_SFTRGR2_SFTRG52(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG52_SHIFT)) & BCTU_SFTRGR2_SFTRG52_MASK) 623 624 #define BCTU_SFTRGR2_SFTRG53_MASK (0x200000U) 625 #define BCTU_SFTRGR2_SFTRG53_SHIFT (21U) 626 #define BCTU_SFTRGR2_SFTRG53_WIDTH (1U) 627 #define BCTU_SFTRGR2_SFTRG53(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG53_SHIFT)) & BCTU_SFTRGR2_SFTRG53_MASK) 628 629 #define BCTU_SFTRGR2_SFTRG54_MASK (0x400000U) 630 #define BCTU_SFTRGR2_SFTRG54_SHIFT (22U) 631 #define BCTU_SFTRGR2_SFTRG54_WIDTH (1U) 632 #define BCTU_SFTRGR2_SFTRG54(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG54_SHIFT)) & BCTU_SFTRGR2_SFTRG54_MASK) 633 634 #define BCTU_SFTRGR2_SFTRG55_MASK (0x800000U) 635 #define BCTU_SFTRGR2_SFTRG55_SHIFT (23U) 636 #define BCTU_SFTRGR2_SFTRG55_WIDTH (1U) 637 #define BCTU_SFTRGR2_SFTRG55(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG55_SHIFT)) & BCTU_SFTRGR2_SFTRG55_MASK) 638 639 #define BCTU_SFTRGR2_SFTRG56_MASK (0x1000000U) 640 #define BCTU_SFTRGR2_SFTRG56_SHIFT (24U) 641 #define BCTU_SFTRGR2_SFTRG56_WIDTH (1U) 642 #define BCTU_SFTRGR2_SFTRG56(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG56_SHIFT)) & BCTU_SFTRGR2_SFTRG56_MASK) 643 644 #define BCTU_SFTRGR2_SFTRG57_MASK (0x2000000U) 645 #define BCTU_SFTRGR2_SFTRG57_SHIFT (25U) 646 #define BCTU_SFTRGR2_SFTRG57_WIDTH (1U) 647 #define BCTU_SFTRGR2_SFTRG57(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG57_SHIFT)) & BCTU_SFTRGR2_SFTRG57_MASK) 648 649 #define BCTU_SFTRGR2_SFTRG58_MASK (0x4000000U) 650 #define BCTU_SFTRGR2_SFTRG58_SHIFT (26U) 651 #define BCTU_SFTRGR2_SFTRG58_WIDTH (1U) 652 #define BCTU_SFTRGR2_SFTRG58(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG58_SHIFT)) & BCTU_SFTRGR2_SFTRG58_MASK) 653 654 #define BCTU_SFTRGR2_SFTRG59_MASK (0x8000000U) 655 #define BCTU_SFTRGR2_SFTRG59_SHIFT (27U) 656 #define BCTU_SFTRGR2_SFTRG59_WIDTH (1U) 657 #define BCTU_SFTRGR2_SFTRG59(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG59_SHIFT)) & BCTU_SFTRGR2_SFTRG59_MASK) 658 659 #define BCTU_SFTRGR2_SFTRG60_MASK (0x10000000U) 660 #define BCTU_SFTRGR2_SFTRG60_SHIFT (28U) 661 #define BCTU_SFTRGR2_SFTRG60_WIDTH (1U) 662 #define BCTU_SFTRGR2_SFTRG60(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG60_SHIFT)) & BCTU_SFTRGR2_SFTRG60_MASK) 663 664 #define BCTU_SFTRGR2_SFTRG61_MASK (0x20000000U) 665 #define BCTU_SFTRGR2_SFTRG61_SHIFT (29U) 666 #define BCTU_SFTRGR2_SFTRG61_WIDTH (1U) 667 #define BCTU_SFTRGR2_SFTRG61(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG61_SHIFT)) & BCTU_SFTRGR2_SFTRG61_MASK) 668 669 #define BCTU_SFTRGR2_SFTRG62_MASK (0x40000000U) 670 #define BCTU_SFTRGR2_SFTRG62_SHIFT (30U) 671 #define BCTU_SFTRGR2_SFTRG62_WIDTH (1U) 672 #define BCTU_SFTRGR2_SFTRG62(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG62_SHIFT)) & BCTU_SFTRGR2_SFTRG62_MASK) 673 674 #define BCTU_SFTRGR2_SFTRG63_MASK (0x80000000U) 675 #define BCTU_SFTRGR2_SFTRG63_SHIFT (31U) 676 #define BCTU_SFTRGR2_SFTRG63_WIDTH (1U) 677 #define BCTU_SFTRGR2_SFTRG63(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR2_SFTRG63_SHIFT)) & BCTU_SFTRGR2_SFTRG63_MASK) 678 /*! @} */ 679 680 /*! @name SFTRGR3 - Software Trigger 3 */ 681 /*! @{ */ 682 683 #define BCTU_SFTRGR3_SFTRG64_MASK (0x1U) 684 #define BCTU_SFTRGR3_SFTRG64_SHIFT (0U) 685 #define BCTU_SFTRGR3_SFTRG64_WIDTH (1U) 686 #define BCTU_SFTRGR3_SFTRG64(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR3_SFTRG64_SHIFT)) & BCTU_SFTRGR3_SFTRG64_MASK) 687 688 #define BCTU_SFTRGR3_SFTRG65_MASK (0x2U) 689 #define BCTU_SFTRGR3_SFTRG65_SHIFT (1U) 690 #define BCTU_SFTRGR3_SFTRG65_WIDTH (1U) 691 #define BCTU_SFTRGR3_SFTRG65(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR3_SFTRG65_SHIFT)) & BCTU_SFTRGR3_SFTRG65_MASK) 692 693 #define BCTU_SFTRGR3_SFTRG66_MASK (0x4U) 694 #define BCTU_SFTRGR3_SFTRG66_SHIFT (2U) 695 #define BCTU_SFTRGR3_SFTRG66_WIDTH (1U) 696 #define BCTU_SFTRGR3_SFTRG66(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR3_SFTRG66_SHIFT)) & BCTU_SFTRGR3_SFTRG66_MASK) 697 698 #define BCTU_SFTRGR3_SFTRG67_MASK (0x8U) 699 #define BCTU_SFTRGR3_SFTRG67_SHIFT (3U) 700 #define BCTU_SFTRGR3_SFTRG67_WIDTH (1U) 701 #define BCTU_SFTRGR3_SFTRG67(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR3_SFTRG67_SHIFT)) & BCTU_SFTRGR3_SFTRG67_MASK) 702 703 #define BCTU_SFTRGR3_SFTRG68_MASK (0x10U) 704 #define BCTU_SFTRGR3_SFTRG68_SHIFT (4U) 705 #define BCTU_SFTRGR3_SFTRG68_WIDTH (1U) 706 #define BCTU_SFTRGR3_SFTRG68(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR3_SFTRG68_SHIFT)) & BCTU_SFTRGR3_SFTRG68_MASK) 707 708 #define BCTU_SFTRGR3_SFTRG69_MASK (0x20U) 709 #define BCTU_SFTRGR3_SFTRG69_SHIFT (5U) 710 #define BCTU_SFTRGR3_SFTRG69_WIDTH (1U) 711 #define BCTU_SFTRGR3_SFTRG69(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR3_SFTRG69_SHIFT)) & BCTU_SFTRGR3_SFTRG69_MASK) 712 713 #define BCTU_SFTRGR3_SFTRG70_MASK (0x40U) 714 #define BCTU_SFTRGR3_SFTRG70_SHIFT (6U) 715 #define BCTU_SFTRGR3_SFTRG70_WIDTH (1U) 716 #define BCTU_SFTRGR3_SFTRG70(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR3_SFTRG70_SHIFT)) & BCTU_SFTRGR3_SFTRG70_MASK) 717 718 #define BCTU_SFTRGR3_SFTRG71_MASK (0x80U) 719 #define BCTU_SFTRGR3_SFTRG71_SHIFT (7U) 720 #define BCTU_SFTRGR3_SFTRG71_WIDTH (1U) 721 #define BCTU_SFTRGR3_SFTRG71(x) (((uint32_t)(((uint32_t)(x)) << BCTU_SFTRGR3_SFTRG71_SHIFT)) & BCTU_SFTRGR3_SFTRG71_MASK) 722 /*! @} */ 723 724 /*! @name ADCDR - ADC0 Result Data..ADC2 Result Data */ 725 /*! @{ */ 726 727 #define BCTU_ADCDR_ADC_DATA_MASK (0x7FFFU) 728 #define BCTU_ADCDR_ADC_DATA_SHIFT (0U) 729 #define BCTU_ADCDR_ADC_DATA_WIDTH (15U) 730 #define BCTU_ADCDR_ADC_DATA(x) (((uint32_t)(((uint32_t)(x)) << BCTU_ADCDR_ADC_DATA_SHIFT)) & BCTU_ADCDR_ADC_DATA_MASK) 731 732 #define BCTU_ADCDR_LAST_MASK (0x10000U) 733 #define BCTU_ADCDR_LAST_SHIFT (16U) 734 #define BCTU_ADCDR_LAST_WIDTH (1U) 735 #define BCTU_ADCDR_LAST(x) (((uint32_t)(((uint32_t)(x)) << BCTU_ADCDR_LAST_SHIFT)) & BCTU_ADCDR_LAST_MASK) 736 737 #define BCTU_ADCDR_LIST_MASK (0x20000U) 738 #define BCTU_ADCDR_LIST_SHIFT (17U) 739 #define BCTU_ADCDR_LIST_WIDTH (1U) 740 #define BCTU_ADCDR_LIST(x) (((uint32_t)(((uint32_t)(x)) << BCTU_ADCDR_LIST_SHIFT)) & BCTU_ADCDR_LIST_MASK) 741 742 #define BCTU_ADCDR_CH_MASK (0x1FC0000U) 743 #define BCTU_ADCDR_CH_SHIFT (18U) 744 #define BCTU_ADCDR_CH_WIDTH (7U) 745 #define BCTU_ADCDR_CH(x) (((uint32_t)(((uint32_t)(x)) << BCTU_ADCDR_CH_SHIFT)) & BCTU_ADCDR_CH_MASK) 746 747 #define BCTU_ADCDR_TRG_SRC_MASK (0xFE000000U) 748 #define BCTU_ADCDR_TRG_SRC_SHIFT (25U) 749 #define BCTU_ADCDR_TRG_SRC_WIDTH (7U) 750 #define BCTU_ADCDR_TRG_SRC(x) (((uint32_t)(((uint32_t)(x)) << BCTU_ADCDR_TRG_SRC_SHIFT)) & BCTU_ADCDR_TRG_SRC_MASK) 751 /*! @} */ 752 753 /*! @name LISTSTAR - CL Size Status */ 754 /*! @{ */ 755 756 #define BCTU_LISTSTAR_LISTSZ_MASK (0xFFU) 757 #define BCTU_LISTSTAR_LISTSZ_SHIFT (0U) 758 #define BCTU_LISTSTAR_LISTSZ_WIDTH (8U) 759 #define BCTU_LISTSTAR_LISTSZ(x) (((uint32_t)(((uint32_t)(x)) << BCTU_LISTSTAR_LISTSZ_SHIFT)) & BCTU_LISTSTAR_LISTSZ_MASK) 760 /*! @} */ 761 762 /*! @name LISTCHR - CL Channel Address */ 763 /*! @{ */ 764 765 #define BCTU_LISTCHR_ADC_CHL_y_plus_1_MASK (0x7FU) 766 #define BCTU_LISTCHR_ADC_CHL_y_plus_1_SHIFT (0U) 767 #define BCTU_LISTCHR_ADC_CHL_y_plus_1_WIDTH (7U) 768 #define BCTU_LISTCHR_ADC_CHL_y_plus_1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_LISTCHR_ADC_CHL_y_plus_1_SHIFT)) & BCTU_LISTCHR_ADC_CHL_y_plus_1_MASK) 769 770 #define BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_plus_1_MASK (0x4000U) 771 #define BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_plus_1_SHIFT (14U) 772 #define BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_plus_1_WIDTH (1U) 773 #define BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_plus_1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_plus_1_SHIFT)) & BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_plus_1_MASK) 774 775 #define BCTU_LISTCHR_LAST_y_plus_1_MASK (0x8000U) 776 #define BCTU_LISTCHR_LAST_y_plus_1_SHIFT (15U) 777 #define BCTU_LISTCHR_LAST_y_plus_1_WIDTH (1U) 778 #define BCTU_LISTCHR_LAST_y_plus_1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_LISTCHR_LAST_y_plus_1_SHIFT)) & BCTU_LISTCHR_LAST_y_plus_1_MASK) 779 780 #define BCTU_LISTCHR_ADC_CH_y_MASK (0x7F0000U) 781 #define BCTU_LISTCHR_ADC_CH_y_SHIFT (16U) 782 #define BCTU_LISTCHR_ADC_CH_y_WIDTH (7U) 783 #define BCTU_LISTCHR_ADC_CH_y(x) (((uint32_t)(((uint32_t)(x)) << BCTU_LISTCHR_ADC_CH_y_SHIFT)) & BCTU_LISTCHR_ADC_CH_y_MASK) 784 785 #define BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_MASK (0x40000000U) 786 #define BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_SHIFT (30U) 787 #define BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_WIDTH (1U) 788 #define BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y(x) (((uint32_t)(((uint32_t)(x)) << BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_SHIFT)) & BCTU_LISTCHR_NEXT_CH_WAIT_ON_TRIG_y_MASK) 789 790 #define BCTU_LISTCHR_LAST_y_MASK (0x80000000U) 791 #define BCTU_LISTCHR_LAST_y_SHIFT (31U) 792 #define BCTU_LISTCHR_LAST_y_WIDTH (1U) 793 #define BCTU_LISTCHR_LAST_y(x) (((uint32_t)(((uint32_t)(x)) << BCTU_LISTCHR_LAST_y_SHIFT)) & BCTU_LISTCHR_LAST_y_MASK) 794 /*! @} */ 795 796 /*! @name FIFO1DR - FIFO Result Data */ 797 /*! @{ */ 798 799 #define BCTU_FIFO1DR_ADC_DATA_MASK (0x7FFFU) 800 #define BCTU_FIFO1DR_ADC_DATA_SHIFT (0U) 801 #define BCTU_FIFO1DR_ADC_DATA_WIDTH (15U) 802 #define BCTU_FIFO1DR_ADC_DATA(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFO1DR_ADC_DATA_SHIFT)) & BCTU_FIFO1DR_ADC_DATA_MASK) 803 804 #define BCTU_FIFO1DR_ADC_NUM_MASK (0x30000U) 805 #define BCTU_FIFO1DR_ADC_NUM_SHIFT (16U) 806 #define BCTU_FIFO1DR_ADC_NUM_WIDTH (2U) 807 #define BCTU_FIFO1DR_ADC_NUM(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFO1DR_ADC_NUM_SHIFT)) & BCTU_FIFO1DR_ADC_NUM_MASK) 808 809 #define BCTU_FIFO1DR_CH_MASK (0x1FC0000U) 810 #define BCTU_FIFO1DR_CH_SHIFT (18U) 811 #define BCTU_FIFO1DR_CH_WIDTH (7U) 812 #define BCTU_FIFO1DR_CH(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFO1DR_CH_SHIFT)) & BCTU_FIFO1DR_CH_MASK) 813 814 #define BCTU_FIFO1DR_TRG_SRC_MASK (0xFE000000U) 815 #define BCTU_FIFO1DR_TRG_SRC_SHIFT (25U) 816 #define BCTU_FIFO1DR_TRG_SRC_WIDTH (7U) 817 #define BCTU_FIFO1DR_TRG_SRC(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFO1DR_TRG_SRC_SHIFT)) & BCTU_FIFO1DR_TRG_SRC_MASK) 818 /*! @} */ 819 820 /*! @name FIFO2DR - FIFO Result Data */ 821 /*! @{ */ 822 823 #define BCTU_FIFO2DR_ADC_DATA_MASK (0x7FFFU) 824 #define BCTU_FIFO2DR_ADC_DATA_SHIFT (0U) 825 #define BCTU_FIFO2DR_ADC_DATA_WIDTH (15U) 826 #define BCTU_FIFO2DR_ADC_DATA(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFO2DR_ADC_DATA_SHIFT)) & BCTU_FIFO2DR_ADC_DATA_MASK) 827 828 #define BCTU_FIFO2DR_ADC_NUM_MASK (0x30000U) 829 #define BCTU_FIFO2DR_ADC_NUM_SHIFT (16U) 830 #define BCTU_FIFO2DR_ADC_NUM_WIDTH (2U) 831 #define BCTU_FIFO2DR_ADC_NUM(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFO2DR_ADC_NUM_SHIFT)) & BCTU_FIFO2DR_ADC_NUM_MASK) 832 833 #define BCTU_FIFO2DR_CH_MASK (0x1FC0000U) 834 #define BCTU_FIFO2DR_CH_SHIFT (18U) 835 #define BCTU_FIFO2DR_CH_WIDTH (7U) 836 #define BCTU_FIFO2DR_CH(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFO2DR_CH_SHIFT)) & BCTU_FIFO2DR_CH_MASK) 837 838 #define BCTU_FIFO2DR_TRG_SRC_MASK (0xFE000000U) 839 #define BCTU_FIFO2DR_TRG_SRC_SHIFT (25U) 840 #define BCTU_FIFO2DR_TRG_SRC_WIDTH (7U) 841 #define BCTU_FIFO2DR_TRG_SRC(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFO2DR_TRG_SRC_SHIFT)) & BCTU_FIFO2DR_TRG_SRC_MASK) 842 /*! @} */ 843 844 /*! @name FIFOCR - FIFO Control */ 845 /*! @{ */ 846 847 #define BCTU_FIFOCR_IEN_FIFO1_MASK (0x10000U) 848 #define BCTU_FIFOCR_IEN_FIFO1_SHIFT (16U) 849 #define BCTU_FIFOCR_IEN_FIFO1_WIDTH (1U) 850 #define BCTU_FIFOCR_IEN_FIFO1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOCR_IEN_FIFO1_SHIFT)) & BCTU_FIFOCR_IEN_FIFO1_MASK) 851 852 #define BCTU_FIFOCR_IEN_FIFO2_MASK (0x20000U) 853 #define BCTU_FIFOCR_IEN_FIFO2_SHIFT (17U) 854 #define BCTU_FIFOCR_IEN_FIFO2_WIDTH (1U) 855 #define BCTU_FIFOCR_IEN_FIFO2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOCR_IEN_FIFO2_SHIFT)) & BCTU_FIFOCR_IEN_FIFO2_MASK) 856 857 #define BCTU_FIFOCR_DMA_EN_FIFO1_MASK (0x1000000U) 858 #define BCTU_FIFOCR_DMA_EN_FIFO1_SHIFT (24U) 859 #define BCTU_FIFOCR_DMA_EN_FIFO1_WIDTH (1U) 860 #define BCTU_FIFOCR_DMA_EN_FIFO1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOCR_DMA_EN_FIFO1_SHIFT)) & BCTU_FIFOCR_DMA_EN_FIFO1_MASK) 861 862 #define BCTU_FIFOCR_DMA_EN_FIFO2_MASK (0x2000000U) 863 #define BCTU_FIFOCR_DMA_EN_FIFO2_SHIFT (25U) 864 #define BCTU_FIFOCR_DMA_EN_FIFO2_WIDTH (1U) 865 #define BCTU_FIFOCR_DMA_EN_FIFO2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOCR_DMA_EN_FIFO2_SHIFT)) & BCTU_FIFOCR_DMA_EN_FIFO2_MASK) 866 /*! @} */ 867 868 /*! @name FIFOWM - FIFO Watermark Configuration */ 869 /*! @{ */ 870 871 #define BCTU_FIFOWM_WM_FIFO1_MASK (0xFU) 872 #define BCTU_FIFOWM_WM_FIFO1_SHIFT (0U) 873 #define BCTU_FIFOWM_WM_FIFO1_WIDTH (4U) 874 #define BCTU_FIFOWM_WM_FIFO1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOWM_WM_FIFO1_SHIFT)) & BCTU_FIFOWM_WM_FIFO1_MASK) 875 876 #define BCTU_FIFOWM_WM_FIFO2_MASK (0x700U) 877 #define BCTU_FIFOWM_WM_FIFO2_SHIFT (8U) 878 #define BCTU_FIFOWM_WM_FIFO2_WIDTH (3U) 879 #define BCTU_FIFOWM_WM_FIFO2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOWM_WM_FIFO2_SHIFT)) & BCTU_FIFOWM_WM_FIFO2_MASK) 880 /*! @} */ 881 882 /*! @name FIFOERR - FIFO Error/Status */ 883 /*! @{ */ 884 885 #define BCTU_FIFOERR_WM_INT_FIFO1_MASK (0x10000U) 886 #define BCTU_FIFOERR_WM_INT_FIFO1_SHIFT (16U) 887 #define BCTU_FIFOERR_WM_INT_FIFO1_WIDTH (1U) 888 #define BCTU_FIFOERR_WM_INT_FIFO1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOERR_WM_INT_FIFO1_SHIFT)) & BCTU_FIFOERR_WM_INT_FIFO1_MASK) 889 890 #define BCTU_FIFOERR_WM_INT_FIFO2_MASK (0x20000U) 891 #define BCTU_FIFOERR_WM_INT_FIFO2_SHIFT (17U) 892 #define BCTU_FIFOERR_WM_INT_FIFO2_WIDTH (1U) 893 #define BCTU_FIFOERR_WM_INT_FIFO2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOERR_WM_INT_FIFO2_SHIFT)) & BCTU_FIFOERR_WM_INT_FIFO2_MASK) 894 895 #define BCTU_FIFOERR_OVR_ERR_FIFO1_MASK (0x1000000U) 896 #define BCTU_FIFOERR_OVR_ERR_FIFO1_SHIFT (24U) 897 #define BCTU_FIFOERR_OVR_ERR_FIFO1_WIDTH (1U) 898 #define BCTU_FIFOERR_OVR_ERR_FIFO1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOERR_OVR_ERR_FIFO1_SHIFT)) & BCTU_FIFOERR_OVR_ERR_FIFO1_MASK) 899 900 #define BCTU_FIFOERR_UNDR_ERR_FIFO1_MASK (0x2000000U) 901 #define BCTU_FIFOERR_UNDR_ERR_FIFO1_SHIFT (25U) 902 #define BCTU_FIFOERR_UNDR_ERR_FIFO1_WIDTH (1U) 903 #define BCTU_FIFOERR_UNDR_ERR_FIFO1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOERR_UNDR_ERR_FIFO1_SHIFT)) & BCTU_FIFOERR_UNDR_ERR_FIFO1_MASK) 904 905 #define BCTU_FIFOERR_OVR_ERR_FIFO2_MASK (0x4000000U) 906 #define BCTU_FIFOERR_OVR_ERR_FIFO2_SHIFT (26U) 907 #define BCTU_FIFOERR_OVR_ERR_FIFO2_WIDTH (1U) 908 #define BCTU_FIFOERR_OVR_ERR_FIFO2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOERR_OVR_ERR_FIFO2_SHIFT)) & BCTU_FIFOERR_OVR_ERR_FIFO2_MASK) 909 910 #define BCTU_FIFOERR_UNDR_ERR_FIFO2_MASK (0x8000000U) 911 #define BCTU_FIFOERR_UNDR_ERR_FIFO2_SHIFT (27U) 912 #define BCTU_FIFOERR_UNDR_ERR_FIFO2_WIDTH (1U) 913 #define BCTU_FIFOERR_UNDR_ERR_FIFO2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOERR_UNDR_ERR_FIFO2_SHIFT)) & BCTU_FIFOERR_UNDR_ERR_FIFO2_MASK) 914 /*! @} */ 915 916 /*! @name FIFOSR - FIFO Status */ 917 /*! @{ */ 918 919 #define BCTU_FIFOSR_FULL_FIFO1_MASK (0x1U) 920 #define BCTU_FIFOSR_FULL_FIFO1_SHIFT (0U) 921 #define BCTU_FIFOSR_FULL_FIFO1_WIDTH (1U) 922 #define BCTU_FIFOSR_FULL_FIFO1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOSR_FULL_FIFO1_SHIFT)) & BCTU_FIFOSR_FULL_FIFO1_MASK) 923 924 #define BCTU_FIFOSR_FULL_FIFO2_MASK (0x2U) 925 #define BCTU_FIFOSR_FULL_FIFO2_SHIFT (1U) 926 #define BCTU_FIFOSR_FULL_FIFO2_WIDTH (1U) 927 #define BCTU_FIFOSR_FULL_FIFO2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOSR_FULL_FIFO2_SHIFT)) & BCTU_FIFOSR_FULL_FIFO2_MASK) 928 /*! @} */ 929 930 /*! @name FIFOCNTR - FIFO Counter */ 931 /*! @{ */ 932 933 #define BCTU_FIFOCNTR_CNTR_FIFO1_MASK (0x1FU) 934 #define BCTU_FIFOCNTR_CNTR_FIFO1_SHIFT (0U) 935 #define BCTU_FIFOCNTR_CNTR_FIFO1_WIDTH (5U) 936 #define BCTU_FIFOCNTR_CNTR_FIFO1(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOCNTR_CNTR_FIFO1_SHIFT)) & BCTU_FIFOCNTR_CNTR_FIFO1_MASK) 937 938 #define BCTU_FIFOCNTR_CNTR_FIFO2_MASK (0xF00U) 939 #define BCTU_FIFOCNTR_CNTR_FIFO2_SHIFT (8U) 940 #define BCTU_FIFOCNTR_CNTR_FIFO2_WIDTH (4U) 941 #define BCTU_FIFOCNTR_CNTR_FIFO2(x) (((uint32_t)(((uint32_t)(x)) << BCTU_FIFOCNTR_CNTR_FIFO2_SHIFT)) & BCTU_FIFOCNTR_CNTR_FIFO2_MASK) 942 /*! @} */ 943 944 /*! 945 * @} 946 */ /* end of group BCTU_Register_Masks */ 947 948 /*! 949 * @} 950 */ /* end of group BCTU_Peripheral_Access_Layer */ 951 952 #endif /* #if !defined(S32K344_BCTU_H_) */ 953
