1/* 2 * Copyright (c) 2022, NXP 3 * SPDX-License-Identifier: Apache-2.0 4 * 5 * Note: File generated by rt_cfg_utils.py 6 * from configuration data for MIMXRT1024CAG4A 7 */ 8 9/* 10 * SOC level pinctrl defintions 11 * These definitions define SOC level defaults for each pin, 12 * and select the pinmux for the pin. Pinmux entries are a tuple of: 13 * <mux_register mux_mode input_register input_daisy config_register> 14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 15 * the pinctrl driver will write the mux_mode and input_daisy values into 16 * each register, respectively. The config_register is used to configure 17 * the pin based on the devicetree properties set 18 */ 19 20&iomuxc { 21 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 { 22 pinmux = <0x401f80bc 5 0x0 0 0x401f8230>; 23 }; 24 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpt1_compare1: IOMUXC_GPIO_AD_B0_00_GPT1_COMPARE1 { 25 pinmux = <0x401f80bc 7 0x0 0 0x401f8230>; 26 }; 27 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_jtag_tms: IOMUXC_GPIO_AD_B0_00_JTAG_TMS { 28 pinmux = <0x401f80bc 0 0x0 0 0x401f8230>; 29 }; 30 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 { 31 pinmux = <0x401f80c0 5 0x0 0 0x401f8234>; 32 }; 33 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpt1_capture2: IOMUXC_GPIO_AD_B0_01_GPT1_CAPTURE2 { 34 pinmux = <0x401f80c0 7 0x0 0 0x401f8234>; 35 }; 36 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_jtag_tck: IOMUXC_GPIO_AD_B0_01_JTAG_TCK { 37 pinmux = <0x401f80c0 0 0x0 0 0x401f8234>; 38 }; 39 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 { 40 pinmux = <0x401f80c4 5 0x0 0 0x401f8238>; 41 }; 42 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpt1_capture1: IOMUXC_GPIO_AD_B0_02_GPT1_CAPTURE1 { 43 pinmux = <0x401f80c4 7 0x0 0 0x401f8238>; 44 }; 45 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_jtag_mod: IOMUXC_GPIO_AD_B0_02_JTAG_MOD { 46 pinmux = <0x401f80c4 0 0x0 0 0x401f8238>; 47 }; 48 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_03_CCM_PMIC_RDY { 49 pinmux = <0x401f80c8 7 0x401f8300 2 0x401f823c>; 50 }; 51 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 { 52 pinmux = <0x401f80c8 5 0x0 0 0x401f823c>; 53 }; 54 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_jtag_tdi: IOMUXC_GPIO_AD_B0_03_JTAG_TDI { 55 pinmux = <0x401f80c8 0 0x0 0 0x401f823c>; 56 }; 57 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_sai1_mclk: IOMUXC_GPIO_AD_B0_03_SAI1_MCLK { 58 pinmux = <0x401f80c8 3 0x401f8430 1 0x401f823c>; 59 }; 60 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC { 61 pinmux = <0x401f80c8 6 0x401f848c 0 0x401f823c>; 62 }; 63 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usdhc1_wp: IOMUXC_GPIO_AD_B0_03_USDHC1_WP { 64 pinmux = <0x401f80c8 4 0x401f8494 0 0x401f823c>; 65 }; 66 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B0_03_USDHC2_CD_B { 67 pinmux = <0x401f80c8 1 0x401f8498 1 0x401f823c>; 68 }; 69 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_wdog1_b: IOMUXC_GPIO_AD_B0_03_WDOG1_B { 70 pinmux = <0x401f80c8 2 0x0 0 0x401f823c>; 71 }; 72 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_mdio: IOMUXC_GPIO_AD_B0_04_ENET_MDIO { 73 pinmux = <0x401f80cc 4 0x401f8308 1 0x401f8240>; 74 }; 75 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_ewm_out_b: IOMUXC_GPIO_AD_B0_04_EWM_OUT_B { 76 pinmux = <0x401f80cc 7 0x0 0 0x401f8240>; 77 }; 78 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_flexcan1_tx: IOMUXC_GPIO_AD_B0_04_FLEXCAN1_TX { 79 pinmux = <0x401f80cc 1 0x0 0 0x401f8240>; 80 }; 81 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 { 82 pinmux = <0x401f80cc 5 0x0 0 0x401f8240>; 83 }; 84 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_jtag_tdo: IOMUXC_GPIO_AD_B0_04_JTAG_TDO { 85 pinmux = <0x401f80cc 0 0x0 0 0x401f8240>; 86 }; 87 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_qtimer2_timer0: IOMUXC_GPIO_AD_B0_04_QTIMER2_TIMER0 { 88 pinmux = <0x401f80cc 3 0x401f8420 1 0x401f8240>; 89 gpr = <0x400ac018 0x4 0x0>; 90 }; 91 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_04_USB_OTG1_PWR { 92 pinmux = <0x401f80cc 6 0x0 0 0x401f8240>; 93 }; 94 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_usdhc1_wp: IOMUXC_GPIO_AD_B0_04_USDHC1_WP { 95 pinmux = <0x401f80cc 2 0x401f8494 1 0x401f8240>; 96 }; 97 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_arm_nmi: IOMUXC_GPIO_AD_B0_05_ARM_NMI { 98 pinmux = <0x401f80d0 7 0x401f840c 0 0x401f8244>; 99 }; 100 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_mdc: IOMUXC_GPIO_AD_B0_05_ENET_MDC { 101 pinmux = <0x401f80d0 4 0x0 0 0x401f8244>; 102 }; 103 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_flexcan1_rx: IOMUXC_GPIO_AD_B0_05_FLEXCAN1_RX { 104 pinmux = <0x401f80d0 1 0x401f8320 2 0x401f8244>; 105 }; 106 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 { 107 pinmux = <0x401f80d0 5 0x0 0 0x401f8244>; 108 }; 109 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_jtag_trstb: IOMUXC_GPIO_AD_B0_05_JTAG_TRSTB { 110 pinmux = <0x401f80d0 0 0x0 0 0x401f8244>; 111 }; 112 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_qtimer2_timer1: IOMUXC_GPIO_AD_B0_05_QTIMER2_TIMER1 { 113 pinmux = <0x401f80d0 3 0x401f8424 1 0x401f8244>; 114 gpr = <0x400ac018 0x5 0x0>; 115 }; 116 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_usb_otg1_id: IOMUXC_GPIO_AD_B0_05_USB_OTG1_ID { 117 pinmux = <0x401f80d0 6 0x401f82fc 0 0x401f8244>; 118 }; 119 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_usdhc1_cd_b: IOMUXC_GPIO_AD_B0_05_USDHC1_CD_B { 120 pinmux = <0x401f80d0 2 0x401f8490 1 0x401f8244>; 121 }; 122 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_06_FLEXPWM2_PWMA3 { 123 pinmux = <0x401f80d4 4 0x401f8354 0 0x401f8248>; 124 }; 125 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 { 126 pinmux = <0x401f80d4 5 0x0 0 0x401f8248>; 127 }; 128 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpuart1_tx: IOMUXC_GPIO_AD_B0_06_LPUART1_TX { 129 pinmux = <0x401f80d4 2 0x0 0 0x401f8248>; 130 }; 131 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_mqs_right: IOMUXC_GPIO_AD_B0_06_MQS_RIGHT { 132 pinmux = <0x401f80d4 1 0x0 0 0x401f8248>; 133 }; 134 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_pit_trigger0: IOMUXC_GPIO_AD_B0_06_PIT_TRIGGER0 { 135 pinmux = <0x401f80d4 0 0x0 0 0x401f8248>; 136 }; 137 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_qtimer2_timer2: IOMUXC_GPIO_AD_B0_06_QTIMER2_TIMER2 { 138 pinmux = <0x401f80d4 3 0x401f8428 1 0x401f8248>; 139 gpr = <0x400ac018 0x6 0x0>; 140 }; 141 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_ref_32k_out: IOMUXC_GPIO_AD_B0_06_REF_32K_OUT { 142 pinmux = <0x401f80d4 6 0x0 0 0x401f8248>; 143 }; 144 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_07_FLEXPWM2_PWMB3 { 145 pinmux = <0x401f80d8 4 0x401f8364 0 0x401f824c>; 146 }; 147 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 { 148 pinmux = <0x401f80d8 5 0x0 0 0x401f824c>; 149 }; 150 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_lpuart1_rx: IOMUXC_GPIO_AD_B0_07_LPUART1_RX { 151 pinmux = <0x401f80d8 2 0x0 0 0x401f824c>; 152 }; 153 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_mqs_left: IOMUXC_GPIO_AD_B0_07_MQS_LEFT { 154 pinmux = <0x401f80d8 1 0x0 0 0x401f824c>; 155 }; 156 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_pit_trigger1: IOMUXC_GPIO_AD_B0_07_PIT_TRIGGER1 { 157 pinmux = <0x401f80d8 0 0x0 0 0x401f824c>; 158 }; 159 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_qtimer2_timer3: IOMUXC_GPIO_AD_B0_07_QTIMER2_TIMER3 { 160 pinmux = <0x401f80d8 3 0x401f842c 1 0x401f824c>; 161 gpr = <0x400ac018 0x7 0x0>; 162 }; 163 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_ref_24m_out: IOMUXC_GPIO_AD_B0_07_REF_24M_OUT { 164 pinmux = <0x401f80d8 6 0x0 0 0x401f824c>; 165 }; 166 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_acmp1_in4: IOMUXC_GPIO_AD_B0_08_ACMP1_IN4 { 167 pinmux = <0x401f80dc 5 0x0 0 0x401f8250>; 168 }; 169 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_arm_cm7_txev: IOMUXC_GPIO_AD_B0_08_ARM_CM7_TXEV { 170 pinmux = <0x401f80dc 6 0x0 0 0x401f8250>; 171 }; 172 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_ref_clk: IOMUXC_GPIO_AD_B0_08_ENET_REF_CLK { 173 pinmux = <0x401f80dc 4 0x401f8304 1 0x401f8250>; 174 }; 175 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_tx_clk: IOMUXC_GPIO_AD_B0_08_ENET_TX_CLK { 176 pinmux = <0x401f80dc 0 0x401f831c 1 0x401f8250>; 177 }; 178 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 { 179 pinmux = <0x401f80dc 5 0x0 0 0x401f8250>; 180 }; 181 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_kpp_col0: IOMUXC_GPIO_AD_B0_08_KPP_COL0 { 182 pinmux = <0x401f80dc 3 0x0 0 0x401f8250>; 183 }; 184 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_lpi2c3_scl: IOMUXC_GPIO_AD_B0_08_LPI2C3_SCL { 185 pinmux = <0x401f80dc 1 0x401f838c 1 0x401f8250>; 186 }; 187 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_08_LPUART1_CTS_B { 188 pinmux = <0x401f80dc 2 0x0 0 0x401f8250>; 189 }; 190 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_acmp2_in4: IOMUXC_GPIO_AD_B0_09_ACMP2_IN4 { 191 pinmux = <0x401f80e0 5 0x0 0 0x401f8254>; 192 }; 193 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_arm_cm7_rxev: IOMUXC_GPIO_AD_B0_09_ARM_CM7_RXEV { 194 pinmux = <0x401f80e0 6 0x0 0 0x401f8254>; 195 }; 196 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data1: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA1 { 197 pinmux = <0x401f80e0 0 0x401f8310 1 0x401f8254>; 198 }; 199 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 { 200 pinmux = <0x401f80e0 5 0x0 0 0x401f8254>; 201 }; 202 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_kpp_row0: IOMUXC_GPIO_AD_B0_09_KPP_ROW0 { 203 pinmux = <0x401f80e0 3 0x0 0 0x401f8254>; 204 }; 205 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_lpi2c3_sda: IOMUXC_GPIO_AD_B0_09_LPI2C3_SDA { 206 pinmux = <0x401f80e0 1 0x401f8390 1 0x401f8254>; 207 }; 208 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_09_LPUART1_RTS_B { 209 pinmux = <0x401f80e0 2 0x0 0 0x401f8254>; 210 }; 211 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_acmp3_in4: IOMUXC_GPIO_AD_B0_10_ACMP3_IN4 { 212 pinmux = <0x401f80e4 5 0x0 0 0x401f8258>; 213 }; 214 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_arm_trace_clk: IOMUXC_GPIO_AD_B0_10_ARM_TRACE_CLK { 215 pinmux = <0x401f80e4 6 0x0 0 0x401f8258>; 216 }; 217 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_rx_data0: IOMUXC_GPIO_AD_B0_10_ENET_RX_DATA0 { 218 pinmux = <0x401f80e4 0 0x401f830c 1 0x401f8258>; 219 }; 220 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_AD_B0_10_FLEXPWM2_PWMA2 { 221 pinmux = <0x401f80e4 4 0x401f8350 0 0x401f8258>; 222 }; 223 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 { 224 pinmux = <0x401f80e4 5 0x0 0 0x401f8258>; 225 }; 226 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_kpp_col1: IOMUXC_GPIO_AD_B0_10_KPP_COL1 { 227 pinmux = <0x401f80e4 3 0x0 0 0x401f8258>; 228 }; 229 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_lpspi1_sck: IOMUXC_GPIO_AD_B0_10_LPSPI1_SCK { 230 pinmux = <0x401f80e4 1 0x401f83a0 1 0x401f8258>; 231 }; 232 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_lpuart5_tx: IOMUXC_GPIO_AD_B0_10_LPUART5_TX { 233 pinmux = <0x401f80e4 2 0x401f83f0 0 0x401f8258>; 234 }; 235 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_acmp4_in4: IOMUXC_GPIO_AD_B0_11_ACMP4_IN4 { 236 pinmux = <0x401f80e8 5 0x0 0 0x401f825c>; 237 }; 238 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_arm_trace_swo: IOMUXC_GPIO_AD_B0_11_ARM_TRACE_SWO { 239 pinmux = <0x401f80e8 6 0x0 0 0x401f825c>; 240 }; 241 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_rx_en: IOMUXC_GPIO_AD_B0_11_ENET_RX_EN { 242 pinmux = <0x401f80e8 0 0x401f8314 1 0x401f825c>; 243 }; 244 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_AD_B0_11_FLEXPWM2_PWMB2 { 245 pinmux = <0x401f80e8 4 0x401f8360 0 0x401f825c>; 246 }; 247 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 { 248 pinmux = <0x401f80e8 5 0x0 0 0x401f825c>; 249 }; 250 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_kpp_row1: IOMUXC_GPIO_AD_B0_11_KPP_ROW1 { 251 pinmux = <0x401f80e8 3 0x0 0 0x401f825c>; 252 }; 253 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_lpspi1_pcs0: IOMUXC_GPIO_AD_B0_11_LPSPI1_PCS0 { 254 pinmux = <0x401f80e8 1 0x401f839c 1 0x401f825c>; 255 }; 256 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_lpuart5_rx: IOMUXC_GPIO_AD_B0_11_LPUART5_RX { 257 pinmux = <0x401f80e8 2 0x401f83ec 0 0x401f825c>; 258 }; 259 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in0: IOMUXC_GPIO_AD_B0_12_ADC1_IN0 { 260 pinmux = <0x401f80ec 5 0x0 0 0x401f8260>; 261 }; 262 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_trace0: IOMUXC_GPIO_AD_B0_12_ARM_TRACE0 { 263 pinmux = <0x401f80ec 6 0x0 0 0x401f8260>; 264 }; 265 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_rx_er: IOMUXC_GPIO_AD_B0_12_ENET_RX_ER { 266 pinmux = <0x401f80ec 0 0x401f8318 1 0x401f8260>; 267 }; 268 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm2_pwma1: IOMUXC_GPIO_AD_B0_12_FLEXPWM2_PWMA1 { 269 pinmux = <0x401f80ec 4 0x401f834c 0 0x401f8260>; 270 }; 271 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 { 272 pinmux = <0x401f80ec 5 0x0 0 0x401f8260>; 273 }; 274 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_kpp_col2: IOMUXC_GPIO_AD_B0_12_KPP_COL2 { 275 pinmux = <0x401f80ec 3 0x0 0 0x401f8260>; 276 }; 277 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpspi1_sdo: IOMUXC_GPIO_AD_B0_12_LPSPI1_SDO { 278 pinmux = <0x401f80ec 1 0x401f83a8 1 0x401f8260>; 279 }; 280 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart3_cts_b: IOMUXC_GPIO_AD_B0_12_LPUART3_CTS_B { 281 pinmux = <0x401f80ec 2 0x0 0 0x401f8260>; 282 }; 283 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_snvs_vio_5_ctl: IOMUXC_GPIO_AD_B0_12_SNVS_VIO_5_CTL { 284 pinmux = <0x401f80ec 7 0x0 0 0x401f8260>; 285 }; 286 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc2_in0: IOMUXC_GPIO_AD_B0_13_ADC2_IN0 { 287 pinmux = <0x401f80f0 5 0x0 0 0x401f8264>; 288 }; 289 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_arm_trace1: IOMUXC_GPIO_AD_B0_13_ARM_TRACE1 { 290 pinmux = <0x401f80f0 6 0x0 0 0x401f8264>; 291 }; 292 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_tx_en: IOMUXC_GPIO_AD_B0_13_ENET_TX_EN { 293 pinmux = <0x401f80f0 0 0x0 0 0x401f8264>; 294 }; 295 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm2_pwmb1: IOMUXC_GPIO_AD_B0_13_FLEXPWM2_PWMB1 { 296 pinmux = <0x401f80f0 4 0x401f835c 0 0x401f8264>; 297 }; 298 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 { 299 pinmux = <0x401f80f0 5 0x0 0 0x401f8264>; 300 }; 301 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_kpp_row2: IOMUXC_GPIO_AD_B0_13_KPP_ROW2 { 302 pinmux = <0x401f80f0 3 0x0 0 0x401f8264>; 303 }; 304 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpspi1_sdi: IOMUXC_GPIO_AD_B0_13_LPSPI1_SDI { 305 pinmux = <0x401f80f0 1 0x401f83a4 1 0x401f8264>; 306 }; 307 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart3_rts_b: IOMUXC_GPIO_AD_B0_13_LPUART3_RTS_B { 308 pinmux = <0x401f80f0 2 0x0 0 0x401f8264>; 309 }; 310 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_snvs_vio_5_b: IOMUXC_GPIO_AD_B0_13_SNVS_VIO_5_B { 311 pinmux = <0x401f80f0 7 0x0 0 0x401f8264>; 312 }; 313 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp1_in0: IOMUXC_GPIO_AD_B0_14_ACMP1_IN0 { 314 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 315 }; 316 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in0: IOMUXC_GPIO_AD_B0_14_ACMP2_IN0 { 317 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 318 }; 319 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp3_in0: IOMUXC_GPIO_AD_B0_14_ACMP3_IN0 { 320 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 321 }; 322 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp4_in0: IOMUXC_GPIO_AD_B0_14_ACMP4_IN0 { 323 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 324 }; 325 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in1: IOMUXC_GPIO_AD_B0_14_ADC1_IN1 { 326 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 327 }; 328 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc2_in1: IOMUXC_GPIO_AD_B0_14_ADC2_IN1 { 329 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 330 }; 331 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_arm_trace2: IOMUXC_GPIO_AD_B0_14_ARM_TRACE2 { 332 pinmux = <0x401f80f4 6 0x0 0 0x401f8268>; 333 }; 334 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_tx_data0: IOMUXC_GPIO_AD_B0_14_ENET_TX_DATA0 { 335 pinmux = <0x401f80f4 0 0x0 0 0x401f8268>; 336 }; 337 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX { 338 pinmux = <0x401f80f4 1 0x0 0 0x401f8268>; 339 }; 340 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexpwm2_pwma0: IOMUXC_GPIO_AD_B0_14_FLEXPWM2_PWMA0 { 341 pinmux = <0x401f80f4 4 0x401f8348 0 0x401f8268>; 342 }; 343 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 { 344 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 345 }; 346 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_kpp_col3: IOMUXC_GPIO_AD_B0_14_KPP_COL3 { 347 pinmux = <0x401f80f4 3 0x0 0 0x401f8268>; 348 }; 349 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart3_tx: IOMUXC_GPIO_AD_B0_14_LPUART3_TX { 350 pinmux = <0x401f80f4 2 0x401f83dc 1 0x401f8268>; 351 }; 352 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_wdog1_any: IOMUXC_GPIO_AD_B0_14_WDOG1_ANY { 353 pinmux = <0x401f80f4 7 0x0 0 0x401f8268>; 354 }; 355 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp1_in1: IOMUXC_GPIO_AD_B0_15_ACMP1_IN1 { 356 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 357 }; 358 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp2_in1: IOMUXC_GPIO_AD_B0_15_ACMP2_IN1 { 359 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 360 }; 361 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in1: IOMUXC_GPIO_AD_B0_15_ACMP3_IN1 { 362 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 363 }; 364 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp4_in1: IOMUXC_GPIO_AD_B0_15_ACMP4_IN1 { 365 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 366 }; 367 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in2: IOMUXC_GPIO_AD_B0_15_ADC1_IN2 { 368 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 369 }; 370 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc2_in2: IOMUXC_GPIO_AD_B0_15_ADC2_IN2 { 371 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 372 }; 373 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_arm_trace3: IOMUXC_GPIO_AD_B0_15_ARM_TRACE3 { 374 pinmux = <0x401f80f8 6 0x0 0 0x401f826c>; 375 }; 376 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_tx_data1: IOMUXC_GPIO_AD_B0_15_ENET_TX_DATA1 { 377 pinmux = <0x401f80f8 0 0x0 0 0x401f826c>; 378 }; 379 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX { 380 pinmux = <0x401f80f8 1 0x401f8324 2 0x401f826c>; 381 }; 382 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexpwm2_pwmb0: IOMUXC_GPIO_AD_B0_15_FLEXPWM2_PWMB0 { 383 pinmux = <0x401f80f8 4 0x401f8358 0 0x401f826c>; 384 }; 385 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 { 386 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 387 }; 388 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_kpp_row3: IOMUXC_GPIO_AD_B0_15_KPP_ROW3 { 389 pinmux = <0x401f80f8 3 0x0 0 0x401f826c>; 390 }; 391 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart3_rx: IOMUXC_GPIO_AD_B0_15_LPUART3_RX { 392 pinmux = <0x401f80f8 2 0x401f83d8 1 0x401f826c>; 393 }; 394 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp3_in3: IOMUXC_GPIO_AD_B1_06_ACMP3_IN3 { 395 pinmux = <0x401f8114 5 0x0 0 0x401f8288>; 396 }; 397 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc1_in6: IOMUXC_GPIO_AD_B1_06_ADC1_IN6 { 398 pinmux = <0x401f8114 5 0x0 0 0x401f8288>; 399 }; 400 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc2_in6: IOMUXC_GPIO_AD_B1_06_ADC2_IN6 { 401 pinmux = <0x401f8114 5 0x0 0 0x401f8288>; 402 }; 403 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexio1_flexio09: IOMUXC_GPIO_AD_B1_06_FLEXIO1_FLEXIO09 { 404 pinmux = <0x401f8114 4 0x0 0 0x401f8288>; 405 }; 406 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexpwm1_pwma0: IOMUXC_GPIO_AD_B1_06_FLEXPWM1_PWMA0 { 407 pinmux = <0x401f8114 1 0x401f8328 0 0x401f8288>; 408 }; 409 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio1_io22: IOMUXC_GPIO_AD_B1_06_GPIO1_IO22 { 410 pinmux = <0x401f8114 5 0x0 0 0x401f8288>; 411 }; 412 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_kpp_col7: IOMUXC_GPIO_AD_B1_06_KPP_COL7 { 413 pinmux = <0x401f8114 7 0x0 0 0x401f8288>; 414 }; 415 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpspi1_pcs3: IOMUXC_GPIO_AD_B1_06_LPSPI1_PCS3 { 416 pinmux = <0x401f8114 6 0x0 0 0x401f8288>; 417 }; 418 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpuart2_cts_b: IOMUXC_GPIO_AD_B1_06_LPUART2_CTS_B { 419 pinmux = <0x401f8114 2 0x401f83cc 0 0x401f8288>; 420 }; 421 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_sai1_rx_bclk: IOMUXC_GPIO_AD_B1_06_SAI1_RX_BCLK { 422 pinmux = <0x401f8114 3 0x401f8434 0 0x401f8288>; 423 }; 424 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_usdhc1_reset_b: IOMUXC_GPIO_AD_B1_06_USDHC1_RESET_B { 425 pinmux = <0x401f8114 0 0x0 0 0x401f8288>; 426 }; 427 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_acmp4_in3: IOMUXC_GPIO_AD_B1_07_ACMP4_IN3 { 428 pinmux = <0x401f8118 5 0x0 0 0x401f828c>; 429 }; 430 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc1_in7: IOMUXC_GPIO_AD_B1_07_ADC1_IN7 { 431 pinmux = <0x401f8118 5 0x0 0 0x401f828c>; 432 }; 433 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc2_in7: IOMUXC_GPIO_AD_B1_07_ADC2_IN7 { 434 pinmux = <0x401f8118 5 0x0 0 0x401f828c>; 435 }; 436 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexio1_flexio08: IOMUXC_GPIO_AD_B1_07_FLEXIO1_FLEXIO08 { 437 pinmux = <0x401f8118 4 0x0 0 0x401f828c>; 438 }; 439 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexpwm1_pwmb0: IOMUXC_GPIO_AD_B1_07_FLEXPWM1_PWMB0 { 440 pinmux = <0x401f8118 1 0x401f8338 0 0x401f828c>; 441 }; 442 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio1_io23: IOMUXC_GPIO_AD_B1_07_GPIO1_IO23 { 443 pinmux = <0x401f8118 5 0x0 0 0x401f828c>; 444 }; 445 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_kpp_row7: IOMUXC_GPIO_AD_B1_07_KPP_ROW7 { 446 pinmux = <0x401f8118 7 0x0 0 0x401f828c>; 447 }; 448 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpspi3_pcs3: IOMUXC_GPIO_AD_B1_07_LPSPI3_PCS3 { 449 pinmux = <0x401f8118 6 0x0 0 0x401f828c>; 450 }; 451 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpuart2_rts_b: IOMUXC_GPIO_AD_B1_07_LPUART2_RTS_B { 452 pinmux = <0x401f8118 2 0x0 0 0x401f828c>; 453 }; 454 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_sai1_tx_data1: IOMUXC_GPIO_AD_B1_07_SAI1_TX_DATA1 { 455 pinmux = <0x401f8118 3 0x401f8444 0 0x401f828c>; 456 }; 457 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_usdhc1_vselect: IOMUXC_GPIO_AD_B1_07_USDHC1_VSELECT { 458 pinmux = <0x401f8118 0 0x0 0 0x401f828c>; 459 }; 460 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_acmp1_in5: IOMUXC_GPIO_AD_B1_08_ACMP1_IN5 { 461 pinmux = <0x401f811c 5 0x0 0 0x401f8290>; 462 }; 463 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc1_in8: IOMUXC_GPIO_AD_B1_08_ADC1_IN8 { 464 pinmux = <0x401f811c 5 0x0 0 0x401f8290>; 465 }; 466 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc2_in8: IOMUXC_GPIO_AD_B1_08_ADC2_IN8 { 467 pinmux = <0x401f811c 5 0x0 0 0x401f8290>; 468 }; 469 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexio1_flexio07: IOMUXC_GPIO_AD_B1_08_FLEXIO1_FLEXIO07 { 470 pinmux = <0x401f811c 4 0x0 0 0x401f8290>; 471 }; 472 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexpwm1_pwma1: IOMUXC_GPIO_AD_B1_08_FLEXPWM1_PWMA1 { 473 pinmux = <0x401f811c 1 0x401f832c 0 0x401f8290>; 474 }; 475 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio1_io24: IOMUXC_GPIO_AD_B1_08_GPIO1_IO24 { 476 pinmux = <0x401f811c 5 0x0 0 0x401f8290>; 477 }; 478 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_lpi2c2_scl: IOMUXC_GPIO_AD_B1_08_LPI2C2_SCL { 479 pinmux = <0x401f811c 0 0x401f8384 0 0x401f8290>; 480 }; 481 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_lpspi3_pcs2: IOMUXC_GPIO_AD_B1_08_LPSPI3_PCS2 { 482 pinmux = <0x401f811c 6 0x0 0 0x401f8290>; 483 }; 484 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_lpuart2_tx: IOMUXC_GPIO_AD_B1_08_LPUART2_TX { 485 pinmux = <0x401f811c 2 0x401f83d4 0 0x401f8290>; 486 }; 487 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_sai1_tx_data2: IOMUXC_GPIO_AD_B1_08_SAI1_TX_DATA2 { 488 pinmux = <0x401f811c 3 0x401f8440 0 0x401f8290>; 489 }; 490 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_xbar1_xbar_in12: IOMUXC_GPIO_AD_B1_08_XBAR1_XBAR_IN12 { 491 pinmux = <0x401f811c 7 0x401f84b4 1 0x401f8290>; 492 gpr = <0x400ac018 0x18 0x0>; 493 }; 494 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_xbar1_xbar_inout12: IOMUXC_GPIO_AD_B1_08_XBAR1_XBAR_INOUT12 { 495 pinmux = <0x401f811c 7 0x401f84b4 1 0x401f8290>; 496 gpr = <0x400ac018 0x18 0x0>; 497 }; 498 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_acmp2_in5: IOMUXC_GPIO_AD_B1_09_ACMP2_IN5 { 499 pinmux = <0x401f8120 5 0x0 0 0x401f8294>; 500 }; 501 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc1_in9: IOMUXC_GPIO_AD_B1_09_ADC1_IN9 { 502 pinmux = <0x401f8120 5 0x0 0 0x401f8294>; 503 }; 504 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc2_in9: IOMUXC_GPIO_AD_B1_09_ADC2_IN9 { 505 pinmux = <0x401f8120 5 0x0 0 0x401f8294>; 506 }; 507 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexio1_flexio06: IOMUXC_GPIO_AD_B1_09_FLEXIO1_FLEXIO06 { 508 pinmux = <0x401f8120 4 0x0 0 0x401f8294>; 509 }; 510 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexpwm1_pwmb1: IOMUXC_GPIO_AD_B1_09_FLEXPWM1_PWMB1 { 511 pinmux = <0x401f8120 1 0x401f833c 0 0x401f8294>; 512 }; 513 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio1_io25: IOMUXC_GPIO_AD_B1_09_GPIO1_IO25 { 514 pinmux = <0x401f8120 5 0x0 0 0x401f8294>; 515 }; 516 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_lpi2c2_sda: IOMUXC_GPIO_AD_B1_09_LPI2C2_SDA { 517 pinmux = <0x401f8120 0 0x401f8388 0 0x401f8294>; 518 }; 519 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_lpspi3_pcs1: IOMUXC_GPIO_AD_B1_09_LPSPI3_PCS1 { 520 pinmux = <0x401f8120 6 0x0 0 0x401f8294>; 521 }; 522 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_lpuart2_rx: IOMUXC_GPIO_AD_B1_09_LPUART2_RX { 523 pinmux = <0x401f8120 2 0x401f83d0 0 0x401f8294>; 524 }; 525 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_sai1_tx_data3: IOMUXC_GPIO_AD_B1_09_SAI1_TX_DATA3 { 526 pinmux = <0x401f8120 3 0x401f843c 0 0x401f8294>; 527 }; 528 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_xbar1_xbar_in13: IOMUXC_GPIO_AD_B1_09_XBAR1_XBAR_IN13 { 529 pinmux = <0x401f8120 7 0x401f84b8 1 0x401f8294>; 530 gpr = <0x400ac018 0x19 0x0>; 531 }; 532 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_xbar1_xbar_inout13: IOMUXC_GPIO_AD_B1_09_XBAR1_XBAR_INOUT13 { 533 pinmux = <0x401f8120 7 0x401f84b8 1 0x401f8294>; 534 gpr = <0x400ac018 0x19 0x0>; 535 }; 536 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp3_in5: IOMUXC_GPIO_AD_B1_10_ACMP3_IN5 { 537 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 538 }; 539 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in10: IOMUXC_GPIO_AD_B1_10_ADC1_IN10 { 540 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 541 }; 542 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in10: IOMUXC_GPIO_AD_B1_10_ADC2_IN10 { 543 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 544 }; 545 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexio1_flexio05: IOMUXC_GPIO_AD_B1_10_FLEXIO1_FLEXIO05 { 546 pinmux = <0x401f8124 4 0x0 0 0x401f8298>; 547 }; 548 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexpwm1_pwma2: IOMUXC_GPIO_AD_B1_10_FLEXPWM1_PWMA2 { 549 pinmux = <0x401f8124 1 0x401f8330 0 0x401f8298>; 550 }; 551 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 { 552 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 553 }; 554 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpt2_capture1: IOMUXC_GPIO_AD_B1_10_GPT2_CAPTURE1 { 555 pinmux = <0x401f8124 6 0x0 0 0x401f8298>; 556 }; 557 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart4_tx: IOMUXC_GPIO_AD_B1_10_LPUART4_TX { 558 pinmux = <0x401f8124 2 0x401f83e8 1 0x401f8298>; 559 }; 560 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_10_USB_OTG1_PWR { 561 pinmux = <0x401f8124 0 0x0 0 0x401f8298>; 562 }; 563 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_10_USDHC1_CD_B { 564 pinmux = <0x401f8124 3 0x401f8490 2 0x401f8298>; 565 }; 566 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp4_in5: IOMUXC_GPIO_AD_B1_11_ACMP4_IN5 { 567 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 568 }; 569 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in11: IOMUXC_GPIO_AD_B1_11_ADC1_IN11 { 570 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 571 }; 572 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in11: IOMUXC_GPIO_AD_B1_11_ADC2_IN11 { 573 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 574 }; 575 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexio1_flexio04: IOMUXC_GPIO_AD_B1_11_FLEXIO1_FLEXIO04 { 576 pinmux = <0x401f8128 4 0x0 0 0x401f829c>; 577 }; 578 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexpwm1_pwmb2: IOMUXC_GPIO_AD_B1_11_FLEXPWM1_PWMB2 { 579 pinmux = <0x401f8128 1 0x401f8340 0 0x401f829c>; 580 }; 581 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 { 582 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 583 }; 584 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpt2_compare1: IOMUXC_GPIO_AD_B1_11_GPT2_COMPARE1 { 585 pinmux = <0x401f8128 6 0x0 0 0x401f829c>; 586 }; 587 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart4_rx: IOMUXC_GPIO_AD_B1_11_LPUART4_RX { 588 pinmux = <0x401f8128 2 0x401f83e4 1 0x401f829c>; 589 }; 590 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usb_otg1_id: IOMUXC_GPIO_AD_B1_11_USB_OTG1_ID { 591 pinmux = <0x401f8128 0 0x401f82fc 1 0x401f829c>; 592 }; 593 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc1_wp: IOMUXC_GPIO_AD_B1_11_USDHC1_WP { 594 pinmux = <0x401f8128 3 0x401f8494 3 0x401f829c>; 595 }; 596 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_in6: IOMUXC_GPIO_AD_B1_12_ACMP1_IN6 { 597 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 598 }; 599 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT { 600 pinmux = <0x401f812c 1 0x0 0 0x401f82a0>; 601 }; 602 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc1_in12: IOMUXC_GPIO_AD_B1_12_ADC1_IN12 { 603 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 604 }; 605 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in12: IOMUXC_GPIO_AD_B1_12_ADC2_IN12 { 606 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 607 }; 608 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexio1_flexio03: IOMUXC_GPIO_AD_B1_12_FLEXIO1_FLEXIO03 { 609 pinmux = <0x401f812c 4 0x0 0 0x401f82a0>; 610 }; 611 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexpwm1_pwma3: IOMUXC_GPIO_AD_B1_12_FLEXPWM1_PWMA3 { 612 pinmux = <0x401f812c 6 0x401f8334 0 0x401f82a0>; 613 }; 614 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 { 615 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 616 }; 617 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_sck: IOMUXC_GPIO_AD_B1_12_LPSPI3_SCK { 618 pinmux = <0x401f812c 2 0x0 0 0x401f82a0>; 619 }; 620 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usb_otg1_oc: IOMUXC_GPIO_AD_B1_12_USB_OTG1_OC { 621 pinmux = <0x401f812c 0 0x401f848c 1 0x401f82a0>; 622 }; 623 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_12_USDHC2_CD_B { 624 pinmux = <0x401f812c 3 0x401f8498 2 0x401f82a0>; 625 }; 626 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_in6: IOMUXC_GPIO_AD_B1_13_ACMP2_IN6 { 627 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 628 }; 629 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT { 630 pinmux = <0x401f8130 1 0x0 0 0x401f82a4>; 631 }; 632 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc1_in13: IOMUXC_GPIO_AD_B1_13_ADC1_IN13 { 633 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 634 }; 635 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in13: IOMUXC_GPIO_AD_B1_13_ADC2_IN13 { 636 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 637 }; 638 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexio1_flexio02: IOMUXC_GPIO_AD_B1_13_FLEXIO1_FLEXIO02 { 639 pinmux = <0x401f8130 4 0x0 0 0x401f82a4>; 640 }; 641 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B1_13_FLEXPWM1_PWMB3 { 642 pinmux = <0x401f8130 6 0x401f8344 0 0x401f82a4>; 643 }; 644 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 { 645 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 646 }; 647 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpi2c1_hreq: IOMUXC_GPIO_AD_B1_13_LPI2C1_HREQ { 648 pinmux = <0x401f8130 0 0x0 0 0x401f82a4>; 649 }; 650 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_13_LPSPI3_PCS0 { 651 pinmux = <0x401f8130 2 0x0 0 0x401f82a4>; 652 }; 653 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_wp: IOMUXC_GPIO_AD_B1_13_USDHC2_WP { 654 pinmux = <0x401f8130 3 0x401f849c 0 0x401f82a4>; 655 }; 656 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_in6: IOMUXC_GPIO_AD_B1_14_ACMP3_IN6 { 657 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 658 }; 659 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT { 660 pinmux = <0x401f8134 1 0x0 0 0x401f82a8>; 661 }; 662 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc1_in14: IOMUXC_GPIO_AD_B1_14_ADC1_IN14 { 663 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 664 }; 665 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in14: IOMUXC_GPIO_AD_B1_14_ADC2_IN14 { 666 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 667 }; 668 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B1_14_ENET_1588_EVENT0_OUT { 669 pinmux = <0x401f8134 3 0x0 0 0x401f82a8>; 670 }; 671 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexio1_flexio01: IOMUXC_GPIO_AD_B1_14_FLEXIO1_FLEXIO01 { 672 pinmux = <0x401f8134 4 0x0 0 0x401f82a8>; 673 }; 674 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 { 675 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 676 }; 677 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpi2c1_scl: IOMUXC_GPIO_AD_B1_14_LPI2C1_SCL { 678 pinmux = <0x401f8134 0 0x401f837c 1 0x401f82a8>; 679 }; 680 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO { 681 pinmux = <0x401f8134 2 0x0 0 0x401f82a8>; 682 }; 683 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_in6: IOMUXC_GPIO_AD_B1_15_ACMP4_IN6 { 684 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 685 }; 686 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT { 687 pinmux = <0x401f8138 1 0x0 0 0x401f82ac>; 688 }; 689 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc1_in15: IOMUXC_GPIO_AD_B1_15_ADC1_IN15 { 690 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 691 }; 692 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in15: IOMUXC_GPIO_AD_B1_15_ADC2_IN15 { 693 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 694 }; 695 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B1_15_ENET_1588_EVENT0_IN { 696 pinmux = <0x401f8138 3 0x0 0 0x401f82ac>; 697 }; 698 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexio1_flexio00: IOMUXC_GPIO_AD_B1_15_FLEXIO1_FLEXIO00 { 699 pinmux = <0x401f8138 4 0x0 0 0x401f82ac>; 700 }; 701 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 { 702 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 703 }; 704 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpi2c1_sda: IOMUXC_GPIO_AD_B1_15_LPI2C1_SDA { 705 pinmux = <0x401f8138 0 0x401f8380 1 0x401f82ac>; 706 }; 707 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sdi: IOMUXC_GPIO_AD_B1_15_LPSPI3_SDI { 708 pinmux = <0x401f8138 2 0x0 0 0x401f82ac>; 709 }; 710 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexcan1_tx: IOMUXC_GPIO_EMC_00_FLEXCAN1_TX { 711 pinmux = <0x401f8014 6 0x0 0 0x401f8188>; 712 }; 713 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio2_io00: IOMUXC_GPIO_EMC_00_GPIO2_IO00 { 714 pinmux = <0x401f8014 5 0x0 0 0x401f8188>; 715 }; 716 /omit-if-no-ref/ iomuxc_gpio_emc_00_lpspi2_sck: IOMUXC_GPIO_EMC_00_LPSPI2_SCK { 717 pinmux = <0x401f8014 4 0x401f83b0 0 0x401f8188>; 718 }; 719 /omit-if-no-ref/ iomuxc_gpio_emc_00_lpuart4_cts_b: IOMUXC_GPIO_EMC_00_LPUART4_CTS_B { 720 pinmux = <0x401f8014 2 0x401f83e0 0 0x401f8188>; 721 }; 722 /omit-if-no-ref/ iomuxc_gpio_emc_00_pit_trigger2: IOMUXC_GPIO_EMC_00_PIT_TRIGGER2 { 723 pinmux = <0x401f8014 7 0x0 0 0x401f8188>; 724 }; 725 /omit-if-no-ref/ iomuxc_gpio_emc_00_qtimer2_timer0: IOMUXC_GPIO_EMC_00_QTIMER2_TIMER0 { 726 pinmux = <0x401f8014 1 0x401f8420 0 0x401f8188>; 727 gpr = <0x400ac018 0x4 0x0>; 728 }; 729 /omit-if-no-ref/ iomuxc_gpio_emc_00_semc_data00: IOMUXC_GPIO_EMC_00_SEMC_DATA00 { 730 pinmux = <0x401f8014 0 0x0 0 0x401f8188>; 731 }; 732 /omit-if-no-ref/ iomuxc_gpio_emc_00_spdif_sr_clk: IOMUXC_GPIO_EMC_00_SPDIF_SR_CLK { 733 pinmux = <0x401f8014 3 0x0 0 0x401f8188>; 734 }; 735 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexcan1_rx: IOMUXC_GPIO_EMC_01_FLEXCAN1_RX { 736 pinmux = <0x401f8018 6 0x401f8320 0 0x401f818c>; 737 }; 738 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio2_io01: IOMUXC_GPIO_EMC_01_GPIO2_IO01 { 739 pinmux = <0x401f8018 5 0x0 0 0x401f818c>; 740 }; 741 /omit-if-no-ref/ iomuxc_gpio_emc_01_lpspi2_pcs0: IOMUXC_GPIO_EMC_01_LPSPI2_PCS0 { 742 pinmux = <0x401f8018 4 0x401f83ac 0 0x401f818c>; 743 }; 744 /omit-if-no-ref/ iomuxc_gpio_emc_01_lpuart4_rts_b: IOMUXC_GPIO_EMC_01_LPUART4_RTS_B { 745 pinmux = <0x401f8018 2 0x0 0 0x401f818c>; 746 }; 747 /omit-if-no-ref/ iomuxc_gpio_emc_01_pit_trigger3: IOMUXC_GPIO_EMC_01_PIT_TRIGGER3 { 748 pinmux = <0x401f8018 7 0x0 0 0x401f818c>; 749 }; 750 /omit-if-no-ref/ iomuxc_gpio_emc_01_qtimer2_timer1: IOMUXC_GPIO_EMC_01_QTIMER2_TIMER1 { 751 pinmux = <0x401f8018 1 0x401f8424 0 0x401f818c>; 752 gpr = <0x400ac018 0x5 0x0>; 753 }; 754 /omit-if-no-ref/ iomuxc_gpio_emc_01_semc_data01: IOMUXC_GPIO_EMC_01_SEMC_DATA01 { 755 pinmux = <0x401f8018 0 0x0 0 0x401f818c>; 756 }; 757 /omit-if-no-ref/ iomuxc_gpio_emc_01_spdif_out: IOMUXC_GPIO_EMC_01_SPDIF_OUT { 758 pinmux = <0x401f8018 3 0x0 0 0x401f818c>; 759 }; 760 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio2_io02: IOMUXC_GPIO_EMC_02_GPIO2_IO02 { 761 pinmux = <0x401f801c 5 0x0 0 0x401f8190>; 762 }; 763 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpi2c1_scl: IOMUXC_GPIO_EMC_02_LPI2C1_SCL { 764 pinmux = <0x401f801c 6 0x401f837c 0 0x401f8190>; 765 }; 766 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpspi2_sdo: IOMUXC_GPIO_EMC_02_LPSPI2_SDO { 767 pinmux = <0x401f801c 4 0x401f83b8 0 0x401f8190>; 768 }; 769 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpuart4_tx: IOMUXC_GPIO_EMC_02_LPUART4_TX { 770 pinmux = <0x401f801c 2 0x401f83e8 0 0x401f8190>; 771 }; 772 /omit-if-no-ref/ iomuxc_gpio_emc_02_qtimer2_timer2: IOMUXC_GPIO_EMC_02_QTIMER2_TIMER2 { 773 pinmux = <0x401f801c 1 0x401f8428 0 0x401f8190>; 774 gpr = <0x400ac018 0x6 0x0>; 775 }; 776 /omit-if-no-ref/ iomuxc_gpio_emc_02_semc_data02: IOMUXC_GPIO_EMC_02_SEMC_DATA02 { 777 pinmux = <0x401f801c 0 0x0 0 0x401f8190>; 778 }; 779 /omit-if-no-ref/ iomuxc_gpio_emc_02_spdif_lock: IOMUXC_GPIO_EMC_02_SPDIF_LOCK { 780 pinmux = <0x401f801c 3 0x0 0 0x401f8190>; 781 }; 782 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio2_io03: IOMUXC_GPIO_EMC_03_GPIO2_IO03 { 783 pinmux = <0x401f8020 5 0x0 0 0x401f8194>; 784 }; 785 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpi2c1_sda: IOMUXC_GPIO_EMC_03_LPI2C1_SDA { 786 pinmux = <0x401f8020 6 0x401f8380 0 0x401f8194>; 787 }; 788 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpspi2_sdi: IOMUXC_GPIO_EMC_03_LPSPI2_SDI { 789 pinmux = <0x401f8020 4 0x401f83b4 0 0x401f8194>; 790 }; 791 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpuart4_rx: IOMUXC_GPIO_EMC_03_LPUART4_RX { 792 pinmux = <0x401f8020 2 0x401f83e4 0 0x401f8194>; 793 }; 794 /omit-if-no-ref/ iomuxc_gpio_emc_03_qtimer2_timer3: IOMUXC_GPIO_EMC_03_QTIMER2_TIMER3 { 795 pinmux = <0x401f8020 1 0x401f842c 0 0x401f8194>; 796 gpr = <0x400ac018 0x7 0x0>; 797 }; 798 /omit-if-no-ref/ iomuxc_gpio_emc_03_semc_data03: IOMUXC_GPIO_EMC_03_SEMC_DATA03 { 799 pinmux = <0x401f8020 0 0x0 0 0x401f8194>; 800 }; 801 /omit-if-no-ref/ iomuxc_gpio_emc_03_spdif_ext_clk: IOMUXC_GPIO_EMC_03_SPDIF_EXT_CLK { 802 pinmux = <0x401f8020 3 0x0 0 0x401f8194>; 803 }; 804 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio16: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO16 { 805 pinmux = <0x401f8024 4 0x0 0 0x401f8198>; 806 }; 807 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio2_io04: IOMUXC_GPIO_EMC_04_GPIO2_IO04 { 808 pinmux = <0x401f8024 5 0x0 0 0x401f8198>; 809 }; 810 /omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_bclk: IOMUXC_GPIO_EMC_04_SAI2_TX_BCLK { 811 pinmux = <0x401f8024 3 0x401f8464 1 0x401f8198>; 812 }; 813 /omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 { 814 pinmux = <0x401f8024 0 0x0 0 0x401f8198>; 815 }; 816 /omit-if-no-ref/ iomuxc_gpio_emc_04_spdif_out: IOMUXC_GPIO_EMC_04_SPDIF_OUT { 817 pinmux = <0x401f8024 2 0x0 0 0x401f8198>; 818 }; 819 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in04: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN04 { 820 pinmux = <0x401f8024 1 0x0 0 0x401f8198>; 821 gpr = <0x400ac018 0x10 0x0>; 822 }; 823 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT04 { 824 pinmux = <0x401f8024 1 0x0 0 0x401f8198>; 825 gpr = <0x400ac018 0x10 0x0>; 826 }; 827 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio17: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO17 { 828 pinmux = <0x401f8028 4 0x0 0 0x401f819c>; 829 }; 830 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio2_io05: IOMUXC_GPIO_EMC_05_GPIO2_IO05 { 831 pinmux = <0x401f8028 5 0x0 0 0x401f819c>; 832 }; 833 /omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC { 834 pinmux = <0x401f8028 3 0x401f8468 1 0x401f819c>; 835 }; 836 /omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 { 837 pinmux = <0x401f8028 0 0x0 0 0x401f819c>; 838 }; 839 /omit-if-no-ref/ iomuxc_gpio_emc_05_spdif_in: IOMUXC_GPIO_EMC_05_SPDIF_IN { 840 pinmux = <0x401f8028 2 0x401f8488 0 0x401f819c>; 841 }; 842 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in05: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN05 { 843 pinmux = <0x401f8028 1 0x0 0 0x401f819c>; 844 gpr = <0x400ac018 0x11 0x0>; 845 }; 846 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT05 { 847 pinmux = <0x401f8028 1 0x0 0 0x401f819c>; 848 gpr = <0x400ac018 0x11 0x0>; 849 }; 850 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio18: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO18 { 851 pinmux = <0x401f802c 4 0x0 0 0x401f81a0>; 852 }; 853 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio2_io06: IOMUXC_GPIO_EMC_06_GPIO2_IO06 { 854 pinmux = <0x401f802c 5 0x0 0 0x401f81a0>; 855 }; 856 /omit-if-no-ref/ iomuxc_gpio_emc_06_lpuart3_tx: IOMUXC_GPIO_EMC_06_LPUART3_TX { 857 pinmux = <0x401f802c 2 0x401f83dc 0 0x401f81a0>; 858 }; 859 /omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_data: IOMUXC_GPIO_EMC_06_SAI2_TX_DATA { 860 pinmux = <0x401f802c 3 0x0 0 0x401f81a0>; 861 }; 862 /omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 { 863 pinmux = <0x401f802c 0 0x0 0 0x401f81a0>; 864 }; 865 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in06: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN06 { 866 pinmux = <0x401f802c 1 0x0 0 0x401f81a0>; 867 gpr = <0x400ac018 0x12 0x0>; 868 }; 869 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT06 { 870 pinmux = <0x401f802c 1 0x0 0 0x401f81a0>; 871 gpr = <0x400ac018 0x12 0x0>; 872 }; 873 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio19: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO19 { 874 pinmux = <0x401f8030 4 0x0 0 0x401f81a4>; 875 }; 876 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio2_io07: IOMUXC_GPIO_EMC_07_GPIO2_IO07 { 877 pinmux = <0x401f8030 5 0x0 0 0x401f81a4>; 878 }; 879 /omit-if-no-ref/ iomuxc_gpio_emc_07_lpuart3_rx: IOMUXC_GPIO_EMC_07_LPUART3_RX { 880 pinmux = <0x401f8030 2 0x401f83d8 0 0x401f81a4>; 881 }; 882 /omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_rx_sync: IOMUXC_GPIO_EMC_07_SAI2_RX_SYNC { 883 pinmux = <0x401f8030 3 0x401f8460 1 0x401f81a4>; 884 }; 885 /omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 { 886 pinmux = <0x401f8030 0 0x0 0 0x401f81a4>; 887 }; 888 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in07: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN07 { 889 pinmux = <0x401f8030 1 0x0 0 0x401f81a4>; 890 gpr = <0x400ac018 0x13 0x0>; 891 }; 892 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT07 { 893 pinmux = <0x401f8030 1 0x0 0 0x401f81a4>; 894 gpr = <0x400ac018 0x13 0x0>; 895 }; 896 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexcan2_tx: IOMUXC_GPIO_EMC_08_FLEXCAN2_TX { 897 pinmux = <0x401f8034 2 0x0 0 0x401f81a8>; 898 }; 899 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio20: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO20 { 900 pinmux = <0x401f8034 4 0x0 0 0x401f81a8>; 901 }; 902 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio2_io08: IOMUXC_GPIO_EMC_08_GPIO2_IO08 { 903 pinmux = <0x401f8034 5 0x0 0 0x401f81a8>; 904 }; 905 /omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA { 906 pinmux = <0x401f8034 3 0x401f845c 1 0x401f81a8>; 907 }; 908 /omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 { 909 pinmux = <0x401f8034 0 0x0 0 0x401f81a8>; 910 }; 911 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in08: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN08 { 912 pinmux = <0x401f8034 1 0x0 0 0x401f81a8>; 913 gpr = <0x400ac018 0x14 0x0>; 914 }; 915 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT08 { 916 pinmux = <0x401f8034 1 0x0 0 0x401f81a8>; 917 gpr = <0x400ac018 0x14 0x0>; 918 }; 919 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_rx: IOMUXC_GPIO_EMC_09_FLEXCAN2_RX { 920 pinmux = <0x401f8038 2 0x401f8324 1 0x401f81ac>; 921 }; 922 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio21: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO21 { 923 pinmux = <0x401f8038 4 0x0 0 0x401f81ac>; 924 }; 925 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio2_io09: IOMUXC_GPIO_EMC_09_GPIO2_IO09 { 926 pinmux = <0x401f8038 5 0x0 0 0x401f81ac>; 927 }; 928 /omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_bclk: IOMUXC_GPIO_EMC_09_SAI2_RX_BCLK { 929 pinmux = <0x401f8038 3 0x401f8458 1 0x401f81ac>; 930 }; 931 /omit-if-no-ref/ iomuxc_gpio_emc_09_semc_we: IOMUXC_GPIO_EMC_09_SEMC_WE { 932 pinmux = <0x401f8038 0 0x0 0 0x401f81ac>; 933 }; 934 /omit-if-no-ref/ iomuxc_gpio_emc_09_xbar1_xbar_in09: IOMUXC_GPIO_EMC_09_XBAR1_XBAR_IN09 { 935 pinmux = <0x401f8038 1 0x0 0 0x401f81ac>; 936 gpr = <0x400ac018 0x15 0x0>; 937 }; 938 /omit-if-no-ref/ iomuxc_gpio_emc_09_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_09_XBAR1_XBAR_INOUT09 { 939 pinmux = <0x401f8038 1 0x0 0 0x401f81ac>; 940 gpr = <0x400ac018 0x15 0x0>; 941 }; 942 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexpwm2_pwmx0: IOMUXC_GPIO_EMC_10_FLEXPWM2_PWMX0 { 943 pinmux = <0x401f803c 6 0x0 0 0x401f81b0>; 944 }; 945 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio2_io10: IOMUXC_GPIO_EMC_10_GPIO2_IO10 { 946 pinmux = <0x401f803c 5 0x0 0 0x401f81b0>; 947 }; 948 /omit-if-no-ref/ iomuxc_gpio_emc_10_lpi2c4_sda: IOMUXC_GPIO_EMC_10_LPI2C4_SDA { 949 pinmux = <0x401f803c 2 0x401f8398 0 0x401f81b0>; 950 }; 951 /omit-if-no-ref/ iomuxc_gpio_emc_10_lpspi2_sck: IOMUXC_GPIO_EMC_10_LPSPI2_SCK { 952 pinmux = <0x401f803c 4 0x401f83b0 1 0x401f81b0>; 953 }; 954 /omit-if-no-ref/ iomuxc_gpio_emc_10_sai1_tx_sync: IOMUXC_GPIO_EMC_10_SAI1_TX_SYNC { 955 pinmux = <0x401f803c 3 0x401f8450 0 0x401f81b0>; 956 }; 957 /omit-if-no-ref/ iomuxc_gpio_emc_10_semc_cas: IOMUXC_GPIO_EMC_10_SEMC_CAS { 958 pinmux = <0x401f803c 0 0x0 0 0x401f81b0>; 959 }; 960 /omit-if-no-ref/ iomuxc_gpio_emc_10_xbar1_xbar_in10: IOMUXC_GPIO_EMC_10_XBAR1_XBAR_IN10 { 961 pinmux = <0x401f803c 1 0x401f84b0 0 0x401f81b0>; 962 gpr = <0x400ac018 0x16 0x0>; 963 }; 964 /omit-if-no-ref/ iomuxc_gpio_emc_10_xbar1_xbar_inout10: IOMUXC_GPIO_EMC_10_XBAR1_XBAR_INOUT10 { 965 pinmux = <0x401f803c 1 0x401f84b0 0 0x401f81b0>; 966 gpr = <0x400ac018 0x16 0x0>; 967 }; 968 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexpwm2_pwmx1: IOMUXC_GPIO_EMC_11_FLEXPWM2_PWMX1 { 969 pinmux = <0x401f8040 6 0x0 0 0x401f81b4>; 970 }; 971 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio2_io11: IOMUXC_GPIO_EMC_11_GPIO2_IO11 { 972 pinmux = <0x401f8040 5 0x0 0 0x401f81b4>; 973 }; 974 /omit-if-no-ref/ iomuxc_gpio_emc_11_lpi2c4_scl: IOMUXC_GPIO_EMC_11_LPI2C4_SCL { 975 pinmux = <0x401f8040 2 0x401f8394 0 0x401f81b4>; 976 }; 977 /omit-if-no-ref/ iomuxc_gpio_emc_11_lpspi2_pcs0: IOMUXC_GPIO_EMC_11_LPSPI2_PCS0 { 978 pinmux = <0x401f8040 4 0x401f83ac 1 0x401f81b4>; 979 }; 980 /omit-if-no-ref/ iomuxc_gpio_emc_11_sai1_tx_bclk: IOMUXC_GPIO_EMC_11_SAI1_TX_BCLK { 981 pinmux = <0x401f8040 3 0x401f844c 0 0x401f81b4>; 982 }; 983 /omit-if-no-ref/ iomuxc_gpio_emc_11_semc_ras: IOMUXC_GPIO_EMC_11_SEMC_RAS { 984 pinmux = <0x401f8040 0 0x0 0 0x401f81b4>; 985 }; 986 /omit-if-no-ref/ iomuxc_gpio_emc_11_xbar1_xbar_in11: IOMUXC_GPIO_EMC_11_XBAR1_XBAR_IN11 { 987 pinmux = <0x401f8040 1 0x0 0 0x401f81b4>; 988 gpr = <0x400ac018 0x17 0x0>; 989 }; 990 /omit-if-no-ref/ iomuxc_gpio_emc_11_xbar1_xbar_inout11: IOMUXC_GPIO_EMC_11_XBAR1_XBAR_INOUT11 { 991 pinmux = <0x401f8040 1 0x0 0 0x401f81b4>; 992 gpr = <0x400ac018 0x17 0x0>; 993 }; 994 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexpwm2_pwmx2: IOMUXC_GPIO_EMC_12_FLEXPWM2_PWMX2 { 995 pinmux = <0x401f8044 6 0x0 0 0x401f81b8>; 996 }; 997 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio2_io12: IOMUXC_GPIO_EMC_12_GPIO2_IO12 { 998 pinmux = <0x401f8044 5 0x0 0 0x401f81b8>; 999 }; 1000 /omit-if-no-ref/ iomuxc_gpio_emc_12_lpspi2_sdo: IOMUXC_GPIO_EMC_12_LPSPI2_SDO { 1001 pinmux = <0x401f8044 4 0x401f83b8 1 0x401f81b8>; 1002 }; 1003 /omit-if-no-ref/ iomuxc_gpio_emc_12_lpuart6_tx: IOMUXC_GPIO_EMC_12_LPUART6_TX { 1004 pinmux = <0x401f8044 2 0x401f83f8 0 0x401f81b8>; 1005 }; 1006 /omit-if-no-ref/ iomuxc_gpio_emc_12_sai1_tx_data0: IOMUXC_GPIO_EMC_12_SAI1_TX_DATA0 { 1007 pinmux = <0x401f8044 3 0x0 0 0x401f81b8>; 1008 }; 1009 /omit-if-no-ref/ iomuxc_gpio_emc_12_semc_cs0: IOMUXC_GPIO_EMC_12_SEMC_CS0 { 1010 pinmux = <0x401f8044 0 0x0 0 0x401f81b8>; 1011 }; 1012 /omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_in12: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_IN12 { 1013 pinmux = <0x401f8044 1 0x401f84b4 0 0x401f81b8>; 1014 gpr = <0x400ac018 0x18 0x0>; 1015 }; 1016 /omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_inout12: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_INOUT12 { 1017 pinmux = <0x401f8044 1 0x401f84b4 0 0x401f81b8>; 1018 gpr = <0x400ac018 0x18 0x0>; 1019 }; 1020 /omit-if-no-ref/ iomuxc_gpio_emc_13_ccm_pmic_rdy: IOMUXC_GPIO_EMC_13_CCM_PMIC_RDY { 1021 pinmux = <0x401f8048 7 0x401f8300 0 0x401f81bc>; 1022 }; 1023 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexpwm2_pwmx3: IOMUXC_GPIO_EMC_13_FLEXPWM2_PWMX3 { 1024 pinmux = <0x401f8048 6 0x0 0 0x401f81bc>; 1025 }; 1026 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio2_io13: IOMUXC_GPIO_EMC_13_GPIO2_IO13 { 1027 pinmux = <0x401f8048 5 0x0 0 0x401f81bc>; 1028 }; 1029 /omit-if-no-ref/ iomuxc_gpio_emc_13_lpspi2_sdi: IOMUXC_GPIO_EMC_13_LPSPI2_SDI { 1030 pinmux = <0x401f8048 4 0x401f83b4 1 0x401f81bc>; 1031 }; 1032 /omit-if-no-ref/ iomuxc_gpio_emc_13_lpuart6_rx: IOMUXC_GPIO_EMC_13_LPUART6_RX { 1033 pinmux = <0x401f8048 2 0x401f83f4 0 0x401f81bc>; 1034 }; 1035 /omit-if-no-ref/ iomuxc_gpio_emc_13_sai1_rx_data0: IOMUXC_GPIO_EMC_13_SAI1_RX_DATA0 { 1036 pinmux = <0x401f8048 3 0x401f8438 0 0x401f81bc>; 1037 }; 1038 /omit-if-no-ref/ iomuxc_gpio_emc_13_semc_ba0: IOMUXC_GPIO_EMC_13_SEMC_BA0 { 1039 pinmux = <0x401f8048 0 0x0 0 0x401f81bc>; 1040 }; 1041 /omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_in13: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_IN13 { 1042 pinmux = <0x401f8048 1 0x401f84b8 0 0x401f81bc>; 1043 gpr = <0x400ac018 0x19 0x0>; 1044 }; 1045 /omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_inout13: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_INOUT13 { 1046 pinmux = <0x401f8048 1 0x401f84b8 0 0x401f81bc>; 1047 gpr = <0x400ac018 0x19 0x0>; 1048 }; 1049 /omit-if-no-ref/ iomuxc_gpio_emc_14_flexcan1_tx: IOMUXC_GPIO_EMC_14_FLEXCAN1_TX { 1050 pinmux = <0x401f804c 6 0x0 0 0x401f81c0>; 1051 }; 1052 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio2_io14: IOMUXC_GPIO_EMC_14_GPIO2_IO14 { 1053 pinmux = <0x401f804c 5 0x0 0 0x401f81c0>; 1054 }; 1055 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpspi2_pcs1: IOMUXC_GPIO_EMC_14_LPSPI2_PCS1 { 1056 pinmux = <0x401f804c 4 0x0 0 0x401f81c0>; 1057 }; 1058 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpuart6_cts_b: IOMUXC_GPIO_EMC_14_LPUART6_CTS_B { 1059 pinmux = <0x401f804c 2 0x0 0 0x401f81c0>; 1060 }; 1061 /omit-if-no-ref/ iomuxc_gpio_emc_14_sai1_rx_bclk: IOMUXC_GPIO_EMC_14_SAI1_RX_BCLK { 1062 pinmux = <0x401f804c 3 0x401f8434 1 0x401f81c0>; 1063 }; 1064 /omit-if-no-ref/ iomuxc_gpio_emc_14_semc_ba1: IOMUXC_GPIO_EMC_14_SEMC_BA1 { 1065 pinmux = <0x401f804c 0 0x0 0 0x401f81c0>; 1066 }; 1067 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_in14: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_IN14 { 1068 pinmux = <0x401f804c 1 0x401f84a0 1 0x401f81c0>; 1069 gpr = <0x400ac018 0x1a 0x0>; 1070 }; 1071 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_inout14: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_INOUT14 { 1072 pinmux = <0x401f804c 1 0x401f84a0 1 0x401f81c0>; 1073 gpr = <0x400ac018 0x1a 0x0>; 1074 }; 1075 /omit-if-no-ref/ iomuxc_gpio_emc_15_flexcan1_rx: IOMUXC_GPIO_EMC_15_FLEXCAN1_RX { 1076 pinmux = <0x401f8050 6 0x401f8320 3 0x401f81c4>; 1077 }; 1078 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio2_io15: IOMUXC_GPIO_EMC_15_GPIO2_IO15 { 1079 pinmux = <0x401f8050 5 0x0 0 0x401f81c4>; 1080 }; 1081 /omit-if-no-ref/ iomuxc_gpio_emc_15_lpuart6_rts_b: IOMUXC_GPIO_EMC_15_LPUART6_RTS_B { 1082 pinmux = <0x401f8050 2 0x0 0 0x401f81c4>; 1083 }; 1084 /omit-if-no-ref/ iomuxc_gpio_emc_15_sai1_rx_sync: IOMUXC_GPIO_EMC_15_SAI1_RX_SYNC { 1085 pinmux = <0x401f8050 3 0x401f8448 1 0x401f81c4>; 1086 }; 1087 /omit-if-no-ref/ iomuxc_gpio_emc_15_semc_addr10: IOMUXC_GPIO_EMC_15_SEMC_ADDR10 { 1088 pinmux = <0x401f8050 0 0x0 0 0x401f81c4>; 1089 }; 1090 /omit-if-no-ref/ iomuxc_gpio_emc_15_wdog1_b: IOMUXC_GPIO_EMC_15_WDOG1_B { 1091 pinmux = <0x401f8050 4 0x0 0 0x401f81c4>; 1092 }; 1093 /omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_in15: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_IN15 { 1094 pinmux = <0x401f8050 1 0x401f84a4 1 0x401f81c4>; 1095 gpr = <0x400ac018 0x1b 0x0>; 1096 }; 1097 /omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_inout15: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_INOUT15 { 1098 pinmux = <0x401f8050 1 0x401f84a4 1 0x401f81c4>; 1099 gpr = <0x400ac018 0x1b 0x0>; 1100 }; 1101 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio2_io16: IOMUXC_GPIO_EMC_16_GPIO2_IO16 { 1102 pinmux = <0x401f8054 5 0x0 0 0x401f81c8>; 1103 }; 1104 /omit-if-no-ref/ iomuxc_gpio_emc_16_mqs_right: IOMUXC_GPIO_EMC_16_MQS_RIGHT { 1105 pinmux = <0x401f8054 2 0x0 0 0x401f81c8>; 1106 }; 1107 /omit-if-no-ref/ iomuxc_gpio_emc_16_sai2_mclk: IOMUXC_GPIO_EMC_16_SAI2_MCLK { 1108 pinmux = <0x401f8054 3 0x401f8454 1 0x401f81c8>; 1109 }; 1110 /omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr00: IOMUXC_GPIO_EMC_16_SEMC_ADDR00 { 1111 pinmux = <0x401f8054 0 0x0 0 0x401f81c8>; 1112 }; 1113 /omit-if-no-ref/ iomuxc_gpio_emc_16_src_boot_mode0: IOMUXC_GPIO_EMC_16_SRC_BOOT_MODE0 { 1114 pinmux = <0x401f8054 6 0x0 0 0x401f81c8>; 1115 }; 1116 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio2_io17: IOMUXC_GPIO_EMC_17_GPIO2_IO17 { 1117 pinmux = <0x401f8058 5 0x0 0 0x401f81cc>; 1118 }; 1119 /omit-if-no-ref/ iomuxc_gpio_emc_17_mqs_left: IOMUXC_GPIO_EMC_17_MQS_LEFT { 1120 pinmux = <0x401f8058 2 0x0 0 0x401f81cc>; 1121 }; 1122 /omit-if-no-ref/ iomuxc_gpio_emc_17_sai3_mclk: IOMUXC_GPIO_EMC_17_SAI3_MCLK { 1123 pinmux = <0x401f8058 3 0x401f846c 1 0x401f81cc>; 1124 }; 1125 /omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr01: IOMUXC_GPIO_EMC_17_SEMC_ADDR01 { 1126 pinmux = <0x401f8058 0 0x0 0 0x401f81cc>; 1127 }; 1128 /omit-if-no-ref/ iomuxc_gpio_emc_17_src_boot_mode1: IOMUXC_GPIO_EMC_17_SRC_BOOT_MODE1 { 1129 pinmux = <0x401f8058 6 0x0 0 0x401f81cc>; 1130 }; 1131 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexio1_flexio22: IOMUXC_GPIO_EMC_18_FLEXIO1_FLEXIO22 { 1132 pinmux = <0x401f805c 4 0x0 0 0x401f81d0>; 1133 }; 1134 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio2_io18: IOMUXC_GPIO_EMC_18_GPIO2_IO18 { 1135 pinmux = <0x401f805c 5 0x0 0 0x401f81d0>; 1136 }; 1137 /omit-if-no-ref/ iomuxc_gpio_emc_18_lpi2c2_sda: IOMUXC_GPIO_EMC_18_LPI2C2_SDA { 1138 pinmux = <0x401f805c 2 0x401f8388 1 0x401f81d0>; 1139 }; 1140 /omit-if-no-ref/ iomuxc_gpio_emc_18_sai1_rx_sync: IOMUXC_GPIO_EMC_18_SAI1_RX_SYNC { 1141 pinmux = <0x401f805c 3 0x401f8448 2 0x401f81d0>; 1142 }; 1143 /omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr02: IOMUXC_GPIO_EMC_18_SEMC_ADDR02 { 1144 pinmux = <0x401f805c 0 0x0 0 0x401f81d0>; 1145 }; 1146 /omit-if-no-ref/ iomuxc_gpio_emc_18_src_bt_cfg0: IOMUXC_GPIO_EMC_18_SRC_BT_CFG0 { 1147 pinmux = <0x401f805c 6 0x0 0 0x401f81d0>; 1148 }; 1149 /omit-if-no-ref/ iomuxc_gpio_emc_18_xbar1_xbar_in16: IOMUXC_GPIO_EMC_18_XBAR1_XBAR_IN16 { 1150 pinmux = <0x401f805c 1 0x401f84a8 1 0x401f81d0>; 1151 gpr = <0x400ac018 0x1c 0x0>; 1152 }; 1153 /omit-if-no-ref/ iomuxc_gpio_emc_18_xbar1_xbar_inout16: IOMUXC_GPIO_EMC_18_XBAR1_XBAR_INOUT16 { 1154 pinmux = <0x401f805c 1 0x401f84a8 1 0x401f81d0>; 1155 gpr = <0x400ac018 0x1c 0x0>; 1156 }; 1157 /omit-if-no-ref/ iomuxc_gpio_emc_19_flexio1_flexio23: IOMUXC_GPIO_EMC_19_FLEXIO1_FLEXIO23 { 1158 pinmux = <0x401f8060 4 0x0 0 0x401f81d4>; 1159 }; 1160 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio2_io19: IOMUXC_GPIO_EMC_19_GPIO2_IO19 { 1161 pinmux = <0x401f8060 5 0x0 0 0x401f81d4>; 1162 }; 1163 /omit-if-no-ref/ iomuxc_gpio_emc_19_lpi2c2_scl: IOMUXC_GPIO_EMC_19_LPI2C2_SCL { 1164 pinmux = <0x401f8060 2 0x401f8384 1 0x401f81d4>; 1165 }; 1166 /omit-if-no-ref/ iomuxc_gpio_emc_19_sai1_rx_bclk: IOMUXC_GPIO_EMC_19_SAI1_RX_BCLK { 1167 pinmux = <0x401f8060 3 0x401f8434 2 0x401f81d4>; 1168 }; 1169 /omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr03: IOMUXC_GPIO_EMC_19_SEMC_ADDR03 { 1170 pinmux = <0x401f8060 0 0x0 0 0x401f81d4>; 1171 }; 1172 /omit-if-no-ref/ iomuxc_gpio_emc_19_src_bt_cfg1: IOMUXC_GPIO_EMC_19_SRC_BT_CFG1 { 1173 pinmux = <0x401f8060 6 0x0 0 0x401f81d4>; 1174 }; 1175 /omit-if-no-ref/ iomuxc_gpio_emc_19_xbar1_xbar_in17: IOMUXC_GPIO_EMC_19_XBAR1_XBAR_IN17 { 1176 pinmux = <0x401f8060 1 0x401f84ac 1 0x401f81d4>; 1177 gpr = <0x400ac018 0x1d 0x0>; 1178 }; 1179 /omit-if-no-ref/ iomuxc_gpio_emc_19_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_19_XBAR1_XBAR_INOUT17 { 1180 pinmux = <0x401f8060 1 0x401f84ac 1 0x401f81d4>; 1181 gpr = <0x400ac018 0x1d 0x0>; 1182 }; 1183 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexio1_flexio24: IOMUXC_GPIO_EMC_20_FLEXIO1_FLEXIO24 { 1184 pinmux = <0x401f8064 4 0x0 0 0x401f81d8>; 1185 }; 1186 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm1_pwma3: IOMUXC_GPIO_EMC_20_FLEXPWM1_PWMA3 { 1187 pinmux = <0x401f8064 1 0x401f8334 1 0x401f81d8>; 1188 }; 1189 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio2_io20: IOMUXC_GPIO_EMC_20_GPIO2_IO20 { 1190 pinmux = <0x401f8064 5 0x0 0 0x401f81d8>; 1191 }; 1192 /omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart2_cts_b: IOMUXC_GPIO_EMC_20_LPUART2_CTS_B { 1193 pinmux = <0x401f8064 2 0x401f83cc 1 0x401f81d8>; 1194 }; 1195 /omit-if-no-ref/ iomuxc_gpio_emc_20_sai1_mclk: IOMUXC_GPIO_EMC_20_SAI1_MCLK { 1196 pinmux = <0x401f8064 3 0x401f8430 3 0x401f81d8>; 1197 }; 1198 /omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr04: IOMUXC_GPIO_EMC_20_SEMC_ADDR04 { 1199 pinmux = <0x401f8064 0 0x0 0 0x401f81d8>; 1200 }; 1201 /omit-if-no-ref/ iomuxc_gpio_emc_20_src_bt_cfg2: IOMUXC_GPIO_EMC_20_SRC_BT_CFG2 { 1202 pinmux = <0x401f8064 6 0x0 0 0x401f81d8>; 1203 }; 1204 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexio1_flexio25: IOMUXC_GPIO_EMC_21_FLEXIO1_FLEXIO25 { 1205 pinmux = <0x401f8068 4 0x0 0 0x401f81dc>; 1206 }; 1207 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_21_FLEXPWM1_PWMB3 { 1208 pinmux = <0x401f8068 1 0x401f8344 1 0x401f81dc>; 1209 }; 1210 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio2_io21: IOMUXC_GPIO_EMC_21_GPIO2_IO21 { 1211 pinmux = <0x401f8068 5 0x0 0 0x401f81dc>; 1212 }; 1213 /omit-if-no-ref/ iomuxc_gpio_emc_21_lpuart2_rts_b: IOMUXC_GPIO_EMC_21_LPUART2_RTS_B { 1214 pinmux = <0x401f8068 2 0x0 0 0x401f81dc>; 1215 }; 1216 /omit-if-no-ref/ iomuxc_gpio_emc_21_sai1_rx_data0: IOMUXC_GPIO_EMC_21_SAI1_RX_DATA0 { 1217 pinmux = <0x401f8068 3 0x401f8438 2 0x401f81dc>; 1218 }; 1219 /omit-if-no-ref/ iomuxc_gpio_emc_21_semc_addr05: IOMUXC_GPIO_EMC_21_SEMC_ADDR05 { 1220 pinmux = <0x401f8068 0 0x0 0 0x401f81dc>; 1221 }; 1222 /omit-if-no-ref/ iomuxc_gpio_emc_21_src_bt_cfg3: IOMUXC_GPIO_EMC_21_SRC_BT_CFG3 { 1223 pinmux = <0x401f8068 6 0x0 0 0x401f81dc>; 1224 }; 1225 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexio1_flexio26: IOMUXC_GPIO_EMC_22_FLEXIO1_FLEXIO26 { 1226 pinmux = <0x401f806c 4 0x0 0 0x401f81e0>; 1227 }; 1228 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm1_pwma2: IOMUXC_GPIO_EMC_22_FLEXPWM1_PWMA2 { 1229 pinmux = <0x401f806c 1 0x401f8330 1 0x401f81e0>; 1230 }; 1231 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio2_io22: IOMUXC_GPIO_EMC_22_GPIO2_IO22 { 1232 pinmux = <0x401f806c 5 0x0 0 0x401f81e0>; 1233 }; 1234 /omit-if-no-ref/ iomuxc_gpio_emc_22_lpuart2_tx: IOMUXC_GPIO_EMC_22_LPUART2_TX { 1235 pinmux = <0x401f806c 2 0x401f83d4 1 0x401f81e0>; 1236 }; 1237 /omit-if-no-ref/ iomuxc_gpio_emc_22_sai1_tx_data3: IOMUXC_GPIO_EMC_22_SAI1_TX_DATA3 { 1238 pinmux = <0x401f806c 3 0x401f843c 1 0x401f81e0>; 1239 }; 1240 /omit-if-no-ref/ iomuxc_gpio_emc_22_semc_addr06: IOMUXC_GPIO_EMC_22_SEMC_ADDR06 { 1241 pinmux = <0x401f806c 0 0x0 0 0x401f81e0>; 1242 }; 1243 /omit-if-no-ref/ iomuxc_gpio_emc_22_src_bt_cfg4: IOMUXC_GPIO_EMC_22_SRC_BT_CFG4 { 1244 pinmux = <0x401f806c 6 0x0 0 0x401f81e0>; 1245 }; 1246 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexio1_flexio27: IOMUXC_GPIO_EMC_23_FLEXIO1_FLEXIO27 { 1247 pinmux = <0x401f8070 4 0x0 0 0x401f81e4>; 1248 }; 1249 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMB2 { 1250 pinmux = <0x401f8070 1 0x401f8340 1 0x401f81e4>; 1251 }; 1252 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio2_io23: IOMUXC_GPIO_EMC_23_GPIO2_IO23 { 1253 pinmux = <0x401f8070 5 0x0 0 0x401f81e4>; 1254 }; 1255 /omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart2_rx: IOMUXC_GPIO_EMC_23_LPUART2_RX { 1256 pinmux = <0x401f8070 2 0x401f83d0 1 0x401f81e4>; 1257 }; 1258 /omit-if-no-ref/ iomuxc_gpio_emc_23_sai1_tx_data2: IOMUXC_GPIO_EMC_23_SAI1_TX_DATA2 { 1259 pinmux = <0x401f8070 3 0x401f8440 1 0x401f81e4>; 1260 }; 1261 /omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr07: IOMUXC_GPIO_EMC_23_SEMC_ADDR07 { 1262 pinmux = <0x401f8070 0 0x0 0 0x401f81e4>; 1263 }; 1264 /omit-if-no-ref/ iomuxc_gpio_emc_23_src_bt_cfg5: IOMUXC_GPIO_EMC_23_SRC_BT_CFG5 { 1265 pinmux = <0x401f8070 6 0x0 0 0x401f81e4>; 1266 }; 1267 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexio1_flexio28: IOMUXC_GPIO_EMC_24_FLEXIO1_FLEXIO28 { 1268 pinmux = <0x401f8074 4 0x0 0 0x401f81e8>; 1269 }; 1270 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwma1: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMA1 { 1271 pinmux = <0x401f8074 1 0x401f832c 1 0x401f81e8>; 1272 }; 1273 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio2_io24: IOMUXC_GPIO_EMC_24_GPIO2_IO24 { 1274 pinmux = <0x401f8074 5 0x0 0 0x401f81e8>; 1275 }; 1276 /omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart8_cts_b: IOMUXC_GPIO_EMC_24_LPUART8_CTS_B { 1277 pinmux = <0x401f8074 2 0x0 0 0x401f81e8>; 1278 }; 1279 /omit-if-no-ref/ iomuxc_gpio_emc_24_sai1_tx_data1: IOMUXC_GPIO_EMC_24_SAI1_TX_DATA1 { 1280 pinmux = <0x401f8074 3 0x401f8444 1 0x401f81e8>; 1281 }; 1282 /omit-if-no-ref/ iomuxc_gpio_emc_24_semc_addr08: IOMUXC_GPIO_EMC_24_SEMC_ADDR08 { 1283 pinmux = <0x401f8074 0 0x0 0 0x401f81e8>; 1284 }; 1285 /omit-if-no-ref/ iomuxc_gpio_emc_24_src_bt_cfg6: IOMUXC_GPIO_EMC_24_SRC_BT_CFG6 { 1286 pinmux = <0x401f8074 6 0x0 0 0x401f81e8>; 1287 }; 1288 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexio1_flexio29: IOMUXC_GPIO_EMC_25_FLEXIO1_FLEXIO29 { 1289 pinmux = <0x401f8078 4 0x0 0 0x401f81ec>; 1290 }; 1291 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMB1 { 1292 pinmux = <0x401f8078 1 0x401f833c 1 0x401f81ec>; 1293 }; 1294 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio2_io25: IOMUXC_GPIO_EMC_25_GPIO2_IO25 { 1295 pinmux = <0x401f8078 5 0x0 0 0x401f81ec>; 1296 }; 1297 /omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart8_rts_b: IOMUXC_GPIO_EMC_25_LPUART8_RTS_B { 1298 pinmux = <0x401f8078 2 0x0 0 0x401f81ec>; 1299 }; 1300 /omit-if-no-ref/ iomuxc_gpio_emc_25_sai1_tx_data0: IOMUXC_GPIO_EMC_25_SAI1_TX_DATA0 { 1301 pinmux = <0x401f8078 3 0x0 0 0x401f81ec>; 1302 }; 1303 /omit-if-no-ref/ iomuxc_gpio_emc_25_semc_addr09: IOMUXC_GPIO_EMC_25_SEMC_ADDR09 { 1304 pinmux = <0x401f8078 0 0x0 0 0x401f81ec>; 1305 }; 1306 /omit-if-no-ref/ iomuxc_gpio_emc_25_src_bt_cfg7: IOMUXC_GPIO_EMC_25_SRC_BT_CFG7 { 1307 pinmux = <0x401f8078 6 0x0 0 0x401f81ec>; 1308 }; 1309 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio30: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO30 { 1310 pinmux = <0x401f807c 4 0x0 0 0x401f81f0>; 1311 }; 1312 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwma0: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMA0 { 1313 pinmux = <0x401f807c 1 0x401f8328 1 0x401f81f0>; 1314 }; 1315 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio2_io26: IOMUXC_GPIO_EMC_26_GPIO2_IO26 { 1316 pinmux = <0x401f807c 5 0x0 0 0x401f81f0>; 1317 }; 1318 /omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart8_tx: IOMUXC_GPIO_EMC_26_LPUART8_TX { 1319 pinmux = <0x401f807c 2 0x401f8408 1 0x401f81f0>; 1320 }; 1321 /omit-if-no-ref/ iomuxc_gpio_emc_26_sai1_tx_bclk: IOMUXC_GPIO_EMC_26_SAI1_TX_BCLK { 1322 pinmux = <0x401f807c 3 0x401f844c 2 0x401f81f0>; 1323 }; 1324 /omit-if-no-ref/ iomuxc_gpio_emc_26_semc_addr11: IOMUXC_GPIO_EMC_26_SEMC_ADDR11 { 1325 pinmux = <0x401f807c 0 0x0 0 0x401f81f0>; 1326 }; 1327 /omit-if-no-ref/ iomuxc_gpio_emc_26_src_bt_cfg8: IOMUXC_GPIO_EMC_26_SRC_BT_CFG8 { 1328 pinmux = <0x401f807c 6 0x0 0 0x401f81f0>; 1329 }; 1330 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio31: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO31 { 1331 pinmux = <0x401f8080 4 0x0 0 0x401f81f4>; 1332 }; 1333 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMB0 { 1334 pinmux = <0x401f8080 1 0x401f8338 1 0x401f81f4>; 1335 }; 1336 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio2_io27: IOMUXC_GPIO_EMC_27_GPIO2_IO27 { 1337 pinmux = <0x401f8080 5 0x0 0 0x401f81f4>; 1338 }; 1339 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart8_rx: IOMUXC_GPIO_EMC_27_LPUART8_RX { 1340 pinmux = <0x401f8080 2 0x401f8404 1 0x401f81f4>; 1341 }; 1342 /omit-if-no-ref/ iomuxc_gpio_emc_27_sai1_tx_sync: IOMUXC_GPIO_EMC_27_SAI1_TX_SYNC { 1343 pinmux = <0x401f8080 3 0x401f8450 2 0x401f81f4>; 1344 }; 1345 /omit-if-no-ref/ iomuxc_gpio_emc_27_semc_addr12: IOMUXC_GPIO_EMC_27_SEMC_ADDR12 { 1346 pinmux = <0x401f8080 0 0x0 0 0x401f81f4>; 1347 }; 1348 /omit-if-no-ref/ iomuxc_gpio_emc_27_src_bt_cfg9: IOMUXC_GPIO_EMC_27_SRC_BT_CFG9 { 1349 pinmux = <0x401f8080 6 0x0 0 0x401f81f4>; 1350 }; 1351 /omit-if-no-ref/ iomuxc_gpio_emc_28_ewm_out_b: IOMUXC_GPIO_EMC_28_EWM_OUT_B { 1352 pinmux = <0x401f8084 4 0x0 0 0x401f81f8>; 1353 }; 1354 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm1_pwmx0: IOMUXC_GPIO_EMC_28_FLEXPWM1_PWMX0 { 1355 pinmux = <0x401f8084 7 0x0 0 0x401f81f8>; 1356 }; 1357 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm2_pwma3: IOMUXC_GPIO_EMC_28_FLEXPWM2_PWMA3 { 1358 pinmux = <0x401f8084 1 0x401f8354 1 0x401f81f8>; 1359 }; 1360 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio2_io28: IOMUXC_GPIO_EMC_28_GPIO2_IO28 { 1361 pinmux = <0x401f8084 5 0x0 0 0x401f81f8>; 1362 }; 1363 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpt2_capture2: IOMUXC_GPIO_EMC_28_GPT2_CAPTURE2 { 1364 pinmux = <0x401f8084 6 0x0 0 0x401f81f8>; 1365 }; 1366 /omit-if-no-ref/ iomuxc_gpio_emc_28_sai3_mclk: IOMUXC_GPIO_EMC_28_SAI3_MCLK { 1367 pinmux = <0x401f8084 3 0x401f846c 2 0x401f81f8>; 1368 }; 1369 /omit-if-no-ref/ iomuxc_gpio_emc_28_semc_dqs: IOMUXC_GPIO_EMC_28_SEMC_DQS { 1370 pinmux = <0x401f8084 0 0x0 0 0x401f81f8>; 1371 }; 1372 /omit-if-no-ref/ iomuxc_gpio_emc_28_xbar1_xbar_in18: IOMUXC_GPIO_EMC_28_XBAR1_XBAR_IN18 { 1373 pinmux = <0x401f8084 2 0x401f84bc 0 0x401f81f8>; 1374 gpr = <0x400ac018 0x1e 0x0>; 1375 }; 1376 /omit-if-no-ref/ iomuxc_gpio_emc_28_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_28_XBAR1_XBAR_INOUT18 { 1377 pinmux = <0x401f8084 2 0x401f84bc 0 0x401f81f8>; 1378 gpr = <0x400ac018 0x1e 0x0>; 1379 }; 1380 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm1_pwmx1: IOMUXC_GPIO_EMC_29_FLEXPWM1_PWMX1 { 1381 pinmux = <0x401f8088 7 0x0 0 0x401f81fc>; 1382 }; 1383 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm2_pwmb3: IOMUXC_GPIO_EMC_29_FLEXPWM2_PWMB3 { 1384 pinmux = <0x401f8088 1 0x401f8364 1 0x401f81fc>; 1385 }; 1386 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio2_io29: IOMUXC_GPIO_EMC_29_GPIO2_IO29 { 1387 pinmux = <0x401f8088 5 0x0 0 0x401f81fc>; 1388 }; 1389 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpt2_compare2: IOMUXC_GPIO_EMC_29_GPT2_COMPARE2 { 1390 pinmux = <0x401f8088 6 0x0 0 0x401f81fc>; 1391 }; 1392 /omit-if-no-ref/ iomuxc_gpio_emc_29_sai3_rx_bclk: IOMUXC_GPIO_EMC_29_SAI3_RX_BCLK { 1393 pinmux = <0x401f8088 3 0x401f8470 1 0x401f81fc>; 1394 }; 1395 /omit-if-no-ref/ iomuxc_gpio_emc_29_semc_cke: IOMUXC_GPIO_EMC_29_SEMC_CKE { 1396 pinmux = <0x401f8088 0 0x0 0 0x401f81fc>; 1397 }; 1398 /omit-if-no-ref/ iomuxc_gpio_emc_29_wdog2_rst_b_deb: IOMUXC_GPIO_EMC_29_WDOG2_RST_B_DEB { 1399 pinmux = <0x401f8088 4 0x0 0 0x401f81fc>; 1400 }; 1401 /omit-if-no-ref/ iomuxc_gpio_emc_29_xbar1_xbar_in19: IOMUXC_GPIO_EMC_29_XBAR1_XBAR_IN19 { 1402 pinmux = <0x401f8088 2 0x401f84c0 0 0x401f81fc>; 1403 gpr = <0x400ac018 0x1f 0x0>; 1404 }; 1405 /omit-if-no-ref/ iomuxc_gpio_emc_29_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_29_XBAR1_XBAR_INOUT19 { 1406 pinmux = <0x401f8088 2 0x401f84c0 0 0x401f81fc>; 1407 gpr = <0x400ac018 0x1f 0x0>; 1408 }; 1409 /omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm1_pwmx2: IOMUXC_GPIO_EMC_30_FLEXPWM1_PWMX2 { 1410 pinmux = <0x401f808c 7 0x0 0 0x401f8200>; 1411 }; 1412 /omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm2_pwma2: IOMUXC_GPIO_EMC_30_FLEXPWM2_PWMA2 { 1413 pinmux = <0x401f808c 1 0x401f8350 1 0x401f8200>; 1414 }; 1415 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio2_io30: IOMUXC_GPIO_EMC_30_GPIO2_IO30 { 1416 pinmux = <0x401f808c 5 0x0 0 0x401f8200>; 1417 }; 1418 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpt2_compare3: IOMUXC_GPIO_EMC_30_GPT2_COMPARE3 { 1419 pinmux = <0x401f808c 6 0x0 0 0x401f8200>; 1420 }; 1421 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpuart4_cts_b: IOMUXC_GPIO_EMC_30_LPUART4_CTS_B { 1422 pinmux = <0x401f808c 2 0x401f83e0 1 0x401f8200>; 1423 }; 1424 /omit-if-no-ref/ iomuxc_gpio_emc_30_sai3_rx_sync: IOMUXC_GPIO_EMC_30_SAI3_RX_SYNC { 1425 pinmux = <0x401f808c 3 0x401f8478 1 0x401f8200>; 1426 }; 1427 /omit-if-no-ref/ iomuxc_gpio_emc_30_semc_clk: IOMUXC_GPIO_EMC_30_SEMC_CLK { 1428 pinmux = <0x401f808c 0 0x0 0 0x401f8200>; 1429 }; 1430 /omit-if-no-ref/ iomuxc_gpio_emc_30_wdog1_rst_b_deb: IOMUXC_GPIO_EMC_30_WDOG1_RST_B_DEB { 1431 pinmux = <0x401f808c 4 0x0 0 0x401f8200>; 1432 }; 1433 /omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm1_pwmx3: IOMUXC_GPIO_EMC_31_FLEXPWM1_PWMX3 { 1434 pinmux = <0x401f8090 7 0x0 0 0x401f8204>; 1435 }; 1436 /omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm2_pwmb2: IOMUXC_GPIO_EMC_31_FLEXPWM2_PWMB2 { 1437 pinmux = <0x401f8090 1 0x401f8360 1 0x401f8204>; 1438 }; 1439 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio2_io31: IOMUXC_GPIO_EMC_31_GPIO2_IO31 { 1440 pinmux = <0x401f8090 5 0x0 0 0x401f8204>; 1441 }; 1442 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpt2_clk: IOMUXC_GPIO_EMC_31_GPT2_CLK { 1443 pinmux = <0x401f8090 6 0x0 0 0x401f8204>; 1444 }; 1445 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpuart4_rts_b: IOMUXC_GPIO_EMC_31_LPUART4_RTS_B { 1446 pinmux = <0x401f8090 2 0x0 0 0x401f8204>; 1447 }; 1448 /omit-if-no-ref/ iomuxc_gpio_emc_31_sai3_rx_data: IOMUXC_GPIO_EMC_31_SAI3_RX_DATA { 1449 pinmux = <0x401f8090 3 0x401f8474 1 0x401f8204>; 1450 }; 1451 /omit-if-no-ref/ iomuxc_gpio_emc_31_semc_dm1: IOMUXC_GPIO_EMC_31_SEMC_DM1 { 1452 pinmux = <0x401f8090 0 0x0 0 0x401f8204>; 1453 }; 1454 /omit-if-no-ref/ iomuxc_gpio_emc_31_wdog2_b: IOMUXC_GPIO_EMC_31_WDOG2_B { 1455 pinmux = <0x401f8090 4 0x0 0 0x401f8204>; 1456 }; 1457 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io00: IOMUXC_GPIO_EMC_32_GPIO3_IO00 { 1458 pinmux = <0x401f8094 5 0x0 0 0x401f8208>; 1459 }; 1460 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpspi4_sck: IOMUXC_GPIO_EMC_32_LPSPI4_SCK { 1461 pinmux = <0x401f8094 4 0x401f83c0 1 0x401f8208>; 1462 }; 1463 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart4_tx: IOMUXC_GPIO_EMC_32_LPUART4_TX { 1464 pinmux = <0x401f8094 2 0x401f83e8 2 0x401f8208>; 1465 }; 1466 /omit-if-no-ref/ iomuxc_gpio_emc_32_qtimer1_timer0: IOMUXC_GPIO_EMC_32_QTIMER1_TIMER0 { 1467 pinmux = <0x401f8094 1 0x401f8410 1 0x401f8208>; 1468 gpr = <0x400ac018 0x0 0x0>; 1469 }; 1470 /omit-if-no-ref/ iomuxc_gpio_emc_32_ref_24m_out: IOMUXC_GPIO_EMC_32_REF_24M_OUT { 1471 pinmux = <0x401f8094 7 0x0 0 0x401f8208>; 1472 }; 1473 /omit-if-no-ref/ iomuxc_gpio_emc_32_sai3_tx_data: IOMUXC_GPIO_EMC_32_SAI3_TX_DATA { 1474 pinmux = <0x401f8094 3 0x0 0 0x401f8208>; 1475 }; 1476 /omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data08: IOMUXC_GPIO_EMC_32_SEMC_DATA08 { 1477 pinmux = <0x401f8094 0 0x0 0 0x401f8208>; 1478 }; 1479 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io01: IOMUXC_GPIO_EMC_33_GPIO3_IO01 { 1480 pinmux = <0x401f8098 5 0x0 0 0x401f820c>; 1481 }; 1482 /omit-if-no-ref/ iomuxc_gpio_emc_33_lpspi4_pcs0: IOMUXC_GPIO_EMC_33_LPSPI4_PCS0 { 1483 pinmux = <0x401f8098 4 0x401f83bc 1 0x401f820c>; 1484 }; 1485 /omit-if-no-ref/ iomuxc_gpio_emc_33_lpuart4_rx: IOMUXC_GPIO_EMC_33_LPUART4_RX { 1486 pinmux = <0x401f8098 2 0x401f83e4 2 0x401f820c>; 1487 }; 1488 /omit-if-no-ref/ iomuxc_gpio_emc_33_qtimer1_timer1: IOMUXC_GPIO_EMC_33_QTIMER1_TIMER1 { 1489 pinmux = <0x401f8098 1 0x401f8414 1 0x401f820c>; 1490 gpr = <0x400ac018 0x1 0x0>; 1491 }; 1492 /omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_tx_bclk: IOMUXC_GPIO_EMC_33_SAI3_TX_BCLK { 1493 pinmux = <0x401f8098 3 0x401f847c 1 0x401f820c>; 1494 }; 1495 /omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data09: IOMUXC_GPIO_EMC_33_SEMC_DATA09 { 1496 pinmux = <0x401f8098 0 0x0 0 0x401f820c>; 1497 }; 1498 /omit-if-no-ref/ iomuxc_gpio_emc_34_enet_crs: IOMUXC_GPIO_EMC_34_ENET_CRS { 1499 pinmux = <0x401f809c 6 0x0 0 0x401f8210>; 1500 }; 1501 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io02: IOMUXC_GPIO_EMC_34_GPIO3_IO02 { 1502 pinmux = <0x401f809c 5 0x0 0 0x401f8210>; 1503 }; 1504 /omit-if-no-ref/ iomuxc_gpio_emc_34_lpspi4_sdo: IOMUXC_GPIO_EMC_34_LPSPI4_SDO { 1505 pinmux = <0x401f809c 4 0x401f83c8 1 0x401f8210>; 1506 }; 1507 /omit-if-no-ref/ iomuxc_gpio_emc_34_lpuart7_tx: IOMUXC_GPIO_EMC_34_LPUART7_TX { 1508 pinmux = <0x401f809c 2 0x401f8400 1 0x401f8210>; 1509 }; 1510 /omit-if-no-ref/ iomuxc_gpio_emc_34_qtimer1_timer2: IOMUXC_GPIO_EMC_34_QTIMER1_TIMER2 { 1511 pinmux = <0x401f809c 1 0x401f8418 1 0x401f8210>; 1512 gpr = <0x400ac018 0x2 0x0>; 1513 }; 1514 /omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_tx_sync: IOMUXC_GPIO_EMC_34_SAI3_TX_SYNC { 1515 pinmux = <0x401f809c 3 0x401f8480 1 0x401f8210>; 1516 }; 1517 /omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data10: IOMUXC_GPIO_EMC_34_SEMC_DATA10 { 1518 pinmux = <0x401f809c 0 0x0 0 0x401f8210>; 1519 }; 1520 /omit-if-no-ref/ iomuxc_gpio_emc_35_enet_col: IOMUXC_GPIO_EMC_35_ENET_COL { 1521 pinmux = <0x401f80a0 6 0x0 0 0x401f8214>; 1522 }; 1523 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io03: IOMUXC_GPIO_EMC_35_GPIO3_IO03 { 1524 pinmux = <0x401f80a0 5 0x0 0 0x401f8214>; 1525 }; 1526 /omit-if-no-ref/ iomuxc_gpio_emc_35_lpspi4_sdi: IOMUXC_GPIO_EMC_35_LPSPI4_SDI { 1527 pinmux = <0x401f80a0 4 0x401f83c4 1 0x401f8214>; 1528 }; 1529 /omit-if-no-ref/ iomuxc_gpio_emc_35_lpuart7_rx: IOMUXC_GPIO_EMC_35_LPUART7_RX { 1530 pinmux = <0x401f80a0 2 0x401f83fc 1 0x401f8214>; 1531 }; 1532 /omit-if-no-ref/ iomuxc_gpio_emc_35_qtimer1_timer3: IOMUXC_GPIO_EMC_35_QTIMER1_TIMER3 { 1533 pinmux = <0x401f80a0 1 0x401f841c 1 0x401f8214>; 1534 gpr = <0x400ac018 0x3 0x0>; 1535 }; 1536 /omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data11: IOMUXC_GPIO_EMC_35_SEMC_DATA11 { 1537 pinmux = <0x401f80a0 0 0x0 0 0x401f8214>; 1538 }; 1539 /omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc2_wp: IOMUXC_GPIO_EMC_35_USDHC2_WP { 1540 pinmux = <0x401f80a0 3 0x401f849c 1 0x401f8214>; 1541 }; 1542 /omit-if-no-ref/ iomuxc_gpio_emc_36_ccm_pmic_rdy: IOMUXC_GPIO_EMC_36_CCM_PMIC_RDY { 1543 pinmux = <0x401f80a4 3 0x401f8300 3 0x401f8218>; 1544 }; 1545 /omit-if-no-ref/ iomuxc_gpio_emc_36_enet_rx_clk: IOMUXC_GPIO_EMC_36_ENET_RX_CLK { 1546 pinmux = <0x401f80a4 6 0x0 0 0x401f8218>; 1547 }; 1548 /omit-if-no-ref/ iomuxc_gpio_emc_36_flexpwm2_pwma1: IOMUXC_GPIO_EMC_36_FLEXPWM2_PWMA1 { 1549 pinmux = <0x401f80a4 1 0x401f834c 1 0x401f8218>; 1550 }; 1551 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio3_io04: IOMUXC_GPIO_EMC_36_GPIO3_IO04 { 1552 pinmux = <0x401f80a4 5 0x0 0 0x401f8218>; 1553 }; 1554 /omit-if-no-ref/ iomuxc_gpio_emc_36_lpspi4_pcs1: IOMUXC_GPIO_EMC_36_LPSPI4_PCS1 { 1555 pinmux = <0x401f80a4 4 0x0 0 0x401f8218>; 1556 }; 1557 /omit-if-no-ref/ iomuxc_gpio_emc_36_lpuart5_cts_b: IOMUXC_GPIO_EMC_36_LPUART5_CTS_B { 1558 pinmux = <0x401f80a4 2 0x0 0 0x401f8218>; 1559 }; 1560 /omit-if-no-ref/ iomuxc_gpio_emc_36_semc_data12: IOMUXC_GPIO_EMC_36_SEMC_DATA12 { 1561 pinmux = <0x401f80a4 0 0x0 0 0x401f8218>; 1562 }; 1563 /omit-if-no-ref/ iomuxc_gpio_emc_36_usdhc1_wp: IOMUXC_GPIO_EMC_36_USDHC1_WP { 1564 pinmux = <0x401f80a4 7 0x401f8494 4 0x401f8218>; 1565 }; 1566 /omit-if-no-ref/ iomuxc_gpio_emc_37_enet_rx_data3: IOMUXC_GPIO_EMC_37_ENET_RX_DATA3 { 1567 pinmux = <0x401f80a8 6 0x0 0 0x401f821c>; 1568 }; 1569 /omit-if-no-ref/ iomuxc_gpio_emc_37_flexpwm2_pwmb1: IOMUXC_GPIO_EMC_37_FLEXPWM2_PWMB1 { 1570 pinmux = <0x401f80a8 1 0x401f835c 1 0x401f821c>; 1571 }; 1572 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio3_io05: IOMUXC_GPIO_EMC_37_GPIO3_IO05 { 1573 pinmux = <0x401f80a8 5 0x0 0 0x401f821c>; 1574 }; 1575 /omit-if-no-ref/ iomuxc_gpio_emc_37_lpspi4_pcs2: IOMUXC_GPIO_EMC_37_LPSPI4_PCS2 { 1576 pinmux = <0x401f80a8 4 0x0 0 0x401f821c>; 1577 }; 1578 /omit-if-no-ref/ iomuxc_gpio_emc_37_lpuart5_rts_b: IOMUXC_GPIO_EMC_37_LPUART5_RTS_B { 1579 pinmux = <0x401f80a8 2 0x0 0 0x401f821c>; 1580 }; 1581 /omit-if-no-ref/ iomuxc_gpio_emc_37_mqs_right: IOMUXC_GPIO_EMC_37_MQS_RIGHT { 1582 pinmux = <0x401f80a8 3 0x0 0 0x401f821c>; 1583 }; 1584 /omit-if-no-ref/ iomuxc_gpio_emc_37_semc_data13: IOMUXC_GPIO_EMC_37_SEMC_DATA13 { 1585 pinmux = <0x401f80a8 0 0x0 0 0x401f821c>; 1586 }; 1587 /omit-if-no-ref/ iomuxc_gpio_emc_37_usdhc1_vselect: IOMUXC_GPIO_EMC_37_USDHC1_VSELECT { 1588 pinmux = <0x401f80a8 7 0x0 0 0x401f821c>; 1589 }; 1590 /omit-if-no-ref/ iomuxc_gpio_emc_38_enet_rx_data2: IOMUXC_GPIO_EMC_38_ENET_RX_DATA2 { 1591 pinmux = <0x401f80ac 6 0x0 0 0x401f8220>; 1592 }; 1593 /omit-if-no-ref/ iomuxc_gpio_emc_38_flexpwm2_pwma0: IOMUXC_GPIO_EMC_38_FLEXPWM2_PWMA0 { 1594 pinmux = <0x401f80ac 1 0x401f8348 1 0x401f8220>; 1595 }; 1596 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio3_io06: IOMUXC_GPIO_EMC_38_GPIO3_IO06 { 1597 pinmux = <0x401f80ac 5 0x0 0 0x401f8220>; 1598 }; 1599 /omit-if-no-ref/ iomuxc_gpio_emc_38_lpspi4_pcs3: IOMUXC_GPIO_EMC_38_LPSPI4_PCS3 { 1600 pinmux = <0x401f80ac 4 0x0 0 0x401f8220>; 1601 }; 1602 /omit-if-no-ref/ iomuxc_gpio_emc_38_lpuart5_tx: IOMUXC_GPIO_EMC_38_LPUART5_TX { 1603 pinmux = <0x401f80ac 2 0x401f83f0 1 0x401f8220>; 1604 }; 1605 /omit-if-no-ref/ iomuxc_gpio_emc_38_mqs_left: IOMUXC_GPIO_EMC_38_MQS_LEFT { 1606 pinmux = <0x401f80ac 3 0x0 0 0x401f8220>; 1607 }; 1608 /omit-if-no-ref/ iomuxc_gpio_emc_38_semc_data14: IOMUXC_GPIO_EMC_38_SEMC_DATA14 { 1609 pinmux = <0x401f80ac 0 0x0 0 0x401f8220>; 1610 }; 1611 /omit-if-no-ref/ iomuxc_gpio_emc_38_usdhc1_cd_b: IOMUXC_GPIO_EMC_38_USDHC1_CD_B { 1612 pinmux = <0x401f80ac 7 0x401f8490 3 0x401f8220>; 1613 }; 1614 /omit-if-no-ref/ iomuxc_gpio_emc_39_enet_tx_er: IOMUXC_GPIO_EMC_39_ENET_TX_ER { 1615 pinmux = <0x401f80b0 6 0x0 0 0x401f8224>; 1616 }; 1617 /omit-if-no-ref/ iomuxc_gpio_emc_39_flexpwm2_pwmb0: IOMUXC_GPIO_EMC_39_FLEXPWM2_PWMB0 { 1618 pinmux = <0x401f80b0 1 0x401f8358 1 0x401f8224>; 1619 }; 1620 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio3_io07: IOMUXC_GPIO_EMC_39_GPIO3_IO07 { 1621 pinmux = <0x401f80b0 5 0x0 0 0x401f8224>; 1622 }; 1623 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpt1_clk: IOMUXC_GPIO_EMC_39_GPT1_CLK { 1624 pinmux = <0x401f80b0 7 0x0 0 0x401f8224>; 1625 }; 1626 /omit-if-no-ref/ iomuxc_gpio_emc_39_lpuart5_rx: IOMUXC_GPIO_EMC_39_LPUART5_RX { 1627 pinmux = <0x401f80b0 2 0x401f83ec 1 0x401f8224>; 1628 }; 1629 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_data15: IOMUXC_GPIO_EMC_39_SEMC_DATA15 { 1630 pinmux = <0x401f80b0 0 0x0 0 0x401f8224>; 1631 }; 1632 /omit-if-no-ref/ iomuxc_gpio_emc_39_usb_otg1_oc: IOMUXC_GPIO_EMC_39_USB_OTG1_OC { 1633 pinmux = <0x401f80b0 3 0x401f848c 2 0x401f8224>; 1634 }; 1635 /omit-if-no-ref/ iomuxc_gpio_emc_39_wdog1_b: IOMUXC_GPIO_EMC_39_WDOG1_B { 1636 pinmux = <0x401f80b0 4 0x0 0 0x401f8224>; 1637 }; 1638 /omit-if-no-ref/ iomuxc_gpio_emc_40_enet_mdio: IOMUXC_GPIO_EMC_40_ENET_MDIO { 1639 pinmux = <0x401f80b4 4 0x401f8308 2 0x401f8228>; 1640 }; 1641 /omit-if-no-ref/ iomuxc_gpio_emc_40_enet_tx_data3: IOMUXC_GPIO_EMC_40_ENET_TX_DATA3 { 1642 pinmux = <0x401f80b4 6 0x0 0 0x401f8228>; 1643 }; 1644 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio3_io08: IOMUXC_GPIO_EMC_40_GPIO3_IO08 { 1645 pinmux = <0x401f80b4 5 0x0 0 0x401f8228>; 1646 }; 1647 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpt1_compare3: IOMUXC_GPIO_EMC_40_GPT1_COMPARE3 { 1648 pinmux = <0x401f80b4 7 0x0 0 0x401f8228>; 1649 }; 1650 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_csx0: IOMUXC_GPIO_EMC_40_SEMC_CSX0 { 1651 pinmux = <0x401f80b4 0 0x0 0 0x401f8228>; 1652 }; 1653 /omit-if-no-ref/ iomuxc_gpio_emc_40_spdif_out: IOMUXC_GPIO_EMC_40_SPDIF_OUT { 1654 pinmux = <0x401f80b4 2 0x0 0 0x401f8228>; 1655 }; 1656 /omit-if-no-ref/ iomuxc_gpio_emc_40_usb_otg1_id: IOMUXC_GPIO_EMC_40_USB_OTG1_ID { 1657 pinmux = <0x401f80b4 3 0x401f82fc 2 0x401f8228>; 1658 }; 1659 /omit-if-no-ref/ iomuxc_gpio_emc_40_xbar1_xbar_in18: IOMUXC_GPIO_EMC_40_XBAR1_XBAR_IN18 { 1660 pinmux = <0x401f80b4 1 0x401f84bc 1 0x401f8228>; 1661 gpr = <0x400ac018 0x1e 0x0>; 1662 }; 1663 /omit-if-no-ref/ iomuxc_gpio_emc_40_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_40_XBAR1_XBAR_INOUT18 { 1664 pinmux = <0x401f80b4 1 0x401f84bc 1 0x401f8228>; 1665 gpr = <0x400ac018 0x1e 0x0>; 1666 }; 1667 /omit-if-no-ref/ iomuxc_gpio_emc_41_enet_mdc: IOMUXC_GPIO_EMC_41_ENET_MDC { 1668 pinmux = <0x401f80b8 4 0x0 0 0x401f822c>; 1669 }; 1670 /omit-if-no-ref/ iomuxc_gpio_emc_41_enet_tx_data2: IOMUXC_GPIO_EMC_41_ENET_TX_DATA2 { 1671 pinmux = <0x401f80b8 6 0x0 0 0x401f822c>; 1672 }; 1673 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio3_io09: IOMUXC_GPIO_EMC_41_GPIO3_IO09 { 1674 pinmux = <0x401f80b8 5 0x0 0 0x401f822c>; 1675 }; 1676 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpt1_compare2: IOMUXC_GPIO_EMC_41_GPT1_COMPARE2 { 1677 pinmux = <0x401f80b8 7 0x0 0 0x401f822c>; 1678 }; 1679 /omit-if-no-ref/ iomuxc_gpio_emc_41_semc_rdy: IOMUXC_GPIO_EMC_41_SEMC_RDY { 1680 pinmux = <0x401f80b8 0 0x401f8484 1 0x401f822c>; 1681 }; 1682 /omit-if-no-ref/ iomuxc_gpio_emc_41_spdif_in: IOMUXC_GPIO_EMC_41_SPDIF_IN { 1683 pinmux = <0x401f80b8 2 0x401f8488 1 0x401f822c>; 1684 }; 1685 /omit-if-no-ref/ iomuxc_gpio_emc_41_usb_otg1_pwr: IOMUXC_GPIO_EMC_41_USB_OTG1_PWR { 1686 pinmux = <0x401f80b8 3 0x0 0 0x401f822c>; 1687 }; 1688 /omit-if-no-ref/ iomuxc_gpio_emc_41_xbar1_xbar_in19: IOMUXC_GPIO_EMC_41_XBAR1_XBAR_IN19 { 1689 pinmux = <0x401f80b8 1 0x401f84c0 1 0x401f822c>; 1690 gpr = <0x400ac018 0x1f 0x0>; 1691 }; 1692 /omit-if-no-ref/ iomuxc_gpio_emc_41_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_41_XBAR1_XBAR_INOUT19 { 1693 pinmux = <0x401f80b8 1 0x401f84c0 1 0x401f822c>; 1694 gpr = <0x400ac018 0x1f 0x0>; 1695 }; 1696 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B0_00_FLEXSPI_A_SS1_B { 1697 pinmux = <0x401f813c 6 0x0 0 0x401f82b0>; 1698 }; 1699 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio3_io13: IOMUXC_GPIO_SD_B0_00_GPIO3_IO13 { 1700 pinmux = <0x401f813c 5 0x0 0 0x401f82b0>; 1701 }; 1702 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpi2c3_scl: IOMUXC_GPIO_SD_B0_00_LPI2C3_SCL { 1703 pinmux = <0x401f813c 4 0x401f838c 0 0x401f82b0>; 1704 }; 1705 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_qtimer1_timer0: IOMUXC_GPIO_SD_B0_00_QTIMER1_TIMER0 { 1706 pinmux = <0x401f813c 1 0x401f8410 0 0x401f82b0>; 1707 gpr = <0x400ac018 0x0 0x0>; 1708 }; 1709 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_sai1_mclk: IOMUXC_GPIO_SD_B0_00_SAI1_MCLK { 1710 pinmux = <0x401f813c 2 0x401f8430 0 0x401f82b0>; 1711 }; 1712 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_sai2_mclk: IOMUXC_GPIO_SD_B0_00_SAI2_MCLK { 1713 pinmux = <0x401f813c 3 0x401f8454 0 0x401f82b0>; 1714 }; 1715 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_usdhc1_data2: IOMUXC_GPIO_SD_B0_00_USDHC1_DATA2 { 1716 pinmux = <0x401f813c 0 0x0 0 0x401f82b0>; 1717 }; 1718 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_in14: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_IN14 { 1719 pinmux = <0x401f813c 7 0x401f84a0 0 0x401f82b0>; 1720 gpr = <0x400ac018 0x1a 0x0>; 1721 }; 1722 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_inout14: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_INOUT14 { 1723 pinmux = <0x401f813c 7 0x401f84a0 0 0x401f82b0>; 1724 gpr = <0x400ac018 0x1a 0x0>; 1725 }; 1726 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexspi_b_ss1_b: IOMUXC_GPIO_SD_B0_01_FLEXSPI_B_SS1_B { 1727 pinmux = <0x401f8140 6 0x0 0 0x401f82b4>; 1728 }; 1729 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio3_io14: IOMUXC_GPIO_SD_B0_01_GPIO3_IO14 { 1730 pinmux = <0x401f8140 5 0x0 0 0x401f82b4>; 1731 }; 1732 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpi2c3_sda: IOMUXC_GPIO_SD_B0_01_LPI2C3_SDA { 1733 pinmux = <0x401f8140 4 0x401f8390 0 0x401f82b4>; 1734 }; 1735 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_qtimer1_timer1: IOMUXC_GPIO_SD_B0_01_QTIMER1_TIMER1 { 1736 pinmux = <0x401f8140 1 0x401f8414 0 0x401f82b4>; 1737 gpr = <0x400ac018 0x1 0x0>; 1738 }; 1739 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_ref_24m_out: IOMUXC_GPIO_SD_B0_01_REF_24M_OUT { 1740 pinmux = <0x401f8140 2 0x0 0 0x401f82b4>; 1741 }; 1742 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_sai2_rx_sync: IOMUXC_GPIO_SD_B0_01_SAI2_RX_SYNC { 1743 pinmux = <0x401f8140 3 0x401f8460 0 0x401f82b4>; 1744 }; 1745 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_usdhc1_data3: IOMUXC_GPIO_SD_B0_01_USDHC1_DATA3 { 1746 pinmux = <0x401f8140 0 0x0 0 0x401f82b4>; 1747 }; 1748 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_in15: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_IN15 { 1749 pinmux = <0x401f8140 7 0x401f84a4 0 0x401f82b4>; 1750 gpr = <0x400ac018 0x1b 0x0>; 1751 }; 1752 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_inout15: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_INOUT15 { 1753 pinmux = <0x401f8140 7 0x401f84a4 0 0x401f82b4>; 1754 gpr = <0x400ac018 0x1b 0x0>; 1755 }; 1756 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_enet_mdio: IOMUXC_GPIO_SD_B0_02_ENET_MDIO { 1757 pinmux = <0x401f8144 6 0x401f8308 0 0x401f82b8>; 1758 }; 1759 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio3_io15: IOMUXC_GPIO_SD_B0_02_GPIO3_IO15 { 1760 pinmux = <0x401f8144 5 0x0 0 0x401f82b8>; 1761 }; 1762 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpspi1_sck: IOMUXC_GPIO_SD_B0_02_LPSPI1_SCK { 1763 pinmux = <0x401f8144 4 0x401f83a0 0 0x401f82b8>; 1764 }; 1765 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpuart7_cts_b: IOMUXC_GPIO_SD_B0_02_LPUART7_CTS_B { 1766 pinmux = <0x401f8144 2 0x0 0 0x401f82b8>; 1767 }; 1768 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_qtimer1_timer2: IOMUXC_GPIO_SD_B0_02_QTIMER1_TIMER2 { 1769 pinmux = <0x401f8144 1 0x401f8418 0 0x401f82b8>; 1770 gpr = <0x400ac018 0x2 0x0>; 1771 }; 1772 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_sai2_rx_bclk: IOMUXC_GPIO_SD_B0_02_SAI2_RX_BCLK { 1773 pinmux = <0x401f8144 3 0x401f8458 0 0x401f82b8>; 1774 }; 1775 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_usdhc1_cmd: IOMUXC_GPIO_SD_B0_02_USDHC1_CMD { 1776 pinmux = <0x401f8144 0 0x0 0 0x401f82b8>; 1777 }; 1778 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_in16: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_IN16 { 1779 pinmux = <0x401f8144 7 0x401f84a8 0 0x401f82b8>; 1780 gpr = <0x400ac018 0x1c 0x0>; 1781 }; 1782 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_inout16: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_INOUT16 { 1783 pinmux = <0x401f8144 7 0x401f84a8 0 0x401f82b8>; 1784 gpr = <0x400ac018 0x1c 0x0>; 1785 }; 1786 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_enet_mdc: IOMUXC_GPIO_SD_B0_03_ENET_MDC { 1787 pinmux = <0x401f8148 6 0x0 0 0x401f82bc>; 1788 }; 1789 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio3_io16: IOMUXC_GPIO_SD_B0_03_GPIO3_IO16 { 1790 pinmux = <0x401f8148 5 0x0 0 0x401f82bc>; 1791 }; 1792 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpspi1_pcs0: IOMUXC_GPIO_SD_B0_03_LPSPI1_PCS0 { 1793 pinmux = <0x401f8148 4 0x401f839c 0 0x401f82bc>; 1794 }; 1795 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpuart7_rts_b: IOMUXC_GPIO_SD_B0_03_LPUART7_RTS_B { 1796 pinmux = <0x401f8148 2 0x0 0 0x401f82bc>; 1797 }; 1798 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_qtimer1_timer3: IOMUXC_GPIO_SD_B0_03_QTIMER1_TIMER3 { 1799 pinmux = <0x401f8148 1 0x401f841c 0 0x401f82bc>; 1800 gpr = <0x400ac018 0x3 0x0>; 1801 }; 1802 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_sai2_rx_data: IOMUXC_GPIO_SD_B0_03_SAI2_RX_DATA { 1803 pinmux = <0x401f8148 3 0x401f845c 0 0x401f82bc>; 1804 }; 1805 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_usdhc1_clk: IOMUXC_GPIO_SD_B0_03_USDHC1_CLK { 1806 pinmux = <0x401f8148 0 0x0 0 0x401f82bc>; 1807 }; 1808 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexcan2_tx: IOMUXC_GPIO_SD_B0_04_FLEXCAN2_TX { 1809 pinmux = <0x401f814c 1 0x0 0 0x401f82c0>; 1810 }; 1811 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B0_04_FLEXSPI_B_SS0_B { 1812 pinmux = <0x401f814c 6 0x0 0 0x401f82c0>; 1813 }; 1814 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio3_io17: IOMUXC_GPIO_SD_B0_04_GPIO3_IO17 { 1815 pinmux = <0x401f814c 5 0x0 0 0x401f82c0>; 1816 }; 1817 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpspi1_sdo: IOMUXC_GPIO_SD_B0_04_LPSPI1_SDO { 1818 pinmux = <0x401f814c 4 0x401f83a8 0 0x401f82c0>; 1819 }; 1820 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpuart7_tx: IOMUXC_GPIO_SD_B0_04_LPUART7_TX { 1821 pinmux = <0x401f814c 2 0x401f8400 0 0x401f82c0>; 1822 }; 1823 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_sai2_tx_data: IOMUXC_GPIO_SD_B0_04_SAI2_TX_DATA { 1824 pinmux = <0x401f814c 3 0x0 0 0x401f82c0>; 1825 }; 1826 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_usdhc1_data0: IOMUXC_GPIO_SD_B0_04_USDHC1_DATA0 { 1827 pinmux = <0x401f814c 0 0x0 0 0x401f82c0>; 1828 }; 1829 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexcan2_rx: IOMUXC_GPIO_SD_B0_05_FLEXCAN2_RX { 1830 pinmux = <0x401f8150 1 0x401f8324 0 0x401f82c4>; 1831 }; 1832 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexspi_b_dqs: IOMUXC_GPIO_SD_B0_05_FLEXSPI_B_DQS { 1833 pinmux = <0x401f8150 6 0x0 0 0x401f82c4>; 1834 }; 1835 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio3_io18: IOMUXC_GPIO_SD_B0_05_GPIO3_IO18 { 1836 pinmux = <0x401f8150 5 0x0 0 0x401f82c4>; 1837 }; 1838 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpspi1_sdi: IOMUXC_GPIO_SD_B0_05_LPSPI1_SDI { 1839 pinmux = <0x401f8150 4 0x401f83a4 0 0x401f82c4>; 1840 }; 1841 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpuart7_rx: IOMUXC_GPIO_SD_B0_05_LPUART7_RX { 1842 pinmux = <0x401f8150 2 0x401f83fc 0 0x401f82c4>; 1843 }; 1844 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_sai2_tx_bclk: IOMUXC_GPIO_SD_B0_05_SAI2_TX_BCLK { 1845 pinmux = <0x401f8150 3 0x401f8464 0 0x401f82c4>; 1846 }; 1847 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_usdhc1_data1: IOMUXC_GPIO_SD_B0_05_USDHC1_DATA1 { 1848 pinmux = <0x401f8150 0 0x0 0 0x401f82c4>; 1849 }; 1850 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_gpio3_io19: IOMUXC_GPIO_SD_B0_06_GPIO3_IO19 { 1851 pinmux = <0x401f8154 5 0x0 0 0x401f82c8>; 1852 }; 1853 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_ref_32k_out: IOMUXC_GPIO_SD_B0_06_REF_32K_OUT { 1854 pinmux = <0x401f8154 2 0x0 0 0x401f82c8>; 1855 }; 1856 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_sai2_tx_sync: IOMUXC_GPIO_SD_B0_06_SAI2_TX_SYNC { 1857 pinmux = <0x401f8154 3 0x401f8468 0 0x401f82c8>; 1858 }; 1859 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_usdhc1_cd_b: IOMUXC_GPIO_SD_B0_06_USDHC1_CD_B { 1860 pinmux = <0x401f8154 0 0x401f8490 0 0x401f82c8>; 1861 }; 1862 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_usdhc1_reset_b: IOMUXC_GPIO_SD_B0_06_USDHC1_RESET_B { 1863 pinmux = <0x401f8154 1 0x0 0 0x401f82c8>; 1864 }; 1865 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_wdog1_b: IOMUXC_GPIO_SD_B0_06_WDOG1_B { 1866 pinmux = <0x401f8154 4 0x0 0 0x401f82c8>; 1867 }; 1868 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_xbar1_xbar_in17: IOMUXC_GPIO_SD_B0_06_XBAR1_XBAR_IN17 { 1869 pinmux = <0x401f8154 6 0x401f84ac 0 0x401f82c8>; 1870 gpr = <0x400ac018 0x1d 0x0>; 1871 }; 1872 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_xbar1_xbar_inout17: IOMUXC_GPIO_SD_B0_06_XBAR1_XBAR_INOUT17 { 1873 pinmux = <0x401f8154 6 0x401f84ac 0 0x401f82c8>; 1874 gpr = <0x400ac018 0x1d 0x0>; 1875 }; 1876 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexcan1_tx: IOMUXC_GPIO_SD_B1_00_FLEXCAN1_TX { 1877 pinmux = <0x401f8158 4 0x0 0 0x401f82cc>; 1878 }; 1879 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 { 1880 pinmux = <0x401f8158 1 0x0 0 0x401f82cc>; 1881 }; 1882 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io20: IOMUXC_GPIO_SD_B1_00_GPIO3_IO20 { 1883 pinmux = <0x401f8158 5 0x0 0 0x401f82cc>; 1884 }; 1885 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart6_tx: IOMUXC_GPIO_SD_B1_00_LPUART6_TX { 1886 pinmux = <0x401f8158 2 0x401f83f8 1 0x401f82cc>; 1887 }; 1888 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data2: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA2 { 1889 pinmux = <0x401f8158 0 0x0 0 0x401f82cc>; 1890 }; 1891 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar1_xbar_in10: IOMUXC_GPIO_SD_B1_00_XBAR1_XBAR_IN10 { 1892 pinmux = <0x401f8158 3 0x401f84b0 1 0x401f82cc>; 1893 gpr = <0x400ac018 0x16 0x0>; 1894 }; 1895 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar1_xbar_inout10: IOMUXC_GPIO_SD_B1_00_XBAR1_XBAR_INOUT10 { 1896 pinmux = <0x401f8158 3 0x401f84b0 1 0x401f82cc>; 1897 gpr = <0x400ac018 0x16 0x0>; 1898 }; 1899 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexcan1_rx: IOMUXC_GPIO_SD_B1_01_FLEXCAN1_RX { 1900 pinmux = <0x401f815c 4 0x401f8320 1 0x401f82d0>; 1901 }; 1902 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_01_FLEXSPI_A_SS1_B { 1903 pinmux = <0x401f815c 3 0x0 0 0x401f82d0>; 1904 }; 1905 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_SCLK { 1906 pinmux = <0x401f815c 1 0x0 0 0x401f82d0>; 1907 }; 1908 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io21: IOMUXC_GPIO_SD_B1_01_GPIO3_IO21 { 1909 pinmux = <0x401f815c 5 0x0 0 0x401f82d0>; 1910 }; 1911 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart6_rx: IOMUXC_GPIO_SD_B1_01_LPUART6_RX { 1912 pinmux = <0x401f815c 2 0x401f83f4 1 0x401f82d0>; 1913 }; 1914 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data3: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA3 { 1915 pinmux = <0x401f815c 0 0x0 0 0x401f82d0>; 1916 }; 1917 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_clko1: IOMUXC_GPIO_SD_B1_02_CCM_CLKO1 { 1918 pinmux = <0x401f8160 6 0x0 0 0x401f82d4>; 1919 }; 1920 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_enet_1588_event1_out: IOMUXC_GPIO_SD_B1_02_ENET_1588_EVENT1_OUT { 1921 pinmux = <0x401f8160 4 0x0 0 0x401f82d4>; 1922 }; 1923 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data0: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA0 { 1924 pinmux = <0x401f8160 1 0x0 0 0x401f82d4>; 1925 }; 1926 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io22: IOMUXC_GPIO_SD_B1_02_GPIO3_IO22 { 1927 pinmux = <0x401f8160 5 0x0 0 0x401f82d4>; 1928 }; 1929 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_lpi2c4_scl: IOMUXC_GPIO_SD_B1_02_LPI2C4_SCL { 1930 pinmux = <0x401f8160 3 0x401f8394 1 0x401f82d4>; 1931 }; 1932 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_lpuart8_tx: IOMUXC_GPIO_SD_B1_02_LPUART8_TX { 1933 pinmux = <0x401f8160 2 0x401f8408 0 0x401f82d4>; 1934 }; 1935 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_cmd: IOMUXC_GPIO_SD_B1_02_USDHC2_CMD { 1936 pinmux = <0x401f8160 0 0x0 0 0x401f82d4>; 1937 }; 1938 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_clko2: IOMUXC_GPIO_SD_B1_03_CCM_CLKO2 { 1939 pinmux = <0x401f8164 6 0x0 0 0x401f82d8>; 1940 }; 1941 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_enet_1588_event1_in: IOMUXC_GPIO_SD_B1_03_ENET_1588_EVENT1_IN { 1942 pinmux = <0x401f8164 4 0x0 0 0x401f82d8>; 1943 }; 1944 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data2: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA2 { 1945 pinmux = <0x401f8164 1 0x0 0 0x401f82d8>; 1946 }; 1947 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io23: IOMUXC_GPIO_SD_B1_03_GPIO3_IO23 { 1948 pinmux = <0x401f8164 5 0x0 0 0x401f82d8>; 1949 }; 1950 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_lpi2c4_sda: IOMUXC_GPIO_SD_B1_03_LPI2C4_SDA { 1951 pinmux = <0x401f8164 3 0x401f8398 1 0x401f82d8>; 1952 }; 1953 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_lpuart8_rx: IOMUXC_GPIO_SD_B1_03_LPUART8_RX { 1954 pinmux = <0x401f8164 2 0x401f8404 0 0x401f82d8>; 1955 }; 1956 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_clk: IOMUXC_GPIO_SD_B1_03_USDHC2_CLK { 1957 pinmux = <0x401f8164 0 0x0 0 0x401f82d8>; 1958 }; 1959 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_wait: IOMUXC_GPIO_SD_B1_04_CCM_WAIT { 1960 pinmux = <0x401f8168 6 0x0 0 0x401f82dc>; 1961 }; 1962 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_enet_ref_clk: IOMUXC_GPIO_SD_B1_04_ENET_REF_CLK { 1963 pinmux = <0x401f8168 3 0x401f8304 0 0x401f82dc>; 1964 }; 1965 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_enet_tx_clk: IOMUXC_GPIO_SD_B1_04_ENET_TX_CLK { 1966 pinmux = <0x401f8168 2 0x401f831c 0 0x401f82dc>; 1967 }; 1968 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ewm_out_b: IOMUXC_GPIO_SD_B1_04_EWM_OUT_B { 1969 pinmux = <0x401f8168 4 0x0 0 0x401f82dc>; 1970 }; 1971 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_data1: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_DATA1 { 1972 pinmux = <0x401f8168 1 0x0 0 0x401f82dc>; 1973 }; 1974 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io24: IOMUXC_GPIO_SD_B1_04_GPIO3_IO24 { 1975 pinmux = <0x401f8168 5 0x0 0 0x401f82dc>; 1976 }; 1977 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_data0: IOMUXC_GPIO_SD_B1_04_USDHC2_DATA0 { 1978 pinmux = <0x401f8168 0 0x0 0 0x401f82dc>; 1979 }; 1980 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_05_CCM_PMIC_RDY { 1981 pinmux = <0x401f816c 6 0x401f8300 1 0x401f82e0>; 1982 }; 1983 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_enet_rx_data1: IOMUXC_GPIO_SD_B1_05_ENET_RX_DATA1 { 1984 pinmux = <0x401f816c 2 0x401f8310 0 0x401f82e0>; 1985 }; 1986 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS { 1987 pinmux = <0x401f816c 1 0x0 0 0x401f82e0>; 1988 }; 1989 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B { 1990 pinmux = <0x401f816c 4 0x0 0 0x401f82e0>; 1991 }; 1992 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io25: IOMUXC_GPIO_SD_B1_05_GPIO3_IO25 { 1993 pinmux = <0x401f816c 5 0x0 0 0x401f82e0>; 1994 }; 1995 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai3_mclk: IOMUXC_GPIO_SD_B1_05_SAI3_MCLK { 1996 pinmux = <0x401f816c 3 0x401f846c 0 0x401f82e0>; 1997 }; 1998 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_data1: IOMUXC_GPIO_SD_B1_05_USDHC2_DATA1 { 1999 pinmux = <0x401f816c 0 0x0 0 0x401f82e0>; 2000 }; 2001 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_ccm_stop: IOMUXC_GPIO_SD_B1_06_CCM_STOP { 2002 pinmux = <0x401f8170 6 0x0 0 0x401f82e4>; 2003 }; 2004 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_enet_rx_data0: IOMUXC_GPIO_SD_B1_06_ENET_RX_DATA0 { 2005 pinmux = <0x401f8170 2 0x401f830c 0 0x401f82e4>; 2006 }; 2007 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_data3: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_DATA3 { 2008 pinmux = <0x401f8170 1 0x401f8374 0 0x401f82e4>; 2009 }; 2010 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io26: IOMUXC_GPIO_SD_B1_06_GPIO3_IO26 { 2011 pinmux = <0x401f8170 5 0x0 0 0x401f82e4>; 2012 }; 2013 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 { 2014 pinmux = <0x401f8170 4 0x401f83ac 2 0x401f82e4>; 2015 }; 2016 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai3_tx_bclk: IOMUXC_GPIO_SD_B1_06_SAI3_TX_BCLK { 2017 pinmux = <0x401f8170 3 0x401f847c 0 0x401f82e4>; 2018 }; 2019 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_cd_b: IOMUXC_GPIO_SD_B1_06_USDHC2_CD_B { 2020 pinmux = <0x401f8170 0 0x401f8498 0 0x401f82e4>; 2021 }; 2022 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_enet_rx_en: IOMUXC_GPIO_SD_B1_07_ENET_RX_EN { 2023 pinmux = <0x401f8174 2 0x401f8314 0 0x401f82e8>; 2024 }; 2025 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK { 2026 pinmux = <0x401f8174 1 0x401f8378 0 0x401f82e8>; 2027 }; 2028 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io27: IOMUXC_GPIO_SD_B1_07_GPIO3_IO27 { 2029 pinmux = <0x401f8174 5 0x0 0 0x401f82e8>; 2030 }; 2031 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK { 2032 pinmux = <0x401f8174 4 0x401f83b0 2 0x401f82e8>; 2033 }; 2034 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai3_tx_sync: IOMUXC_GPIO_SD_B1_07_SAI3_TX_SYNC { 2035 pinmux = <0x401f8174 3 0x401f8480 0 0x401f82e8>; 2036 }; 2037 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_07_USDHC2_RESET_B { 2038 pinmux = <0x401f8174 0 0x0 0 0x401f82e8>; 2039 }; 2040 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_enet_rx_er: IOMUXC_GPIO_SD_B1_08_ENET_RX_ER { 2041 pinmux = <0x401f8178 2 0x401f8318 0 0x401f82ec>; 2042 }; 2043 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 { 2044 pinmux = <0x401f8178 1 0x401f8368 0 0x401f82ec>; 2045 }; 2046 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io28: IOMUXC_GPIO_SD_B1_08_GPIO3_IO28 { 2047 pinmux = <0x401f8178 5 0x0 0 0x401f82ec>; 2048 }; 2049 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO { 2050 pinmux = <0x401f8178 4 0x401f83b8 2 0x401f82ec>; 2051 }; 2052 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai3_tx_data: IOMUXC_GPIO_SD_B1_08_SAI3_TX_DATA { 2053 pinmux = <0x401f8178 3 0x0 0 0x401f82ec>; 2054 }; 2055 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 { 2056 pinmux = <0x401f8178 0 0x0 0 0x401f82ec>; 2057 }; 2058 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_enet_tx_en: IOMUXC_GPIO_SD_B1_09_ENET_TX_EN { 2059 pinmux = <0x401f817c 2 0x0 0 0x401f82f0>; 2060 }; 2061 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data2: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA2 { 2062 pinmux = <0x401f817c 1 0x401f8370 0 0x401f82f0>; 2063 }; 2064 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io29: IOMUXC_GPIO_SD_B1_09_GPIO3_IO29 { 2065 pinmux = <0x401f817c 5 0x0 0 0x401f82f0>; 2066 }; 2067 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI { 2068 pinmux = <0x401f817c 4 0x401f83b4 2 0x401f82f0>; 2069 }; 2070 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai3_rx_bclk: IOMUXC_GPIO_SD_B1_09_SAI3_RX_BCLK { 2071 pinmux = <0x401f817c 3 0x401f8470 0 0x401f82f0>; 2072 }; 2073 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 { 2074 pinmux = <0x401f817c 0 0x0 0 0x401f82f0>; 2075 }; 2076 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_enet_tx_data0: IOMUXC_GPIO_SD_B1_10_ENET_TX_DATA0 { 2077 pinmux = <0x401f8180 2 0x0 0 0x401f82f4>; 2078 }; 2079 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data1: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA1 { 2080 pinmux = <0x401f8180 1 0x401f836c 0 0x401f82f4>; 2081 }; 2082 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io30: IOMUXC_GPIO_SD_B1_10_GPIO3_IO30 { 2083 pinmux = <0x401f8180 5 0x0 0 0x401f82f4>; 2084 }; 2085 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 { 2086 pinmux = <0x401f8180 4 0x0 0 0x401f82f4>; 2087 }; 2088 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_sai3_rx_sync: IOMUXC_GPIO_SD_B1_10_SAI3_RX_SYNC { 2089 pinmux = <0x401f8180 3 0x401f8478 0 0x401f82f4>; 2090 }; 2091 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 { 2092 pinmux = <0x401f8180 0 0x0 0 0x401f82f4>; 2093 }; 2094 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_enet_tx_data1: IOMUXC_GPIO_SD_B1_11_ENET_TX_DATA1 { 2095 pinmux = <0x401f8184 2 0x0 0 0x401f82f8>; 2096 }; 2097 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_SS0_B { 2098 pinmux = <0x401f8184 1 0x0 0 0x401f82f8>; 2099 }; 2100 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io31: IOMUXC_GPIO_SD_B1_11_GPIO3_IO31 { 2101 pinmux = <0x401f8184 5 0x0 0 0x401f82f8>; 2102 }; 2103 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 { 2104 pinmux = <0x401f8184 4 0x0 0 0x401f82f8>; 2105 }; 2106 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_sai3_rx_data: IOMUXC_GPIO_SD_B1_11_SAI3_RX_DATA { 2107 pinmux = <0x401f8184 3 0x401f8474 0 0x401f82f8>; 2108 }; 2109 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 { 2110 pinmux = <0x401f8184 0 0x0 0 0x401f82f8>; 2111 }; 2112 /omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B { 2113 pinmux = <0x0 0 0x0 0 0x400a8014>; 2114 }; 2115 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 { 2116 pinmux = <0x400a8004 5 0x0 0 0x400a801c>; 2117 }; 2118 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ { 2119 pinmux = <0x400a8004 0 0x0 0 0x400a801c>; 2120 }; 2121 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_ccm_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_CCM_PMIC_VSTBY_REQ { 2122 pinmux = <0x400a8008 0 0x0 0 0x400a8020>; 2123 }; 2124 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_gpio5_io02: IOMUXC_SNVS_PMIC_STBY_REQ_GPIO5_IO02 { 2125 pinmux = <0x400a8008 5 0x0 0 0x400a8020>; 2126 }; 2127 /omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B { 2128 pinmux = <0x0 0 0x0 0 0x400a8010>; 2129 }; 2130 /omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE { 2131 pinmux = <0x0 0 0x0 0 0x400a800c>; 2132 }; 2133 /omit-if-no-ref/ iomuxc_snvs_wakeup_arm_nmi: IOMUXC_SNVS_WAKEUP_ARM_NMI { 2134 pinmux = <0x400a8000 7 0x401f840c 1 0x400a8018>; 2135 }; 2136 /omit-if-no-ref/ iomuxc_snvs_wakeup_gpio5_io00: IOMUXC_SNVS_WAKEUP_GPIO5_IO00 { 2137 pinmux = <0x400a8000 5 0x0 0 0x400a8018>; 2138 }; 2139}; 2140 2141
