1/* 2 * Copyright (c) 2022, NXP 3 * SPDX-License-Identifier: Apache-2.0 4 * 5 * Note: File generated by rt_cfg_utils.py 6 * from configuration data for MIMXRT1021DAF5A 7 */ 8 9/* 10 * SOC level pinctrl defintions 11 * These definitions define SOC level defaults for each pin, 12 * and select the pinmux for the pin. Pinmux entries are a tuple of: 13 * <mux_register mux_mode input_register input_daisy config_register> 14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 15 * the pinctrl driver will write the mux_mode and input_daisy values into 16 * each register, respectively. The config_register is used to configure 17 * the pin based on the devicetree properties set 18 */ 19 20&iomuxc { 21 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 { 22 pinmux = <0x401f80bc 5 0x0 0 0x401f8230>; 23 }; 24 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpt1_compare1: IOMUXC_GPIO_AD_B0_00_GPT1_COMPARE1 { 25 pinmux = <0x401f80bc 7 0x0 0 0x401f8230>; 26 }; 27 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_jtag_tms: IOMUXC_GPIO_AD_B0_00_JTAG_TMS { 28 pinmux = <0x401f80bc 0 0x0 0 0x401f8230>; 29 }; 30 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 { 31 pinmux = <0x401f80c0 5 0x0 0 0x401f8234>; 32 }; 33 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpt1_capture2: IOMUXC_GPIO_AD_B0_01_GPT1_CAPTURE2 { 34 pinmux = <0x401f80c0 7 0x0 0 0x401f8234>; 35 }; 36 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_jtag_tck: IOMUXC_GPIO_AD_B0_01_JTAG_TCK { 37 pinmux = <0x401f80c0 0 0x0 0 0x401f8234>; 38 }; 39 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 { 40 pinmux = <0x401f80c4 5 0x0 0 0x401f8238>; 41 }; 42 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpt1_capture1: IOMUXC_GPIO_AD_B0_02_GPT1_CAPTURE1 { 43 pinmux = <0x401f80c4 7 0x0 0 0x401f8238>; 44 }; 45 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_jtag_mod: IOMUXC_GPIO_AD_B0_02_JTAG_MOD { 46 pinmux = <0x401f80c4 0 0x0 0 0x401f8238>; 47 }; 48 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_03_CCM_PMIC_RDY { 49 pinmux = <0x401f80c8 7 0x401f8300 2 0x401f823c>; 50 }; 51 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 { 52 pinmux = <0x401f80c8 5 0x0 0 0x401f823c>; 53 }; 54 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_jtag_tdi: IOMUXC_GPIO_AD_B0_03_JTAG_TDI { 55 pinmux = <0x401f80c8 0 0x0 0 0x401f823c>; 56 }; 57 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_sai1_mclk: IOMUXC_GPIO_AD_B0_03_SAI1_MCLK { 58 pinmux = <0x401f80c8 3 0x401f8430 1 0x401f823c>; 59 }; 60 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC { 61 pinmux = <0x401f80c8 6 0x401f848c 0 0x401f823c>; 62 }; 63 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usdhc1_wp: IOMUXC_GPIO_AD_B0_03_USDHC1_WP { 64 pinmux = <0x401f80c8 4 0x401f8494 0 0x401f823c>; 65 }; 66 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B0_03_USDHC2_CD_B { 67 pinmux = <0x401f80c8 1 0x401f8498 1 0x401f823c>; 68 }; 69 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_wdog1_b: IOMUXC_GPIO_AD_B0_03_WDOG1_B { 70 pinmux = <0x401f80c8 2 0x0 0 0x401f823c>; 71 }; 72 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_mdio: IOMUXC_GPIO_AD_B0_04_ENET_MDIO { 73 pinmux = <0x401f80cc 4 0x401f8308 1 0x401f8240>; 74 }; 75 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_ewm_out_b: IOMUXC_GPIO_AD_B0_04_EWM_OUT_B { 76 pinmux = <0x401f80cc 7 0x0 0 0x401f8240>; 77 }; 78 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_flexcan1_tx: IOMUXC_GPIO_AD_B0_04_FLEXCAN1_TX { 79 pinmux = <0x401f80cc 1 0x0 0 0x401f8240>; 80 }; 81 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 { 82 pinmux = <0x401f80cc 5 0x0 0 0x401f8240>; 83 }; 84 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_jtag_tdo: IOMUXC_GPIO_AD_B0_04_JTAG_TDO { 85 pinmux = <0x401f80cc 0 0x0 0 0x401f8240>; 86 }; 87 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_qtimer2_timer0: IOMUXC_GPIO_AD_B0_04_QTIMER2_TIMER0 { 88 pinmux = <0x401f80cc 3 0x401f8420 1 0x401f8240>; 89 gpr = <0x400ac018 0x4 0x0>; 90 }; 91 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_04_USB_OTG1_PWR { 92 pinmux = <0x401f80cc 6 0x0 0 0x401f8240>; 93 }; 94 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_usdhc1_wp: IOMUXC_GPIO_AD_B0_04_USDHC1_WP { 95 pinmux = <0x401f80cc 2 0x401f8494 1 0x401f8240>; 96 }; 97 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_arm_nmi: IOMUXC_GPIO_AD_B0_05_ARM_NMI { 98 pinmux = <0x401f80d0 7 0x401f840c 0 0x401f8244>; 99 }; 100 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_mdc: IOMUXC_GPIO_AD_B0_05_ENET_MDC { 101 pinmux = <0x401f80d0 4 0x0 0 0x401f8244>; 102 }; 103 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_flexcan1_rx: IOMUXC_GPIO_AD_B0_05_FLEXCAN1_RX { 104 pinmux = <0x401f80d0 1 0x401f8320 2 0x401f8244>; 105 }; 106 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 { 107 pinmux = <0x401f80d0 5 0x0 0 0x401f8244>; 108 }; 109 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_jtag_trstb: IOMUXC_GPIO_AD_B0_05_JTAG_TRSTB { 110 pinmux = <0x401f80d0 0 0x0 0 0x401f8244>; 111 }; 112 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_qtimer2_timer1: IOMUXC_GPIO_AD_B0_05_QTIMER2_TIMER1 { 113 pinmux = <0x401f80d0 3 0x401f8424 1 0x401f8244>; 114 gpr = <0x400ac018 0x5 0x0>; 115 }; 116 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_usb_otg1_id: IOMUXC_GPIO_AD_B0_05_USB_OTG1_ID { 117 pinmux = <0x401f80d0 6 0x401f82fc 0 0x401f8244>; 118 }; 119 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_usdhc1_cd_b: IOMUXC_GPIO_AD_B0_05_USDHC1_CD_B { 120 pinmux = <0x401f80d0 2 0x401f8490 1 0x401f8244>; 121 }; 122 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_06_FLEXPWM2_PWMA3 { 123 pinmux = <0x401f80d4 4 0x401f8354 0 0x401f8248>; 124 }; 125 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 { 126 pinmux = <0x401f80d4 5 0x0 0 0x401f8248>; 127 }; 128 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpuart1_tx: IOMUXC_GPIO_AD_B0_06_LPUART1_TX { 129 pinmux = <0x401f80d4 2 0x0 0 0x401f8248>; 130 }; 131 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_mqs_right: IOMUXC_GPIO_AD_B0_06_MQS_RIGHT { 132 pinmux = <0x401f80d4 1 0x0 0 0x401f8248>; 133 }; 134 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_pit_trigger0: IOMUXC_GPIO_AD_B0_06_PIT_TRIGGER0 { 135 pinmux = <0x401f80d4 0 0x0 0 0x401f8248>; 136 }; 137 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_qtimer2_timer2: IOMUXC_GPIO_AD_B0_06_QTIMER2_TIMER2 { 138 pinmux = <0x401f80d4 3 0x401f8428 1 0x401f8248>; 139 gpr = <0x400ac018 0x6 0x0>; 140 }; 141 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_ref_32k_out: IOMUXC_GPIO_AD_B0_06_REF_32K_OUT { 142 pinmux = <0x401f80d4 6 0x0 0 0x401f8248>; 143 }; 144 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_07_FLEXPWM2_PWMB3 { 145 pinmux = <0x401f80d8 4 0x401f8364 0 0x401f824c>; 146 }; 147 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 { 148 pinmux = <0x401f80d8 5 0x0 0 0x401f824c>; 149 }; 150 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_lpuart1_rx: IOMUXC_GPIO_AD_B0_07_LPUART1_RX { 151 pinmux = <0x401f80d8 2 0x0 0 0x401f824c>; 152 }; 153 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_mqs_left: IOMUXC_GPIO_AD_B0_07_MQS_LEFT { 154 pinmux = <0x401f80d8 1 0x0 0 0x401f824c>; 155 }; 156 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_pit_trigger1: IOMUXC_GPIO_AD_B0_07_PIT_TRIGGER1 { 157 pinmux = <0x401f80d8 0 0x0 0 0x401f824c>; 158 }; 159 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_qtimer2_timer3: IOMUXC_GPIO_AD_B0_07_QTIMER2_TIMER3 { 160 pinmux = <0x401f80d8 3 0x401f842c 1 0x401f824c>; 161 gpr = <0x400ac018 0x7 0x0>; 162 }; 163 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_ref_24m_out: IOMUXC_GPIO_AD_B0_07_REF_24M_OUT { 164 pinmux = <0x401f80d8 6 0x0 0 0x401f824c>; 165 }; 166 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_acmp1_in4: IOMUXC_GPIO_AD_B0_08_ACMP1_IN4 { 167 pinmux = <0x401f80dc 5 0x0 0 0x401f8250>; 168 }; 169 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_arm_cm7_txev: IOMUXC_GPIO_AD_B0_08_ARM_CM7_TXEV { 170 pinmux = <0x401f80dc 6 0x0 0 0x401f8250>; 171 }; 172 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_ref_clk: IOMUXC_GPIO_AD_B0_08_ENET_REF_CLK { 173 pinmux = <0x401f80dc 4 0x401f8304 1 0x401f8250>; 174 }; 175 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_tx_clk: IOMUXC_GPIO_AD_B0_08_ENET_TX_CLK { 176 pinmux = <0x401f80dc 0 0x401f831c 1 0x401f8250>; 177 }; 178 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 { 179 pinmux = <0x401f80dc 5 0x0 0 0x401f8250>; 180 }; 181 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_kpp_col0: IOMUXC_GPIO_AD_B0_08_KPP_COL0 { 182 pinmux = <0x401f80dc 3 0x0 0 0x401f8250>; 183 }; 184 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_lpi2c3_scl: IOMUXC_GPIO_AD_B0_08_LPI2C3_SCL { 185 pinmux = <0x401f80dc 1 0x401f838c 1 0x401f8250>; 186 }; 187 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_08_LPUART1_CTS_B { 188 pinmux = <0x401f80dc 2 0x0 0 0x401f8250>; 189 }; 190 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_acmp2_in4: IOMUXC_GPIO_AD_B0_09_ACMP2_IN4 { 191 pinmux = <0x401f80e0 5 0x0 0 0x401f8254>; 192 }; 193 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_arm_cm7_rxev: IOMUXC_GPIO_AD_B0_09_ARM_CM7_RXEV { 194 pinmux = <0x401f80e0 6 0x0 0 0x401f8254>; 195 }; 196 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data1: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA1 { 197 pinmux = <0x401f80e0 0 0x401f8310 1 0x401f8254>; 198 }; 199 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 { 200 pinmux = <0x401f80e0 5 0x0 0 0x401f8254>; 201 }; 202 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_kpp_row0: IOMUXC_GPIO_AD_B0_09_KPP_ROW0 { 203 pinmux = <0x401f80e0 3 0x0 0 0x401f8254>; 204 }; 205 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_lpi2c3_sda: IOMUXC_GPIO_AD_B0_09_LPI2C3_SDA { 206 pinmux = <0x401f80e0 1 0x401f8390 1 0x401f8254>; 207 }; 208 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_09_LPUART1_RTS_B { 209 pinmux = <0x401f80e0 2 0x0 0 0x401f8254>; 210 }; 211 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_acmp3_in4: IOMUXC_GPIO_AD_B0_10_ACMP3_IN4 { 212 pinmux = <0x401f80e4 5 0x0 0 0x401f8258>; 213 }; 214 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_arm_trace_clk: IOMUXC_GPIO_AD_B0_10_ARM_TRACE_CLK { 215 pinmux = <0x401f80e4 6 0x0 0 0x401f8258>; 216 }; 217 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_rx_data0: IOMUXC_GPIO_AD_B0_10_ENET_RX_DATA0 { 218 pinmux = <0x401f80e4 0 0x401f830c 1 0x401f8258>; 219 }; 220 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_AD_B0_10_FLEXPWM2_PWMA2 { 221 pinmux = <0x401f80e4 4 0x401f8350 0 0x401f8258>; 222 }; 223 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 { 224 pinmux = <0x401f80e4 5 0x0 0 0x401f8258>; 225 }; 226 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_kpp_col1: IOMUXC_GPIO_AD_B0_10_KPP_COL1 { 227 pinmux = <0x401f80e4 3 0x0 0 0x401f8258>; 228 }; 229 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_lpspi1_sck: IOMUXC_GPIO_AD_B0_10_LPSPI1_SCK { 230 pinmux = <0x401f80e4 1 0x401f83a0 1 0x401f8258>; 231 }; 232 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_lpuart5_tx: IOMUXC_GPIO_AD_B0_10_LPUART5_TX { 233 pinmux = <0x401f80e4 2 0x401f83f0 0 0x401f8258>; 234 }; 235 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_acmp4_in4: IOMUXC_GPIO_AD_B0_11_ACMP4_IN4 { 236 pinmux = <0x401f80e8 5 0x0 0 0x401f825c>; 237 }; 238 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_arm_trace_swo: IOMUXC_GPIO_AD_B0_11_ARM_TRACE_SWO { 239 pinmux = <0x401f80e8 6 0x0 0 0x401f825c>; 240 }; 241 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_rx_en: IOMUXC_GPIO_AD_B0_11_ENET_RX_EN { 242 pinmux = <0x401f80e8 0 0x401f8314 1 0x401f825c>; 243 }; 244 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_AD_B0_11_FLEXPWM2_PWMB2 { 245 pinmux = <0x401f80e8 4 0x401f8360 0 0x401f825c>; 246 }; 247 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 { 248 pinmux = <0x401f80e8 5 0x0 0 0x401f825c>; 249 }; 250 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_kpp_row1: IOMUXC_GPIO_AD_B0_11_KPP_ROW1 { 251 pinmux = <0x401f80e8 3 0x0 0 0x401f825c>; 252 }; 253 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_lpspi1_pcs0: IOMUXC_GPIO_AD_B0_11_LPSPI1_PCS0 { 254 pinmux = <0x401f80e8 1 0x401f839c 1 0x401f825c>; 255 }; 256 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_lpuart5_rx: IOMUXC_GPIO_AD_B0_11_LPUART5_RX { 257 pinmux = <0x401f80e8 2 0x401f83ec 0 0x401f825c>; 258 }; 259 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in0: IOMUXC_GPIO_AD_B0_12_ADC1_IN0 { 260 pinmux = <0x401f80ec 5 0x0 0 0x401f8260>; 261 }; 262 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_trace0: IOMUXC_GPIO_AD_B0_12_ARM_TRACE0 { 263 pinmux = <0x401f80ec 6 0x0 0 0x401f8260>; 264 }; 265 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_rx_er: IOMUXC_GPIO_AD_B0_12_ENET_RX_ER { 266 pinmux = <0x401f80ec 0 0x401f8318 1 0x401f8260>; 267 }; 268 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm2_pwma1: IOMUXC_GPIO_AD_B0_12_FLEXPWM2_PWMA1 { 269 pinmux = <0x401f80ec 4 0x401f834c 0 0x401f8260>; 270 }; 271 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 { 272 pinmux = <0x401f80ec 5 0x0 0 0x401f8260>; 273 }; 274 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_kpp_col2: IOMUXC_GPIO_AD_B0_12_KPP_COL2 { 275 pinmux = <0x401f80ec 3 0x0 0 0x401f8260>; 276 }; 277 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpspi1_sdo: IOMUXC_GPIO_AD_B0_12_LPSPI1_SDO { 278 pinmux = <0x401f80ec 1 0x401f83a8 1 0x401f8260>; 279 }; 280 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart3_cts_b: IOMUXC_GPIO_AD_B0_12_LPUART3_CTS_B { 281 pinmux = <0x401f80ec 2 0x0 0 0x401f8260>; 282 }; 283 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_snvs_vio_5_ctl: IOMUXC_GPIO_AD_B0_12_SNVS_VIO_5_CTL { 284 pinmux = <0x401f80ec 7 0x0 0 0x401f8260>; 285 }; 286 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc2_in0: IOMUXC_GPIO_AD_B0_13_ADC2_IN0 { 287 pinmux = <0x401f80f0 5 0x0 0 0x401f8264>; 288 }; 289 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_arm_trace1: IOMUXC_GPIO_AD_B0_13_ARM_TRACE1 { 290 pinmux = <0x401f80f0 6 0x0 0 0x401f8264>; 291 }; 292 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_tx_en: IOMUXC_GPIO_AD_B0_13_ENET_TX_EN { 293 pinmux = <0x401f80f0 0 0x0 0 0x401f8264>; 294 }; 295 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm2_pwmb1: IOMUXC_GPIO_AD_B0_13_FLEXPWM2_PWMB1 { 296 pinmux = <0x401f80f0 4 0x401f835c 0 0x401f8264>; 297 }; 298 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 { 299 pinmux = <0x401f80f0 5 0x0 0 0x401f8264>; 300 }; 301 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_kpp_row2: IOMUXC_GPIO_AD_B0_13_KPP_ROW2 { 302 pinmux = <0x401f80f0 3 0x0 0 0x401f8264>; 303 }; 304 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpspi1_sdi: IOMUXC_GPIO_AD_B0_13_LPSPI1_SDI { 305 pinmux = <0x401f80f0 1 0x401f83a4 1 0x401f8264>; 306 }; 307 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart3_rts_b: IOMUXC_GPIO_AD_B0_13_LPUART3_RTS_B { 308 pinmux = <0x401f80f0 2 0x0 0 0x401f8264>; 309 }; 310 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_snvs_vio_5_b: IOMUXC_GPIO_AD_B0_13_SNVS_VIO_5_B { 311 pinmux = <0x401f80f0 7 0x0 0 0x401f8264>; 312 }; 313 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp1_in0: IOMUXC_GPIO_AD_B0_14_ACMP1_IN0 { 314 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 315 }; 316 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in0: IOMUXC_GPIO_AD_B0_14_ACMP2_IN0 { 317 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 318 }; 319 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp3_in0: IOMUXC_GPIO_AD_B0_14_ACMP3_IN0 { 320 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 321 }; 322 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp4_in0: IOMUXC_GPIO_AD_B0_14_ACMP4_IN0 { 323 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 324 }; 325 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in1: IOMUXC_GPIO_AD_B0_14_ADC1_IN1 { 326 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 327 }; 328 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc2_in1: IOMUXC_GPIO_AD_B0_14_ADC2_IN1 { 329 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 330 }; 331 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_arm_trace2: IOMUXC_GPIO_AD_B0_14_ARM_TRACE2 { 332 pinmux = <0x401f80f4 6 0x0 0 0x401f8268>; 333 }; 334 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_tx_data0: IOMUXC_GPIO_AD_B0_14_ENET_TX_DATA0 { 335 pinmux = <0x401f80f4 0 0x0 0 0x401f8268>; 336 }; 337 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX { 338 pinmux = <0x401f80f4 1 0x0 0 0x401f8268>; 339 }; 340 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexpwm2_pwma0: IOMUXC_GPIO_AD_B0_14_FLEXPWM2_PWMA0 { 341 pinmux = <0x401f80f4 4 0x401f8348 0 0x401f8268>; 342 }; 343 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 { 344 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 345 }; 346 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_kpp_col3: IOMUXC_GPIO_AD_B0_14_KPP_COL3 { 347 pinmux = <0x401f80f4 3 0x0 0 0x401f8268>; 348 }; 349 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart3_tx: IOMUXC_GPIO_AD_B0_14_LPUART3_TX { 350 pinmux = <0x401f80f4 2 0x401f83dc 1 0x401f8268>; 351 }; 352 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_wdog1_any: IOMUXC_GPIO_AD_B0_14_WDOG1_ANY { 353 pinmux = <0x401f80f4 7 0x0 0 0x401f8268>; 354 }; 355 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp1_in1: IOMUXC_GPIO_AD_B0_15_ACMP1_IN1 { 356 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 357 }; 358 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp2_in1: IOMUXC_GPIO_AD_B0_15_ACMP2_IN1 { 359 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 360 }; 361 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in1: IOMUXC_GPIO_AD_B0_15_ACMP3_IN1 { 362 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 363 }; 364 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp4_in1: IOMUXC_GPIO_AD_B0_15_ACMP4_IN1 { 365 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 366 }; 367 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in2: IOMUXC_GPIO_AD_B0_15_ADC1_IN2 { 368 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 369 }; 370 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc2_in2: IOMUXC_GPIO_AD_B0_15_ADC2_IN2 { 371 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 372 }; 373 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_arm_trace3: IOMUXC_GPIO_AD_B0_15_ARM_TRACE3 { 374 pinmux = <0x401f80f8 6 0x0 0 0x401f826c>; 375 }; 376 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_tx_data1: IOMUXC_GPIO_AD_B0_15_ENET_TX_DATA1 { 377 pinmux = <0x401f80f8 0 0x0 0 0x401f826c>; 378 }; 379 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX { 380 pinmux = <0x401f80f8 1 0x401f8324 2 0x401f826c>; 381 }; 382 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexpwm2_pwmb0: IOMUXC_GPIO_AD_B0_15_FLEXPWM2_PWMB0 { 383 pinmux = <0x401f80f8 4 0x401f8358 0 0x401f826c>; 384 }; 385 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 { 386 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 387 }; 388 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_kpp_row3: IOMUXC_GPIO_AD_B0_15_KPP_ROW3 { 389 pinmux = <0x401f80f8 3 0x0 0 0x401f826c>; 390 }; 391 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart3_rx: IOMUXC_GPIO_AD_B0_15_LPUART3_RX { 392 pinmux = <0x401f80f8 2 0x401f83d8 1 0x401f826c>; 393 }; 394 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp3_in5: IOMUXC_GPIO_AD_B1_10_ACMP3_IN5 { 395 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 396 }; 397 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in10: IOMUXC_GPIO_AD_B1_10_ADC1_IN10 { 398 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 399 }; 400 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in10: IOMUXC_GPIO_AD_B1_10_ADC2_IN10 { 401 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 402 }; 403 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexio1_flexio05: IOMUXC_GPIO_AD_B1_10_FLEXIO1_FLEXIO05 { 404 pinmux = <0x401f8124 4 0x0 0 0x401f8298>; 405 }; 406 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexpwm1_pwma2: IOMUXC_GPIO_AD_B1_10_FLEXPWM1_PWMA2 { 407 pinmux = <0x401f8124 1 0x401f8330 0 0x401f8298>; 408 }; 409 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 { 410 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 411 }; 412 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpt2_capture1: IOMUXC_GPIO_AD_B1_10_GPT2_CAPTURE1 { 413 pinmux = <0x401f8124 6 0x0 0 0x401f8298>; 414 }; 415 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart4_tx: IOMUXC_GPIO_AD_B1_10_LPUART4_TX { 416 pinmux = <0x401f8124 2 0x401f83e8 1 0x401f8298>; 417 }; 418 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_10_USB_OTG1_PWR { 419 pinmux = <0x401f8124 0 0x0 0 0x401f8298>; 420 }; 421 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_10_USDHC1_CD_B { 422 pinmux = <0x401f8124 3 0x401f8490 2 0x401f8298>; 423 }; 424 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp4_in5: IOMUXC_GPIO_AD_B1_11_ACMP4_IN5 { 425 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 426 }; 427 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in11: IOMUXC_GPIO_AD_B1_11_ADC1_IN11 { 428 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 429 }; 430 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in11: IOMUXC_GPIO_AD_B1_11_ADC2_IN11 { 431 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 432 }; 433 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexio1_flexio04: IOMUXC_GPIO_AD_B1_11_FLEXIO1_FLEXIO04 { 434 pinmux = <0x401f8128 4 0x0 0 0x401f829c>; 435 }; 436 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexpwm1_pwmb2: IOMUXC_GPIO_AD_B1_11_FLEXPWM1_PWMB2 { 437 pinmux = <0x401f8128 1 0x401f8340 0 0x401f829c>; 438 }; 439 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 { 440 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 441 }; 442 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpt2_compare1: IOMUXC_GPIO_AD_B1_11_GPT2_COMPARE1 { 443 pinmux = <0x401f8128 6 0x0 0 0x401f829c>; 444 }; 445 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart4_rx: IOMUXC_GPIO_AD_B1_11_LPUART4_RX { 446 pinmux = <0x401f8128 2 0x401f83e4 1 0x401f829c>; 447 }; 448 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usb_otg1_id: IOMUXC_GPIO_AD_B1_11_USB_OTG1_ID { 449 pinmux = <0x401f8128 0 0x401f82fc 1 0x401f829c>; 450 }; 451 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc1_wp: IOMUXC_GPIO_AD_B1_11_USDHC1_WP { 452 pinmux = <0x401f8128 3 0x401f8494 3 0x401f829c>; 453 }; 454 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_in6: IOMUXC_GPIO_AD_B1_12_ACMP1_IN6 { 455 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 456 }; 457 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT { 458 pinmux = <0x401f812c 1 0x0 0 0x401f82a0>; 459 }; 460 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc1_in12: IOMUXC_GPIO_AD_B1_12_ADC1_IN12 { 461 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 462 }; 463 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in12: IOMUXC_GPIO_AD_B1_12_ADC2_IN12 { 464 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 465 }; 466 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexio1_flexio03: IOMUXC_GPIO_AD_B1_12_FLEXIO1_FLEXIO03 { 467 pinmux = <0x401f812c 4 0x0 0 0x401f82a0>; 468 }; 469 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexpwm1_pwma3: IOMUXC_GPIO_AD_B1_12_FLEXPWM1_PWMA3 { 470 pinmux = <0x401f812c 6 0x401f8334 0 0x401f82a0>; 471 }; 472 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 { 473 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 474 }; 475 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_sck: IOMUXC_GPIO_AD_B1_12_LPSPI3_SCK { 476 pinmux = <0x401f812c 2 0x0 0 0x401f82a0>; 477 }; 478 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usb_otg1_oc: IOMUXC_GPIO_AD_B1_12_USB_OTG1_OC { 479 pinmux = <0x401f812c 0 0x401f848c 1 0x401f82a0>; 480 }; 481 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_12_USDHC2_CD_B { 482 pinmux = <0x401f812c 3 0x401f8498 2 0x401f82a0>; 483 }; 484 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_in6: IOMUXC_GPIO_AD_B1_13_ACMP2_IN6 { 485 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 486 }; 487 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT { 488 pinmux = <0x401f8130 1 0x0 0 0x401f82a4>; 489 }; 490 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc1_in13: IOMUXC_GPIO_AD_B1_13_ADC1_IN13 { 491 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 492 }; 493 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in13: IOMUXC_GPIO_AD_B1_13_ADC2_IN13 { 494 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 495 }; 496 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexio1_flexio02: IOMUXC_GPIO_AD_B1_13_FLEXIO1_FLEXIO02 { 497 pinmux = <0x401f8130 4 0x0 0 0x401f82a4>; 498 }; 499 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B1_13_FLEXPWM1_PWMB3 { 500 pinmux = <0x401f8130 6 0x401f8344 0 0x401f82a4>; 501 }; 502 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 { 503 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 504 }; 505 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpi2c1_hreq: IOMUXC_GPIO_AD_B1_13_LPI2C1_HREQ { 506 pinmux = <0x401f8130 0 0x0 0 0x401f82a4>; 507 }; 508 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_13_LPSPI3_PCS0 { 509 pinmux = <0x401f8130 2 0x0 0 0x401f82a4>; 510 }; 511 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_wp: IOMUXC_GPIO_AD_B1_13_USDHC2_WP { 512 pinmux = <0x401f8130 3 0x401f849c 0 0x401f82a4>; 513 }; 514 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_in6: IOMUXC_GPIO_AD_B1_14_ACMP3_IN6 { 515 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 516 }; 517 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT { 518 pinmux = <0x401f8134 1 0x0 0 0x401f82a8>; 519 }; 520 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc1_in14: IOMUXC_GPIO_AD_B1_14_ADC1_IN14 { 521 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 522 }; 523 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in14: IOMUXC_GPIO_AD_B1_14_ADC2_IN14 { 524 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 525 }; 526 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B1_14_ENET_1588_EVENT0_OUT { 527 pinmux = <0x401f8134 3 0x0 0 0x401f82a8>; 528 }; 529 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexio1_flexio01: IOMUXC_GPIO_AD_B1_14_FLEXIO1_FLEXIO01 { 530 pinmux = <0x401f8134 4 0x0 0 0x401f82a8>; 531 }; 532 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 { 533 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 534 }; 535 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpi2c1_scl: IOMUXC_GPIO_AD_B1_14_LPI2C1_SCL { 536 pinmux = <0x401f8134 0 0x401f837c 1 0x401f82a8>; 537 }; 538 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO { 539 pinmux = <0x401f8134 2 0x0 0 0x401f82a8>; 540 }; 541 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_in6: IOMUXC_GPIO_AD_B1_15_ACMP4_IN6 { 542 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 543 }; 544 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT { 545 pinmux = <0x401f8138 1 0x0 0 0x401f82ac>; 546 }; 547 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc1_in15: IOMUXC_GPIO_AD_B1_15_ADC1_IN15 { 548 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 549 }; 550 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in15: IOMUXC_GPIO_AD_B1_15_ADC2_IN15 { 551 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 552 }; 553 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B1_15_ENET_1588_EVENT0_IN { 554 pinmux = <0x401f8138 3 0x0 0 0x401f82ac>; 555 }; 556 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexio1_flexio00: IOMUXC_GPIO_AD_B1_15_FLEXIO1_FLEXIO00 { 557 pinmux = <0x401f8138 4 0x0 0 0x401f82ac>; 558 }; 559 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 { 560 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 561 }; 562 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpi2c1_sda: IOMUXC_GPIO_AD_B1_15_LPI2C1_SDA { 563 pinmux = <0x401f8138 0 0x401f8380 1 0x401f82ac>; 564 }; 565 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sdi: IOMUXC_GPIO_AD_B1_15_LPSPI3_SDI { 566 pinmux = <0x401f8138 2 0x0 0 0x401f82ac>; 567 }; 568 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio16: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO16 { 569 pinmux = <0x401f8024 4 0x0 0 0x401f8198>; 570 }; 571 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio2_io04: IOMUXC_GPIO_EMC_04_GPIO2_IO04 { 572 pinmux = <0x401f8024 5 0x0 0 0x401f8198>; 573 }; 574 /omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_bclk: IOMUXC_GPIO_EMC_04_SAI2_TX_BCLK { 575 pinmux = <0x401f8024 3 0x401f8464 1 0x401f8198>; 576 }; 577 /omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 { 578 pinmux = <0x401f8024 0 0x0 0 0x401f8198>; 579 }; 580 /omit-if-no-ref/ iomuxc_gpio_emc_04_spdif_out: IOMUXC_GPIO_EMC_04_SPDIF_OUT { 581 pinmux = <0x401f8024 2 0x0 0 0x401f8198>; 582 }; 583 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in04: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN04 { 584 pinmux = <0x401f8024 1 0x0 0 0x401f8198>; 585 gpr = <0x400ac018 0x10 0x0>; 586 }; 587 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT04 { 588 pinmux = <0x401f8024 1 0x0 0 0x401f8198>; 589 gpr = <0x400ac018 0x10 0x0>; 590 }; 591 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio17: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO17 { 592 pinmux = <0x401f8028 4 0x0 0 0x401f819c>; 593 }; 594 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio2_io05: IOMUXC_GPIO_EMC_05_GPIO2_IO05 { 595 pinmux = <0x401f8028 5 0x0 0 0x401f819c>; 596 }; 597 /omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC { 598 pinmux = <0x401f8028 3 0x401f8468 1 0x401f819c>; 599 }; 600 /omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 { 601 pinmux = <0x401f8028 0 0x0 0 0x401f819c>; 602 }; 603 /omit-if-no-ref/ iomuxc_gpio_emc_05_spdif_in: IOMUXC_GPIO_EMC_05_SPDIF_IN { 604 pinmux = <0x401f8028 2 0x401f8488 0 0x401f819c>; 605 }; 606 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in05: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN05 { 607 pinmux = <0x401f8028 1 0x0 0 0x401f819c>; 608 gpr = <0x400ac018 0x11 0x0>; 609 }; 610 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT05 { 611 pinmux = <0x401f8028 1 0x0 0 0x401f819c>; 612 gpr = <0x400ac018 0x11 0x0>; 613 }; 614 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio18: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO18 { 615 pinmux = <0x401f802c 4 0x0 0 0x401f81a0>; 616 }; 617 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio2_io06: IOMUXC_GPIO_EMC_06_GPIO2_IO06 { 618 pinmux = <0x401f802c 5 0x0 0 0x401f81a0>; 619 }; 620 /omit-if-no-ref/ iomuxc_gpio_emc_06_lpuart3_tx: IOMUXC_GPIO_EMC_06_LPUART3_TX { 621 pinmux = <0x401f802c 2 0x401f83dc 0 0x401f81a0>; 622 }; 623 /omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_data: IOMUXC_GPIO_EMC_06_SAI2_TX_DATA { 624 pinmux = <0x401f802c 3 0x0 0 0x401f81a0>; 625 }; 626 /omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 { 627 pinmux = <0x401f802c 0 0x0 0 0x401f81a0>; 628 }; 629 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in06: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN06 { 630 pinmux = <0x401f802c 1 0x0 0 0x401f81a0>; 631 gpr = <0x400ac018 0x12 0x0>; 632 }; 633 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT06 { 634 pinmux = <0x401f802c 1 0x0 0 0x401f81a0>; 635 gpr = <0x400ac018 0x12 0x0>; 636 }; 637 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio19: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO19 { 638 pinmux = <0x401f8030 4 0x0 0 0x401f81a4>; 639 }; 640 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio2_io07: IOMUXC_GPIO_EMC_07_GPIO2_IO07 { 641 pinmux = <0x401f8030 5 0x0 0 0x401f81a4>; 642 }; 643 /omit-if-no-ref/ iomuxc_gpio_emc_07_lpuart3_rx: IOMUXC_GPIO_EMC_07_LPUART3_RX { 644 pinmux = <0x401f8030 2 0x401f83d8 0 0x401f81a4>; 645 }; 646 /omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_rx_sync: IOMUXC_GPIO_EMC_07_SAI2_RX_SYNC { 647 pinmux = <0x401f8030 3 0x401f8460 1 0x401f81a4>; 648 }; 649 /omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 { 650 pinmux = <0x401f8030 0 0x0 0 0x401f81a4>; 651 }; 652 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in07: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN07 { 653 pinmux = <0x401f8030 1 0x0 0 0x401f81a4>; 654 gpr = <0x400ac018 0x13 0x0>; 655 }; 656 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT07 { 657 pinmux = <0x401f8030 1 0x0 0 0x401f81a4>; 658 gpr = <0x400ac018 0x13 0x0>; 659 }; 660 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexcan2_tx: IOMUXC_GPIO_EMC_08_FLEXCAN2_TX { 661 pinmux = <0x401f8034 2 0x0 0 0x401f81a8>; 662 }; 663 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio20: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO20 { 664 pinmux = <0x401f8034 4 0x0 0 0x401f81a8>; 665 }; 666 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio2_io08: IOMUXC_GPIO_EMC_08_GPIO2_IO08 { 667 pinmux = <0x401f8034 5 0x0 0 0x401f81a8>; 668 }; 669 /omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA { 670 pinmux = <0x401f8034 3 0x401f845c 1 0x401f81a8>; 671 }; 672 /omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 { 673 pinmux = <0x401f8034 0 0x0 0 0x401f81a8>; 674 }; 675 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in08: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN08 { 676 pinmux = <0x401f8034 1 0x0 0 0x401f81a8>; 677 gpr = <0x400ac018 0x14 0x0>; 678 }; 679 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT08 { 680 pinmux = <0x401f8034 1 0x0 0 0x401f81a8>; 681 gpr = <0x400ac018 0x14 0x0>; 682 }; 683 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_rx: IOMUXC_GPIO_EMC_09_FLEXCAN2_RX { 684 pinmux = <0x401f8038 2 0x401f8324 1 0x401f81ac>; 685 }; 686 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio21: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO21 { 687 pinmux = <0x401f8038 4 0x0 0 0x401f81ac>; 688 }; 689 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio2_io09: IOMUXC_GPIO_EMC_09_GPIO2_IO09 { 690 pinmux = <0x401f8038 5 0x0 0 0x401f81ac>; 691 }; 692 /omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_bclk: IOMUXC_GPIO_EMC_09_SAI2_RX_BCLK { 693 pinmux = <0x401f8038 3 0x401f8458 1 0x401f81ac>; 694 }; 695 /omit-if-no-ref/ iomuxc_gpio_emc_09_semc_we: IOMUXC_GPIO_EMC_09_SEMC_WE { 696 pinmux = <0x401f8038 0 0x0 0 0x401f81ac>; 697 }; 698 /omit-if-no-ref/ iomuxc_gpio_emc_09_xbar1_xbar_in09: IOMUXC_GPIO_EMC_09_XBAR1_XBAR_IN09 { 699 pinmux = <0x401f8038 1 0x0 0 0x401f81ac>; 700 gpr = <0x400ac018 0x15 0x0>; 701 }; 702 /omit-if-no-ref/ iomuxc_gpio_emc_09_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_09_XBAR1_XBAR_INOUT09 { 703 pinmux = <0x401f8038 1 0x0 0 0x401f81ac>; 704 gpr = <0x400ac018 0x15 0x0>; 705 }; 706 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio2_io16: IOMUXC_GPIO_EMC_16_GPIO2_IO16 { 707 pinmux = <0x401f8054 5 0x0 0 0x401f81c8>; 708 }; 709 /omit-if-no-ref/ iomuxc_gpio_emc_16_mqs_right: IOMUXC_GPIO_EMC_16_MQS_RIGHT { 710 pinmux = <0x401f8054 2 0x0 0 0x401f81c8>; 711 }; 712 /omit-if-no-ref/ iomuxc_gpio_emc_16_sai2_mclk: IOMUXC_GPIO_EMC_16_SAI2_MCLK { 713 pinmux = <0x401f8054 3 0x401f8454 1 0x401f81c8>; 714 }; 715 /omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr00: IOMUXC_GPIO_EMC_16_SEMC_ADDR00 { 716 pinmux = <0x401f8054 0 0x0 0 0x401f81c8>; 717 }; 718 /omit-if-no-ref/ iomuxc_gpio_emc_16_src_boot_mode0: IOMUXC_GPIO_EMC_16_SRC_BOOT_MODE0 { 719 pinmux = <0x401f8054 6 0x0 0 0x401f81c8>; 720 }; 721 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio2_io17: IOMUXC_GPIO_EMC_17_GPIO2_IO17 { 722 pinmux = <0x401f8058 5 0x0 0 0x401f81cc>; 723 }; 724 /omit-if-no-ref/ iomuxc_gpio_emc_17_mqs_left: IOMUXC_GPIO_EMC_17_MQS_LEFT { 725 pinmux = <0x401f8058 2 0x0 0 0x401f81cc>; 726 }; 727 /omit-if-no-ref/ iomuxc_gpio_emc_17_sai3_mclk: IOMUXC_GPIO_EMC_17_SAI3_MCLK { 728 pinmux = <0x401f8058 3 0x401f846c 1 0x401f81cc>; 729 }; 730 /omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr01: IOMUXC_GPIO_EMC_17_SEMC_ADDR01 { 731 pinmux = <0x401f8058 0 0x0 0 0x401f81cc>; 732 }; 733 /omit-if-no-ref/ iomuxc_gpio_emc_17_src_boot_mode1: IOMUXC_GPIO_EMC_17_SRC_BOOT_MODE1 { 734 pinmux = <0x401f8058 6 0x0 0 0x401f81cc>; 735 }; 736 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexio1_flexio22: IOMUXC_GPIO_EMC_18_FLEXIO1_FLEXIO22 { 737 pinmux = <0x401f805c 4 0x0 0 0x401f81d0>; 738 }; 739 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio2_io18: IOMUXC_GPIO_EMC_18_GPIO2_IO18 { 740 pinmux = <0x401f805c 5 0x0 0 0x401f81d0>; 741 }; 742 /omit-if-no-ref/ iomuxc_gpio_emc_18_lpi2c2_sda: IOMUXC_GPIO_EMC_18_LPI2C2_SDA { 743 pinmux = <0x401f805c 2 0x401f8388 1 0x401f81d0>; 744 }; 745 /omit-if-no-ref/ iomuxc_gpio_emc_18_sai1_rx_sync: IOMUXC_GPIO_EMC_18_SAI1_RX_SYNC { 746 pinmux = <0x401f805c 3 0x401f8448 2 0x401f81d0>; 747 }; 748 /omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr02: IOMUXC_GPIO_EMC_18_SEMC_ADDR02 { 749 pinmux = <0x401f805c 0 0x0 0 0x401f81d0>; 750 }; 751 /omit-if-no-ref/ iomuxc_gpio_emc_18_src_bt_cfg0: IOMUXC_GPIO_EMC_18_SRC_BT_CFG0 { 752 pinmux = <0x401f805c 6 0x0 0 0x401f81d0>; 753 }; 754 /omit-if-no-ref/ iomuxc_gpio_emc_18_xbar1_xbar_in16: IOMUXC_GPIO_EMC_18_XBAR1_XBAR_IN16 { 755 pinmux = <0x401f805c 1 0x401f84a8 1 0x401f81d0>; 756 gpr = <0x400ac018 0x1c 0x0>; 757 }; 758 /omit-if-no-ref/ iomuxc_gpio_emc_18_xbar1_xbar_inout16: IOMUXC_GPIO_EMC_18_XBAR1_XBAR_INOUT16 { 759 pinmux = <0x401f805c 1 0x401f84a8 1 0x401f81d0>; 760 gpr = <0x400ac018 0x1c 0x0>; 761 }; 762 /omit-if-no-ref/ iomuxc_gpio_emc_19_flexio1_flexio23: IOMUXC_GPIO_EMC_19_FLEXIO1_FLEXIO23 { 763 pinmux = <0x401f8060 4 0x0 0 0x401f81d4>; 764 }; 765 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio2_io19: IOMUXC_GPIO_EMC_19_GPIO2_IO19 { 766 pinmux = <0x401f8060 5 0x0 0 0x401f81d4>; 767 }; 768 /omit-if-no-ref/ iomuxc_gpio_emc_19_lpi2c2_scl: IOMUXC_GPIO_EMC_19_LPI2C2_SCL { 769 pinmux = <0x401f8060 2 0x401f8384 1 0x401f81d4>; 770 }; 771 /omit-if-no-ref/ iomuxc_gpio_emc_19_sai1_rx_bclk: IOMUXC_GPIO_EMC_19_SAI1_RX_BCLK { 772 pinmux = <0x401f8060 3 0x401f8434 2 0x401f81d4>; 773 }; 774 /omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr03: IOMUXC_GPIO_EMC_19_SEMC_ADDR03 { 775 pinmux = <0x401f8060 0 0x0 0 0x401f81d4>; 776 }; 777 /omit-if-no-ref/ iomuxc_gpio_emc_19_src_bt_cfg1: IOMUXC_GPIO_EMC_19_SRC_BT_CFG1 { 778 pinmux = <0x401f8060 6 0x0 0 0x401f81d4>; 779 }; 780 /omit-if-no-ref/ iomuxc_gpio_emc_19_xbar1_xbar_in17: IOMUXC_GPIO_EMC_19_XBAR1_XBAR_IN17 { 781 pinmux = <0x401f8060 1 0x401f84ac 1 0x401f81d4>; 782 gpr = <0x400ac018 0x1d 0x0>; 783 }; 784 /omit-if-no-ref/ iomuxc_gpio_emc_19_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_19_XBAR1_XBAR_INOUT17 { 785 pinmux = <0x401f8060 1 0x401f84ac 1 0x401f81d4>; 786 gpr = <0x400ac018 0x1d 0x0>; 787 }; 788 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexio1_flexio24: IOMUXC_GPIO_EMC_20_FLEXIO1_FLEXIO24 { 789 pinmux = <0x401f8064 4 0x0 0 0x401f81d8>; 790 }; 791 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm1_pwma3: IOMUXC_GPIO_EMC_20_FLEXPWM1_PWMA3 { 792 pinmux = <0x401f8064 1 0x401f8334 1 0x401f81d8>; 793 }; 794 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio2_io20: IOMUXC_GPIO_EMC_20_GPIO2_IO20 { 795 pinmux = <0x401f8064 5 0x0 0 0x401f81d8>; 796 }; 797 /omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart2_cts_b: IOMUXC_GPIO_EMC_20_LPUART2_CTS_B { 798 pinmux = <0x401f8064 2 0x401f83cc 1 0x401f81d8>; 799 }; 800 /omit-if-no-ref/ iomuxc_gpio_emc_20_sai1_mclk: IOMUXC_GPIO_EMC_20_SAI1_MCLK { 801 pinmux = <0x401f8064 3 0x401f8430 3 0x401f81d8>; 802 }; 803 /omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr04: IOMUXC_GPIO_EMC_20_SEMC_ADDR04 { 804 pinmux = <0x401f8064 0 0x0 0 0x401f81d8>; 805 }; 806 /omit-if-no-ref/ iomuxc_gpio_emc_20_src_bt_cfg2: IOMUXC_GPIO_EMC_20_SRC_BT_CFG2 { 807 pinmux = <0x401f8064 6 0x0 0 0x401f81d8>; 808 }; 809 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexio1_flexio25: IOMUXC_GPIO_EMC_21_FLEXIO1_FLEXIO25 { 810 pinmux = <0x401f8068 4 0x0 0 0x401f81dc>; 811 }; 812 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_21_FLEXPWM1_PWMB3 { 813 pinmux = <0x401f8068 1 0x401f8344 1 0x401f81dc>; 814 }; 815 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio2_io21: IOMUXC_GPIO_EMC_21_GPIO2_IO21 { 816 pinmux = <0x401f8068 5 0x0 0 0x401f81dc>; 817 }; 818 /omit-if-no-ref/ iomuxc_gpio_emc_21_lpuart2_rts_b: IOMUXC_GPIO_EMC_21_LPUART2_RTS_B { 819 pinmux = <0x401f8068 2 0x0 0 0x401f81dc>; 820 }; 821 /omit-if-no-ref/ iomuxc_gpio_emc_21_sai1_rx_data0: IOMUXC_GPIO_EMC_21_SAI1_RX_DATA0 { 822 pinmux = <0x401f8068 3 0x401f8438 2 0x401f81dc>; 823 }; 824 /omit-if-no-ref/ iomuxc_gpio_emc_21_semc_addr05: IOMUXC_GPIO_EMC_21_SEMC_ADDR05 { 825 pinmux = <0x401f8068 0 0x0 0 0x401f81dc>; 826 }; 827 /omit-if-no-ref/ iomuxc_gpio_emc_21_src_bt_cfg3: IOMUXC_GPIO_EMC_21_SRC_BT_CFG3 { 828 pinmux = <0x401f8068 6 0x0 0 0x401f81dc>; 829 }; 830 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexio1_flexio26: IOMUXC_GPIO_EMC_22_FLEXIO1_FLEXIO26 { 831 pinmux = <0x401f806c 4 0x0 0 0x401f81e0>; 832 }; 833 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm1_pwma2: IOMUXC_GPIO_EMC_22_FLEXPWM1_PWMA2 { 834 pinmux = <0x401f806c 1 0x401f8330 1 0x401f81e0>; 835 }; 836 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio2_io22: IOMUXC_GPIO_EMC_22_GPIO2_IO22 { 837 pinmux = <0x401f806c 5 0x0 0 0x401f81e0>; 838 }; 839 /omit-if-no-ref/ iomuxc_gpio_emc_22_lpuart2_tx: IOMUXC_GPIO_EMC_22_LPUART2_TX { 840 pinmux = <0x401f806c 2 0x401f83d4 1 0x401f81e0>; 841 }; 842 /omit-if-no-ref/ iomuxc_gpio_emc_22_sai1_tx_data3: IOMUXC_GPIO_EMC_22_SAI1_TX_DATA3 { 843 pinmux = <0x401f806c 3 0x401f843c 1 0x401f81e0>; 844 }; 845 /omit-if-no-ref/ iomuxc_gpio_emc_22_semc_addr06: IOMUXC_GPIO_EMC_22_SEMC_ADDR06 { 846 pinmux = <0x401f806c 0 0x0 0 0x401f81e0>; 847 }; 848 /omit-if-no-ref/ iomuxc_gpio_emc_22_src_bt_cfg4: IOMUXC_GPIO_EMC_22_SRC_BT_CFG4 { 849 pinmux = <0x401f806c 6 0x0 0 0x401f81e0>; 850 }; 851 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexio1_flexio27: IOMUXC_GPIO_EMC_23_FLEXIO1_FLEXIO27 { 852 pinmux = <0x401f8070 4 0x0 0 0x401f81e4>; 853 }; 854 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMB2 { 855 pinmux = <0x401f8070 1 0x401f8340 1 0x401f81e4>; 856 }; 857 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio2_io23: IOMUXC_GPIO_EMC_23_GPIO2_IO23 { 858 pinmux = <0x401f8070 5 0x0 0 0x401f81e4>; 859 }; 860 /omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart2_rx: IOMUXC_GPIO_EMC_23_LPUART2_RX { 861 pinmux = <0x401f8070 2 0x401f83d0 1 0x401f81e4>; 862 }; 863 /omit-if-no-ref/ iomuxc_gpio_emc_23_sai1_tx_data2: IOMUXC_GPIO_EMC_23_SAI1_TX_DATA2 { 864 pinmux = <0x401f8070 3 0x401f8440 1 0x401f81e4>; 865 }; 866 /omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr07: IOMUXC_GPIO_EMC_23_SEMC_ADDR07 { 867 pinmux = <0x401f8070 0 0x0 0 0x401f81e4>; 868 }; 869 /omit-if-no-ref/ iomuxc_gpio_emc_23_src_bt_cfg5: IOMUXC_GPIO_EMC_23_SRC_BT_CFG5 { 870 pinmux = <0x401f8070 6 0x0 0 0x401f81e4>; 871 }; 872 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexio1_flexio28: IOMUXC_GPIO_EMC_24_FLEXIO1_FLEXIO28 { 873 pinmux = <0x401f8074 4 0x0 0 0x401f81e8>; 874 }; 875 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwma1: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMA1 { 876 pinmux = <0x401f8074 1 0x401f832c 1 0x401f81e8>; 877 }; 878 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio2_io24: IOMUXC_GPIO_EMC_24_GPIO2_IO24 { 879 pinmux = <0x401f8074 5 0x0 0 0x401f81e8>; 880 }; 881 /omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart8_cts_b: IOMUXC_GPIO_EMC_24_LPUART8_CTS_B { 882 pinmux = <0x401f8074 2 0x0 0 0x401f81e8>; 883 }; 884 /omit-if-no-ref/ iomuxc_gpio_emc_24_sai1_tx_data1: IOMUXC_GPIO_EMC_24_SAI1_TX_DATA1 { 885 pinmux = <0x401f8074 3 0x401f8444 1 0x401f81e8>; 886 }; 887 /omit-if-no-ref/ iomuxc_gpio_emc_24_semc_addr08: IOMUXC_GPIO_EMC_24_SEMC_ADDR08 { 888 pinmux = <0x401f8074 0 0x0 0 0x401f81e8>; 889 }; 890 /omit-if-no-ref/ iomuxc_gpio_emc_24_src_bt_cfg6: IOMUXC_GPIO_EMC_24_SRC_BT_CFG6 { 891 pinmux = <0x401f8074 6 0x0 0 0x401f81e8>; 892 }; 893 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexio1_flexio29: IOMUXC_GPIO_EMC_25_FLEXIO1_FLEXIO29 { 894 pinmux = <0x401f8078 4 0x0 0 0x401f81ec>; 895 }; 896 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMB1 { 897 pinmux = <0x401f8078 1 0x401f833c 1 0x401f81ec>; 898 }; 899 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio2_io25: IOMUXC_GPIO_EMC_25_GPIO2_IO25 { 900 pinmux = <0x401f8078 5 0x0 0 0x401f81ec>; 901 }; 902 /omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart8_rts_b: IOMUXC_GPIO_EMC_25_LPUART8_RTS_B { 903 pinmux = <0x401f8078 2 0x0 0 0x401f81ec>; 904 }; 905 /omit-if-no-ref/ iomuxc_gpio_emc_25_sai1_tx_data0: IOMUXC_GPIO_EMC_25_SAI1_TX_DATA0 { 906 pinmux = <0x401f8078 3 0x0 0 0x401f81ec>; 907 }; 908 /omit-if-no-ref/ iomuxc_gpio_emc_25_semc_addr09: IOMUXC_GPIO_EMC_25_SEMC_ADDR09 { 909 pinmux = <0x401f8078 0 0x0 0 0x401f81ec>; 910 }; 911 /omit-if-no-ref/ iomuxc_gpio_emc_25_src_bt_cfg7: IOMUXC_GPIO_EMC_25_SRC_BT_CFG7 { 912 pinmux = <0x401f8078 6 0x0 0 0x401f81ec>; 913 }; 914 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio30: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO30 { 915 pinmux = <0x401f807c 4 0x0 0 0x401f81f0>; 916 }; 917 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwma0: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMA0 { 918 pinmux = <0x401f807c 1 0x401f8328 1 0x401f81f0>; 919 }; 920 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio2_io26: IOMUXC_GPIO_EMC_26_GPIO2_IO26 { 921 pinmux = <0x401f807c 5 0x0 0 0x401f81f0>; 922 }; 923 /omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart8_tx: IOMUXC_GPIO_EMC_26_LPUART8_TX { 924 pinmux = <0x401f807c 2 0x401f8408 1 0x401f81f0>; 925 }; 926 /omit-if-no-ref/ iomuxc_gpio_emc_26_sai1_tx_bclk: IOMUXC_GPIO_EMC_26_SAI1_TX_BCLK { 927 pinmux = <0x401f807c 3 0x401f844c 2 0x401f81f0>; 928 }; 929 /omit-if-no-ref/ iomuxc_gpio_emc_26_semc_addr11: IOMUXC_GPIO_EMC_26_SEMC_ADDR11 { 930 pinmux = <0x401f807c 0 0x0 0 0x401f81f0>; 931 }; 932 /omit-if-no-ref/ iomuxc_gpio_emc_26_src_bt_cfg8: IOMUXC_GPIO_EMC_26_SRC_BT_CFG8 { 933 pinmux = <0x401f807c 6 0x0 0 0x401f81f0>; 934 }; 935 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio31: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO31 { 936 pinmux = <0x401f8080 4 0x0 0 0x401f81f4>; 937 }; 938 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMB0 { 939 pinmux = <0x401f8080 1 0x401f8338 1 0x401f81f4>; 940 }; 941 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio2_io27: IOMUXC_GPIO_EMC_27_GPIO2_IO27 { 942 pinmux = <0x401f8080 5 0x0 0 0x401f81f4>; 943 }; 944 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart8_rx: IOMUXC_GPIO_EMC_27_LPUART8_RX { 945 pinmux = <0x401f8080 2 0x401f8404 1 0x401f81f4>; 946 }; 947 /omit-if-no-ref/ iomuxc_gpio_emc_27_sai1_tx_sync: IOMUXC_GPIO_EMC_27_SAI1_TX_SYNC { 948 pinmux = <0x401f8080 3 0x401f8450 2 0x401f81f4>; 949 }; 950 /omit-if-no-ref/ iomuxc_gpio_emc_27_semc_addr12: IOMUXC_GPIO_EMC_27_SEMC_ADDR12 { 951 pinmux = <0x401f8080 0 0x0 0 0x401f81f4>; 952 }; 953 /omit-if-no-ref/ iomuxc_gpio_emc_27_src_bt_cfg9: IOMUXC_GPIO_EMC_27_SRC_BT_CFG9 { 954 pinmux = <0x401f8080 6 0x0 0 0x401f81f4>; 955 }; 956 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io00: IOMUXC_GPIO_EMC_32_GPIO3_IO00 { 957 pinmux = <0x401f8094 5 0x0 0 0x401f8208>; 958 }; 959 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpspi4_sck: IOMUXC_GPIO_EMC_32_LPSPI4_SCK { 960 pinmux = <0x401f8094 4 0x401f83c0 1 0x401f8208>; 961 }; 962 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart4_tx: IOMUXC_GPIO_EMC_32_LPUART4_TX { 963 pinmux = <0x401f8094 2 0x401f83e8 2 0x401f8208>; 964 }; 965 /omit-if-no-ref/ iomuxc_gpio_emc_32_qtimer1_timer0: IOMUXC_GPIO_EMC_32_QTIMER1_TIMER0 { 966 pinmux = <0x401f8094 1 0x401f8410 1 0x401f8208>; 967 gpr = <0x400ac018 0x0 0x0>; 968 }; 969 /omit-if-no-ref/ iomuxc_gpio_emc_32_ref_24m_out: IOMUXC_GPIO_EMC_32_REF_24M_OUT { 970 pinmux = <0x401f8094 7 0x0 0 0x401f8208>; 971 }; 972 /omit-if-no-ref/ iomuxc_gpio_emc_32_sai3_tx_data: IOMUXC_GPIO_EMC_32_SAI3_TX_DATA { 973 pinmux = <0x401f8094 3 0x0 0 0x401f8208>; 974 }; 975 /omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data08: IOMUXC_GPIO_EMC_32_SEMC_DATA08 { 976 pinmux = <0x401f8094 0 0x0 0 0x401f8208>; 977 }; 978 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io01: IOMUXC_GPIO_EMC_33_GPIO3_IO01 { 979 pinmux = <0x401f8098 5 0x0 0 0x401f820c>; 980 }; 981 /omit-if-no-ref/ iomuxc_gpio_emc_33_lpspi4_pcs0: IOMUXC_GPIO_EMC_33_LPSPI4_PCS0 { 982 pinmux = <0x401f8098 4 0x401f83bc 1 0x401f820c>; 983 }; 984 /omit-if-no-ref/ iomuxc_gpio_emc_33_lpuart4_rx: IOMUXC_GPIO_EMC_33_LPUART4_RX { 985 pinmux = <0x401f8098 2 0x401f83e4 2 0x401f820c>; 986 }; 987 /omit-if-no-ref/ iomuxc_gpio_emc_33_qtimer1_timer1: IOMUXC_GPIO_EMC_33_QTIMER1_TIMER1 { 988 pinmux = <0x401f8098 1 0x401f8414 1 0x401f820c>; 989 gpr = <0x400ac018 0x1 0x0>; 990 }; 991 /omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_tx_bclk: IOMUXC_GPIO_EMC_33_SAI3_TX_BCLK { 992 pinmux = <0x401f8098 3 0x401f847c 1 0x401f820c>; 993 }; 994 /omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data09: IOMUXC_GPIO_EMC_33_SEMC_DATA09 { 995 pinmux = <0x401f8098 0 0x0 0 0x401f820c>; 996 }; 997 /omit-if-no-ref/ iomuxc_gpio_emc_34_enet_crs: IOMUXC_GPIO_EMC_34_ENET_CRS { 998 pinmux = <0x401f809c 6 0x0 0 0x401f8210>; 999 }; 1000 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io02: IOMUXC_GPIO_EMC_34_GPIO3_IO02 { 1001 pinmux = <0x401f809c 5 0x0 0 0x401f8210>; 1002 }; 1003 /omit-if-no-ref/ iomuxc_gpio_emc_34_lpspi4_sdo: IOMUXC_GPIO_EMC_34_LPSPI4_SDO { 1004 pinmux = <0x401f809c 4 0x401f83c8 1 0x401f8210>; 1005 }; 1006 /omit-if-no-ref/ iomuxc_gpio_emc_34_lpuart7_tx: IOMUXC_GPIO_EMC_34_LPUART7_TX { 1007 pinmux = <0x401f809c 2 0x401f8400 1 0x401f8210>; 1008 }; 1009 /omit-if-no-ref/ iomuxc_gpio_emc_34_qtimer1_timer2: IOMUXC_GPIO_EMC_34_QTIMER1_TIMER2 { 1010 pinmux = <0x401f809c 1 0x401f8418 1 0x401f8210>; 1011 gpr = <0x400ac018 0x2 0x0>; 1012 }; 1013 /omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_tx_sync: IOMUXC_GPIO_EMC_34_SAI3_TX_SYNC { 1014 pinmux = <0x401f809c 3 0x401f8480 1 0x401f8210>; 1015 }; 1016 /omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data10: IOMUXC_GPIO_EMC_34_SEMC_DATA10 { 1017 pinmux = <0x401f809c 0 0x0 0 0x401f8210>; 1018 }; 1019 /omit-if-no-ref/ iomuxc_gpio_emc_35_enet_col: IOMUXC_GPIO_EMC_35_ENET_COL { 1020 pinmux = <0x401f80a0 6 0x0 0 0x401f8214>; 1021 }; 1022 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io03: IOMUXC_GPIO_EMC_35_GPIO3_IO03 { 1023 pinmux = <0x401f80a0 5 0x0 0 0x401f8214>; 1024 }; 1025 /omit-if-no-ref/ iomuxc_gpio_emc_35_lpspi4_sdi: IOMUXC_GPIO_EMC_35_LPSPI4_SDI { 1026 pinmux = <0x401f80a0 4 0x401f83c4 1 0x401f8214>; 1027 }; 1028 /omit-if-no-ref/ iomuxc_gpio_emc_35_lpuart7_rx: IOMUXC_GPIO_EMC_35_LPUART7_RX { 1029 pinmux = <0x401f80a0 2 0x401f83fc 1 0x401f8214>; 1030 }; 1031 /omit-if-no-ref/ iomuxc_gpio_emc_35_qtimer1_timer3: IOMUXC_GPIO_EMC_35_QTIMER1_TIMER3 { 1032 pinmux = <0x401f80a0 1 0x401f841c 1 0x401f8214>; 1033 gpr = <0x400ac018 0x3 0x0>; 1034 }; 1035 /omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data11: IOMUXC_GPIO_EMC_35_SEMC_DATA11 { 1036 pinmux = <0x401f80a0 0 0x0 0 0x401f8214>; 1037 }; 1038 /omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc2_wp: IOMUXC_GPIO_EMC_35_USDHC2_WP { 1039 pinmux = <0x401f80a0 3 0x401f849c 1 0x401f8214>; 1040 }; 1041 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexcan1_tx: IOMUXC_GPIO_SD_B1_00_FLEXCAN1_TX { 1042 pinmux = <0x401f8158 4 0x0 0 0x401f82cc>; 1043 }; 1044 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 { 1045 pinmux = <0x401f8158 1 0x0 0 0x401f82cc>; 1046 }; 1047 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io20: IOMUXC_GPIO_SD_B1_00_GPIO3_IO20 { 1048 pinmux = <0x401f8158 5 0x0 0 0x401f82cc>; 1049 }; 1050 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart6_tx: IOMUXC_GPIO_SD_B1_00_LPUART6_TX { 1051 pinmux = <0x401f8158 2 0x401f83f8 1 0x401f82cc>; 1052 }; 1053 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data2: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA2 { 1054 pinmux = <0x401f8158 0 0x0 0 0x401f82cc>; 1055 }; 1056 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar1_xbar_in10: IOMUXC_GPIO_SD_B1_00_XBAR1_XBAR_IN10 { 1057 pinmux = <0x401f8158 3 0x401f84b0 1 0x401f82cc>; 1058 gpr = <0x400ac018 0x16 0x0>; 1059 }; 1060 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar1_xbar_inout10: IOMUXC_GPIO_SD_B1_00_XBAR1_XBAR_INOUT10 { 1061 pinmux = <0x401f8158 3 0x401f84b0 1 0x401f82cc>; 1062 gpr = <0x400ac018 0x16 0x0>; 1063 }; 1064 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexcan1_rx: IOMUXC_GPIO_SD_B1_01_FLEXCAN1_RX { 1065 pinmux = <0x401f815c 4 0x401f8320 1 0x401f82d0>; 1066 }; 1067 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_01_FLEXSPI_A_SS1_B { 1068 pinmux = <0x401f815c 3 0x0 0 0x401f82d0>; 1069 }; 1070 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_SCLK { 1071 pinmux = <0x401f815c 1 0x0 0 0x401f82d0>; 1072 }; 1073 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io21: IOMUXC_GPIO_SD_B1_01_GPIO3_IO21 { 1074 pinmux = <0x401f815c 5 0x0 0 0x401f82d0>; 1075 }; 1076 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart6_rx: IOMUXC_GPIO_SD_B1_01_LPUART6_RX { 1077 pinmux = <0x401f815c 2 0x401f83f4 1 0x401f82d0>; 1078 }; 1079 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data3: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA3 { 1080 pinmux = <0x401f815c 0 0x0 0 0x401f82d0>; 1081 }; 1082 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_clko1: IOMUXC_GPIO_SD_B1_02_CCM_CLKO1 { 1083 pinmux = <0x401f8160 6 0x0 0 0x401f82d4>; 1084 }; 1085 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_enet_1588_event1_out: IOMUXC_GPIO_SD_B1_02_ENET_1588_EVENT1_OUT { 1086 pinmux = <0x401f8160 4 0x0 0 0x401f82d4>; 1087 }; 1088 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data0: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA0 { 1089 pinmux = <0x401f8160 1 0x0 0 0x401f82d4>; 1090 }; 1091 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io22: IOMUXC_GPIO_SD_B1_02_GPIO3_IO22 { 1092 pinmux = <0x401f8160 5 0x0 0 0x401f82d4>; 1093 }; 1094 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_lpi2c4_scl: IOMUXC_GPIO_SD_B1_02_LPI2C4_SCL { 1095 pinmux = <0x401f8160 3 0x401f8394 1 0x401f82d4>; 1096 }; 1097 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_lpuart8_tx: IOMUXC_GPIO_SD_B1_02_LPUART8_TX { 1098 pinmux = <0x401f8160 2 0x401f8408 0 0x401f82d4>; 1099 }; 1100 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_cmd: IOMUXC_GPIO_SD_B1_02_USDHC2_CMD { 1101 pinmux = <0x401f8160 0 0x0 0 0x401f82d4>; 1102 }; 1103 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_clko2: IOMUXC_GPIO_SD_B1_03_CCM_CLKO2 { 1104 pinmux = <0x401f8164 6 0x0 0 0x401f82d8>; 1105 }; 1106 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_enet_1588_event1_in: IOMUXC_GPIO_SD_B1_03_ENET_1588_EVENT1_IN { 1107 pinmux = <0x401f8164 4 0x0 0 0x401f82d8>; 1108 }; 1109 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data2: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA2 { 1110 pinmux = <0x401f8164 1 0x0 0 0x401f82d8>; 1111 }; 1112 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io23: IOMUXC_GPIO_SD_B1_03_GPIO3_IO23 { 1113 pinmux = <0x401f8164 5 0x0 0 0x401f82d8>; 1114 }; 1115 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_lpi2c4_sda: IOMUXC_GPIO_SD_B1_03_LPI2C4_SDA { 1116 pinmux = <0x401f8164 3 0x401f8398 1 0x401f82d8>; 1117 }; 1118 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_lpuart8_rx: IOMUXC_GPIO_SD_B1_03_LPUART8_RX { 1119 pinmux = <0x401f8164 2 0x401f8404 0 0x401f82d8>; 1120 }; 1121 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_clk: IOMUXC_GPIO_SD_B1_03_USDHC2_CLK { 1122 pinmux = <0x401f8164 0 0x0 0 0x401f82d8>; 1123 }; 1124 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_wait: IOMUXC_GPIO_SD_B1_04_CCM_WAIT { 1125 pinmux = <0x401f8168 6 0x0 0 0x401f82dc>; 1126 }; 1127 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_enet_ref_clk: IOMUXC_GPIO_SD_B1_04_ENET_REF_CLK { 1128 pinmux = <0x401f8168 3 0x401f8304 0 0x401f82dc>; 1129 }; 1130 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_enet_tx_clk: IOMUXC_GPIO_SD_B1_04_ENET_TX_CLK { 1131 pinmux = <0x401f8168 2 0x401f831c 0 0x401f82dc>; 1132 }; 1133 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ewm_out_b: IOMUXC_GPIO_SD_B1_04_EWM_OUT_B { 1134 pinmux = <0x401f8168 4 0x0 0 0x401f82dc>; 1135 }; 1136 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_data1: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_DATA1 { 1137 pinmux = <0x401f8168 1 0x0 0 0x401f82dc>; 1138 }; 1139 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io24: IOMUXC_GPIO_SD_B1_04_GPIO3_IO24 { 1140 pinmux = <0x401f8168 5 0x0 0 0x401f82dc>; 1141 }; 1142 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_data0: IOMUXC_GPIO_SD_B1_04_USDHC2_DATA0 { 1143 pinmux = <0x401f8168 0 0x0 0 0x401f82dc>; 1144 }; 1145 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_05_CCM_PMIC_RDY { 1146 pinmux = <0x401f816c 6 0x401f8300 1 0x401f82e0>; 1147 }; 1148 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_enet_rx_data1: IOMUXC_GPIO_SD_B1_05_ENET_RX_DATA1 { 1149 pinmux = <0x401f816c 2 0x401f8310 0 0x401f82e0>; 1150 }; 1151 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS { 1152 pinmux = <0x401f816c 1 0x0 0 0x401f82e0>; 1153 }; 1154 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B { 1155 pinmux = <0x401f816c 4 0x0 0 0x401f82e0>; 1156 }; 1157 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io25: IOMUXC_GPIO_SD_B1_05_GPIO3_IO25 { 1158 pinmux = <0x401f816c 5 0x0 0 0x401f82e0>; 1159 }; 1160 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai3_mclk: IOMUXC_GPIO_SD_B1_05_SAI3_MCLK { 1161 pinmux = <0x401f816c 3 0x401f846c 0 0x401f82e0>; 1162 }; 1163 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_data1: IOMUXC_GPIO_SD_B1_05_USDHC2_DATA1 { 1164 pinmux = <0x401f816c 0 0x0 0 0x401f82e0>; 1165 }; 1166 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_ccm_stop: IOMUXC_GPIO_SD_B1_06_CCM_STOP { 1167 pinmux = <0x401f8170 6 0x0 0 0x401f82e4>; 1168 }; 1169 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_enet_rx_data0: IOMUXC_GPIO_SD_B1_06_ENET_RX_DATA0 { 1170 pinmux = <0x401f8170 2 0x401f830c 0 0x401f82e4>; 1171 }; 1172 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_data3: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_DATA3 { 1173 pinmux = <0x401f8170 1 0x401f8374 0 0x401f82e4>; 1174 }; 1175 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io26: IOMUXC_GPIO_SD_B1_06_GPIO3_IO26 { 1176 pinmux = <0x401f8170 5 0x0 0 0x401f82e4>; 1177 }; 1178 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 { 1179 pinmux = <0x401f8170 4 0x401f83ac 2 0x401f82e4>; 1180 }; 1181 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai3_tx_bclk: IOMUXC_GPIO_SD_B1_06_SAI3_TX_BCLK { 1182 pinmux = <0x401f8170 3 0x401f847c 0 0x401f82e4>; 1183 }; 1184 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_cd_b: IOMUXC_GPIO_SD_B1_06_USDHC2_CD_B { 1185 pinmux = <0x401f8170 0 0x401f8498 0 0x401f82e4>; 1186 }; 1187 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_enet_rx_en: IOMUXC_GPIO_SD_B1_07_ENET_RX_EN { 1188 pinmux = <0x401f8174 2 0x401f8314 0 0x401f82e8>; 1189 }; 1190 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK { 1191 pinmux = <0x401f8174 1 0x401f8378 0 0x401f82e8>; 1192 }; 1193 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io27: IOMUXC_GPIO_SD_B1_07_GPIO3_IO27 { 1194 pinmux = <0x401f8174 5 0x0 0 0x401f82e8>; 1195 }; 1196 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK { 1197 pinmux = <0x401f8174 4 0x401f83b0 2 0x401f82e8>; 1198 }; 1199 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai3_tx_sync: IOMUXC_GPIO_SD_B1_07_SAI3_TX_SYNC { 1200 pinmux = <0x401f8174 3 0x401f8480 0 0x401f82e8>; 1201 }; 1202 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_07_USDHC2_RESET_B { 1203 pinmux = <0x401f8174 0 0x0 0 0x401f82e8>; 1204 }; 1205 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_enet_rx_er: IOMUXC_GPIO_SD_B1_08_ENET_RX_ER { 1206 pinmux = <0x401f8178 2 0x401f8318 0 0x401f82ec>; 1207 }; 1208 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 { 1209 pinmux = <0x401f8178 1 0x401f8368 0 0x401f82ec>; 1210 }; 1211 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io28: IOMUXC_GPIO_SD_B1_08_GPIO3_IO28 { 1212 pinmux = <0x401f8178 5 0x0 0 0x401f82ec>; 1213 }; 1214 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO { 1215 pinmux = <0x401f8178 4 0x401f83b8 2 0x401f82ec>; 1216 }; 1217 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai3_tx_data: IOMUXC_GPIO_SD_B1_08_SAI3_TX_DATA { 1218 pinmux = <0x401f8178 3 0x0 0 0x401f82ec>; 1219 }; 1220 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 { 1221 pinmux = <0x401f8178 0 0x0 0 0x401f82ec>; 1222 }; 1223 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_enet_tx_en: IOMUXC_GPIO_SD_B1_09_ENET_TX_EN { 1224 pinmux = <0x401f817c 2 0x0 0 0x401f82f0>; 1225 }; 1226 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data2: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA2 { 1227 pinmux = <0x401f817c 1 0x401f8370 0 0x401f82f0>; 1228 }; 1229 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io29: IOMUXC_GPIO_SD_B1_09_GPIO3_IO29 { 1230 pinmux = <0x401f817c 5 0x0 0 0x401f82f0>; 1231 }; 1232 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI { 1233 pinmux = <0x401f817c 4 0x401f83b4 2 0x401f82f0>; 1234 }; 1235 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai3_rx_bclk: IOMUXC_GPIO_SD_B1_09_SAI3_RX_BCLK { 1236 pinmux = <0x401f817c 3 0x401f8470 0 0x401f82f0>; 1237 }; 1238 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 { 1239 pinmux = <0x401f817c 0 0x0 0 0x401f82f0>; 1240 }; 1241 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_enet_tx_data0: IOMUXC_GPIO_SD_B1_10_ENET_TX_DATA0 { 1242 pinmux = <0x401f8180 2 0x0 0 0x401f82f4>; 1243 }; 1244 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data1: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA1 { 1245 pinmux = <0x401f8180 1 0x401f836c 0 0x401f82f4>; 1246 }; 1247 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io30: IOMUXC_GPIO_SD_B1_10_GPIO3_IO30 { 1248 pinmux = <0x401f8180 5 0x0 0 0x401f82f4>; 1249 }; 1250 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 { 1251 pinmux = <0x401f8180 4 0x0 0 0x401f82f4>; 1252 }; 1253 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_sai3_rx_sync: IOMUXC_GPIO_SD_B1_10_SAI3_RX_SYNC { 1254 pinmux = <0x401f8180 3 0x401f8478 0 0x401f82f4>; 1255 }; 1256 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 { 1257 pinmux = <0x401f8180 0 0x0 0 0x401f82f4>; 1258 }; 1259 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_enet_tx_data1: IOMUXC_GPIO_SD_B1_11_ENET_TX_DATA1 { 1260 pinmux = <0x401f8184 2 0x0 0 0x401f82f8>; 1261 }; 1262 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_SS0_B { 1263 pinmux = <0x401f8184 1 0x0 0 0x401f82f8>; 1264 }; 1265 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io31: IOMUXC_GPIO_SD_B1_11_GPIO3_IO31 { 1266 pinmux = <0x401f8184 5 0x0 0 0x401f82f8>; 1267 }; 1268 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 { 1269 pinmux = <0x401f8184 4 0x0 0 0x401f82f8>; 1270 }; 1271 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_sai3_rx_data: IOMUXC_GPIO_SD_B1_11_SAI3_RX_DATA { 1272 pinmux = <0x401f8184 3 0x401f8474 0 0x401f82f8>; 1273 }; 1274 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 { 1275 pinmux = <0x401f8184 0 0x0 0 0x401f82f8>; 1276 }; 1277 /omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B { 1278 pinmux = <0x0 0 0x0 0 0x400a8014>; 1279 }; 1280 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 { 1281 pinmux = <0x400a8004 5 0x0 0 0x400a801c>; 1282 }; 1283 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ { 1284 pinmux = <0x400a8004 0 0x0 0 0x400a801c>; 1285 }; 1286 /omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B { 1287 pinmux = <0x0 0 0x0 0 0x400a8010>; 1288 }; 1289 /omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE { 1290 pinmux = <0x0 0 0x0 0 0x400a800c>; 1291 }; 1292}; 1293 1294
