1/* 2 * Copyright (c) 2022, NXP 3 * SPDX-License-Identifier: Apache-2.0 4 * 5 * Note: File generated by rt_cfg_utils.py 6 * from configuration data for MIMXRT1021DAG5A 7 */ 8 9/* 10 * SOC level pinctrl defintions 11 * These definitions define SOC level defaults for each pin, 12 * and select the pinmux for the pin. Pinmux entries are a tuple of: 13 * <mux_register mux_mode input_register input_daisy config_register> 14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 15 * the pinctrl driver will write the mux_mode and input_daisy values into 16 * each register, respectively. The config_register is used to configure 17 * the pin based on the devicetree properties set 18 */ 19 20&iomuxc { 21 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 { 22 pinmux = <0x401f80bc 5 0x0 0 0x401f8230>; 23 }; 24 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpt1_compare1: IOMUXC_GPIO_AD_B0_00_GPT1_COMPARE1 { 25 pinmux = <0x401f80bc 7 0x0 0 0x401f8230>; 26 }; 27 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_jtag_tms: IOMUXC_GPIO_AD_B0_00_JTAG_TMS { 28 pinmux = <0x401f80bc 0 0x0 0 0x401f8230>; 29 }; 30 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 { 31 pinmux = <0x401f80c0 5 0x0 0 0x401f8234>; 32 }; 33 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpt1_capture2: IOMUXC_GPIO_AD_B0_01_GPT1_CAPTURE2 { 34 pinmux = <0x401f80c0 7 0x0 0 0x401f8234>; 35 }; 36 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_jtag_tck: IOMUXC_GPIO_AD_B0_01_JTAG_TCK { 37 pinmux = <0x401f80c0 0 0x0 0 0x401f8234>; 38 }; 39 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 { 40 pinmux = <0x401f80c4 5 0x0 0 0x401f8238>; 41 }; 42 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpt1_capture1: IOMUXC_GPIO_AD_B0_02_GPT1_CAPTURE1 { 43 pinmux = <0x401f80c4 7 0x0 0 0x401f8238>; 44 }; 45 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_jtag_mod: IOMUXC_GPIO_AD_B0_02_JTAG_MOD { 46 pinmux = <0x401f80c4 0 0x0 0 0x401f8238>; 47 }; 48 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_03_CCM_PMIC_RDY { 49 pinmux = <0x401f80c8 7 0x401f8300 2 0x401f823c>; 50 }; 51 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 { 52 pinmux = <0x401f80c8 5 0x0 0 0x401f823c>; 53 }; 54 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_jtag_tdi: IOMUXC_GPIO_AD_B0_03_JTAG_TDI { 55 pinmux = <0x401f80c8 0 0x0 0 0x401f823c>; 56 }; 57 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_sai1_mclk: IOMUXC_GPIO_AD_B0_03_SAI1_MCLK { 58 pinmux = <0x401f80c8 3 0x401f8430 1 0x401f823c>; 59 }; 60 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC { 61 pinmux = <0x401f80c8 6 0x401f848c 0 0x401f823c>; 62 }; 63 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usdhc1_wp: IOMUXC_GPIO_AD_B0_03_USDHC1_WP { 64 pinmux = <0x401f80c8 4 0x401f8494 0 0x401f823c>; 65 }; 66 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B0_03_USDHC2_CD_B { 67 pinmux = <0x401f80c8 1 0x401f8498 1 0x401f823c>; 68 }; 69 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_wdog1_b: IOMUXC_GPIO_AD_B0_03_WDOG1_B { 70 pinmux = <0x401f80c8 2 0x0 0 0x401f823c>; 71 }; 72 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_mdio: IOMUXC_GPIO_AD_B0_04_ENET_MDIO { 73 pinmux = <0x401f80cc 4 0x401f8308 1 0x401f8240>; 74 }; 75 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_ewm_out_b: IOMUXC_GPIO_AD_B0_04_EWM_OUT_B { 76 pinmux = <0x401f80cc 7 0x0 0 0x401f8240>; 77 }; 78 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_flexcan1_tx: IOMUXC_GPIO_AD_B0_04_FLEXCAN1_TX { 79 pinmux = <0x401f80cc 1 0x0 0 0x401f8240>; 80 }; 81 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 { 82 pinmux = <0x401f80cc 5 0x0 0 0x401f8240>; 83 }; 84 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_jtag_tdo: IOMUXC_GPIO_AD_B0_04_JTAG_TDO { 85 pinmux = <0x401f80cc 0 0x0 0 0x401f8240>; 86 }; 87 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_qtimer2_timer0: IOMUXC_GPIO_AD_B0_04_QTIMER2_TIMER0 { 88 pinmux = <0x401f80cc 3 0x401f8420 1 0x401f8240>; 89 gpr = <0x400ac018 0x4 0x0>; 90 }; 91 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_04_USB_OTG1_PWR { 92 pinmux = <0x401f80cc 6 0x0 0 0x401f8240>; 93 }; 94 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_usdhc1_wp: IOMUXC_GPIO_AD_B0_04_USDHC1_WP { 95 pinmux = <0x401f80cc 2 0x401f8494 1 0x401f8240>; 96 }; 97 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_arm_nmi: IOMUXC_GPIO_AD_B0_05_ARM_NMI { 98 pinmux = <0x401f80d0 7 0x401f840c 0 0x401f8244>; 99 }; 100 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_mdc: IOMUXC_GPIO_AD_B0_05_ENET_MDC { 101 pinmux = <0x401f80d0 4 0x0 0 0x401f8244>; 102 }; 103 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_flexcan1_rx: IOMUXC_GPIO_AD_B0_05_FLEXCAN1_RX { 104 pinmux = <0x401f80d0 1 0x401f8320 2 0x401f8244>; 105 }; 106 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 { 107 pinmux = <0x401f80d0 5 0x0 0 0x401f8244>; 108 }; 109 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_jtag_trstb: IOMUXC_GPIO_AD_B0_05_JTAG_TRSTB { 110 pinmux = <0x401f80d0 0 0x0 0 0x401f8244>; 111 }; 112 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_qtimer2_timer1: IOMUXC_GPIO_AD_B0_05_QTIMER2_TIMER1 { 113 pinmux = <0x401f80d0 3 0x401f8424 1 0x401f8244>; 114 gpr = <0x400ac018 0x5 0x0>; 115 }; 116 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_usb_otg1_id: IOMUXC_GPIO_AD_B0_05_USB_OTG1_ID { 117 pinmux = <0x401f80d0 6 0x401f82fc 0 0x401f8244>; 118 }; 119 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_usdhc1_cd_b: IOMUXC_GPIO_AD_B0_05_USDHC1_CD_B { 120 pinmux = <0x401f80d0 2 0x401f8490 1 0x401f8244>; 121 }; 122 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_06_FLEXPWM2_PWMA3 { 123 pinmux = <0x401f80d4 4 0x401f8354 0 0x401f8248>; 124 }; 125 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 { 126 pinmux = <0x401f80d4 5 0x0 0 0x401f8248>; 127 }; 128 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpuart1_tx: IOMUXC_GPIO_AD_B0_06_LPUART1_TX { 129 pinmux = <0x401f80d4 2 0x0 0 0x401f8248>; 130 }; 131 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_mqs_right: IOMUXC_GPIO_AD_B0_06_MQS_RIGHT { 132 pinmux = <0x401f80d4 1 0x0 0 0x401f8248>; 133 }; 134 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_pit_trigger0: IOMUXC_GPIO_AD_B0_06_PIT_TRIGGER0 { 135 pinmux = <0x401f80d4 0 0x0 0 0x401f8248>; 136 }; 137 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_qtimer2_timer2: IOMUXC_GPIO_AD_B0_06_QTIMER2_TIMER2 { 138 pinmux = <0x401f80d4 3 0x401f8428 1 0x401f8248>; 139 gpr = <0x400ac018 0x6 0x0>; 140 }; 141 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_ref_32k_out: IOMUXC_GPIO_AD_B0_06_REF_32K_OUT { 142 pinmux = <0x401f80d4 6 0x0 0 0x401f8248>; 143 }; 144 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_07_FLEXPWM2_PWMB3 { 145 pinmux = <0x401f80d8 4 0x401f8364 0 0x401f824c>; 146 }; 147 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 { 148 pinmux = <0x401f80d8 5 0x0 0 0x401f824c>; 149 }; 150 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_lpuart1_rx: IOMUXC_GPIO_AD_B0_07_LPUART1_RX { 151 pinmux = <0x401f80d8 2 0x0 0 0x401f824c>; 152 }; 153 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_mqs_left: IOMUXC_GPIO_AD_B0_07_MQS_LEFT { 154 pinmux = <0x401f80d8 1 0x0 0 0x401f824c>; 155 }; 156 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_pit_trigger1: IOMUXC_GPIO_AD_B0_07_PIT_TRIGGER1 { 157 pinmux = <0x401f80d8 0 0x0 0 0x401f824c>; 158 }; 159 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_qtimer2_timer3: IOMUXC_GPIO_AD_B0_07_QTIMER2_TIMER3 { 160 pinmux = <0x401f80d8 3 0x401f842c 1 0x401f824c>; 161 gpr = <0x400ac018 0x7 0x0>; 162 }; 163 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_ref_24m_out: IOMUXC_GPIO_AD_B0_07_REF_24M_OUT { 164 pinmux = <0x401f80d8 6 0x0 0 0x401f824c>; 165 }; 166 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_acmp1_in4: IOMUXC_GPIO_AD_B0_08_ACMP1_IN4 { 167 pinmux = <0x401f80dc 5 0x0 0 0x401f8250>; 168 }; 169 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_arm_cm7_txev: IOMUXC_GPIO_AD_B0_08_ARM_CM7_TXEV { 170 pinmux = <0x401f80dc 6 0x0 0 0x401f8250>; 171 }; 172 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_ref_clk: IOMUXC_GPIO_AD_B0_08_ENET_REF_CLK { 173 pinmux = <0x401f80dc 4 0x401f8304 1 0x401f8250>; 174 }; 175 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_tx_clk: IOMUXC_GPIO_AD_B0_08_ENET_TX_CLK { 176 pinmux = <0x401f80dc 0 0x401f831c 1 0x401f8250>; 177 }; 178 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 { 179 pinmux = <0x401f80dc 5 0x0 0 0x401f8250>; 180 }; 181 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_kpp_col0: IOMUXC_GPIO_AD_B0_08_KPP_COL0 { 182 pinmux = <0x401f80dc 3 0x0 0 0x401f8250>; 183 }; 184 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_lpi2c3_scl: IOMUXC_GPIO_AD_B0_08_LPI2C3_SCL { 185 pinmux = <0x401f80dc 1 0x401f838c 1 0x401f8250>; 186 }; 187 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_08_LPUART1_CTS_B { 188 pinmux = <0x401f80dc 2 0x0 0 0x401f8250>; 189 }; 190 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_acmp2_in4: IOMUXC_GPIO_AD_B0_09_ACMP2_IN4 { 191 pinmux = <0x401f80e0 5 0x0 0 0x401f8254>; 192 }; 193 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_arm_cm7_rxev: IOMUXC_GPIO_AD_B0_09_ARM_CM7_RXEV { 194 pinmux = <0x401f80e0 6 0x0 0 0x401f8254>; 195 }; 196 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data1: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA1 { 197 pinmux = <0x401f80e0 0 0x401f8310 1 0x401f8254>; 198 }; 199 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 { 200 pinmux = <0x401f80e0 5 0x0 0 0x401f8254>; 201 }; 202 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_kpp_row0: IOMUXC_GPIO_AD_B0_09_KPP_ROW0 { 203 pinmux = <0x401f80e0 3 0x0 0 0x401f8254>; 204 }; 205 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_lpi2c3_sda: IOMUXC_GPIO_AD_B0_09_LPI2C3_SDA { 206 pinmux = <0x401f80e0 1 0x401f8390 1 0x401f8254>; 207 }; 208 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_09_LPUART1_RTS_B { 209 pinmux = <0x401f80e0 2 0x0 0 0x401f8254>; 210 }; 211 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_acmp3_in4: IOMUXC_GPIO_AD_B0_10_ACMP3_IN4 { 212 pinmux = <0x401f80e4 5 0x0 0 0x401f8258>; 213 }; 214 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_arm_trace_clk: IOMUXC_GPIO_AD_B0_10_ARM_TRACE_CLK { 215 pinmux = <0x401f80e4 6 0x0 0 0x401f8258>; 216 }; 217 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_rx_data0: IOMUXC_GPIO_AD_B0_10_ENET_RX_DATA0 { 218 pinmux = <0x401f80e4 0 0x401f830c 1 0x401f8258>; 219 }; 220 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_AD_B0_10_FLEXPWM2_PWMA2 { 221 pinmux = <0x401f80e4 4 0x401f8350 0 0x401f8258>; 222 }; 223 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 { 224 pinmux = <0x401f80e4 5 0x0 0 0x401f8258>; 225 }; 226 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_kpp_col1: IOMUXC_GPIO_AD_B0_10_KPP_COL1 { 227 pinmux = <0x401f80e4 3 0x0 0 0x401f8258>; 228 }; 229 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_lpspi1_sck: IOMUXC_GPIO_AD_B0_10_LPSPI1_SCK { 230 pinmux = <0x401f80e4 1 0x401f83a0 1 0x401f8258>; 231 }; 232 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_lpuart5_tx: IOMUXC_GPIO_AD_B0_10_LPUART5_TX { 233 pinmux = <0x401f80e4 2 0x401f83f0 0 0x401f8258>; 234 }; 235 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_acmp4_in4: IOMUXC_GPIO_AD_B0_11_ACMP4_IN4 { 236 pinmux = <0x401f80e8 5 0x0 0 0x401f825c>; 237 }; 238 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_arm_trace_swo: IOMUXC_GPIO_AD_B0_11_ARM_TRACE_SWO { 239 pinmux = <0x401f80e8 6 0x0 0 0x401f825c>; 240 }; 241 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_rx_en: IOMUXC_GPIO_AD_B0_11_ENET_RX_EN { 242 pinmux = <0x401f80e8 0 0x401f8314 1 0x401f825c>; 243 }; 244 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_AD_B0_11_FLEXPWM2_PWMB2 { 245 pinmux = <0x401f80e8 4 0x401f8360 0 0x401f825c>; 246 }; 247 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 { 248 pinmux = <0x401f80e8 5 0x0 0 0x401f825c>; 249 }; 250 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_kpp_row1: IOMUXC_GPIO_AD_B0_11_KPP_ROW1 { 251 pinmux = <0x401f80e8 3 0x0 0 0x401f825c>; 252 }; 253 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_lpspi1_pcs0: IOMUXC_GPIO_AD_B0_11_LPSPI1_PCS0 { 254 pinmux = <0x401f80e8 1 0x401f839c 1 0x401f825c>; 255 }; 256 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_lpuart5_rx: IOMUXC_GPIO_AD_B0_11_LPUART5_RX { 257 pinmux = <0x401f80e8 2 0x401f83ec 0 0x401f825c>; 258 }; 259 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in0: IOMUXC_GPIO_AD_B0_12_ADC1_IN0 { 260 pinmux = <0x401f80ec 5 0x0 0 0x401f8260>; 261 }; 262 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_trace0: IOMUXC_GPIO_AD_B0_12_ARM_TRACE0 { 263 pinmux = <0x401f80ec 6 0x0 0 0x401f8260>; 264 }; 265 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_rx_er: IOMUXC_GPIO_AD_B0_12_ENET_RX_ER { 266 pinmux = <0x401f80ec 0 0x401f8318 1 0x401f8260>; 267 }; 268 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm2_pwma1: IOMUXC_GPIO_AD_B0_12_FLEXPWM2_PWMA1 { 269 pinmux = <0x401f80ec 4 0x401f834c 0 0x401f8260>; 270 }; 271 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 { 272 pinmux = <0x401f80ec 5 0x0 0 0x401f8260>; 273 }; 274 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_kpp_col2: IOMUXC_GPIO_AD_B0_12_KPP_COL2 { 275 pinmux = <0x401f80ec 3 0x0 0 0x401f8260>; 276 }; 277 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpspi1_sdo: IOMUXC_GPIO_AD_B0_12_LPSPI1_SDO { 278 pinmux = <0x401f80ec 1 0x401f83a8 1 0x401f8260>; 279 }; 280 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart3_cts_b: IOMUXC_GPIO_AD_B0_12_LPUART3_CTS_B { 281 pinmux = <0x401f80ec 2 0x0 0 0x401f8260>; 282 }; 283 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_snvs_vio_5_ctl: IOMUXC_GPIO_AD_B0_12_SNVS_VIO_5_CTL { 284 pinmux = <0x401f80ec 7 0x0 0 0x401f8260>; 285 }; 286 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc2_in0: IOMUXC_GPIO_AD_B0_13_ADC2_IN0 { 287 pinmux = <0x401f80f0 5 0x0 0 0x401f8264>; 288 }; 289 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_arm_trace1: IOMUXC_GPIO_AD_B0_13_ARM_TRACE1 { 290 pinmux = <0x401f80f0 6 0x0 0 0x401f8264>; 291 }; 292 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_tx_en: IOMUXC_GPIO_AD_B0_13_ENET_TX_EN { 293 pinmux = <0x401f80f0 0 0x0 0 0x401f8264>; 294 }; 295 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm2_pwmb1: IOMUXC_GPIO_AD_B0_13_FLEXPWM2_PWMB1 { 296 pinmux = <0x401f80f0 4 0x401f835c 0 0x401f8264>; 297 }; 298 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 { 299 pinmux = <0x401f80f0 5 0x0 0 0x401f8264>; 300 }; 301 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_kpp_row2: IOMUXC_GPIO_AD_B0_13_KPP_ROW2 { 302 pinmux = <0x401f80f0 3 0x0 0 0x401f8264>; 303 }; 304 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpspi1_sdi: IOMUXC_GPIO_AD_B0_13_LPSPI1_SDI { 305 pinmux = <0x401f80f0 1 0x401f83a4 1 0x401f8264>; 306 }; 307 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart3_rts_b: IOMUXC_GPIO_AD_B0_13_LPUART3_RTS_B { 308 pinmux = <0x401f80f0 2 0x0 0 0x401f8264>; 309 }; 310 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_snvs_vio_5_b: IOMUXC_GPIO_AD_B0_13_SNVS_VIO_5_B { 311 pinmux = <0x401f80f0 7 0x0 0 0x401f8264>; 312 }; 313 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp1_in0: IOMUXC_GPIO_AD_B0_14_ACMP1_IN0 { 314 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 315 }; 316 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in0: IOMUXC_GPIO_AD_B0_14_ACMP2_IN0 { 317 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 318 }; 319 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp3_in0: IOMUXC_GPIO_AD_B0_14_ACMP3_IN0 { 320 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 321 }; 322 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp4_in0: IOMUXC_GPIO_AD_B0_14_ACMP4_IN0 { 323 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 324 }; 325 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in1: IOMUXC_GPIO_AD_B0_14_ADC1_IN1 { 326 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 327 }; 328 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc2_in1: IOMUXC_GPIO_AD_B0_14_ADC2_IN1 { 329 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 330 }; 331 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_arm_trace2: IOMUXC_GPIO_AD_B0_14_ARM_TRACE2 { 332 pinmux = <0x401f80f4 6 0x0 0 0x401f8268>; 333 }; 334 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_tx_data0: IOMUXC_GPIO_AD_B0_14_ENET_TX_DATA0 { 335 pinmux = <0x401f80f4 0 0x0 0 0x401f8268>; 336 }; 337 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX { 338 pinmux = <0x401f80f4 1 0x0 0 0x401f8268>; 339 }; 340 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexpwm2_pwma0: IOMUXC_GPIO_AD_B0_14_FLEXPWM2_PWMA0 { 341 pinmux = <0x401f80f4 4 0x401f8348 0 0x401f8268>; 342 }; 343 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 { 344 pinmux = <0x401f80f4 5 0x0 0 0x401f8268>; 345 }; 346 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_kpp_col3: IOMUXC_GPIO_AD_B0_14_KPP_COL3 { 347 pinmux = <0x401f80f4 3 0x0 0 0x401f8268>; 348 }; 349 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart3_tx: IOMUXC_GPIO_AD_B0_14_LPUART3_TX { 350 pinmux = <0x401f80f4 2 0x401f83dc 1 0x401f8268>; 351 }; 352 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_wdog1_any: IOMUXC_GPIO_AD_B0_14_WDOG1_ANY { 353 pinmux = <0x401f80f4 7 0x0 0 0x401f8268>; 354 }; 355 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp1_in1: IOMUXC_GPIO_AD_B0_15_ACMP1_IN1 { 356 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 357 }; 358 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp2_in1: IOMUXC_GPIO_AD_B0_15_ACMP2_IN1 { 359 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 360 }; 361 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in1: IOMUXC_GPIO_AD_B0_15_ACMP3_IN1 { 362 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 363 }; 364 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp4_in1: IOMUXC_GPIO_AD_B0_15_ACMP4_IN1 { 365 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 366 }; 367 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in2: IOMUXC_GPIO_AD_B0_15_ADC1_IN2 { 368 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 369 }; 370 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc2_in2: IOMUXC_GPIO_AD_B0_15_ADC2_IN2 { 371 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 372 }; 373 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_arm_trace3: IOMUXC_GPIO_AD_B0_15_ARM_TRACE3 { 374 pinmux = <0x401f80f8 6 0x0 0 0x401f826c>; 375 }; 376 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_tx_data1: IOMUXC_GPIO_AD_B0_15_ENET_TX_DATA1 { 377 pinmux = <0x401f80f8 0 0x0 0 0x401f826c>; 378 }; 379 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX { 380 pinmux = <0x401f80f8 1 0x401f8324 2 0x401f826c>; 381 }; 382 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexpwm2_pwmb0: IOMUXC_GPIO_AD_B0_15_FLEXPWM2_PWMB0 { 383 pinmux = <0x401f80f8 4 0x401f8358 0 0x401f826c>; 384 }; 385 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 { 386 pinmux = <0x401f80f8 5 0x0 0 0x401f826c>; 387 }; 388 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_kpp_row3: IOMUXC_GPIO_AD_B0_15_KPP_ROW3 { 389 pinmux = <0x401f80f8 3 0x0 0 0x401f826c>; 390 }; 391 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart3_rx: IOMUXC_GPIO_AD_B0_15_LPUART3_RX { 392 pinmux = <0x401f80f8 2 0x401f83d8 1 0x401f826c>; 393 }; 394 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_acmp1_in2: IOMUXC_GPIO_AD_B1_00_ACMP1_IN2 { 395 pinmux = <0x401f80fc 5 0x0 0 0x401f8270>; 396 }; 397 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_enet_1588_event2_out: IOMUXC_GPIO_AD_B1_00_ENET_1588_EVENT2_OUT { 398 pinmux = <0x401f80fc 6 0x0 0 0x401f8270>; 399 }; 400 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_flexcan2_tx: IOMUXC_GPIO_AD_B1_00_FLEXCAN2_TX { 401 pinmux = <0x401f80fc 2 0x0 0 0x401f8270>; 402 }; 403 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_flexio1_flexio15: IOMUXC_GPIO_AD_B1_00_FLEXIO1_FLEXIO15 { 404 pinmux = <0x401f80fc 4 0x0 0 0x401f8270>; 405 }; 406 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_flexspi_a_data3: IOMUXC_GPIO_AD_B1_00_FLEXSPI_A_DATA3 { 407 pinmux = <0x401f80fc 1 0x401f8374 1 0x401f8270>; 408 }; 409 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio1_io16: IOMUXC_GPIO_AD_B1_00_GPIO1_IO16 { 410 pinmux = <0x401f80fc 5 0x0 0 0x401f8270>; 411 }; 412 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_kpp_col4: IOMUXC_GPIO_AD_B1_00_KPP_COL4 { 413 pinmux = <0x401f80fc 7 0x0 0 0x401f8270>; 414 }; 415 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_sai1_mclk: IOMUXC_GPIO_AD_B1_00_SAI1_MCLK { 416 pinmux = <0x401f80fc 3 0x401f8430 2 0x401f8270>; 417 }; 418 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_semc_rdy: IOMUXC_GPIO_AD_B1_00_SEMC_RDY { 419 pinmux = <0x401f80fc 0 0x401f8484 0 0x401f8270>; 420 }; 421 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp2_in2: IOMUXC_GPIO_AD_B1_01_ACMP2_IN2 { 422 pinmux = <0x401f8100 5 0x0 0 0x401f8274>; 423 }; 424 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc1_in3: IOMUXC_GPIO_AD_B1_01_ADC1_IN3 { 425 pinmux = <0x401f8100 5 0x0 0 0x401f8274>; 426 }; 427 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_enet_1588_event2_in: IOMUXC_GPIO_AD_B1_01_ENET_1588_EVENT2_IN { 428 pinmux = <0x401f8100 6 0x0 0 0x401f8274>; 429 }; 430 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_flexcan2_rx: IOMUXC_GPIO_AD_B1_01_FLEXCAN2_RX { 431 pinmux = <0x401f8100 2 0x401f8324 3 0x401f8274>; 432 }; 433 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_flexio1_flexio14: IOMUXC_GPIO_AD_B1_01_FLEXIO1_FLEXIO14 { 434 pinmux = <0x401f8100 4 0x0 0 0x401f8274>; 435 }; 436 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_flexspi_a_sclk: IOMUXC_GPIO_AD_B1_01_FLEXSPI_A_SCLK { 437 pinmux = <0x401f8100 1 0x401f8378 1 0x401f8274>; 438 }; 439 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio1_io17: IOMUXC_GPIO_AD_B1_01_GPIO1_IO17 { 440 pinmux = <0x401f8100 5 0x0 0 0x401f8274>; 441 }; 442 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_kpp_row4: IOMUXC_GPIO_AD_B1_01_KPP_ROW4 { 443 pinmux = <0x401f8100 7 0x0 0 0x401f8274>; 444 }; 445 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_sai1_tx_bclk: IOMUXC_GPIO_AD_B1_01_SAI1_TX_BCLK { 446 pinmux = <0x401f8100 3 0x401f844c 1 0x401f8274>; 447 }; 448 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_semc_csx0: IOMUXC_GPIO_AD_B1_01_SEMC_CSX0 { 449 pinmux = <0x401f8100 0 0x0 0 0x401f8274>; 450 }; 451 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_acmp3_in2: IOMUXC_GPIO_AD_B1_02_ACMP3_IN2 { 452 pinmux = <0x401f8104 5 0x0 0 0x401f8278>; 453 }; 454 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc2_in3: IOMUXC_GPIO_AD_B1_02_ADC2_IN3 { 455 pinmux = <0x401f8104 5 0x0 0 0x401f8278>; 456 }; 457 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_enet_1588_event3_out: IOMUXC_GPIO_AD_B1_02_ENET_1588_EVENT3_OUT { 458 pinmux = <0x401f8104 6 0x0 0 0x401f8278>; 459 }; 460 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_flexio1_flexio13: IOMUXC_GPIO_AD_B1_02_FLEXIO1_FLEXIO13 { 461 pinmux = <0x401f8104 4 0x0 0 0x401f8278>; 462 }; 463 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_flexspi_a_data0: IOMUXC_GPIO_AD_B1_02_FLEXSPI_A_DATA0 { 464 pinmux = <0x401f8104 1 0x401f8368 1 0x401f8278>; 465 }; 466 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio1_io18: IOMUXC_GPIO_AD_B1_02_GPIO1_IO18 { 467 pinmux = <0x401f8104 5 0x0 0 0x401f8278>; 468 }; 469 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_kpp_col5: IOMUXC_GPIO_AD_B1_02_KPP_COL5 { 470 pinmux = <0x401f8104 7 0x0 0 0x401f8278>; 471 }; 472 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_lpspi4_sck: IOMUXC_GPIO_AD_B1_02_LPSPI4_SCK { 473 pinmux = <0x401f8104 2 0x401f83c0 0 0x401f8278>; 474 }; 475 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_sai1_tx_sync: IOMUXC_GPIO_AD_B1_02_SAI1_TX_SYNC { 476 pinmux = <0x401f8104 3 0x401f8450 1 0x401f8278>; 477 }; 478 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_semc_csx1: IOMUXC_GPIO_AD_B1_02_SEMC_CSX1 { 479 pinmux = <0x401f8104 0 0x0 0 0x401f8278>; 480 }; 481 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_acmp4_in2: IOMUXC_GPIO_AD_B1_03_ACMP4_IN2 { 482 pinmux = <0x401f8108 5 0x0 0 0x401f827c>; 483 }; 484 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc1_in4: IOMUXC_GPIO_AD_B1_03_ADC1_IN4 { 485 pinmux = <0x401f8108 5 0x0 0 0x401f827c>; 486 }; 487 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_enet_1588_event3_in: IOMUXC_GPIO_AD_B1_03_ENET_1588_EVENT3_IN { 488 pinmux = <0x401f8108 6 0x0 0 0x401f827c>; 489 }; 490 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_flexio1_flexio12: IOMUXC_GPIO_AD_B1_03_FLEXIO1_FLEXIO12 { 491 pinmux = <0x401f8108 4 0x0 0 0x401f827c>; 492 }; 493 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_flexspi_a_data2: IOMUXC_GPIO_AD_B1_03_FLEXSPI_A_DATA2 { 494 pinmux = <0x401f8108 1 0x401f8370 1 0x401f827c>; 495 }; 496 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio1_io19: IOMUXC_GPIO_AD_B1_03_GPIO1_IO19 { 497 pinmux = <0x401f8108 5 0x0 0 0x401f827c>; 498 }; 499 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_kpp_row5: IOMUXC_GPIO_AD_B1_03_KPP_ROW5 { 500 pinmux = <0x401f8108 7 0x0 0 0x401f827c>; 501 }; 502 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_lpspi4_pcs0: IOMUXC_GPIO_AD_B1_03_LPSPI4_PCS0 { 503 pinmux = <0x401f8108 2 0x401f83bc 0 0x401f827c>; 504 }; 505 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_sai1_tx_data0: IOMUXC_GPIO_AD_B1_03_SAI1_TX_DATA0 { 506 pinmux = <0x401f8108 3 0x0 0 0x401f827c>; 507 }; 508 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_semc_csx2: IOMUXC_GPIO_AD_B1_03_SEMC_CSX2 { 509 pinmux = <0x401f8108 0 0x0 0 0x401f827c>; 510 }; 511 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_acmp1_in3: IOMUXC_GPIO_AD_B1_04_ACMP1_IN3 { 512 pinmux = <0x401f810c 5 0x0 0 0x401f8280>; 513 }; 514 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc2_in4: IOMUXC_GPIO_AD_B1_04_ADC2_IN4 { 515 pinmux = <0x401f810c 5 0x0 0 0x401f8280>; 516 }; 517 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexio1_flexio11: IOMUXC_GPIO_AD_B1_04_FLEXIO1_FLEXIO11 { 518 pinmux = <0x401f810c 4 0x0 0 0x401f8280>; 519 }; 520 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexspi_a_data1: IOMUXC_GPIO_AD_B1_04_FLEXSPI_A_DATA1 { 521 pinmux = <0x401f810c 1 0x401f836c 1 0x401f8280>; 522 }; 523 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio1_io20: IOMUXC_GPIO_AD_B1_04_GPIO1_IO20 { 524 pinmux = <0x401f810c 5 0x0 0 0x401f8280>; 525 }; 526 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_kpp_col6: IOMUXC_GPIO_AD_B1_04_KPP_COL6 { 527 pinmux = <0x401f810c 7 0x0 0 0x401f8280>; 528 }; 529 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_lpspi1_pcs1: IOMUXC_GPIO_AD_B1_04_LPSPI1_PCS1 { 530 pinmux = <0x401f810c 6 0x0 0 0x401f8280>; 531 }; 532 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_lpspi4_sdo: IOMUXC_GPIO_AD_B1_04_LPSPI4_SDO { 533 pinmux = <0x401f810c 2 0x401f83c8 0 0x401f8280>; 534 }; 535 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_sai1_rx_sync: IOMUXC_GPIO_AD_B1_04_SAI1_RX_SYNC { 536 pinmux = <0x401f810c 3 0x401f8448 0 0x401f8280>; 537 }; 538 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_semc_csx3: IOMUXC_GPIO_AD_B1_04_SEMC_CSX3 { 539 pinmux = <0x401f810c 0 0x0 0 0x401f8280>; 540 }; 541 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_acmp2_in3: IOMUXC_GPIO_AD_B1_05_ACMP2_IN3 { 542 pinmux = <0x401f8110 5 0x0 0 0x401f8284>; 543 }; 544 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc1_in5: IOMUXC_GPIO_AD_B1_05_ADC1_IN5 { 545 pinmux = <0x401f8110 5 0x0 0 0x401f8284>; 546 }; 547 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc2_in5: IOMUXC_GPIO_AD_B1_05_ADC2_IN5 { 548 pinmux = <0x401f8110 5 0x0 0 0x401f8284>; 549 }; 550 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexio1_flexio10: IOMUXC_GPIO_AD_B1_05_FLEXIO1_FLEXIO10 { 551 pinmux = <0x401f8110 4 0x0 0 0x401f8284>; 552 }; 553 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexspi_a_ss0_b: IOMUXC_GPIO_AD_B1_05_FLEXSPI_A_SS0_B { 554 pinmux = <0x401f8110 1 0x0 0 0x401f8284>; 555 }; 556 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio1_io21: IOMUXC_GPIO_AD_B1_05_GPIO1_IO21 { 557 pinmux = <0x401f8110 5 0x0 0 0x401f8284>; 558 }; 559 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_kpp_row6: IOMUXC_GPIO_AD_B1_05_KPP_ROW6 { 560 pinmux = <0x401f8110 7 0x0 0 0x401f8284>; 561 }; 562 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_lpspi1_pcs2: IOMUXC_GPIO_AD_B1_05_LPSPI1_PCS2 { 563 pinmux = <0x401f8110 6 0x0 0 0x401f8284>; 564 }; 565 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_lpspi4_sdi: IOMUXC_GPIO_AD_B1_05_LPSPI4_SDI { 566 pinmux = <0x401f8110 2 0x401f83c4 0 0x401f8284>; 567 }; 568 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_sai1_rx_data0: IOMUXC_GPIO_AD_B1_05_SAI1_RX_DATA0 { 569 pinmux = <0x401f8110 3 0x401f8438 1 0x401f8284>; 570 }; 571 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_usdhc1_wp: IOMUXC_GPIO_AD_B1_05_USDHC1_WP { 572 pinmux = <0x401f8110 0 0x401f8494 2 0x401f8284>; 573 }; 574 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp3_in3: IOMUXC_GPIO_AD_B1_06_ACMP3_IN3 { 575 pinmux = <0x401f8114 5 0x0 0 0x401f8288>; 576 }; 577 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc1_in6: IOMUXC_GPIO_AD_B1_06_ADC1_IN6 { 578 pinmux = <0x401f8114 5 0x0 0 0x401f8288>; 579 }; 580 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc2_in6: IOMUXC_GPIO_AD_B1_06_ADC2_IN6 { 581 pinmux = <0x401f8114 5 0x0 0 0x401f8288>; 582 }; 583 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexio1_flexio09: IOMUXC_GPIO_AD_B1_06_FLEXIO1_FLEXIO09 { 584 pinmux = <0x401f8114 4 0x0 0 0x401f8288>; 585 }; 586 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexpwm1_pwma0: IOMUXC_GPIO_AD_B1_06_FLEXPWM1_PWMA0 { 587 pinmux = <0x401f8114 1 0x401f8328 0 0x401f8288>; 588 }; 589 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio1_io22: IOMUXC_GPIO_AD_B1_06_GPIO1_IO22 { 590 pinmux = <0x401f8114 5 0x0 0 0x401f8288>; 591 }; 592 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_kpp_col7: IOMUXC_GPIO_AD_B1_06_KPP_COL7 { 593 pinmux = <0x401f8114 7 0x0 0 0x401f8288>; 594 }; 595 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpspi1_pcs3: IOMUXC_GPIO_AD_B1_06_LPSPI1_PCS3 { 596 pinmux = <0x401f8114 6 0x0 0 0x401f8288>; 597 }; 598 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpuart2_cts_b: IOMUXC_GPIO_AD_B1_06_LPUART2_CTS_B { 599 pinmux = <0x401f8114 2 0x401f83cc 0 0x401f8288>; 600 }; 601 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_sai1_rx_bclk: IOMUXC_GPIO_AD_B1_06_SAI1_RX_BCLK { 602 pinmux = <0x401f8114 3 0x401f8434 0 0x401f8288>; 603 }; 604 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_usdhc1_reset_b: IOMUXC_GPIO_AD_B1_06_USDHC1_RESET_B { 605 pinmux = <0x401f8114 0 0x0 0 0x401f8288>; 606 }; 607 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_acmp4_in3: IOMUXC_GPIO_AD_B1_07_ACMP4_IN3 { 608 pinmux = <0x401f8118 5 0x0 0 0x401f828c>; 609 }; 610 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc1_in7: IOMUXC_GPIO_AD_B1_07_ADC1_IN7 { 611 pinmux = <0x401f8118 5 0x0 0 0x401f828c>; 612 }; 613 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc2_in7: IOMUXC_GPIO_AD_B1_07_ADC2_IN7 { 614 pinmux = <0x401f8118 5 0x0 0 0x401f828c>; 615 }; 616 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexio1_flexio08: IOMUXC_GPIO_AD_B1_07_FLEXIO1_FLEXIO08 { 617 pinmux = <0x401f8118 4 0x0 0 0x401f828c>; 618 }; 619 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexpwm1_pwmb0: IOMUXC_GPIO_AD_B1_07_FLEXPWM1_PWMB0 { 620 pinmux = <0x401f8118 1 0x401f8338 0 0x401f828c>; 621 }; 622 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio1_io23: IOMUXC_GPIO_AD_B1_07_GPIO1_IO23 { 623 pinmux = <0x401f8118 5 0x0 0 0x401f828c>; 624 }; 625 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_kpp_row7: IOMUXC_GPIO_AD_B1_07_KPP_ROW7 { 626 pinmux = <0x401f8118 7 0x0 0 0x401f828c>; 627 }; 628 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpspi3_pcs3: IOMUXC_GPIO_AD_B1_07_LPSPI3_PCS3 { 629 pinmux = <0x401f8118 6 0x0 0 0x401f828c>; 630 }; 631 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpuart2_rts_b: IOMUXC_GPIO_AD_B1_07_LPUART2_RTS_B { 632 pinmux = <0x401f8118 2 0x0 0 0x401f828c>; 633 }; 634 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_sai1_tx_data1: IOMUXC_GPIO_AD_B1_07_SAI1_TX_DATA1 { 635 pinmux = <0x401f8118 3 0x401f8444 0 0x401f828c>; 636 }; 637 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_usdhc1_vselect: IOMUXC_GPIO_AD_B1_07_USDHC1_VSELECT { 638 pinmux = <0x401f8118 0 0x0 0 0x401f828c>; 639 }; 640 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_acmp1_in5: IOMUXC_GPIO_AD_B1_08_ACMP1_IN5 { 641 pinmux = <0x401f811c 5 0x0 0 0x401f8290>; 642 }; 643 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc1_in8: IOMUXC_GPIO_AD_B1_08_ADC1_IN8 { 644 pinmux = <0x401f811c 5 0x0 0 0x401f8290>; 645 }; 646 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc2_in8: IOMUXC_GPIO_AD_B1_08_ADC2_IN8 { 647 pinmux = <0x401f811c 5 0x0 0 0x401f8290>; 648 }; 649 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexio1_flexio07: IOMUXC_GPIO_AD_B1_08_FLEXIO1_FLEXIO07 { 650 pinmux = <0x401f811c 4 0x0 0 0x401f8290>; 651 }; 652 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexpwm1_pwma1: IOMUXC_GPIO_AD_B1_08_FLEXPWM1_PWMA1 { 653 pinmux = <0x401f811c 1 0x401f832c 0 0x401f8290>; 654 }; 655 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio1_io24: IOMUXC_GPIO_AD_B1_08_GPIO1_IO24 { 656 pinmux = <0x401f811c 5 0x0 0 0x401f8290>; 657 }; 658 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_lpi2c2_scl: IOMUXC_GPIO_AD_B1_08_LPI2C2_SCL { 659 pinmux = <0x401f811c 0 0x401f8384 0 0x401f8290>; 660 }; 661 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_lpspi3_pcs2: IOMUXC_GPIO_AD_B1_08_LPSPI3_PCS2 { 662 pinmux = <0x401f811c 6 0x0 0 0x401f8290>; 663 }; 664 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_lpuart2_tx: IOMUXC_GPIO_AD_B1_08_LPUART2_TX { 665 pinmux = <0x401f811c 2 0x401f83d4 0 0x401f8290>; 666 }; 667 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_sai1_tx_data2: IOMUXC_GPIO_AD_B1_08_SAI1_TX_DATA2 { 668 pinmux = <0x401f811c 3 0x401f8440 0 0x401f8290>; 669 }; 670 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_xbar1_xbar_in12: IOMUXC_GPIO_AD_B1_08_XBAR1_XBAR_IN12 { 671 pinmux = <0x401f811c 7 0x401f84b4 1 0x401f8290>; 672 gpr = <0x400ac018 0x18 0x0>; 673 }; 674 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_xbar1_xbar_inout12: IOMUXC_GPIO_AD_B1_08_XBAR1_XBAR_INOUT12 { 675 pinmux = <0x401f811c 7 0x401f84b4 1 0x401f8290>; 676 gpr = <0x400ac018 0x18 0x0>; 677 }; 678 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_acmp2_in5: IOMUXC_GPIO_AD_B1_09_ACMP2_IN5 { 679 pinmux = <0x401f8120 5 0x0 0 0x401f8294>; 680 }; 681 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc1_in9: IOMUXC_GPIO_AD_B1_09_ADC1_IN9 { 682 pinmux = <0x401f8120 5 0x0 0 0x401f8294>; 683 }; 684 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc2_in9: IOMUXC_GPIO_AD_B1_09_ADC2_IN9 { 685 pinmux = <0x401f8120 5 0x0 0 0x401f8294>; 686 }; 687 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexio1_flexio06: IOMUXC_GPIO_AD_B1_09_FLEXIO1_FLEXIO06 { 688 pinmux = <0x401f8120 4 0x0 0 0x401f8294>; 689 }; 690 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexpwm1_pwmb1: IOMUXC_GPIO_AD_B1_09_FLEXPWM1_PWMB1 { 691 pinmux = <0x401f8120 1 0x401f833c 0 0x401f8294>; 692 }; 693 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio1_io25: IOMUXC_GPIO_AD_B1_09_GPIO1_IO25 { 694 pinmux = <0x401f8120 5 0x0 0 0x401f8294>; 695 }; 696 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_lpi2c2_sda: IOMUXC_GPIO_AD_B1_09_LPI2C2_SDA { 697 pinmux = <0x401f8120 0 0x401f8388 0 0x401f8294>; 698 }; 699 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_lpspi3_pcs1: IOMUXC_GPIO_AD_B1_09_LPSPI3_PCS1 { 700 pinmux = <0x401f8120 6 0x0 0 0x401f8294>; 701 }; 702 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_lpuart2_rx: IOMUXC_GPIO_AD_B1_09_LPUART2_RX { 703 pinmux = <0x401f8120 2 0x401f83d0 0 0x401f8294>; 704 }; 705 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_sai1_tx_data3: IOMUXC_GPIO_AD_B1_09_SAI1_TX_DATA3 { 706 pinmux = <0x401f8120 3 0x401f843c 0 0x401f8294>; 707 }; 708 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_xbar1_xbar_in13: IOMUXC_GPIO_AD_B1_09_XBAR1_XBAR_IN13 { 709 pinmux = <0x401f8120 7 0x401f84b8 1 0x401f8294>; 710 gpr = <0x400ac018 0x19 0x0>; 711 }; 712 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_xbar1_xbar_inout13: IOMUXC_GPIO_AD_B1_09_XBAR1_XBAR_INOUT13 { 713 pinmux = <0x401f8120 7 0x401f84b8 1 0x401f8294>; 714 gpr = <0x400ac018 0x19 0x0>; 715 }; 716 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp3_in5: IOMUXC_GPIO_AD_B1_10_ACMP3_IN5 { 717 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 718 }; 719 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in10: IOMUXC_GPIO_AD_B1_10_ADC1_IN10 { 720 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 721 }; 722 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in10: IOMUXC_GPIO_AD_B1_10_ADC2_IN10 { 723 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 724 }; 725 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexio1_flexio05: IOMUXC_GPIO_AD_B1_10_FLEXIO1_FLEXIO05 { 726 pinmux = <0x401f8124 4 0x0 0 0x401f8298>; 727 }; 728 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexpwm1_pwma2: IOMUXC_GPIO_AD_B1_10_FLEXPWM1_PWMA2 { 729 pinmux = <0x401f8124 1 0x401f8330 0 0x401f8298>; 730 }; 731 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 { 732 pinmux = <0x401f8124 5 0x0 0 0x401f8298>; 733 }; 734 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpt2_capture1: IOMUXC_GPIO_AD_B1_10_GPT2_CAPTURE1 { 735 pinmux = <0x401f8124 6 0x0 0 0x401f8298>; 736 }; 737 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart4_tx: IOMUXC_GPIO_AD_B1_10_LPUART4_TX { 738 pinmux = <0x401f8124 2 0x401f83e8 1 0x401f8298>; 739 }; 740 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_10_USB_OTG1_PWR { 741 pinmux = <0x401f8124 0 0x0 0 0x401f8298>; 742 }; 743 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_10_USDHC1_CD_B { 744 pinmux = <0x401f8124 3 0x401f8490 2 0x401f8298>; 745 }; 746 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp4_in5: IOMUXC_GPIO_AD_B1_11_ACMP4_IN5 { 747 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 748 }; 749 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in11: IOMUXC_GPIO_AD_B1_11_ADC1_IN11 { 750 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 751 }; 752 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in11: IOMUXC_GPIO_AD_B1_11_ADC2_IN11 { 753 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 754 }; 755 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexio1_flexio04: IOMUXC_GPIO_AD_B1_11_FLEXIO1_FLEXIO04 { 756 pinmux = <0x401f8128 4 0x0 0 0x401f829c>; 757 }; 758 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexpwm1_pwmb2: IOMUXC_GPIO_AD_B1_11_FLEXPWM1_PWMB2 { 759 pinmux = <0x401f8128 1 0x401f8340 0 0x401f829c>; 760 }; 761 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 { 762 pinmux = <0x401f8128 5 0x0 0 0x401f829c>; 763 }; 764 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpt2_compare1: IOMUXC_GPIO_AD_B1_11_GPT2_COMPARE1 { 765 pinmux = <0x401f8128 6 0x0 0 0x401f829c>; 766 }; 767 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart4_rx: IOMUXC_GPIO_AD_B1_11_LPUART4_RX { 768 pinmux = <0x401f8128 2 0x401f83e4 1 0x401f829c>; 769 }; 770 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usb_otg1_id: IOMUXC_GPIO_AD_B1_11_USB_OTG1_ID { 771 pinmux = <0x401f8128 0 0x401f82fc 1 0x401f829c>; 772 }; 773 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc1_wp: IOMUXC_GPIO_AD_B1_11_USDHC1_WP { 774 pinmux = <0x401f8128 3 0x401f8494 3 0x401f829c>; 775 }; 776 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_in6: IOMUXC_GPIO_AD_B1_12_ACMP1_IN6 { 777 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 778 }; 779 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT { 780 pinmux = <0x401f812c 1 0x0 0 0x401f82a0>; 781 }; 782 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc1_in12: IOMUXC_GPIO_AD_B1_12_ADC1_IN12 { 783 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 784 }; 785 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in12: IOMUXC_GPIO_AD_B1_12_ADC2_IN12 { 786 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 787 }; 788 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexio1_flexio03: IOMUXC_GPIO_AD_B1_12_FLEXIO1_FLEXIO03 { 789 pinmux = <0x401f812c 4 0x0 0 0x401f82a0>; 790 }; 791 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexpwm1_pwma3: IOMUXC_GPIO_AD_B1_12_FLEXPWM1_PWMA3 { 792 pinmux = <0x401f812c 6 0x401f8334 0 0x401f82a0>; 793 }; 794 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 { 795 pinmux = <0x401f812c 5 0x0 0 0x401f82a0>; 796 }; 797 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_sck: IOMUXC_GPIO_AD_B1_12_LPSPI3_SCK { 798 pinmux = <0x401f812c 2 0x0 0 0x401f82a0>; 799 }; 800 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usb_otg1_oc: IOMUXC_GPIO_AD_B1_12_USB_OTG1_OC { 801 pinmux = <0x401f812c 0 0x401f848c 1 0x401f82a0>; 802 }; 803 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_12_USDHC2_CD_B { 804 pinmux = <0x401f812c 3 0x401f8498 2 0x401f82a0>; 805 }; 806 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_in6: IOMUXC_GPIO_AD_B1_13_ACMP2_IN6 { 807 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 808 }; 809 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT { 810 pinmux = <0x401f8130 1 0x0 0 0x401f82a4>; 811 }; 812 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc1_in13: IOMUXC_GPIO_AD_B1_13_ADC1_IN13 { 813 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 814 }; 815 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in13: IOMUXC_GPIO_AD_B1_13_ADC2_IN13 { 816 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 817 }; 818 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexio1_flexio02: IOMUXC_GPIO_AD_B1_13_FLEXIO1_FLEXIO02 { 819 pinmux = <0x401f8130 4 0x0 0 0x401f82a4>; 820 }; 821 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B1_13_FLEXPWM1_PWMB3 { 822 pinmux = <0x401f8130 6 0x401f8344 0 0x401f82a4>; 823 }; 824 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 { 825 pinmux = <0x401f8130 5 0x0 0 0x401f82a4>; 826 }; 827 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpi2c1_hreq: IOMUXC_GPIO_AD_B1_13_LPI2C1_HREQ { 828 pinmux = <0x401f8130 0 0x0 0 0x401f82a4>; 829 }; 830 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_13_LPSPI3_PCS0 { 831 pinmux = <0x401f8130 2 0x0 0 0x401f82a4>; 832 }; 833 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_wp: IOMUXC_GPIO_AD_B1_13_USDHC2_WP { 834 pinmux = <0x401f8130 3 0x401f849c 0 0x401f82a4>; 835 }; 836 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_in6: IOMUXC_GPIO_AD_B1_14_ACMP3_IN6 { 837 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 838 }; 839 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT { 840 pinmux = <0x401f8134 1 0x0 0 0x401f82a8>; 841 }; 842 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc1_in14: IOMUXC_GPIO_AD_B1_14_ADC1_IN14 { 843 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 844 }; 845 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in14: IOMUXC_GPIO_AD_B1_14_ADC2_IN14 { 846 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 847 }; 848 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B1_14_ENET_1588_EVENT0_OUT { 849 pinmux = <0x401f8134 3 0x0 0 0x401f82a8>; 850 }; 851 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexio1_flexio01: IOMUXC_GPIO_AD_B1_14_FLEXIO1_FLEXIO01 { 852 pinmux = <0x401f8134 4 0x0 0 0x401f82a8>; 853 }; 854 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 { 855 pinmux = <0x401f8134 5 0x0 0 0x401f82a8>; 856 }; 857 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpi2c1_scl: IOMUXC_GPIO_AD_B1_14_LPI2C1_SCL { 858 pinmux = <0x401f8134 0 0x401f837c 1 0x401f82a8>; 859 }; 860 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO { 861 pinmux = <0x401f8134 2 0x0 0 0x401f82a8>; 862 }; 863 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_in6: IOMUXC_GPIO_AD_B1_15_ACMP4_IN6 { 864 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 865 }; 866 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT { 867 pinmux = <0x401f8138 1 0x0 0 0x401f82ac>; 868 }; 869 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc1_in15: IOMUXC_GPIO_AD_B1_15_ADC1_IN15 { 870 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 871 }; 872 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in15: IOMUXC_GPIO_AD_B1_15_ADC2_IN15 { 873 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 874 }; 875 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B1_15_ENET_1588_EVENT0_IN { 876 pinmux = <0x401f8138 3 0x0 0 0x401f82ac>; 877 }; 878 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexio1_flexio00: IOMUXC_GPIO_AD_B1_15_FLEXIO1_FLEXIO00 { 879 pinmux = <0x401f8138 4 0x0 0 0x401f82ac>; 880 }; 881 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 { 882 pinmux = <0x401f8138 5 0x0 0 0x401f82ac>; 883 }; 884 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpi2c1_sda: IOMUXC_GPIO_AD_B1_15_LPI2C1_SDA { 885 pinmux = <0x401f8138 0 0x401f8380 1 0x401f82ac>; 886 }; 887 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sdi: IOMUXC_GPIO_AD_B1_15_LPSPI3_SDI { 888 pinmux = <0x401f8138 2 0x0 0 0x401f82ac>; 889 }; 890 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexcan1_tx: IOMUXC_GPIO_EMC_00_FLEXCAN1_TX { 891 pinmux = <0x401f8014 6 0x0 0 0x401f8188>; 892 }; 893 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio2_io00: IOMUXC_GPIO_EMC_00_GPIO2_IO00 { 894 pinmux = <0x401f8014 5 0x0 0 0x401f8188>; 895 }; 896 /omit-if-no-ref/ iomuxc_gpio_emc_00_lpspi2_sck: IOMUXC_GPIO_EMC_00_LPSPI2_SCK { 897 pinmux = <0x401f8014 4 0x401f83b0 0 0x401f8188>; 898 }; 899 /omit-if-no-ref/ iomuxc_gpio_emc_00_lpuart4_cts_b: IOMUXC_GPIO_EMC_00_LPUART4_CTS_B { 900 pinmux = <0x401f8014 2 0x401f83e0 0 0x401f8188>; 901 }; 902 /omit-if-no-ref/ iomuxc_gpio_emc_00_pit_trigger2: IOMUXC_GPIO_EMC_00_PIT_TRIGGER2 { 903 pinmux = <0x401f8014 7 0x0 0 0x401f8188>; 904 }; 905 /omit-if-no-ref/ iomuxc_gpio_emc_00_qtimer2_timer0: IOMUXC_GPIO_EMC_00_QTIMER2_TIMER0 { 906 pinmux = <0x401f8014 1 0x401f8420 0 0x401f8188>; 907 gpr = <0x400ac018 0x4 0x0>; 908 }; 909 /omit-if-no-ref/ iomuxc_gpio_emc_00_semc_data00: IOMUXC_GPIO_EMC_00_SEMC_DATA00 { 910 pinmux = <0x401f8014 0 0x0 0 0x401f8188>; 911 }; 912 /omit-if-no-ref/ iomuxc_gpio_emc_00_spdif_sr_clk: IOMUXC_GPIO_EMC_00_SPDIF_SR_CLK { 913 pinmux = <0x401f8014 3 0x0 0 0x401f8188>; 914 }; 915 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexcan1_rx: IOMUXC_GPIO_EMC_01_FLEXCAN1_RX { 916 pinmux = <0x401f8018 6 0x401f8320 0 0x401f818c>; 917 }; 918 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio2_io01: IOMUXC_GPIO_EMC_01_GPIO2_IO01 { 919 pinmux = <0x401f8018 5 0x0 0 0x401f818c>; 920 }; 921 /omit-if-no-ref/ iomuxc_gpio_emc_01_lpspi2_pcs0: IOMUXC_GPIO_EMC_01_LPSPI2_PCS0 { 922 pinmux = <0x401f8018 4 0x401f83ac 0 0x401f818c>; 923 }; 924 /omit-if-no-ref/ iomuxc_gpio_emc_01_lpuart4_rts_b: IOMUXC_GPIO_EMC_01_LPUART4_RTS_B { 925 pinmux = <0x401f8018 2 0x0 0 0x401f818c>; 926 }; 927 /omit-if-no-ref/ iomuxc_gpio_emc_01_pit_trigger3: IOMUXC_GPIO_EMC_01_PIT_TRIGGER3 { 928 pinmux = <0x401f8018 7 0x0 0 0x401f818c>; 929 }; 930 /omit-if-no-ref/ iomuxc_gpio_emc_01_qtimer2_timer1: IOMUXC_GPIO_EMC_01_QTIMER2_TIMER1 { 931 pinmux = <0x401f8018 1 0x401f8424 0 0x401f818c>; 932 gpr = <0x400ac018 0x5 0x0>; 933 }; 934 /omit-if-no-ref/ iomuxc_gpio_emc_01_semc_data01: IOMUXC_GPIO_EMC_01_SEMC_DATA01 { 935 pinmux = <0x401f8018 0 0x0 0 0x401f818c>; 936 }; 937 /omit-if-no-ref/ iomuxc_gpio_emc_01_spdif_out: IOMUXC_GPIO_EMC_01_SPDIF_OUT { 938 pinmux = <0x401f8018 3 0x0 0 0x401f818c>; 939 }; 940 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio2_io02: IOMUXC_GPIO_EMC_02_GPIO2_IO02 { 941 pinmux = <0x401f801c 5 0x0 0 0x401f8190>; 942 }; 943 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpi2c1_scl: IOMUXC_GPIO_EMC_02_LPI2C1_SCL { 944 pinmux = <0x401f801c 6 0x401f837c 0 0x401f8190>; 945 }; 946 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpspi2_sdo: IOMUXC_GPIO_EMC_02_LPSPI2_SDO { 947 pinmux = <0x401f801c 4 0x401f83b8 0 0x401f8190>; 948 }; 949 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpuart4_tx: IOMUXC_GPIO_EMC_02_LPUART4_TX { 950 pinmux = <0x401f801c 2 0x401f83e8 0 0x401f8190>; 951 }; 952 /omit-if-no-ref/ iomuxc_gpio_emc_02_qtimer2_timer2: IOMUXC_GPIO_EMC_02_QTIMER2_TIMER2 { 953 pinmux = <0x401f801c 1 0x401f8428 0 0x401f8190>; 954 gpr = <0x400ac018 0x6 0x0>; 955 }; 956 /omit-if-no-ref/ iomuxc_gpio_emc_02_semc_data02: IOMUXC_GPIO_EMC_02_SEMC_DATA02 { 957 pinmux = <0x401f801c 0 0x0 0 0x401f8190>; 958 }; 959 /omit-if-no-ref/ iomuxc_gpio_emc_02_spdif_lock: IOMUXC_GPIO_EMC_02_SPDIF_LOCK { 960 pinmux = <0x401f801c 3 0x0 0 0x401f8190>; 961 }; 962 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio2_io03: IOMUXC_GPIO_EMC_03_GPIO2_IO03 { 963 pinmux = <0x401f8020 5 0x0 0 0x401f8194>; 964 }; 965 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpi2c1_sda: IOMUXC_GPIO_EMC_03_LPI2C1_SDA { 966 pinmux = <0x401f8020 6 0x401f8380 0 0x401f8194>; 967 }; 968 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpspi2_sdi: IOMUXC_GPIO_EMC_03_LPSPI2_SDI { 969 pinmux = <0x401f8020 4 0x401f83b4 0 0x401f8194>; 970 }; 971 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpuart4_rx: IOMUXC_GPIO_EMC_03_LPUART4_RX { 972 pinmux = <0x401f8020 2 0x401f83e4 0 0x401f8194>; 973 }; 974 /omit-if-no-ref/ iomuxc_gpio_emc_03_qtimer2_timer3: IOMUXC_GPIO_EMC_03_QTIMER2_TIMER3 { 975 pinmux = <0x401f8020 1 0x401f842c 0 0x401f8194>; 976 gpr = <0x400ac018 0x7 0x0>; 977 }; 978 /omit-if-no-ref/ iomuxc_gpio_emc_03_semc_data03: IOMUXC_GPIO_EMC_03_SEMC_DATA03 { 979 pinmux = <0x401f8020 0 0x0 0 0x401f8194>; 980 }; 981 /omit-if-no-ref/ iomuxc_gpio_emc_03_spdif_ext_clk: IOMUXC_GPIO_EMC_03_SPDIF_EXT_CLK { 982 pinmux = <0x401f8020 3 0x0 0 0x401f8194>; 983 }; 984 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio16: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO16 { 985 pinmux = <0x401f8024 4 0x0 0 0x401f8198>; 986 }; 987 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio2_io04: IOMUXC_GPIO_EMC_04_GPIO2_IO04 { 988 pinmux = <0x401f8024 5 0x0 0 0x401f8198>; 989 }; 990 /omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_bclk: IOMUXC_GPIO_EMC_04_SAI2_TX_BCLK { 991 pinmux = <0x401f8024 3 0x401f8464 1 0x401f8198>; 992 }; 993 /omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 { 994 pinmux = <0x401f8024 0 0x0 0 0x401f8198>; 995 }; 996 /omit-if-no-ref/ iomuxc_gpio_emc_04_spdif_out: IOMUXC_GPIO_EMC_04_SPDIF_OUT { 997 pinmux = <0x401f8024 2 0x0 0 0x401f8198>; 998 }; 999 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in04: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN04 { 1000 pinmux = <0x401f8024 1 0x0 0 0x401f8198>; 1001 gpr = <0x400ac018 0x10 0x0>; 1002 }; 1003 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT04 { 1004 pinmux = <0x401f8024 1 0x0 0 0x401f8198>; 1005 gpr = <0x400ac018 0x10 0x0>; 1006 }; 1007 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio17: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO17 { 1008 pinmux = <0x401f8028 4 0x0 0 0x401f819c>; 1009 }; 1010 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio2_io05: IOMUXC_GPIO_EMC_05_GPIO2_IO05 { 1011 pinmux = <0x401f8028 5 0x0 0 0x401f819c>; 1012 }; 1013 /omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC { 1014 pinmux = <0x401f8028 3 0x401f8468 1 0x401f819c>; 1015 }; 1016 /omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 { 1017 pinmux = <0x401f8028 0 0x0 0 0x401f819c>; 1018 }; 1019 /omit-if-no-ref/ iomuxc_gpio_emc_05_spdif_in: IOMUXC_GPIO_EMC_05_SPDIF_IN { 1020 pinmux = <0x401f8028 2 0x401f8488 0 0x401f819c>; 1021 }; 1022 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in05: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN05 { 1023 pinmux = <0x401f8028 1 0x0 0 0x401f819c>; 1024 gpr = <0x400ac018 0x11 0x0>; 1025 }; 1026 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT05 { 1027 pinmux = <0x401f8028 1 0x0 0 0x401f819c>; 1028 gpr = <0x400ac018 0x11 0x0>; 1029 }; 1030 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio18: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO18 { 1031 pinmux = <0x401f802c 4 0x0 0 0x401f81a0>; 1032 }; 1033 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio2_io06: IOMUXC_GPIO_EMC_06_GPIO2_IO06 { 1034 pinmux = <0x401f802c 5 0x0 0 0x401f81a0>; 1035 }; 1036 /omit-if-no-ref/ iomuxc_gpio_emc_06_lpuart3_tx: IOMUXC_GPIO_EMC_06_LPUART3_TX { 1037 pinmux = <0x401f802c 2 0x401f83dc 0 0x401f81a0>; 1038 }; 1039 /omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_data: IOMUXC_GPIO_EMC_06_SAI2_TX_DATA { 1040 pinmux = <0x401f802c 3 0x0 0 0x401f81a0>; 1041 }; 1042 /omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 { 1043 pinmux = <0x401f802c 0 0x0 0 0x401f81a0>; 1044 }; 1045 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in06: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN06 { 1046 pinmux = <0x401f802c 1 0x0 0 0x401f81a0>; 1047 gpr = <0x400ac018 0x12 0x0>; 1048 }; 1049 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT06 { 1050 pinmux = <0x401f802c 1 0x0 0 0x401f81a0>; 1051 gpr = <0x400ac018 0x12 0x0>; 1052 }; 1053 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio19: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO19 { 1054 pinmux = <0x401f8030 4 0x0 0 0x401f81a4>; 1055 }; 1056 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio2_io07: IOMUXC_GPIO_EMC_07_GPIO2_IO07 { 1057 pinmux = <0x401f8030 5 0x0 0 0x401f81a4>; 1058 }; 1059 /omit-if-no-ref/ iomuxc_gpio_emc_07_lpuart3_rx: IOMUXC_GPIO_EMC_07_LPUART3_RX { 1060 pinmux = <0x401f8030 2 0x401f83d8 0 0x401f81a4>; 1061 }; 1062 /omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_rx_sync: IOMUXC_GPIO_EMC_07_SAI2_RX_SYNC { 1063 pinmux = <0x401f8030 3 0x401f8460 1 0x401f81a4>; 1064 }; 1065 /omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 { 1066 pinmux = <0x401f8030 0 0x0 0 0x401f81a4>; 1067 }; 1068 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in07: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN07 { 1069 pinmux = <0x401f8030 1 0x0 0 0x401f81a4>; 1070 gpr = <0x400ac018 0x13 0x0>; 1071 }; 1072 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT07 { 1073 pinmux = <0x401f8030 1 0x0 0 0x401f81a4>; 1074 gpr = <0x400ac018 0x13 0x0>; 1075 }; 1076 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexcan2_tx: IOMUXC_GPIO_EMC_08_FLEXCAN2_TX { 1077 pinmux = <0x401f8034 2 0x0 0 0x401f81a8>; 1078 }; 1079 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio20: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO20 { 1080 pinmux = <0x401f8034 4 0x0 0 0x401f81a8>; 1081 }; 1082 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio2_io08: IOMUXC_GPIO_EMC_08_GPIO2_IO08 { 1083 pinmux = <0x401f8034 5 0x0 0 0x401f81a8>; 1084 }; 1085 /omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA { 1086 pinmux = <0x401f8034 3 0x401f845c 1 0x401f81a8>; 1087 }; 1088 /omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 { 1089 pinmux = <0x401f8034 0 0x0 0 0x401f81a8>; 1090 }; 1091 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in08: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN08 { 1092 pinmux = <0x401f8034 1 0x0 0 0x401f81a8>; 1093 gpr = <0x400ac018 0x14 0x0>; 1094 }; 1095 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT08 { 1096 pinmux = <0x401f8034 1 0x0 0 0x401f81a8>; 1097 gpr = <0x400ac018 0x14 0x0>; 1098 }; 1099 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_rx: IOMUXC_GPIO_EMC_09_FLEXCAN2_RX { 1100 pinmux = <0x401f8038 2 0x401f8324 1 0x401f81ac>; 1101 }; 1102 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio21: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO21 { 1103 pinmux = <0x401f8038 4 0x0 0 0x401f81ac>; 1104 }; 1105 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio2_io09: IOMUXC_GPIO_EMC_09_GPIO2_IO09 { 1106 pinmux = <0x401f8038 5 0x0 0 0x401f81ac>; 1107 }; 1108 /omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_bclk: IOMUXC_GPIO_EMC_09_SAI2_RX_BCLK { 1109 pinmux = <0x401f8038 3 0x401f8458 1 0x401f81ac>; 1110 }; 1111 /omit-if-no-ref/ iomuxc_gpio_emc_09_semc_we: IOMUXC_GPIO_EMC_09_SEMC_WE { 1112 pinmux = <0x401f8038 0 0x0 0 0x401f81ac>; 1113 }; 1114 /omit-if-no-ref/ iomuxc_gpio_emc_09_xbar1_xbar_in09: IOMUXC_GPIO_EMC_09_XBAR1_XBAR_IN09 { 1115 pinmux = <0x401f8038 1 0x0 0 0x401f81ac>; 1116 gpr = <0x400ac018 0x15 0x0>; 1117 }; 1118 /omit-if-no-ref/ iomuxc_gpio_emc_09_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_09_XBAR1_XBAR_INOUT09 { 1119 pinmux = <0x401f8038 1 0x0 0 0x401f81ac>; 1120 gpr = <0x400ac018 0x15 0x0>; 1121 }; 1122 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexpwm2_pwmx0: IOMUXC_GPIO_EMC_10_FLEXPWM2_PWMX0 { 1123 pinmux = <0x401f803c 6 0x0 0 0x401f81b0>; 1124 }; 1125 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio2_io10: IOMUXC_GPIO_EMC_10_GPIO2_IO10 { 1126 pinmux = <0x401f803c 5 0x0 0 0x401f81b0>; 1127 }; 1128 /omit-if-no-ref/ iomuxc_gpio_emc_10_lpi2c4_sda: IOMUXC_GPIO_EMC_10_LPI2C4_SDA { 1129 pinmux = <0x401f803c 2 0x401f8398 0 0x401f81b0>; 1130 }; 1131 /omit-if-no-ref/ iomuxc_gpio_emc_10_lpspi2_sck: IOMUXC_GPIO_EMC_10_LPSPI2_SCK { 1132 pinmux = <0x401f803c 4 0x401f83b0 1 0x401f81b0>; 1133 }; 1134 /omit-if-no-ref/ iomuxc_gpio_emc_10_sai1_tx_sync: IOMUXC_GPIO_EMC_10_SAI1_TX_SYNC { 1135 pinmux = <0x401f803c 3 0x401f8450 0 0x401f81b0>; 1136 }; 1137 /omit-if-no-ref/ iomuxc_gpio_emc_10_semc_cas: IOMUXC_GPIO_EMC_10_SEMC_CAS { 1138 pinmux = <0x401f803c 0 0x0 0 0x401f81b0>; 1139 }; 1140 /omit-if-no-ref/ iomuxc_gpio_emc_10_xbar1_xbar_in10: IOMUXC_GPIO_EMC_10_XBAR1_XBAR_IN10 { 1141 pinmux = <0x401f803c 1 0x401f84b0 0 0x401f81b0>; 1142 gpr = <0x400ac018 0x16 0x0>; 1143 }; 1144 /omit-if-no-ref/ iomuxc_gpio_emc_10_xbar1_xbar_inout10: IOMUXC_GPIO_EMC_10_XBAR1_XBAR_INOUT10 { 1145 pinmux = <0x401f803c 1 0x401f84b0 0 0x401f81b0>; 1146 gpr = <0x400ac018 0x16 0x0>; 1147 }; 1148 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexpwm2_pwmx1: IOMUXC_GPIO_EMC_11_FLEXPWM2_PWMX1 { 1149 pinmux = <0x401f8040 6 0x0 0 0x401f81b4>; 1150 }; 1151 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio2_io11: IOMUXC_GPIO_EMC_11_GPIO2_IO11 { 1152 pinmux = <0x401f8040 5 0x0 0 0x401f81b4>; 1153 }; 1154 /omit-if-no-ref/ iomuxc_gpio_emc_11_lpi2c4_scl: IOMUXC_GPIO_EMC_11_LPI2C4_SCL { 1155 pinmux = <0x401f8040 2 0x401f8394 0 0x401f81b4>; 1156 }; 1157 /omit-if-no-ref/ iomuxc_gpio_emc_11_lpspi2_pcs0: IOMUXC_GPIO_EMC_11_LPSPI2_PCS0 { 1158 pinmux = <0x401f8040 4 0x401f83ac 1 0x401f81b4>; 1159 }; 1160 /omit-if-no-ref/ iomuxc_gpio_emc_11_sai1_tx_bclk: IOMUXC_GPIO_EMC_11_SAI1_TX_BCLK { 1161 pinmux = <0x401f8040 3 0x401f844c 0 0x401f81b4>; 1162 }; 1163 /omit-if-no-ref/ iomuxc_gpio_emc_11_semc_ras: IOMUXC_GPIO_EMC_11_SEMC_RAS { 1164 pinmux = <0x401f8040 0 0x0 0 0x401f81b4>; 1165 }; 1166 /omit-if-no-ref/ iomuxc_gpio_emc_11_xbar1_xbar_in11: IOMUXC_GPIO_EMC_11_XBAR1_XBAR_IN11 { 1167 pinmux = <0x401f8040 1 0x0 0 0x401f81b4>; 1168 gpr = <0x400ac018 0x17 0x0>; 1169 }; 1170 /omit-if-no-ref/ iomuxc_gpio_emc_11_xbar1_xbar_inout11: IOMUXC_GPIO_EMC_11_XBAR1_XBAR_INOUT11 { 1171 pinmux = <0x401f8040 1 0x0 0 0x401f81b4>; 1172 gpr = <0x400ac018 0x17 0x0>; 1173 }; 1174 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexpwm2_pwmx2: IOMUXC_GPIO_EMC_12_FLEXPWM2_PWMX2 { 1175 pinmux = <0x401f8044 6 0x0 0 0x401f81b8>; 1176 }; 1177 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio2_io12: IOMUXC_GPIO_EMC_12_GPIO2_IO12 { 1178 pinmux = <0x401f8044 5 0x0 0 0x401f81b8>; 1179 }; 1180 /omit-if-no-ref/ iomuxc_gpio_emc_12_lpspi2_sdo: IOMUXC_GPIO_EMC_12_LPSPI2_SDO { 1181 pinmux = <0x401f8044 4 0x401f83b8 1 0x401f81b8>; 1182 }; 1183 /omit-if-no-ref/ iomuxc_gpio_emc_12_lpuart6_tx: IOMUXC_GPIO_EMC_12_LPUART6_TX { 1184 pinmux = <0x401f8044 2 0x401f83f8 0 0x401f81b8>; 1185 }; 1186 /omit-if-no-ref/ iomuxc_gpio_emc_12_sai1_tx_data0: IOMUXC_GPIO_EMC_12_SAI1_TX_DATA0 { 1187 pinmux = <0x401f8044 3 0x0 0 0x401f81b8>; 1188 }; 1189 /omit-if-no-ref/ iomuxc_gpio_emc_12_semc_cs0: IOMUXC_GPIO_EMC_12_SEMC_CS0 { 1190 pinmux = <0x401f8044 0 0x0 0 0x401f81b8>; 1191 }; 1192 /omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_in12: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_IN12 { 1193 pinmux = <0x401f8044 1 0x401f84b4 0 0x401f81b8>; 1194 gpr = <0x400ac018 0x18 0x0>; 1195 }; 1196 /omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_inout12: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_INOUT12 { 1197 pinmux = <0x401f8044 1 0x401f84b4 0 0x401f81b8>; 1198 gpr = <0x400ac018 0x18 0x0>; 1199 }; 1200 /omit-if-no-ref/ iomuxc_gpio_emc_13_ccm_pmic_rdy: IOMUXC_GPIO_EMC_13_CCM_PMIC_RDY { 1201 pinmux = <0x401f8048 7 0x401f8300 0 0x401f81bc>; 1202 }; 1203 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexpwm2_pwmx3: IOMUXC_GPIO_EMC_13_FLEXPWM2_PWMX3 { 1204 pinmux = <0x401f8048 6 0x0 0 0x401f81bc>; 1205 }; 1206 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio2_io13: IOMUXC_GPIO_EMC_13_GPIO2_IO13 { 1207 pinmux = <0x401f8048 5 0x0 0 0x401f81bc>; 1208 }; 1209 /omit-if-no-ref/ iomuxc_gpio_emc_13_lpspi2_sdi: IOMUXC_GPIO_EMC_13_LPSPI2_SDI { 1210 pinmux = <0x401f8048 4 0x401f83b4 1 0x401f81bc>; 1211 }; 1212 /omit-if-no-ref/ iomuxc_gpio_emc_13_lpuart6_rx: IOMUXC_GPIO_EMC_13_LPUART6_RX { 1213 pinmux = <0x401f8048 2 0x401f83f4 0 0x401f81bc>; 1214 }; 1215 /omit-if-no-ref/ iomuxc_gpio_emc_13_sai1_rx_data0: IOMUXC_GPIO_EMC_13_SAI1_RX_DATA0 { 1216 pinmux = <0x401f8048 3 0x401f8438 0 0x401f81bc>; 1217 }; 1218 /omit-if-no-ref/ iomuxc_gpio_emc_13_semc_ba0: IOMUXC_GPIO_EMC_13_SEMC_BA0 { 1219 pinmux = <0x401f8048 0 0x0 0 0x401f81bc>; 1220 }; 1221 /omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_in13: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_IN13 { 1222 pinmux = <0x401f8048 1 0x401f84b8 0 0x401f81bc>; 1223 gpr = <0x400ac018 0x19 0x0>; 1224 }; 1225 /omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_inout13: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_INOUT13 { 1226 pinmux = <0x401f8048 1 0x401f84b8 0 0x401f81bc>; 1227 gpr = <0x400ac018 0x19 0x0>; 1228 }; 1229 /omit-if-no-ref/ iomuxc_gpio_emc_14_flexcan1_tx: IOMUXC_GPIO_EMC_14_FLEXCAN1_TX { 1230 pinmux = <0x401f804c 6 0x0 0 0x401f81c0>; 1231 }; 1232 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio2_io14: IOMUXC_GPIO_EMC_14_GPIO2_IO14 { 1233 pinmux = <0x401f804c 5 0x0 0 0x401f81c0>; 1234 }; 1235 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpspi2_pcs1: IOMUXC_GPIO_EMC_14_LPSPI2_PCS1 { 1236 pinmux = <0x401f804c 4 0x0 0 0x401f81c0>; 1237 }; 1238 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpuart6_cts_b: IOMUXC_GPIO_EMC_14_LPUART6_CTS_B { 1239 pinmux = <0x401f804c 2 0x0 0 0x401f81c0>; 1240 }; 1241 /omit-if-no-ref/ iomuxc_gpio_emc_14_sai1_rx_bclk: IOMUXC_GPIO_EMC_14_SAI1_RX_BCLK { 1242 pinmux = <0x401f804c 3 0x401f8434 1 0x401f81c0>; 1243 }; 1244 /omit-if-no-ref/ iomuxc_gpio_emc_14_semc_ba1: IOMUXC_GPIO_EMC_14_SEMC_BA1 { 1245 pinmux = <0x401f804c 0 0x0 0 0x401f81c0>; 1246 }; 1247 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_in14: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_IN14 { 1248 pinmux = <0x401f804c 1 0x401f84a0 1 0x401f81c0>; 1249 gpr = <0x400ac018 0x1a 0x0>; 1250 }; 1251 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_inout14: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_INOUT14 { 1252 pinmux = <0x401f804c 1 0x401f84a0 1 0x401f81c0>; 1253 gpr = <0x400ac018 0x1a 0x0>; 1254 }; 1255 /omit-if-no-ref/ iomuxc_gpio_emc_15_flexcan1_rx: IOMUXC_GPIO_EMC_15_FLEXCAN1_RX { 1256 pinmux = <0x401f8050 6 0x401f8320 3 0x401f81c4>; 1257 }; 1258 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio2_io15: IOMUXC_GPIO_EMC_15_GPIO2_IO15 { 1259 pinmux = <0x401f8050 5 0x0 0 0x401f81c4>; 1260 }; 1261 /omit-if-no-ref/ iomuxc_gpio_emc_15_lpuart6_rts_b: IOMUXC_GPIO_EMC_15_LPUART6_RTS_B { 1262 pinmux = <0x401f8050 2 0x0 0 0x401f81c4>; 1263 }; 1264 /omit-if-no-ref/ iomuxc_gpio_emc_15_sai1_rx_sync: IOMUXC_GPIO_EMC_15_SAI1_RX_SYNC { 1265 pinmux = <0x401f8050 3 0x401f8448 1 0x401f81c4>; 1266 }; 1267 /omit-if-no-ref/ iomuxc_gpio_emc_15_semc_addr10: IOMUXC_GPIO_EMC_15_SEMC_ADDR10 { 1268 pinmux = <0x401f8050 0 0x0 0 0x401f81c4>; 1269 }; 1270 /omit-if-no-ref/ iomuxc_gpio_emc_15_wdog1_b: IOMUXC_GPIO_EMC_15_WDOG1_B { 1271 pinmux = <0x401f8050 4 0x0 0 0x401f81c4>; 1272 }; 1273 /omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_in15: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_IN15 { 1274 pinmux = <0x401f8050 1 0x401f84a4 1 0x401f81c4>; 1275 gpr = <0x400ac018 0x1b 0x0>; 1276 }; 1277 /omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_inout15: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_INOUT15 { 1278 pinmux = <0x401f8050 1 0x401f84a4 1 0x401f81c4>; 1279 gpr = <0x400ac018 0x1b 0x0>; 1280 }; 1281 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio2_io16: IOMUXC_GPIO_EMC_16_GPIO2_IO16 { 1282 pinmux = <0x401f8054 5 0x0 0 0x401f81c8>; 1283 }; 1284 /omit-if-no-ref/ iomuxc_gpio_emc_16_mqs_right: IOMUXC_GPIO_EMC_16_MQS_RIGHT { 1285 pinmux = <0x401f8054 2 0x0 0 0x401f81c8>; 1286 }; 1287 /omit-if-no-ref/ iomuxc_gpio_emc_16_sai2_mclk: IOMUXC_GPIO_EMC_16_SAI2_MCLK { 1288 pinmux = <0x401f8054 3 0x401f8454 1 0x401f81c8>; 1289 }; 1290 /omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr00: IOMUXC_GPIO_EMC_16_SEMC_ADDR00 { 1291 pinmux = <0x401f8054 0 0x0 0 0x401f81c8>; 1292 }; 1293 /omit-if-no-ref/ iomuxc_gpio_emc_16_src_boot_mode0: IOMUXC_GPIO_EMC_16_SRC_BOOT_MODE0 { 1294 pinmux = <0x401f8054 6 0x0 0 0x401f81c8>; 1295 }; 1296 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio2_io17: IOMUXC_GPIO_EMC_17_GPIO2_IO17 { 1297 pinmux = <0x401f8058 5 0x0 0 0x401f81cc>; 1298 }; 1299 /omit-if-no-ref/ iomuxc_gpio_emc_17_mqs_left: IOMUXC_GPIO_EMC_17_MQS_LEFT { 1300 pinmux = <0x401f8058 2 0x0 0 0x401f81cc>; 1301 }; 1302 /omit-if-no-ref/ iomuxc_gpio_emc_17_sai3_mclk: IOMUXC_GPIO_EMC_17_SAI3_MCLK { 1303 pinmux = <0x401f8058 3 0x401f846c 1 0x401f81cc>; 1304 }; 1305 /omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr01: IOMUXC_GPIO_EMC_17_SEMC_ADDR01 { 1306 pinmux = <0x401f8058 0 0x0 0 0x401f81cc>; 1307 }; 1308 /omit-if-no-ref/ iomuxc_gpio_emc_17_src_boot_mode1: IOMUXC_GPIO_EMC_17_SRC_BOOT_MODE1 { 1309 pinmux = <0x401f8058 6 0x0 0 0x401f81cc>; 1310 }; 1311 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexio1_flexio22: IOMUXC_GPIO_EMC_18_FLEXIO1_FLEXIO22 { 1312 pinmux = <0x401f805c 4 0x0 0 0x401f81d0>; 1313 }; 1314 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio2_io18: IOMUXC_GPIO_EMC_18_GPIO2_IO18 { 1315 pinmux = <0x401f805c 5 0x0 0 0x401f81d0>; 1316 }; 1317 /omit-if-no-ref/ iomuxc_gpio_emc_18_lpi2c2_sda: IOMUXC_GPIO_EMC_18_LPI2C2_SDA { 1318 pinmux = <0x401f805c 2 0x401f8388 1 0x401f81d0>; 1319 }; 1320 /omit-if-no-ref/ iomuxc_gpio_emc_18_sai1_rx_sync: IOMUXC_GPIO_EMC_18_SAI1_RX_SYNC { 1321 pinmux = <0x401f805c 3 0x401f8448 2 0x401f81d0>; 1322 }; 1323 /omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr02: IOMUXC_GPIO_EMC_18_SEMC_ADDR02 { 1324 pinmux = <0x401f805c 0 0x0 0 0x401f81d0>; 1325 }; 1326 /omit-if-no-ref/ iomuxc_gpio_emc_18_src_bt_cfg0: IOMUXC_GPIO_EMC_18_SRC_BT_CFG0 { 1327 pinmux = <0x401f805c 6 0x0 0 0x401f81d0>; 1328 }; 1329 /omit-if-no-ref/ iomuxc_gpio_emc_18_xbar1_xbar_in16: IOMUXC_GPIO_EMC_18_XBAR1_XBAR_IN16 { 1330 pinmux = <0x401f805c 1 0x401f84a8 1 0x401f81d0>; 1331 gpr = <0x400ac018 0x1c 0x0>; 1332 }; 1333 /omit-if-no-ref/ iomuxc_gpio_emc_18_xbar1_xbar_inout16: IOMUXC_GPIO_EMC_18_XBAR1_XBAR_INOUT16 { 1334 pinmux = <0x401f805c 1 0x401f84a8 1 0x401f81d0>; 1335 gpr = <0x400ac018 0x1c 0x0>; 1336 }; 1337 /omit-if-no-ref/ iomuxc_gpio_emc_19_flexio1_flexio23: IOMUXC_GPIO_EMC_19_FLEXIO1_FLEXIO23 { 1338 pinmux = <0x401f8060 4 0x0 0 0x401f81d4>; 1339 }; 1340 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio2_io19: IOMUXC_GPIO_EMC_19_GPIO2_IO19 { 1341 pinmux = <0x401f8060 5 0x0 0 0x401f81d4>; 1342 }; 1343 /omit-if-no-ref/ iomuxc_gpio_emc_19_lpi2c2_scl: IOMUXC_GPIO_EMC_19_LPI2C2_SCL { 1344 pinmux = <0x401f8060 2 0x401f8384 1 0x401f81d4>; 1345 }; 1346 /omit-if-no-ref/ iomuxc_gpio_emc_19_sai1_rx_bclk: IOMUXC_GPIO_EMC_19_SAI1_RX_BCLK { 1347 pinmux = <0x401f8060 3 0x401f8434 2 0x401f81d4>; 1348 }; 1349 /omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr03: IOMUXC_GPIO_EMC_19_SEMC_ADDR03 { 1350 pinmux = <0x401f8060 0 0x0 0 0x401f81d4>; 1351 }; 1352 /omit-if-no-ref/ iomuxc_gpio_emc_19_src_bt_cfg1: IOMUXC_GPIO_EMC_19_SRC_BT_CFG1 { 1353 pinmux = <0x401f8060 6 0x0 0 0x401f81d4>; 1354 }; 1355 /omit-if-no-ref/ iomuxc_gpio_emc_19_xbar1_xbar_in17: IOMUXC_GPIO_EMC_19_XBAR1_XBAR_IN17 { 1356 pinmux = <0x401f8060 1 0x401f84ac 1 0x401f81d4>; 1357 gpr = <0x400ac018 0x1d 0x0>; 1358 }; 1359 /omit-if-no-ref/ iomuxc_gpio_emc_19_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_19_XBAR1_XBAR_INOUT17 { 1360 pinmux = <0x401f8060 1 0x401f84ac 1 0x401f81d4>; 1361 gpr = <0x400ac018 0x1d 0x0>; 1362 }; 1363 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexio1_flexio24: IOMUXC_GPIO_EMC_20_FLEXIO1_FLEXIO24 { 1364 pinmux = <0x401f8064 4 0x0 0 0x401f81d8>; 1365 }; 1366 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm1_pwma3: IOMUXC_GPIO_EMC_20_FLEXPWM1_PWMA3 { 1367 pinmux = <0x401f8064 1 0x401f8334 1 0x401f81d8>; 1368 }; 1369 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio2_io20: IOMUXC_GPIO_EMC_20_GPIO2_IO20 { 1370 pinmux = <0x401f8064 5 0x0 0 0x401f81d8>; 1371 }; 1372 /omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart2_cts_b: IOMUXC_GPIO_EMC_20_LPUART2_CTS_B { 1373 pinmux = <0x401f8064 2 0x401f83cc 1 0x401f81d8>; 1374 }; 1375 /omit-if-no-ref/ iomuxc_gpio_emc_20_sai1_mclk: IOMUXC_GPIO_EMC_20_SAI1_MCLK { 1376 pinmux = <0x401f8064 3 0x401f8430 3 0x401f81d8>; 1377 }; 1378 /omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr04: IOMUXC_GPIO_EMC_20_SEMC_ADDR04 { 1379 pinmux = <0x401f8064 0 0x0 0 0x401f81d8>; 1380 }; 1381 /omit-if-no-ref/ iomuxc_gpio_emc_20_src_bt_cfg2: IOMUXC_GPIO_EMC_20_SRC_BT_CFG2 { 1382 pinmux = <0x401f8064 6 0x0 0 0x401f81d8>; 1383 }; 1384 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexio1_flexio25: IOMUXC_GPIO_EMC_21_FLEXIO1_FLEXIO25 { 1385 pinmux = <0x401f8068 4 0x0 0 0x401f81dc>; 1386 }; 1387 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_21_FLEXPWM1_PWMB3 { 1388 pinmux = <0x401f8068 1 0x401f8344 1 0x401f81dc>; 1389 }; 1390 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio2_io21: IOMUXC_GPIO_EMC_21_GPIO2_IO21 { 1391 pinmux = <0x401f8068 5 0x0 0 0x401f81dc>; 1392 }; 1393 /omit-if-no-ref/ iomuxc_gpio_emc_21_lpuart2_rts_b: IOMUXC_GPIO_EMC_21_LPUART2_RTS_B { 1394 pinmux = <0x401f8068 2 0x0 0 0x401f81dc>; 1395 }; 1396 /omit-if-no-ref/ iomuxc_gpio_emc_21_sai1_rx_data0: IOMUXC_GPIO_EMC_21_SAI1_RX_DATA0 { 1397 pinmux = <0x401f8068 3 0x401f8438 2 0x401f81dc>; 1398 }; 1399 /omit-if-no-ref/ iomuxc_gpio_emc_21_semc_addr05: IOMUXC_GPIO_EMC_21_SEMC_ADDR05 { 1400 pinmux = <0x401f8068 0 0x0 0 0x401f81dc>; 1401 }; 1402 /omit-if-no-ref/ iomuxc_gpio_emc_21_src_bt_cfg3: IOMUXC_GPIO_EMC_21_SRC_BT_CFG3 { 1403 pinmux = <0x401f8068 6 0x0 0 0x401f81dc>; 1404 }; 1405 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexio1_flexio26: IOMUXC_GPIO_EMC_22_FLEXIO1_FLEXIO26 { 1406 pinmux = <0x401f806c 4 0x0 0 0x401f81e0>; 1407 }; 1408 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm1_pwma2: IOMUXC_GPIO_EMC_22_FLEXPWM1_PWMA2 { 1409 pinmux = <0x401f806c 1 0x401f8330 1 0x401f81e0>; 1410 }; 1411 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio2_io22: IOMUXC_GPIO_EMC_22_GPIO2_IO22 { 1412 pinmux = <0x401f806c 5 0x0 0 0x401f81e0>; 1413 }; 1414 /omit-if-no-ref/ iomuxc_gpio_emc_22_lpuart2_tx: IOMUXC_GPIO_EMC_22_LPUART2_TX { 1415 pinmux = <0x401f806c 2 0x401f83d4 1 0x401f81e0>; 1416 }; 1417 /omit-if-no-ref/ iomuxc_gpio_emc_22_sai1_tx_data3: IOMUXC_GPIO_EMC_22_SAI1_TX_DATA3 { 1418 pinmux = <0x401f806c 3 0x401f843c 1 0x401f81e0>; 1419 }; 1420 /omit-if-no-ref/ iomuxc_gpio_emc_22_semc_addr06: IOMUXC_GPIO_EMC_22_SEMC_ADDR06 { 1421 pinmux = <0x401f806c 0 0x0 0 0x401f81e0>; 1422 }; 1423 /omit-if-no-ref/ iomuxc_gpio_emc_22_src_bt_cfg4: IOMUXC_GPIO_EMC_22_SRC_BT_CFG4 { 1424 pinmux = <0x401f806c 6 0x0 0 0x401f81e0>; 1425 }; 1426 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexio1_flexio27: IOMUXC_GPIO_EMC_23_FLEXIO1_FLEXIO27 { 1427 pinmux = <0x401f8070 4 0x0 0 0x401f81e4>; 1428 }; 1429 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMB2 { 1430 pinmux = <0x401f8070 1 0x401f8340 1 0x401f81e4>; 1431 }; 1432 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio2_io23: IOMUXC_GPIO_EMC_23_GPIO2_IO23 { 1433 pinmux = <0x401f8070 5 0x0 0 0x401f81e4>; 1434 }; 1435 /omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart2_rx: IOMUXC_GPIO_EMC_23_LPUART2_RX { 1436 pinmux = <0x401f8070 2 0x401f83d0 1 0x401f81e4>; 1437 }; 1438 /omit-if-no-ref/ iomuxc_gpio_emc_23_sai1_tx_data2: IOMUXC_GPIO_EMC_23_SAI1_TX_DATA2 { 1439 pinmux = <0x401f8070 3 0x401f8440 1 0x401f81e4>; 1440 }; 1441 /omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr07: IOMUXC_GPIO_EMC_23_SEMC_ADDR07 { 1442 pinmux = <0x401f8070 0 0x0 0 0x401f81e4>; 1443 }; 1444 /omit-if-no-ref/ iomuxc_gpio_emc_23_src_bt_cfg5: IOMUXC_GPIO_EMC_23_SRC_BT_CFG5 { 1445 pinmux = <0x401f8070 6 0x0 0 0x401f81e4>; 1446 }; 1447 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexio1_flexio28: IOMUXC_GPIO_EMC_24_FLEXIO1_FLEXIO28 { 1448 pinmux = <0x401f8074 4 0x0 0 0x401f81e8>; 1449 }; 1450 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwma1: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMA1 { 1451 pinmux = <0x401f8074 1 0x401f832c 1 0x401f81e8>; 1452 }; 1453 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio2_io24: IOMUXC_GPIO_EMC_24_GPIO2_IO24 { 1454 pinmux = <0x401f8074 5 0x0 0 0x401f81e8>; 1455 }; 1456 /omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart8_cts_b: IOMUXC_GPIO_EMC_24_LPUART8_CTS_B { 1457 pinmux = <0x401f8074 2 0x0 0 0x401f81e8>; 1458 }; 1459 /omit-if-no-ref/ iomuxc_gpio_emc_24_sai1_tx_data1: IOMUXC_GPIO_EMC_24_SAI1_TX_DATA1 { 1460 pinmux = <0x401f8074 3 0x401f8444 1 0x401f81e8>; 1461 }; 1462 /omit-if-no-ref/ iomuxc_gpio_emc_24_semc_addr08: IOMUXC_GPIO_EMC_24_SEMC_ADDR08 { 1463 pinmux = <0x401f8074 0 0x0 0 0x401f81e8>; 1464 }; 1465 /omit-if-no-ref/ iomuxc_gpio_emc_24_src_bt_cfg6: IOMUXC_GPIO_EMC_24_SRC_BT_CFG6 { 1466 pinmux = <0x401f8074 6 0x0 0 0x401f81e8>; 1467 }; 1468 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexio1_flexio29: IOMUXC_GPIO_EMC_25_FLEXIO1_FLEXIO29 { 1469 pinmux = <0x401f8078 4 0x0 0 0x401f81ec>; 1470 }; 1471 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMB1 { 1472 pinmux = <0x401f8078 1 0x401f833c 1 0x401f81ec>; 1473 }; 1474 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio2_io25: IOMUXC_GPIO_EMC_25_GPIO2_IO25 { 1475 pinmux = <0x401f8078 5 0x0 0 0x401f81ec>; 1476 }; 1477 /omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart8_rts_b: IOMUXC_GPIO_EMC_25_LPUART8_RTS_B { 1478 pinmux = <0x401f8078 2 0x0 0 0x401f81ec>; 1479 }; 1480 /omit-if-no-ref/ iomuxc_gpio_emc_25_sai1_tx_data0: IOMUXC_GPIO_EMC_25_SAI1_TX_DATA0 { 1481 pinmux = <0x401f8078 3 0x0 0 0x401f81ec>; 1482 }; 1483 /omit-if-no-ref/ iomuxc_gpio_emc_25_semc_addr09: IOMUXC_GPIO_EMC_25_SEMC_ADDR09 { 1484 pinmux = <0x401f8078 0 0x0 0 0x401f81ec>; 1485 }; 1486 /omit-if-no-ref/ iomuxc_gpio_emc_25_src_bt_cfg7: IOMUXC_GPIO_EMC_25_SRC_BT_CFG7 { 1487 pinmux = <0x401f8078 6 0x0 0 0x401f81ec>; 1488 }; 1489 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio30: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO30 { 1490 pinmux = <0x401f807c 4 0x0 0 0x401f81f0>; 1491 }; 1492 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwma0: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMA0 { 1493 pinmux = <0x401f807c 1 0x401f8328 1 0x401f81f0>; 1494 }; 1495 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio2_io26: IOMUXC_GPIO_EMC_26_GPIO2_IO26 { 1496 pinmux = <0x401f807c 5 0x0 0 0x401f81f0>; 1497 }; 1498 /omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart8_tx: IOMUXC_GPIO_EMC_26_LPUART8_TX { 1499 pinmux = <0x401f807c 2 0x401f8408 1 0x401f81f0>; 1500 }; 1501 /omit-if-no-ref/ iomuxc_gpio_emc_26_sai1_tx_bclk: IOMUXC_GPIO_EMC_26_SAI1_TX_BCLK { 1502 pinmux = <0x401f807c 3 0x401f844c 2 0x401f81f0>; 1503 }; 1504 /omit-if-no-ref/ iomuxc_gpio_emc_26_semc_addr11: IOMUXC_GPIO_EMC_26_SEMC_ADDR11 { 1505 pinmux = <0x401f807c 0 0x0 0 0x401f81f0>; 1506 }; 1507 /omit-if-no-ref/ iomuxc_gpio_emc_26_src_bt_cfg8: IOMUXC_GPIO_EMC_26_SRC_BT_CFG8 { 1508 pinmux = <0x401f807c 6 0x0 0 0x401f81f0>; 1509 }; 1510 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio31: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO31 { 1511 pinmux = <0x401f8080 4 0x0 0 0x401f81f4>; 1512 }; 1513 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMB0 { 1514 pinmux = <0x401f8080 1 0x401f8338 1 0x401f81f4>; 1515 }; 1516 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio2_io27: IOMUXC_GPIO_EMC_27_GPIO2_IO27 { 1517 pinmux = <0x401f8080 5 0x0 0 0x401f81f4>; 1518 }; 1519 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart8_rx: IOMUXC_GPIO_EMC_27_LPUART8_RX { 1520 pinmux = <0x401f8080 2 0x401f8404 1 0x401f81f4>; 1521 }; 1522 /omit-if-no-ref/ iomuxc_gpio_emc_27_sai1_tx_sync: IOMUXC_GPIO_EMC_27_SAI1_TX_SYNC { 1523 pinmux = <0x401f8080 3 0x401f8450 2 0x401f81f4>; 1524 }; 1525 /omit-if-no-ref/ iomuxc_gpio_emc_27_semc_addr12: IOMUXC_GPIO_EMC_27_SEMC_ADDR12 { 1526 pinmux = <0x401f8080 0 0x0 0 0x401f81f4>; 1527 }; 1528 /omit-if-no-ref/ iomuxc_gpio_emc_27_src_bt_cfg9: IOMUXC_GPIO_EMC_27_SRC_BT_CFG9 { 1529 pinmux = <0x401f8080 6 0x0 0 0x401f81f4>; 1530 }; 1531 /omit-if-no-ref/ iomuxc_gpio_emc_28_ewm_out_b: IOMUXC_GPIO_EMC_28_EWM_OUT_B { 1532 pinmux = <0x401f8084 4 0x0 0 0x401f81f8>; 1533 }; 1534 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm1_pwmx0: IOMUXC_GPIO_EMC_28_FLEXPWM1_PWMX0 { 1535 pinmux = <0x401f8084 7 0x0 0 0x401f81f8>; 1536 }; 1537 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm2_pwma3: IOMUXC_GPIO_EMC_28_FLEXPWM2_PWMA3 { 1538 pinmux = <0x401f8084 1 0x401f8354 1 0x401f81f8>; 1539 }; 1540 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio2_io28: IOMUXC_GPIO_EMC_28_GPIO2_IO28 { 1541 pinmux = <0x401f8084 5 0x0 0 0x401f81f8>; 1542 }; 1543 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpt2_capture2: IOMUXC_GPIO_EMC_28_GPT2_CAPTURE2 { 1544 pinmux = <0x401f8084 6 0x0 0 0x401f81f8>; 1545 }; 1546 /omit-if-no-ref/ iomuxc_gpio_emc_28_sai3_mclk: IOMUXC_GPIO_EMC_28_SAI3_MCLK { 1547 pinmux = <0x401f8084 3 0x401f846c 2 0x401f81f8>; 1548 }; 1549 /omit-if-no-ref/ iomuxc_gpio_emc_28_semc_dqs: IOMUXC_GPIO_EMC_28_SEMC_DQS { 1550 pinmux = <0x401f8084 0 0x0 0 0x401f81f8>; 1551 }; 1552 /omit-if-no-ref/ iomuxc_gpio_emc_28_xbar1_xbar_in18: IOMUXC_GPIO_EMC_28_XBAR1_XBAR_IN18 { 1553 pinmux = <0x401f8084 2 0x401f84bc 0 0x401f81f8>; 1554 gpr = <0x400ac018 0x1e 0x0>; 1555 }; 1556 /omit-if-no-ref/ iomuxc_gpio_emc_28_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_28_XBAR1_XBAR_INOUT18 { 1557 pinmux = <0x401f8084 2 0x401f84bc 0 0x401f81f8>; 1558 gpr = <0x400ac018 0x1e 0x0>; 1559 }; 1560 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm1_pwmx1: IOMUXC_GPIO_EMC_29_FLEXPWM1_PWMX1 { 1561 pinmux = <0x401f8088 7 0x0 0 0x401f81fc>; 1562 }; 1563 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm2_pwmb3: IOMUXC_GPIO_EMC_29_FLEXPWM2_PWMB3 { 1564 pinmux = <0x401f8088 1 0x401f8364 1 0x401f81fc>; 1565 }; 1566 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio2_io29: IOMUXC_GPIO_EMC_29_GPIO2_IO29 { 1567 pinmux = <0x401f8088 5 0x0 0 0x401f81fc>; 1568 }; 1569 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpt2_compare2: IOMUXC_GPIO_EMC_29_GPT2_COMPARE2 { 1570 pinmux = <0x401f8088 6 0x0 0 0x401f81fc>; 1571 }; 1572 /omit-if-no-ref/ iomuxc_gpio_emc_29_sai3_rx_bclk: IOMUXC_GPIO_EMC_29_SAI3_RX_BCLK { 1573 pinmux = <0x401f8088 3 0x401f8470 1 0x401f81fc>; 1574 }; 1575 /omit-if-no-ref/ iomuxc_gpio_emc_29_semc_cke: IOMUXC_GPIO_EMC_29_SEMC_CKE { 1576 pinmux = <0x401f8088 0 0x0 0 0x401f81fc>; 1577 }; 1578 /omit-if-no-ref/ iomuxc_gpio_emc_29_wdog2_rst_b_deb: IOMUXC_GPIO_EMC_29_WDOG2_RST_B_DEB { 1579 pinmux = <0x401f8088 4 0x0 0 0x401f81fc>; 1580 }; 1581 /omit-if-no-ref/ iomuxc_gpio_emc_29_xbar1_xbar_in19: IOMUXC_GPIO_EMC_29_XBAR1_XBAR_IN19 { 1582 pinmux = <0x401f8088 2 0x401f84c0 0 0x401f81fc>; 1583 gpr = <0x400ac018 0x1f 0x0>; 1584 }; 1585 /omit-if-no-ref/ iomuxc_gpio_emc_29_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_29_XBAR1_XBAR_INOUT19 { 1586 pinmux = <0x401f8088 2 0x401f84c0 0 0x401f81fc>; 1587 gpr = <0x400ac018 0x1f 0x0>; 1588 }; 1589 /omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm1_pwmx2: IOMUXC_GPIO_EMC_30_FLEXPWM1_PWMX2 { 1590 pinmux = <0x401f808c 7 0x0 0 0x401f8200>; 1591 }; 1592 /omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm2_pwma2: IOMUXC_GPIO_EMC_30_FLEXPWM2_PWMA2 { 1593 pinmux = <0x401f808c 1 0x401f8350 1 0x401f8200>; 1594 }; 1595 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio2_io30: IOMUXC_GPIO_EMC_30_GPIO2_IO30 { 1596 pinmux = <0x401f808c 5 0x0 0 0x401f8200>; 1597 }; 1598 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpt2_compare3: IOMUXC_GPIO_EMC_30_GPT2_COMPARE3 { 1599 pinmux = <0x401f808c 6 0x0 0 0x401f8200>; 1600 }; 1601 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpuart4_cts_b: IOMUXC_GPIO_EMC_30_LPUART4_CTS_B { 1602 pinmux = <0x401f808c 2 0x401f83e0 1 0x401f8200>; 1603 }; 1604 /omit-if-no-ref/ iomuxc_gpio_emc_30_sai3_rx_sync: IOMUXC_GPIO_EMC_30_SAI3_RX_SYNC { 1605 pinmux = <0x401f808c 3 0x401f8478 1 0x401f8200>; 1606 }; 1607 /omit-if-no-ref/ iomuxc_gpio_emc_30_semc_clk: IOMUXC_GPIO_EMC_30_SEMC_CLK { 1608 pinmux = <0x401f808c 0 0x0 0 0x401f8200>; 1609 }; 1610 /omit-if-no-ref/ iomuxc_gpio_emc_30_wdog1_rst_b_deb: IOMUXC_GPIO_EMC_30_WDOG1_RST_B_DEB { 1611 pinmux = <0x401f808c 4 0x0 0 0x401f8200>; 1612 }; 1613 /omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm1_pwmx3: IOMUXC_GPIO_EMC_31_FLEXPWM1_PWMX3 { 1614 pinmux = <0x401f8090 7 0x0 0 0x401f8204>; 1615 }; 1616 /omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm2_pwmb2: IOMUXC_GPIO_EMC_31_FLEXPWM2_PWMB2 { 1617 pinmux = <0x401f8090 1 0x401f8360 1 0x401f8204>; 1618 }; 1619 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio2_io31: IOMUXC_GPIO_EMC_31_GPIO2_IO31 { 1620 pinmux = <0x401f8090 5 0x0 0 0x401f8204>; 1621 }; 1622 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpt2_clk: IOMUXC_GPIO_EMC_31_GPT2_CLK { 1623 pinmux = <0x401f8090 6 0x0 0 0x401f8204>; 1624 }; 1625 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpuart4_rts_b: IOMUXC_GPIO_EMC_31_LPUART4_RTS_B { 1626 pinmux = <0x401f8090 2 0x0 0 0x401f8204>; 1627 }; 1628 /omit-if-no-ref/ iomuxc_gpio_emc_31_sai3_rx_data: IOMUXC_GPIO_EMC_31_SAI3_RX_DATA { 1629 pinmux = <0x401f8090 3 0x401f8474 1 0x401f8204>; 1630 }; 1631 /omit-if-no-ref/ iomuxc_gpio_emc_31_semc_dm1: IOMUXC_GPIO_EMC_31_SEMC_DM1 { 1632 pinmux = <0x401f8090 0 0x0 0 0x401f8204>; 1633 }; 1634 /omit-if-no-ref/ iomuxc_gpio_emc_31_wdog2_b: IOMUXC_GPIO_EMC_31_WDOG2_B { 1635 pinmux = <0x401f8090 4 0x0 0 0x401f8204>; 1636 }; 1637 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io00: IOMUXC_GPIO_EMC_32_GPIO3_IO00 { 1638 pinmux = <0x401f8094 5 0x0 0 0x401f8208>; 1639 }; 1640 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpspi4_sck: IOMUXC_GPIO_EMC_32_LPSPI4_SCK { 1641 pinmux = <0x401f8094 4 0x401f83c0 1 0x401f8208>; 1642 }; 1643 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart4_tx: IOMUXC_GPIO_EMC_32_LPUART4_TX { 1644 pinmux = <0x401f8094 2 0x401f83e8 2 0x401f8208>; 1645 }; 1646 /omit-if-no-ref/ iomuxc_gpio_emc_32_qtimer1_timer0: IOMUXC_GPIO_EMC_32_QTIMER1_TIMER0 { 1647 pinmux = <0x401f8094 1 0x401f8410 1 0x401f8208>; 1648 gpr = <0x400ac018 0x0 0x0>; 1649 }; 1650 /omit-if-no-ref/ iomuxc_gpio_emc_32_ref_24m_out: IOMUXC_GPIO_EMC_32_REF_24M_OUT { 1651 pinmux = <0x401f8094 7 0x0 0 0x401f8208>; 1652 }; 1653 /omit-if-no-ref/ iomuxc_gpio_emc_32_sai3_tx_data: IOMUXC_GPIO_EMC_32_SAI3_TX_DATA { 1654 pinmux = <0x401f8094 3 0x0 0 0x401f8208>; 1655 }; 1656 /omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data08: IOMUXC_GPIO_EMC_32_SEMC_DATA08 { 1657 pinmux = <0x401f8094 0 0x0 0 0x401f8208>; 1658 }; 1659 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io01: IOMUXC_GPIO_EMC_33_GPIO3_IO01 { 1660 pinmux = <0x401f8098 5 0x0 0 0x401f820c>; 1661 }; 1662 /omit-if-no-ref/ iomuxc_gpio_emc_33_lpspi4_pcs0: IOMUXC_GPIO_EMC_33_LPSPI4_PCS0 { 1663 pinmux = <0x401f8098 4 0x401f83bc 1 0x401f820c>; 1664 }; 1665 /omit-if-no-ref/ iomuxc_gpio_emc_33_lpuart4_rx: IOMUXC_GPIO_EMC_33_LPUART4_RX { 1666 pinmux = <0x401f8098 2 0x401f83e4 2 0x401f820c>; 1667 }; 1668 /omit-if-no-ref/ iomuxc_gpio_emc_33_qtimer1_timer1: IOMUXC_GPIO_EMC_33_QTIMER1_TIMER1 { 1669 pinmux = <0x401f8098 1 0x401f8414 1 0x401f820c>; 1670 gpr = <0x400ac018 0x1 0x0>; 1671 }; 1672 /omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_tx_bclk: IOMUXC_GPIO_EMC_33_SAI3_TX_BCLK { 1673 pinmux = <0x401f8098 3 0x401f847c 1 0x401f820c>; 1674 }; 1675 /omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data09: IOMUXC_GPIO_EMC_33_SEMC_DATA09 { 1676 pinmux = <0x401f8098 0 0x0 0 0x401f820c>; 1677 }; 1678 /omit-if-no-ref/ iomuxc_gpio_emc_34_enet_crs: IOMUXC_GPIO_EMC_34_ENET_CRS { 1679 pinmux = <0x401f809c 6 0x0 0 0x401f8210>; 1680 }; 1681 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io02: IOMUXC_GPIO_EMC_34_GPIO3_IO02 { 1682 pinmux = <0x401f809c 5 0x0 0 0x401f8210>; 1683 }; 1684 /omit-if-no-ref/ iomuxc_gpio_emc_34_lpspi4_sdo: IOMUXC_GPIO_EMC_34_LPSPI4_SDO { 1685 pinmux = <0x401f809c 4 0x401f83c8 1 0x401f8210>; 1686 }; 1687 /omit-if-no-ref/ iomuxc_gpio_emc_34_lpuart7_tx: IOMUXC_GPIO_EMC_34_LPUART7_TX { 1688 pinmux = <0x401f809c 2 0x401f8400 1 0x401f8210>; 1689 }; 1690 /omit-if-no-ref/ iomuxc_gpio_emc_34_qtimer1_timer2: IOMUXC_GPIO_EMC_34_QTIMER1_TIMER2 { 1691 pinmux = <0x401f809c 1 0x401f8418 1 0x401f8210>; 1692 gpr = <0x400ac018 0x2 0x0>; 1693 }; 1694 /omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_tx_sync: IOMUXC_GPIO_EMC_34_SAI3_TX_SYNC { 1695 pinmux = <0x401f809c 3 0x401f8480 1 0x401f8210>; 1696 }; 1697 /omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data10: IOMUXC_GPIO_EMC_34_SEMC_DATA10 { 1698 pinmux = <0x401f809c 0 0x0 0 0x401f8210>; 1699 }; 1700 /omit-if-no-ref/ iomuxc_gpio_emc_35_enet_col: IOMUXC_GPIO_EMC_35_ENET_COL { 1701 pinmux = <0x401f80a0 6 0x0 0 0x401f8214>; 1702 }; 1703 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io03: IOMUXC_GPIO_EMC_35_GPIO3_IO03 { 1704 pinmux = <0x401f80a0 5 0x0 0 0x401f8214>; 1705 }; 1706 /omit-if-no-ref/ iomuxc_gpio_emc_35_lpspi4_sdi: IOMUXC_GPIO_EMC_35_LPSPI4_SDI { 1707 pinmux = <0x401f80a0 4 0x401f83c4 1 0x401f8214>; 1708 }; 1709 /omit-if-no-ref/ iomuxc_gpio_emc_35_lpuart7_rx: IOMUXC_GPIO_EMC_35_LPUART7_RX { 1710 pinmux = <0x401f80a0 2 0x401f83fc 1 0x401f8214>; 1711 }; 1712 /omit-if-no-ref/ iomuxc_gpio_emc_35_qtimer1_timer3: IOMUXC_GPIO_EMC_35_QTIMER1_TIMER3 { 1713 pinmux = <0x401f80a0 1 0x401f841c 1 0x401f8214>; 1714 gpr = <0x400ac018 0x3 0x0>; 1715 }; 1716 /omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data11: IOMUXC_GPIO_EMC_35_SEMC_DATA11 { 1717 pinmux = <0x401f80a0 0 0x0 0 0x401f8214>; 1718 }; 1719 /omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc2_wp: IOMUXC_GPIO_EMC_35_USDHC2_WP { 1720 pinmux = <0x401f80a0 3 0x401f849c 1 0x401f8214>; 1721 }; 1722 /omit-if-no-ref/ iomuxc_gpio_emc_36_ccm_pmic_rdy: IOMUXC_GPIO_EMC_36_CCM_PMIC_RDY { 1723 pinmux = <0x401f80a4 3 0x401f8300 3 0x401f8218>; 1724 }; 1725 /omit-if-no-ref/ iomuxc_gpio_emc_36_enet_rx_clk: IOMUXC_GPIO_EMC_36_ENET_RX_CLK { 1726 pinmux = <0x401f80a4 6 0x0 0 0x401f8218>; 1727 }; 1728 /omit-if-no-ref/ iomuxc_gpio_emc_36_flexpwm2_pwma1: IOMUXC_GPIO_EMC_36_FLEXPWM2_PWMA1 { 1729 pinmux = <0x401f80a4 1 0x401f834c 1 0x401f8218>; 1730 }; 1731 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio3_io04: IOMUXC_GPIO_EMC_36_GPIO3_IO04 { 1732 pinmux = <0x401f80a4 5 0x0 0 0x401f8218>; 1733 }; 1734 /omit-if-no-ref/ iomuxc_gpio_emc_36_lpspi4_pcs1: IOMUXC_GPIO_EMC_36_LPSPI4_PCS1 { 1735 pinmux = <0x401f80a4 4 0x0 0 0x401f8218>; 1736 }; 1737 /omit-if-no-ref/ iomuxc_gpio_emc_36_lpuart5_cts_b: IOMUXC_GPIO_EMC_36_LPUART5_CTS_B { 1738 pinmux = <0x401f80a4 2 0x0 0 0x401f8218>; 1739 }; 1740 /omit-if-no-ref/ iomuxc_gpio_emc_36_semc_data12: IOMUXC_GPIO_EMC_36_SEMC_DATA12 { 1741 pinmux = <0x401f80a4 0 0x0 0 0x401f8218>; 1742 }; 1743 /omit-if-no-ref/ iomuxc_gpio_emc_36_usdhc1_wp: IOMUXC_GPIO_EMC_36_USDHC1_WP { 1744 pinmux = <0x401f80a4 7 0x401f8494 4 0x401f8218>; 1745 }; 1746 /omit-if-no-ref/ iomuxc_gpio_emc_37_enet_rx_data3: IOMUXC_GPIO_EMC_37_ENET_RX_DATA3 { 1747 pinmux = <0x401f80a8 6 0x0 0 0x401f821c>; 1748 }; 1749 /omit-if-no-ref/ iomuxc_gpio_emc_37_flexpwm2_pwmb1: IOMUXC_GPIO_EMC_37_FLEXPWM2_PWMB1 { 1750 pinmux = <0x401f80a8 1 0x401f835c 1 0x401f821c>; 1751 }; 1752 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio3_io05: IOMUXC_GPIO_EMC_37_GPIO3_IO05 { 1753 pinmux = <0x401f80a8 5 0x0 0 0x401f821c>; 1754 }; 1755 /omit-if-no-ref/ iomuxc_gpio_emc_37_lpspi4_pcs2: IOMUXC_GPIO_EMC_37_LPSPI4_PCS2 { 1756 pinmux = <0x401f80a8 4 0x0 0 0x401f821c>; 1757 }; 1758 /omit-if-no-ref/ iomuxc_gpio_emc_37_lpuart5_rts_b: IOMUXC_GPIO_EMC_37_LPUART5_RTS_B { 1759 pinmux = <0x401f80a8 2 0x0 0 0x401f821c>; 1760 }; 1761 /omit-if-no-ref/ iomuxc_gpio_emc_37_mqs_right: IOMUXC_GPIO_EMC_37_MQS_RIGHT { 1762 pinmux = <0x401f80a8 3 0x0 0 0x401f821c>; 1763 }; 1764 /omit-if-no-ref/ iomuxc_gpio_emc_37_semc_data13: IOMUXC_GPIO_EMC_37_SEMC_DATA13 { 1765 pinmux = <0x401f80a8 0 0x0 0 0x401f821c>; 1766 }; 1767 /omit-if-no-ref/ iomuxc_gpio_emc_37_usdhc1_vselect: IOMUXC_GPIO_EMC_37_USDHC1_VSELECT { 1768 pinmux = <0x401f80a8 7 0x0 0 0x401f821c>; 1769 }; 1770 /omit-if-no-ref/ iomuxc_gpio_emc_38_enet_rx_data2: IOMUXC_GPIO_EMC_38_ENET_RX_DATA2 { 1771 pinmux = <0x401f80ac 6 0x0 0 0x401f8220>; 1772 }; 1773 /omit-if-no-ref/ iomuxc_gpio_emc_38_flexpwm2_pwma0: IOMUXC_GPIO_EMC_38_FLEXPWM2_PWMA0 { 1774 pinmux = <0x401f80ac 1 0x401f8348 1 0x401f8220>; 1775 }; 1776 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio3_io06: IOMUXC_GPIO_EMC_38_GPIO3_IO06 { 1777 pinmux = <0x401f80ac 5 0x0 0 0x401f8220>; 1778 }; 1779 /omit-if-no-ref/ iomuxc_gpio_emc_38_lpspi4_pcs3: IOMUXC_GPIO_EMC_38_LPSPI4_PCS3 { 1780 pinmux = <0x401f80ac 4 0x0 0 0x401f8220>; 1781 }; 1782 /omit-if-no-ref/ iomuxc_gpio_emc_38_lpuart5_tx: IOMUXC_GPIO_EMC_38_LPUART5_TX { 1783 pinmux = <0x401f80ac 2 0x401f83f0 1 0x401f8220>; 1784 }; 1785 /omit-if-no-ref/ iomuxc_gpio_emc_38_mqs_left: IOMUXC_GPIO_EMC_38_MQS_LEFT { 1786 pinmux = <0x401f80ac 3 0x0 0 0x401f8220>; 1787 }; 1788 /omit-if-no-ref/ iomuxc_gpio_emc_38_semc_data14: IOMUXC_GPIO_EMC_38_SEMC_DATA14 { 1789 pinmux = <0x401f80ac 0 0x0 0 0x401f8220>; 1790 }; 1791 /omit-if-no-ref/ iomuxc_gpio_emc_38_usdhc1_cd_b: IOMUXC_GPIO_EMC_38_USDHC1_CD_B { 1792 pinmux = <0x401f80ac 7 0x401f8490 3 0x401f8220>; 1793 }; 1794 /omit-if-no-ref/ iomuxc_gpio_emc_39_enet_tx_er: IOMUXC_GPIO_EMC_39_ENET_TX_ER { 1795 pinmux = <0x401f80b0 6 0x0 0 0x401f8224>; 1796 }; 1797 /omit-if-no-ref/ iomuxc_gpio_emc_39_flexpwm2_pwmb0: IOMUXC_GPIO_EMC_39_FLEXPWM2_PWMB0 { 1798 pinmux = <0x401f80b0 1 0x401f8358 1 0x401f8224>; 1799 }; 1800 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio3_io07: IOMUXC_GPIO_EMC_39_GPIO3_IO07 { 1801 pinmux = <0x401f80b0 5 0x0 0 0x401f8224>; 1802 }; 1803 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpt1_clk: IOMUXC_GPIO_EMC_39_GPT1_CLK { 1804 pinmux = <0x401f80b0 7 0x0 0 0x401f8224>; 1805 }; 1806 /omit-if-no-ref/ iomuxc_gpio_emc_39_lpuart5_rx: IOMUXC_GPIO_EMC_39_LPUART5_RX { 1807 pinmux = <0x401f80b0 2 0x401f83ec 1 0x401f8224>; 1808 }; 1809 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_data15: IOMUXC_GPIO_EMC_39_SEMC_DATA15 { 1810 pinmux = <0x401f80b0 0 0x0 0 0x401f8224>; 1811 }; 1812 /omit-if-no-ref/ iomuxc_gpio_emc_39_usb_otg1_oc: IOMUXC_GPIO_EMC_39_USB_OTG1_OC { 1813 pinmux = <0x401f80b0 3 0x401f848c 2 0x401f8224>; 1814 }; 1815 /omit-if-no-ref/ iomuxc_gpio_emc_39_wdog1_b: IOMUXC_GPIO_EMC_39_WDOG1_B { 1816 pinmux = <0x401f80b0 4 0x0 0 0x401f8224>; 1817 }; 1818 /omit-if-no-ref/ iomuxc_gpio_emc_40_enet_mdio: IOMUXC_GPIO_EMC_40_ENET_MDIO { 1819 pinmux = <0x401f80b4 4 0x401f8308 2 0x401f8228>; 1820 }; 1821 /omit-if-no-ref/ iomuxc_gpio_emc_40_enet_tx_data3: IOMUXC_GPIO_EMC_40_ENET_TX_DATA3 { 1822 pinmux = <0x401f80b4 6 0x0 0 0x401f8228>; 1823 }; 1824 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio3_io08: IOMUXC_GPIO_EMC_40_GPIO3_IO08 { 1825 pinmux = <0x401f80b4 5 0x0 0 0x401f8228>; 1826 }; 1827 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpt1_compare3: IOMUXC_GPIO_EMC_40_GPT1_COMPARE3 { 1828 pinmux = <0x401f80b4 7 0x0 0 0x401f8228>; 1829 }; 1830 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_csx0: IOMUXC_GPIO_EMC_40_SEMC_CSX0 { 1831 pinmux = <0x401f80b4 0 0x0 0 0x401f8228>; 1832 }; 1833 /omit-if-no-ref/ iomuxc_gpio_emc_40_spdif_out: IOMUXC_GPIO_EMC_40_SPDIF_OUT { 1834 pinmux = <0x401f80b4 2 0x0 0 0x401f8228>; 1835 }; 1836 /omit-if-no-ref/ iomuxc_gpio_emc_40_usb_otg1_id: IOMUXC_GPIO_EMC_40_USB_OTG1_ID { 1837 pinmux = <0x401f80b4 3 0x401f82fc 2 0x401f8228>; 1838 }; 1839 /omit-if-no-ref/ iomuxc_gpio_emc_40_xbar1_xbar_in18: IOMUXC_GPIO_EMC_40_XBAR1_XBAR_IN18 { 1840 pinmux = <0x401f80b4 1 0x401f84bc 1 0x401f8228>; 1841 gpr = <0x400ac018 0x1e 0x0>; 1842 }; 1843 /omit-if-no-ref/ iomuxc_gpio_emc_40_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_40_XBAR1_XBAR_INOUT18 { 1844 pinmux = <0x401f80b4 1 0x401f84bc 1 0x401f8228>; 1845 gpr = <0x400ac018 0x1e 0x0>; 1846 }; 1847 /omit-if-no-ref/ iomuxc_gpio_emc_41_enet_mdc: IOMUXC_GPIO_EMC_41_ENET_MDC { 1848 pinmux = <0x401f80b8 4 0x0 0 0x401f822c>; 1849 }; 1850 /omit-if-no-ref/ iomuxc_gpio_emc_41_enet_tx_data2: IOMUXC_GPIO_EMC_41_ENET_TX_DATA2 { 1851 pinmux = <0x401f80b8 6 0x0 0 0x401f822c>; 1852 }; 1853 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio3_io09: IOMUXC_GPIO_EMC_41_GPIO3_IO09 { 1854 pinmux = <0x401f80b8 5 0x0 0 0x401f822c>; 1855 }; 1856 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpt1_compare2: IOMUXC_GPIO_EMC_41_GPT1_COMPARE2 { 1857 pinmux = <0x401f80b8 7 0x0 0 0x401f822c>; 1858 }; 1859 /omit-if-no-ref/ iomuxc_gpio_emc_41_semc_rdy: IOMUXC_GPIO_EMC_41_SEMC_RDY { 1860 pinmux = <0x401f80b8 0 0x401f8484 1 0x401f822c>; 1861 }; 1862 /omit-if-no-ref/ iomuxc_gpio_emc_41_spdif_in: IOMUXC_GPIO_EMC_41_SPDIF_IN { 1863 pinmux = <0x401f80b8 2 0x401f8488 1 0x401f822c>; 1864 }; 1865 /omit-if-no-ref/ iomuxc_gpio_emc_41_usb_otg1_pwr: IOMUXC_GPIO_EMC_41_USB_OTG1_PWR { 1866 pinmux = <0x401f80b8 3 0x0 0 0x401f822c>; 1867 }; 1868 /omit-if-no-ref/ iomuxc_gpio_emc_41_xbar1_xbar_in19: IOMUXC_GPIO_EMC_41_XBAR1_XBAR_IN19 { 1869 pinmux = <0x401f80b8 1 0x401f84c0 1 0x401f822c>; 1870 gpr = <0x400ac018 0x1f 0x0>; 1871 }; 1872 /omit-if-no-ref/ iomuxc_gpio_emc_41_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_41_XBAR1_XBAR_INOUT19 { 1873 pinmux = <0x401f80b8 1 0x401f84c0 1 0x401f822c>; 1874 gpr = <0x400ac018 0x1f 0x0>; 1875 }; 1876 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B0_00_FLEXSPI_A_SS1_B { 1877 pinmux = <0x401f813c 6 0x0 0 0x401f82b0>; 1878 }; 1879 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio3_io13: IOMUXC_GPIO_SD_B0_00_GPIO3_IO13 { 1880 pinmux = <0x401f813c 5 0x0 0 0x401f82b0>; 1881 }; 1882 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpi2c3_scl: IOMUXC_GPIO_SD_B0_00_LPI2C3_SCL { 1883 pinmux = <0x401f813c 4 0x401f838c 0 0x401f82b0>; 1884 }; 1885 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_qtimer1_timer0: IOMUXC_GPIO_SD_B0_00_QTIMER1_TIMER0 { 1886 pinmux = <0x401f813c 1 0x401f8410 0 0x401f82b0>; 1887 gpr = <0x400ac018 0x0 0x0>; 1888 }; 1889 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_sai1_mclk: IOMUXC_GPIO_SD_B0_00_SAI1_MCLK { 1890 pinmux = <0x401f813c 2 0x401f8430 0 0x401f82b0>; 1891 }; 1892 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_sai2_mclk: IOMUXC_GPIO_SD_B0_00_SAI2_MCLK { 1893 pinmux = <0x401f813c 3 0x401f8454 0 0x401f82b0>; 1894 }; 1895 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_usdhc1_data2: IOMUXC_GPIO_SD_B0_00_USDHC1_DATA2 { 1896 pinmux = <0x401f813c 0 0x0 0 0x401f82b0>; 1897 }; 1898 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_in14: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_IN14 { 1899 pinmux = <0x401f813c 7 0x401f84a0 0 0x401f82b0>; 1900 gpr = <0x400ac018 0x1a 0x0>; 1901 }; 1902 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_inout14: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_INOUT14 { 1903 pinmux = <0x401f813c 7 0x401f84a0 0 0x401f82b0>; 1904 gpr = <0x400ac018 0x1a 0x0>; 1905 }; 1906 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexspi_b_ss1_b: IOMUXC_GPIO_SD_B0_01_FLEXSPI_B_SS1_B { 1907 pinmux = <0x401f8140 6 0x0 0 0x401f82b4>; 1908 }; 1909 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio3_io14: IOMUXC_GPIO_SD_B0_01_GPIO3_IO14 { 1910 pinmux = <0x401f8140 5 0x0 0 0x401f82b4>; 1911 }; 1912 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpi2c3_sda: IOMUXC_GPIO_SD_B0_01_LPI2C3_SDA { 1913 pinmux = <0x401f8140 4 0x401f8390 0 0x401f82b4>; 1914 }; 1915 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_qtimer1_timer1: IOMUXC_GPIO_SD_B0_01_QTIMER1_TIMER1 { 1916 pinmux = <0x401f8140 1 0x401f8414 0 0x401f82b4>; 1917 gpr = <0x400ac018 0x1 0x0>; 1918 }; 1919 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_ref_24m_out: IOMUXC_GPIO_SD_B0_01_REF_24M_OUT { 1920 pinmux = <0x401f8140 2 0x0 0 0x401f82b4>; 1921 }; 1922 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_sai2_rx_sync: IOMUXC_GPIO_SD_B0_01_SAI2_RX_SYNC { 1923 pinmux = <0x401f8140 3 0x401f8460 0 0x401f82b4>; 1924 }; 1925 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_usdhc1_data3: IOMUXC_GPIO_SD_B0_01_USDHC1_DATA3 { 1926 pinmux = <0x401f8140 0 0x0 0 0x401f82b4>; 1927 }; 1928 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_in15: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_IN15 { 1929 pinmux = <0x401f8140 7 0x401f84a4 0 0x401f82b4>; 1930 gpr = <0x400ac018 0x1b 0x0>; 1931 }; 1932 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_inout15: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_INOUT15 { 1933 pinmux = <0x401f8140 7 0x401f84a4 0 0x401f82b4>; 1934 gpr = <0x400ac018 0x1b 0x0>; 1935 }; 1936 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_enet_mdio: IOMUXC_GPIO_SD_B0_02_ENET_MDIO { 1937 pinmux = <0x401f8144 6 0x401f8308 0 0x401f82b8>; 1938 }; 1939 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio3_io15: IOMUXC_GPIO_SD_B0_02_GPIO3_IO15 { 1940 pinmux = <0x401f8144 5 0x0 0 0x401f82b8>; 1941 }; 1942 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpspi1_sck: IOMUXC_GPIO_SD_B0_02_LPSPI1_SCK { 1943 pinmux = <0x401f8144 4 0x401f83a0 0 0x401f82b8>; 1944 }; 1945 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpuart7_cts_b: IOMUXC_GPIO_SD_B0_02_LPUART7_CTS_B { 1946 pinmux = <0x401f8144 2 0x0 0 0x401f82b8>; 1947 }; 1948 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_qtimer1_timer2: IOMUXC_GPIO_SD_B0_02_QTIMER1_TIMER2 { 1949 pinmux = <0x401f8144 1 0x401f8418 0 0x401f82b8>; 1950 gpr = <0x400ac018 0x2 0x0>; 1951 }; 1952 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_sai2_rx_bclk: IOMUXC_GPIO_SD_B0_02_SAI2_RX_BCLK { 1953 pinmux = <0x401f8144 3 0x401f8458 0 0x401f82b8>; 1954 }; 1955 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_usdhc1_cmd: IOMUXC_GPIO_SD_B0_02_USDHC1_CMD { 1956 pinmux = <0x401f8144 0 0x0 0 0x401f82b8>; 1957 }; 1958 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_in16: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_IN16 { 1959 pinmux = <0x401f8144 7 0x401f84a8 0 0x401f82b8>; 1960 gpr = <0x400ac018 0x1c 0x0>; 1961 }; 1962 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_inout16: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_INOUT16 { 1963 pinmux = <0x401f8144 7 0x401f84a8 0 0x401f82b8>; 1964 gpr = <0x400ac018 0x1c 0x0>; 1965 }; 1966 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_enet_mdc: IOMUXC_GPIO_SD_B0_03_ENET_MDC { 1967 pinmux = <0x401f8148 6 0x0 0 0x401f82bc>; 1968 }; 1969 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio3_io16: IOMUXC_GPIO_SD_B0_03_GPIO3_IO16 { 1970 pinmux = <0x401f8148 5 0x0 0 0x401f82bc>; 1971 }; 1972 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpspi1_pcs0: IOMUXC_GPIO_SD_B0_03_LPSPI1_PCS0 { 1973 pinmux = <0x401f8148 4 0x401f839c 0 0x401f82bc>; 1974 }; 1975 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpuart7_rts_b: IOMUXC_GPIO_SD_B0_03_LPUART7_RTS_B { 1976 pinmux = <0x401f8148 2 0x0 0 0x401f82bc>; 1977 }; 1978 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_qtimer1_timer3: IOMUXC_GPIO_SD_B0_03_QTIMER1_TIMER3 { 1979 pinmux = <0x401f8148 1 0x401f841c 0 0x401f82bc>; 1980 gpr = <0x400ac018 0x3 0x0>; 1981 }; 1982 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_sai2_rx_data: IOMUXC_GPIO_SD_B0_03_SAI2_RX_DATA { 1983 pinmux = <0x401f8148 3 0x401f845c 0 0x401f82bc>; 1984 }; 1985 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_usdhc1_clk: IOMUXC_GPIO_SD_B0_03_USDHC1_CLK { 1986 pinmux = <0x401f8148 0 0x0 0 0x401f82bc>; 1987 }; 1988 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexcan2_tx: IOMUXC_GPIO_SD_B0_04_FLEXCAN2_TX { 1989 pinmux = <0x401f814c 1 0x0 0 0x401f82c0>; 1990 }; 1991 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B0_04_FLEXSPI_B_SS0_B { 1992 pinmux = <0x401f814c 6 0x0 0 0x401f82c0>; 1993 }; 1994 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio3_io17: IOMUXC_GPIO_SD_B0_04_GPIO3_IO17 { 1995 pinmux = <0x401f814c 5 0x0 0 0x401f82c0>; 1996 }; 1997 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpspi1_sdo: IOMUXC_GPIO_SD_B0_04_LPSPI1_SDO { 1998 pinmux = <0x401f814c 4 0x401f83a8 0 0x401f82c0>; 1999 }; 2000 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpuart7_tx: IOMUXC_GPIO_SD_B0_04_LPUART7_TX { 2001 pinmux = <0x401f814c 2 0x401f8400 0 0x401f82c0>; 2002 }; 2003 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_sai2_tx_data: IOMUXC_GPIO_SD_B0_04_SAI2_TX_DATA { 2004 pinmux = <0x401f814c 3 0x0 0 0x401f82c0>; 2005 }; 2006 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_usdhc1_data0: IOMUXC_GPIO_SD_B0_04_USDHC1_DATA0 { 2007 pinmux = <0x401f814c 0 0x0 0 0x401f82c0>; 2008 }; 2009 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexcan2_rx: IOMUXC_GPIO_SD_B0_05_FLEXCAN2_RX { 2010 pinmux = <0x401f8150 1 0x401f8324 0 0x401f82c4>; 2011 }; 2012 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexspi_b_dqs: IOMUXC_GPIO_SD_B0_05_FLEXSPI_B_DQS { 2013 pinmux = <0x401f8150 6 0x0 0 0x401f82c4>; 2014 }; 2015 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio3_io18: IOMUXC_GPIO_SD_B0_05_GPIO3_IO18 { 2016 pinmux = <0x401f8150 5 0x0 0 0x401f82c4>; 2017 }; 2018 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpspi1_sdi: IOMUXC_GPIO_SD_B0_05_LPSPI1_SDI { 2019 pinmux = <0x401f8150 4 0x401f83a4 0 0x401f82c4>; 2020 }; 2021 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpuart7_rx: IOMUXC_GPIO_SD_B0_05_LPUART7_RX { 2022 pinmux = <0x401f8150 2 0x401f83fc 0 0x401f82c4>; 2023 }; 2024 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_sai2_tx_bclk: IOMUXC_GPIO_SD_B0_05_SAI2_TX_BCLK { 2025 pinmux = <0x401f8150 3 0x401f8464 0 0x401f82c4>; 2026 }; 2027 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_usdhc1_data1: IOMUXC_GPIO_SD_B0_05_USDHC1_DATA1 { 2028 pinmux = <0x401f8150 0 0x0 0 0x401f82c4>; 2029 }; 2030 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_gpio3_io19: IOMUXC_GPIO_SD_B0_06_GPIO3_IO19 { 2031 pinmux = <0x401f8154 5 0x0 0 0x401f82c8>; 2032 }; 2033 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_ref_32k_out: IOMUXC_GPIO_SD_B0_06_REF_32K_OUT { 2034 pinmux = <0x401f8154 2 0x0 0 0x401f82c8>; 2035 }; 2036 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_sai2_tx_sync: IOMUXC_GPIO_SD_B0_06_SAI2_TX_SYNC { 2037 pinmux = <0x401f8154 3 0x401f8468 0 0x401f82c8>; 2038 }; 2039 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_usdhc1_cd_b: IOMUXC_GPIO_SD_B0_06_USDHC1_CD_B { 2040 pinmux = <0x401f8154 0 0x401f8490 0 0x401f82c8>; 2041 }; 2042 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_usdhc1_reset_b: IOMUXC_GPIO_SD_B0_06_USDHC1_RESET_B { 2043 pinmux = <0x401f8154 1 0x0 0 0x401f82c8>; 2044 }; 2045 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_wdog1_b: IOMUXC_GPIO_SD_B0_06_WDOG1_B { 2046 pinmux = <0x401f8154 4 0x0 0 0x401f82c8>; 2047 }; 2048 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_xbar1_xbar_in17: IOMUXC_GPIO_SD_B0_06_XBAR1_XBAR_IN17 { 2049 pinmux = <0x401f8154 6 0x401f84ac 0 0x401f82c8>; 2050 gpr = <0x400ac018 0x1d 0x0>; 2051 }; 2052 /omit-if-no-ref/ iomuxc_gpio_sd_b0_06_xbar1_xbar_inout17: IOMUXC_GPIO_SD_B0_06_XBAR1_XBAR_INOUT17 { 2053 pinmux = <0x401f8154 6 0x401f84ac 0 0x401f82c8>; 2054 gpr = <0x400ac018 0x1d 0x0>; 2055 }; 2056 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexcan1_tx: IOMUXC_GPIO_SD_B1_00_FLEXCAN1_TX { 2057 pinmux = <0x401f8158 4 0x0 0 0x401f82cc>; 2058 }; 2059 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 { 2060 pinmux = <0x401f8158 1 0x0 0 0x401f82cc>; 2061 }; 2062 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io20: IOMUXC_GPIO_SD_B1_00_GPIO3_IO20 { 2063 pinmux = <0x401f8158 5 0x0 0 0x401f82cc>; 2064 }; 2065 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart6_tx: IOMUXC_GPIO_SD_B1_00_LPUART6_TX { 2066 pinmux = <0x401f8158 2 0x401f83f8 1 0x401f82cc>; 2067 }; 2068 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data2: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA2 { 2069 pinmux = <0x401f8158 0 0x0 0 0x401f82cc>; 2070 }; 2071 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar1_xbar_in10: IOMUXC_GPIO_SD_B1_00_XBAR1_XBAR_IN10 { 2072 pinmux = <0x401f8158 3 0x401f84b0 1 0x401f82cc>; 2073 gpr = <0x400ac018 0x16 0x0>; 2074 }; 2075 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_xbar1_xbar_inout10: IOMUXC_GPIO_SD_B1_00_XBAR1_XBAR_INOUT10 { 2076 pinmux = <0x401f8158 3 0x401f84b0 1 0x401f82cc>; 2077 gpr = <0x400ac018 0x16 0x0>; 2078 }; 2079 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexcan1_rx: IOMUXC_GPIO_SD_B1_01_FLEXCAN1_RX { 2080 pinmux = <0x401f815c 4 0x401f8320 1 0x401f82d0>; 2081 }; 2082 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_01_FLEXSPI_A_SS1_B { 2083 pinmux = <0x401f815c 3 0x0 0 0x401f82d0>; 2084 }; 2085 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_SCLK { 2086 pinmux = <0x401f815c 1 0x0 0 0x401f82d0>; 2087 }; 2088 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io21: IOMUXC_GPIO_SD_B1_01_GPIO3_IO21 { 2089 pinmux = <0x401f815c 5 0x0 0 0x401f82d0>; 2090 }; 2091 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart6_rx: IOMUXC_GPIO_SD_B1_01_LPUART6_RX { 2092 pinmux = <0x401f815c 2 0x401f83f4 1 0x401f82d0>; 2093 }; 2094 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data3: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA3 { 2095 pinmux = <0x401f815c 0 0x0 0 0x401f82d0>; 2096 }; 2097 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_clko1: IOMUXC_GPIO_SD_B1_02_CCM_CLKO1 { 2098 pinmux = <0x401f8160 6 0x0 0 0x401f82d4>; 2099 }; 2100 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_enet_1588_event1_out: IOMUXC_GPIO_SD_B1_02_ENET_1588_EVENT1_OUT { 2101 pinmux = <0x401f8160 4 0x0 0 0x401f82d4>; 2102 }; 2103 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data0: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA0 { 2104 pinmux = <0x401f8160 1 0x0 0 0x401f82d4>; 2105 }; 2106 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io22: IOMUXC_GPIO_SD_B1_02_GPIO3_IO22 { 2107 pinmux = <0x401f8160 5 0x0 0 0x401f82d4>; 2108 }; 2109 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_lpi2c4_scl: IOMUXC_GPIO_SD_B1_02_LPI2C4_SCL { 2110 pinmux = <0x401f8160 3 0x401f8394 1 0x401f82d4>; 2111 }; 2112 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_lpuart8_tx: IOMUXC_GPIO_SD_B1_02_LPUART8_TX { 2113 pinmux = <0x401f8160 2 0x401f8408 0 0x401f82d4>; 2114 }; 2115 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_cmd: IOMUXC_GPIO_SD_B1_02_USDHC2_CMD { 2116 pinmux = <0x401f8160 0 0x0 0 0x401f82d4>; 2117 }; 2118 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_clko2: IOMUXC_GPIO_SD_B1_03_CCM_CLKO2 { 2119 pinmux = <0x401f8164 6 0x0 0 0x401f82d8>; 2120 }; 2121 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_enet_1588_event1_in: IOMUXC_GPIO_SD_B1_03_ENET_1588_EVENT1_IN { 2122 pinmux = <0x401f8164 4 0x0 0 0x401f82d8>; 2123 }; 2124 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data2: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA2 { 2125 pinmux = <0x401f8164 1 0x0 0 0x401f82d8>; 2126 }; 2127 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io23: IOMUXC_GPIO_SD_B1_03_GPIO3_IO23 { 2128 pinmux = <0x401f8164 5 0x0 0 0x401f82d8>; 2129 }; 2130 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_lpi2c4_sda: IOMUXC_GPIO_SD_B1_03_LPI2C4_SDA { 2131 pinmux = <0x401f8164 3 0x401f8398 1 0x401f82d8>; 2132 }; 2133 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_lpuart8_rx: IOMUXC_GPIO_SD_B1_03_LPUART8_RX { 2134 pinmux = <0x401f8164 2 0x401f8404 0 0x401f82d8>; 2135 }; 2136 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_clk: IOMUXC_GPIO_SD_B1_03_USDHC2_CLK { 2137 pinmux = <0x401f8164 0 0x0 0 0x401f82d8>; 2138 }; 2139 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_wait: IOMUXC_GPIO_SD_B1_04_CCM_WAIT { 2140 pinmux = <0x401f8168 6 0x0 0 0x401f82dc>; 2141 }; 2142 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_enet_ref_clk: IOMUXC_GPIO_SD_B1_04_ENET_REF_CLK { 2143 pinmux = <0x401f8168 3 0x401f8304 0 0x401f82dc>; 2144 }; 2145 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_enet_tx_clk: IOMUXC_GPIO_SD_B1_04_ENET_TX_CLK { 2146 pinmux = <0x401f8168 2 0x401f831c 0 0x401f82dc>; 2147 }; 2148 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ewm_out_b: IOMUXC_GPIO_SD_B1_04_EWM_OUT_B { 2149 pinmux = <0x401f8168 4 0x0 0 0x401f82dc>; 2150 }; 2151 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_data1: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_DATA1 { 2152 pinmux = <0x401f8168 1 0x0 0 0x401f82dc>; 2153 }; 2154 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io24: IOMUXC_GPIO_SD_B1_04_GPIO3_IO24 { 2155 pinmux = <0x401f8168 5 0x0 0 0x401f82dc>; 2156 }; 2157 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_data0: IOMUXC_GPIO_SD_B1_04_USDHC2_DATA0 { 2158 pinmux = <0x401f8168 0 0x0 0 0x401f82dc>; 2159 }; 2160 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_05_CCM_PMIC_RDY { 2161 pinmux = <0x401f816c 6 0x401f8300 1 0x401f82e0>; 2162 }; 2163 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_enet_rx_data1: IOMUXC_GPIO_SD_B1_05_ENET_RX_DATA1 { 2164 pinmux = <0x401f816c 2 0x401f8310 0 0x401f82e0>; 2165 }; 2166 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS { 2167 pinmux = <0x401f816c 1 0x0 0 0x401f82e0>; 2168 }; 2169 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B { 2170 pinmux = <0x401f816c 4 0x0 0 0x401f82e0>; 2171 }; 2172 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io25: IOMUXC_GPIO_SD_B1_05_GPIO3_IO25 { 2173 pinmux = <0x401f816c 5 0x0 0 0x401f82e0>; 2174 }; 2175 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai3_mclk: IOMUXC_GPIO_SD_B1_05_SAI3_MCLK { 2176 pinmux = <0x401f816c 3 0x401f846c 0 0x401f82e0>; 2177 }; 2178 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_data1: IOMUXC_GPIO_SD_B1_05_USDHC2_DATA1 { 2179 pinmux = <0x401f816c 0 0x0 0 0x401f82e0>; 2180 }; 2181 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_ccm_stop: IOMUXC_GPIO_SD_B1_06_CCM_STOP { 2182 pinmux = <0x401f8170 6 0x0 0 0x401f82e4>; 2183 }; 2184 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_enet_rx_data0: IOMUXC_GPIO_SD_B1_06_ENET_RX_DATA0 { 2185 pinmux = <0x401f8170 2 0x401f830c 0 0x401f82e4>; 2186 }; 2187 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_data3: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_DATA3 { 2188 pinmux = <0x401f8170 1 0x401f8374 0 0x401f82e4>; 2189 }; 2190 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io26: IOMUXC_GPIO_SD_B1_06_GPIO3_IO26 { 2191 pinmux = <0x401f8170 5 0x0 0 0x401f82e4>; 2192 }; 2193 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 { 2194 pinmux = <0x401f8170 4 0x401f83ac 2 0x401f82e4>; 2195 }; 2196 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai3_tx_bclk: IOMUXC_GPIO_SD_B1_06_SAI3_TX_BCLK { 2197 pinmux = <0x401f8170 3 0x401f847c 0 0x401f82e4>; 2198 }; 2199 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_cd_b: IOMUXC_GPIO_SD_B1_06_USDHC2_CD_B { 2200 pinmux = <0x401f8170 0 0x401f8498 0 0x401f82e4>; 2201 }; 2202 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_enet_rx_en: IOMUXC_GPIO_SD_B1_07_ENET_RX_EN { 2203 pinmux = <0x401f8174 2 0x401f8314 0 0x401f82e8>; 2204 }; 2205 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK { 2206 pinmux = <0x401f8174 1 0x401f8378 0 0x401f82e8>; 2207 }; 2208 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io27: IOMUXC_GPIO_SD_B1_07_GPIO3_IO27 { 2209 pinmux = <0x401f8174 5 0x0 0 0x401f82e8>; 2210 }; 2211 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK { 2212 pinmux = <0x401f8174 4 0x401f83b0 2 0x401f82e8>; 2213 }; 2214 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai3_tx_sync: IOMUXC_GPIO_SD_B1_07_SAI3_TX_SYNC { 2215 pinmux = <0x401f8174 3 0x401f8480 0 0x401f82e8>; 2216 }; 2217 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_07_USDHC2_RESET_B { 2218 pinmux = <0x401f8174 0 0x0 0 0x401f82e8>; 2219 }; 2220 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_enet_rx_er: IOMUXC_GPIO_SD_B1_08_ENET_RX_ER { 2221 pinmux = <0x401f8178 2 0x401f8318 0 0x401f82ec>; 2222 }; 2223 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 { 2224 pinmux = <0x401f8178 1 0x401f8368 0 0x401f82ec>; 2225 }; 2226 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io28: IOMUXC_GPIO_SD_B1_08_GPIO3_IO28 { 2227 pinmux = <0x401f8178 5 0x0 0 0x401f82ec>; 2228 }; 2229 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO { 2230 pinmux = <0x401f8178 4 0x401f83b8 2 0x401f82ec>; 2231 }; 2232 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai3_tx_data: IOMUXC_GPIO_SD_B1_08_SAI3_TX_DATA { 2233 pinmux = <0x401f8178 3 0x0 0 0x401f82ec>; 2234 }; 2235 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 { 2236 pinmux = <0x401f8178 0 0x0 0 0x401f82ec>; 2237 }; 2238 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_enet_tx_en: IOMUXC_GPIO_SD_B1_09_ENET_TX_EN { 2239 pinmux = <0x401f817c 2 0x0 0 0x401f82f0>; 2240 }; 2241 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data2: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA2 { 2242 pinmux = <0x401f817c 1 0x401f8370 0 0x401f82f0>; 2243 }; 2244 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io29: IOMUXC_GPIO_SD_B1_09_GPIO3_IO29 { 2245 pinmux = <0x401f817c 5 0x0 0 0x401f82f0>; 2246 }; 2247 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI { 2248 pinmux = <0x401f817c 4 0x401f83b4 2 0x401f82f0>; 2249 }; 2250 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai3_rx_bclk: IOMUXC_GPIO_SD_B1_09_SAI3_RX_BCLK { 2251 pinmux = <0x401f817c 3 0x401f8470 0 0x401f82f0>; 2252 }; 2253 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 { 2254 pinmux = <0x401f817c 0 0x0 0 0x401f82f0>; 2255 }; 2256 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_enet_tx_data0: IOMUXC_GPIO_SD_B1_10_ENET_TX_DATA0 { 2257 pinmux = <0x401f8180 2 0x0 0 0x401f82f4>; 2258 }; 2259 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data1: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA1 { 2260 pinmux = <0x401f8180 1 0x401f836c 0 0x401f82f4>; 2261 }; 2262 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io30: IOMUXC_GPIO_SD_B1_10_GPIO3_IO30 { 2263 pinmux = <0x401f8180 5 0x0 0 0x401f82f4>; 2264 }; 2265 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 { 2266 pinmux = <0x401f8180 4 0x0 0 0x401f82f4>; 2267 }; 2268 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_sai3_rx_sync: IOMUXC_GPIO_SD_B1_10_SAI3_RX_SYNC { 2269 pinmux = <0x401f8180 3 0x401f8478 0 0x401f82f4>; 2270 }; 2271 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 { 2272 pinmux = <0x401f8180 0 0x0 0 0x401f82f4>; 2273 }; 2274 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_enet_tx_data1: IOMUXC_GPIO_SD_B1_11_ENET_TX_DATA1 { 2275 pinmux = <0x401f8184 2 0x0 0 0x401f82f8>; 2276 }; 2277 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_SS0_B { 2278 pinmux = <0x401f8184 1 0x0 0 0x401f82f8>; 2279 }; 2280 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io31: IOMUXC_GPIO_SD_B1_11_GPIO3_IO31 { 2281 pinmux = <0x401f8184 5 0x0 0 0x401f82f8>; 2282 }; 2283 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 { 2284 pinmux = <0x401f8184 4 0x0 0 0x401f82f8>; 2285 }; 2286 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_sai3_rx_data: IOMUXC_GPIO_SD_B1_11_SAI3_RX_DATA { 2287 pinmux = <0x401f8184 3 0x401f8474 0 0x401f82f8>; 2288 }; 2289 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 { 2290 pinmux = <0x401f8184 0 0x0 0 0x401f82f8>; 2291 }; 2292 /omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B { 2293 pinmux = <0x0 0 0x0 0 0x400a8014>; 2294 }; 2295 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 { 2296 pinmux = <0x400a8004 5 0x0 0 0x400a801c>; 2297 }; 2298 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ { 2299 pinmux = <0x400a8004 0 0x0 0 0x400a801c>; 2300 }; 2301 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_ccm_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_CCM_PMIC_VSTBY_REQ { 2302 pinmux = <0x400a8008 0 0x0 0 0x400a8020>; 2303 }; 2304 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_gpio5_io02: IOMUXC_SNVS_PMIC_STBY_REQ_GPIO5_IO02 { 2305 pinmux = <0x400a8008 5 0x0 0 0x400a8020>; 2306 }; 2307 /omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B { 2308 pinmux = <0x0 0 0x0 0 0x400a8010>; 2309 }; 2310 /omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE { 2311 pinmux = <0x0 0 0x0 0 0x400a800c>; 2312 }; 2313 /omit-if-no-ref/ iomuxc_snvs_wakeup_arm_nmi: IOMUXC_SNVS_WAKEUP_ARM_NMI { 2314 pinmux = <0x400a8000 7 0x401f840c 1 0x400a8018>; 2315 }; 2316 /omit-if-no-ref/ iomuxc_snvs_wakeup_gpio5_io00: IOMUXC_SNVS_WAKEUP_GPIO5_IO00 { 2317 pinmux = <0x400a8000 5 0x0 0 0x400a8018>; 2318 }; 2319}; 2320 2321
