1 /*
2  * Copyright (c) 2024 Microchip Technology Inc.
3  *
4  * SPDX-License-Identifier: Apache-2.0
5  */
6 #ifndef _MEC5_HTMR_V1_H
7 #define _MEC5_HTMR_V1_H
8 
9 /** @addtogroup Device_Peripheral_peripherals
10   * @{
11   */
12 
13 /**
14   * @brief Hibernation timer on 32KHz clock domain (MEC_HTMR0)
15   */
16 
17 typedef struct mec_htmr_regs {                  /*!< (@ 0x40009800) MEC_HTMR0 Structure                                        */
18   __IOM uint32_t  PRELOAD;                      /*!< (@ 0x00000000) Hibernation timer preload                                  */
19   __IOM uint32_t  CTRL;                         /*!< (@ 0x00000004) Hibernation timer control                                  */
20   __IM  uint32_t  COUNT;                        /*!< (@ 0x00000008) Hibernation timer count                                    */
21 } MEC_HTMR_Type;                                /*!< Size = 12 (0xc)                                                           */
22 
23 /** @} */ /* End of group Device_Peripheral_peripherals */
24 
25 /** @addtogroup PosMask_peripherals
26   * @{
27   */
28 /* ========================================================  PRELOAD  ======================================================== */
29 /* =========================================================  CTRL  ========================================================== */
30 #define MEC_HTMR_CTRL_RES_Pos             (0UL)                     /*!< RES (Bit 0)                                           */
31 #define MEC_HTMR_CTRL_RES_Msk             (0x1UL)                   /*!< RES (Bitfield-Mask: 0x01)                             */
32 
33 /** @} */ /* End of group PosMask_peripherals */
34 
35 /** @addtogroup EnumValue_peripherals
36   * @{
37   */
38 /* ===============================================  MEC_HTMR CTRL RES [0..0]  =============================================== */
39 typedef enum {                                  /*!< MEC_HTMR_CTRL_RES                                                        */
40   MEC_HTMR_CTRL_RES_32KHZ             = 0,     /*!< 32KHZ : Count at 32KHz rate (30.5 us per tick)                            */
41   MEC_HTMR_CTRL_RES_8HZ               = 1,     /*!< 8HZ : Count at 1/8 second (0.125 seconds per tick)                        */
42 } MEC_HTMR_CTRL_RES_Enum;
43 
44 /** @} */ /* End of group EnumValue_peripherals */
45 
46 #endif /* _MEC5_HTMR_V1_H */
47