1 /***************************************************************************//** 2 * \file cyip_gpio_v5.h 3 * 4 * \brief 5 * GPIO IP definitions 6 * 7 ******************************************************************************** 8 * \copyright 9 * (c) (2016-2024), Cypress Semiconductor Corporation (an Infineon company) or 10 * an affiliate of Cypress Semiconductor Corporation. 11 * 12 * SPDX-License-Identifier: Apache-2.0 13 * 14 * Licensed under the Apache License, Version 2.0 (the "License"); 15 * you may not use this file except in compliance with the License. 16 * You may obtain a copy of the License at 17 * 18 * http://www.apache.org/licenses/LICENSE-2.0 19 * 20 * Unless required by applicable law or agreed to in writing, software 21 * distributed under the License is distributed on an "AS IS" BASIS, 22 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied. 23 * See the License for the specific language governing permissions and 24 * limitations under the License. 25 *******************************************************************************/ 26 27 #ifndef _CYIP_GPIO_V5_H_ 28 #define _CYIP_GPIO_V5_H_ 29 30 #include "cyip_headers.h" 31 32 /******************************************************************************* 33 * GPIO 34 *******************************************************************************/ 35 36 #define GPIO_PRT_V5_SECTION_SIZE 0x00000080UL 37 #define GPIO_V5_SECTION_SIZE 0x00010000UL 38 39 /** 40 * \brief GPIO port registers (GPIO_PRT) 41 */ 42 typedef struct { 43 __IOM uint32_t OUT; /*!< 0x00000000 Port output data register */ 44 __IOM uint32_t OUT_CLR; /*!< 0x00000004 Port output data clear register */ 45 __IOM uint32_t OUT_SET; /*!< 0x00000008 Port output data set register */ 46 __IOM uint32_t OUT_INV; /*!< 0x0000000C Port output data invert register */ 47 __IM uint32_t IN; /*!< 0x00000010 Port input state register */ 48 __IOM uint32_t INTR; /*!< 0x00000014 Port interrupt status register */ 49 __IOM uint32_t INTR_MASK; /*!< 0x00000018 Port interrupt mask register */ 50 __IM uint32_t INTR_MASKED; /*!< 0x0000001C Port interrupt masked status register */ 51 __IOM uint32_t INTR_SET; /*!< 0x00000020 Port interrupt set register */ 52 __IM uint32_t RESERVED[7]; 53 __IOM uint32_t INTR_CFG; /*!< 0x00000040 Port interrupt configuration register */ 54 __IOM uint32_t CFG; /*!< 0x00000044 Port configuration register */ 55 __IOM uint32_t CFG_IN; /*!< 0x00000048 Port input buffer configuration register */ 56 __IOM uint32_t CFG_OUT; /*!< 0x0000004C Port output buffer configuration register */ 57 __IOM uint32_t CFG_SIO; /*!< 0x00000050 Port SIO configuration register */ 58 __IM uint32_t RESERVED1; 59 __IOM uint32_t CFG_IN_AUTOLVL; /*!< 0x00000058 Port input buffer AUTOLVL configuration register */ 60 __IM uint32_t RESERVED2; 61 __IOM uint32_t CFG_OUT2; /*!< 0x00000060 Port output buffer configuration register 2 */ 62 __IOM uint32_t CFG_SLEW_EXT; /*!< 0x00000064 Port output buffer slew extension configuration register */ 63 __IOM uint32_t CFG_DRIVE_EXT0; /*!< 0x00000068 Port output buffer drive sel extension configuration register */ 64 __IOM uint32_t CFG_DRIVE_EXT1; /*!< 0x0000006C Port output buffer drive sel extension configuration register */ 65 __IM uint32_t RESERVED3[4]; 66 } GPIO_PRT_V5_Type; /*!< Size = 128 (0x80) */ 67 68 /** 69 * \brief GPIO port control/configuration (GPIO) 70 */ 71 typedef struct { 72 GPIO_PRT_V5_Type PRT[128]; /*!< 0x00000000 GPIO port registers */ 73 __IM uint32_t INTR_CAUSE0; /*!< 0x00004000 Interrupt port cause register 0 */ 74 __IM uint32_t INTR_CAUSE1; /*!< 0x00004004 Interrupt port cause register 1 */ 75 __IM uint32_t INTR_CAUSE2; /*!< 0x00004008 Interrupt port cause register 2 */ 76 __IM uint32_t INTR_CAUSE3; /*!< 0x0000400C Interrupt port cause register 3 */ 77 __IM uint32_t VDD_ACTIVE; /*!< 0x00004010 Extern power supply detection register */ 78 __IOM uint32_t VDD_INTR; /*!< 0x00004014 Supply detection interrupt register */ 79 __IOM uint32_t VDD_INTR_MASK; /*!< 0x00004018 Supply detection interrupt mask register */ 80 __IM uint32_t VDD_INTR_MASKED; /*!< 0x0000401C Supply detection interrupt masked register */ 81 __IOM uint32_t VDD_INTR_SET; /*!< 0x00004020 Supply detection interrupt set register */ 82 __IM uint32_t VDD_LVL; /*!< 0x00004024 External power supply level register */ 83 } GPIO_V5_Type; /*!< Size = 16424 (0x4028) */ 84 85 86 /* GPIO_PRT.OUT */ 87 #define GPIO_PRT_V5_OUT_OUT0_Pos 0UL 88 #define GPIO_PRT_V5_OUT_OUT0_Msk 0x1UL 89 #define GPIO_PRT_V5_OUT_OUT1_Pos 1UL 90 #define GPIO_PRT_V5_OUT_OUT1_Msk 0x2UL 91 #define GPIO_PRT_V5_OUT_OUT2_Pos 2UL 92 #define GPIO_PRT_V5_OUT_OUT2_Msk 0x4UL 93 #define GPIO_PRT_V5_OUT_OUT3_Pos 3UL 94 #define GPIO_PRT_V5_OUT_OUT3_Msk 0x8UL 95 #define GPIO_PRT_V5_OUT_OUT4_Pos 4UL 96 #define GPIO_PRT_V5_OUT_OUT4_Msk 0x10UL 97 #define GPIO_PRT_V5_OUT_OUT5_Pos 5UL 98 #define GPIO_PRT_V5_OUT_OUT5_Msk 0x20UL 99 #define GPIO_PRT_V5_OUT_OUT6_Pos 6UL 100 #define GPIO_PRT_V5_OUT_OUT6_Msk 0x40UL 101 #define GPIO_PRT_V5_OUT_OUT7_Pos 7UL 102 #define GPIO_PRT_V5_OUT_OUT7_Msk 0x80UL 103 /* GPIO_PRT.OUT_CLR */ 104 #define GPIO_PRT_V5_OUT_CLR_OUT0_Pos 0UL 105 #define GPIO_PRT_V5_OUT_CLR_OUT0_Msk 0x1UL 106 #define GPIO_PRT_V5_OUT_CLR_OUT1_Pos 1UL 107 #define GPIO_PRT_V5_OUT_CLR_OUT1_Msk 0x2UL 108 #define GPIO_PRT_V5_OUT_CLR_OUT2_Pos 2UL 109 #define GPIO_PRT_V5_OUT_CLR_OUT2_Msk 0x4UL 110 #define GPIO_PRT_V5_OUT_CLR_OUT3_Pos 3UL 111 #define GPIO_PRT_V5_OUT_CLR_OUT3_Msk 0x8UL 112 #define GPIO_PRT_V5_OUT_CLR_OUT4_Pos 4UL 113 #define GPIO_PRT_V5_OUT_CLR_OUT4_Msk 0x10UL 114 #define GPIO_PRT_V5_OUT_CLR_OUT5_Pos 5UL 115 #define GPIO_PRT_V5_OUT_CLR_OUT5_Msk 0x20UL 116 #define GPIO_PRT_V5_OUT_CLR_OUT6_Pos 6UL 117 #define GPIO_PRT_V5_OUT_CLR_OUT6_Msk 0x40UL 118 #define GPIO_PRT_V5_OUT_CLR_OUT7_Pos 7UL 119 #define GPIO_PRT_V5_OUT_CLR_OUT7_Msk 0x80UL 120 /* GPIO_PRT.OUT_SET */ 121 #define GPIO_PRT_V5_OUT_SET_OUT0_Pos 0UL 122 #define GPIO_PRT_V5_OUT_SET_OUT0_Msk 0x1UL 123 #define GPIO_PRT_V5_OUT_SET_OUT1_Pos 1UL 124 #define GPIO_PRT_V5_OUT_SET_OUT1_Msk 0x2UL 125 #define GPIO_PRT_V5_OUT_SET_OUT2_Pos 2UL 126 #define GPIO_PRT_V5_OUT_SET_OUT2_Msk 0x4UL 127 #define GPIO_PRT_V5_OUT_SET_OUT3_Pos 3UL 128 #define GPIO_PRT_V5_OUT_SET_OUT3_Msk 0x8UL 129 #define GPIO_PRT_V5_OUT_SET_OUT4_Pos 4UL 130 #define GPIO_PRT_V5_OUT_SET_OUT4_Msk 0x10UL 131 #define GPIO_PRT_V5_OUT_SET_OUT5_Pos 5UL 132 #define GPIO_PRT_V5_OUT_SET_OUT5_Msk 0x20UL 133 #define GPIO_PRT_V5_OUT_SET_OUT6_Pos 6UL 134 #define GPIO_PRT_V5_OUT_SET_OUT6_Msk 0x40UL 135 #define GPIO_PRT_V5_OUT_SET_OUT7_Pos 7UL 136 #define GPIO_PRT_V5_OUT_SET_OUT7_Msk 0x80UL 137 /* GPIO_PRT.OUT_INV */ 138 #define GPIO_PRT_V5_OUT_INV_OUT0_Pos 0UL 139 #define GPIO_PRT_V5_OUT_INV_OUT0_Msk 0x1UL 140 #define GPIO_PRT_V5_OUT_INV_OUT1_Pos 1UL 141 #define GPIO_PRT_V5_OUT_INV_OUT1_Msk 0x2UL 142 #define GPIO_PRT_V5_OUT_INV_OUT2_Pos 2UL 143 #define GPIO_PRT_V5_OUT_INV_OUT2_Msk 0x4UL 144 #define GPIO_PRT_V5_OUT_INV_OUT3_Pos 3UL 145 #define GPIO_PRT_V5_OUT_INV_OUT3_Msk 0x8UL 146 #define GPIO_PRT_V5_OUT_INV_OUT4_Pos 4UL 147 #define GPIO_PRT_V5_OUT_INV_OUT4_Msk 0x10UL 148 #define GPIO_PRT_V5_OUT_INV_OUT5_Pos 5UL 149 #define GPIO_PRT_V5_OUT_INV_OUT5_Msk 0x20UL 150 #define GPIO_PRT_V5_OUT_INV_OUT6_Pos 6UL 151 #define GPIO_PRT_V5_OUT_INV_OUT6_Msk 0x40UL 152 #define GPIO_PRT_V5_OUT_INV_OUT7_Pos 7UL 153 #define GPIO_PRT_V5_OUT_INV_OUT7_Msk 0x80UL 154 /* GPIO_PRT.IN */ 155 #define GPIO_PRT_V5_IN_IN0_Pos 0UL 156 #define GPIO_PRT_V5_IN_IN0_Msk 0x1UL 157 #define GPIO_PRT_V5_IN_IN1_Pos 1UL 158 #define GPIO_PRT_V5_IN_IN1_Msk 0x2UL 159 #define GPIO_PRT_V5_IN_IN2_Pos 2UL 160 #define GPIO_PRT_V5_IN_IN2_Msk 0x4UL 161 #define GPIO_PRT_V5_IN_IN3_Pos 3UL 162 #define GPIO_PRT_V5_IN_IN3_Msk 0x8UL 163 #define GPIO_PRT_V5_IN_IN4_Pos 4UL 164 #define GPIO_PRT_V5_IN_IN4_Msk 0x10UL 165 #define GPIO_PRT_V5_IN_IN5_Pos 5UL 166 #define GPIO_PRT_V5_IN_IN5_Msk 0x20UL 167 #define GPIO_PRT_V5_IN_IN6_Pos 6UL 168 #define GPIO_PRT_V5_IN_IN6_Msk 0x40UL 169 #define GPIO_PRT_V5_IN_IN7_Pos 7UL 170 #define GPIO_PRT_V5_IN_IN7_Msk 0x80UL 171 #define GPIO_PRT_V5_IN_FLT_IN_Pos 8UL 172 #define GPIO_PRT_V5_IN_FLT_IN_Msk 0x100UL 173 /* GPIO_PRT.INTR */ 174 #define GPIO_PRT_V5_INTR_EDGE0_Pos 0UL 175 #define GPIO_PRT_V5_INTR_EDGE0_Msk 0x1UL 176 #define GPIO_PRT_V5_INTR_EDGE1_Pos 1UL 177 #define GPIO_PRT_V5_INTR_EDGE1_Msk 0x2UL 178 #define GPIO_PRT_V5_INTR_EDGE2_Pos 2UL 179 #define GPIO_PRT_V5_INTR_EDGE2_Msk 0x4UL 180 #define GPIO_PRT_V5_INTR_EDGE3_Pos 3UL 181 #define GPIO_PRT_V5_INTR_EDGE3_Msk 0x8UL 182 #define GPIO_PRT_V5_INTR_EDGE4_Pos 4UL 183 #define GPIO_PRT_V5_INTR_EDGE4_Msk 0x10UL 184 #define GPIO_PRT_V5_INTR_EDGE5_Pos 5UL 185 #define GPIO_PRT_V5_INTR_EDGE5_Msk 0x20UL 186 #define GPIO_PRT_V5_INTR_EDGE6_Pos 6UL 187 #define GPIO_PRT_V5_INTR_EDGE6_Msk 0x40UL 188 #define GPIO_PRT_V5_INTR_EDGE7_Pos 7UL 189 #define GPIO_PRT_V5_INTR_EDGE7_Msk 0x80UL 190 #define GPIO_PRT_V5_INTR_FLT_EDGE_Pos 8UL 191 #define GPIO_PRT_V5_INTR_FLT_EDGE_Msk 0x100UL 192 #define GPIO_PRT_V5_INTR_IN_IN0_Pos 16UL 193 #define GPIO_PRT_V5_INTR_IN_IN0_Msk 0x10000UL 194 #define GPIO_PRT_V5_INTR_IN_IN1_Pos 17UL 195 #define GPIO_PRT_V5_INTR_IN_IN1_Msk 0x20000UL 196 #define GPIO_PRT_V5_INTR_IN_IN2_Pos 18UL 197 #define GPIO_PRT_V5_INTR_IN_IN2_Msk 0x40000UL 198 #define GPIO_PRT_V5_INTR_IN_IN3_Pos 19UL 199 #define GPIO_PRT_V5_INTR_IN_IN3_Msk 0x80000UL 200 #define GPIO_PRT_V5_INTR_IN_IN4_Pos 20UL 201 #define GPIO_PRT_V5_INTR_IN_IN4_Msk 0x100000UL 202 #define GPIO_PRT_V5_INTR_IN_IN5_Pos 21UL 203 #define GPIO_PRT_V5_INTR_IN_IN5_Msk 0x200000UL 204 #define GPIO_PRT_V5_INTR_IN_IN6_Pos 22UL 205 #define GPIO_PRT_V5_INTR_IN_IN6_Msk 0x400000UL 206 #define GPIO_PRT_V5_INTR_IN_IN7_Pos 23UL 207 #define GPIO_PRT_V5_INTR_IN_IN7_Msk 0x800000UL 208 #define GPIO_PRT_V5_INTR_FLT_IN_IN_Pos 24UL 209 #define GPIO_PRT_V5_INTR_FLT_IN_IN_Msk 0x1000000UL 210 /* GPIO_PRT.INTR_MASK */ 211 #define GPIO_PRT_V5_INTR_MASK_EDGE0_Pos 0UL 212 #define GPIO_PRT_V5_INTR_MASK_EDGE0_Msk 0x1UL 213 #define GPIO_PRT_V5_INTR_MASK_EDGE1_Pos 1UL 214 #define GPIO_PRT_V5_INTR_MASK_EDGE1_Msk 0x2UL 215 #define GPIO_PRT_V5_INTR_MASK_EDGE2_Pos 2UL 216 #define GPIO_PRT_V5_INTR_MASK_EDGE2_Msk 0x4UL 217 #define GPIO_PRT_V5_INTR_MASK_EDGE3_Pos 3UL 218 #define GPIO_PRT_V5_INTR_MASK_EDGE3_Msk 0x8UL 219 #define GPIO_PRT_V5_INTR_MASK_EDGE4_Pos 4UL 220 #define GPIO_PRT_V5_INTR_MASK_EDGE4_Msk 0x10UL 221 #define GPIO_PRT_V5_INTR_MASK_EDGE5_Pos 5UL 222 #define GPIO_PRT_V5_INTR_MASK_EDGE5_Msk 0x20UL 223 #define GPIO_PRT_V5_INTR_MASK_EDGE6_Pos 6UL 224 #define GPIO_PRT_V5_INTR_MASK_EDGE6_Msk 0x40UL 225 #define GPIO_PRT_V5_INTR_MASK_EDGE7_Pos 7UL 226 #define GPIO_PRT_V5_INTR_MASK_EDGE7_Msk 0x80UL 227 #define GPIO_PRT_V5_INTR_MASK_FLT_EDGE_Pos 8UL 228 #define GPIO_PRT_V5_INTR_MASK_FLT_EDGE_Msk 0x100UL 229 /* GPIO_PRT.INTR_MASKED */ 230 #define GPIO_PRT_V5_INTR_MASKED_EDGE0_Pos 0UL 231 #define GPIO_PRT_V5_INTR_MASKED_EDGE0_Msk 0x1UL 232 #define GPIO_PRT_V5_INTR_MASKED_EDGE1_Pos 1UL 233 #define GPIO_PRT_V5_INTR_MASKED_EDGE1_Msk 0x2UL 234 #define GPIO_PRT_V5_INTR_MASKED_EDGE2_Pos 2UL 235 #define GPIO_PRT_V5_INTR_MASKED_EDGE2_Msk 0x4UL 236 #define GPIO_PRT_V5_INTR_MASKED_EDGE3_Pos 3UL 237 #define GPIO_PRT_V5_INTR_MASKED_EDGE3_Msk 0x8UL 238 #define GPIO_PRT_V5_INTR_MASKED_EDGE4_Pos 4UL 239 #define GPIO_PRT_V5_INTR_MASKED_EDGE4_Msk 0x10UL 240 #define GPIO_PRT_V5_INTR_MASKED_EDGE5_Pos 5UL 241 #define GPIO_PRT_V5_INTR_MASKED_EDGE5_Msk 0x20UL 242 #define GPIO_PRT_V5_INTR_MASKED_EDGE6_Pos 6UL 243 #define GPIO_PRT_V5_INTR_MASKED_EDGE6_Msk 0x40UL 244 #define GPIO_PRT_V5_INTR_MASKED_EDGE7_Pos 7UL 245 #define GPIO_PRT_V5_INTR_MASKED_EDGE7_Msk 0x80UL 246 #define GPIO_PRT_V5_INTR_MASKED_FLT_EDGE_Pos 8UL 247 #define GPIO_PRT_V5_INTR_MASKED_FLT_EDGE_Msk 0x100UL 248 /* GPIO_PRT.INTR_SET */ 249 #define GPIO_PRT_V5_INTR_SET_EDGE0_Pos 0UL 250 #define GPIO_PRT_V5_INTR_SET_EDGE0_Msk 0x1UL 251 #define GPIO_PRT_V5_INTR_SET_EDGE1_Pos 1UL 252 #define GPIO_PRT_V5_INTR_SET_EDGE1_Msk 0x2UL 253 #define GPIO_PRT_V5_INTR_SET_EDGE2_Pos 2UL 254 #define GPIO_PRT_V5_INTR_SET_EDGE2_Msk 0x4UL 255 #define GPIO_PRT_V5_INTR_SET_EDGE3_Pos 3UL 256 #define GPIO_PRT_V5_INTR_SET_EDGE3_Msk 0x8UL 257 #define GPIO_PRT_V5_INTR_SET_EDGE4_Pos 4UL 258 #define GPIO_PRT_V5_INTR_SET_EDGE4_Msk 0x10UL 259 #define GPIO_PRT_V5_INTR_SET_EDGE5_Pos 5UL 260 #define GPIO_PRT_V5_INTR_SET_EDGE5_Msk 0x20UL 261 #define GPIO_PRT_V5_INTR_SET_EDGE6_Pos 6UL 262 #define GPIO_PRT_V5_INTR_SET_EDGE6_Msk 0x40UL 263 #define GPIO_PRT_V5_INTR_SET_EDGE7_Pos 7UL 264 #define GPIO_PRT_V5_INTR_SET_EDGE7_Msk 0x80UL 265 #define GPIO_PRT_V5_INTR_SET_FLT_EDGE_Pos 8UL 266 #define GPIO_PRT_V5_INTR_SET_FLT_EDGE_Msk 0x100UL 267 /* GPIO_PRT.INTR_CFG */ 268 #define GPIO_PRT_V5_INTR_CFG_EDGE0_SEL_Pos 0UL 269 #define GPIO_PRT_V5_INTR_CFG_EDGE0_SEL_Msk 0x3UL 270 #define GPIO_PRT_V5_INTR_CFG_EDGE1_SEL_Pos 2UL 271 #define GPIO_PRT_V5_INTR_CFG_EDGE1_SEL_Msk 0xCUL 272 #define GPIO_PRT_V5_INTR_CFG_EDGE2_SEL_Pos 4UL 273 #define GPIO_PRT_V5_INTR_CFG_EDGE2_SEL_Msk 0x30UL 274 #define GPIO_PRT_V5_INTR_CFG_EDGE3_SEL_Pos 6UL 275 #define GPIO_PRT_V5_INTR_CFG_EDGE3_SEL_Msk 0xC0UL 276 #define GPIO_PRT_V5_INTR_CFG_EDGE4_SEL_Pos 8UL 277 #define GPIO_PRT_V5_INTR_CFG_EDGE4_SEL_Msk 0x300UL 278 #define GPIO_PRT_V5_INTR_CFG_EDGE5_SEL_Pos 10UL 279 #define GPIO_PRT_V5_INTR_CFG_EDGE5_SEL_Msk 0xC00UL 280 #define GPIO_PRT_V5_INTR_CFG_EDGE6_SEL_Pos 12UL 281 #define GPIO_PRT_V5_INTR_CFG_EDGE6_SEL_Msk 0x3000UL 282 #define GPIO_PRT_V5_INTR_CFG_EDGE7_SEL_Pos 14UL 283 #define GPIO_PRT_V5_INTR_CFG_EDGE7_SEL_Msk 0xC000UL 284 #define GPIO_PRT_V5_INTR_CFG_FLT_EDGE_SEL_Pos 16UL 285 #define GPIO_PRT_V5_INTR_CFG_FLT_EDGE_SEL_Msk 0x30000UL 286 #define GPIO_PRT_V5_INTR_CFG_FLT_SEL_Pos 18UL 287 #define GPIO_PRT_V5_INTR_CFG_FLT_SEL_Msk 0x1C0000UL 288 /* GPIO_PRT.CFG */ 289 #define GPIO_PRT_V5_CFG_DRIVE_MODE0_Pos 0UL 290 #define GPIO_PRT_V5_CFG_DRIVE_MODE0_Msk 0x7UL 291 #define GPIO_PRT_V5_CFG_IN_EN0_Pos 3UL 292 #define GPIO_PRT_V5_CFG_IN_EN0_Msk 0x8UL 293 #define GPIO_PRT_V5_CFG_DRIVE_MODE1_Pos 4UL 294 #define GPIO_PRT_V5_CFG_DRIVE_MODE1_Msk 0x70UL 295 #define GPIO_PRT_V5_CFG_IN_EN1_Pos 7UL 296 #define GPIO_PRT_V5_CFG_IN_EN1_Msk 0x80UL 297 #define GPIO_PRT_V5_CFG_DRIVE_MODE2_Pos 8UL 298 #define GPIO_PRT_V5_CFG_DRIVE_MODE2_Msk 0x700UL 299 #define GPIO_PRT_V5_CFG_IN_EN2_Pos 11UL 300 #define GPIO_PRT_V5_CFG_IN_EN2_Msk 0x800UL 301 #define GPIO_PRT_V5_CFG_DRIVE_MODE3_Pos 12UL 302 #define GPIO_PRT_V5_CFG_DRIVE_MODE3_Msk 0x7000UL 303 #define GPIO_PRT_V5_CFG_IN_EN3_Pos 15UL 304 #define GPIO_PRT_V5_CFG_IN_EN3_Msk 0x8000UL 305 #define GPIO_PRT_V5_CFG_DRIVE_MODE4_Pos 16UL 306 #define GPIO_PRT_V5_CFG_DRIVE_MODE4_Msk 0x70000UL 307 #define GPIO_PRT_V5_CFG_IN_EN4_Pos 19UL 308 #define GPIO_PRT_V5_CFG_IN_EN4_Msk 0x80000UL 309 #define GPIO_PRT_V5_CFG_DRIVE_MODE5_Pos 20UL 310 #define GPIO_PRT_V5_CFG_DRIVE_MODE5_Msk 0x700000UL 311 #define GPIO_PRT_V5_CFG_IN_EN5_Pos 23UL 312 #define GPIO_PRT_V5_CFG_IN_EN5_Msk 0x800000UL 313 #define GPIO_PRT_V5_CFG_DRIVE_MODE6_Pos 24UL 314 #define GPIO_PRT_V5_CFG_DRIVE_MODE6_Msk 0x7000000UL 315 #define GPIO_PRT_V5_CFG_IN_EN6_Pos 27UL 316 #define GPIO_PRT_V5_CFG_IN_EN6_Msk 0x8000000UL 317 #define GPIO_PRT_V5_CFG_DRIVE_MODE7_Pos 28UL 318 #define GPIO_PRT_V5_CFG_DRIVE_MODE7_Msk 0x70000000UL 319 #define GPIO_PRT_V5_CFG_IN_EN7_Pos 31UL 320 #define GPIO_PRT_V5_CFG_IN_EN7_Msk 0x80000000UL 321 /* GPIO_PRT.CFG_IN */ 322 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL0_0_Pos 0UL 323 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL0_0_Msk 0x1UL 324 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL1_0_Pos 1UL 325 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL1_0_Msk 0x2UL 326 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL2_0_Pos 2UL 327 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL2_0_Msk 0x4UL 328 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL3_0_Pos 3UL 329 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL3_0_Msk 0x8UL 330 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL4_0_Pos 4UL 331 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL4_0_Msk 0x10UL 332 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL5_0_Pos 5UL 333 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL5_0_Msk 0x20UL 334 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL6_0_Pos 6UL 335 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL6_0_Msk 0x40UL 336 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL7_0_Pos 7UL 337 #define GPIO_PRT_V5_CFG_IN_VTRIP_SEL7_0_Msk 0x80UL 338 /* GPIO_PRT.CFG_OUT */ 339 #define GPIO_PRT_V5_CFG_OUT_SLOW0_Pos 0UL 340 #define GPIO_PRT_V5_CFG_OUT_SLOW0_Msk 0x1UL 341 #define GPIO_PRT_V5_CFG_OUT_SLOW1_Pos 1UL 342 #define GPIO_PRT_V5_CFG_OUT_SLOW1_Msk 0x2UL 343 #define GPIO_PRT_V5_CFG_OUT_SLOW2_Pos 2UL 344 #define GPIO_PRT_V5_CFG_OUT_SLOW2_Msk 0x4UL 345 #define GPIO_PRT_V5_CFG_OUT_SLOW3_Pos 3UL 346 #define GPIO_PRT_V5_CFG_OUT_SLOW3_Msk 0x8UL 347 #define GPIO_PRT_V5_CFG_OUT_SLOW4_Pos 4UL 348 #define GPIO_PRT_V5_CFG_OUT_SLOW4_Msk 0x10UL 349 #define GPIO_PRT_V5_CFG_OUT_SLOW5_Pos 5UL 350 #define GPIO_PRT_V5_CFG_OUT_SLOW5_Msk 0x20UL 351 #define GPIO_PRT_V5_CFG_OUT_SLOW6_Pos 6UL 352 #define GPIO_PRT_V5_CFG_OUT_SLOW6_Msk 0x40UL 353 #define GPIO_PRT_V5_CFG_OUT_SLOW7_Pos 7UL 354 #define GPIO_PRT_V5_CFG_OUT_SLOW7_Msk 0x80UL 355 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL0_Pos 16UL 356 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL0_Msk 0x30000UL 357 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL1_Pos 18UL 358 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL1_Msk 0xC0000UL 359 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL2_Pos 20UL 360 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL2_Msk 0x300000UL 361 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL3_Pos 22UL 362 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL3_Msk 0xC00000UL 363 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL4_Pos 24UL 364 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL4_Msk 0x3000000UL 365 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL5_Pos 26UL 366 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL5_Msk 0xC000000UL 367 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL6_Pos 28UL 368 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL6_Msk 0x30000000UL 369 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL7_Pos 30UL 370 #define GPIO_PRT_V5_CFG_OUT_DRIVE_SEL7_Msk 0xC0000000UL 371 /* GPIO_PRT.CFG_SIO */ 372 #define GPIO_PRT_V5_CFG_SIO_VREG_EN01_Pos 0UL 373 #define GPIO_PRT_V5_CFG_SIO_VREG_EN01_Msk 0x1UL 374 #define GPIO_PRT_V5_CFG_SIO_IBUF_SEL01_Pos 1UL 375 #define GPIO_PRT_V5_CFG_SIO_IBUF_SEL01_Msk 0x2UL 376 #define GPIO_PRT_V5_CFG_SIO_VTRIP_SEL01_Pos 2UL 377 #define GPIO_PRT_V5_CFG_SIO_VTRIP_SEL01_Msk 0x4UL 378 #define GPIO_PRT_V5_CFG_SIO_VREF_SEL01_Pos 3UL 379 #define GPIO_PRT_V5_CFG_SIO_VREF_SEL01_Msk 0x18UL 380 #define GPIO_PRT_V5_CFG_SIO_VOH_SEL01_Pos 5UL 381 #define GPIO_PRT_V5_CFG_SIO_VOH_SEL01_Msk 0xE0UL 382 #define GPIO_PRT_V5_CFG_SIO_VREG_EN23_Pos 8UL 383 #define GPIO_PRT_V5_CFG_SIO_VREG_EN23_Msk 0x100UL 384 #define GPIO_PRT_V5_CFG_SIO_IBUF_SEL23_Pos 9UL 385 #define GPIO_PRT_V5_CFG_SIO_IBUF_SEL23_Msk 0x200UL 386 #define GPIO_PRT_V5_CFG_SIO_VTRIP_SEL23_Pos 10UL 387 #define GPIO_PRT_V5_CFG_SIO_VTRIP_SEL23_Msk 0x400UL 388 #define GPIO_PRT_V5_CFG_SIO_VREF_SEL23_Pos 11UL 389 #define GPIO_PRT_V5_CFG_SIO_VREF_SEL23_Msk 0x1800UL 390 #define GPIO_PRT_V5_CFG_SIO_VOH_SEL23_Pos 13UL 391 #define GPIO_PRT_V5_CFG_SIO_VOH_SEL23_Msk 0xE000UL 392 #define GPIO_PRT_V5_CFG_SIO_VREG_EN45_Pos 16UL 393 #define GPIO_PRT_V5_CFG_SIO_VREG_EN45_Msk 0x10000UL 394 #define GPIO_PRT_V5_CFG_SIO_IBUF_SEL45_Pos 17UL 395 #define GPIO_PRT_V5_CFG_SIO_IBUF_SEL45_Msk 0x20000UL 396 #define GPIO_PRT_V5_CFG_SIO_VTRIP_SEL45_Pos 18UL 397 #define GPIO_PRT_V5_CFG_SIO_VTRIP_SEL45_Msk 0x40000UL 398 #define GPIO_PRT_V5_CFG_SIO_VREF_SEL45_Pos 19UL 399 #define GPIO_PRT_V5_CFG_SIO_VREF_SEL45_Msk 0x180000UL 400 #define GPIO_PRT_V5_CFG_SIO_VOH_SEL45_Pos 21UL 401 #define GPIO_PRT_V5_CFG_SIO_VOH_SEL45_Msk 0xE00000UL 402 #define GPIO_PRT_V5_CFG_SIO_VREG_EN67_Pos 24UL 403 #define GPIO_PRT_V5_CFG_SIO_VREG_EN67_Msk 0x1000000UL 404 #define GPIO_PRT_V5_CFG_SIO_IBUF_SEL67_Pos 25UL 405 #define GPIO_PRT_V5_CFG_SIO_IBUF_SEL67_Msk 0x2000000UL 406 #define GPIO_PRT_V5_CFG_SIO_VTRIP_SEL67_Pos 26UL 407 #define GPIO_PRT_V5_CFG_SIO_VTRIP_SEL67_Msk 0x4000000UL 408 #define GPIO_PRT_V5_CFG_SIO_VREF_SEL67_Pos 27UL 409 #define GPIO_PRT_V5_CFG_SIO_VREF_SEL67_Msk 0x18000000UL 410 #define GPIO_PRT_V5_CFG_SIO_VOH_SEL67_Pos 29UL 411 #define GPIO_PRT_V5_CFG_SIO_VOH_SEL67_Msk 0xE0000000UL 412 /* GPIO_PRT.CFG_IN_AUTOLVL */ 413 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL0_1_Pos 0UL 414 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL0_1_Msk 0x1UL 415 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL1_1_Pos 1UL 416 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL1_1_Msk 0x2UL 417 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL2_1_Pos 2UL 418 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL2_1_Msk 0x4UL 419 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL3_1_Pos 3UL 420 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL3_1_Msk 0x8UL 421 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL4_1_Pos 4UL 422 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL4_1_Msk 0x10UL 423 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL5_1_Pos 5UL 424 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL5_1_Msk 0x20UL 425 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL6_1_Pos 6UL 426 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL6_1_Msk 0x40UL 427 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL7_1_Pos 7UL 428 #define GPIO_PRT_V5_CFG_IN_AUTOLVL_VTRIP_SEL7_1_Msk 0x80UL 429 /* GPIO_PRT.CFG_OUT2 */ 430 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM0_Pos 0UL 431 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM0_Msk 0x7UL 432 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM1_Pos 3UL 433 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM1_Msk 0x38UL 434 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM2_Pos 6UL 435 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM2_Msk 0x1C0UL 436 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM3_Pos 9UL 437 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM3_Msk 0xE00UL 438 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM4_Pos 12UL 439 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM4_Msk 0x7000UL 440 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM5_Pos 15UL 441 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM5_Msk 0x38000UL 442 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM6_Pos 18UL 443 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM6_Msk 0x1C0000UL 444 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM7_Pos 21UL 445 #define GPIO_PRT_V5_CFG_OUT2_DS_TRIM7_Msk 0xE00000UL 446 /* GPIO_PRT.CFG_SLEW_EXT */ 447 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW0_Pos 0UL 448 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW0_Msk 0x7UL 449 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW1_Pos 4UL 450 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW1_Msk 0x70UL 451 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW2_Pos 8UL 452 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW2_Msk 0x700UL 453 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW3_Pos 12UL 454 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW3_Msk 0x7000UL 455 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW4_Pos 16UL 456 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW4_Msk 0x70000UL 457 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW5_Pos 20UL 458 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW5_Msk 0x700000UL 459 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW6_Pos 24UL 460 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW6_Msk 0x7000000UL 461 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW7_Pos 28UL 462 #define GPIO_PRT_V5_CFG_SLEW_EXT_SLEW7_Msk 0x70000000UL 463 /* GPIO_PRT.CFG_DRIVE_EXT0 */ 464 #define GPIO_PRT_V5_CFG_DRIVE_EXT0_DRIVE_SEL_EXT0_Pos 0UL 465 #define GPIO_PRT_V5_CFG_DRIVE_EXT0_DRIVE_SEL_EXT0_Msk 0x1FUL 466 #define GPIO_PRT_V5_CFG_DRIVE_EXT0_DRIVE_SEL_EXT1_Pos 8UL 467 #define GPIO_PRT_V5_CFG_DRIVE_EXT0_DRIVE_SEL_EXT1_Msk 0x1F00UL 468 #define GPIO_PRT_V5_CFG_DRIVE_EXT0_DRIVE_SEL_EXT2_Pos 16UL 469 #define GPIO_PRT_V5_CFG_DRIVE_EXT0_DRIVE_SEL_EXT2_Msk 0x1F0000UL 470 #define GPIO_PRT_V5_CFG_DRIVE_EXT0_DRIVE_SEL_EXT3_Pos 24UL 471 #define GPIO_PRT_V5_CFG_DRIVE_EXT0_DRIVE_SEL_EXT3_Msk 0x1F000000UL 472 /* GPIO_PRT.CFG_DRIVE_EXT1 */ 473 #define GPIO_PRT_V5_CFG_DRIVE_EXT1_DRIVE_SEL_EXT4_Pos 0UL 474 #define GPIO_PRT_V5_CFG_DRIVE_EXT1_DRIVE_SEL_EXT4_Msk 0x1FUL 475 #define GPIO_PRT_V5_CFG_DRIVE_EXT1_DRIVE_SEL_EXT5_Pos 8UL 476 #define GPIO_PRT_V5_CFG_DRIVE_EXT1_DRIVE_SEL_EXT5_Msk 0x1F00UL 477 #define GPIO_PRT_V5_CFG_DRIVE_EXT1_DRIVE_SEL_EXT6_Pos 16UL 478 #define GPIO_PRT_V5_CFG_DRIVE_EXT1_DRIVE_SEL_EXT6_Msk 0x1F0000UL 479 #define GPIO_PRT_V5_CFG_DRIVE_EXT1_DRIVE_SEL_EXT7_Pos 24UL 480 #define GPIO_PRT_V5_CFG_DRIVE_EXT1_DRIVE_SEL_EXT7_Msk 0x1F000000UL 481 482 483 /* GPIO.INTR_CAUSE0 */ 484 #define GPIO_V5_INTR_CAUSE0_PORT_INT_Pos 0UL 485 #define GPIO_V5_INTR_CAUSE0_PORT_INT_Msk 0xFFFFFFFFUL 486 /* GPIO.INTR_CAUSE1 */ 487 #define GPIO_V5_INTR_CAUSE1_PORT_INT_Pos 0UL 488 #define GPIO_V5_INTR_CAUSE1_PORT_INT_Msk 0xFFFFFFFFUL 489 /* GPIO.INTR_CAUSE2 */ 490 #define GPIO_V5_INTR_CAUSE2_PORT_INT_Pos 0UL 491 #define GPIO_V5_INTR_CAUSE2_PORT_INT_Msk 0xFFFFFFFFUL 492 /* GPIO.INTR_CAUSE3 */ 493 #define GPIO_V5_INTR_CAUSE3_PORT_INT_Pos 0UL 494 #define GPIO_V5_INTR_CAUSE3_PORT_INT_Msk 0xFFFFFFFFUL 495 /* GPIO.VDD_ACTIVE */ 496 #define GPIO_V5_VDD_ACTIVE_VDDIO_ACTIVE_Pos 0UL 497 #define GPIO_V5_VDD_ACTIVE_VDDIO_ACTIVE_Msk 0xFFFFUL 498 #define GPIO_V5_VDD_ACTIVE_VDDA_ACTIVE_Pos 30UL 499 #define GPIO_V5_VDD_ACTIVE_VDDA_ACTIVE_Msk 0x40000000UL 500 #define GPIO_V5_VDD_ACTIVE_VDDD_ACTIVE_Pos 31UL 501 #define GPIO_V5_VDD_ACTIVE_VDDD_ACTIVE_Msk 0x80000000UL 502 /* GPIO.VDD_INTR */ 503 #define GPIO_V5_VDD_INTR_VDDIO_ACTIVE_Pos 0UL 504 #define GPIO_V5_VDD_INTR_VDDIO_ACTIVE_Msk 0xFFFFUL 505 #define GPIO_V5_VDD_INTR_VDDA_ACTIVE_Pos 30UL 506 #define GPIO_V5_VDD_INTR_VDDA_ACTIVE_Msk 0x40000000UL 507 #define GPIO_V5_VDD_INTR_VDDD_ACTIVE_Pos 31UL 508 #define GPIO_V5_VDD_INTR_VDDD_ACTIVE_Msk 0x80000000UL 509 /* GPIO.VDD_INTR_MASK */ 510 #define GPIO_V5_VDD_INTR_MASK_VDDIO_ACTIVE_Pos 0UL 511 #define GPIO_V5_VDD_INTR_MASK_VDDIO_ACTIVE_Msk 0xFFFFUL 512 #define GPIO_V5_VDD_INTR_MASK_VDDA_ACTIVE_Pos 30UL 513 #define GPIO_V5_VDD_INTR_MASK_VDDA_ACTIVE_Msk 0x40000000UL 514 #define GPIO_V5_VDD_INTR_MASK_VDDD_ACTIVE_Pos 31UL 515 #define GPIO_V5_VDD_INTR_MASK_VDDD_ACTIVE_Msk 0x80000000UL 516 /* GPIO.VDD_INTR_MASKED */ 517 #define GPIO_V5_VDD_INTR_MASKED_VDDIO_ACTIVE_Pos 0UL 518 #define GPIO_V5_VDD_INTR_MASKED_VDDIO_ACTIVE_Msk 0xFFFFUL 519 #define GPIO_V5_VDD_INTR_MASKED_VDDA_ACTIVE_Pos 30UL 520 #define GPIO_V5_VDD_INTR_MASKED_VDDA_ACTIVE_Msk 0x40000000UL 521 #define GPIO_V5_VDD_INTR_MASKED_VDDD_ACTIVE_Pos 31UL 522 #define GPIO_V5_VDD_INTR_MASKED_VDDD_ACTIVE_Msk 0x80000000UL 523 /* GPIO.VDD_INTR_SET */ 524 #define GPIO_V5_VDD_INTR_SET_VDDIO_ACTIVE_Pos 0UL 525 #define GPIO_V5_VDD_INTR_SET_VDDIO_ACTIVE_Msk 0xFFFFUL 526 #define GPIO_V5_VDD_INTR_SET_VDDA_ACTIVE_Pos 30UL 527 #define GPIO_V5_VDD_INTR_SET_VDDA_ACTIVE_Msk 0x40000000UL 528 #define GPIO_V5_VDD_INTR_SET_VDDD_ACTIVE_Pos 31UL 529 #define GPIO_V5_VDD_INTR_SET_VDDD_ACTIVE_Msk 0x80000000UL 530 /* GPIO.VDD_LVL */ 531 #define GPIO_V5_VDD_LVL_VDDIO_LVL_Pos 0UL 532 #define GPIO_V5_VDD_LVL_VDDIO_LVL_Msk 0xFFFFUL 533 534 535 #endif /* _CYIP_GPIO_V5_H_ */ 536 537 538 /* [] END OF FILE */ 539
