1 /** 2 * @file xmc1_gpio_map.h 3 * @date 2019-07-30 4 * 5 * @cond 6 ********************************************************************************************************************* 7 * XMClib v2.1.24 - XMC Peripheral Driver Library 8 * 9 * Copyright (c) 2015-2019, Infineon Technologies AG 10 * All rights reserved. 11 * 12 * Redistribution and use in source and binary forms, with or without modification,are permitted provided that the 13 * following conditions are met: 14 * 15 * Redistributions of source code must retain the above copyright notice, this list of conditions and the following 16 * disclaimer. 17 * 18 * Redistributions in binary form must reproduce the above copyright notice, this list of conditions and the following 19 * disclaimer in the documentation and/or other materials provided with the distribution. 20 * 21 * Neither the name of the copyright holders nor the names of its contributors may be used to endorse or promote 22 * products derived from this software without specific prior written permission. 23 * 24 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, 25 * INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE 26 * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, 27 * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR 28 * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, 29 * WHETHER IN CONTRACT, STRICT LIABILITY,OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE 30 * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE. 31 * 32 * To improve the quality of the software, users are encouraged to share modifications, enhancements or bug fixes with 33 * Infineon Technologies AG dave@infineon.com). 34 ********************************************************************************************************************* 35 * 36 * Change History 37 * -------------- 38 * 39 * 2015-02-20: 40 * - Initial draft 41 * 42 * 2015-06-20: 43 * - Updated copyright information 44 * 45 * 2015-08-25: 46 * - Added XMC1400 47 * 48 * 2016-03-09: 49 * - Fixed VADC_EMUX signals 50 * - Added P1_6_AF_BCCU0_OUT2 for (UC_DEVICE == XMC1202) && (UC_PACKAGE == VQFN40) 51 * - Added HWCTRL_U1C0_DOUTx for XMC14xx 52 * 53 * 2016-08-22: 54 * - Added P1_5_AF_U0C0_DOUT0 for XMC14xx 55 * - Add missing P4_5_AF_BCCU0_OUT8 for XMC1402/04 64/48 pins package 56 * 57 * 2019-07-30: 58 * - Added support for XMC1404-Q040 59 * 60 * @endcond 61 * 62 * @brief XMC pin mapping definitions 63 */ 64 65 #ifndef XMC1_GPIO_MAP_H 66 #define XMC1_GPIO_MAP_H 67 68 #if (UC_DEVICE == XMC1100) && (UC_PACKAGE == VQFN24) 69 #define P0_0 XMC_GPIO_PORT0, 0 70 #define P0_1 XMC_GPIO_PORT0, 1 71 #define P0_2 XMC_GPIO_PORT0, 2 72 #define P0_3 XMC_GPIO_PORT0, 3 73 #define P0_5 XMC_GPIO_PORT0, 5 74 #define P0_6 XMC_GPIO_PORT0, 6 75 #define P0_7 XMC_GPIO_PORT0, 7 76 #define P0_8 XMC_GPIO_PORT0, 8 77 #define P0_9 XMC_GPIO_PORT0, 9 78 #define P0_12 XMC_GPIO_PORT0, 12 79 #define P0_13 XMC_GPIO_PORT0, 13 80 #define P0_14 XMC_GPIO_PORT0, 14 81 #define P0_15 XMC_GPIO_PORT0, 15 82 #define P1_0 XMC_GPIO_PORT1, 0 83 #define P1_1 XMC_GPIO_PORT1, 1 84 #define P1_2 XMC_GPIO_PORT1, 2 85 #define P1_3 XMC_GPIO_PORT1, 3 86 #define P2_0 XMC_GPIO_PORT2, 0 87 #define P2_1 XMC_GPIO_PORT2, 1 88 #define P2_2 XMC_GPIO_PORT2, 2 89 #define P2_6 XMC_GPIO_PORT2, 6 90 #define P2_7 XMC_GPIO_PORT2, 7 91 #define P2_8 XMC_GPIO_PORT2, 8 92 #define P2_9 XMC_GPIO_PORT2, 9 93 #define P2_10 XMC_GPIO_PORT2, 10 94 #define P2_11 XMC_GPIO_PORT2, 11 95 96 97 /* Alternate Output Function */ 98 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 99 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 100 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 101 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 102 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 103 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 104 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 105 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 106 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 107 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 108 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 109 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 110 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 111 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 112 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 113 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 114 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 115 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 116 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 117 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 118 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 119 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 120 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 121 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 122 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 123 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 124 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 125 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 126 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 127 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 128 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 129 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 130 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 131 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 132 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 133 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 134 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 135 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 136 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 137 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 138 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 139 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 140 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 141 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 142 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 143 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 144 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 145 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 146 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 147 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 148 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 149 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 150 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 151 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 152 153 /* HW control options */ 154 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 155 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 156 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 157 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 158 #endif 159 160 161 #if (UC_DEVICE == XMC1100) && (UC_PACKAGE == VQFN40) 162 #define P0_0 XMC_GPIO_PORT0, 0 163 #define P0_1 XMC_GPIO_PORT0, 1 164 #define P0_2 XMC_GPIO_PORT0, 2 165 #define P0_3 XMC_GPIO_PORT0, 3 166 #define P0_4 XMC_GPIO_PORT0, 4 167 #define P0_5 XMC_GPIO_PORT0, 5 168 #define P0_6 XMC_GPIO_PORT0, 6 169 #define P0_7 XMC_GPIO_PORT0, 7 170 #define P0_8 XMC_GPIO_PORT0, 8 171 #define P0_9 XMC_GPIO_PORT0, 9 172 #define P0_10 XMC_GPIO_PORT0, 10 173 #define P0_11 XMC_GPIO_PORT0, 11 174 #define P0_12 XMC_GPIO_PORT0, 12 175 #define P0_13 XMC_GPIO_PORT0, 13 176 #define P0_14 XMC_GPIO_PORT0, 14 177 #define P0_15 XMC_GPIO_PORT0, 15 178 #define P1_0 XMC_GPIO_PORT1, 0 179 #define P1_1 XMC_GPIO_PORT1, 1 180 #define P1_2 XMC_GPIO_PORT1, 2 181 #define P1_3 XMC_GPIO_PORT1, 3 182 #define P1_4 XMC_GPIO_PORT1, 4 183 #define P1_5 XMC_GPIO_PORT1, 5 184 #define P1_6 XMC_GPIO_PORT1, 6 185 #define P2_0 XMC_GPIO_PORT2, 0 186 #define P2_1 XMC_GPIO_PORT2, 1 187 #define P2_2 XMC_GPIO_PORT2, 2 188 #define P2_3 XMC_GPIO_PORT2, 3 189 #define P2_4 XMC_GPIO_PORT2, 4 190 #define P2_5 XMC_GPIO_PORT2, 5 191 #define P2_6 XMC_GPIO_PORT2, 6 192 #define P2_7 XMC_GPIO_PORT2, 7 193 #define P2_8 XMC_GPIO_PORT2, 8 194 #define P2_9 XMC_GPIO_PORT2, 9 195 #define P2_10 XMC_GPIO_PORT2, 10 196 #define P2_11 XMC_GPIO_PORT2, 11 197 198 199 /* Alternate Output Function */ 200 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 201 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 202 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 203 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 204 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 205 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 206 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 207 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 208 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 209 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 210 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 211 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 212 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 213 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 214 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 215 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 216 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 217 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 218 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 219 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 220 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 221 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 222 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 223 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 224 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 225 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 226 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 227 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 228 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 229 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 230 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 231 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 232 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 233 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 234 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 235 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 236 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 237 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 238 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 239 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 240 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 241 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 242 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 243 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 244 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 245 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 246 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 247 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 248 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 249 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 250 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 251 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 252 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 253 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 254 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 255 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 256 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 257 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 258 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 259 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 260 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 261 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 262 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 263 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 264 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 265 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 266 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 267 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 268 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 269 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 270 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 271 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 272 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 273 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 274 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 275 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 276 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 277 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 278 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 279 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 280 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 281 282 /* HW control options */ 283 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 284 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 285 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 286 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 287 #endif 288 289 290 #if (UC_DEVICE == XMC1100) && (UC_PACKAGE == TSSOP16) 291 #define P0_0 XMC_GPIO_PORT0, 0 292 #define P0_1 XMC_GPIO_PORT0, 1 293 #define P0_2 XMC_GPIO_PORT0, 2 294 #define P0_3 XMC_GPIO_PORT0, 3 295 #define P0_5 XMC_GPIO_PORT0, 5 296 #define P0_6 XMC_GPIO_PORT0, 6 297 #define P0_7 XMC_GPIO_PORT0, 7 298 #define P0_8 XMC_GPIO_PORT0, 8 299 #define P0_9 XMC_GPIO_PORT0, 9 300 #define P0_14 XMC_GPIO_PORT0, 14 301 #define P0_15 XMC_GPIO_PORT0, 15 302 #define P2_0 XMC_GPIO_PORT2, 0 303 #define P2_6 XMC_GPIO_PORT2, 6 304 #define P2_7 XMC_GPIO_PORT2, 7 305 #define P2_8 XMC_GPIO_PORT2, 8 306 #define P2_9 XMC_GPIO_PORT2, 9 307 #define P2_10 XMC_GPIO_PORT2, 10 308 #define P2_11 XMC_GPIO_PORT2, 11 309 310 311 /* Alternate Output Function */ 312 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 313 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 314 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 315 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 316 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 317 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 318 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 319 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 320 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 321 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 322 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 323 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 324 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 325 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 326 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 327 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 328 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 329 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 330 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 331 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 332 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 333 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 334 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 335 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 336 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 337 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 338 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 339 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 340 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 341 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 342 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 343 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 344 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 345 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 346 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 347 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 348 349 /* HW control options */ 350 #endif 351 352 353 #if (UC_DEVICE == XMC1100) && (UC_PACKAGE == TSSOP38) 354 #define P0_0 XMC_GPIO_PORT0, 0 355 #define P0_1 XMC_GPIO_PORT0, 1 356 #define P0_2 XMC_GPIO_PORT0, 2 357 #define P0_3 XMC_GPIO_PORT0, 3 358 #define P0_4 XMC_GPIO_PORT0, 4 359 #define P0_5 XMC_GPIO_PORT0, 5 360 #define P0_6 XMC_GPIO_PORT0, 6 361 #define P0_7 XMC_GPIO_PORT0, 7 362 #define P0_8 XMC_GPIO_PORT0, 8 363 #define P0_9 XMC_GPIO_PORT0, 9 364 #define P0_10 XMC_GPIO_PORT0, 10 365 #define P0_11 XMC_GPIO_PORT0, 11 366 #define P0_12 XMC_GPIO_PORT0, 12 367 #define P0_13 XMC_GPIO_PORT0, 13 368 #define P0_14 XMC_GPIO_PORT0, 14 369 #define P0_15 XMC_GPIO_PORT0, 15 370 #define P1_0 XMC_GPIO_PORT1, 0 371 #define P1_1 XMC_GPIO_PORT1, 1 372 #define P1_2 XMC_GPIO_PORT1, 2 373 #define P1_3 XMC_GPIO_PORT1, 3 374 #define P1_4 XMC_GPIO_PORT1, 4 375 #define P1_5 XMC_GPIO_PORT1, 5 376 #define P2_0 XMC_GPIO_PORT2, 0 377 #define P2_1 XMC_GPIO_PORT2, 1 378 #define P2_2 XMC_GPIO_PORT2, 2 379 #define P2_3 XMC_GPIO_PORT2, 3 380 #define P2_4 XMC_GPIO_PORT2, 4 381 #define P2_5 XMC_GPIO_PORT2, 5 382 #define P2_6 XMC_GPIO_PORT2, 6 383 #define P2_7 XMC_GPIO_PORT2, 7 384 #define P2_8 XMC_GPIO_PORT2, 8 385 #define P2_9 XMC_GPIO_PORT2, 9 386 #define P2_10 XMC_GPIO_PORT2, 10 387 #define P2_11 XMC_GPIO_PORT2, 11 388 389 390 /* Alternate Output Function */ 391 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 392 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 393 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 394 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 395 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 396 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 397 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 398 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 399 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 400 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 401 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 402 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 403 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 404 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 405 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 406 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 407 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 408 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 409 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 410 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 411 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 412 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 413 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 414 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 415 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 416 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 417 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 418 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 419 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 420 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 421 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 422 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 423 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 424 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 425 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 426 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 427 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 428 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 429 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 430 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 431 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 432 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 433 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 434 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 435 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 436 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 437 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 438 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 439 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 440 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 441 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 442 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 443 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 444 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 445 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 446 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 447 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 448 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 449 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 450 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 451 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 452 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 453 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 454 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 455 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 456 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 457 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 458 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 459 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 460 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 461 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 462 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 463 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 464 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 465 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 466 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 467 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 468 469 /* HW control options */ 470 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 471 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 472 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 473 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 474 #endif 475 476 477 #if (UC_DEVICE == XMC1200) && (UC_PACKAGE == TSSOP38) 478 #define P0_0 XMC_GPIO_PORT0, 0 479 #define P0_1 XMC_GPIO_PORT0, 1 480 #define P0_2 XMC_GPIO_PORT0, 2 481 #define P0_3 XMC_GPIO_PORT0, 3 482 #define P0_4 XMC_GPIO_PORT0, 4 483 #define P0_5 XMC_GPIO_PORT0, 5 484 #define P0_6 XMC_GPIO_PORT0, 6 485 #define P0_7 XMC_GPIO_PORT0, 7 486 #define P0_8 XMC_GPIO_PORT0, 8 487 #define P0_9 XMC_GPIO_PORT0, 9 488 #define P0_10 XMC_GPIO_PORT0, 10 489 #define P0_11 XMC_GPIO_PORT0, 11 490 #define P0_12 XMC_GPIO_PORT0, 12 491 #define P0_13 XMC_GPIO_PORT0, 13 492 #define P0_14 XMC_GPIO_PORT0, 14 493 #define P0_15 XMC_GPIO_PORT0, 15 494 #define P1_0 XMC_GPIO_PORT1, 0 495 #define P1_1 XMC_GPIO_PORT1, 1 496 #define P1_2 XMC_GPIO_PORT1, 2 497 #define P1_3 XMC_GPIO_PORT1, 3 498 #define P1_4 XMC_GPIO_PORT1, 4 499 #define P1_5 XMC_GPIO_PORT1, 5 500 #define P2_0 XMC_GPIO_PORT2, 0 501 #define P2_1 XMC_GPIO_PORT2, 1 502 #define P2_2 XMC_GPIO_PORT2, 2 503 #define P2_3 XMC_GPIO_PORT2, 3 504 #define P2_4 XMC_GPIO_PORT2, 4 505 #define P2_5 XMC_GPIO_PORT2, 5 506 #define P2_6 XMC_GPIO_PORT2, 6 507 #define P2_7 XMC_GPIO_PORT2, 7 508 #define P2_8 XMC_GPIO_PORT2, 8 509 #define P2_9 XMC_GPIO_PORT2, 9 510 #define P2_10 XMC_GPIO_PORT2, 10 511 #define P2_11 XMC_GPIO_PORT2, 11 512 513 514 /* Alternate Output Function */ 515 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 516 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 517 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 518 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 519 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 520 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 521 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 522 #define P0_1_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 523 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 524 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 525 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 526 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 527 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 528 #define P0_2_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 529 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 530 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 531 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 532 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 533 #define P0_3_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 534 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 535 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 536 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 537 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 538 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 539 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 540 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 541 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 542 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 543 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 544 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 545 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 546 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 547 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 548 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 549 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 550 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 551 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 552 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 553 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 554 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 555 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 556 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 557 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 558 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 559 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 560 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 561 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 562 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 563 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 564 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 565 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 566 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 567 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 568 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 569 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 570 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 571 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 572 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 573 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 574 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 575 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 576 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 577 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 578 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 579 #define P0_11_AF_LEDTS1_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 580 #define P0_11_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 581 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 582 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 583 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 584 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 585 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 586 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 587 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 588 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 589 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 590 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 591 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 592 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 593 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 594 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 595 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 596 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 597 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 598 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 599 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 600 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 601 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 602 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 603 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 604 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 605 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 606 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 607 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 608 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 609 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 610 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 611 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 612 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 613 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 614 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 615 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 616 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 617 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 618 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 619 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 620 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 621 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 622 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 623 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 624 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 625 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 626 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 627 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 628 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 629 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 630 #define P1_4_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 631 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 632 #define P1_4_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 633 #define P1_4_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 634 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 635 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 636 #define P1_5_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 637 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 638 #define P1_5_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 639 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 640 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 641 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 642 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 643 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 644 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 645 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 646 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 647 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 648 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 649 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 650 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 651 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 652 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 653 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 654 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 655 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 656 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 657 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 658 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 659 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 660 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 661 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 662 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 663 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 664 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 665 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 666 667 /* HW control options */ 668 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 669 #define P0_1_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 670 #define P0_2_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 671 #define P0_3_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 672 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 673 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 674 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 675 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 676 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 677 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 678 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 679 #define P0_11_HWCTRL_LEDTS1_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 680 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 681 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 682 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 683 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 684 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 685 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 686 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 687 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 688 #endif 689 690 691 #if (UC_DEVICE == XMC1201) && (UC_PACKAGE == VQFN40) 692 #define P0_0 XMC_GPIO_PORT0, 0 693 #define P0_1 XMC_GPIO_PORT0, 1 694 #define P0_2 XMC_GPIO_PORT0, 2 695 #define P0_3 XMC_GPIO_PORT0, 3 696 #define P0_4 XMC_GPIO_PORT0, 4 697 #define P0_5 XMC_GPIO_PORT0, 5 698 #define P0_6 XMC_GPIO_PORT0, 6 699 #define P0_7 XMC_GPIO_PORT0, 7 700 #define P0_8 XMC_GPIO_PORT0, 8 701 #define P0_9 XMC_GPIO_PORT0, 9 702 #define P0_10 XMC_GPIO_PORT0, 10 703 #define P0_11 XMC_GPIO_PORT0, 11 704 #define P0_12 XMC_GPIO_PORT0, 12 705 #define P0_13 XMC_GPIO_PORT0, 13 706 #define P0_14 XMC_GPIO_PORT0, 14 707 #define P0_15 XMC_GPIO_PORT0, 15 708 #define P1_0 XMC_GPIO_PORT1, 0 709 #define P1_1 XMC_GPIO_PORT1, 1 710 #define P1_2 XMC_GPIO_PORT1, 2 711 #define P1_3 XMC_GPIO_PORT1, 3 712 #define P1_4 XMC_GPIO_PORT1, 4 713 #define P1_5 XMC_GPIO_PORT1, 5 714 #define P1_6 XMC_GPIO_PORT1, 6 715 #define P2_0 XMC_GPIO_PORT2, 0 716 #define P2_1 XMC_GPIO_PORT2, 1 717 #define P2_2 XMC_GPIO_PORT2, 2 718 #define P2_3 XMC_GPIO_PORT2, 3 719 #define P2_4 XMC_GPIO_PORT2, 4 720 #define P2_5 XMC_GPIO_PORT2, 5 721 #define P2_6 XMC_GPIO_PORT2, 6 722 #define P2_7 XMC_GPIO_PORT2, 7 723 #define P2_8 XMC_GPIO_PORT2, 8 724 #define P2_9 XMC_GPIO_PORT2, 9 725 #define P2_10 XMC_GPIO_PORT2, 10 726 #define P2_11 XMC_GPIO_PORT2, 11 727 728 729 /* Alternate Output Function */ 730 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 731 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 732 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 733 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 734 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 735 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 736 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 737 #define P0_1_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 738 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 739 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 740 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 741 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 742 #define P0_2_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 743 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 744 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 745 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 746 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 747 #define P0_3_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 748 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 749 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 750 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 751 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 752 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 753 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 754 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 755 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 756 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 757 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 758 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 759 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 760 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 761 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 762 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 763 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 764 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 765 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 766 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 767 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 768 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 769 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 770 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 771 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 772 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 773 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 774 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 775 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 776 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 777 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 778 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 779 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 780 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 781 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 782 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 783 #define P0_11_AF_LEDTS1_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 784 #define P0_11_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 785 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 786 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 787 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 788 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 789 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 790 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 791 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 792 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 793 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 794 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 795 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 796 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 797 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 798 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 799 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 800 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 801 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 802 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 803 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 804 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 805 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 806 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 807 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 808 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 809 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 810 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 811 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 812 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 813 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 814 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 815 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 816 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 817 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 818 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 819 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 820 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 821 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 822 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 823 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 824 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 825 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 826 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 827 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 828 #define P1_4_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 829 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 830 #define P1_4_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 831 #define P1_4_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 832 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 833 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 834 #define P1_5_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 835 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 836 #define P1_5_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 837 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 838 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 839 #define P1_6_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 840 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 841 #define P1_6_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 842 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 843 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 844 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 845 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 846 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 847 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 848 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 849 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 850 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 851 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 852 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 853 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 854 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 855 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 856 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 857 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 858 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 859 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 860 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 861 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 862 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 863 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 864 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 865 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 866 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 867 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 868 869 /* HW control options */ 870 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 871 #define P0_1_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 872 #define P0_2_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 873 #define P0_3_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 874 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 875 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 876 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 877 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 878 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 879 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 880 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 881 #define P0_11_HWCTRL_LEDTS1_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 882 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 883 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 884 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 885 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 886 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 887 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 888 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 889 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 890 #endif 891 892 893 #if (UC_DEVICE == XMC1201) && (UC_PACKAGE == TSSOP28) 894 #define P0_0 XMC_GPIO_PORT0, 0 895 #define P0_1 XMC_GPIO_PORT0, 1 896 #define P0_2 XMC_GPIO_PORT0, 2 897 #define P0_3 XMC_GPIO_PORT0, 3 898 #define P0_4 XMC_GPIO_PORT0, 4 899 #define P0_5 XMC_GPIO_PORT0, 5 900 #define P0_6 XMC_GPIO_PORT0, 6 901 #define P0_7 XMC_GPIO_PORT0, 7 902 #define P0_8 XMC_GPIO_PORT0, 8 903 #define P0_9 XMC_GPIO_PORT0, 9 904 #define P0_10 XMC_GPIO_PORT0, 10 905 #define P0_12 XMC_GPIO_PORT0, 12 906 #define P0_13 XMC_GPIO_PORT0, 13 907 #define P0_14 XMC_GPIO_PORT0, 14 908 #define P0_15 XMC_GPIO_PORT0, 15 909 #define P1_0 XMC_GPIO_PORT1, 0 910 #define P1_1 XMC_GPIO_PORT1, 1 911 #define P1_2 XMC_GPIO_PORT1, 2 912 #define P1_3 XMC_GPIO_PORT1, 3 913 #define P2_0 XMC_GPIO_PORT2, 0 914 #define P2_1 XMC_GPIO_PORT2, 1 915 #define P2_2 XMC_GPIO_PORT2, 2 916 #define P2_5 XMC_GPIO_PORT2, 5 917 #define P2_6 XMC_GPIO_PORT2, 6 918 #define P2_7 XMC_GPIO_PORT2, 7 919 #define P2_8 XMC_GPIO_PORT2, 8 920 #define P2_9 XMC_GPIO_PORT2, 9 921 #define P2_10 XMC_GPIO_PORT2, 10 922 #define P2_11 XMC_GPIO_PORT2, 11 923 924 925 /* Alternate Output Function */ 926 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 927 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 928 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 929 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 930 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 931 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 932 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 933 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 934 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 935 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 936 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 937 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 938 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 939 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 940 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 941 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 942 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 943 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 944 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 945 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 946 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 947 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 948 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 949 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 950 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 951 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 952 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 953 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 954 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 955 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 956 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 957 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 958 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 959 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 960 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 961 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 962 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 963 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 964 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 965 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 966 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 967 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 968 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 969 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 970 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 971 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 972 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 973 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 974 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 975 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 976 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 977 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 978 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 979 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 980 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 981 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 982 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 983 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 984 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 985 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 986 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 987 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 988 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 989 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 990 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 991 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 992 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 993 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 994 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 995 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 996 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 997 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 998 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 999 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1000 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 1001 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1002 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1003 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1004 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1005 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1006 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1007 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 1008 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1009 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1010 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1011 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1012 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1013 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 1014 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1015 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1016 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1017 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1018 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1019 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 1020 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1021 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1022 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1023 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1024 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1025 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1026 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1027 1028 /* HW control options */ 1029 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 1030 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 1031 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 1032 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 1033 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 1034 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 1035 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 1036 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 1037 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 1038 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 1039 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 1040 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 1041 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 1042 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 1043 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 1044 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 1045 #endif 1046 1047 1048 #if (UC_DEVICE == XMC1201) && (UC_PACKAGE == TSSOP38) 1049 #define P0_0 XMC_GPIO_PORT0, 0 1050 #define P0_1 XMC_GPIO_PORT0, 1 1051 #define P0_2 XMC_GPIO_PORT0, 2 1052 #define P0_3 XMC_GPIO_PORT0, 3 1053 #define P0_4 XMC_GPIO_PORT0, 4 1054 #define P0_5 XMC_GPIO_PORT0, 5 1055 #define P0_6 XMC_GPIO_PORT0, 6 1056 #define P0_7 XMC_GPIO_PORT0, 7 1057 #define P0_8 XMC_GPIO_PORT0, 8 1058 #define P0_9 XMC_GPIO_PORT0, 9 1059 #define P0_10 XMC_GPIO_PORT0, 10 1060 #define P0_11 XMC_GPIO_PORT0, 11 1061 #define P0_12 XMC_GPIO_PORT0, 12 1062 #define P0_13 XMC_GPIO_PORT0, 13 1063 #define P0_14 XMC_GPIO_PORT0, 14 1064 #define P0_15 XMC_GPIO_PORT0, 15 1065 #define P1_0 XMC_GPIO_PORT1, 0 1066 #define P1_1 XMC_GPIO_PORT1, 1 1067 #define P1_2 XMC_GPIO_PORT1, 2 1068 #define P1_3 XMC_GPIO_PORT1, 3 1069 #define P1_4 XMC_GPIO_PORT1, 4 1070 #define P1_5 XMC_GPIO_PORT1, 5 1071 #define P2_0 XMC_GPIO_PORT2, 0 1072 #define P2_1 XMC_GPIO_PORT2, 1 1073 #define P2_2 XMC_GPIO_PORT2, 2 1074 #define P2_3 XMC_GPIO_PORT2, 3 1075 #define P2_4 XMC_GPIO_PORT2, 4 1076 #define P2_5 XMC_GPIO_PORT2, 5 1077 #define P2_6 XMC_GPIO_PORT2, 6 1078 #define P2_7 XMC_GPIO_PORT2, 7 1079 #define P2_8 XMC_GPIO_PORT2, 8 1080 #define P2_9 XMC_GPIO_PORT2, 9 1081 #define P2_10 XMC_GPIO_PORT2, 10 1082 #define P2_11 XMC_GPIO_PORT2, 11 1083 1084 1085 /* Alternate Output Function */ 1086 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1087 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 1088 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1089 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1090 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1091 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1092 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1093 #define P0_1_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 1094 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1095 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1096 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 1097 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1098 #define P0_2_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 1099 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1100 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1101 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 1102 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1103 #define P0_3_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 1104 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1105 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1106 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 1107 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 1108 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 1109 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1110 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 1111 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 1112 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 1113 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 1114 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1115 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 1116 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 1117 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1118 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1119 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1120 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 1121 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 1122 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1123 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1124 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1125 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 1126 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 1127 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1128 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1129 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1130 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 1131 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 1132 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1133 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1134 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1135 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 1136 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 1137 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 1138 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 1139 #define P0_11_AF_LEDTS1_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 1140 #define P0_11_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 1141 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1142 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 1143 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 1144 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 1145 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 1146 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1147 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 1148 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1149 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 1150 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 1151 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1152 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 1153 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 1154 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 1155 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1156 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1157 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1158 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 1159 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 1160 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1161 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1162 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1163 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1164 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 1165 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 1166 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1167 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1168 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1169 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 1170 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 1171 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1172 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1173 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1174 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1175 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 1176 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 1177 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1178 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1179 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1180 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 1181 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 1182 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1183 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1184 #define P1_4_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 1185 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1186 #define P1_4_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 1187 #define P1_4_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1188 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1189 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 1190 #define P1_5_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 1191 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1192 #define P1_5_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 1193 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 1194 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 1195 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1196 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1197 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1198 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 1199 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1200 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1201 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1202 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1203 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1204 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 1205 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1206 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1207 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1208 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1209 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1210 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 1211 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1212 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1213 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1214 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1215 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 1216 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1217 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1218 1219 /* HW control options */ 1220 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 1221 #define P0_1_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 1222 #define P0_2_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 1223 #define P0_3_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 1224 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 1225 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 1226 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 1227 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 1228 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 1229 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 1230 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 1231 #define P0_11_HWCTRL_LEDTS1_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 1232 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 1233 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 1234 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 1235 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 1236 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 1237 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 1238 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 1239 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 1240 #endif 1241 1242 1243 #if (UC_DEVICE == XMC1202) && (UC_PACKAGE == VQFN24) 1244 #define P0_0 XMC_GPIO_PORT0, 0 1245 #define P0_1 XMC_GPIO_PORT0, 1 1246 #define P0_2 XMC_GPIO_PORT0, 2 1247 #define P0_3 XMC_GPIO_PORT0, 3 1248 #define P0_5 XMC_GPIO_PORT0, 5 1249 #define P0_6 XMC_GPIO_PORT0, 6 1250 #define P0_7 XMC_GPIO_PORT0, 7 1251 #define P0_8 XMC_GPIO_PORT0, 8 1252 #define P0_9 XMC_GPIO_PORT0, 9 1253 #define P0_12 XMC_GPIO_PORT0, 12 1254 #define P0_13 XMC_GPIO_PORT0, 13 1255 #define P0_14 XMC_GPIO_PORT0, 14 1256 #define P0_15 XMC_GPIO_PORT0, 15 1257 #define P1_0 XMC_GPIO_PORT1, 0 1258 #define P1_1 XMC_GPIO_PORT1, 1 1259 #define P1_2 XMC_GPIO_PORT1, 2 1260 #define P1_3 XMC_GPIO_PORT1, 3 1261 #define P2_0 XMC_GPIO_PORT2, 0 1262 #define P2_1 XMC_GPIO_PORT2, 1 1263 #define P2_2 XMC_GPIO_PORT2, 2 1264 #define P2_6 XMC_GPIO_PORT2, 6 1265 #define P2_7 XMC_GPIO_PORT2, 7 1266 #define P2_8 XMC_GPIO_PORT2, 8 1267 #define P2_9 XMC_GPIO_PORT2, 9 1268 #define P2_10 XMC_GPIO_PORT2, 10 1269 #define P2_11 XMC_GPIO_PORT2, 11 1270 1271 1272 /* Alternate Output Function */ 1273 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1274 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1275 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1276 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1277 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1278 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1279 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1280 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1281 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1282 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1283 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1284 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1285 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1286 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1287 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1288 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1289 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 1290 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1291 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1292 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1293 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 1294 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1295 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1296 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1297 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 1298 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 1299 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1300 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 1301 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 1302 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1303 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1304 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 1305 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1306 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1307 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1308 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1309 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1310 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1311 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1312 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1313 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1314 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1315 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1316 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1317 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1318 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1319 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1320 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1321 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1322 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1323 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1324 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1325 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1326 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1327 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1328 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1329 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1330 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1331 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1332 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1333 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1334 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1335 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1336 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1337 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1338 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1339 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1340 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1341 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1342 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1343 1344 /* HW control options */ 1345 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 1346 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 1347 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 1348 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 1349 #endif 1350 1351 1352 #if (UC_DEVICE == XMC1202) && (UC_PACKAGE == VQFN40) 1353 #define P0_0 XMC_GPIO_PORT0, 0 1354 #define P0_1 XMC_GPIO_PORT0, 1 1355 #define P0_2 XMC_GPIO_PORT0, 2 1356 #define P0_3 XMC_GPIO_PORT0, 3 1357 #define P0_4 XMC_GPIO_PORT0, 4 1358 #define P0_5 XMC_GPIO_PORT0, 5 1359 #define P0_6 XMC_GPIO_PORT0, 6 1360 #define P0_7 XMC_GPIO_PORT0, 7 1361 #define P0_8 XMC_GPIO_PORT0, 8 1362 #define P0_9 XMC_GPIO_PORT0, 9 1363 #define P0_10 XMC_GPIO_PORT0, 10 1364 #define P0_11 XMC_GPIO_PORT0, 11 1365 #define P0_12 XMC_GPIO_PORT0, 12 1366 #define P0_13 XMC_GPIO_PORT0, 13 1367 #define P0_14 XMC_GPIO_PORT0, 14 1368 #define P0_15 XMC_GPIO_PORT0, 15 1369 #define P1_0 XMC_GPIO_PORT1, 0 1370 #define P1_1 XMC_GPIO_PORT1, 1 1371 #define P1_2 XMC_GPIO_PORT1, 2 1372 #define P1_3 XMC_GPIO_PORT1, 3 1373 #define P1_4 XMC_GPIO_PORT1, 4 1374 #define P1_5 XMC_GPIO_PORT1, 5 1375 #define P1_6 XMC_GPIO_PORT1, 6 1376 #define P2_0 XMC_GPIO_PORT2, 0 1377 #define P2_1 XMC_GPIO_PORT2, 1 1378 #define P2_2 XMC_GPIO_PORT2, 2 1379 #define P2_3 XMC_GPIO_PORT2, 3 1380 #define P2_4 XMC_GPIO_PORT2, 4 1381 #define P2_5 XMC_GPIO_PORT2, 5 1382 #define P2_6 XMC_GPIO_PORT2, 6 1383 #define P2_7 XMC_GPIO_PORT2, 7 1384 #define P2_8 XMC_GPIO_PORT2, 8 1385 #define P2_9 XMC_GPIO_PORT2, 9 1386 #define P2_10 XMC_GPIO_PORT2, 10 1387 #define P2_11 XMC_GPIO_PORT2, 11 1388 1389 1390 /* Alternate Output Function */ 1391 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1392 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1393 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1394 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1395 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1396 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1397 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1398 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1399 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 1400 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1401 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1402 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1403 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 1404 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1405 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1406 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1407 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 1408 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1409 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1410 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 1411 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 1412 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1413 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1414 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1415 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1416 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1417 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1418 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1419 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1420 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1421 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1422 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1423 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 1424 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1425 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1426 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1427 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 1428 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1429 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1430 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1431 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 1432 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 1433 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 1434 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 1435 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1436 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 1437 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 1438 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 1439 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 1440 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1441 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 1442 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 1443 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1444 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1445 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 1446 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1447 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1448 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1449 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1450 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1451 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1452 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1453 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1454 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1455 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1456 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1457 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1458 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1459 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1460 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1461 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1462 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1463 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1464 #define P1_4_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 1465 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1466 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1467 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 1468 #define P1_5_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 1469 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1470 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 1471 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 1472 #define P1_6_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 1473 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1474 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1475 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 1476 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 1477 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 1478 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1479 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1480 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1481 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1482 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1483 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1484 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1485 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1486 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1487 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1488 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1489 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1490 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1491 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1492 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1493 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1494 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1495 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1496 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1497 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1498 1499 /* HW control options */ 1500 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 1501 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 1502 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 1503 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 1504 #endif 1505 1506 1507 #if (UC_DEVICE == XMC1202) && (UC_PACKAGE == TSSOP16) 1508 #define P0_0 XMC_GPIO_PORT0, 0 1509 #define P0_1 XMC_GPIO_PORT0, 1 1510 #define P0_2 XMC_GPIO_PORT0, 2 1511 #define P0_3 XMC_GPIO_PORT0, 3 1512 #define P0_5 XMC_GPIO_PORT0, 5 1513 #define P0_6 XMC_GPIO_PORT0, 6 1514 #define P0_7 XMC_GPIO_PORT0, 7 1515 #define P0_8 XMC_GPIO_PORT0, 8 1516 #define P0_9 XMC_GPIO_PORT0, 9 1517 #define P0_14 XMC_GPIO_PORT0, 14 1518 #define P0_15 XMC_GPIO_PORT0, 15 1519 #define P2_0 XMC_GPIO_PORT2, 0 1520 #define P2_6 XMC_GPIO_PORT2, 6 1521 #define P2_7 XMC_GPIO_PORT2, 7 1522 #define P2_8 XMC_GPIO_PORT2, 8 1523 #define P2_9 XMC_GPIO_PORT2, 9 1524 #define P2_10 XMC_GPIO_PORT2, 10 1525 #define P2_11 XMC_GPIO_PORT2, 11 1526 1527 1528 /* Alternate Output Function */ 1529 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1530 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1531 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1532 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1533 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1534 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1535 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1536 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1537 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1538 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1539 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1540 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1541 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1542 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1543 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1544 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 1545 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1546 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1547 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1548 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 1549 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1550 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1551 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1552 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 1553 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1554 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1555 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 1556 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1557 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1558 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1559 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1560 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1561 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1562 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1563 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1564 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1565 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1566 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1567 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1568 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1569 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1570 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1571 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1572 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1573 1574 /* HW control options */ 1575 #endif 1576 1577 1578 #if (UC_DEVICE == XMC1202) && (UC_PACKAGE == TSSOP28) 1579 #define P0_0 XMC_GPIO_PORT0, 0 1580 #define P0_1 XMC_GPIO_PORT0, 1 1581 #define P0_2 XMC_GPIO_PORT0, 2 1582 #define P0_3 XMC_GPIO_PORT0, 3 1583 #define P0_4 XMC_GPIO_PORT0, 4 1584 #define P0_5 XMC_GPIO_PORT0, 5 1585 #define P0_6 XMC_GPIO_PORT0, 6 1586 #define P0_7 XMC_GPIO_PORT0, 7 1587 #define P0_8 XMC_GPIO_PORT0, 8 1588 #define P0_9 XMC_GPIO_PORT0, 9 1589 #define P0_10 XMC_GPIO_PORT0, 10 1590 #define P0_12 XMC_GPIO_PORT0, 12 1591 #define P0_13 XMC_GPIO_PORT0, 13 1592 #define P0_14 XMC_GPIO_PORT0, 14 1593 #define P0_15 XMC_GPIO_PORT0, 15 1594 #define P1_0 XMC_GPIO_PORT1, 0 1595 #define P1_1 XMC_GPIO_PORT1, 1 1596 #define P1_2 XMC_GPIO_PORT1, 2 1597 #define P1_3 XMC_GPIO_PORT1, 3 1598 #define P2_0 XMC_GPIO_PORT2, 0 1599 #define P2_1 XMC_GPIO_PORT2, 1 1600 #define P2_2 XMC_GPIO_PORT2, 2 1601 #define P2_5 XMC_GPIO_PORT2, 5 1602 #define P2_6 XMC_GPIO_PORT2, 6 1603 #define P2_7 XMC_GPIO_PORT2, 7 1604 #define P2_8 XMC_GPIO_PORT2, 8 1605 #define P2_9 XMC_GPIO_PORT2, 9 1606 #define P2_10 XMC_GPIO_PORT2, 10 1607 #define P2_11 XMC_GPIO_PORT2, 11 1608 1609 1610 /* Alternate Output Function */ 1611 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1612 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1613 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1614 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1615 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1616 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1617 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1618 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 1619 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 1620 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1621 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1622 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1623 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1624 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1625 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1626 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1627 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1628 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1629 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1630 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1631 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 1632 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1633 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1634 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1635 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 1636 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1637 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1638 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1639 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 1640 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 1641 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 1642 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 1643 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 1644 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 1645 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1646 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 1647 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 1648 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1649 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1650 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 1651 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1652 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1653 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1654 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1655 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1656 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1657 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1658 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1659 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1660 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1661 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1662 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1663 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1664 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1665 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1666 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1667 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1668 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1669 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1670 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1671 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1672 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1673 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1674 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1675 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1676 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1677 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1678 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1679 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1680 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1681 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1682 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1683 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1684 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1685 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1686 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1687 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1688 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1689 1690 /* HW control options */ 1691 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 1692 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 1693 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 1694 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 1695 #endif 1696 1697 1698 #if (UC_DEVICE == XMC1301) && (UC_PACKAGE == VQFN24) 1699 #define P0_0 XMC_GPIO_PORT0, 0 1700 #define P0_1 XMC_GPIO_PORT0, 1 1701 #define P0_2 XMC_GPIO_PORT0, 2 1702 #define P0_3 XMC_GPIO_PORT0, 3 1703 #define P0_5 XMC_GPIO_PORT0, 5 1704 #define P0_6 XMC_GPIO_PORT0, 6 1705 #define P0_7 XMC_GPIO_PORT0, 7 1706 #define P0_8 XMC_GPIO_PORT0, 8 1707 #define P0_9 XMC_GPIO_PORT0, 9 1708 #define P0_12 XMC_GPIO_PORT0, 12 1709 #define P0_13 XMC_GPIO_PORT0, 13 1710 #define P0_14 XMC_GPIO_PORT0, 14 1711 #define P0_15 XMC_GPIO_PORT0, 15 1712 #define P1_0 XMC_GPIO_PORT1, 0 1713 #define P1_1 XMC_GPIO_PORT1, 1 1714 #define P1_2 XMC_GPIO_PORT1, 2 1715 #define P1_3 XMC_GPIO_PORT1, 3 1716 #define P2_0 XMC_GPIO_PORT2, 0 1717 #define P2_1 XMC_GPIO_PORT2, 1 1718 #define P2_2 XMC_GPIO_PORT2, 2 1719 #define P2_6 XMC_GPIO_PORT2, 6 1720 #define P2_7 XMC_GPIO_PORT2, 7 1721 #define P2_8 XMC_GPIO_PORT2, 8 1722 #define P2_9 XMC_GPIO_PORT2, 9 1723 #define P2_10 XMC_GPIO_PORT2, 10 1724 #define P2_11 XMC_GPIO_PORT2, 11 1725 1726 1727 /* Alternate Output Function */ 1728 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1729 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1730 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1731 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 1732 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1733 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1734 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1735 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 1736 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1737 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 1738 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1739 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 1740 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1741 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1742 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1743 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 1744 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1745 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1746 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1747 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 1748 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1749 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1750 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1751 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 1752 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1753 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1754 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 1755 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 1756 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 1757 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1758 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 1759 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 1760 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 1761 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 1762 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1763 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1764 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 1765 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1766 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1767 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1768 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 1769 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1770 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1771 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1772 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1773 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 1774 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1775 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1776 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1777 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1778 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 1779 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1780 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1781 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1782 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1783 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 1784 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1785 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1786 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1787 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1788 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1789 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 1790 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1791 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1792 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1793 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1794 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1795 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 1796 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1797 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1798 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1799 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1800 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1801 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 1802 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1803 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1804 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1805 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1806 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1807 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 1808 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1809 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1810 1811 /* HW control options */ 1812 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 1813 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 1814 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 1815 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 1816 #endif 1817 1818 1819 #if (UC_DEVICE == XMC1301) && (UC_PACKAGE == VQFN40) 1820 #define P0_0 XMC_GPIO_PORT0, 0 1821 #define P0_1 XMC_GPIO_PORT0, 1 1822 #define P0_2 XMC_GPIO_PORT0, 2 1823 #define P0_3 XMC_GPIO_PORT0, 3 1824 #define P0_4 XMC_GPIO_PORT0, 4 1825 #define P0_5 XMC_GPIO_PORT0, 5 1826 #define P0_6 XMC_GPIO_PORT0, 6 1827 #define P0_7 XMC_GPIO_PORT0, 7 1828 #define P0_8 XMC_GPIO_PORT0, 8 1829 #define P0_9 XMC_GPIO_PORT0, 9 1830 #define P0_10 XMC_GPIO_PORT0, 10 1831 #define P0_11 XMC_GPIO_PORT0, 11 1832 #define P0_12 XMC_GPIO_PORT0, 12 1833 #define P0_13 XMC_GPIO_PORT0, 13 1834 #define P0_14 XMC_GPIO_PORT0, 14 1835 #define P0_15 XMC_GPIO_PORT0, 15 1836 #define P1_0 XMC_GPIO_PORT1, 0 1837 #define P1_1 XMC_GPIO_PORT1, 1 1838 #define P1_2 XMC_GPIO_PORT1, 2 1839 #define P1_3 XMC_GPIO_PORT1, 3 1840 #define P1_4 XMC_GPIO_PORT1, 4 1841 #define P1_5 XMC_GPIO_PORT1, 5 1842 #define P1_6 XMC_GPIO_PORT1, 6 1843 #define P2_0 XMC_GPIO_PORT2, 0 1844 #define P2_1 XMC_GPIO_PORT2, 1 1845 #define P2_2 XMC_GPIO_PORT2, 2 1846 #define P2_3 XMC_GPIO_PORT2, 3 1847 #define P2_4 XMC_GPIO_PORT2, 4 1848 #define P2_5 XMC_GPIO_PORT2, 5 1849 #define P2_6 XMC_GPIO_PORT2, 6 1850 #define P2_7 XMC_GPIO_PORT2, 7 1851 #define P2_8 XMC_GPIO_PORT2, 8 1852 #define P2_9 XMC_GPIO_PORT2, 9 1853 #define P2_10 XMC_GPIO_PORT2, 10 1854 #define P2_11 XMC_GPIO_PORT2, 11 1855 1856 1857 /* Alternate Output Function */ 1858 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1859 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1860 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1861 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 1862 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1863 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1864 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1865 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1866 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1867 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 1868 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 1869 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1870 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1871 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1872 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 1873 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 1874 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 1875 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1876 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1877 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1878 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 1879 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 1880 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 1881 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1882 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 1883 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 1884 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 1885 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1886 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 1887 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1888 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 1889 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 1890 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 1891 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1892 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1893 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 1894 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 1895 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1896 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1897 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 1898 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 1899 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1900 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1901 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 1902 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 1903 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1904 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1905 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 1906 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 1907 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 1908 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 1909 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1910 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 1911 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 1912 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 1913 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 1914 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 1915 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 1916 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 1917 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 1918 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 1919 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 1920 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 1921 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1922 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1923 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 1924 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1925 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1926 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1927 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 1928 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1929 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1930 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 1931 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1932 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 1933 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1934 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 1935 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 1936 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1937 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 1938 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1939 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1940 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 1941 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1942 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 1943 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1944 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1945 #define P1_4_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 1946 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 1947 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 1948 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 1949 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 1950 #define P1_5_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 1951 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1952 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 1953 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 1954 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 1955 #define P1_6_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 1956 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1957 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 1958 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 1959 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 1960 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 1961 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 1962 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 1963 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 1964 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1965 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1966 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 1967 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 1968 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 1969 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 1970 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 1971 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 1972 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 1973 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 1974 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 1975 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 1976 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 1977 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1978 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 1979 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 1980 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 1981 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 1982 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 1983 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 1984 1985 /* HW control options */ 1986 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 1987 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 1988 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 1989 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 1990 #endif 1991 1992 1993 #if (UC_DEVICE == XMC1301) && (UC_PACKAGE == TSSOP16) 1994 #define P0_0 XMC_GPIO_PORT0, 0 1995 #define P0_1 XMC_GPIO_PORT0, 1 1996 #define P0_2 XMC_GPIO_PORT0, 2 1997 #define P0_3 XMC_GPIO_PORT0, 3 1998 #define P0_5 XMC_GPIO_PORT0, 5 1999 #define P0_6 XMC_GPIO_PORT0, 6 2000 #define P0_7 XMC_GPIO_PORT0, 7 2001 #define P0_8 XMC_GPIO_PORT0, 8 2002 #define P0_9 XMC_GPIO_PORT0, 9 2003 #define P0_14 XMC_GPIO_PORT0, 14 2004 #define P0_15 XMC_GPIO_PORT0, 15 2005 #define P2_0 XMC_GPIO_PORT2, 0 2006 #define P2_6 XMC_GPIO_PORT2, 6 2007 #define P2_7 XMC_GPIO_PORT2, 7 2008 #define P2_8 XMC_GPIO_PORT2, 8 2009 #define P2_9 XMC_GPIO_PORT2, 9 2010 #define P2_10 XMC_GPIO_PORT2, 10 2011 #define P2_11 XMC_GPIO_PORT2, 11 2012 2013 2014 /* Alternate Output Function */ 2015 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2016 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2017 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2018 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2019 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2020 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2021 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 2022 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2023 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 2024 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 2025 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2026 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2027 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2028 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2029 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2030 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2031 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2032 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2033 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2034 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2035 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2036 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2037 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2038 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2039 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2040 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2041 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2042 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2043 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2044 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2045 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2046 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2047 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2048 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2049 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2050 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2051 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2052 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2053 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2054 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2055 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2056 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2057 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2058 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2059 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2060 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2061 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2062 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2063 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2064 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2065 2066 /* HW control options */ 2067 #endif 2068 2069 2070 #if (UC_DEVICE == XMC1301) && (UC_PACKAGE == TSSOP38) 2071 #define P0_0 XMC_GPIO_PORT0, 0 2072 #define P0_1 XMC_GPIO_PORT0, 1 2073 #define P0_2 XMC_GPIO_PORT0, 2 2074 #define P0_3 XMC_GPIO_PORT0, 3 2075 #define P0_4 XMC_GPIO_PORT0, 4 2076 #define P0_5 XMC_GPIO_PORT0, 5 2077 #define P0_6 XMC_GPIO_PORT0, 6 2078 #define P0_7 XMC_GPIO_PORT0, 7 2079 #define P0_8 XMC_GPIO_PORT0, 8 2080 #define P0_9 XMC_GPIO_PORT0, 9 2081 #define P0_10 XMC_GPIO_PORT0, 10 2082 #define P0_11 XMC_GPIO_PORT0, 11 2083 #define P0_12 XMC_GPIO_PORT0, 12 2084 #define P0_13 XMC_GPIO_PORT0, 13 2085 #define P0_14 XMC_GPIO_PORT0, 14 2086 #define P0_15 XMC_GPIO_PORT0, 15 2087 #define P1_0 XMC_GPIO_PORT1, 0 2088 #define P1_1 XMC_GPIO_PORT1, 1 2089 #define P1_2 XMC_GPIO_PORT1, 2 2090 #define P1_3 XMC_GPIO_PORT1, 3 2091 #define P1_4 XMC_GPIO_PORT1, 4 2092 #define P1_5 XMC_GPIO_PORT1, 5 2093 #define P2_0 XMC_GPIO_PORT2, 0 2094 #define P2_1 XMC_GPIO_PORT2, 1 2095 #define P2_2 XMC_GPIO_PORT2, 2 2096 #define P2_3 XMC_GPIO_PORT2, 3 2097 #define P2_4 XMC_GPIO_PORT2, 4 2098 #define P2_5 XMC_GPIO_PORT2, 5 2099 #define P2_6 XMC_GPIO_PORT2, 6 2100 #define P2_7 XMC_GPIO_PORT2, 7 2101 #define P2_8 XMC_GPIO_PORT2, 8 2102 #define P2_9 XMC_GPIO_PORT2, 9 2103 #define P2_10 XMC_GPIO_PORT2, 10 2104 #define P2_11 XMC_GPIO_PORT2, 11 2105 2106 2107 /* Alternate Output Function */ 2108 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2109 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2110 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2111 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2112 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2113 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2114 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2115 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2116 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2117 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 2118 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 2119 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2120 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2121 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2122 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 2123 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 2124 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 2125 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2126 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2127 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2128 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 2129 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 2130 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 2131 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2132 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 2133 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 2134 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 2135 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2136 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 2137 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2138 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 2139 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2140 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2141 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2142 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2143 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2144 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2145 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2146 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2147 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2148 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2149 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2150 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2151 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2152 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2153 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2154 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2155 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 2156 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 2157 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 2158 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 2159 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2160 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 2161 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 2162 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 2163 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 2164 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 2165 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 2166 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2167 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 2168 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 2169 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 2170 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2171 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2172 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2173 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2174 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2175 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2176 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2177 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2178 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2179 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2180 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 2181 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2182 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 2183 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2184 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2185 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 2186 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2187 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2188 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2189 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2190 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 2191 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2192 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2193 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2194 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2195 #define P1_4_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 2196 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2197 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2198 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2199 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 2200 #define P1_5_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 2201 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2202 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2203 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 2204 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 2205 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2206 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2207 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2208 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2209 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2210 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2211 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2212 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2213 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2214 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2215 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2216 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2217 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2218 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2219 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2220 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2221 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2222 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2223 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2224 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2225 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2226 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2227 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2228 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2229 2230 /* HW control options */ 2231 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 2232 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 2233 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 2234 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 2235 #endif 2236 2237 2238 #if (UC_DEVICE == XMC1302) && (UC_PACKAGE == VQFN24) 2239 #define P0_0 XMC_GPIO_PORT0, 0 2240 #define P0_1 XMC_GPIO_PORT0, 1 2241 #define P0_2 XMC_GPIO_PORT0, 2 2242 #define P0_3 XMC_GPIO_PORT0, 3 2243 #define P0_5 XMC_GPIO_PORT0, 5 2244 #define P0_6 XMC_GPIO_PORT0, 6 2245 #define P0_7 XMC_GPIO_PORT0, 7 2246 #define P0_8 XMC_GPIO_PORT0, 8 2247 #define P0_9 XMC_GPIO_PORT0, 9 2248 #define P0_12 XMC_GPIO_PORT0, 12 2249 #define P0_13 XMC_GPIO_PORT0, 13 2250 #define P0_14 XMC_GPIO_PORT0, 14 2251 #define P0_15 XMC_GPIO_PORT0, 15 2252 #define P1_0 XMC_GPIO_PORT1, 0 2253 #define P1_1 XMC_GPIO_PORT1, 1 2254 #define P1_2 XMC_GPIO_PORT1, 2 2255 #define P1_3 XMC_GPIO_PORT1, 3 2256 #define P2_0 XMC_GPIO_PORT2, 0 2257 #define P2_1 XMC_GPIO_PORT2, 1 2258 #define P2_2 XMC_GPIO_PORT2, 2 2259 #define P2_6 XMC_GPIO_PORT2, 6 2260 #define P2_7 XMC_GPIO_PORT2, 7 2261 #define P2_8 XMC_GPIO_PORT2, 8 2262 #define P2_9 XMC_GPIO_PORT2, 9 2263 #define P2_10 XMC_GPIO_PORT2, 10 2264 #define P2_11 XMC_GPIO_PORT2, 11 2265 2266 2267 /* Alternate Output Function */ 2268 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2269 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2270 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2271 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2272 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2273 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2274 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2275 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2276 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 2277 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2278 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 2279 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2280 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2281 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2282 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2283 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2284 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2285 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2286 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2287 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2288 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2289 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 2290 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2291 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2292 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2293 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2294 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 2295 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2296 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2297 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2298 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2299 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 2300 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 2301 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 2302 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 2303 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2304 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 2305 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 2306 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 2307 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 2308 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2309 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2310 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2311 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 2312 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2313 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2314 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2315 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2316 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2317 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2318 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2319 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2320 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 2321 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2322 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 2323 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2324 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2325 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 2326 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2327 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2328 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2329 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2330 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 2331 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2332 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2333 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2334 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2335 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2336 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2337 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2338 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2339 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2340 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2341 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2342 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2343 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2344 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2345 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2346 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2347 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2348 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2349 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2350 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2351 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2352 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2353 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2354 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2355 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2356 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2357 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2358 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2359 2360 /* HW control options */ 2361 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 2362 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 2363 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 2364 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 2365 #endif 2366 2367 2368 #if (UC_DEVICE == XMC1302) && (UC_PACKAGE == VQFN40) 2369 #define P0_0 XMC_GPIO_PORT0, 0 2370 #define P0_1 XMC_GPIO_PORT0, 1 2371 #define P0_2 XMC_GPIO_PORT0, 2 2372 #define P0_3 XMC_GPIO_PORT0, 3 2373 #define P0_4 XMC_GPIO_PORT0, 4 2374 #define P0_5 XMC_GPIO_PORT0, 5 2375 #define P0_6 XMC_GPIO_PORT0, 6 2376 #define P0_7 XMC_GPIO_PORT0, 7 2377 #define P0_8 XMC_GPIO_PORT0, 8 2378 #define P0_9 XMC_GPIO_PORT0, 9 2379 #define P0_10 XMC_GPIO_PORT0, 10 2380 #define P0_11 XMC_GPIO_PORT0, 11 2381 #define P0_12 XMC_GPIO_PORT0, 12 2382 #define P0_13 XMC_GPIO_PORT0, 13 2383 #define P0_14 XMC_GPIO_PORT0, 14 2384 #define P0_15 XMC_GPIO_PORT0, 15 2385 #define P1_0 XMC_GPIO_PORT1, 0 2386 #define P1_1 XMC_GPIO_PORT1, 1 2387 #define P1_2 XMC_GPIO_PORT1, 2 2388 #define P1_3 XMC_GPIO_PORT1, 3 2389 #define P1_4 XMC_GPIO_PORT1, 4 2390 #define P1_5 XMC_GPIO_PORT1, 5 2391 #define P1_6 XMC_GPIO_PORT1, 6 2392 #define P2_0 XMC_GPIO_PORT2, 0 2393 #define P2_1 XMC_GPIO_PORT2, 1 2394 #define P2_2 XMC_GPIO_PORT2, 2 2395 #define P2_3 XMC_GPIO_PORT2, 3 2396 #define P2_4 XMC_GPIO_PORT2, 4 2397 #define P2_5 XMC_GPIO_PORT2, 5 2398 #define P2_6 XMC_GPIO_PORT2, 6 2399 #define P2_7 XMC_GPIO_PORT2, 7 2400 #define P2_8 XMC_GPIO_PORT2, 8 2401 #define P2_9 XMC_GPIO_PORT2, 9 2402 #define P2_10 XMC_GPIO_PORT2, 10 2403 #define P2_11 XMC_GPIO_PORT2, 11 2404 2405 2406 /* Alternate Output Function */ 2407 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2408 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2409 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2410 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2411 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2412 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2413 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2414 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2415 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2416 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 2417 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 2418 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 2419 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2420 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2421 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2422 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 2423 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 2424 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 2425 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2426 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2427 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2428 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 2429 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 2430 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 2431 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2432 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2433 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 2434 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 2435 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 2436 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2437 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2438 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 2439 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2440 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 2441 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2442 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2443 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2444 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2445 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2446 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2447 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2448 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2449 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2450 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2451 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 2452 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2453 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2454 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2455 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2456 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 2457 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2458 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2459 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2460 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2461 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 2462 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 2463 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 2464 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 2465 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 2466 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 2467 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2468 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 2469 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 2470 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 2471 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 2472 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 2473 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 2474 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 2475 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2476 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 2477 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 2478 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 2479 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 2480 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2481 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2482 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2483 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 2484 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2485 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2486 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2487 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2488 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2489 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2490 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2491 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2492 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 2493 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2494 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 2495 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2496 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2497 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 2498 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2499 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2500 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2501 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2502 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 2503 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2504 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2505 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2506 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2507 #define P1_4_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 2508 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2509 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2510 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2511 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 2512 #define P1_5_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 2513 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2514 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2515 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2516 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 2517 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 2518 #define P1_6_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT1 2519 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2520 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2521 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 2522 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 2523 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 2524 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2525 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2526 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2527 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2528 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2529 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2530 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2531 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2532 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2533 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2534 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2535 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2536 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2537 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2538 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2539 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2540 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2541 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2542 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2543 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2544 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2545 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2546 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2547 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2548 2549 /* HW control options */ 2550 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 2551 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 2552 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 2553 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 2554 #endif 2555 2556 2557 #if (UC_DEVICE == XMC1302) && (UC_PACKAGE == TSSOP16) 2558 #define P0_0 XMC_GPIO_PORT0, 0 2559 #define P0_1 XMC_GPIO_PORT0, 1 2560 #define P0_2 XMC_GPIO_PORT0, 2 2561 #define P0_3 XMC_GPIO_PORT0, 3 2562 #define P0_5 XMC_GPIO_PORT0, 5 2563 #define P0_6 XMC_GPIO_PORT0, 6 2564 #define P0_7 XMC_GPIO_PORT0, 7 2565 #define P0_8 XMC_GPIO_PORT0, 8 2566 #define P0_9 XMC_GPIO_PORT0, 9 2567 #define P0_14 XMC_GPIO_PORT0, 14 2568 #define P0_15 XMC_GPIO_PORT0, 15 2569 #define P2_0 XMC_GPIO_PORT2, 0 2570 #define P2_6 XMC_GPIO_PORT2, 6 2571 #define P2_7 XMC_GPIO_PORT2, 7 2572 #define P2_8 XMC_GPIO_PORT2, 8 2573 #define P2_9 XMC_GPIO_PORT2, 9 2574 #define P2_10 XMC_GPIO_PORT2, 10 2575 #define P2_11 XMC_GPIO_PORT2, 11 2576 2577 2578 /* Alternate Output Function */ 2579 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2580 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2581 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2582 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2583 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2584 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2585 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 2586 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2587 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2588 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 2589 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 2590 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2591 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2592 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2593 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2594 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2595 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2596 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2597 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2598 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2599 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2600 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 2601 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2602 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2603 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2604 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2605 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 2606 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2607 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2608 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2609 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2610 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 2611 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2612 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2613 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2614 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 2615 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2616 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2617 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2618 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2619 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2620 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2621 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2622 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2623 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2624 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2625 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2626 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2627 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2628 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2629 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2630 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2631 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2632 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2633 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2634 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2635 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2636 2637 /* HW control options */ 2638 #endif 2639 2640 2641 #if (UC_DEVICE == XMC1302) && (UC_PACKAGE == TSSOP28) 2642 #define P0_0 XMC_GPIO_PORT0, 0 2643 #define P0_1 XMC_GPIO_PORT0, 1 2644 #define P0_2 XMC_GPIO_PORT0, 2 2645 #define P0_3 XMC_GPIO_PORT0, 3 2646 #define P0_4 XMC_GPIO_PORT0, 4 2647 #define P0_5 XMC_GPIO_PORT0, 5 2648 #define P0_6 XMC_GPIO_PORT0, 6 2649 #define P0_7 XMC_GPIO_PORT0, 7 2650 #define P0_8 XMC_GPIO_PORT0, 8 2651 #define P0_9 XMC_GPIO_PORT0, 9 2652 #define P0_10 XMC_GPIO_PORT0, 10 2653 #define P0_12 XMC_GPIO_PORT0, 12 2654 #define P0_13 XMC_GPIO_PORT0, 13 2655 #define P0_14 XMC_GPIO_PORT0, 14 2656 #define P0_15 XMC_GPIO_PORT0, 15 2657 #define P1_0 XMC_GPIO_PORT1, 0 2658 #define P1_1 XMC_GPIO_PORT1, 1 2659 #define P1_2 XMC_GPIO_PORT1, 2 2660 #define P1_3 XMC_GPIO_PORT1, 3 2661 #define P2_0 XMC_GPIO_PORT2, 0 2662 #define P2_1 XMC_GPIO_PORT2, 1 2663 #define P2_2 XMC_GPIO_PORT2, 2 2664 #define P2_5 XMC_GPIO_PORT2, 5 2665 #define P2_6 XMC_GPIO_PORT2, 6 2666 #define P2_7 XMC_GPIO_PORT2, 7 2667 #define P2_8 XMC_GPIO_PORT2, 8 2668 #define P2_9 XMC_GPIO_PORT2, 9 2669 #define P2_10 XMC_GPIO_PORT2, 10 2670 #define P2_11 XMC_GPIO_PORT2, 11 2671 2672 2673 /* Alternate Output Function */ 2674 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2675 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2676 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2677 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2678 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2679 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2680 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2681 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2682 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 2683 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 2684 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 2685 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2686 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2687 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 2688 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2689 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 2690 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2691 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2692 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2693 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2694 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2695 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2696 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2697 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2698 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2699 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2700 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 2701 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2702 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2703 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2704 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2705 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 2706 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2707 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2708 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2709 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2710 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 2711 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 2712 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 2713 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 2714 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 2715 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 2716 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 2717 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 2718 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 2719 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2720 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 2721 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 2722 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 2723 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 2724 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2725 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2726 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2727 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 2728 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2729 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2730 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2731 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2732 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2733 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2734 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2735 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2736 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 2737 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2738 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 2739 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2740 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2741 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 2742 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2743 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2744 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2745 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2746 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 2747 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2748 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2749 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2750 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2751 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2752 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2753 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2754 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2755 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2756 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2757 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2758 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2759 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2760 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2761 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2762 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2763 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2764 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2765 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2766 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2767 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2768 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2769 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2770 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2771 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2772 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2773 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2774 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2775 2776 /* HW control options */ 2777 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 2778 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 2779 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 2780 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 2781 #endif 2782 2783 2784 #if (UC_DEVICE == XMC1302) && (UC_PACKAGE == TSSOP38) 2785 #define P0_0 XMC_GPIO_PORT0, 0 2786 #define P0_1 XMC_GPIO_PORT0, 1 2787 #define P0_2 XMC_GPIO_PORT0, 2 2788 #define P0_3 XMC_GPIO_PORT0, 3 2789 #define P0_4 XMC_GPIO_PORT0, 4 2790 #define P0_5 XMC_GPIO_PORT0, 5 2791 #define P0_6 XMC_GPIO_PORT0, 6 2792 #define P0_7 XMC_GPIO_PORT0, 7 2793 #define P0_8 XMC_GPIO_PORT0, 8 2794 #define P0_9 XMC_GPIO_PORT0, 9 2795 #define P0_10 XMC_GPIO_PORT0, 10 2796 #define P0_11 XMC_GPIO_PORT0, 11 2797 #define P0_12 XMC_GPIO_PORT0, 12 2798 #define P0_13 XMC_GPIO_PORT0, 13 2799 #define P0_14 XMC_GPIO_PORT0, 14 2800 #define P0_15 XMC_GPIO_PORT0, 15 2801 #define P1_0 XMC_GPIO_PORT1, 0 2802 #define P1_1 XMC_GPIO_PORT1, 1 2803 #define P1_2 XMC_GPIO_PORT1, 2 2804 #define P1_3 XMC_GPIO_PORT1, 3 2805 #define P1_4 XMC_GPIO_PORT1, 4 2806 #define P1_5 XMC_GPIO_PORT1, 5 2807 #define P2_0 XMC_GPIO_PORT2, 0 2808 #define P2_1 XMC_GPIO_PORT2, 1 2809 #define P2_2 XMC_GPIO_PORT2, 2 2810 #define P2_3 XMC_GPIO_PORT2, 3 2811 #define P2_4 XMC_GPIO_PORT2, 4 2812 #define P2_5 XMC_GPIO_PORT2, 5 2813 #define P2_6 XMC_GPIO_PORT2, 6 2814 #define P2_7 XMC_GPIO_PORT2, 7 2815 #define P2_8 XMC_GPIO_PORT2, 8 2816 #define P2_9 XMC_GPIO_PORT2, 9 2817 #define P2_10 XMC_GPIO_PORT2, 10 2818 #define P2_11 XMC_GPIO_PORT2, 11 2819 2820 2821 /* Alternate Output Function */ 2822 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2823 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2824 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2825 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2826 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2827 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2828 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2829 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2830 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2831 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 2832 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 2833 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 2834 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2835 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2836 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2837 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 2838 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 2839 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 2840 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2841 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2842 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2843 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 2844 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 2845 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 2846 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2847 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2848 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 2849 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 2850 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 2851 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2852 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2853 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 2854 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2855 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 2856 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2857 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 2858 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2859 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2860 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2861 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2862 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2863 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2864 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2865 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2866 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 2867 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 2868 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2869 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2870 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2871 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 2872 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 2873 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2874 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2875 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2876 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 2877 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 2878 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 2879 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 2880 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 2881 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 2882 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 2883 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 2884 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 2885 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 2886 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 2887 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 2888 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 2889 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 2890 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 2891 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 2892 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 2893 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 2894 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 2895 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2896 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2897 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2898 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 2899 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2900 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2901 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2902 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2903 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2904 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 2905 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2906 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2907 #define P1_1_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT1 2908 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2909 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 2910 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2911 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 2912 #define P1_2_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT1 2913 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2914 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 2915 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2916 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2917 #define P1_3_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT1 2918 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2919 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 2920 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2921 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2922 #define P1_4_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT1 2923 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 2924 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2925 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 2926 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 2927 #define P1_5_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT1 2928 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2929 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 2930 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2931 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 2932 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 2933 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 2934 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 2935 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 2936 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 2937 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2938 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2939 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 2940 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 2941 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 2942 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 2943 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 2944 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 2945 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 2946 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 2947 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 2948 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 2949 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 2950 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2951 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 2952 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 2953 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 2954 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 2955 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 2956 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 2957 2958 /* HW control options */ 2959 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 2960 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 2961 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 2962 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 2963 #endif 2964 2965 2966 #if (UC_DEVICE == XMC1401) && (UC_PACKAGE == LQFP64) 2967 #define P0_0 XMC_GPIO_PORT0, 0 2968 #define P0_1 XMC_GPIO_PORT0, 1 2969 #define P0_2 XMC_GPIO_PORT0, 2 2970 #define P0_3 XMC_GPIO_PORT0, 3 2971 #define P0_4 XMC_GPIO_PORT0, 4 2972 #define P0_5 XMC_GPIO_PORT0, 5 2973 #define P0_6 XMC_GPIO_PORT0, 6 2974 #define P0_7 XMC_GPIO_PORT0, 7 2975 #define P0_8 XMC_GPIO_PORT0, 8 2976 #define P0_9 XMC_GPIO_PORT0, 9 2977 #define P0_10 XMC_GPIO_PORT0, 10 2978 #define P0_11 XMC_GPIO_PORT0, 11 2979 #define P0_12 XMC_GPIO_PORT0, 12 2980 #define P0_13 XMC_GPIO_PORT0, 13 2981 #define P0_14 XMC_GPIO_PORT0, 14 2982 #define P0_15 XMC_GPIO_PORT0, 15 2983 #define P1_0 XMC_GPIO_PORT1, 0 2984 #define P1_1 XMC_GPIO_PORT1, 1 2985 #define P1_2 XMC_GPIO_PORT1, 2 2986 #define P1_3 XMC_GPIO_PORT1, 3 2987 #define P1_4 XMC_GPIO_PORT1, 4 2988 #define P1_5 XMC_GPIO_PORT1, 5 2989 #define P1_6 XMC_GPIO_PORT1, 6 2990 #define P1_7 XMC_GPIO_PORT1, 7 2991 #define P1_8 XMC_GPIO_PORT1, 8 2992 #define P2_0 XMC_GPIO_PORT2, 0 2993 #define P2_1 XMC_GPIO_PORT2, 1 2994 #define P2_2 XMC_GPIO_PORT2, 2 2995 #define P2_3 XMC_GPIO_PORT2, 3 2996 #define P2_4 XMC_GPIO_PORT2, 4 2997 #define P2_5 XMC_GPIO_PORT2, 5 2998 #define P2_6 XMC_GPIO_PORT2, 6 2999 #define P2_7 XMC_GPIO_PORT2, 7 3000 #define P2_8 XMC_GPIO_PORT2, 8 3001 #define P2_9 XMC_GPIO_PORT2, 9 3002 #define P2_10 XMC_GPIO_PORT2, 10 3003 #define P2_11 XMC_GPIO_PORT2, 11 3004 #define P2_12 XMC_GPIO_PORT2, 12 3005 #define P2_13 XMC_GPIO_PORT2, 13 3006 #define P3_0 XMC_GPIO_PORT3, 0 3007 #define P3_1 XMC_GPIO_PORT3, 1 3008 #define P3_2 XMC_GPIO_PORT3, 2 3009 #define P3_3 XMC_GPIO_PORT3, 3 3010 #define P3_4 XMC_GPIO_PORT3, 4 3011 #define P4_0 XMC_GPIO_PORT4, 0 3012 #define P4_1 XMC_GPIO_PORT4, 1 3013 #define P4_2 XMC_GPIO_PORT4, 2 3014 #define P4_3 XMC_GPIO_PORT4, 3 3015 #define P4_4 XMC_GPIO_PORT4, 4 3016 #define P4_5 XMC_GPIO_PORT4, 5 3017 #define P4_6 XMC_GPIO_PORT4, 6 3018 #define P4_7 XMC_GPIO_PORT4, 7 3019 #define P4_8 XMC_GPIO_PORT4, 8 3020 #define P4_9 XMC_GPIO_PORT4, 9 3021 #define P4_10 XMC_GPIO_PORT4, 10 3022 #define P4_11 XMC_GPIO_PORT4, 11 3023 3024 3025 /* Alternate Output Function */ 3026 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3027 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 3028 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3029 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3030 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3031 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3032 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3033 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3034 #define P0_1_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 3035 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3036 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3037 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 3038 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3039 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3040 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3041 #define P0_2_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 3042 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3043 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3044 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 3045 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3046 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3047 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3048 #define P0_3_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 3049 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3050 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3051 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 3052 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3053 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3054 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 3055 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 3056 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3057 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 3058 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 3059 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 3060 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 3061 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 3062 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3063 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 3064 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 3065 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 3066 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3067 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3068 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3069 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 3070 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3071 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 3072 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 3073 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3074 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3075 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3076 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 3077 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3078 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 3079 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 3080 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3081 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3082 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3083 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3084 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 3085 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 3086 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3087 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3088 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3089 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3090 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 3091 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 3092 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 3093 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3094 #define P0_11_AF_LEDTS1_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 3095 #define P0_11_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 3096 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3097 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 3098 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3099 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 3100 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 3101 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3102 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 3103 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3104 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 3105 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 3106 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3107 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 3108 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 3109 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 3110 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3111 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3112 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3113 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 3114 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 3115 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3116 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3117 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3118 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3119 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 3120 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3121 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3122 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3123 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 3124 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 3125 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3126 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3127 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3128 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3129 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 3130 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 3131 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3132 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3133 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3134 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3135 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 3136 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3137 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3138 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3139 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3140 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3141 #define P1_4_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 3142 #define P1_4_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3143 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3144 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3145 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3146 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3147 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3148 #define P1_5_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 3149 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 3150 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3151 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3152 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3153 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3154 #define P1_6_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 3155 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3156 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 3157 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 3158 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3159 #define P1_7_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3160 #define P1_7_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 3161 #define P1_7_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 3162 #define P1_7_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT7 3163 #define P1_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3164 #define P1_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3165 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3166 #define P1_8_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT4 3167 #define P1_8_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3168 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3169 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3170 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3171 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 3172 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3173 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3174 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3175 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 3176 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3177 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 3178 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3179 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3180 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3181 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 3182 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3183 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 3184 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3185 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3186 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3187 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3188 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3189 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3190 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3191 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 3192 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3193 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3194 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3195 #define P2_12_AF_LEDTS2_COL6 XMC_GPIO_MODE_OUTPUT_ALT8 3196 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3197 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3198 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 3199 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3200 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3201 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3202 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3203 #define P3_0_AF_LEDTS2_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3204 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3205 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3206 #define P3_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3207 #define P3_1_AF_LEDTS2_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3208 #define P3_1_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3209 #define P3_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3210 #define P3_2_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3211 #define P3_2_AF_LEDTS2_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3212 #define P3_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3213 #define P3_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3214 #define P3_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3215 #define P3_3_AF_LEDTS2_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3216 #define P3_3_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3217 #define P3_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3218 #define P3_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3219 #define P3_4_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3220 #define P3_4_AF_LEDTS2_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3221 #define P3_4_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3222 #define P3_4_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3223 #define P4_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3224 #define P4_0_AF_LEDTS2_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 3225 #define P4_0_AF_ERU1_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3226 #define P4_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT5 3227 #define P4_0_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3228 #define P4_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3229 #define P4_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 3230 #define P4_1_AF_LEDTS2_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 3231 #define P4_1_AF_ERU1_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3232 #define P4_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT5 3233 #define P4_1_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3234 #define P4_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3235 #define P4_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 3236 #define P4_2_AF_ERU1_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3237 #define P4_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 3238 #define P4_2_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 3239 #define P4_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3240 #define P4_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3241 #define P4_3_AF_ERU1_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3242 #define P4_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT5 3243 #define P4_3_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3244 #define P4_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3245 #define P4_4_AF_LEDTS2_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 3246 #define P4_4_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3247 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3248 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3249 #define P4_5_AF_LEDTS2_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 3250 #define P4_5_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 3251 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3252 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3253 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3254 #define P4_6_AF_LEDTS2_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 3255 #define P4_6_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 3256 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3257 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3258 #define P4_7_AF_LEDTS2_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 3259 #define P4_7_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 3260 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3261 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3262 #define P4_8_AF_LEDTS2_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 3263 #define P4_8_AF_LEDTS2_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 3264 #define P4_8_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3265 #define P4_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3266 #define P4_8_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3267 #define P4_9_AF_LEDTS2_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 3268 #define P4_9_AF_LEDTS2_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 3269 #define P4_9_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3270 #define P4_9_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT6 3271 #define P4_9_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3272 #define P4_10_AF_LEDTS2_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 3273 #define P4_10_AF_LEDTS2_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 3274 #define P4_10_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3275 #define P4_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT6 3276 #define P4_10_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 3277 #define P4_11_AF_LEDTS2_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 3278 #define P4_11_AF_LEDTS2_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 3279 #define P4_11_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3280 #define P4_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT6 3281 #define P4_11_AF_U1C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT7 3282 3283 /* HW control options */ 3284 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 3285 #define P0_1_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 3286 #define P0_2_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 3287 #define P0_3_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 3288 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3289 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3290 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3291 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3292 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3293 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3294 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3295 #define P0_11_HWCTRL_LEDTS1_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3296 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 3297 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 3298 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 3299 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 3300 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 3301 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 3302 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 3303 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 3304 #define P3_1_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 3305 #define P3_2_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 3306 #define P3_3_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 3307 #define P3_4_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 3308 #define P4_4_HWCTRL_LEDTS2_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3309 #define P4_5_HWCTRL_LEDTS2_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3310 #define P4_6_HWCTRL_LEDTS2_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3311 #define P4_7_HWCTRL_LEDTS2_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3312 #define P4_8_HWCTRL_LEDTS2_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 3313 #define P4_9_HWCTRL_LEDTS2_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 3314 #define P4_10_HWCTRL_LEDTS2_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 3315 #define P4_11_HWCTRL_LEDTS2_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 3316 #endif 3317 3318 3319 #if (UC_DEVICE == XMC1401) && (UC_PACKAGE == VQFN48) 3320 #define P0_0 XMC_GPIO_PORT0, 0 3321 #define P0_1 XMC_GPIO_PORT0, 1 3322 #define P0_2 XMC_GPIO_PORT0, 2 3323 #define P0_3 XMC_GPIO_PORT0, 3 3324 #define P0_4 XMC_GPIO_PORT0, 4 3325 #define P0_5 XMC_GPIO_PORT0, 5 3326 #define P0_6 XMC_GPIO_PORT0, 6 3327 #define P0_7 XMC_GPIO_PORT0, 7 3328 #define P0_8 XMC_GPIO_PORT0, 8 3329 #define P0_9 XMC_GPIO_PORT0, 9 3330 #define P0_10 XMC_GPIO_PORT0, 10 3331 #define P0_11 XMC_GPIO_PORT0, 11 3332 #define P0_12 XMC_GPIO_PORT0, 12 3333 #define P0_13 XMC_GPIO_PORT0, 13 3334 #define P0_14 XMC_GPIO_PORT0, 14 3335 #define P0_15 XMC_GPIO_PORT0, 15 3336 #define P1_0 XMC_GPIO_PORT1, 0 3337 #define P1_1 XMC_GPIO_PORT1, 1 3338 #define P1_2 XMC_GPIO_PORT1, 2 3339 #define P1_3 XMC_GPIO_PORT1, 3 3340 #define P1_4 XMC_GPIO_PORT1, 4 3341 #define P1_5 XMC_GPIO_PORT1, 5 3342 #define P1_6 XMC_GPIO_PORT1, 6 3343 #define P2_0 XMC_GPIO_PORT2, 0 3344 #define P2_1 XMC_GPIO_PORT2, 1 3345 #define P2_2 XMC_GPIO_PORT2, 2 3346 #define P2_3 XMC_GPIO_PORT2, 3 3347 #define P2_4 XMC_GPIO_PORT2, 4 3348 #define P2_5 XMC_GPIO_PORT2, 5 3349 #define P2_6 XMC_GPIO_PORT2, 6 3350 #define P2_7 XMC_GPIO_PORT2, 7 3351 #define P2_8 XMC_GPIO_PORT2, 8 3352 #define P2_9 XMC_GPIO_PORT2, 9 3353 #define P2_10 XMC_GPIO_PORT2, 10 3354 #define P2_11 XMC_GPIO_PORT2, 11 3355 #define P2_12 XMC_GPIO_PORT2, 12 3356 #define P2_13 XMC_GPIO_PORT2, 13 3357 #define P3_0 XMC_GPIO_PORT3, 0 3358 #define P4_4 XMC_GPIO_PORT4, 4 3359 #define P4_5 XMC_GPIO_PORT4, 5 3360 #define P4_6 XMC_GPIO_PORT4, 6 3361 #define P4_7 XMC_GPIO_PORT4, 7 3362 3363 3364 /* Alternate Output Function */ 3365 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3366 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 3367 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3368 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3369 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3370 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3371 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3372 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3373 #define P0_1_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 3374 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3375 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3376 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 3377 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3378 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3379 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3380 #define P0_2_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 3381 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3382 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3383 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 3384 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3385 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3386 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3387 #define P0_3_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 3388 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3389 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3390 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 3391 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3392 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3393 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 3394 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 3395 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3396 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 3397 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 3398 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 3399 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 3400 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 3401 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3402 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 3403 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 3404 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 3405 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3406 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3407 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3408 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 3409 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3410 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 3411 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 3412 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3413 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3414 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3415 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 3416 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3417 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 3418 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 3419 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3420 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3421 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3422 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3423 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 3424 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 3425 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3426 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3427 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3428 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3429 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 3430 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 3431 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 3432 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3433 #define P0_11_AF_LEDTS1_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 3434 #define P0_11_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 3435 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3436 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 3437 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3438 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 3439 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 3440 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3441 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 3442 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3443 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 3444 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 3445 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3446 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 3447 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 3448 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 3449 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3450 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3451 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3452 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 3453 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 3454 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3455 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3456 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3457 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3458 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 3459 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3460 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3461 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3462 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 3463 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 3464 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 3465 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3466 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3467 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3468 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 3469 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 3470 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 3471 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3472 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3473 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3474 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 3475 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 3476 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3477 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3478 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3479 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3480 #define P1_4_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 3481 #define P1_4_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3482 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3483 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3484 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3485 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3486 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3487 #define P1_5_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 3488 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 3489 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3490 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3491 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3492 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3493 #define P1_6_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 3494 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3495 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 3496 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 3497 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3498 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3499 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3500 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3501 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 3502 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3503 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3504 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3505 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 3506 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3507 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 3508 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3509 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3510 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3511 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 3512 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3513 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 3514 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3515 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3516 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3517 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3518 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 3519 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3520 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3521 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 3522 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3523 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3524 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3525 #define P2_12_AF_LEDTS2_COL6 XMC_GPIO_MODE_OUTPUT_ALT8 3526 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3527 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3528 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 3529 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3530 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3531 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3532 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3533 #define P3_0_AF_LEDTS2_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3534 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3535 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3536 #define P4_4_AF_LEDTS2_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 3537 #define P4_4_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 3538 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3539 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3540 #define P4_5_AF_LEDTS2_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 3541 #define P4_5_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 3542 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3543 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3544 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3545 #define P4_6_AF_LEDTS2_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 3546 #define P4_6_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 3547 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3548 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3549 #define P4_7_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 3550 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3551 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3552 3553 /* HW control options */ 3554 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 3555 #define P0_1_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 3556 #define P0_2_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 3557 #define P0_3_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 3558 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3559 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3560 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3561 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3562 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3563 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3564 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3565 #define P0_11_HWCTRL_LEDTS1_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3566 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 3567 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 3568 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 3569 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 3570 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 3571 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 3572 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 3573 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 3574 #define P4_4_HWCTRL_LEDTS2_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 3575 #define P4_5_HWCTRL_LEDTS2_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 3576 #define P4_6_HWCTRL_LEDTS2_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 3577 #define P4_7_HWCTRL_LEDTS2_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 3578 #endif 3579 3580 3581 #if (UC_DEVICE == XMC1402) && (UC_PACKAGE == LQFP64) 3582 #define P0_0 XMC_GPIO_PORT0, 0 3583 #define P0_1 XMC_GPIO_PORT0, 1 3584 #define P0_2 XMC_GPIO_PORT0, 2 3585 #define P0_3 XMC_GPIO_PORT0, 3 3586 #define P0_4 XMC_GPIO_PORT0, 4 3587 #define P0_5 XMC_GPIO_PORT0, 5 3588 #define P0_6 XMC_GPIO_PORT0, 6 3589 #define P0_7 XMC_GPIO_PORT0, 7 3590 #define P0_8 XMC_GPIO_PORT0, 8 3591 #define P0_9 XMC_GPIO_PORT0, 9 3592 #define P0_10 XMC_GPIO_PORT0, 10 3593 #define P0_11 XMC_GPIO_PORT0, 11 3594 #define P0_12 XMC_GPIO_PORT0, 12 3595 #define P0_13 XMC_GPIO_PORT0, 13 3596 #define P0_14 XMC_GPIO_PORT0, 14 3597 #define P0_15 XMC_GPIO_PORT0, 15 3598 #define P1_0 XMC_GPIO_PORT1, 0 3599 #define P1_1 XMC_GPIO_PORT1, 1 3600 #define P1_2 XMC_GPIO_PORT1, 2 3601 #define P1_3 XMC_GPIO_PORT1, 3 3602 #define P1_4 XMC_GPIO_PORT1, 4 3603 #define P1_5 XMC_GPIO_PORT1, 5 3604 #define P1_6 XMC_GPIO_PORT1, 6 3605 #define P1_7 XMC_GPIO_PORT1, 7 3606 #define P1_8 XMC_GPIO_PORT1, 8 3607 #define P2_0 XMC_GPIO_PORT2, 0 3608 #define P2_1 XMC_GPIO_PORT2, 1 3609 #define P2_2 XMC_GPIO_PORT2, 2 3610 #define P2_3 XMC_GPIO_PORT2, 3 3611 #define P2_4 XMC_GPIO_PORT2, 4 3612 #define P2_5 XMC_GPIO_PORT2, 5 3613 #define P2_6 XMC_GPIO_PORT2, 6 3614 #define P2_7 XMC_GPIO_PORT2, 7 3615 #define P2_8 XMC_GPIO_PORT2, 8 3616 #define P2_9 XMC_GPIO_PORT2, 9 3617 #define P2_10 XMC_GPIO_PORT2, 10 3618 #define P2_11 XMC_GPIO_PORT2, 11 3619 #define P2_12 XMC_GPIO_PORT2, 12 3620 #define P2_13 XMC_GPIO_PORT2, 13 3621 #define P3_0 XMC_GPIO_PORT3, 0 3622 #define P3_1 XMC_GPIO_PORT3, 1 3623 #define P3_2 XMC_GPIO_PORT3, 2 3624 #define P3_3 XMC_GPIO_PORT3, 3 3625 #define P3_4 XMC_GPIO_PORT3, 4 3626 #define P4_0 XMC_GPIO_PORT4, 0 3627 #define P4_1 XMC_GPIO_PORT4, 1 3628 #define P4_2 XMC_GPIO_PORT4, 2 3629 #define P4_3 XMC_GPIO_PORT4, 3 3630 #define P4_4 XMC_GPIO_PORT4, 4 3631 #define P4_5 XMC_GPIO_PORT4, 5 3632 #define P4_6 XMC_GPIO_PORT4, 6 3633 #define P4_7 XMC_GPIO_PORT4, 7 3634 #define P4_8 XMC_GPIO_PORT4, 8 3635 #define P4_9 XMC_GPIO_PORT4, 9 3636 #define P4_10 XMC_GPIO_PORT4, 10 3637 #define P4_11 XMC_GPIO_PORT4, 11 3638 3639 3640 /* Alternate Output Function */ 3641 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3642 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3643 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3644 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 3645 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3646 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3647 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 3648 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3649 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3650 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3651 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3652 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 3653 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 3654 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 3655 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3656 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3657 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3658 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3659 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3660 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 3661 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 3662 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 3663 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3664 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3665 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3666 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3667 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3668 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 3669 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 3670 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 3671 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 3672 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3673 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3674 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3675 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 3676 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 3677 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 3678 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 3679 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3680 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3681 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 3682 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3683 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 3684 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 3685 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3686 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3687 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 3688 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3689 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3690 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 3691 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3692 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3693 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3694 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 3695 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3696 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3697 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 3698 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3699 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 3700 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3701 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 3702 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3703 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3704 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 3705 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3706 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 3707 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3708 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 3709 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3710 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3711 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 3712 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3713 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 3714 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 3715 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 3716 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 3717 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3718 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 3719 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 3720 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3721 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 3722 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 3723 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3724 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 3725 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 3726 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 3727 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 3728 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 3729 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 3730 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 3731 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 3732 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 3733 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 3734 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 3735 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3736 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3737 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 3738 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 3739 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3740 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3741 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3742 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3743 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 3744 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3745 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3746 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 3747 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3748 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 3749 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 3750 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3751 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3752 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 3753 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3754 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 3755 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 3756 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3757 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3758 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 3759 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3760 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3761 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 3762 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3763 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3764 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 3765 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3766 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3767 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 3768 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 3769 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3770 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 3771 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3772 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3773 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3774 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3775 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 3776 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 3777 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3778 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 3779 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3780 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3781 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3782 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3783 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 3784 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 3785 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 3786 #define P1_6_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 3787 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3788 #define P1_7_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 3789 #define P1_7_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3790 #define P1_7_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3791 #define P1_7_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT7 3792 #define P1_7_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT8 3793 #define P1_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3794 #define P1_8_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3795 #define P1_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3796 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3797 #define P1_8_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT4 3798 #define P1_8_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3799 #define P1_8_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3800 #define P1_8_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT8 3801 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3802 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3803 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 3804 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 3805 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3806 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3807 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 3808 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3809 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 3810 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 3811 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 3812 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3813 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3814 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 3815 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3816 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 3817 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 3818 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 3819 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3820 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3821 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3822 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3823 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 3824 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 3825 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3826 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3827 #define P2_12_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3828 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 3829 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3830 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 3831 #define P2_12_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3832 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3833 #define P2_13_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 3834 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3835 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3836 #define P2_13_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT4 3837 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 3838 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 3839 #define P2_13_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 3840 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3841 #define P3_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3842 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3843 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3844 #define P3_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 3845 #define P3_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3846 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3847 #define P3_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 3848 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3849 #define P3_1_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 3850 #define P3_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3851 #define P3_1_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 3852 #define P3_1_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3853 #define P3_1_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3854 #define P3_1_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 3855 #define P3_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3856 #define P3_2_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3857 #define P3_2_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 3858 #define P3_2_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 3859 #define P3_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3860 #define P3_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3861 #define P3_2_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 3862 #define P3_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3863 #define P3_3_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 3864 #define P3_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3865 #define P3_3_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 3866 #define P3_3_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3867 #define P3_3_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3868 #define P3_3_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 3869 #define P3_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3870 #define P3_4_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 3871 #define P3_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3872 #define P3_4_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 3873 #define P3_4_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 3874 #define P3_4_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 3875 #define P3_4_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3876 #define P3_4_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 3877 #define P4_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3878 #define P4_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 3879 #define P4_0_AF_ERU1_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 3880 #define P4_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT5 3881 #define P4_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3882 #define P4_0_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3883 #define P4_0_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 3884 #define P4_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3885 #define P4_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 3886 #define P4_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 3887 #define P4_1_AF_ERU1_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 3888 #define P4_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT5 3889 #define P4_1_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3890 #define P4_1_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3891 #define P4_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 3892 #define P4_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3893 #define P4_2_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 3894 #define P4_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 3895 #define P4_2_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 3896 #define P4_2_AF_ERU1_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 3897 #define P4_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 3898 #define P4_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3899 #define P4_2_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 3900 #define P4_2_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT8 3901 #define P4_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3902 #define P4_3_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 3903 #define P4_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 3904 #define P4_3_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 3905 #define P4_3_AF_ERU1_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 3906 #define P4_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT5 3907 #define P4_3_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 3908 #define P4_3_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3909 #define P4_3_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT8 3910 #define P4_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3911 #define P4_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 3912 #define P4_4_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 3913 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3914 #define P4_4_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 3915 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 3916 #define P4_5_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 3917 #define P4_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 3918 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3919 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3920 #define P4_5_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 3921 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 3922 #define P4_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 3923 #define P4_6_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 3924 #define P4_6_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 3925 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 3926 #define P4_6_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT8 3927 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 3928 #define P4_7_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 3929 #define P4_7_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 3930 #define P4_7_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 3931 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 3932 #define P4_7_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT8 3933 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 3934 #define P4_8_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 3935 #define P4_8_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 3936 #define P4_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT6 3937 #define P4_8_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 3938 #define P4_8_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 3939 #define P4_9_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 3940 #define P4_9_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 3941 #define P4_9_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT6 3942 #define P4_9_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 3943 #define P4_9_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT8 3944 #define P4_10_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 3945 #define P4_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT6 3946 #define P4_10_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 3947 #define P4_10_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT8 3948 #define P4_10_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT9 3949 #define P4_11_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 3950 #define P4_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT6 3951 #define P4_11_AF_U1C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT7 3952 #define P4_11_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 3953 #define P4_11_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT9 3954 3955 /* HW control options */ 3956 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 3957 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 3958 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 3959 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 3960 #define P3_1_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 3961 #define P3_2_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 3962 #define P3_3_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 3963 #define P3_4_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 3964 #endif 3965 3966 3967 #if (UC_DEVICE == XMC1402) && (UC_PACKAGE == VQFN40) 3968 #define P0_0 XMC_GPIO_PORT0, 0 3969 #define P0_1 XMC_GPIO_PORT0, 1 3970 #define P0_2 XMC_GPIO_PORT0, 2 3971 #define P0_3 XMC_GPIO_PORT0, 3 3972 #define P0_4 XMC_GPIO_PORT0, 4 3973 #define P0_5 XMC_GPIO_PORT0, 5 3974 #define P0_6 XMC_GPIO_PORT0, 6 3975 #define P0_7 XMC_GPIO_PORT0, 7 3976 #define P0_8 XMC_GPIO_PORT0, 8 3977 #define P0_9 XMC_GPIO_PORT0, 9 3978 #define P0_10 XMC_GPIO_PORT0, 10 3979 #define P0_11 XMC_GPIO_PORT0, 11 3980 #define P0_12 XMC_GPIO_PORT0, 12 3981 #define P0_13 XMC_GPIO_PORT0, 13 3982 #define P0_14 XMC_GPIO_PORT0, 14 3983 #define P0_15 XMC_GPIO_PORT0, 15 3984 #define P1_0 XMC_GPIO_PORT1, 0 3985 #define P1_1 XMC_GPIO_PORT1, 1 3986 #define P1_2 XMC_GPIO_PORT1, 2 3987 #define P1_3 XMC_GPIO_PORT1, 3 3988 #define P1_4 XMC_GPIO_PORT1, 4 3989 #define P1_5 XMC_GPIO_PORT1, 5 3990 #define P1_6 XMC_GPIO_PORT1, 6 3991 #define P2_0 XMC_GPIO_PORT2, 0 3992 #define P2_1 XMC_GPIO_PORT2, 1 3993 #define P2_2 XMC_GPIO_PORT2, 2 3994 #define P2_3 XMC_GPIO_PORT2, 3 3995 #define P2_4 XMC_GPIO_PORT2, 4 3996 #define P2_5 XMC_GPIO_PORT2, 5 3997 #define P2_6 XMC_GPIO_PORT2, 6 3998 #define P2_7 XMC_GPIO_PORT2, 7 3999 #define P2_8 XMC_GPIO_PORT2, 8 4000 #define P2_9 XMC_GPIO_PORT2, 9 4001 #define P2_10 XMC_GPIO_PORT2, 10 4002 #define P2_11 XMC_GPIO_PORT2, 11 4003 4004 4005 /* Alternate Output Function */ 4006 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4007 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4008 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4009 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4010 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4011 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4012 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4013 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4014 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4015 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4016 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4017 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4018 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 4019 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 4020 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4021 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4022 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4023 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4024 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4025 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 4026 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 4027 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 4028 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4029 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4030 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4031 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4032 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4033 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 4034 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 4035 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 4036 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4037 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4038 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4039 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4040 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 4041 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 4042 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 4043 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 4044 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4045 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4046 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 4047 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4048 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 4049 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 4050 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4051 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4052 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4053 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4054 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4055 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 4056 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4057 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4058 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4059 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4060 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4061 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4062 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 4063 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4064 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 4065 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4066 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4067 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4068 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4069 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4070 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4071 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 4072 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4073 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4074 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4075 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4076 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4077 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4078 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4079 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 4080 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 4081 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 4082 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4083 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 4084 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4085 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4086 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 4087 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 4088 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4089 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 4090 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4091 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 4092 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 4093 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 4094 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 4095 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 4096 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 4097 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 4098 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4099 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 4100 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4101 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4102 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 4103 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 4104 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4105 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4106 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4107 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4108 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4109 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4110 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4111 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4112 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4113 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4114 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4115 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4116 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4117 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 4118 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4119 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4120 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4121 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4122 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4123 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 4124 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4125 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4126 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4127 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4128 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4129 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 4130 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4131 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4132 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4133 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4134 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4135 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4136 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4137 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4138 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4139 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4140 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4141 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 4142 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4143 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4144 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4145 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4146 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4147 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4148 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 4149 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 4150 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 4151 #define P1_6_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 4152 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4153 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4154 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4155 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4156 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4157 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4158 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4159 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4160 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4161 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4162 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4163 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4164 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4165 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4166 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4167 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4168 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4169 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4170 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 4171 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4172 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4173 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4174 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4175 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4176 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 4177 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4178 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4179 4180 /* HW control options */ 4181 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 4182 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 4183 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 4184 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 4185 #endif 4186 4187 4188 #if (UC_DEVICE == XMC1402) && (UC_PACKAGE == VQFN48) 4189 #define P0_0 XMC_GPIO_PORT0, 0 4190 #define P0_1 XMC_GPIO_PORT0, 1 4191 #define P0_2 XMC_GPIO_PORT0, 2 4192 #define P0_3 XMC_GPIO_PORT0, 3 4193 #define P0_4 XMC_GPIO_PORT0, 4 4194 #define P0_5 XMC_GPIO_PORT0, 5 4195 #define P0_6 XMC_GPIO_PORT0, 6 4196 #define P0_7 XMC_GPIO_PORT0, 7 4197 #define P0_8 XMC_GPIO_PORT0, 8 4198 #define P0_9 XMC_GPIO_PORT0, 9 4199 #define P0_10 XMC_GPIO_PORT0, 10 4200 #define P0_11 XMC_GPIO_PORT0, 11 4201 #define P0_12 XMC_GPIO_PORT0, 12 4202 #define P0_13 XMC_GPIO_PORT0, 13 4203 #define P0_14 XMC_GPIO_PORT0, 14 4204 #define P0_15 XMC_GPIO_PORT0, 15 4205 #define P1_0 XMC_GPIO_PORT1, 0 4206 #define P1_1 XMC_GPIO_PORT1, 1 4207 #define P1_2 XMC_GPIO_PORT1, 2 4208 #define P1_3 XMC_GPIO_PORT1, 3 4209 #define P1_4 XMC_GPIO_PORT1, 4 4210 #define P1_5 XMC_GPIO_PORT1, 5 4211 #define P1_6 XMC_GPIO_PORT1, 6 4212 #define P2_0 XMC_GPIO_PORT2, 0 4213 #define P2_1 XMC_GPIO_PORT2, 1 4214 #define P2_2 XMC_GPIO_PORT2, 2 4215 #define P2_3 XMC_GPIO_PORT2, 3 4216 #define P2_4 XMC_GPIO_PORT2, 4 4217 #define P2_5 XMC_GPIO_PORT2, 5 4218 #define P2_6 XMC_GPIO_PORT2, 6 4219 #define P2_7 XMC_GPIO_PORT2, 7 4220 #define P2_8 XMC_GPIO_PORT2, 8 4221 #define P2_9 XMC_GPIO_PORT2, 9 4222 #define P2_10 XMC_GPIO_PORT2, 10 4223 #define P2_11 XMC_GPIO_PORT2, 11 4224 #define P2_12 XMC_GPIO_PORT2, 12 4225 #define P2_13 XMC_GPIO_PORT2, 13 4226 #define P3_0 XMC_GPIO_PORT3, 0 4227 #define P4_4 XMC_GPIO_PORT4, 4 4228 #define P4_5 XMC_GPIO_PORT4, 5 4229 #define P4_6 XMC_GPIO_PORT4, 6 4230 #define P4_7 XMC_GPIO_PORT4, 7 4231 4232 4233 /* Alternate Output Function */ 4234 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4235 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4236 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4237 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4238 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4239 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4240 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4241 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4242 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4243 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4244 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4245 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4246 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 4247 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 4248 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4249 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4250 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4251 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4252 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4253 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 4254 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 4255 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 4256 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4257 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4258 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4259 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4260 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4261 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 4262 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 4263 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 4264 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4265 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4266 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4267 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4268 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 4269 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 4270 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 4271 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 4272 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4273 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4274 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 4275 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4276 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 4277 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 4278 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4279 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4280 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4281 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4282 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4283 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 4284 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4285 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4286 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4287 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4288 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4289 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4290 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 4291 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4292 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 4293 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4294 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4295 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4296 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4297 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4298 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4299 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 4300 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4301 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4302 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4303 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4304 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4305 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4306 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4307 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 4308 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 4309 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 4310 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4311 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 4312 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4313 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4314 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 4315 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 4316 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4317 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 4318 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4319 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 4320 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 4321 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 4322 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 4323 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 4324 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 4325 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 4326 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4327 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 4328 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4329 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4330 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 4331 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 4332 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4333 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4334 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4335 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4336 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4337 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4338 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4339 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4340 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4341 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4342 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4343 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4344 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4345 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 4346 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4347 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4348 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4349 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4350 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4351 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 4352 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4353 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4354 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4355 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4356 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4357 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 4358 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4359 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4360 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4361 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4362 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4363 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4364 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4365 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4366 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4367 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4368 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4369 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 4370 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4371 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4372 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4373 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4374 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4375 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4376 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 4377 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 4378 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 4379 #define P1_6_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 4380 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4381 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4382 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4383 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4384 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4385 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4386 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4387 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4388 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4389 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4390 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4391 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4392 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4393 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4394 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4395 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4396 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4397 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4398 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 4399 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4400 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4401 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4402 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4403 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4404 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 4405 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4406 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4407 #define P2_12_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4408 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 4409 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 4410 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4411 #define P2_12_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4412 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4413 #define P2_13_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 4414 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4415 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 4416 #define P2_13_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT4 4417 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 4418 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4419 #define P2_13_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 4420 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4421 #define P3_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4422 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4423 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 4424 #define P3_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4425 #define P3_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4426 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4427 #define P3_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4428 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4429 #define P4_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4430 #define P4_4_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4431 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4432 #define P4_4_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4433 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4434 #define P4_5_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 4435 #define P4_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4436 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4437 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4438 #define P4_5_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 4439 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4440 #define P4_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4441 #define P4_6_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 4442 #define P4_6_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4443 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4444 #define P4_6_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT8 4445 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4446 #define P4_7_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 4447 #define P4_7_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4448 #define P4_7_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4449 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4450 #define P4_7_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT8 4451 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4452 4453 /* HW control options */ 4454 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 4455 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 4456 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 4457 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 4458 #endif 4459 4460 4461 #if (UC_DEVICE == XMC1402) && (UC_PACKAGE == VQFN64) 4462 #define P0_0 XMC_GPIO_PORT0, 0 4463 #define P0_1 XMC_GPIO_PORT0, 1 4464 #define P0_2 XMC_GPIO_PORT0, 2 4465 #define P0_3 XMC_GPIO_PORT0, 3 4466 #define P0_4 XMC_GPIO_PORT0, 4 4467 #define P0_5 XMC_GPIO_PORT0, 5 4468 #define P0_6 XMC_GPIO_PORT0, 6 4469 #define P0_7 XMC_GPIO_PORT0, 7 4470 #define P0_8 XMC_GPIO_PORT0, 8 4471 #define P0_9 XMC_GPIO_PORT0, 9 4472 #define P0_10 XMC_GPIO_PORT0, 10 4473 #define P0_11 XMC_GPIO_PORT0, 11 4474 #define P0_12 XMC_GPIO_PORT0, 12 4475 #define P0_13 XMC_GPIO_PORT0, 13 4476 #define P0_14 XMC_GPIO_PORT0, 14 4477 #define P0_15 XMC_GPIO_PORT0, 15 4478 #define P1_0 XMC_GPIO_PORT1, 0 4479 #define P1_1 XMC_GPIO_PORT1, 1 4480 #define P1_2 XMC_GPIO_PORT1, 2 4481 #define P1_3 XMC_GPIO_PORT1, 3 4482 #define P1_4 XMC_GPIO_PORT1, 4 4483 #define P1_5 XMC_GPIO_PORT1, 5 4484 #define P1_6 XMC_GPIO_PORT1, 6 4485 #define P1_7 XMC_GPIO_PORT1, 7 4486 #define P1_8 XMC_GPIO_PORT1, 8 4487 #define P2_0 XMC_GPIO_PORT2, 0 4488 #define P2_1 XMC_GPIO_PORT2, 1 4489 #define P2_2 XMC_GPIO_PORT2, 2 4490 #define P2_3 XMC_GPIO_PORT2, 3 4491 #define P2_4 XMC_GPIO_PORT2, 4 4492 #define P2_5 XMC_GPIO_PORT2, 5 4493 #define P2_6 XMC_GPIO_PORT2, 6 4494 #define P2_7 XMC_GPIO_PORT2, 7 4495 #define P2_8 XMC_GPIO_PORT2, 8 4496 #define P2_9 XMC_GPIO_PORT2, 9 4497 #define P2_10 XMC_GPIO_PORT2, 10 4498 #define P2_11 XMC_GPIO_PORT2, 11 4499 #define P2_12 XMC_GPIO_PORT2, 12 4500 #define P2_13 XMC_GPIO_PORT2, 13 4501 #define P3_0 XMC_GPIO_PORT3, 0 4502 #define P3_1 XMC_GPIO_PORT3, 1 4503 #define P3_2 XMC_GPIO_PORT3, 2 4504 #define P3_3 XMC_GPIO_PORT3, 3 4505 #define P3_4 XMC_GPIO_PORT3, 4 4506 #define P4_0 XMC_GPIO_PORT4, 0 4507 #define P4_1 XMC_GPIO_PORT4, 1 4508 #define P4_2 XMC_GPIO_PORT4, 2 4509 #define P4_3 XMC_GPIO_PORT4, 3 4510 #define P4_4 XMC_GPIO_PORT4, 4 4511 #define P4_5 XMC_GPIO_PORT4, 5 4512 #define P4_6 XMC_GPIO_PORT4, 6 4513 #define P4_7 XMC_GPIO_PORT4, 7 4514 #define P4_8 XMC_GPIO_PORT4, 8 4515 #define P4_9 XMC_GPIO_PORT4, 9 4516 #define P4_10 XMC_GPIO_PORT4, 10 4517 #define P4_11 XMC_GPIO_PORT4, 11 4518 4519 4520 /* Alternate Output Function */ 4521 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4522 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4523 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4524 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4525 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4526 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4527 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4528 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4529 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4530 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4531 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4532 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4533 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 4534 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 4535 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4536 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4537 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4538 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4539 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4540 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 4541 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 4542 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 4543 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4544 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4545 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4546 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4547 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4548 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 4549 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 4550 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 4551 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4552 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4553 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4554 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4555 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 4556 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 4557 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 4558 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 4559 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4560 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4561 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 4562 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4563 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 4564 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 4565 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4566 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4567 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4568 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4569 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4570 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 4571 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4572 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4573 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4574 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4575 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4576 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4577 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 4578 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4579 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 4580 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4581 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4582 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4583 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4584 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4585 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4586 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 4587 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4588 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4589 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4590 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4591 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4592 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4593 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4594 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 4595 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 4596 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 4597 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4598 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 4599 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4600 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4601 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 4602 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 4603 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4604 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 4605 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4606 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 4607 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 4608 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 4609 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 4610 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 4611 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 4612 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 4613 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4614 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 4615 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4616 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4617 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 4618 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 4619 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4620 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4621 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4622 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4623 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4624 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4625 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4626 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4627 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4628 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4629 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4630 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4631 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4632 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 4633 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4634 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4635 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4636 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4637 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4638 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 4639 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4640 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4641 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4642 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4643 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4644 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 4645 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4646 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4647 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4648 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4649 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4650 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4651 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4652 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4653 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4654 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4655 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4656 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 4657 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4658 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4659 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4660 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4661 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4662 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4663 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 4664 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 4665 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 4666 #define P1_6_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 4667 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4668 #define P1_7_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 4669 #define P1_7_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4670 #define P1_7_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4671 #define P1_7_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT7 4672 #define P1_7_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT8 4673 #define P1_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4674 #define P1_8_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4675 #define P1_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4676 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 4677 #define P1_8_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT4 4678 #define P1_8_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4679 #define P1_8_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4680 #define P1_8_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT8 4681 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4682 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4683 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4684 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4685 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4686 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4687 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4688 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4689 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4690 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4691 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4692 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4693 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4694 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4695 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4696 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4697 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4698 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 4699 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4700 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4701 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4702 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4703 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4704 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 4705 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4706 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4707 #define P2_12_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4708 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 4709 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 4710 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4711 #define P2_12_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4712 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4713 #define P2_13_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 4714 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4715 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 4716 #define P2_13_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT4 4717 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 4718 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4719 #define P2_13_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 4720 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4721 #define P3_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4722 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4723 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 4724 #define P3_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4725 #define P3_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4726 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4727 #define P3_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4728 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4729 #define P3_1_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4730 #define P3_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4731 #define P3_1_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4732 #define P3_1_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4733 #define P3_1_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4734 #define P3_1_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4735 #define P3_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4736 #define P3_2_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4737 #define P3_2_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 4738 #define P3_2_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4739 #define P3_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4740 #define P3_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4741 #define P3_2_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 4742 #define P3_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4743 #define P3_3_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 4744 #define P3_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4745 #define P3_3_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4746 #define P3_3_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4747 #define P3_3_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4748 #define P3_3_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 4749 #define P3_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4750 #define P3_4_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4751 #define P3_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4752 #define P3_4_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 4753 #define P3_4_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4754 #define P3_4_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4755 #define P3_4_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4756 #define P3_4_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 4757 #define P4_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4758 #define P4_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4759 #define P4_0_AF_ERU1_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4760 #define P4_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT5 4761 #define P4_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4762 #define P4_0_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4763 #define P4_0_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 4764 #define P4_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4765 #define P4_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 4766 #define P4_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4767 #define P4_1_AF_ERU1_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4768 #define P4_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT5 4769 #define P4_1_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4770 #define P4_1_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4771 #define P4_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 4772 #define P4_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4773 #define P4_2_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 4774 #define P4_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4775 #define P4_2_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 4776 #define P4_2_AF_ERU1_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4777 #define P4_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 4778 #define P4_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4779 #define P4_2_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 4780 #define P4_2_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT8 4781 #define P4_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4782 #define P4_3_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 4783 #define P4_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 4784 #define P4_3_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 4785 #define P4_3_AF_ERU1_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4786 #define P4_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT5 4787 #define P4_3_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4788 #define P4_3_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4789 #define P4_3_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT8 4790 #define P4_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4791 #define P4_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4792 #define P4_4_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4793 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4794 #define P4_4_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4795 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4796 #define P4_5_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 4797 #define P4_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4798 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4799 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4800 #define P4_5_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 4801 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4802 #define P4_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4803 #define P4_6_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 4804 #define P4_6_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4805 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4806 #define P4_6_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT8 4807 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4808 #define P4_7_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 4809 #define P4_7_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 4810 #define P4_7_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4811 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4812 #define P4_7_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT8 4813 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4814 #define P4_8_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4815 #define P4_8_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 4816 #define P4_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4817 #define P4_8_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4818 #define P4_8_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 4819 #define P4_9_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4820 #define P4_9_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 4821 #define P4_9_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT6 4822 #define P4_9_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4823 #define P4_9_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT8 4824 #define P4_10_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4825 #define P4_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT6 4826 #define P4_10_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 4827 #define P4_10_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT8 4828 #define P4_10_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT9 4829 #define P4_11_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4830 #define P4_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT6 4831 #define P4_11_AF_U1C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT7 4832 #define P4_11_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 4833 #define P4_11_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT9 4834 4835 /* HW control options */ 4836 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 4837 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 4838 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 4839 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 4840 #define P3_1_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 4841 #define P3_2_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 4842 #define P3_3_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 4843 #define P3_4_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 4844 #endif 4845 4846 4847 #if (UC_DEVICE == XMC1402) && (UC_PACKAGE == TSSOP38) 4848 #define P0_0 XMC_GPIO_PORT0, 0 4849 #define P0_1 XMC_GPIO_PORT0, 1 4850 #define P0_2 XMC_GPIO_PORT0, 2 4851 #define P0_3 XMC_GPIO_PORT0, 3 4852 #define P0_4 XMC_GPIO_PORT0, 4 4853 #define P0_5 XMC_GPIO_PORT0, 5 4854 #define P0_6 XMC_GPIO_PORT0, 6 4855 #define P0_7 XMC_GPIO_PORT0, 7 4856 #define P0_8 XMC_GPIO_PORT0, 8 4857 #define P0_9 XMC_GPIO_PORT0, 9 4858 #define P0_10 XMC_GPIO_PORT0, 10 4859 #define P0_11 XMC_GPIO_PORT0, 11 4860 #define P0_12 XMC_GPIO_PORT0, 12 4861 #define P0_13 XMC_GPIO_PORT0, 13 4862 #define P0_14 XMC_GPIO_PORT0, 14 4863 #define P0_15 XMC_GPIO_PORT0, 15 4864 #define P1_0 XMC_GPIO_PORT1, 0 4865 #define P1_1 XMC_GPIO_PORT1, 1 4866 #define P1_2 XMC_GPIO_PORT1, 2 4867 #define P1_3 XMC_GPIO_PORT1, 3 4868 #define P1_4 XMC_GPIO_PORT1, 4 4869 #define P1_5 XMC_GPIO_PORT1, 5 4870 #define P2_0 XMC_GPIO_PORT2, 0 4871 #define P2_1 XMC_GPIO_PORT2, 1 4872 #define P2_2 XMC_GPIO_PORT2, 2 4873 #define P2_3 XMC_GPIO_PORT2, 3 4874 #define P2_4 XMC_GPIO_PORT2, 4 4875 #define P2_5 XMC_GPIO_PORT2, 5 4876 #define P2_6 XMC_GPIO_PORT2, 6 4877 #define P2_7 XMC_GPIO_PORT2, 7 4878 #define P2_8 XMC_GPIO_PORT2, 8 4879 #define P2_9 XMC_GPIO_PORT2, 9 4880 #define P2_10 XMC_GPIO_PORT2, 10 4881 #define P2_11 XMC_GPIO_PORT2, 11 4882 4883 4884 /* Alternate Output Function */ 4885 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4886 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 4887 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4888 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4889 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4890 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4891 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4892 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4893 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4894 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 4895 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4896 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4897 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 4898 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 4899 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4900 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4901 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4902 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 4903 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4904 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 4905 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 4906 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 4907 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4908 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4909 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4910 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 4911 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4912 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 4913 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 4914 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 4915 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 4916 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4917 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4918 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4919 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 4920 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 4921 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 4922 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 4923 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4924 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4925 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 4926 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4927 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 4928 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 4929 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4930 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 4931 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 4932 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4933 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4934 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 4935 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 4936 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 4937 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 4938 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 4939 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4940 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4941 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 4942 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 4943 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 4944 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 4945 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 4946 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 4947 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4948 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 4949 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 4950 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 4951 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 4952 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 4953 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 4954 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4955 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 4956 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 4957 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4958 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 4959 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 4960 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 4961 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 4962 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 4963 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4964 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 4965 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 4966 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 4967 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 4968 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 4969 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 4970 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 4971 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 4972 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 4973 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 4974 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 4975 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 4976 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 4977 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 4978 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 4979 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4980 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4981 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 4982 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 4983 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4984 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 4985 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 4986 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 4987 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 4988 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 4989 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 4990 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 4991 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 4992 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 4993 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 4994 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 4995 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 4996 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 4997 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 4998 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 4999 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 5000 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 5001 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5002 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 5003 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5004 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5005 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 5006 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5007 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5008 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 5009 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5010 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5011 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 5012 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5013 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5014 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 5015 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5016 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5017 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5018 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5019 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 5020 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5021 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5022 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 5023 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5024 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5025 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5026 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5027 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 5028 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5029 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5030 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 5031 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5032 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5033 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5034 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 5035 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5036 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5037 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 5038 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5039 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5040 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5041 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 5042 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 5043 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5044 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5045 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5046 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5047 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 5048 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5049 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5050 5051 /* HW control options */ 5052 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 5053 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 5054 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 5055 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 5056 #endif 5057 5058 5059 #if (UC_DEVICE == XMC1403) && (UC_PACKAGE == VQFN40) 5060 #define P0_0 XMC_GPIO_PORT0, 0 5061 #define P0_1 XMC_GPIO_PORT0, 1 5062 #define P0_2 XMC_GPIO_PORT0, 2 5063 #define P0_3 XMC_GPIO_PORT0, 3 5064 #define P0_4 XMC_GPIO_PORT0, 4 5065 #define P0_5 XMC_GPIO_PORT0, 5 5066 #define P0_6 XMC_GPIO_PORT0, 6 5067 #define P0_7 XMC_GPIO_PORT0, 7 5068 #define P0_8 XMC_GPIO_PORT0, 8 5069 #define P0_9 XMC_GPIO_PORT0, 9 5070 #define P0_10 XMC_GPIO_PORT0, 10 5071 #define P0_11 XMC_GPIO_PORT0, 11 5072 #define P0_12 XMC_GPIO_PORT0, 12 5073 #define P0_13 XMC_GPIO_PORT0, 13 5074 #define P0_14 XMC_GPIO_PORT0, 14 5075 #define P0_15 XMC_GPIO_PORT0, 15 5076 #define P1_0 XMC_GPIO_PORT1, 0 5077 #define P1_1 XMC_GPIO_PORT1, 1 5078 #define P1_2 XMC_GPIO_PORT1, 2 5079 #define P1_3 XMC_GPIO_PORT1, 3 5080 #define P1_4 XMC_GPIO_PORT1, 4 5081 #define P1_5 XMC_GPIO_PORT1, 5 5082 #define P1_6 XMC_GPIO_PORT1, 6 5083 #define P2_0 XMC_GPIO_PORT2, 0 5084 #define P2_1 XMC_GPIO_PORT2, 1 5085 #define P2_2 XMC_GPIO_PORT2, 2 5086 #define P2_3 XMC_GPIO_PORT2, 3 5087 #define P2_4 XMC_GPIO_PORT2, 4 5088 #define P2_5 XMC_GPIO_PORT2, 5 5089 #define P2_6 XMC_GPIO_PORT2, 6 5090 #define P2_7 XMC_GPIO_PORT2, 7 5091 #define P2_8 XMC_GPIO_PORT2, 8 5092 #define P2_9 XMC_GPIO_PORT2, 9 5093 #define P2_10 XMC_GPIO_PORT2, 10 5094 #define P2_11 XMC_GPIO_PORT2, 11 5095 5096 5097 /* Alternate Output Function */ 5098 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5099 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5100 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5101 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5102 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5103 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5104 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5105 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5106 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5107 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 5108 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5109 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5110 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5111 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5112 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5113 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 5114 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5115 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5116 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5117 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5118 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5119 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 5120 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5121 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5122 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5123 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 5124 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 5125 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 5126 #define P0_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5127 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5128 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 5129 #define P0_5_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5130 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5131 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5132 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5133 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 5134 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5135 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5136 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5137 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5138 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 5139 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5140 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5141 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5142 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5143 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5144 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5145 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5146 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5147 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5148 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5149 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5150 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5151 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 5152 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5153 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 5154 #define P0_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5155 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 5156 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 5157 #define P0_13_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5158 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5159 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5160 #define P0_14_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5161 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5162 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5163 #define P0_15_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5164 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5165 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5166 #define P1_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5167 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5168 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5169 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5170 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5171 #define P1_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5172 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5173 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5174 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5175 #define P1_2_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5176 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5177 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5178 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5179 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5180 #define P1_3_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5181 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5182 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5183 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5184 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5185 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5186 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5187 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5188 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5189 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5190 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5191 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5192 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5193 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5194 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 5195 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 5196 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5197 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5198 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5199 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5200 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5201 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5202 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5203 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5204 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5205 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5206 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5207 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5208 #define P2_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5209 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5210 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5211 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5212 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5213 #define P2_10_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5214 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5215 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5216 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5217 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5218 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5219 #define P2_11_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5220 5221 /* HW control options */ 5222 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 5223 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 5224 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 5225 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 5226 #endif 5227 5228 5229 #if (UC_DEVICE == XMC1403) && (UC_PACKAGE == VQFN48) 5230 #define P0_0 XMC_GPIO_PORT0, 0 5231 #define P0_1 XMC_GPIO_PORT0, 1 5232 #define P0_2 XMC_GPIO_PORT0, 2 5233 #define P0_3 XMC_GPIO_PORT0, 3 5234 #define P0_4 XMC_GPIO_PORT0, 4 5235 #define P0_5 XMC_GPIO_PORT0, 5 5236 #define P0_6 XMC_GPIO_PORT0, 6 5237 #define P0_7 XMC_GPIO_PORT0, 7 5238 #define P0_8 XMC_GPIO_PORT0, 8 5239 #define P0_9 XMC_GPIO_PORT0, 9 5240 #define P0_10 XMC_GPIO_PORT0, 10 5241 #define P0_11 XMC_GPIO_PORT0, 11 5242 #define P0_12 XMC_GPIO_PORT0, 12 5243 #define P0_13 XMC_GPIO_PORT0, 13 5244 #define P0_14 XMC_GPIO_PORT0, 14 5245 #define P0_15 XMC_GPIO_PORT0, 15 5246 #define P1_0 XMC_GPIO_PORT1, 0 5247 #define P1_1 XMC_GPIO_PORT1, 1 5248 #define P1_2 XMC_GPIO_PORT1, 2 5249 #define P1_3 XMC_GPIO_PORT1, 3 5250 #define P1_4 XMC_GPIO_PORT1, 4 5251 #define P1_5 XMC_GPIO_PORT1, 5 5252 #define P1_6 XMC_GPIO_PORT1, 6 5253 #define P2_0 XMC_GPIO_PORT2, 0 5254 #define P2_1 XMC_GPIO_PORT2, 1 5255 #define P2_2 XMC_GPIO_PORT2, 2 5256 #define P2_3 XMC_GPIO_PORT2, 3 5257 #define P2_4 XMC_GPIO_PORT2, 4 5258 #define P2_5 XMC_GPIO_PORT2, 5 5259 #define P2_6 XMC_GPIO_PORT2, 6 5260 #define P2_7 XMC_GPIO_PORT2, 7 5261 #define P2_8 XMC_GPIO_PORT2, 8 5262 #define P2_9 XMC_GPIO_PORT2, 9 5263 #define P2_10 XMC_GPIO_PORT2, 10 5264 #define P2_11 XMC_GPIO_PORT2, 11 5265 #define P2_12 XMC_GPIO_PORT2, 12 5266 #define P2_13 XMC_GPIO_PORT2, 13 5267 #define P3_0 XMC_GPIO_PORT3, 0 5268 #define P4_4 XMC_GPIO_PORT4, 4 5269 #define P4_5 XMC_GPIO_PORT4, 5 5270 #define P4_6 XMC_GPIO_PORT4, 6 5271 #define P4_7 XMC_GPIO_PORT4, 7 5272 5273 5274 /* Alternate Output Function */ 5275 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5276 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5277 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5278 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5279 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5280 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5281 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5282 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5283 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5284 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 5285 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5286 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5287 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5288 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5289 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5290 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 5291 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5292 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5293 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5294 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5295 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5296 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 5297 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5298 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5299 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5300 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 5301 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 5302 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 5303 #define P0_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5304 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5305 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 5306 #define P0_5_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5307 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5308 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5309 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5310 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 5311 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5312 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5313 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5314 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5315 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 5316 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5317 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5318 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5319 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5320 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5321 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5322 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5323 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5324 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5325 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5326 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5327 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5328 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 5329 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5330 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 5331 #define P0_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5332 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 5333 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 5334 #define P0_13_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5335 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5336 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5337 #define P0_14_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5338 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5339 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5340 #define P0_15_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5341 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5342 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5343 #define P1_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5344 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5345 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5346 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5347 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5348 #define P1_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5349 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5350 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5351 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5352 #define P1_2_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5353 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5354 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5355 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5356 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5357 #define P1_3_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5358 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5359 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5360 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5361 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5362 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5363 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5364 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5365 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5366 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5367 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5368 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5369 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5370 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5371 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 5372 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 5373 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5374 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5375 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5376 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5377 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5378 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5379 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5380 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5381 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5382 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5383 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5384 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5385 #define P2_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5386 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5387 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5388 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5389 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5390 #define P2_10_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5391 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5392 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5393 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5394 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5395 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5396 #define P2_11_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5397 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 5398 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5399 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5400 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5401 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5402 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5403 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 5404 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5405 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5406 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5407 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5408 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5409 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5410 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5411 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5412 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5413 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5414 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5415 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5416 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5417 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5418 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5419 5420 /* HW control options */ 5421 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 5422 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 5423 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 5424 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 5425 #endif 5426 5427 5428 #if (UC_DEVICE == XMC1403) && (UC_PACKAGE == VQFN64) 5429 #define P0_0 XMC_GPIO_PORT0, 0 5430 #define P0_1 XMC_GPIO_PORT0, 1 5431 #define P0_2 XMC_GPIO_PORT0, 2 5432 #define P0_3 XMC_GPIO_PORT0, 3 5433 #define P0_4 XMC_GPIO_PORT0, 4 5434 #define P0_5 XMC_GPIO_PORT0, 5 5435 #define P0_6 XMC_GPIO_PORT0, 6 5436 #define P0_7 XMC_GPIO_PORT0, 7 5437 #define P0_8 XMC_GPIO_PORT0, 8 5438 #define P0_9 XMC_GPIO_PORT0, 9 5439 #define P0_10 XMC_GPIO_PORT0, 10 5440 #define P0_11 XMC_GPIO_PORT0, 11 5441 #define P0_12 XMC_GPIO_PORT0, 12 5442 #define P0_13 XMC_GPIO_PORT0, 13 5443 #define P0_14 XMC_GPIO_PORT0, 14 5444 #define P0_15 XMC_GPIO_PORT0, 15 5445 #define P1_0 XMC_GPIO_PORT1, 0 5446 #define P1_1 XMC_GPIO_PORT1, 1 5447 #define P1_2 XMC_GPIO_PORT1, 2 5448 #define P1_3 XMC_GPIO_PORT1, 3 5449 #define P1_4 XMC_GPIO_PORT1, 4 5450 #define P1_5 XMC_GPIO_PORT1, 5 5451 #define P1_6 XMC_GPIO_PORT1, 6 5452 #define P1_7 XMC_GPIO_PORT1, 7 5453 #define P1_8 XMC_GPIO_PORT1, 8 5454 #define P2_0 XMC_GPIO_PORT2, 0 5455 #define P2_1 XMC_GPIO_PORT2, 1 5456 #define P2_2 XMC_GPIO_PORT2, 2 5457 #define P2_3 XMC_GPIO_PORT2, 3 5458 #define P2_4 XMC_GPIO_PORT2, 4 5459 #define P2_5 XMC_GPIO_PORT2, 5 5460 #define P2_6 XMC_GPIO_PORT2, 6 5461 #define P2_7 XMC_GPIO_PORT2, 7 5462 #define P2_8 XMC_GPIO_PORT2, 8 5463 #define P2_9 XMC_GPIO_PORT2, 9 5464 #define P2_10 XMC_GPIO_PORT2, 10 5465 #define P2_11 XMC_GPIO_PORT2, 11 5466 #define P2_12 XMC_GPIO_PORT2, 12 5467 #define P2_13 XMC_GPIO_PORT2, 13 5468 #define P3_0 XMC_GPIO_PORT3, 0 5469 #define P3_1 XMC_GPIO_PORT3, 1 5470 #define P3_2 XMC_GPIO_PORT3, 2 5471 #define P3_3 XMC_GPIO_PORT3, 3 5472 #define P3_4 XMC_GPIO_PORT3, 4 5473 #define P4_0 XMC_GPIO_PORT4, 0 5474 #define P4_1 XMC_GPIO_PORT4, 1 5475 #define P4_2 XMC_GPIO_PORT4, 2 5476 #define P4_3 XMC_GPIO_PORT4, 3 5477 #define P4_4 XMC_GPIO_PORT4, 4 5478 #define P4_5 XMC_GPIO_PORT4, 5 5479 #define P4_6 XMC_GPIO_PORT4, 6 5480 #define P4_7 XMC_GPIO_PORT4, 7 5481 #define P4_8 XMC_GPIO_PORT4, 8 5482 #define P4_9 XMC_GPIO_PORT4, 9 5483 #define P4_10 XMC_GPIO_PORT4, 10 5484 #define P4_11 XMC_GPIO_PORT4, 11 5485 5486 5487 /* Alternate Output Function */ 5488 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5489 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5490 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5491 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5492 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5493 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5494 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5495 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5496 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5497 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 5498 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5499 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5500 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5501 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5502 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5503 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 5504 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5505 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5506 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5507 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5508 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5509 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 5510 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5511 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5512 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5513 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 5514 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 5515 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 5516 #define P0_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5517 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5518 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 5519 #define P0_5_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5520 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5521 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5522 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5523 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 5524 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5525 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5526 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5527 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5528 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 5529 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5530 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5531 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5532 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5533 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5534 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5535 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5536 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5537 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5538 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5539 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5540 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5541 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 5542 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5543 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 5544 #define P0_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5545 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 5546 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 5547 #define P0_13_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5548 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5549 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5550 #define P0_14_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5551 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5552 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5553 #define P0_15_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5554 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5555 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5556 #define P1_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5557 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5558 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5559 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5560 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5561 #define P1_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5562 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5563 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5564 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5565 #define P1_2_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5566 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5567 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5568 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5569 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5570 #define P1_3_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5571 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5572 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5573 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5574 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5575 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5576 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5577 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5578 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5579 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5580 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5581 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5582 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5583 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5584 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 5585 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 5586 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5587 #define P1_7_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5588 #define P1_7_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT7 5589 #define P1_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5590 #define P1_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5591 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5592 #define P1_8_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT4 5593 #define P1_8_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5594 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5595 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5596 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5597 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5598 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5599 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5600 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5601 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5602 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5603 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5604 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5605 #define P2_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5606 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5607 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5608 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5609 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5610 #define P2_10_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5611 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5612 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5613 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5614 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5615 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5616 #define P2_11_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5617 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 5618 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5619 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5620 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5621 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5622 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5623 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 5624 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5625 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5626 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5627 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5628 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5629 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5630 #define P3_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5631 #define P3_1_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5632 #define P3_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5633 #define P3_2_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5634 #define P3_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5635 #define P3_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5636 #define P3_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5637 #define P3_3_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5638 #define P3_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5639 #define P3_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5640 #define P3_4_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5641 #define P3_4_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5642 #define P3_4_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5643 #define P4_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5644 #define P4_0_AF_ERU1_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5645 #define P4_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT5 5646 #define P4_0_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5647 #define P4_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5648 #define P4_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5649 #define P4_1_AF_ERU1_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5650 #define P4_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT5 5651 #define P4_1_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5652 #define P4_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5653 #define P4_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5654 #define P4_2_AF_ERU1_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5655 #define P4_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 5656 #define P4_2_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 5657 #define P4_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5658 #define P4_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5659 #define P4_3_AF_ERU1_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5660 #define P4_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT5 5661 #define P4_3_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5662 #define P4_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5663 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5664 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5665 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5666 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5667 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5668 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5669 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5670 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5671 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5672 #define P4_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5673 #define P4_8_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5674 #define P4_8_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5675 #define P4_9_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT6 5676 #define P4_9_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5677 #define P4_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5678 #define P4_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT6 5679 #define P4_10_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 5680 #define P4_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT6 5681 #define P4_11_AF_U1C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT7 5682 5683 /* HW control options */ 5684 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 5685 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 5686 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 5687 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 5688 #define P3_1_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 5689 #define P3_2_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 5690 #define P3_3_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 5691 #define P3_4_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 5692 #endif 5693 5694 5695 #if (UC_DEVICE == XMC1404) && (UC_PACKAGE == LQFP64) 5696 #define P0_0 XMC_GPIO_PORT0, 0 5697 #define P0_1 XMC_GPIO_PORT0, 1 5698 #define P0_2 XMC_GPIO_PORT0, 2 5699 #define P0_3 XMC_GPIO_PORT0, 3 5700 #define P0_4 XMC_GPIO_PORT0, 4 5701 #define P0_5 XMC_GPIO_PORT0, 5 5702 #define P0_6 XMC_GPIO_PORT0, 6 5703 #define P0_7 XMC_GPIO_PORT0, 7 5704 #define P0_8 XMC_GPIO_PORT0, 8 5705 #define P0_9 XMC_GPIO_PORT0, 9 5706 #define P0_10 XMC_GPIO_PORT0, 10 5707 #define P0_11 XMC_GPIO_PORT0, 11 5708 #define P0_12 XMC_GPIO_PORT0, 12 5709 #define P0_13 XMC_GPIO_PORT0, 13 5710 #define P0_14 XMC_GPIO_PORT0, 14 5711 #define P0_15 XMC_GPIO_PORT0, 15 5712 #define P1_0 XMC_GPIO_PORT1, 0 5713 #define P1_1 XMC_GPIO_PORT1, 1 5714 #define P1_2 XMC_GPIO_PORT1, 2 5715 #define P1_3 XMC_GPIO_PORT1, 3 5716 #define P1_4 XMC_GPIO_PORT1, 4 5717 #define P1_5 XMC_GPIO_PORT1, 5 5718 #define P1_6 XMC_GPIO_PORT1, 6 5719 #define P1_7 XMC_GPIO_PORT1, 7 5720 #define P1_8 XMC_GPIO_PORT1, 8 5721 #define P2_0 XMC_GPIO_PORT2, 0 5722 #define P2_1 XMC_GPIO_PORT2, 1 5723 #define P2_2 XMC_GPIO_PORT2, 2 5724 #define P2_3 XMC_GPIO_PORT2, 3 5725 #define P2_4 XMC_GPIO_PORT2, 4 5726 #define P2_5 XMC_GPIO_PORT2, 5 5727 #define P2_6 XMC_GPIO_PORT2, 6 5728 #define P2_7 XMC_GPIO_PORT2, 7 5729 #define P2_8 XMC_GPIO_PORT2, 8 5730 #define P2_9 XMC_GPIO_PORT2, 9 5731 #define P2_10 XMC_GPIO_PORT2, 10 5732 #define P2_11 XMC_GPIO_PORT2, 11 5733 #define P2_12 XMC_GPIO_PORT2, 12 5734 #define P2_13 XMC_GPIO_PORT2, 13 5735 #define P3_0 XMC_GPIO_PORT3, 0 5736 #define P3_1 XMC_GPIO_PORT3, 1 5737 #define P3_2 XMC_GPIO_PORT3, 2 5738 #define P3_3 XMC_GPIO_PORT3, 3 5739 #define P3_4 XMC_GPIO_PORT3, 4 5740 #define P4_0 XMC_GPIO_PORT4, 0 5741 #define P4_1 XMC_GPIO_PORT4, 1 5742 #define P4_2 XMC_GPIO_PORT4, 2 5743 #define P4_3 XMC_GPIO_PORT4, 3 5744 #define P4_4 XMC_GPIO_PORT4, 4 5745 #define P4_5 XMC_GPIO_PORT4, 5 5746 #define P4_6 XMC_GPIO_PORT4, 6 5747 #define P4_7 XMC_GPIO_PORT4, 7 5748 #define P4_8 XMC_GPIO_PORT4, 8 5749 #define P4_9 XMC_GPIO_PORT4, 9 5750 #define P4_10 XMC_GPIO_PORT4, 10 5751 #define P4_11 XMC_GPIO_PORT4, 11 5752 5753 5754 /* Alternate Output Function */ 5755 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5756 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 5757 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 5758 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5759 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 5760 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5761 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5762 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 5763 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5764 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5765 #define P0_1_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 5766 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5767 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5768 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 5769 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 5770 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 5771 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5772 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5773 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5774 #define P0_2_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 5775 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5776 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5777 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 5778 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 5779 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 5780 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5781 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5782 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5783 #define P0_3_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 5784 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5785 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5786 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 5787 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 5788 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 5789 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 5790 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5791 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5792 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 5793 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 5794 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5795 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 5796 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 5797 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 5798 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 5799 #define P0_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5800 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5801 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 5802 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 5803 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5804 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 5805 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 5806 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 5807 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 5808 #define P0_5_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5809 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5810 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 5811 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 5812 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 5813 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 5814 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5815 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5816 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 5817 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5818 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5819 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 5820 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 5821 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5822 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 5823 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5824 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5825 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 5826 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5827 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 5828 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 5829 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 5830 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 5831 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 5832 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5833 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5834 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 5835 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5836 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 5837 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 5838 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 5839 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 5840 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 5841 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5842 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5843 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 5844 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5845 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 5846 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 5847 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 5848 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 5849 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 5850 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5851 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5852 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 5853 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 5854 #define P0_11_AF_LEDTS1_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 5855 #define P0_11_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 5856 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5857 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 5858 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 5859 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5860 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 5861 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 5862 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 5863 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 5864 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 5865 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 5866 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 5867 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 5868 #define P0_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5869 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 5870 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 5871 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 5872 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 5873 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 5874 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 5875 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 5876 #define P0_13_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5877 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 5878 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 5879 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 5880 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 5881 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 5882 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5883 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5884 #define P0_14_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5885 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 5886 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 5887 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 5888 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 5889 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 5890 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5891 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5892 #define P0_15_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5893 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5894 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5895 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 5896 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 5897 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 5898 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 5899 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5900 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 5901 #define P1_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5902 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5903 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5904 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 5905 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 5906 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 5907 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5908 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 5909 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 5910 #define P1_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5911 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5912 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5913 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 5914 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 5915 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 5916 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 5917 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5918 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 5919 #define P1_2_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5920 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5921 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5922 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 5923 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 5924 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 5925 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 5926 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5927 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 5928 #define P1_3_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5929 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5930 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 5931 #define P1_4_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 5932 #define P1_4_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 5933 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 5934 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 5935 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 5936 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 5937 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 5938 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5939 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5940 #define P1_5_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 5941 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 5942 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 5943 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 5944 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 5945 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 5946 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 5947 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5948 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5949 #define P1_6_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 5950 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 5951 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 5952 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 5953 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 5954 #define P1_6_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 5955 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 5956 #define P1_7_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 5957 #define P1_7_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5958 #define P1_7_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 5959 #define P1_7_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 5960 #define P1_7_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 5961 #define P1_7_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT7 5962 #define P1_7_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT8 5963 #define P1_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 5964 #define P1_8_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5965 #define P1_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5966 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 5967 #define P1_8_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT4 5968 #define P1_8_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 5969 #define P1_8_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5970 #define P1_8_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT8 5971 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 5972 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 5973 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 5974 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 5975 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 5976 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5977 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5978 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 5979 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5980 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 5981 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 5982 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 5983 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 5984 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 5985 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 5986 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 5987 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 5988 #define P2_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5989 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 5990 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 5991 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 5992 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 5993 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 5994 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 5995 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 5996 #define P2_10_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 5997 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 5998 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 5999 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6000 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6001 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 6002 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6003 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6004 #define P2_11_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6005 #define P2_12_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6006 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 6007 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 6008 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6009 #define P2_12_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6010 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6011 #define P2_12_AF_LEDTS2_COL6 XMC_GPIO_MODE_OUTPUT_ALT8 6012 #define P2_13_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 6013 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6014 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 6015 #define P2_13_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT4 6016 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 6017 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6018 #define P2_13_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 6019 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6020 #define P3_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6021 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6022 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 6023 #define P3_0_AF_LEDTS2_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6024 #define P3_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6025 #define P3_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6026 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6027 #define P3_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6028 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6029 #define P3_1_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6030 #define P3_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6031 #define P3_1_AF_LEDTS2_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6032 #define P3_1_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 6033 #define P3_1_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6034 #define P3_1_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6035 #define P3_1_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 6036 #define P3_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6037 #define P3_2_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6038 #define P3_2_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6039 #define P3_2_AF_LEDTS2_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6040 #define P3_2_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 6041 #define P3_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6042 #define P3_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6043 #define P3_2_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 6044 #define P3_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6045 #define P3_3_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 6046 #define P3_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6047 #define P3_3_AF_LEDTS2_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6048 #define P3_3_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 6049 #define P3_3_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6050 #define P3_3_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6051 #define P3_3_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 6052 #define P3_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6053 #define P3_4_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 6054 #define P3_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6055 #define P3_4_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 6056 #define P3_4_AF_LEDTS2_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6057 #define P3_4_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6058 #define P3_4_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6059 #define P3_4_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6060 #define P3_4_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 6061 #define P4_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6062 #define P4_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6063 #define P4_0_AF_LEDTS2_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 6064 #define P4_0_AF_ERU1_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6065 #define P4_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT5 6066 #define P4_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6067 #define P4_0_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6068 #define P4_0_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 6069 #define P4_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6070 #define P4_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 6071 #define P4_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 6072 #define P4_1_AF_LEDTS2_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 6073 #define P4_1_AF_ERU1_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6074 #define P4_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT5 6075 #define P4_1_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6076 #define P4_1_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 6077 #define P4_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 6078 #define P4_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6079 #define P4_2_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 6080 #define P4_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 6081 #define P4_2_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 6082 #define P4_2_AF_ERU1_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6083 #define P4_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 6084 #define P4_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6085 #define P4_2_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 6086 #define P4_2_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT8 6087 #define P4_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6088 #define P4_3_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 6089 #define P4_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6090 #define P4_3_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 6091 #define P4_3_AF_ERU1_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6092 #define P4_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT5 6093 #define P4_3_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6094 #define P4_3_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6095 #define P4_3_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT8 6096 #define P4_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6097 #define P4_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6098 #define P4_4_AF_LEDTS2_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 6099 #define P4_4_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6100 #define P4_4_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6101 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6102 #define P4_4_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 6103 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6104 #define P4_5_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 6105 #define P4_5_AF_LEDTS2_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 6106 #define P4_5_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 6107 #define P4_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6108 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6109 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6110 #define P4_5_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 6111 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6112 #define P4_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6113 #define P4_6_AF_LEDTS2_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 6114 #define P4_6_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 6115 #define P4_6_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 6116 #define P4_6_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 6117 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6118 #define P4_6_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT8 6119 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6120 #define P4_7_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 6121 #define P4_7_AF_LEDTS2_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 6122 #define P4_7_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6123 #define P4_7_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 6124 #define P4_7_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 6125 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6126 #define P4_7_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT8 6127 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6128 #define P4_8_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 6129 #define P4_8_AF_LEDTS2_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 6130 #define P4_8_AF_LEDTS2_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 6131 #define P4_8_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6132 #define P4_8_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 6133 #define P4_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6134 #define P4_8_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6135 #define P4_8_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 6136 #define P4_8_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6137 #define P4_9_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6138 #define P4_9_AF_LEDTS2_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 6139 #define P4_9_AF_LEDTS2_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 6140 #define P4_9_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6141 #define P4_9_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 6142 #define P4_9_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT6 6143 #define P4_9_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 6144 #define P4_9_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT8 6145 #define P4_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6146 #define P4_10_AF_LEDTS2_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 6147 #define P4_10_AF_LEDTS2_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 6148 #define P4_10_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6149 #define P4_10_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6150 #define P4_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT6 6151 #define P4_10_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 6152 #define P4_10_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT8 6153 #define P4_10_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT9 6154 #define P4_11_AF_LEDTS2_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 6155 #define P4_11_AF_LEDTS2_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 6156 #define P4_11_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6157 #define P4_11_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6158 #define P4_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT6 6159 #define P4_11_AF_U1C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT7 6160 #define P4_11_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 6161 #define P4_11_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT9 6162 6163 /* HW control options */ 6164 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 6165 #define P0_1_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 6166 #define P0_2_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 6167 #define P0_3_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 6168 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 6169 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 6170 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 6171 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 6172 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 6173 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 6174 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 6175 #define P0_11_HWCTRL_LEDTS1_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 6176 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 6177 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 6178 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 6179 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 6180 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 6181 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 6182 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 6183 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 6184 #define P3_1_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 6185 #define P3_2_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 6186 #define P3_3_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 6187 #define P3_4_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 6188 #define P4_4_HWCTRL_LEDTS2_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 6189 #define P4_5_HWCTRL_LEDTS2_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 6190 #define P4_6_HWCTRL_LEDTS2_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 6191 #define P4_7_HWCTRL_LEDTS2_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 6192 #define P4_8_HWCTRL_LEDTS2_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 6193 #define P4_9_HWCTRL_LEDTS2_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 6194 #define P4_10_HWCTRL_LEDTS2_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 6195 #define P4_11_HWCTRL_LEDTS2_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 6196 #endif 6197 6198 #if (UC_DEVICE == XMC1404) && (UC_PACKAGE == VQFN40) 6199 #define P0_0 XMC_GPIO_PORT0, 0 6200 #define P0_1 XMC_GPIO_PORT0, 1 6201 #define P0_2 XMC_GPIO_PORT0, 2 6202 #define P0_3 XMC_GPIO_PORT0, 3 6203 #define P0_4 XMC_GPIO_PORT0, 4 6204 #define P0_5 XMC_GPIO_PORT0, 5 6205 #define P0_6 XMC_GPIO_PORT0, 6 6206 #define P0_7 XMC_GPIO_PORT0, 7 6207 #define P0_8 XMC_GPIO_PORT0, 8 6208 #define P0_9 XMC_GPIO_PORT0, 9 6209 #define P0_10 XMC_GPIO_PORT0, 10 6210 #define P0_11 XMC_GPIO_PORT0, 11 6211 #define P0_12 XMC_GPIO_PORT0, 12 6212 #define P0_13 XMC_GPIO_PORT0, 13 6213 #define P0_14 XMC_GPIO_PORT0, 14 6214 #define P0_15 XMC_GPIO_PORT0, 15 6215 #define P1_0 XMC_GPIO_PORT1, 0 6216 #define P1_1 XMC_GPIO_PORT1, 1 6217 #define P1_2 XMC_GPIO_PORT1, 2 6218 #define P1_3 XMC_GPIO_PORT1, 3 6219 #define P1_4 XMC_GPIO_PORT1, 4 6220 #define P1_5 XMC_GPIO_PORT1, 5 6221 #define P1_6 XMC_GPIO_PORT1, 6 6222 #define P2_0 XMC_GPIO_PORT2, 0 6223 #define P2_1 XMC_GPIO_PORT2, 1 6224 #define P2_2 XMC_GPIO_PORT2, 2 6225 #define P2_3 XMC_GPIO_PORT2, 3 6226 #define P2_4 XMC_GPIO_PORT2, 4 6227 #define P2_5 XMC_GPIO_PORT2, 5 6228 #define P2_6 XMC_GPIO_PORT2, 6 6229 #define P2_7 XMC_GPIO_PORT2, 7 6230 #define P2_8 XMC_GPIO_PORT2, 8 6231 #define P2_9 XMC_GPIO_PORT2, 9 6232 #define P2_10 XMC_GPIO_PORT2, 10 6233 #define P2_11 XMC_GPIO_PORT2, 11 6234 6235 6236 /* Alternate Output Function */ 6237 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6238 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6239 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6240 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6241 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 6242 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6243 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 6244 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6245 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6246 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6247 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6248 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6249 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 6250 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 6251 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6252 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6253 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6254 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6255 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6256 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 6257 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 6258 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 6259 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6260 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6261 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6262 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6263 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6264 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 6265 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 6266 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 6267 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6268 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6269 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6270 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6271 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 6272 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 6273 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 6274 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 6275 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6276 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6277 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 6278 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6279 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 6280 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 6281 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6282 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6283 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 6284 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6285 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6286 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 6287 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6288 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6289 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6290 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 6291 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6292 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6293 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 6294 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6295 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 6296 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6297 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 6298 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6299 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6300 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 6301 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6302 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 6303 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6304 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6305 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 6306 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6307 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6308 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6309 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 6310 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 6311 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 6312 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 6313 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6314 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 6315 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 6316 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6317 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 6318 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 6319 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 6320 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 6321 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 6322 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 6323 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 6324 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 6325 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 6326 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 6327 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 6328 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 6329 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 6330 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 6331 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6332 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6333 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 6334 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 6335 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6336 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6337 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6338 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6339 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6340 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6341 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6342 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 6343 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6344 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 6345 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6346 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6347 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6348 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 6349 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6350 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 6351 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 6352 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6353 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6354 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 6355 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6356 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6357 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 6358 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6359 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6360 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 6361 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6362 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6363 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 6364 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 6365 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6366 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 6367 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6368 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6369 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6370 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6371 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6372 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 6373 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 6374 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6375 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6376 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6377 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6378 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6379 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 6380 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 6381 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 6382 #define P1_6_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 6383 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6384 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6385 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6386 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6387 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 6388 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6389 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6390 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 6391 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6392 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 6393 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6394 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6395 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6396 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6397 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6398 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6399 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 6400 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6401 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 6402 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6403 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6404 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6405 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6406 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6407 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 6408 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6409 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6410 6411 /* HW control options */ 6412 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 6413 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 6414 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 6415 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 6416 #endif 6417 6418 #if (UC_DEVICE == XMC1404) && (UC_PACKAGE == VQFN48) 6419 #define P0_0 XMC_GPIO_PORT0, 0 6420 #define P0_1 XMC_GPIO_PORT0, 1 6421 #define P0_2 XMC_GPIO_PORT0, 2 6422 #define P0_3 XMC_GPIO_PORT0, 3 6423 #define P0_4 XMC_GPIO_PORT0, 4 6424 #define P0_5 XMC_GPIO_PORT0, 5 6425 #define P0_6 XMC_GPIO_PORT0, 6 6426 #define P0_7 XMC_GPIO_PORT0, 7 6427 #define P0_8 XMC_GPIO_PORT0, 8 6428 #define P0_9 XMC_GPIO_PORT0, 9 6429 #define P0_10 XMC_GPIO_PORT0, 10 6430 #define P0_11 XMC_GPIO_PORT0, 11 6431 #define P0_12 XMC_GPIO_PORT0, 12 6432 #define P0_13 XMC_GPIO_PORT0, 13 6433 #define P0_14 XMC_GPIO_PORT0, 14 6434 #define P0_15 XMC_GPIO_PORT0, 15 6435 #define P1_0 XMC_GPIO_PORT1, 0 6436 #define P1_1 XMC_GPIO_PORT1, 1 6437 #define P1_2 XMC_GPIO_PORT1, 2 6438 #define P1_3 XMC_GPIO_PORT1, 3 6439 #define P1_4 XMC_GPIO_PORT1, 4 6440 #define P1_5 XMC_GPIO_PORT1, 5 6441 #define P1_6 XMC_GPIO_PORT1, 6 6442 #define P2_0 XMC_GPIO_PORT2, 0 6443 #define P2_1 XMC_GPIO_PORT2, 1 6444 #define P2_2 XMC_GPIO_PORT2, 2 6445 #define P2_3 XMC_GPIO_PORT2, 3 6446 #define P2_4 XMC_GPIO_PORT2, 4 6447 #define P2_5 XMC_GPIO_PORT2, 5 6448 #define P2_6 XMC_GPIO_PORT2, 6 6449 #define P2_7 XMC_GPIO_PORT2, 7 6450 #define P2_8 XMC_GPIO_PORT2, 8 6451 #define P2_9 XMC_GPIO_PORT2, 9 6452 #define P2_10 XMC_GPIO_PORT2, 10 6453 #define P2_11 XMC_GPIO_PORT2, 11 6454 #define P2_12 XMC_GPIO_PORT2, 12 6455 #define P2_13 XMC_GPIO_PORT2, 13 6456 #define P3_0 XMC_GPIO_PORT3, 0 6457 #define P4_4 XMC_GPIO_PORT4, 4 6458 #define P4_5 XMC_GPIO_PORT4, 5 6459 #define P4_6 XMC_GPIO_PORT4, 6 6460 #define P4_7 XMC_GPIO_PORT4, 7 6461 6462 6463 /* Alternate Output Function */ 6464 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6465 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 6466 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6467 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6468 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6469 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 6470 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6471 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 6472 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6473 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6474 #define P0_1_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 6475 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6476 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6477 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6478 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 6479 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 6480 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6481 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6482 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6483 #define P0_2_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 6484 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6485 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6486 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 6487 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 6488 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 6489 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6490 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6491 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6492 #define P0_3_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 6493 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6494 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6495 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 6496 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 6497 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 6498 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6499 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6500 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6501 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 6502 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 6503 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6504 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 6505 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 6506 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 6507 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 6508 #define P0_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6509 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6510 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 6511 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 6512 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6513 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 6514 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6515 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 6516 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 6517 #define P0_5_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6518 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6519 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 6520 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 6521 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6522 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 6523 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6524 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6525 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 6526 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6527 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6528 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 6529 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 6530 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6531 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 6532 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6533 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6534 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 6535 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6536 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 6537 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 6538 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 6539 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6540 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 6541 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6542 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6543 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 6544 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6545 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 6546 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 6547 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 6548 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6549 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6550 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 6551 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6552 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6553 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6554 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 6555 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 6556 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 6557 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 6558 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 6559 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 6560 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6561 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 6562 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 6563 #define P0_11_AF_LEDTS1_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 6564 #define P0_11_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 6565 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6566 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 6567 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 6568 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 6569 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 6570 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 6571 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 6572 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 6573 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6574 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 6575 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 6576 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 6577 #define P0_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6578 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 6579 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 6580 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 6581 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6582 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 6583 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 6584 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 6585 #define P0_13_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6586 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 6587 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 6588 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 6589 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6590 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 6591 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6592 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6593 #define P0_14_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6594 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 6595 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 6596 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 6597 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6598 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 6599 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6600 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6601 #define P0_15_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6602 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6603 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6604 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 6605 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6606 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6607 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6608 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6609 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 6610 #define P1_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6611 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6612 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 6613 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 6614 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6615 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6616 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6617 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6618 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 6619 #define P1_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6620 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6621 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 6622 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 6623 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6624 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 6625 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6626 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6627 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 6628 #define P1_2_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6629 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6630 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6631 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 6632 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6633 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 6634 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6635 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6636 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 6637 #define P1_3_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6638 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6639 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 6640 #define P1_4_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 6641 #define P1_4_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6642 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 6643 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 6644 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6645 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 6646 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6647 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6648 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6649 #define P1_5_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 6650 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6651 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6652 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 6653 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 6654 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6655 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6656 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6657 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6658 #define P1_6_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 6659 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6660 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 6661 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 6662 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 6663 #define P1_6_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 6664 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6665 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6666 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6667 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6668 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 6669 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 6670 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6671 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6672 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 6673 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6674 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6675 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 6676 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6677 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 6678 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6679 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6680 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6681 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6682 #define P2_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6683 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6684 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 6685 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6686 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 6687 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 6688 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6689 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6690 #define P2_10_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6691 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6692 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6693 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6694 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6695 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 6696 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6697 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6698 #define P2_11_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6699 #define P2_12_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6700 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 6701 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 6702 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6703 #define P2_12_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6704 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6705 #define P2_12_AF_LEDTS2_COL6 XMC_GPIO_MODE_OUTPUT_ALT8 6706 #define P2_13_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 6707 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 6708 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 6709 #define P2_13_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT4 6710 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 6711 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6712 #define P2_13_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 6713 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6714 #define P3_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6715 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6716 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 6717 #define P3_0_AF_LEDTS2_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6718 #define P3_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6719 #define P3_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6720 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6721 #define P3_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6722 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6723 #define P4_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6724 #define P4_4_AF_LEDTS2_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 6725 #define P4_4_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6726 #define P4_4_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6727 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6728 #define P4_4_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 6729 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6730 #define P4_5_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 6731 #define P4_5_AF_LEDTS2_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 6732 #define P4_5_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 6733 #define P4_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6734 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6735 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6736 #define P4_5_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 6737 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6738 #define P4_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6739 #define P4_6_AF_LEDTS2_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 6740 #define P4_6_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 6741 #define P4_6_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 6742 #define P4_6_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 6743 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6744 #define P4_6_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT8 6745 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6746 #define P4_7_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 6747 #define P4_7_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 6748 #define P4_7_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 6749 #define P4_7_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 6750 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6751 #define P4_7_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT8 6752 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6753 6754 /* HW control options */ 6755 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 6756 #define P0_1_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 6757 #define P0_2_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 6758 #define P0_3_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 6759 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 6760 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 6761 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 6762 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 6763 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 6764 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 6765 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 6766 #define P0_11_HWCTRL_LEDTS1_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 6767 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 6768 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 6769 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 6770 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 6771 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 6772 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 6773 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 6774 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 6775 #define P4_4_HWCTRL_LEDTS2_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 6776 #define P4_5_HWCTRL_LEDTS2_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 6777 #define P4_6_HWCTRL_LEDTS2_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 6778 #define P4_7_HWCTRL_LEDTS2_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 6779 #endif 6780 6781 6782 #if (UC_DEVICE == XMC1404) && (UC_PACKAGE == VQFN64) 6783 #define P0_0 XMC_GPIO_PORT0, 0 6784 #define P0_1 XMC_GPIO_PORT0, 1 6785 #define P0_2 XMC_GPIO_PORT0, 2 6786 #define P0_3 XMC_GPIO_PORT0, 3 6787 #define P0_4 XMC_GPIO_PORT0, 4 6788 #define P0_5 XMC_GPIO_PORT0, 5 6789 #define P0_6 XMC_GPIO_PORT0, 6 6790 #define P0_7 XMC_GPIO_PORT0, 7 6791 #define P0_8 XMC_GPIO_PORT0, 8 6792 #define P0_9 XMC_GPIO_PORT0, 9 6793 #define P0_10 XMC_GPIO_PORT0, 10 6794 #define P0_11 XMC_GPIO_PORT0, 11 6795 #define P0_12 XMC_GPIO_PORT0, 12 6796 #define P0_13 XMC_GPIO_PORT0, 13 6797 #define P0_14 XMC_GPIO_PORT0, 14 6798 #define P0_15 XMC_GPIO_PORT0, 15 6799 #define P1_0 XMC_GPIO_PORT1, 0 6800 #define P1_1 XMC_GPIO_PORT1, 1 6801 #define P1_2 XMC_GPIO_PORT1, 2 6802 #define P1_3 XMC_GPIO_PORT1, 3 6803 #define P1_4 XMC_GPIO_PORT1, 4 6804 #define P1_5 XMC_GPIO_PORT1, 5 6805 #define P1_6 XMC_GPIO_PORT1, 6 6806 #define P1_7 XMC_GPIO_PORT1, 7 6807 #define P1_8 XMC_GPIO_PORT1, 8 6808 #define P2_0 XMC_GPIO_PORT2, 0 6809 #define P2_1 XMC_GPIO_PORT2, 1 6810 #define P2_2 XMC_GPIO_PORT2, 2 6811 #define P2_3 XMC_GPIO_PORT2, 3 6812 #define P2_4 XMC_GPIO_PORT2, 4 6813 #define P2_5 XMC_GPIO_PORT2, 5 6814 #define P2_6 XMC_GPIO_PORT2, 6 6815 #define P2_7 XMC_GPIO_PORT2, 7 6816 #define P2_8 XMC_GPIO_PORT2, 8 6817 #define P2_9 XMC_GPIO_PORT2, 9 6818 #define P2_10 XMC_GPIO_PORT2, 10 6819 #define P2_11 XMC_GPIO_PORT2, 11 6820 #define P2_12 XMC_GPIO_PORT2, 12 6821 #define P2_13 XMC_GPIO_PORT2, 13 6822 #define P3_0 XMC_GPIO_PORT3, 0 6823 #define P3_1 XMC_GPIO_PORT3, 1 6824 #define P3_2 XMC_GPIO_PORT3, 2 6825 #define P3_3 XMC_GPIO_PORT3, 3 6826 #define P3_4 XMC_GPIO_PORT3, 4 6827 #define P4_0 XMC_GPIO_PORT4, 0 6828 #define P4_1 XMC_GPIO_PORT4, 1 6829 #define P4_2 XMC_GPIO_PORT4, 2 6830 #define P4_3 XMC_GPIO_PORT4, 3 6831 #define P4_4 XMC_GPIO_PORT4, 4 6832 #define P4_5 XMC_GPIO_PORT4, 5 6833 #define P4_6 XMC_GPIO_PORT4, 6 6834 #define P4_7 XMC_GPIO_PORT4, 7 6835 #define P4_8 XMC_GPIO_PORT4, 8 6836 #define P4_9 XMC_GPIO_PORT4, 9 6837 #define P4_10 XMC_GPIO_PORT4, 10 6838 #define P4_11 XMC_GPIO_PORT4, 11 6839 6840 6841 /* Alternate Output Function */ 6842 #define P0_0_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6843 #define P0_0_AF_LEDTS0_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 6844 #define P0_0_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 6845 #define P0_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6846 #define P0_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6847 #define P0_0_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 6848 #define P0_0_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6849 #define P0_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 6850 #define P0_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6851 #define P0_1_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6852 #define P0_1_AF_LEDTS0_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 6853 #define P0_1_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 6854 #define P0_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6855 #define P0_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6856 #define P0_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT6 6857 #define P0_1_AF_SCU_VDROP XMC_GPIO_MODE_OUTPUT_ALT7 6858 #define P0_1_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6859 #define P0_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6860 #define P0_2_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6861 #define P0_2_AF_LEDTS0_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 6862 #define P0_2_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 6863 #define P0_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6864 #define P0_2_AF_CCU80_OUT02 XMC_GPIO_MODE_OUTPUT_ALT5 6865 #define P0_2_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT6 6866 #define P0_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT7 6867 #define P0_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6868 #define P0_2_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6869 #define P0_3_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6870 #define P0_3_AF_LEDTS0_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 6871 #define P0_3_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 6872 #define P0_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6873 #define P0_3_AF_CCU80_OUT03 XMC_GPIO_MODE_OUTPUT_ALT5 6874 #define P0_3_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 6875 #define P0_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT7 6876 #define P0_3_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT8 6877 #define P0_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6878 #define P0_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6879 #define P0_4_AF_LEDTS0_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 6880 #define P0_4_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 6881 #define P0_4_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6882 #define P0_4_AF_CCU80_OUT13 XMC_GPIO_MODE_OUTPUT_ALT5 6883 #define P0_4_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT6 6884 #define P0_4_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT7 6885 #define P0_4_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT8 6886 #define P0_4_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6887 #define P0_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6888 #define P0_5_AF_LEDTS0_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 6889 #define P0_5_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 6890 #define P0_5_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6891 #define P0_5_AF_CCU80_OUT12 XMC_GPIO_MODE_OUTPUT_ALT5 6892 #define P0_5_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6893 #define P0_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT7 6894 #define P0_5_AF_VADC_EMUX10 XMC_GPIO_MODE_OUTPUT_ALT8 6895 #define P0_5_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6896 #define P0_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6897 #define P0_6_AF_LEDTS0_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 6898 #define P0_6_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 6899 #define P0_6_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT4 6900 #define P0_6_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 6901 #define P0_6_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6902 #define P0_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6903 #define P0_6_AF_VADC_EMUX11 XMC_GPIO_MODE_OUTPUT_ALT8 6904 #define P0_6_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 6905 #define P0_7_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 6906 #define P0_7_AF_LEDTS0_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 6907 #define P0_7_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 6908 #define P0_7_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 6909 #define P0_7_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 6910 #define P0_7_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6911 #define P0_7_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6912 #define P0_7_AF_VADC_EMUX12 XMC_GPIO_MODE_OUTPUT_ALT8 6913 #define P0_7_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 6914 #define P0_8_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 6915 #define P0_8_AF_LEDTS1_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 6916 #define P0_8_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 6917 #define P0_8_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT4 6918 #define P0_8_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 6919 #define P0_8_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 6920 #define P0_8_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6921 #define P0_8_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 6922 #define P0_8_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 6923 #define P0_9_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 6924 #define P0_9_AF_LEDTS1_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 6925 #define P0_9_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 6926 #define P0_9_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT4 6927 #define P0_9_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 6928 #define P0_9_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 6929 #define P0_9_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6930 #define P0_9_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 6931 #define P0_9_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 6932 #define P0_10_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 6933 #define P0_10_AF_LEDTS1_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 6934 #define P0_10_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 6935 #define P0_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT4 6936 #define P0_10_AF_CCU80_OUT22 XMC_GPIO_MODE_OUTPUT_ALT5 6937 #define P0_10_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 6938 #define P0_10_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 6939 #define P0_10_AF_CCU81_OUT22 XMC_GPIO_MODE_OUTPUT_ALT8 6940 #define P0_11_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 6941 #define P0_11_AF_LEDTS1_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 6942 #define P0_11_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 6943 #define P0_11_AF_U0C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 6944 #define P0_11_AF_CCU80_OUT23 XMC_GPIO_MODE_OUTPUT_ALT5 6945 #define P0_11_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 6946 #define P0_11_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 6947 #define P0_11_AF_CCU81_OUT23 XMC_GPIO_MODE_OUTPUT_ALT8 6948 #define P0_12_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 6949 #define P0_12_AF_LEDTS1_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 6950 #define P0_12_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 6951 #define P0_12_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 6952 #define P0_12_AF_CCU80_OUT33 XMC_GPIO_MODE_OUTPUT_ALT5 6953 #define P0_12_AF_U0C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT6 6954 #define P0_12_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT7 6955 #define P0_12_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6956 #define P0_13_AF_WDT_REQUEST XMC_GPIO_MODE_OUTPUT_ALT1 6957 #define P0_13_AF_LEDTS1_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 6958 #define P0_13_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 6959 #define P0_13_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 6960 #define P0_13_AF_CCU80_OUT32 XMC_GPIO_MODE_OUTPUT_ALT5 6961 #define P0_13_AF_U0C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT6 6962 #define P0_13_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT7 6963 #define P0_13_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6964 #define P0_14_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 6965 #define P0_14_AF_LEDTS1_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 6966 #define P0_14_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 6967 #define P0_14_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 6968 #define P0_14_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 6969 #define P0_14_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6970 #define P0_14_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6971 #define P0_14_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6972 #define P0_15_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 6973 #define P0_15_AF_LEDTS1_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 6974 #define P0_15_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 6975 #define P0_15_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6976 #define P0_15_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 6977 #define P0_15_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6978 #define P0_15_AF_U0C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 6979 #define P0_15_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6980 #define P1_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 6981 #define P1_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 6982 #define P1_0_AF_LEDTS0_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 6983 #define P1_0_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 6984 #define P1_0_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 6985 #define P1_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 6986 #define P1_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 6987 #define P1_0_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 6988 #define P1_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6989 #define P1_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 6990 #define P1_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 6991 #define P1_1_AF_LEDTS0_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 6992 #define P1_1_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 6993 #define P1_1_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 6994 #define P1_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 6995 #define P1_1_AF_U0C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 6996 #define P1_1_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 6997 #define P1_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 6998 #define P1_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 6999 #define P1_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 7000 #define P1_2_AF_LEDTS0_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 7001 #define P1_2_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 7002 #define P1_2_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 7003 #define P1_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7004 #define P1_2_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 7005 #define P1_2_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 7006 #define P1_2_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 7007 #define P1_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 7008 #define P1_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 7009 #define P1_3_AF_LEDTS0_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 7010 #define P1_3_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 7011 #define P1_3_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 7012 #define P1_3_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 7013 #define P1_3_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 7014 #define P1_3_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 7015 #define P1_3_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 7016 #define P1_4_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7017 #define P1_4_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7018 #define P1_4_AF_LEDTS0_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 7019 #define P1_4_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 7020 #define P1_4_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 7021 #define P1_4_AF_U0C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT6 7022 #define P1_4_AF_U0C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 7023 #define P1_4_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 7024 #define P1_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 7025 #define P1_5_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 7026 #define P1_5_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7027 #define P1_5_AF_LEDTS0_COLA XMC_GPIO_MODE_OUTPUT_ALT3 7028 #define P1_5_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT4 7029 #define P1_5_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 7030 #define P1_5_AF_U0C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT6 7031 #define P1_5_AF_U0C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 7032 #define P1_5_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 7033 #define P1_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 7034 #define P1_6_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 7035 #define P1_6_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7036 #define P1_6_AF_LEDTS0_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 7037 #define P1_6_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 7038 #define P1_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 7039 #define P1_6_AF_U0C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT6 7040 #define P1_6_AF_U0C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 7041 #define P1_6_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 7042 #define P1_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 7043 #define P1_7_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 7044 #define P1_7_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 7045 #define P1_7_AF_LEDTS0_COL6 XMC_GPIO_MODE_OUTPUT_ALT3 7046 #define P1_7_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 7047 #define P1_7_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7048 #define P1_7_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT7 7049 #define P1_7_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT8 7050 #define P1_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 7051 #define P1_8_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7052 #define P1_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7053 #define P1_8_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 7054 #define P1_8_AF_VADC_EMUX02 XMC_GPIO_MODE_OUTPUT_ALT4 7055 #define P1_8_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7056 #define P1_8_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 7057 #define P1_8_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT8 7058 #define P2_0_AF_ERU0_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT1 7059 #define P2_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7060 #define P2_0_AF_ERU0_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT3 7061 #define P2_0_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 7062 #define P2_0_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 7063 #define P2_0_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 7064 #define P2_0_AF_U0C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 7065 #define P2_0_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 7066 #define P2_0_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 7067 #define P2_1_AF_ERU0_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT1 7068 #define P2_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT2 7069 #define P2_1_AF_ERU0_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT3 7070 #define P2_1_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 7071 #define P2_1_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 7072 #define P2_1_AF_U0C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 7073 #define P2_1_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 7074 #define P2_1_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 7075 #define P2_1_AF_CAN_N0_TXD XMC_GPIO_MODE_OUTPUT_ALT9 7076 #define P2_10_AF_ERU0_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT1 7077 #define P2_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT2 7078 #define P2_10_AF_ERU0_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT3 7079 #define P2_10_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 7080 #define P2_10_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 7081 #define P2_10_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7082 #define P2_10_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 7083 #define P2_10_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 7084 #define P2_11_AF_ERU0_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7085 #define P2_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 7086 #define P2_11_AF_ERU0_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT3 7087 #define P2_11_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 7088 #define P2_11_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 7089 #define P2_11_AF_U0C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 7090 #define P2_11_AF_U0C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 7091 #define P2_11_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 7092 #define P2_12_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 7093 #define P2_12_AF_VADC_EMUX00 XMC_GPIO_MODE_OUTPUT_ALT2 7094 #define P2_12_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 7095 #define P2_12_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT4 7096 #define P2_12_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7097 #define P2_12_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 7098 #define P2_12_AF_LEDTS2_COL6 XMC_GPIO_MODE_OUTPUT_ALT8 7099 #define P2_13_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 7100 #define P2_13_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT2 7101 #define P2_13_AF_U1C0_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 7102 #define P2_13_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT4 7103 #define P2_13_AF_VADC_EMUX01 XMC_GPIO_MODE_OUTPUT_ALT6 7104 #define P2_13_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT7 7105 #define P2_13_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 7106 #define P2_13_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 7107 #define P3_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7108 #define P3_0_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7109 #define P3_0_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 7110 #define P3_0_AF_LEDTS2_COLA XMC_GPIO_MODE_OUTPUT_ALT4 7111 #define P3_0_AF_CCU80_OUT21 XMC_GPIO_MODE_OUTPUT_ALT5 7112 #define P3_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7113 #define P3_0_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 7114 #define P3_0_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT8 7115 #define P3_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 7116 #define P3_1_AF_BCCU0_OUT1 XMC_GPIO_MODE_OUTPUT_ALT1 7117 #define P3_1_AF_U1C1_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7118 #define P3_1_AF_LEDTS2_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 7119 #define P3_1_AF_CCU80_OUT20 XMC_GPIO_MODE_OUTPUT_ALT5 7120 #define P3_1_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7121 #define P3_1_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 7122 #define P3_1_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT8 7123 #define P3_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 7124 #define P3_2_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 7125 #define P3_2_AF_U1C1_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT2 7126 #define P3_2_AF_LEDTS2_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 7127 #define P3_2_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 7128 #define P3_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7129 #define P3_2_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 7130 #define P3_2_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 7131 #define P3_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 7132 #define P3_3_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 7133 #define P3_3_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7134 #define P3_3_AF_LEDTS2_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 7135 #define P3_3_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 7136 #define P3_3_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7137 #define P3_3_AF_U1C1_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 7138 #define P3_3_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 7139 #define P3_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 7140 #define P3_4_AF_BCCU0_OUT6 XMC_GPIO_MODE_OUTPUT_ALT1 7141 #define P3_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7142 #define P3_4_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT3 7143 #define P3_4_AF_LEDTS2_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 7144 #define P3_4_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 7145 #define P3_4_AF_U1C1_MCLKOUT XMC_GPIO_MODE_OUTPUT_ALT6 7146 #define P3_4_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 7147 #define P3_4_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 7148 #define P4_0_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7149 #define P4_0_AF_ERU1_PDOUT0 XMC_GPIO_MODE_OUTPUT_ALT2 7150 #define P4_0_AF_LEDTS2_COL5 XMC_GPIO_MODE_OUTPUT_ALT3 7151 #define P4_0_AF_ERU1_GOUT0 XMC_GPIO_MODE_OUTPUT_ALT4 7152 #define P4_0_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT5 7153 #define P4_0_AF_ACMP1_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7154 #define P4_0_AF_U1C1_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 7155 #define P4_0_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT8 7156 #define P4_0_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 7157 #define P4_1_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 7158 #define P4_1_AF_ERU1_PDOUT1 XMC_GPIO_MODE_OUTPUT_ALT2 7159 #define P4_1_AF_LEDTS2_COL4 XMC_GPIO_MODE_OUTPUT_ALT3 7160 #define P4_1_AF_ERU1_GOUT1 XMC_GPIO_MODE_OUTPUT_ALT4 7161 #define P4_1_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT5 7162 #define P4_1_AF_ACMP3_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7163 #define P4_1_AF_U1C1_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 7164 #define P4_1_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT8 7165 #define P4_1_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 7166 #define P4_2_AF_BCCU0_OUT4 XMC_GPIO_MODE_OUTPUT_ALT1 7167 #define P4_2_AF_ERU1_PDOUT2 XMC_GPIO_MODE_OUTPUT_ALT2 7168 #define P4_2_AF_CCU81_OUT20 XMC_GPIO_MODE_OUTPUT_ALT3 7169 #define P4_2_AF_ERU1_GOUT2 XMC_GPIO_MODE_OUTPUT_ALT4 7170 #define P4_2_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT5 7171 #define P4_2_AF_ACMP2_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7172 #define P4_2_AF_U1C1_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 7173 #define P4_2_AF_CCU81_OUT12 XMC_GPIO_MODE_OUTPUT_ALT8 7174 #define P4_2_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 7175 #define P4_3_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 7176 #define P4_3_AF_ERU1_PDOUT3 XMC_GPIO_MODE_OUTPUT_ALT2 7177 #define P4_3_AF_CCU81_OUT21 XMC_GPIO_MODE_OUTPUT_ALT3 7178 #define P4_3_AF_ERU1_GOUT3 XMC_GPIO_MODE_OUTPUT_ALT4 7179 #define P4_3_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT5 7180 #define P4_3_AF_ACMP0_OUT XMC_GPIO_MODE_OUTPUT_ALT6 7181 #define P4_3_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 7182 #define P4_3_AF_CCU81_OUT13 XMC_GPIO_MODE_OUTPUT_ALT8 7183 #define P4_3_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 7184 #define P4_4_AF_BCCU0_OUT0 XMC_GPIO_MODE_OUTPUT_ALT1 7185 #define P4_4_AF_LEDTS2_LINE0 XMC_GPIO_MODE_OUTPUT_ALT2 7186 #define P4_4_AF_LEDTS1_COLA XMC_GPIO_MODE_OUTPUT_ALT4 7187 #define P4_4_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 7188 #define P4_4_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 7189 #define P4_4_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT8 7190 #define P4_4_AF_CCU41_OUT0 XMC_GPIO_MODE_OUTPUT_ALT9 7191 #define P4_5_AF_BCCU0_OUT8 XMC_GPIO_MODE_OUTPUT_ALT1 7192 #define P4_5_AF_LEDTS2_LINE1 XMC_GPIO_MODE_OUTPUT_ALT2 7193 #define P4_5_AF_LEDTS1_COL6 XMC_GPIO_MODE_OUTPUT_ALT4 7194 #define P4_5_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 7195 #define P4_5_AF_U1C0_DOUT0 XMC_GPIO_MODE_OUTPUT_ALT6 7196 #define P4_5_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 7197 #define P4_5_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT8 7198 #define P4_5_AF_CCU41_OUT1 XMC_GPIO_MODE_OUTPUT_ALT9 7199 #define P4_6_AF_BCCU0_OUT2 XMC_GPIO_MODE_OUTPUT_ALT1 7200 #define P4_6_AF_LEDTS2_LINE2 XMC_GPIO_MODE_OUTPUT_ALT2 7201 #define P4_6_AF_CCU81_OUT10 XMC_GPIO_MODE_OUTPUT_ALT3 7202 #define P4_6_AF_LEDTS1_COL5 XMC_GPIO_MODE_OUTPUT_ALT4 7203 #define P4_6_AF_CCU80_OUT10 XMC_GPIO_MODE_OUTPUT_ALT5 7204 #define P4_6_AF_U1C0_SCLKOUT XMC_GPIO_MODE_OUTPUT_ALT7 7205 #define P4_6_AF_CCU81_OUT02 XMC_GPIO_MODE_OUTPUT_ALT8 7206 #define P4_6_AF_CCU41_OUT2 XMC_GPIO_MODE_OUTPUT_ALT9 7207 #define P4_7_AF_BCCU0_OUT5 XMC_GPIO_MODE_OUTPUT_ALT1 7208 #define P4_7_AF_LEDTS2_LINE3 XMC_GPIO_MODE_OUTPUT_ALT2 7209 #define P4_7_AF_CCU81_OUT11 XMC_GPIO_MODE_OUTPUT_ALT3 7210 #define P4_7_AF_LEDTS1_COL4 XMC_GPIO_MODE_OUTPUT_ALT4 7211 #define P4_7_AF_CCU80_OUT11 XMC_GPIO_MODE_OUTPUT_ALT5 7212 #define P4_7_AF_U1C0_SELO0 XMC_GPIO_MODE_OUTPUT_ALT7 7213 #define P4_7_AF_CCU81_OUT03 XMC_GPIO_MODE_OUTPUT_ALT8 7214 #define P4_7_AF_CCU41_OUT3 XMC_GPIO_MODE_OUTPUT_ALT9 7215 #define P4_8_AF_BCCU0_OUT7 XMC_GPIO_MODE_OUTPUT_ALT1 7216 #define P4_8_AF_LEDTS2_LINE4 XMC_GPIO_MODE_OUTPUT_ALT2 7217 #define P4_8_AF_LEDTS2_COL3 XMC_GPIO_MODE_OUTPUT_ALT3 7218 #define P4_8_AF_LEDTS1_COL3 XMC_GPIO_MODE_OUTPUT_ALT4 7219 #define P4_8_AF_CCU80_OUT30 XMC_GPIO_MODE_OUTPUT_ALT5 7220 #define P4_8_AF_CCU40_OUT0 XMC_GPIO_MODE_OUTPUT_ALT6 7221 #define P4_8_AF_U1C0_SELO1 XMC_GPIO_MODE_OUTPUT_ALT7 7222 #define P4_8_AF_CCU81_OUT30 XMC_GPIO_MODE_OUTPUT_ALT8 7223 #define P4_8_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 7224 #define P4_9_AF_BCCU0_OUT3 XMC_GPIO_MODE_OUTPUT_ALT1 7225 #define P4_9_AF_LEDTS2_LINE5 XMC_GPIO_MODE_OUTPUT_ALT2 7226 #define P4_9_AF_LEDTS2_COL2 XMC_GPIO_MODE_OUTPUT_ALT3 7227 #define P4_9_AF_LEDTS1_COL2 XMC_GPIO_MODE_OUTPUT_ALT4 7228 #define P4_9_AF_CCU80_OUT31 XMC_GPIO_MODE_OUTPUT_ALT5 7229 #define P4_9_AF_CCU40_OUT1 XMC_GPIO_MODE_OUTPUT_ALT6 7230 #define P4_9_AF_U1C0_SELO2 XMC_GPIO_MODE_OUTPUT_ALT7 7231 #define P4_9_AF_CCU81_OUT31 XMC_GPIO_MODE_OUTPUT_ALT8 7232 #define P4_9_AF_CAN_N1_TXD XMC_GPIO_MODE_OUTPUT_ALT9 7233 #define P4_10_AF_LEDTS2_LINE6 XMC_GPIO_MODE_OUTPUT_ALT2 7234 #define P4_10_AF_LEDTS2_COL1 XMC_GPIO_MODE_OUTPUT_ALT3 7235 #define P4_10_AF_LEDTS1_COL1 XMC_GPIO_MODE_OUTPUT_ALT4 7236 #define P4_10_AF_CCU80_OUT00 XMC_GPIO_MODE_OUTPUT_ALT5 7237 #define P4_10_AF_CCU40_OUT2 XMC_GPIO_MODE_OUTPUT_ALT6 7238 #define P4_10_AF_U1C0_SELO3 XMC_GPIO_MODE_OUTPUT_ALT7 7239 #define P4_10_AF_CCU81_OUT32 XMC_GPIO_MODE_OUTPUT_ALT8 7240 #define P4_10_AF_CCU81_OUT00 XMC_GPIO_MODE_OUTPUT_ALT9 7241 #define P4_11_AF_LEDTS2_LINE7 XMC_GPIO_MODE_OUTPUT_ALT2 7242 #define P4_11_AF_LEDTS2_COL0 XMC_GPIO_MODE_OUTPUT_ALT3 7243 #define P4_11_AF_LEDTS1_COL0 XMC_GPIO_MODE_OUTPUT_ALT4 7244 #define P4_11_AF_CCU80_OUT01 XMC_GPIO_MODE_OUTPUT_ALT5 7245 #define P4_11_AF_CCU40_OUT3 XMC_GPIO_MODE_OUTPUT_ALT6 7246 #define P4_11_AF_U1C0_SELO4 XMC_GPIO_MODE_OUTPUT_ALT7 7247 #define P4_11_AF_CCU81_OUT33 XMC_GPIO_MODE_OUTPUT_ALT8 7248 #define P4_11_AF_CCU81_OUT01 XMC_GPIO_MODE_OUTPUT_ALT9 7249 7250 /* HW control options */ 7251 #define P0_0_HWCTRL_LEDTS0_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 7252 #define P0_1_HWCTRL_LEDTS0_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 7253 #define P0_2_HWCTRL_LEDTS0_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 7254 #define P0_3_HWCTRL_LEDTS0_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 7255 #define P0_4_HWCTRL_LEDTS0_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 7256 #define P0_5_HWCTRL_LEDTS0_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 7257 #define P0_6_HWCTRL_LEDTS0_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 7258 #define P0_7_HWCTRL_LEDTS0_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 7259 #define P0_8_HWCTRL_LEDTS1_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 7260 #define P0_9_HWCTRL_LEDTS1_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 7261 #define P0_10_HWCTRL_LEDTS1_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 7262 #define P0_11_HWCTRL_LEDTS1_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 7263 #define P0_12_HWCTRL_LEDTS1_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 7264 #define P0_13_HWCTRL_LEDTS1_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 7265 #define P0_14_HWCTRL_LEDTS1_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 7266 #define P0_15_HWCTRL_LEDTS1_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 7267 #define P1_0_HWCTRL_U0C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 7268 #define P1_1_HWCTRL_U0C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 7269 #define P1_2_HWCTRL_U0C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 7270 #define P1_3_HWCTRL_U0C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 7271 #define P3_1_HWCTRL_U1C0_DOUT3 XMC_GPIO_HWCTRL_PERIPHERAL2 7272 #define P3_2_HWCTRL_U1C0_DOUT2 XMC_GPIO_HWCTRL_PERIPHERAL2 7273 #define P3_3_HWCTRL_U1C0_DOUT1 XMC_GPIO_HWCTRL_PERIPHERAL2 7274 #define P3_4_HWCTRL_U1C0_DOUT0 XMC_GPIO_HWCTRL_PERIPHERAL2 7275 #define P4_4_HWCTRL_LEDTS2_TSIN0 XMC_GPIO_HWCTRL_PERIPHERAL1 7276 #define P4_5_HWCTRL_LEDTS2_TSIN1 XMC_GPIO_HWCTRL_PERIPHERAL1 7277 #define P4_6_HWCTRL_LEDTS2_TSIN2 XMC_GPIO_HWCTRL_PERIPHERAL1 7278 #define P4_7_HWCTRL_LEDTS2_TSIN3 XMC_GPIO_HWCTRL_PERIPHERAL1 7279 #define P4_8_HWCTRL_LEDTS2_TSIN4 XMC_GPIO_HWCTRL_PERIPHERAL1 7280 #define P4_9_HWCTRL_LEDTS2_TSIN5 XMC_GPIO_HWCTRL_PERIPHERAL1 7281 #define P4_10_HWCTRL_LEDTS2_TSIN6 XMC_GPIO_HWCTRL_PERIPHERAL1 7282 #define P4_11_HWCTRL_LEDTS2_TSIN7 XMC_GPIO_HWCTRL_PERIPHERAL1 7283 #endif 7284 7285 #endif /* XMC1_GPIO_MAP_H */ 7286
