1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC_IN0 */
10 #define ADC_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC_IN1 */
14 #define ADC_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC_IN10 */
18 #define ADC_IN10_PC0 \
19 	GD32_PINMUX_AF('C', 0, ANALOG)
20 
21 /* ADC_IN11 */
22 #define ADC_IN11_PC1 \
23 	GD32_PINMUX_AF('C', 1, ANALOG)
24 
25 /* ADC_IN12 */
26 #define ADC_IN12_PC2 \
27 	GD32_PINMUX_AF('C', 2, ANALOG)
28 
29 /* ADC_IN13 */
30 #define ADC_IN13_PC3 \
31 	GD32_PINMUX_AF('C', 3, ANALOG)
32 
33 /* ADC_IN14 */
34 #define ADC_IN14_PC4 \
35 	GD32_PINMUX_AF('C', 4, ANALOG)
36 
37 /* ADC_IN15 */
38 #define ADC_IN15_PC5 \
39 	GD32_PINMUX_AF('C', 5, ANALOG)
40 
41 /* ADC_IN2 */
42 #define ADC_IN2_PA2 \
43 	GD32_PINMUX_AF('A', 2, ANALOG)
44 
45 /* ADC_IN3 */
46 #define ADC_IN3_PA3 \
47 	GD32_PINMUX_AF('A', 3, ANALOG)
48 
49 /* ADC_IN4 */
50 #define ADC_IN4_PA4 \
51 	GD32_PINMUX_AF('A', 4, ANALOG)
52 
53 /* ADC_IN5 */
54 #define ADC_IN5_PA5 \
55 	GD32_PINMUX_AF('A', 5, ANALOG)
56 
57 /* ADC_IN6 */
58 #define ADC_IN6_PA6 \
59 	GD32_PINMUX_AF('A', 6, ANALOG)
60 
61 /* ADC_IN7 */
62 #define ADC_IN7_PA7 \
63 	GD32_PINMUX_AF('A', 7, ANALOG)
64 
65 /* ADC_IN8 */
66 #define ADC_IN8_PB0 \
67 	GD32_PINMUX_AF('B', 0, ANALOG)
68 
69 /* ADC_IN9 */
70 #define ADC_IN9_PB1 \
71 	GD32_PINMUX_AF('B', 1, ANALOG)
72 
73 /* ANALOG */
74 #define ANALOG_PA0 \
75 	GD32_PINMUX_AF('A', 0, ANALOG)
76 #define ANALOG_PA1 \
77 	GD32_PINMUX_AF('A', 1, ANALOG)
78 #define ANALOG_PA10 \
79 	GD32_PINMUX_AF('A', 10, ANALOG)
80 #define ANALOG_PA11 \
81 	GD32_PINMUX_AF('A', 11, ANALOG)
82 #define ANALOG_PA12 \
83 	GD32_PINMUX_AF('A', 12, ANALOG)
84 #define ANALOG_PA13 \
85 	GD32_PINMUX_AF('A', 13, ANALOG)
86 #define ANALOG_PA14 \
87 	GD32_PINMUX_AF('A', 14, ANALOG)
88 #define ANALOG_PA15 \
89 	GD32_PINMUX_AF('A', 15, ANALOG)
90 #define ANALOG_PA2 \
91 	GD32_PINMUX_AF('A', 2, ANALOG)
92 #define ANALOG_PA3 \
93 	GD32_PINMUX_AF('A', 3, ANALOG)
94 #define ANALOG_PA4 \
95 	GD32_PINMUX_AF('A', 4, ANALOG)
96 #define ANALOG_PA5 \
97 	GD32_PINMUX_AF('A', 5, ANALOG)
98 #define ANALOG_PA6 \
99 	GD32_PINMUX_AF('A', 6, ANALOG)
100 #define ANALOG_PA7 \
101 	GD32_PINMUX_AF('A', 7, ANALOG)
102 #define ANALOG_PA8 \
103 	GD32_PINMUX_AF('A', 8, ANALOG)
104 #define ANALOG_PA9 \
105 	GD32_PINMUX_AF('A', 9, ANALOG)
106 #define ANALOG_PB0 \
107 	GD32_PINMUX_AF('B', 0, ANALOG)
108 #define ANALOG_PB1 \
109 	GD32_PINMUX_AF('B', 1, ANALOG)
110 #define ANALOG_PB10 \
111 	GD32_PINMUX_AF('B', 10, ANALOG)
112 #define ANALOG_PB11 \
113 	GD32_PINMUX_AF('B', 11, ANALOG)
114 #define ANALOG_PB12 \
115 	GD32_PINMUX_AF('B', 12, ANALOG)
116 #define ANALOG_PB13 \
117 	GD32_PINMUX_AF('B', 13, ANALOG)
118 #define ANALOG_PB14 \
119 	GD32_PINMUX_AF('B', 14, ANALOG)
120 #define ANALOG_PB15 \
121 	GD32_PINMUX_AF('B', 15, ANALOG)
122 #define ANALOG_PB2 \
123 	GD32_PINMUX_AF('B', 2, ANALOG)
124 #define ANALOG_PB3 \
125 	GD32_PINMUX_AF('B', 3, ANALOG)
126 #define ANALOG_PB4 \
127 	GD32_PINMUX_AF('B', 4, ANALOG)
128 #define ANALOG_PB5 \
129 	GD32_PINMUX_AF('B', 5, ANALOG)
130 #define ANALOG_PB6 \
131 	GD32_PINMUX_AF('B', 6, ANALOG)
132 #define ANALOG_PB7 \
133 	GD32_PINMUX_AF('B', 7, ANALOG)
134 #define ANALOG_PB8 \
135 	GD32_PINMUX_AF('B', 8, ANALOG)
136 #define ANALOG_PB9 \
137 	GD32_PINMUX_AF('B', 9, ANALOG)
138 #define ANALOG_PC0 \
139 	GD32_PINMUX_AF('C', 0, ANALOG)
140 #define ANALOG_PC1 \
141 	GD32_PINMUX_AF('C', 1, ANALOG)
142 #define ANALOG_PC10 \
143 	GD32_PINMUX_AF('C', 10, ANALOG)
144 #define ANALOG_PC11 \
145 	GD32_PINMUX_AF('C', 11, ANALOG)
146 #define ANALOG_PC12 \
147 	GD32_PINMUX_AF('C', 12, ANALOG)
148 #define ANALOG_PC13 \
149 	GD32_PINMUX_AF('C', 13, ANALOG)
150 #define ANALOG_PC14 \
151 	GD32_PINMUX_AF('C', 14, ANALOG)
152 #define ANALOG_PC15 \
153 	GD32_PINMUX_AF('C', 15, ANALOG)
154 #define ANALOG_PC2 \
155 	GD32_PINMUX_AF('C', 2, ANALOG)
156 #define ANALOG_PC3 \
157 	GD32_PINMUX_AF('C', 3, ANALOG)
158 #define ANALOG_PC4 \
159 	GD32_PINMUX_AF('C', 4, ANALOG)
160 #define ANALOG_PC5 \
161 	GD32_PINMUX_AF('C', 5, ANALOG)
162 #define ANALOG_PC6 \
163 	GD32_PINMUX_AF('C', 6, ANALOG)
164 #define ANALOG_PC7 \
165 	GD32_PINMUX_AF('C', 7, ANALOG)
166 #define ANALOG_PC8 \
167 	GD32_PINMUX_AF('C', 8, ANALOG)
168 #define ANALOG_PC9 \
169 	GD32_PINMUX_AF('C', 9, ANALOG)
170 #define ANALOG_PD0 \
171 	GD32_PINMUX_AF('D', 0, ANALOG)
172 #define ANALOG_PD1 \
173 	GD32_PINMUX_AF('D', 1, ANALOG)
174 #define ANALOG_PD2 \
175 	GD32_PINMUX_AF('D', 2, ANALOG)
176 #define ANALOG_PD3 \
177 	GD32_PINMUX_AF('D', 3, ANALOG)
178 #define ANALOG_PD4 \
179 	GD32_PINMUX_AF('D', 4, ANALOG)
180 #define ANALOG_PD5 \
181 	GD32_PINMUX_AF('D', 5, ANALOG)
182 #define ANALOG_PD6 \
183 	GD32_PINMUX_AF('D', 6, ANALOG)
184 #define ANALOG_PD8 \
185 	GD32_PINMUX_AF('D', 8, ANALOG)
186 #define ANALOG_PD9 \
187 	GD32_PINMUX_AF('D', 9, ANALOG)
188 #define ANALOG_PF0 \
189 	GD32_PINMUX_AF('F', 0, ANALOG)
190 #define ANALOG_PF1 \
191 	GD32_PINMUX_AF('F', 1, ANALOG)
192 
193 /* CK_OUT */
194 #define CK_OUT_PA8 \
195 	GD32_PINMUX_AF('A', 8, AF0)
196 #define CK_OUT_PA9 \
197 	GD32_PINMUX_AF('A', 9, AF0)
198 #define CK_OUT_PB13 \
199 	GD32_PINMUX_AF('B', 13, AF0)
200 
201 /* CMP0_OUT */
202 #define CMP0_OUT_PA0 \
203 	GD32_PINMUX_AF('A', 0, AF6)
204 #define CMP0_OUT_PA11 \
205 	GD32_PINMUX_AF('A', 11, AF6)
206 #define CMP0_OUT_PA6 \
207 	GD32_PINMUX_AF('A', 6, AF6)
208 #define CMP0_OUT_PB0 \
209 	GD32_PINMUX_AF('B', 0, AF6)
210 #define CMP0_OUT_PB10 \
211 	GD32_PINMUX_AF('B', 10, AF6)
212 #define CMP0_OUT_PB8 \
213 	GD32_PINMUX_AF('B', 8, AF6)
214 
215 /* CMP1_OUT */
216 #define CMP1_OUT_PA12 \
217 	GD32_PINMUX_AF('A', 12, AF6)
218 #define CMP1_OUT_PA2 \
219 	GD32_PINMUX_AF('A', 2, AF6)
220 #define CMP1_OUT_PA7 \
221 	GD32_PINMUX_AF('A', 7, AF6)
222 #define CMP1_OUT_PB11 \
223 	GD32_PINMUX_AF('B', 11, AF6)
224 #define CMP1_OUT_PB5 \
225 	GD32_PINMUX_AF('B', 5, AF8)
226 #define CMP1_OUT_PB9 \
227 	GD32_PINMUX_AF('B', 9, AF6)
228 
229 /* COM0 */
230 #define COM0_PA8 \
231 	GD32_PINMUX_AF('A', 8, AF3)
232 
233 /* COM1 */
234 #define COM1_PA9 \
235 	GD32_PINMUX_AF('A', 9, AF3)
236 
237 /* COM2 */
238 #define COM2_PA10 \
239 	GD32_PINMUX_AF('A', 10, AF3)
240 
241 /* COM3 */
242 #define COM3_PB9 \
243 	GD32_PINMUX_AF('B', 9, AF3)
244 
245 /* COM4 */
246 #define COM4_PC10 \
247 	GD32_PINMUX_AF('C', 10, AF3)
248 
249 /* COM5 */
250 #define COM5_PC11 \
251 	GD32_PINMUX_AF('C', 11, AF3)
252 
253 /* COM6 */
254 #define COM6_PC12 \
255 	GD32_PINMUX_AF('C', 12, AF3)
256 
257 /* COM7 */
258 #define COM7_PD2 \
259 	GD32_PINMUX_AF('D', 2, AF3)
260 
261 /* CTC_SYNC */
262 #define CTC_SYNC_PA8 \
263 	GD32_PINMUX_AF('A', 8, AF8)
264 #define CTC_SYNC_PD0 \
265 	GD32_PINMUX_AF('D', 0, AF8)
266 
267 /* DAC_OUT */
268 #define DAC_OUT_PA4 \
269 	GD32_PINMUX_AF('A', 4, ANALOG)
270 
271 /* EVENTOUT */
272 #define EVENTOUT_PA0 \
273 	GD32_PINMUX_AF('A', 0, AF9)
274 #define EVENTOUT_PA1 \
275 	GD32_PINMUX_AF('A', 1, AF9)
276 #define EVENTOUT_PA10 \
277 	GD32_PINMUX_AF('A', 10, AF9)
278 #define EVENTOUT_PA11 \
279 	GD32_PINMUX_AF('A', 11, AF9)
280 #define EVENTOUT_PA12 \
281 	GD32_PINMUX_AF('A', 12, AF9)
282 #define EVENTOUT_PA13 \
283 	GD32_PINMUX_AF('A', 13, AF9)
284 #define EVENTOUT_PA14 \
285 	GD32_PINMUX_AF('A', 14, AF9)
286 #define EVENTOUT_PA15 \
287 	GD32_PINMUX_AF('A', 15, AF9)
288 #define EVENTOUT_PA2 \
289 	GD32_PINMUX_AF('A', 2, AF9)
290 #define EVENTOUT_PA3 \
291 	GD32_PINMUX_AF('A', 3, AF9)
292 #define EVENTOUT_PA4 \
293 	GD32_PINMUX_AF('A', 4, AF9)
294 #define EVENTOUT_PA5 \
295 	GD32_PINMUX_AF('A', 5, AF9)
296 #define EVENTOUT_PA6 \
297 	GD32_PINMUX_AF('A', 6, AF9)
298 #define EVENTOUT_PA7 \
299 	GD32_PINMUX_AF('A', 7, AF9)
300 #define EVENTOUT_PA8 \
301 	GD32_PINMUX_AF('A', 8, AF9)
302 #define EVENTOUT_PA9 \
303 	GD32_PINMUX_AF('A', 9, AF9)
304 #define EVENTOUT_PB0 \
305 	GD32_PINMUX_AF('B', 0, AF9)
306 #define EVENTOUT_PB1 \
307 	GD32_PINMUX_AF('B', 1, AF9)
308 #define EVENTOUT_PB10 \
309 	GD32_PINMUX_AF('B', 10, AF9)
310 #define EVENTOUT_PB11 \
311 	GD32_PINMUX_AF('B', 11, AF9)
312 #define EVENTOUT_PB12 \
313 	GD32_PINMUX_AF('B', 12, AF9)
314 #define EVENTOUT_PB13 \
315 	GD32_PINMUX_AF('B', 13, AF9)
316 #define EVENTOUT_PB14 \
317 	GD32_PINMUX_AF('B', 14, AF9)
318 #define EVENTOUT_PB15 \
319 	GD32_PINMUX_AF('B', 15, AF9)
320 #define EVENTOUT_PB2 \
321 	GD32_PINMUX_AF('B', 2, AF9)
322 #define EVENTOUT_PB3 \
323 	GD32_PINMUX_AF('B', 3, AF9)
324 #define EVENTOUT_PB4 \
325 	GD32_PINMUX_AF('B', 4, AF9)
326 #define EVENTOUT_PB5 \
327 	GD32_PINMUX_AF('B', 5, AF9)
328 #define EVENTOUT_PB6 \
329 	GD32_PINMUX_AF('B', 6, AF9)
330 #define EVENTOUT_PB7 \
331 	GD32_PINMUX_AF('B', 7, AF9)
332 #define EVENTOUT_PB8 \
333 	GD32_PINMUX_AF('B', 8, AF9)
334 #define EVENTOUT_PB9 \
335 	GD32_PINMUX_AF('B', 9, AF9)
336 #define EVENTOUT_PC0 \
337 	GD32_PINMUX_AF('C', 0, AF9)
338 #define EVENTOUT_PC1 \
339 	GD32_PINMUX_AF('C', 1, AF9)
340 #define EVENTOUT_PC10 \
341 	GD32_PINMUX_AF('C', 10, AF9)
342 #define EVENTOUT_PC11 \
343 	GD32_PINMUX_AF('C', 11, AF9)
344 #define EVENTOUT_PC12 \
345 	GD32_PINMUX_AF('C', 12, AF9)
346 #define EVENTOUT_PC13 \
347 	GD32_PINMUX_AF('C', 13, AF9)
348 #define EVENTOUT_PC14 \
349 	GD32_PINMUX_AF('C', 14, AF9)
350 #define EVENTOUT_PC15 \
351 	GD32_PINMUX_AF('C', 15, AF9)
352 #define EVENTOUT_PC2 \
353 	GD32_PINMUX_AF('C', 2, AF9)
354 #define EVENTOUT_PC3 \
355 	GD32_PINMUX_AF('C', 3, AF9)
356 #define EVENTOUT_PC4 \
357 	GD32_PINMUX_AF('C', 4, AF9)
358 #define EVENTOUT_PC5 \
359 	GD32_PINMUX_AF('C', 5, AF9)
360 #define EVENTOUT_PC6 \
361 	GD32_PINMUX_AF('C', 6, AF9)
362 #define EVENTOUT_PC7 \
363 	GD32_PINMUX_AF('C', 7, AF9)
364 #define EVENTOUT_PC8 \
365 	GD32_PINMUX_AF('C', 8, AF9)
366 #define EVENTOUT_PC9 \
367 	GD32_PINMUX_AF('C', 9, AF9)
368 #define EVENTOUT_PD0 \
369 	GD32_PINMUX_AF('D', 0, AF9)
370 #define EVENTOUT_PD1 \
371 	GD32_PINMUX_AF('D', 1, AF9)
372 #define EVENTOUT_PD2 \
373 	GD32_PINMUX_AF('D', 2, AF9)
374 #define EVENTOUT_PD4 \
375 	GD32_PINMUX_AF('D', 4, AF9)
376 #define EVENTOUT_PD5 \
377 	GD32_PINMUX_AF('D', 5, AF9)
378 #define EVENTOUT_PD6 \
379 	GD32_PINMUX_AF('D', 6, AF9)
380 #define EVENTOUT_PD8 \
381 	GD32_PINMUX_AF('D', 8, AF9)
382 #define EVENTOUT_PD9 \
383 	GD32_PINMUX_AF('D', 9, AF9)
384 #define EVENTOUT_PF0 \
385 	GD32_PINMUX_AF('F', 0, AF9)
386 #define EVENTOUT_PF1 \
387 	GD32_PINMUX_AF('F', 1, AF9)
388 
389 /* I2C0_SCL */
390 #define I2C0_SCL_PA13 \
391 	GD32_PINMUX_AF('A', 13, AF4)
392 #define I2C0_SCL_PA9 \
393 	GD32_PINMUX_AF('A', 9, AF4)
394 #define I2C0_SCL_PB6 \
395 	GD32_PINMUX_AF('B', 6, AF4)
396 #define I2C0_SCL_PB8 \
397 	GD32_PINMUX_AF('B', 8, AF4)
398 
399 /* I2C0_SDA */
400 #define I2C0_SDA_PA10 \
401 	GD32_PINMUX_AF('A', 10, AF4)
402 #define I2C0_SDA_PA14 \
403 	GD32_PINMUX_AF('A', 14, AF4)
404 #define I2C0_SDA_PB7 \
405 	GD32_PINMUX_AF('B', 7, AF4)
406 #define I2C0_SDA_PB9 \
407 	GD32_PINMUX_AF('B', 9, AF4)
408 
409 /* I2C0_SMBA */
410 #define I2C0_SMBA_PA1 \
411 	GD32_PINMUX_AF('A', 1, AF4)
412 #define I2C0_SMBA_PB5 \
413 	GD32_PINMUX_AF('B', 5, AF4)
414 
415 /* I2C1_SCL */
416 #define I2C1_SCL_PB10 \
417 	GD32_PINMUX_AF('B', 10, AF4)
418 #define I2C1_SCL_PB13 \
419 	GD32_PINMUX_AF('B', 13, AF4)
420 #define I2C1_SCL_PB6 \
421 	GD32_PINMUX_AF('B', 6, AF8)
422 #define I2C1_SCL_PB8 \
423 	GD32_PINMUX_AF('B', 8, AF8)
424 
425 /* I2C1_SDA */
426 #define I2C1_SDA_PB11 \
427 	GD32_PINMUX_AF('B', 11, AF4)
428 #define I2C1_SDA_PB14 \
429 	GD32_PINMUX_AF('B', 14, AF4)
430 #define I2C1_SDA_PB7 \
431 	GD32_PINMUX_AF('B', 7, AF8)
432 #define I2C1_SDA_PB9 \
433 	GD32_PINMUX_AF('B', 9, AF8)
434 
435 /* I2C1_SMBA */
436 #define I2C1_SMBA_PB12 \
437 	GD32_PINMUX_AF('B', 12, AF4)
438 
439 /* I2C2_SCL */
440 #define I2C2_SCL_PA7 \
441 	GD32_PINMUX_AF('A', 7, AF4)
442 #define I2C2_SCL_PC0 \
443 	GD32_PINMUX_AF('C', 0, AF4)
444 #define I2C2_SCL_PC9 \
445 	GD32_PINMUX_AF('C', 9, AF4)
446 
447 /* I2C2_SDA */
448 #define I2C2_SDA_PC1 \
449 	GD32_PINMUX_AF('C', 1, AF4)
450 #define I2C2_SDA_PC8 \
451 	GD32_PINMUX_AF('C', 8, AF4)
452 
453 /* I2C2_SMBA */
454 #define I2C2_SMBA_PA8 \
455 	GD32_PINMUX_AF('A', 8, AF4)
456 
457 /* I2S1_CK */
458 #define I2S1_CK_PB10 \
459 	GD32_PINMUX_AF('B', 10, AF5)
460 #define I2S1_CK_PB13 \
461 	GD32_PINMUX_AF('B', 13, AF6)
462 #define I2S1_CK_PB3 \
463 	GD32_PINMUX_AF('B', 3, AF6)
464 #define I2S1_CK_PC10 \
465 	GD32_PINMUX_AF('C', 10, AF5)
466 #define I2S1_CK_PD1 \
467 	GD32_PINMUX_AF('D', 1, AF6)
468 #define I2S1_CK_PF1 \
469 	GD32_PINMUX_AF('F', 1, AF5)
470 
471 /* I2S1_MCK */
472 #define I2S1_MCK_PC2 \
473 	GD32_PINMUX_AF('C', 2, AF6)
474 #define I2S1_MCK_PC6 \
475 	GD32_PINMUX_AF('C', 6, AF5)
476 #define I2S1_MCK_PD3 \
477 	GD32_PINMUX_AF('D', 3, AF6)
478 
479 /* I2S1_SD */
480 #define I2S1_SD_PB15 \
481 	GD32_PINMUX_AF('B', 15, AF6)
482 #define I2S1_SD_PB5 \
483 	GD32_PINMUX_AF('B', 5, AF6)
484 #define I2S1_SD_PC12 \
485 	GD32_PINMUX_AF('C', 12, AF5)
486 #define I2S1_SD_PC3 \
487 	GD32_PINMUX_AF('C', 3, AF5)
488 #define I2S1_SD_PD4 \
489 	GD32_PINMUX_AF('D', 4, AF5)
490 
491 /* I2S1_WS */
492 #define I2S1_WS_PA14 \
493 	GD32_PINMUX_AF('A', 14, AF6)
494 #define I2S1_WS_PA15 \
495 	GD32_PINMUX_AF('A', 15, AF6)
496 #define I2S1_WS_PA4 \
497 	GD32_PINMUX_AF('A', 4, AF6)
498 #define I2S1_WS_PB12 \
499 	GD32_PINMUX_AF('B', 12, AF6)
500 #define I2S1_WS_PB9 \
501 	GD32_PINMUX_AF('B', 9, AF5)
502 #define I2S1_WS_PD0 \
503 	GD32_PINMUX_AF('D', 0, AF6)
504 #define I2S1_WS_PF0 \
505 	GD32_PINMUX_AF('F', 0, AF5)
506 
507 /* LPTIMER_ETI0 */
508 #define LPTIMER_ETI0_PA5 \
509 	GD32_PINMUX_AF('A', 5, AF2)
510 #define LPTIMER_ETI0_PA7 \
511 	GD32_PINMUX_AF('A', 7, AF2)
512 #define LPTIMER_ETI0_PB6 \
513 	GD32_PINMUX_AF('B', 6, AF2)
514 #define LPTIMER_ETI0_PC3 \
515 	GD32_PINMUX_AF('C', 3, AF2)
516 #define LPTIMER_ETI0_PD8 \
517 	GD32_PINMUX_AF('D', 8, AF2)
518 
519 /* LPTIMER_IN0 */
520 #define LPTIMER_IN0_PA6 \
521 	GD32_PINMUX_AF('A', 6, AF2)
522 #define LPTIMER_IN0_PB1 \
523 	GD32_PINMUX_AF('B', 1, AF2)
524 #define LPTIMER_IN0_PB5 \
525 	GD32_PINMUX_AF('B', 5, AF2)
526 #define LPTIMER_IN0_PC0 \
527 	GD32_PINMUX_AF('C', 0, AF2)
528 #define LPTIMER_IN0_PD9 \
529 	GD32_PINMUX_AF('D', 9, AF2)
530 
531 /* LPTIMER_IN1 */
532 #define LPTIMER_IN1_PA9 \
533 	GD32_PINMUX_AF('A', 9, AF2)
534 #define LPTIMER_IN1_PB3 \
535 	GD32_PINMUX_AF('B', 3, AF2)
536 #define LPTIMER_IN1_PC2 \
537 	GD32_PINMUX_AF('C', 2, AF2)
538 #define LPTIMER_IN1_PD6 \
539 	GD32_PINMUX_AF('D', 6, AF2)
540 
541 /* LPTIMER_OUT */
542 #define LPTIMER_OUT_PA4 \
543 	GD32_PINMUX_AF('A', 4, AF2)
544 #define LPTIMER_OUT_PA8 \
545 	GD32_PINMUX_AF('A', 8, AF2)
546 #define LPTIMER_OUT_PB0 \
547 	GD32_PINMUX_AF('B', 0, AF2)
548 #define LPTIMER_OUT_PB2 \
549 	GD32_PINMUX_AF('B', 2, AF2)
550 #define LPTIMER_OUT_PC1 \
551 	GD32_PINMUX_AF('C', 1, AF2)
552 #define LPTIMER_OUT_PD0 \
553 	GD32_PINMUX_AF('D', 0, AF2)
554 
555 /* LPUART_CTS */
556 #define LPUART_CTS_PA6 \
557 	GD32_PINMUX_AF('A', 6, AF8)
558 #define LPUART_CTS_PB13 \
559 	GD32_PINMUX_AF('B', 13, AF8)
560 
561 /* LPUART_RTS */
562 #define LPUART_RTS_PB1 \
563 	GD32_PINMUX_AF('B', 1, AF8)
564 #define LPUART_RTS_PB12 \
565 	GD32_PINMUX_AF('B', 12, AF8)
566 #define LPUART_RTS_PB14 \
567 	GD32_PINMUX_AF('B', 14, AF8)
568 #define LPUART_RTS_PD2 \
569 	GD32_PINMUX_AF('D', 2, AF8)
570 
571 /* LPUART_RX */
572 #define LPUART_RX_PA13 \
573 	GD32_PINMUX_AF('A', 13, AF2)
574 #define LPUART_RX_PA3 \
575 	GD32_PINMUX_AF('A', 3, AF8)
576 #define LPUART_RX_PB10 \
577 	GD32_PINMUX_AF('B', 10, AF8)
578 #define LPUART_RX_PB11 \
579 	GD32_PINMUX_AF('B', 11, AF7)
580 #define LPUART_RX_PC0 \
581 	GD32_PINMUX_AF('C', 0, AF8)
582 #define LPUART_RX_PC11 \
583 	GD32_PINMUX_AF('C', 11, AF8)
584 #define LPUART_RX_PC5 \
585 	GD32_PINMUX_AF('C', 5, AF8)
586 #define LPUART_RX_PD9 \
587 	GD32_PINMUX_AF('D', 9, AF8)
588 
589 /* LPUART_TX */
590 #define LPUART_TX_PA14 \
591 	GD32_PINMUX_AF('A', 14, AF2)
592 #define LPUART_TX_PA2 \
593 	GD32_PINMUX_AF('A', 2, AF8)
594 #define LPUART_TX_PB10 \
595 	GD32_PINMUX_AF('B', 10, AF7)
596 #define LPUART_TX_PB11 \
597 	GD32_PINMUX_AF('B', 11, AF8)
598 #define LPUART_TX_PC1 \
599 	GD32_PINMUX_AF('C', 1, AF8)
600 #define LPUART_TX_PC10 \
601 	GD32_PINMUX_AF('C', 10, AF8)
602 #define LPUART_TX_PC4 \
603 	GD32_PINMUX_AF('C', 4, AF8)
604 #define LPUART_TX_PD8 \
605 	GD32_PINMUX_AF('D', 8, AF8)
606 
607 /* RTC_OUT */
608 #define RTC_OUT_PB14 \
609 	GD32_PINMUX_AF('B', 14, AF0)
610 #define RTC_OUT_PB2 \
611 	GD32_PINMUX_AF('B', 2, AF0)
612 
613 /* SEG0 */
614 #define SEG0_PA1 \
615 	GD32_PINMUX_AF('A', 1, AF3)
616 
617 /* SEG1 */
618 #define SEG1_PA2 \
619 	GD32_PINMUX_AF('A', 2, AF3)
620 
621 /* SEG10 */
622 #define SEG10_PB10 \
623 	GD32_PINMUX_AF('B', 10, AF3)
624 
625 /* SEG11 */
626 #define SEG11_PB11 \
627 	GD32_PINMUX_AF('B', 11, AF3)
628 
629 /* SEG12 */
630 #define SEG12_PB12 \
631 	GD32_PINMUX_AF('B', 12, AF3)
632 
633 /* SEG13 */
634 #define SEG13_PB13 \
635 	GD32_PINMUX_AF('B', 13, AF3)
636 
637 /* SEG14 */
638 #define SEG14_PB14 \
639 	GD32_PINMUX_AF('B', 14, AF3)
640 
641 /* SEG15 */
642 #define SEG15_PB15 \
643 	GD32_PINMUX_AF('B', 15, AF3)
644 
645 /* SEG16 */
646 #define SEG16_PB8 \
647 	GD32_PINMUX_AF('B', 8, AF3)
648 
649 /* SEG17 */
650 #define SEG17_PA15 \
651 	GD32_PINMUX_AF('A', 15, AF3)
652 
653 /* SEG18 */
654 #define SEG18_PC0 \
655 	GD32_PINMUX_AF('C', 0, AF3)
656 
657 /* SEG19 */
658 #define SEG19_PC1 \
659 	GD32_PINMUX_AF('C', 1, AF3)
660 
661 /* SEG2 */
662 #define SEG2_PA3 \
663 	GD32_PINMUX_AF('A', 3, AF3)
664 
665 /* SEG20 */
666 #define SEG20_PC2 \
667 	GD32_PINMUX_AF('C', 2, AF3)
668 
669 /* SEG21 */
670 #define SEG21_PC3 \
671 	GD32_PINMUX_AF('C', 3, AF3)
672 
673 /* SEG22 */
674 #define SEG22_PC4 \
675 	GD32_PINMUX_AF('C', 4, AF3)
676 
677 /* SEG23 */
678 #define SEG23_PC5 \
679 	GD32_PINMUX_AF('C', 5, AF3)
680 
681 /* SEG24 */
682 #define SEG24_PC6 \
683 	GD32_PINMUX_AF('C', 6, AF3)
684 
685 /* SEG25 */
686 #define SEG25_PC7 \
687 	GD32_PINMUX_AF('C', 7, AF3)
688 
689 /* SEG26 */
690 #define SEG26_PC8 \
691 	GD32_PINMUX_AF('C', 8, AF3)
692 
693 /* SEG27 */
694 #define SEG27_PC9 \
695 	GD32_PINMUX_AF('C', 9, AF3)
696 
697 /* SEG28 */
698 #define SEG28_PC10 \
699 	GD32_PINMUX_AF('C', 10, AF3)
700 #define SEG28_PD4 \
701 	GD32_PINMUX_AF('D', 4, AF3)
702 
703 /* SEG29 */
704 #define SEG29_PC11 \
705 	GD32_PINMUX_AF('C', 11, AF3)
706 #define SEG29_PD5 \
707 	GD32_PINMUX_AF('D', 5, AF3)
708 
709 /* SEG3 */
710 #define SEG3_PA6 \
711 	GD32_PINMUX_AF('A', 6, AF3)
712 
713 /* SEG30 */
714 #define SEG30_PC12 \
715 	GD32_PINMUX_AF('C', 12, AF3)
716 #define SEG30_PD8 \
717 	GD32_PINMUX_AF('D', 8, AF3)
718 
719 /* SEG31 */
720 #define SEG31_PD2 \
721 	GD32_PINMUX_AF('D', 2, AF3)
722 #define SEG31_PD9 \
723 	GD32_PINMUX_AF('D', 9, AF3)
724 
725 /* SEG4 */
726 #define SEG4_PA7 \
727 	GD32_PINMUX_AF('A', 7, AF3)
728 
729 /* SEG5 */
730 #define SEG5_PB0 \
731 	GD32_PINMUX_AF('B', 0, AF3)
732 
733 /* SEG6 */
734 #define SEG6_PB1 \
735 	GD32_PINMUX_AF('B', 1, AF3)
736 
737 /* SEG7 */
738 #define SEG7_PB3 \
739 	GD32_PINMUX_AF('B', 3, AF3)
740 
741 /* SEG8 */
742 #define SEG8_PB4 \
743 	GD32_PINMUX_AF('B', 4, AF3)
744 
745 /* SEG9 */
746 #define SEG9_PB5 \
747 	GD32_PINMUX_AF('B', 5, AF3)
748 
749 /* SPI0_IO2 */
750 #define SPI0_IO2_PA13 \
751 	GD32_PINMUX_AF('A', 13, AF5)
752 #define SPI0_IO2_PA2 \
753 	GD32_PINMUX_AF('A', 2, AF5)
754 #define SPI0_IO2_PB6 \
755 	GD32_PINMUX_AF('B', 6, AF5)
756 
757 /* SPI0_IO3 */
758 #define SPI0_IO3_PA14 \
759 	GD32_PINMUX_AF('A', 14, AF5)
760 #define SPI0_IO3_PA3 \
761 	GD32_PINMUX_AF('A', 3, AF5)
762 #define SPI0_IO3_PB7 \
763 	GD32_PINMUX_AF('B', 7, AF5)
764 
765 /* SPI0_MISO */
766 #define SPI0_MISO_PA11 \
767 	GD32_PINMUX_AF('A', 11, AF5)
768 #define SPI0_MISO_PA6 \
769 	GD32_PINMUX_AF('A', 6, AF5)
770 #define SPI0_MISO_PB4 \
771 	GD32_PINMUX_AF('B', 4, AF5)
772 #define SPI0_MISO_PD5 \
773 	GD32_PINMUX_AF('D', 5, AF5)
774 
775 /* SPI0_MOSI */
776 #define SPI0_MOSI_PA12 \
777 	GD32_PINMUX_AF('A', 12, AF5)
778 #define SPI0_MOSI_PA7 \
779 	GD32_PINMUX_AF('A', 7, AF5)
780 #define SPI0_MOSI_PB5 \
781 	GD32_PINMUX_AF('B', 5, AF5)
782 #define SPI0_MOSI_PD6 \
783 	GD32_PINMUX_AF('D', 6, AF5)
784 
785 /* SPI0_NSS */
786 #define SPI0_NSS_PA13 \
787 	GD32_PINMUX_AF('A', 13, AF6)
788 #define SPI0_NSS_PA15 \
789 	GD32_PINMUX_AF('A', 15, AF5)
790 #define SPI0_NSS_PA4 \
791 	GD32_PINMUX_AF('A', 4, AF5)
792 #define SPI0_NSS_PB0 \
793 	GD32_PINMUX_AF('B', 0, AF5)
794 
795 /* SPI0_SCK */
796 #define SPI0_SCK_PA1 \
797 	GD32_PINMUX_AF('A', 1, AF5)
798 #define SPI0_SCK_PA5 \
799 	GD32_PINMUX_AF('A', 5, AF5)
800 #define SPI0_SCK_PB3 \
801 	GD32_PINMUX_AF('B', 3, AF5)
802 
803 /* SPI1_MISO */
804 #define SPI1_MISO_PB14 \
805 	GD32_PINMUX_AF('B', 14, AF6)
806 #define SPI1_MISO_PB4 \
807 	GD32_PINMUX_AF('B', 4, AF6)
808 #define SPI1_MISO_PC11 \
809 	GD32_PINMUX_AF('C', 11, AF5)
810 #define SPI1_MISO_PC2 \
811 	GD32_PINMUX_AF('C', 2, AF5)
812 #define SPI1_MISO_PD1 \
813 	GD32_PINMUX_AF('D', 1, AF5)
814 #define SPI1_MISO_PD3 \
815 	GD32_PINMUX_AF('D', 3, AF5)
816 
817 /* SPI1_MOSI */
818 #define SPI1_MOSI_PB15 \
819 	GD32_PINMUX_AF('B', 15, AF6)
820 #define SPI1_MOSI_PB5 \
821 	GD32_PINMUX_AF('B', 5, AF6)
822 #define SPI1_MOSI_PC12 \
823 	GD32_PINMUX_AF('C', 12, AF5)
824 #define SPI1_MOSI_PC3 \
825 	GD32_PINMUX_AF('C', 3, AF5)
826 #define SPI1_MOSI_PD4 \
827 	GD32_PINMUX_AF('D', 4, AF5)
828 
829 /* SPI1_NSS */
830 #define SPI1_NSS_PA14 \
831 	GD32_PINMUX_AF('A', 14, AF6)
832 #define SPI1_NSS_PA15 \
833 	GD32_PINMUX_AF('A', 15, AF6)
834 #define SPI1_NSS_PA4 \
835 	GD32_PINMUX_AF('A', 4, AF6)
836 #define SPI1_NSS_PB12 \
837 	GD32_PINMUX_AF('B', 12, AF6)
838 #define SPI1_NSS_PB9 \
839 	GD32_PINMUX_AF('B', 9, AF5)
840 #define SPI1_NSS_PD0 \
841 	GD32_PINMUX_AF('D', 0, AF6)
842 #define SPI1_NSS_PF0 \
843 	GD32_PINMUX_AF('F', 0, AF5)
844 
845 /* SPI1_SCK */
846 #define SPI1_SCK_PB10 \
847 	GD32_PINMUX_AF('B', 10, AF5)
848 #define SPI1_SCK_PB13 \
849 	GD32_PINMUX_AF('B', 13, AF6)
850 #define SPI1_SCK_PB3 \
851 	GD32_PINMUX_AF('B', 3, AF6)
852 #define SPI1_SCK_PC10 \
853 	GD32_PINMUX_AF('C', 10, AF5)
854 #define SPI1_SCK_PD1 \
855 	GD32_PINMUX_AF('D', 1, AF6)
856 #define SPI1_SCK_PF1 \
857 	GD32_PINMUX_AF('F', 1, AF5)
858 
859 /* SWCLK */
860 #define SWCLK_PA14 \
861 	GD32_PINMUX_AF('A', 14, AF0)
862 
863 /* SWDIO */
864 #define SWDIO_PA13 \
865 	GD32_PINMUX_AF('A', 13, AF0)
866 
867 /* TIMER11_CH0 */
868 #define TIMER11_CH0_PB14 \
869 	GD32_PINMUX_AF('B', 14, AF2)
870 
871 /* TIMER11_CH1 */
872 #define TIMER11_CH1_PB15 \
873 	GD32_PINMUX_AF('B', 15, AF2)
874 
875 /* TIMER1_CH0_ETI */
876 #define TIMER1_CH0_ETI_PA0 \
877 	GD32_PINMUX_AF('A', 0, AF1)
878 #define TIMER1_CH0_ETI_PA15 \
879 	GD32_PINMUX_AF('A', 15, AF1)
880 #define TIMER1_CH0_ETI_PA5 \
881 	GD32_PINMUX_AF('A', 5, AF1)
882 #define TIMER1_CH0_ETI_PC4 \
883 	GD32_PINMUX_AF('C', 4, AF1)
884 
885 /* TIMER1_CH1 */
886 #define TIMER1_CH1_PA1 \
887 	GD32_PINMUX_AF('A', 1, AF1)
888 #define TIMER1_CH1_PB3 \
889 	GD32_PINMUX_AF('B', 3, AF1)
890 #define TIMER1_CH1_PC5 \
891 	GD32_PINMUX_AF('C', 5, AF1)
892 
893 /* TIMER1_CH2 */
894 #define TIMER1_CH2_PA2 \
895 	GD32_PINMUX_AF('A', 2, AF1)
896 #define TIMER1_CH2_PB10 \
897 	GD32_PINMUX_AF('B', 10, AF1)
898 
899 /* TIMER1_CH3 */
900 #define TIMER1_CH3_PA3 \
901 	GD32_PINMUX_AF('A', 3, AF1)
902 #define TIMER1_CH3_PB11 \
903 	GD32_PINMUX_AF('B', 11, AF1)
904 
905 /* TIMER2_CH0 */
906 #define TIMER2_CH0_PA6 \
907 	GD32_PINMUX_AF('A', 6, AF1)
908 #define TIMER2_CH0_PB4 \
909 	GD32_PINMUX_AF('B', 4, AF1)
910 #define TIMER2_CH0_PC6 \
911 	GD32_PINMUX_AF('C', 6, AF1)
912 
913 /* TIMER2_CH1 */
914 #define TIMER2_CH1_PA7 \
915 	GD32_PINMUX_AF('A', 7, AF1)
916 #define TIMER2_CH1_PB5 \
917 	GD32_PINMUX_AF('B', 5, AF1)
918 #define TIMER2_CH1_PC7 \
919 	GD32_PINMUX_AF('C', 7, AF1)
920 
921 /* TIMER2_CH2 */
922 #define TIMER2_CH2_PB0 \
923 	GD32_PINMUX_AF('B', 0, AF1)
924 #define TIMER2_CH2_PC8 \
925 	GD32_PINMUX_AF('C', 8, AF1)
926 
927 /* TIMER2_CH3 */
928 #define TIMER2_CH3_PB1 \
929 	GD32_PINMUX_AF('B', 1, AF1)
930 #define TIMER2_CH3_PC9 \
931 	GD32_PINMUX_AF('C', 9, AF1)
932 
933 /* TIMER2_ETI */
934 #define TIMER2_ETI_PD2 \
935 	GD32_PINMUX_AF('D', 2, AF1)
936 
937 /* TIMER8_CH0 */
938 #define TIMER8_CH0_PA2 \
939 	GD32_PINMUX_AF('A', 2, AF2)
940 
941 /* TIMER8_CH1 */
942 #define TIMER8_CH1_PA3 \
943 	GD32_PINMUX_AF('A', 3, AF2)
944 
945 /* UART3_RX */
946 #define UART3_RX_PA1 \
947 	GD32_PINMUX_AF('A', 1, AF8)
948 #define UART3_RX_PC11 \
949 	GD32_PINMUX_AF('C', 11, AF7)
950 
951 /* UART3_TX */
952 #define UART3_TX_PA0 \
953 	GD32_PINMUX_AF('A', 0, AF8)
954 #define UART3_TX_PC10 \
955 	GD32_PINMUX_AF('C', 10, AF7)
956 
957 /* UART4_RX */
958 #define UART4_RX_PB4 \
959 	GD32_PINMUX_AF('B', 4, AF8)
960 #define UART4_RX_PD2 \
961 	GD32_PINMUX_AF('D', 2, AF7)
962 
963 /* UART4_TX */
964 #define UART4_TX_PB3 \
965 	GD32_PINMUX_AF('B', 3, AF8)
966 #define UART4_TX_PC12 \
967 	GD32_PINMUX_AF('C', 12, AF7)
968 
969 /* USART0_CK */
970 #define USART0_CK_PA8 \
971 	GD32_PINMUX_AF('A', 8, AF7)
972 #define USART0_CK_PB5 \
973 	GD32_PINMUX_AF('B', 5, AF7)
974 
975 /* USART0_CTS */
976 #define USART0_CTS_PA11 \
977 	GD32_PINMUX_AF('A', 11, AF7)
978 #define USART0_CTS_PB4 \
979 	GD32_PINMUX_AF('B', 4, AF7)
980 
981 /* USART0_DE */
982 #define USART0_DE_PA12 \
983 	GD32_PINMUX_AF('A', 12, AF7)
984 #define USART0_DE_PB3 \
985 	GD32_PINMUX_AF('B', 3, AF7)
986 
987 /* USART0_RTS */
988 #define USART0_RTS_PA12 \
989 	GD32_PINMUX_AF('A', 12, AF7)
990 #define USART0_RTS_PB3 \
991 	GD32_PINMUX_AF('B', 3, AF7)
992 
993 /* USART0_RX */
994 #define USART0_RX_PA10 \
995 	GD32_PINMUX_AF('A', 10, AF7)
996 #define USART0_RX_PA14 \
997 	GD32_PINMUX_AF('A', 14, AF7)
998 #define USART0_RX_PB7 \
999 	GD32_PINMUX_AF('B', 7, AF7)
1000 #define USART0_RX_PC5 \
1001 	GD32_PINMUX_AF('C', 5, AF7)
1002 
1003 /* USART0_TX */
1004 #define USART0_TX_PA13 \
1005 	GD32_PINMUX_AF('A', 13, AF7)
1006 #define USART0_TX_PA9 \
1007 	GD32_PINMUX_AF('A', 9, AF7)
1008 #define USART0_TX_PB6 \
1009 	GD32_PINMUX_AF('B', 6, AF7)
1010 #define USART0_TX_PC4 \
1011 	GD32_PINMUX_AF('C', 4, AF7)
1012 
1013 /* USART1_CK */
1014 #define USART1_CK_PA4 \
1015 	GD32_PINMUX_AF('A', 4, AF7)
1016 #define USART1_CK_PD0 \
1017 	GD32_PINMUX_AF('D', 0, AF7)
1018 
1019 /* USART1_CTS */
1020 #define USART1_CTS_PA0 \
1021 	GD32_PINMUX_AF('A', 0, AF7)
1022 #define USART1_CTS_PD1 \
1023 	GD32_PINMUX_AF('D', 1, AF7)
1024 #define USART1_CTS_PD3 \
1025 	GD32_PINMUX_AF('D', 3, AF7)
1026 
1027 /* USART1_DE */
1028 #define USART1_DE_PA1 \
1029 	GD32_PINMUX_AF('A', 1, AF7)
1030 #define USART1_DE_PD4 \
1031 	GD32_PINMUX_AF('D', 4, AF7)
1032 
1033 /* USART1_RTS */
1034 #define USART1_RTS_PA1 \
1035 	GD32_PINMUX_AF('A', 1, AF7)
1036 #define USART1_RTS_PD4 \
1037 	GD32_PINMUX_AF('D', 4, AF7)
1038 
1039 /* USART1_RX */
1040 #define USART1_RX_PA15 \
1041 	GD32_PINMUX_AF('A', 15, AF7)
1042 #define USART1_RX_PA3 \
1043 	GD32_PINMUX_AF('A', 3, AF7)
1044 #define USART1_RX_PD6 \
1045 	GD32_PINMUX_AF('D', 6, AF7)
1046 
1047 /* USART1_TX */
1048 #define USART1_TX_PA14 \
1049 	GD32_PINMUX_AF('A', 14, AF8)
1050 #define USART1_TX_PA2 \
1051 	GD32_PINMUX_AF('A', 2, AF7)
1052 #define USART1_TX_PD5 \
1053 	GD32_PINMUX_AF('D', 5, AF7)
1054