1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC_IN0 */
10 #define ADC_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC_IN1 */
14 #define ADC_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC_IN2 */
18 #define ADC_IN2_PA2 \
19 	GD32_PINMUX_AF('A', 2, ANALOG)
20 
21 /* ADC_IN3 */
22 #define ADC_IN3_PA3 \
23 	GD32_PINMUX_AF('A', 3, ANALOG)
24 
25 /* ADC_IN4 */
26 #define ADC_IN4_PA4 \
27 	GD32_PINMUX_AF('A', 4, ANALOG)
28 
29 /* ADC_IN5 */
30 #define ADC_IN5_PA5 \
31 	GD32_PINMUX_AF('A', 5, ANALOG)
32 
33 /* ADC_IN6 */
34 #define ADC_IN6_PA6 \
35 	GD32_PINMUX_AF('A', 6, ANALOG)
36 
37 /* ADC_IN7 */
38 #define ADC_IN7_PA7 \
39 	GD32_PINMUX_AF('A', 7, ANALOG)
40 
41 /* ADC_IN8 */
42 #define ADC_IN8_PB0 \
43 	GD32_PINMUX_AF('B', 0, ANALOG)
44 
45 /* ADC_IN9 */
46 #define ADC_IN9_PB1 \
47 	GD32_PINMUX_AF('B', 1, ANALOG)
48 
49 /* ANALOG */
50 #define ANALOG_PA0 \
51 	GD32_PINMUX_AF('A', 0, ANALOG)
52 #define ANALOG_PA1 \
53 	GD32_PINMUX_AF('A', 1, ANALOG)
54 #define ANALOG_PA10 \
55 	GD32_PINMUX_AF('A', 10, ANALOG)
56 #define ANALOG_PA11 \
57 	GD32_PINMUX_AF('A', 11, ANALOG)
58 #define ANALOG_PA12 \
59 	GD32_PINMUX_AF('A', 12, ANALOG)
60 #define ANALOG_PA13 \
61 	GD32_PINMUX_AF('A', 13, ANALOG)
62 #define ANALOG_PA14 \
63 	GD32_PINMUX_AF('A', 14, ANALOG)
64 #define ANALOG_PA15 \
65 	GD32_PINMUX_AF('A', 15, ANALOG)
66 #define ANALOG_PA2 \
67 	GD32_PINMUX_AF('A', 2, ANALOG)
68 #define ANALOG_PA3 \
69 	GD32_PINMUX_AF('A', 3, ANALOG)
70 #define ANALOG_PA4 \
71 	GD32_PINMUX_AF('A', 4, ANALOG)
72 #define ANALOG_PA5 \
73 	GD32_PINMUX_AF('A', 5, ANALOG)
74 #define ANALOG_PA6 \
75 	GD32_PINMUX_AF('A', 6, ANALOG)
76 #define ANALOG_PA7 \
77 	GD32_PINMUX_AF('A', 7, ANALOG)
78 #define ANALOG_PA8 \
79 	GD32_PINMUX_AF('A', 8, ANALOG)
80 #define ANALOG_PA9 \
81 	GD32_PINMUX_AF('A', 9, ANALOG)
82 #define ANALOG_PB0 \
83 	GD32_PINMUX_AF('B', 0, ANALOG)
84 #define ANALOG_PB1 \
85 	GD32_PINMUX_AF('B', 1, ANALOG)
86 #define ANALOG_PB2 \
87 	GD32_PINMUX_AF('B', 2, ANALOG)
88 #define ANALOG_PB3 \
89 	GD32_PINMUX_AF('B', 3, ANALOG)
90 #define ANALOG_PB4 \
91 	GD32_PINMUX_AF('B', 4, ANALOG)
92 #define ANALOG_PB5 \
93 	GD32_PINMUX_AF('B', 5, ANALOG)
94 #define ANALOG_PB6 \
95 	GD32_PINMUX_AF('B', 6, ANALOG)
96 #define ANALOG_PB7 \
97 	GD32_PINMUX_AF('B', 7, ANALOG)
98 #define ANALOG_PC14 \
99 	GD32_PINMUX_AF('C', 14, ANALOG)
100 #define ANALOG_PC15 \
101 	GD32_PINMUX_AF('C', 15, ANALOG)
102 #define ANALOG_PD3 \
103 	GD32_PINMUX_AF('D', 3, ANALOG)
104 #define ANALOG_PF0 \
105 	GD32_PINMUX_AF('F', 0, ANALOG)
106 #define ANALOG_PF1 \
107 	GD32_PINMUX_AF('F', 1, ANALOG)
108 
109 /* CK_OUT */
110 #define CK_OUT_PA8 \
111 	GD32_PINMUX_AF('A', 8, AF0)
112 #define CK_OUT_PA9 \
113 	GD32_PINMUX_AF('A', 9, AF0)
114 
115 /* CMP0_OUT */
116 #define CMP0_OUT_PA0 \
117 	GD32_PINMUX_AF('A', 0, AF6)
118 #define CMP0_OUT_PA11 \
119 	GD32_PINMUX_AF('A', 11, AF6)
120 #define CMP0_OUT_PA6 \
121 	GD32_PINMUX_AF('A', 6, AF6)
122 #define CMP0_OUT_PB0 \
123 	GD32_PINMUX_AF('B', 0, AF6)
124 
125 /* CMP1_OUT */
126 #define CMP1_OUT_PA12 \
127 	GD32_PINMUX_AF('A', 12, AF6)
128 #define CMP1_OUT_PA2 \
129 	GD32_PINMUX_AF('A', 2, AF6)
130 #define CMP1_OUT_PA7 \
131 	GD32_PINMUX_AF('A', 7, AF6)
132 #define CMP1_OUT_PB5 \
133 	GD32_PINMUX_AF('B', 5, AF8)
134 
135 /* CTC_SYNC */
136 #define CTC_SYNC_PA8 \
137 	GD32_PINMUX_AF('A', 8, AF8)
138 
139 /* DAC_OUT */
140 #define DAC_OUT_PA4 \
141 	GD32_PINMUX_AF('A', 4, ANALOG)
142 
143 /* EVENTOUT */
144 #define EVENTOUT_PA0 \
145 	GD32_PINMUX_AF('A', 0, AF9)
146 #define EVENTOUT_PA1 \
147 	GD32_PINMUX_AF('A', 1, AF9)
148 #define EVENTOUT_PA10 \
149 	GD32_PINMUX_AF('A', 10, AF9)
150 #define EVENTOUT_PA11 \
151 	GD32_PINMUX_AF('A', 11, AF9)
152 #define EVENTOUT_PA12 \
153 	GD32_PINMUX_AF('A', 12, AF9)
154 #define EVENTOUT_PA13 \
155 	GD32_PINMUX_AF('A', 13, AF9)
156 #define EVENTOUT_PA14 \
157 	GD32_PINMUX_AF('A', 14, AF9)
158 #define EVENTOUT_PA15 \
159 	GD32_PINMUX_AF('A', 15, AF9)
160 #define EVENTOUT_PA2 \
161 	GD32_PINMUX_AF('A', 2, AF9)
162 #define EVENTOUT_PA3 \
163 	GD32_PINMUX_AF('A', 3, AF9)
164 #define EVENTOUT_PA4 \
165 	GD32_PINMUX_AF('A', 4, AF9)
166 #define EVENTOUT_PA5 \
167 	GD32_PINMUX_AF('A', 5, AF9)
168 #define EVENTOUT_PA6 \
169 	GD32_PINMUX_AF('A', 6, AF9)
170 #define EVENTOUT_PA7 \
171 	GD32_PINMUX_AF('A', 7, AF9)
172 #define EVENTOUT_PA8 \
173 	GD32_PINMUX_AF('A', 8, AF9)
174 #define EVENTOUT_PA9 \
175 	GD32_PINMUX_AF('A', 9, AF9)
176 #define EVENTOUT_PB0 \
177 	GD32_PINMUX_AF('B', 0, AF9)
178 #define EVENTOUT_PB1 \
179 	GD32_PINMUX_AF('B', 1, AF9)
180 #define EVENTOUT_PB2 \
181 	GD32_PINMUX_AF('B', 2, AF9)
182 #define EVENTOUT_PB3 \
183 	GD32_PINMUX_AF('B', 3, AF9)
184 #define EVENTOUT_PB4 \
185 	GD32_PINMUX_AF('B', 4, AF9)
186 #define EVENTOUT_PB5 \
187 	GD32_PINMUX_AF('B', 5, AF9)
188 #define EVENTOUT_PB6 \
189 	GD32_PINMUX_AF('B', 6, AF9)
190 #define EVENTOUT_PB7 \
191 	GD32_PINMUX_AF('B', 7, AF9)
192 #define EVENTOUT_PC14 \
193 	GD32_PINMUX_AF('C', 14, AF9)
194 #define EVENTOUT_PC15 \
195 	GD32_PINMUX_AF('C', 15, AF9)
196 #define EVENTOUT_PF0 \
197 	GD32_PINMUX_AF('F', 0, AF9)
198 #define EVENTOUT_PF1 \
199 	GD32_PINMUX_AF('F', 1, AF9)
200 
201 /* I2C0_SCL */
202 #define I2C0_SCL_PA13 \
203 	GD32_PINMUX_AF('A', 13, AF4)
204 #define I2C0_SCL_PA9 \
205 	GD32_PINMUX_AF('A', 9, AF4)
206 #define I2C0_SCL_PB6 \
207 	GD32_PINMUX_AF('B', 6, AF4)
208 
209 /* I2C0_SDA */
210 #define I2C0_SDA_PA10 \
211 	GD32_PINMUX_AF('A', 10, AF4)
212 #define I2C0_SDA_PA14 \
213 	GD32_PINMUX_AF('A', 14, AF4)
214 #define I2C0_SDA_PB7 \
215 	GD32_PINMUX_AF('B', 7, AF4)
216 
217 /* I2C0_SMBA */
218 #define I2C0_SMBA_PA1 \
219 	GD32_PINMUX_AF('A', 1, AF4)
220 #define I2C0_SMBA_PB5 \
221 	GD32_PINMUX_AF('B', 5, AF4)
222 
223 /* I2C1_SCL */
224 #define I2C1_SCL_PB6 \
225 	GD32_PINMUX_AF('B', 6, AF8)
226 
227 /* I2C1_SDA */
228 #define I2C1_SDA_PB7 \
229 	GD32_PINMUX_AF('B', 7, AF8)
230 
231 /* I2S1_CK */
232 #define I2S1_CK_PB3 \
233 	GD32_PINMUX_AF('B', 3, AF6)
234 #define I2S1_CK_PF1 \
235 	GD32_PINMUX_AF('F', 1, AF5)
236 
237 /* I2S1_MCK */
238 #define I2S1_MCK_PD3 \
239 	GD32_PINMUX_AF('D', 3, AF6)
240 
241 /* I2S1_SD */
242 #define I2S1_SD_PB5 \
243 	GD32_PINMUX_AF('B', 5, AF6)
244 
245 /* I2S1_WS */
246 #define I2S1_WS_PA14 \
247 	GD32_PINMUX_AF('A', 14, AF6)
248 #define I2S1_WS_PA15 \
249 	GD32_PINMUX_AF('A', 15, AF6)
250 #define I2S1_WS_PA4 \
251 	GD32_PINMUX_AF('A', 4, AF6)
252 #define I2S1_WS_PF0 \
253 	GD32_PINMUX_AF('F', 0, AF5)
254 
255 /* LPTIMER_ETI0 */
256 #define LPTIMER_ETI0_PA5 \
257 	GD32_PINMUX_AF('A', 5, AF2)
258 #define LPTIMER_ETI0_PA7 \
259 	GD32_PINMUX_AF('A', 7, AF2)
260 #define LPTIMER_ETI0_PB6 \
261 	GD32_PINMUX_AF('B', 6, AF2)
262 
263 /* LPTIMER_IN0 */
264 #define LPTIMER_IN0_PA6 \
265 	GD32_PINMUX_AF('A', 6, AF2)
266 #define LPTIMER_IN0_PB1 \
267 	GD32_PINMUX_AF('B', 1, AF2)
268 #define LPTIMER_IN0_PB5 \
269 	GD32_PINMUX_AF('B', 5, AF2)
270 
271 /* LPTIMER_IN1 */
272 #define LPTIMER_IN1_PA9 \
273 	GD32_PINMUX_AF('A', 9, AF2)
274 #define LPTIMER_IN1_PB3 \
275 	GD32_PINMUX_AF('B', 3, AF2)
276 
277 /* LPTIMER_OUT */
278 #define LPTIMER_OUT_PA4 \
279 	GD32_PINMUX_AF('A', 4, AF2)
280 #define LPTIMER_OUT_PA8 \
281 	GD32_PINMUX_AF('A', 8, AF2)
282 #define LPTIMER_OUT_PB0 \
283 	GD32_PINMUX_AF('B', 0, AF2)
284 #define LPTIMER_OUT_PB2 \
285 	GD32_PINMUX_AF('B', 2, AF2)
286 
287 /* LPUART_CTS */
288 #define LPUART_CTS_PA6 \
289 	GD32_PINMUX_AF('A', 6, AF8)
290 
291 /* LPUART_RTS */
292 #define LPUART_RTS_PB1 \
293 	GD32_PINMUX_AF('B', 1, AF8)
294 
295 /* LPUART_RX */
296 #define LPUART_RX_PA13 \
297 	GD32_PINMUX_AF('A', 13, AF2)
298 #define LPUART_RX_PA3 \
299 	GD32_PINMUX_AF('A', 3, AF8)
300 
301 /* LPUART_TX */
302 #define LPUART_TX_PA14 \
303 	GD32_PINMUX_AF('A', 14, AF2)
304 #define LPUART_TX_PA2 \
305 	GD32_PINMUX_AF('A', 2, AF8)
306 
307 /* RTC_OUT */
308 #define RTC_OUT_PB2 \
309 	GD32_PINMUX_AF('B', 2, AF0)
310 
311 /* SPI0_IO2 */
312 #define SPI0_IO2_PA13 \
313 	GD32_PINMUX_AF('A', 13, AF5)
314 #define SPI0_IO2_PA2 \
315 	GD32_PINMUX_AF('A', 2, AF5)
316 #define SPI0_IO2_PB6 \
317 	GD32_PINMUX_AF('B', 6, AF5)
318 
319 /* SPI0_IO3 */
320 #define SPI0_IO3_PA14 \
321 	GD32_PINMUX_AF('A', 14, AF5)
322 #define SPI0_IO3_PA3 \
323 	GD32_PINMUX_AF('A', 3, AF5)
324 #define SPI0_IO3_PB7 \
325 	GD32_PINMUX_AF('B', 7, AF5)
326 
327 /* SPI0_MISO */
328 #define SPI0_MISO_PA11 \
329 	GD32_PINMUX_AF('A', 11, AF5)
330 #define SPI0_MISO_PA6 \
331 	GD32_PINMUX_AF('A', 6, AF5)
332 #define SPI0_MISO_PB4 \
333 	GD32_PINMUX_AF('B', 4, AF5)
334 
335 /* SPI0_MOSI */
336 #define SPI0_MOSI_PA12 \
337 	GD32_PINMUX_AF('A', 12, AF5)
338 #define SPI0_MOSI_PA7 \
339 	GD32_PINMUX_AF('A', 7, AF5)
340 #define SPI0_MOSI_PB5 \
341 	GD32_PINMUX_AF('B', 5, AF5)
342 
343 /* SPI0_NSS */
344 #define SPI0_NSS_PA13 \
345 	GD32_PINMUX_AF('A', 13, AF6)
346 #define SPI0_NSS_PA15 \
347 	GD32_PINMUX_AF('A', 15, AF5)
348 #define SPI0_NSS_PA4 \
349 	GD32_PINMUX_AF('A', 4, AF5)
350 #define SPI0_NSS_PB0 \
351 	GD32_PINMUX_AF('B', 0, AF5)
352 
353 /* SPI0_SCK */
354 #define SPI0_SCK_PA1 \
355 	GD32_PINMUX_AF('A', 1, AF5)
356 #define SPI0_SCK_PA5 \
357 	GD32_PINMUX_AF('A', 5, AF5)
358 #define SPI0_SCK_PB3 \
359 	GD32_PINMUX_AF('B', 3, AF5)
360 
361 /* SPI1_MISO */
362 #define SPI1_MISO_PB4 \
363 	GD32_PINMUX_AF('B', 4, AF6)
364 #define SPI1_MISO_PD3 \
365 	GD32_PINMUX_AF('D', 3, AF5)
366 
367 /* SPI1_MOSI */
368 #define SPI1_MOSI_PB5 \
369 	GD32_PINMUX_AF('B', 5, AF6)
370 
371 /* SPI1_NSS */
372 #define SPI1_NSS_PA14 \
373 	GD32_PINMUX_AF('A', 14, AF6)
374 #define SPI1_NSS_PA15 \
375 	GD32_PINMUX_AF('A', 15, AF6)
376 #define SPI1_NSS_PA4 \
377 	GD32_PINMUX_AF('A', 4, AF6)
378 #define SPI1_NSS_PF0 \
379 	GD32_PINMUX_AF('F', 0, AF5)
380 
381 /* SPI1_SCK */
382 #define SPI1_SCK_PB3 \
383 	GD32_PINMUX_AF('B', 3, AF6)
384 #define SPI1_SCK_PF1 \
385 	GD32_PINMUX_AF('F', 1, AF5)
386 
387 /* SWCLK */
388 #define SWCLK_PA14 \
389 	GD32_PINMUX_AF('A', 14, AF0)
390 
391 /* SWDIO */
392 #define SWDIO_PA13 \
393 	GD32_PINMUX_AF('A', 13, AF0)
394 
395 /* TIMER1_CH0_ETI */
396 #define TIMER1_CH0_ETI_PA0 \
397 	GD32_PINMUX_AF('A', 0, AF1)
398 #define TIMER1_CH0_ETI_PA15 \
399 	GD32_PINMUX_AF('A', 15, AF1)
400 #define TIMER1_CH0_ETI_PA5 \
401 	GD32_PINMUX_AF('A', 5, AF1)
402 
403 /* TIMER1_CH1 */
404 #define TIMER1_CH1_PA1 \
405 	GD32_PINMUX_AF('A', 1, AF1)
406 #define TIMER1_CH1_PB3 \
407 	GD32_PINMUX_AF('B', 3, AF1)
408 
409 /* TIMER1_CH2 */
410 #define TIMER1_CH2_PA2 \
411 	GD32_PINMUX_AF('A', 2, AF1)
412 
413 /* TIMER1_CH3 */
414 #define TIMER1_CH3_PA3 \
415 	GD32_PINMUX_AF('A', 3, AF1)
416 
417 /* TIMER2_CH0 */
418 #define TIMER2_CH0_PA6 \
419 	GD32_PINMUX_AF('A', 6, AF1)
420 #define TIMER2_CH0_PB4 \
421 	GD32_PINMUX_AF('B', 4, AF1)
422 
423 /* TIMER2_CH1 */
424 #define TIMER2_CH1_PA7 \
425 	GD32_PINMUX_AF('A', 7, AF1)
426 #define TIMER2_CH1_PB5 \
427 	GD32_PINMUX_AF('B', 5, AF1)
428 
429 /* TIMER2_CH2 */
430 #define TIMER2_CH2_PB0 \
431 	GD32_PINMUX_AF('B', 0, AF1)
432 
433 /* TIMER2_CH3 */
434 #define TIMER2_CH3_PB1 \
435 	GD32_PINMUX_AF('B', 1, AF1)
436 
437 /* TIMER8_CH0 */
438 #define TIMER8_CH0_PA2 \
439 	GD32_PINMUX_AF('A', 2, AF2)
440 
441 /* TIMER8_CH1 */
442 #define TIMER8_CH1_PA3 \
443 	GD32_PINMUX_AF('A', 3, AF2)
444 
445 /* UART3_RX */
446 #define UART3_RX_PA1 \
447 	GD32_PINMUX_AF('A', 1, AF8)
448 
449 /* UART3_TX */
450 #define UART3_TX_PA0 \
451 	GD32_PINMUX_AF('A', 0, AF8)
452 
453 /* USART0_CK */
454 #define USART0_CK_PA8 \
455 	GD32_PINMUX_AF('A', 8, AF7)
456 #define USART0_CK_PB5 \
457 	GD32_PINMUX_AF('B', 5, AF7)
458 
459 /* USART0_CTS */
460 #define USART0_CTS_PA11 \
461 	GD32_PINMUX_AF('A', 11, AF7)
462 #define USART0_CTS_PB4 \
463 	GD32_PINMUX_AF('B', 4, AF7)
464 
465 /* USART0_DE */
466 #define USART0_DE_PA12 \
467 	GD32_PINMUX_AF('A', 12, AF7)
468 #define USART0_DE_PB3 \
469 	GD32_PINMUX_AF('B', 3, AF7)
470 
471 /* USART0_RTS */
472 #define USART0_RTS_PA12 \
473 	GD32_PINMUX_AF('A', 12, AF7)
474 #define USART0_RTS_PB3 \
475 	GD32_PINMUX_AF('B', 3, AF7)
476 
477 /* USART0_RX */
478 #define USART0_RX_PA10 \
479 	GD32_PINMUX_AF('A', 10, AF7)
480 #define USART0_RX_PA14 \
481 	GD32_PINMUX_AF('A', 14, AF7)
482 #define USART0_RX_PB7 \
483 	GD32_PINMUX_AF('B', 7, AF7)
484 
485 /* USART0_TX */
486 #define USART0_TX_PA13 \
487 	GD32_PINMUX_AF('A', 13, AF7)
488 #define USART0_TX_PA9 \
489 	GD32_PINMUX_AF('A', 9, AF7)
490 #define USART0_TX_PB6 \
491 	GD32_PINMUX_AF('B', 6, AF7)
492 
493 /* USART1_CK */
494 #define USART1_CK_PA4 \
495 	GD32_PINMUX_AF('A', 4, AF7)
496 
497 /* USART1_CTS */
498 #define USART1_CTS_PA0 \
499 	GD32_PINMUX_AF('A', 0, AF7)
500 #define USART1_CTS_PD3 \
501 	GD32_PINMUX_AF('D', 3, AF7)
502 
503 /* USART1_DE */
504 #define USART1_DE_PA1 \
505 	GD32_PINMUX_AF('A', 1, AF7)
506 
507 /* USART1_RTS */
508 #define USART1_RTS_PA1 \
509 	GD32_PINMUX_AF('A', 1, AF7)
510 
511 /* USART1_RX */
512 #define USART1_RX_PA15 \
513 	GD32_PINMUX_AF('A', 15, AF7)
514 #define USART1_RX_PA3 \
515 	GD32_PINMUX_AF('A', 3, AF7)
516 
517 /* USART1_TX */
518 #define USART1_TX_PA14 \
519 	GD32_PINMUX_AF('A', 14, AF8)
520 #define USART1_TX_PA2 \
521 	GD32_PINMUX_AF('A', 2, AF7)
522