1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC012_IN0 */
10 #define ADC012_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC012_IN1 */
14 #define ADC012_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC012_IN10 */
18 #define ADC012_IN10_PC0 \
19 	GD32_PINMUX_AF('C', 0, ANALOG)
20 
21 /* ADC012_IN11 */
22 #define ADC012_IN11_PC1 \
23 	GD32_PINMUX_AF('C', 1, ANALOG)
24 
25 /* ADC012_IN12 */
26 #define ADC012_IN12_PC2 \
27 	GD32_PINMUX_AF('C', 2, ANALOG)
28 
29 /* ADC012_IN13 */
30 #define ADC012_IN13_PC3 \
31 	GD32_PINMUX_AF('C', 3, ANALOG)
32 
33 /* ADC012_IN2 */
34 #define ADC012_IN2_PA2 \
35 	GD32_PINMUX_AF('A', 2, ANALOG)
36 
37 /* ADC012_IN3 */
38 #define ADC012_IN3_PA3 \
39 	GD32_PINMUX_AF('A', 3, ANALOG)
40 
41 /* ADC01_IN14 */
42 #define ADC01_IN14_PC4 \
43 	GD32_PINMUX_AF('C', 4, ANALOG)
44 
45 /* ADC01_IN15 */
46 #define ADC01_IN15_PC5 \
47 	GD32_PINMUX_AF('C', 5, ANALOG)
48 
49 /* ADC01_IN4 */
50 #define ADC01_IN4_PA4 \
51 	GD32_PINMUX_AF('A', 4, ANALOG)
52 
53 /* ADC01_IN5 */
54 #define ADC01_IN5_PA5 \
55 	GD32_PINMUX_AF('A', 5, ANALOG)
56 
57 /* ADC01_IN6 */
58 #define ADC01_IN6_PA6 \
59 	GD32_PINMUX_AF('A', 6, ANALOG)
60 
61 /* ADC01_IN7 */
62 #define ADC01_IN7_PA7 \
63 	GD32_PINMUX_AF('A', 7, ANALOG)
64 
65 /* ADC01_IN8 */
66 #define ADC01_IN8_PB0 \
67 	GD32_PINMUX_AF('B', 0, ANALOG)
68 
69 /* ADC01_IN9 */
70 #define ADC01_IN9_PB1 \
71 	GD32_PINMUX_AF('B', 1, ANALOG)
72 
73 /* ADC2_IN14 */
74 #define ADC2_IN14_PF4 \
75 	GD32_PINMUX_AF('F', 4, ANALOG)
76 
77 /* ADC2_IN15 */
78 #define ADC2_IN15_PF5 \
79 	GD32_PINMUX_AF('F', 5, ANALOG)
80 
81 /* ADC2_IN4 */
82 #define ADC2_IN4_PF6 \
83 	GD32_PINMUX_AF('F', 6, ANALOG)
84 
85 /* ADC2_IN5 */
86 #define ADC2_IN5_PF7 \
87 	GD32_PINMUX_AF('F', 7, ANALOG)
88 
89 /* ADC2_IN6 */
90 #define ADC2_IN6_PF8 \
91 	GD32_PINMUX_AF('F', 8, ANALOG)
92 
93 /* ADC2_IN7 */
94 #define ADC2_IN7_PF9 \
95 	GD32_PINMUX_AF('F', 9, ANALOG)
96 
97 /* ADC2_IN8 */
98 #define ADC2_IN8_PF10 \
99 	GD32_PINMUX_AF('F', 10, ANALOG)
100 
101 /* ADC2_IN9 */
102 #define ADC2_IN9_PF3 \
103 	GD32_PINMUX_AF('F', 3, ANALOG)
104 
105 /* ANALOG */
106 #define ANALOG_PA0 \
107 	GD32_PINMUX_AF('A', 0, ANALOG)
108 #define ANALOG_PA1 \
109 	GD32_PINMUX_AF('A', 1, ANALOG)
110 #define ANALOG_PA2 \
111 	GD32_PINMUX_AF('A', 2, ANALOG)
112 #define ANALOG_PA3 \
113 	GD32_PINMUX_AF('A', 3, ANALOG)
114 #define ANALOG_PA4 \
115 	GD32_PINMUX_AF('A', 4, ANALOG)
116 #define ANALOG_PA5 \
117 	GD32_PINMUX_AF('A', 5, ANALOG)
118 #define ANALOG_PA6 \
119 	GD32_PINMUX_AF('A', 6, ANALOG)
120 #define ANALOG_PA7 \
121 	GD32_PINMUX_AF('A', 7, ANALOG)
122 #define ANALOG_PA8 \
123 	GD32_PINMUX_AF('A', 8, ANALOG)
124 #define ANALOG_PA9 \
125 	GD32_PINMUX_AF('A', 9, ANALOG)
126 #define ANALOG_PA10 \
127 	GD32_PINMUX_AF('A', 10, ANALOG)
128 #define ANALOG_PA11 \
129 	GD32_PINMUX_AF('A', 11, ANALOG)
130 #define ANALOG_PA12 \
131 	GD32_PINMUX_AF('A', 12, ANALOG)
132 #define ANALOG_PA13 \
133 	GD32_PINMUX_AF('A', 13, ANALOG)
134 #define ANALOG_PA14 \
135 	GD32_PINMUX_AF('A', 14, ANALOG)
136 #define ANALOG_PA15 \
137 	GD32_PINMUX_AF('A', 15, ANALOG)
138 #define ANALOG_PB0 \
139 	GD32_PINMUX_AF('B', 0, ANALOG)
140 #define ANALOG_PB1 \
141 	GD32_PINMUX_AF('B', 1, ANALOG)
142 #define ANALOG_PB2 \
143 	GD32_PINMUX_AF('B', 2, ANALOG)
144 #define ANALOG_PB3 \
145 	GD32_PINMUX_AF('B', 3, ANALOG)
146 #define ANALOG_PB4 \
147 	GD32_PINMUX_AF('B', 4, ANALOG)
148 #define ANALOG_PB5 \
149 	GD32_PINMUX_AF('B', 5, ANALOG)
150 #define ANALOG_PB6 \
151 	GD32_PINMUX_AF('B', 6, ANALOG)
152 #define ANALOG_PB7 \
153 	GD32_PINMUX_AF('B', 7, ANALOG)
154 #define ANALOG_PB8 \
155 	GD32_PINMUX_AF('B', 8, ANALOG)
156 #define ANALOG_PB9 \
157 	GD32_PINMUX_AF('B', 9, ANALOG)
158 #define ANALOG_PB10 \
159 	GD32_PINMUX_AF('B', 10, ANALOG)
160 #define ANALOG_PB11 \
161 	GD32_PINMUX_AF('B', 11, ANALOG)
162 #define ANALOG_PB12 \
163 	GD32_PINMUX_AF('B', 12, ANALOG)
164 #define ANALOG_PB13 \
165 	GD32_PINMUX_AF('B', 13, ANALOG)
166 #define ANALOG_PB14 \
167 	GD32_PINMUX_AF('B', 14, ANALOG)
168 #define ANALOG_PB15 \
169 	GD32_PINMUX_AF('B', 15, ANALOG)
170 #define ANALOG_PC0 \
171 	GD32_PINMUX_AF('C', 0, ANALOG)
172 #define ANALOG_PC1 \
173 	GD32_PINMUX_AF('C', 1, ANALOG)
174 #define ANALOG_PC2 \
175 	GD32_PINMUX_AF('C', 2, ANALOG)
176 #define ANALOG_PC3 \
177 	GD32_PINMUX_AF('C', 3, ANALOG)
178 #define ANALOG_PC4 \
179 	GD32_PINMUX_AF('C', 4, ANALOG)
180 #define ANALOG_PC5 \
181 	GD32_PINMUX_AF('C', 5, ANALOG)
182 #define ANALOG_PC6 \
183 	GD32_PINMUX_AF('C', 6, ANALOG)
184 #define ANALOG_PC7 \
185 	GD32_PINMUX_AF('C', 7, ANALOG)
186 #define ANALOG_PC8 \
187 	GD32_PINMUX_AF('C', 8, ANALOG)
188 #define ANALOG_PC9 \
189 	GD32_PINMUX_AF('C', 9, ANALOG)
190 #define ANALOG_PC10 \
191 	GD32_PINMUX_AF('C', 10, ANALOG)
192 #define ANALOG_PC11 \
193 	GD32_PINMUX_AF('C', 11, ANALOG)
194 #define ANALOG_PC12 \
195 	GD32_PINMUX_AF('C', 12, ANALOG)
196 #define ANALOG_PC13 \
197 	GD32_PINMUX_AF('C', 13, ANALOG)
198 #define ANALOG_PC14 \
199 	GD32_PINMUX_AF('C', 14, ANALOG)
200 #define ANALOG_PC15 \
201 	GD32_PINMUX_AF('C', 15, ANALOG)
202 #define ANALOG_PD0 \
203 	GD32_PINMUX_AF('D', 0, ANALOG)
204 #define ANALOG_PD1 \
205 	GD32_PINMUX_AF('D', 1, ANALOG)
206 #define ANALOG_PD2 \
207 	GD32_PINMUX_AF('D', 2, ANALOG)
208 #define ANALOG_PD3 \
209 	GD32_PINMUX_AF('D', 3, ANALOG)
210 #define ANALOG_PD4 \
211 	GD32_PINMUX_AF('D', 4, ANALOG)
212 #define ANALOG_PD5 \
213 	GD32_PINMUX_AF('D', 5, ANALOG)
214 #define ANALOG_PD6 \
215 	GD32_PINMUX_AF('D', 6, ANALOG)
216 #define ANALOG_PD7 \
217 	GD32_PINMUX_AF('D', 7, ANALOG)
218 #define ANALOG_PD8 \
219 	GD32_PINMUX_AF('D', 8, ANALOG)
220 #define ANALOG_PD9 \
221 	GD32_PINMUX_AF('D', 9, ANALOG)
222 #define ANALOG_PD10 \
223 	GD32_PINMUX_AF('D', 10, ANALOG)
224 #define ANALOG_PD11 \
225 	GD32_PINMUX_AF('D', 11, ANALOG)
226 #define ANALOG_PD12 \
227 	GD32_PINMUX_AF('D', 12, ANALOG)
228 #define ANALOG_PD13 \
229 	GD32_PINMUX_AF('D', 13, ANALOG)
230 #define ANALOG_PD14 \
231 	GD32_PINMUX_AF('D', 14, ANALOG)
232 #define ANALOG_PD15 \
233 	GD32_PINMUX_AF('D', 15, ANALOG)
234 #define ANALOG_PE0 \
235 	GD32_PINMUX_AF('E', 0, ANALOG)
236 #define ANALOG_PE1 \
237 	GD32_PINMUX_AF('E', 1, ANALOG)
238 #define ANALOG_PE2 \
239 	GD32_PINMUX_AF('E', 2, ANALOG)
240 #define ANALOG_PE3 \
241 	GD32_PINMUX_AF('E', 3, ANALOG)
242 #define ANALOG_PE4 \
243 	GD32_PINMUX_AF('E', 4, ANALOG)
244 #define ANALOG_PE5 \
245 	GD32_PINMUX_AF('E', 5, ANALOG)
246 #define ANALOG_PE6 \
247 	GD32_PINMUX_AF('E', 6, ANALOG)
248 #define ANALOG_PE7 \
249 	GD32_PINMUX_AF('E', 7, ANALOG)
250 #define ANALOG_PE8 \
251 	GD32_PINMUX_AF('E', 8, ANALOG)
252 #define ANALOG_PE9 \
253 	GD32_PINMUX_AF('E', 9, ANALOG)
254 #define ANALOG_PE10 \
255 	GD32_PINMUX_AF('E', 10, ANALOG)
256 #define ANALOG_PE11 \
257 	GD32_PINMUX_AF('E', 11, ANALOG)
258 #define ANALOG_PE12 \
259 	GD32_PINMUX_AF('E', 12, ANALOG)
260 #define ANALOG_PE13 \
261 	GD32_PINMUX_AF('E', 13, ANALOG)
262 #define ANALOG_PE14 \
263 	GD32_PINMUX_AF('E', 14, ANALOG)
264 #define ANALOG_PE15 \
265 	GD32_PINMUX_AF('E', 15, ANALOG)
266 #define ANALOG_PF0 \
267 	GD32_PINMUX_AF('F', 0, ANALOG)
268 #define ANALOG_PF1 \
269 	GD32_PINMUX_AF('F', 1, ANALOG)
270 #define ANALOG_PF2 \
271 	GD32_PINMUX_AF('F', 2, ANALOG)
272 #define ANALOG_PF3 \
273 	GD32_PINMUX_AF('F', 3, ANALOG)
274 #define ANALOG_PF4 \
275 	GD32_PINMUX_AF('F', 4, ANALOG)
276 #define ANALOG_PF5 \
277 	GD32_PINMUX_AF('F', 5, ANALOG)
278 #define ANALOG_PF6 \
279 	GD32_PINMUX_AF('F', 6, ANALOG)
280 #define ANALOG_PF7 \
281 	GD32_PINMUX_AF('F', 7, ANALOG)
282 #define ANALOG_PF8 \
283 	GD32_PINMUX_AF('F', 8, ANALOG)
284 #define ANALOG_PF9 \
285 	GD32_PINMUX_AF('F', 9, ANALOG)
286 #define ANALOG_PF10 \
287 	GD32_PINMUX_AF('F', 10, ANALOG)
288 #define ANALOG_PF11 \
289 	GD32_PINMUX_AF('F', 11, ANALOG)
290 #define ANALOG_PF12 \
291 	GD32_PINMUX_AF('F', 12, ANALOG)
292 #define ANALOG_PF13 \
293 	GD32_PINMUX_AF('F', 13, ANALOG)
294 #define ANALOG_PF14 \
295 	GD32_PINMUX_AF('F', 14, ANALOG)
296 #define ANALOG_PF15 \
297 	GD32_PINMUX_AF('F', 15, ANALOG)
298 #define ANALOG_PG0 \
299 	GD32_PINMUX_AF('G', 0, ANALOG)
300 #define ANALOG_PG1 \
301 	GD32_PINMUX_AF('G', 1, ANALOG)
302 #define ANALOG_PG2 \
303 	GD32_PINMUX_AF('G', 2, ANALOG)
304 #define ANALOG_PG3 \
305 	GD32_PINMUX_AF('G', 3, ANALOG)
306 #define ANALOG_PG4 \
307 	GD32_PINMUX_AF('G', 4, ANALOG)
308 #define ANALOG_PG5 \
309 	GD32_PINMUX_AF('G', 5, ANALOG)
310 #define ANALOG_PG6 \
311 	GD32_PINMUX_AF('G', 6, ANALOG)
312 #define ANALOG_PG7 \
313 	GD32_PINMUX_AF('G', 7, ANALOG)
314 #define ANALOG_PG8 \
315 	GD32_PINMUX_AF('G', 8, ANALOG)
316 #define ANALOG_PG9 \
317 	GD32_PINMUX_AF('G', 9, ANALOG)
318 #define ANALOG_PG10 \
319 	GD32_PINMUX_AF('G', 10, ANALOG)
320 #define ANALOG_PG11 \
321 	GD32_PINMUX_AF('G', 11, ANALOG)
322 #define ANALOG_PG12 \
323 	GD32_PINMUX_AF('G', 12, ANALOG)
324 #define ANALOG_PG13 \
325 	GD32_PINMUX_AF('G', 13, ANALOG)
326 #define ANALOG_PG14 \
327 	GD32_PINMUX_AF('G', 14, ANALOG)
328 #define ANALOG_PG15 \
329 	GD32_PINMUX_AF('G', 15, ANALOG)
330 
331 /* CAN0_RX */
332 #define CAN0_RX_PA11 \
333 	GD32_PINMUX_AF('A', 11, AF9)
334 #define CAN0_RX_PB8 \
335 	GD32_PINMUX_AF('B', 8, AF9)
336 #define CAN0_RX_PD0 \
337 	GD32_PINMUX_AF('D', 0, AF9)
338 
339 /* CAN0_TX */
340 #define CAN0_TX_PA12 \
341 	GD32_PINMUX_AF('A', 12, AF9)
342 #define CAN0_TX_PB9 \
343 	GD32_PINMUX_AF('B', 9, AF9)
344 #define CAN0_TX_PD1 \
345 	GD32_PINMUX_AF('D', 1, AF9)
346 
347 /* CAN1_RX */
348 #define CAN1_RX_PB5 \
349 	GD32_PINMUX_AF('B', 5, AF9)
350 #define CAN1_RX_PB12 \
351 	GD32_PINMUX_AF('B', 12, AF9)
352 
353 /* CAN1_TX */
354 #define CAN1_TX_PB6 \
355 	GD32_PINMUX_AF('B', 6, AF9)
356 #define CAN1_TX_PB13 \
357 	GD32_PINMUX_AF('B', 13, AF9)
358 
359 /* CK_OUT0 */
360 #define CK_OUT0_PA8 \
361 	GD32_PINMUX_AF('A', 8, AF0)
362 
363 /* CK_OUT1 */
364 #define CK_OUT1_PC9 \
365 	GD32_PINMUX_AF('C', 9, AF0)
366 
367 /* CTC_SYNC */
368 #define CTC_SYNC_PA8 \
369 	GD32_PINMUX_AF('A', 8, AF9)
370 #define CTC_SYNC_PD15 \
371 	GD32_PINMUX_AF('D', 15, AF0)
372 #define CTC_SYNC_PF0 \
373 	GD32_PINMUX_AF('F', 0, AF0)
374 
375 /* DAC_OUT0 */
376 #define DAC_OUT0_PA4 \
377 	GD32_PINMUX_AF('A', 4, ANALOG)
378 
379 /* DAC_OUT1 */
380 #define DAC_OUT1_PA5 \
381 	GD32_PINMUX_AF('A', 5, ANALOG)
382 
383 /* DCI_D0 */
384 #define DCI_D0_PA9 \
385 	GD32_PINMUX_AF('A', 9, AF13)
386 #define DCI_D0_PC6 \
387 	GD32_PINMUX_AF('C', 6, AF13)
388 
389 /* DCI_D1 */
390 #define DCI_D1_PA10 \
391 	GD32_PINMUX_AF('A', 10, AF13)
392 #define DCI_D1_PC7 \
393 	GD32_PINMUX_AF('C', 7, AF13)
394 
395 /* DCI_D10 */
396 #define DCI_D10_PB5 \
397 	GD32_PINMUX_AF('B', 5, AF13)
398 #define DCI_D10_PD6 \
399 	GD32_PINMUX_AF('D', 6, AF13)
400 
401 /* DCI_D11 */
402 #define DCI_D11_PD2 \
403 	GD32_PINMUX_AF('D', 2, AF13)
404 #define DCI_D11_PF10 \
405 	GD32_PINMUX_AF('F', 10, AF13)
406 
407 /* DCI_D12 */
408 #define DCI_D12_PF11 \
409 	GD32_PINMUX_AF('F', 11, AF13)
410 #define DCI_D12_PG6 \
411 	GD32_PINMUX_AF('G', 6, AF13)
412 
413 /* DCI_D13 */
414 #define DCI_D13_PG7 \
415 	GD32_PINMUX_AF('G', 7, AF13)
416 #define DCI_D13_PG15 \
417 	GD32_PINMUX_AF('G', 15, AF13)
418 
419 /* DCI_D2 */
420 #define DCI_D2_PC8 \
421 	GD32_PINMUX_AF('C', 8, AF13)
422 #define DCI_D2_PE0 \
423 	GD32_PINMUX_AF('E', 0, AF13)
424 #define DCI_D2_PG10 \
425 	GD32_PINMUX_AF('G', 10, AF13)
426 
427 /* DCI_D3 */
428 #define DCI_D3_PC9 \
429 	GD32_PINMUX_AF('C', 9, AF13)
430 #define DCI_D3_PE1 \
431 	GD32_PINMUX_AF('E', 1, AF13)
432 #define DCI_D3_PG11 \
433 	GD32_PINMUX_AF('G', 11, AF13)
434 
435 /* DCI_D4 */
436 #define DCI_D4_PC11 \
437 	GD32_PINMUX_AF('C', 11, AF13)
438 #define DCI_D4_PE4 \
439 	GD32_PINMUX_AF('E', 4, AF13)
440 
441 /* DCI_D5 */
442 #define DCI_D5_PB6 \
443 	GD32_PINMUX_AF('B', 6, AF13)
444 #define DCI_D5_PD3 \
445 	GD32_PINMUX_AF('D', 3, AF13)
446 
447 /* DCI_D6 */
448 #define DCI_D6_PB8 \
449 	GD32_PINMUX_AF('B', 8, AF13)
450 #define DCI_D6_PE5 \
451 	GD32_PINMUX_AF('E', 5, AF13)
452 
453 /* DCI_D7 */
454 #define DCI_D7_PB9 \
455 	GD32_PINMUX_AF('B', 9, AF13)
456 #define DCI_D7_PE6 \
457 	GD32_PINMUX_AF('E', 6, AF13)
458 
459 /* DCI_D8 */
460 #define DCI_D8_PC10 \
461 	GD32_PINMUX_AF('C', 10, AF13)
462 
463 /* DCI_D9 */
464 #define DCI_D9_PC12 \
465 	GD32_PINMUX_AF('C', 12, AF13)
466 
467 /* DCI_HSYNC */
468 #define DCI_HSYNC_PA4 \
469 	GD32_PINMUX_AF('A', 4, AF13)
470 
471 /* DCI_PIXCLK */
472 #define DCI_PIXCLK_PA6 \
473 	GD32_PINMUX_AF('A', 6, AF13)
474 
475 /* DCI_VSYNC */
476 #define DCI_VSYNC_PB7 \
477 	GD32_PINMUX_AF('B', 7, AF13)
478 #define DCI_VSYNC_PG9 \
479 	GD32_PINMUX_AF('G', 9, AF13)
480 
481 /* EVENTOUT */
482 #define EVENTOUT_PA0 \
483 	GD32_PINMUX_AF('A', 0, AF15)
484 #define EVENTOUT_PA1 \
485 	GD32_PINMUX_AF('A', 1, AF15)
486 #define EVENTOUT_PA2 \
487 	GD32_PINMUX_AF('A', 2, AF15)
488 #define EVENTOUT_PA3 \
489 	GD32_PINMUX_AF('A', 3, AF15)
490 #define EVENTOUT_PA4 \
491 	GD32_PINMUX_AF('A', 4, AF15)
492 #define EVENTOUT_PA5 \
493 	GD32_PINMUX_AF('A', 5, AF15)
494 #define EVENTOUT_PA6 \
495 	GD32_PINMUX_AF('A', 6, AF15)
496 #define EVENTOUT_PA7 \
497 	GD32_PINMUX_AF('A', 7, AF15)
498 #define EVENTOUT_PA8 \
499 	GD32_PINMUX_AF('A', 8, AF15)
500 #define EVENTOUT_PA9 \
501 	GD32_PINMUX_AF('A', 9, AF15)
502 #define EVENTOUT_PA10 \
503 	GD32_PINMUX_AF('A', 10, AF15)
504 #define EVENTOUT_PA11 \
505 	GD32_PINMUX_AF('A', 11, AF15)
506 #define EVENTOUT_PA12 \
507 	GD32_PINMUX_AF('A', 12, AF15)
508 #define EVENTOUT_PA13 \
509 	GD32_PINMUX_AF('A', 13, AF15)
510 #define EVENTOUT_PA14 \
511 	GD32_PINMUX_AF('A', 14, AF15)
512 #define EVENTOUT_PA15 \
513 	GD32_PINMUX_AF('A', 15, AF15)
514 #define EVENTOUT_PB0 \
515 	GD32_PINMUX_AF('B', 0, AF15)
516 #define EVENTOUT_PB1 \
517 	GD32_PINMUX_AF('B', 1, AF15)
518 #define EVENTOUT_PB2 \
519 	GD32_PINMUX_AF('B', 2, AF15)
520 #define EVENTOUT_PB3 \
521 	GD32_PINMUX_AF('B', 3, AF15)
522 #define EVENTOUT_PB4 \
523 	GD32_PINMUX_AF('B', 4, AF15)
524 #define EVENTOUT_PB5 \
525 	GD32_PINMUX_AF('B', 5, AF15)
526 #define EVENTOUT_PB6 \
527 	GD32_PINMUX_AF('B', 6, AF15)
528 #define EVENTOUT_PB7 \
529 	GD32_PINMUX_AF('B', 7, AF15)
530 #define EVENTOUT_PB8 \
531 	GD32_PINMUX_AF('B', 8, AF15)
532 #define EVENTOUT_PB9 \
533 	GD32_PINMUX_AF('B', 9, AF15)
534 #define EVENTOUT_PB10 \
535 	GD32_PINMUX_AF('B', 10, AF15)
536 #define EVENTOUT_PB11 \
537 	GD32_PINMUX_AF('B', 11, AF15)
538 #define EVENTOUT_PB12 \
539 	GD32_PINMUX_AF('B', 12, AF15)
540 #define EVENTOUT_PB13 \
541 	GD32_PINMUX_AF('B', 13, AF15)
542 #define EVENTOUT_PB14 \
543 	GD32_PINMUX_AF('B', 14, AF15)
544 #define EVENTOUT_PB15 \
545 	GD32_PINMUX_AF('B', 15, AF15)
546 #define EVENTOUT_PC0 \
547 	GD32_PINMUX_AF('C', 0, AF15)
548 #define EVENTOUT_PC1 \
549 	GD32_PINMUX_AF('C', 1, AF15)
550 #define EVENTOUT_PC2 \
551 	GD32_PINMUX_AF('C', 2, AF15)
552 #define EVENTOUT_PC3 \
553 	GD32_PINMUX_AF('C', 3, AF15)
554 #define EVENTOUT_PC4 \
555 	GD32_PINMUX_AF('C', 4, AF15)
556 #define EVENTOUT_PC5 \
557 	GD32_PINMUX_AF('C', 5, AF15)
558 #define EVENTOUT_PC6 \
559 	GD32_PINMUX_AF('C', 6, AF15)
560 #define EVENTOUT_PC7 \
561 	GD32_PINMUX_AF('C', 7, AF15)
562 #define EVENTOUT_PC8 \
563 	GD32_PINMUX_AF('C', 8, AF15)
564 #define EVENTOUT_PC9 \
565 	GD32_PINMUX_AF('C', 9, AF15)
566 #define EVENTOUT_PC10 \
567 	GD32_PINMUX_AF('C', 10, AF15)
568 #define EVENTOUT_PC11 \
569 	GD32_PINMUX_AF('C', 11, AF15)
570 #define EVENTOUT_PC12 \
571 	GD32_PINMUX_AF('C', 12, AF15)
572 #define EVENTOUT_PC13 \
573 	GD32_PINMUX_AF('C', 13, AF15)
574 #define EVENTOUT_PC14 \
575 	GD32_PINMUX_AF('C', 14, AF15)
576 #define EVENTOUT_PC15 \
577 	GD32_PINMUX_AF('C', 15, AF15)
578 #define EVENTOUT_PD0 \
579 	GD32_PINMUX_AF('D', 0, AF15)
580 #define EVENTOUT_PD1 \
581 	GD32_PINMUX_AF('D', 1, AF15)
582 #define EVENTOUT_PD2 \
583 	GD32_PINMUX_AF('D', 2, AF15)
584 #define EVENTOUT_PD3 \
585 	GD32_PINMUX_AF('D', 3, AF15)
586 #define EVENTOUT_PD4 \
587 	GD32_PINMUX_AF('D', 4, AF15)
588 #define EVENTOUT_PD5 \
589 	GD32_PINMUX_AF('D', 5, AF15)
590 #define EVENTOUT_PD6 \
591 	GD32_PINMUX_AF('D', 6, AF15)
592 #define EVENTOUT_PD7 \
593 	GD32_PINMUX_AF('D', 7, AF15)
594 #define EVENTOUT_PD8 \
595 	GD32_PINMUX_AF('D', 8, AF15)
596 #define EVENTOUT_PD9 \
597 	GD32_PINMUX_AF('D', 9, AF15)
598 #define EVENTOUT_PD10 \
599 	GD32_PINMUX_AF('D', 10, AF15)
600 #define EVENTOUT_PD11 \
601 	GD32_PINMUX_AF('D', 11, AF15)
602 #define EVENTOUT_PD12 \
603 	GD32_PINMUX_AF('D', 12, AF15)
604 #define EVENTOUT_PD13 \
605 	GD32_PINMUX_AF('D', 13, AF15)
606 #define EVENTOUT_PD14 \
607 	GD32_PINMUX_AF('D', 14, AF15)
608 #define EVENTOUT_PD15 \
609 	GD32_PINMUX_AF('D', 15, AF15)
610 #define EVENTOUT_PE0 \
611 	GD32_PINMUX_AF('E', 0, AF15)
612 #define EVENTOUT_PE1 \
613 	GD32_PINMUX_AF('E', 1, AF15)
614 #define EVENTOUT_PE2 \
615 	GD32_PINMUX_AF('E', 2, AF15)
616 #define EVENTOUT_PE3 \
617 	GD32_PINMUX_AF('E', 3, AF15)
618 #define EVENTOUT_PE4 \
619 	GD32_PINMUX_AF('E', 4, AF15)
620 #define EVENTOUT_PE5 \
621 	GD32_PINMUX_AF('E', 5, AF15)
622 #define EVENTOUT_PE6 \
623 	GD32_PINMUX_AF('E', 6, AF15)
624 #define EVENTOUT_PE7 \
625 	GD32_PINMUX_AF('E', 7, AF15)
626 #define EVENTOUT_PE8 \
627 	GD32_PINMUX_AF('E', 8, AF15)
628 #define EVENTOUT_PE9 \
629 	GD32_PINMUX_AF('E', 9, AF15)
630 #define EVENTOUT_PE10 \
631 	GD32_PINMUX_AF('E', 10, AF15)
632 #define EVENTOUT_PE11 \
633 	GD32_PINMUX_AF('E', 11, AF15)
634 #define EVENTOUT_PE12 \
635 	GD32_PINMUX_AF('E', 12, AF15)
636 #define EVENTOUT_PE13 \
637 	GD32_PINMUX_AF('E', 13, AF15)
638 #define EVENTOUT_PE14 \
639 	GD32_PINMUX_AF('E', 14, AF15)
640 #define EVENTOUT_PE15 \
641 	GD32_PINMUX_AF('E', 15, AF15)
642 #define EVENTOUT_PF0 \
643 	GD32_PINMUX_AF('F', 0, AF15)
644 #define EVENTOUT_PF1 \
645 	GD32_PINMUX_AF('F', 1, AF15)
646 #define EVENTOUT_PF2 \
647 	GD32_PINMUX_AF('F', 2, AF15)
648 #define EVENTOUT_PF3 \
649 	GD32_PINMUX_AF('F', 3, AF15)
650 #define EVENTOUT_PF4 \
651 	GD32_PINMUX_AF('F', 4, AF15)
652 #define EVENTOUT_PF5 \
653 	GD32_PINMUX_AF('F', 5, AF15)
654 #define EVENTOUT_PF6 \
655 	GD32_PINMUX_AF('F', 6, AF15)
656 #define EVENTOUT_PF7 \
657 	GD32_PINMUX_AF('F', 7, AF15)
658 #define EVENTOUT_PF8 \
659 	GD32_PINMUX_AF('F', 8, AF15)
660 #define EVENTOUT_PF9 \
661 	GD32_PINMUX_AF('F', 9, AF15)
662 #define EVENTOUT_PF10 \
663 	GD32_PINMUX_AF('F', 10, AF15)
664 #define EVENTOUT_PF11 \
665 	GD32_PINMUX_AF('F', 11, AF15)
666 #define EVENTOUT_PF12 \
667 	GD32_PINMUX_AF('F', 12, AF15)
668 #define EVENTOUT_PF13 \
669 	GD32_PINMUX_AF('F', 13, AF15)
670 #define EVENTOUT_PF14 \
671 	GD32_PINMUX_AF('F', 14, AF15)
672 #define EVENTOUT_PF15 \
673 	GD32_PINMUX_AF('F', 15, AF15)
674 #define EVENTOUT_PG0 \
675 	GD32_PINMUX_AF('G', 0, AF15)
676 #define EVENTOUT_PG1 \
677 	GD32_PINMUX_AF('G', 1, AF15)
678 #define EVENTOUT_PG2 \
679 	GD32_PINMUX_AF('G', 2, AF15)
680 #define EVENTOUT_PG3 \
681 	GD32_PINMUX_AF('G', 3, AF15)
682 #define EVENTOUT_PG4 \
683 	GD32_PINMUX_AF('G', 4, AF15)
684 #define EVENTOUT_PG5 \
685 	GD32_PINMUX_AF('G', 5, AF15)
686 #define EVENTOUT_PG6 \
687 	GD32_PINMUX_AF('G', 6, AF15)
688 #define EVENTOUT_PG7 \
689 	GD32_PINMUX_AF('G', 7, AF15)
690 #define EVENTOUT_PG8 \
691 	GD32_PINMUX_AF('G', 8, AF15)
692 #define EVENTOUT_PG9 \
693 	GD32_PINMUX_AF('G', 9, AF15)
694 #define EVENTOUT_PG10 \
695 	GD32_PINMUX_AF('G', 10, AF15)
696 #define EVENTOUT_PG11 \
697 	GD32_PINMUX_AF('G', 11, AF15)
698 #define EVENTOUT_PG12 \
699 	GD32_PINMUX_AF('G', 12, AF15)
700 #define EVENTOUT_PG13 \
701 	GD32_PINMUX_AF('G', 13, AF15)
702 #define EVENTOUT_PG14 \
703 	GD32_PINMUX_AF('G', 14, AF15)
704 #define EVENTOUT_PG15 \
705 	GD32_PINMUX_AF('G', 15, AF15)
706 
707 /* I2C0_SCL */
708 #define I2C0_SCL_PB6 \
709 	GD32_PINMUX_AF('B', 6, AF4)
710 #define I2C0_SCL_PB8 \
711 	GD32_PINMUX_AF('B', 8, AF4)
712 
713 /* I2C0_SDA */
714 #define I2C0_SDA_PB7 \
715 	GD32_PINMUX_AF('B', 7, AF4)
716 #define I2C0_SDA_PB9 \
717 	GD32_PINMUX_AF('B', 9, AF4)
718 
719 /* I2C0_SMBA */
720 #define I2C0_SMBA_PB5 \
721 	GD32_PINMUX_AF('B', 5, AF4)
722 
723 /* I2C0_TXFRAME */
724 #define I2C0_TXFRAME_PB4 \
725 	GD32_PINMUX_AF('B', 4, AF4)
726 
727 /* I2C1_SCL */
728 #define I2C1_SCL_PB10 \
729 	GD32_PINMUX_AF('B', 10, AF4)
730 #define I2C1_SCL_PF1 \
731 	GD32_PINMUX_AF('F', 1, AF4)
732 
733 /* I2C1_SDA */
734 #define I2C1_SDA_PB3 \
735 	GD32_PINMUX_AF('B', 3, AF9)
736 #define I2C1_SDA_PB11 \
737 	GD32_PINMUX_AF('B', 11, AF4)
738 #define I2C1_SDA_PC12 \
739 	GD32_PINMUX_AF('C', 12, AF4)
740 #define I2C1_SDA_PF0 \
741 	GD32_PINMUX_AF('F', 0, AF4)
742 
743 /* I2C1_SMBA */
744 #define I2C1_SMBA_PB12 \
745 	GD32_PINMUX_AF('B', 12, AF4)
746 #define I2C1_SMBA_PF2 \
747 	GD32_PINMUX_AF('F', 2, AF4)
748 
749 /* I2C1_TXFRAME */
750 #define I2C1_TXFRAME_PB13 \
751 	GD32_PINMUX_AF('B', 13, AF4)
752 #define I2C1_TXFRAME_PF3 \
753 	GD32_PINMUX_AF('F', 3, AF4)
754 
755 /* I2C2_SCL */
756 #define I2C2_SCL_PA8 \
757 	GD32_PINMUX_AF('A', 8, AF4)
758 
759 /* I2C2_SDA */
760 #define I2C2_SDA_PB4 \
761 	GD32_PINMUX_AF('B', 4, AF9)
762 #define I2C2_SDA_PC9 \
763 	GD32_PINMUX_AF('C', 9, AF4)
764 
765 /* I2C2_SMBA */
766 #define I2C2_SMBA_PA9 \
767 	GD32_PINMUX_AF('A', 9, AF4)
768 
769 /* I2C2_TXFRAME */
770 #define I2C2_TXFRAME_PA10 \
771 	GD32_PINMUX_AF('A', 10, AF4)
772 
773 /* I2S1_ADD_SD */
774 #define I2S1_ADD_SD_PB14 \
775 	GD32_PINMUX_AF('B', 14, AF6)
776 #define I2S1_ADD_SD_PC2 \
777 	GD32_PINMUX_AF('C', 2, AF6)
778 
779 /* I2S1_CK */
780 #define I2S1_CK_PA9 \
781 	GD32_PINMUX_AF('A', 9, AF5)
782 #define I2S1_CK_PB10 \
783 	GD32_PINMUX_AF('B', 10, AF5)
784 #define I2S1_CK_PB13 \
785 	GD32_PINMUX_AF('B', 13, AF5)
786 #define I2S1_CK_PC7 \
787 	GD32_PINMUX_AF('C', 7, AF5)
788 #define I2S1_CK_PD3 \
789 	GD32_PINMUX_AF('D', 3, AF5)
790 
791 /* I2S1_MCK */
792 #define I2S1_MCK_PA3 \
793 	GD32_PINMUX_AF('A', 3, AF5)
794 #define I2S1_MCK_PA6 \
795 	GD32_PINMUX_AF('A', 6, AF6)
796 #define I2S1_MCK_PC6 \
797 	GD32_PINMUX_AF('C', 6, AF5)
798 
799 /* I2S1_SD */
800 #define I2S1_SD_PB15 \
801 	GD32_PINMUX_AF('B', 15, AF5)
802 #define I2S1_SD_PC1 \
803 	GD32_PINMUX_AF('C', 1, AF7)
804 #define I2S1_SD_PC3 \
805 	GD32_PINMUX_AF('C', 3, AF5)
806 
807 /* I2S1_WS */
808 #define I2S1_WS_PB9 \
809 	GD32_PINMUX_AF('B', 9, AF5)
810 #define I2S1_WS_PB12 \
811 	GD32_PINMUX_AF('B', 12, AF5)
812 #define I2S1_WS_PD1 \
813 	GD32_PINMUX_AF('D', 1, AF7)
814 
815 /* I2S2_ADD_SD */
816 #define I2S2_ADD_SD_PB4 \
817 	GD32_PINMUX_AF('B', 4, AF7)
818 #define I2S2_ADD_SD_PC11 \
819 	GD32_PINMUX_AF('C', 11, AF5)
820 
821 /* I2S2_CK */
822 #define I2S2_CK_PB3 \
823 	GD32_PINMUX_AF('B', 3, AF6)
824 #define I2S2_CK_PC10 \
825 	GD32_PINMUX_AF('C', 10, AF6)
826 
827 /* I2S2_MCK */
828 #define I2S2_MCK_PB10 \
829 	GD32_PINMUX_AF('B', 10, AF6)
830 #define I2S2_MCK_PC7 \
831 	GD32_PINMUX_AF('C', 7, AF6)
832 
833 /* I2S2_SD */
834 #define I2S2_SD_PB0 \
835 	GD32_PINMUX_AF('B', 0, AF7)
836 #define I2S2_SD_PB2 \
837 	GD32_PINMUX_AF('B', 2, AF7)
838 #define I2S2_SD_PB5 \
839 	GD32_PINMUX_AF('B', 5, AF6)
840 #define I2S2_SD_PC1 \
841 	GD32_PINMUX_AF('C', 1, AF5)
842 #define I2S2_SD_PC12 \
843 	GD32_PINMUX_AF('C', 12, AF6)
844 #define I2S2_SD_PD0 \
845 	GD32_PINMUX_AF('D', 0, AF6)
846 #define I2S2_SD_PD6 \
847 	GD32_PINMUX_AF('D', 6, AF5)
848 
849 /* I2S2_WS */
850 #define I2S2_WS_PA4 \
851 	GD32_PINMUX_AF('A', 4, AF6)
852 #define I2S2_WS_PA15 \
853 	GD32_PINMUX_AF('A', 15, AF6)
854 
855 /* I2S_CKIN */
856 #define I2S_CKIN_PA2 \
857 	GD32_PINMUX_AF('A', 2, AF5)
858 #define I2S_CKIN_PB11 \
859 	GD32_PINMUX_AF('B', 11, AF5)
860 #define I2S_CKIN_PC9 \
861 	GD32_PINMUX_AF('C', 9, AF5)
862 
863 /* JTCK */
864 #define JTCK_PA14 \
865 	GD32_PINMUX_AF('A', 14, AF0)
866 
867 /* JTDI */
868 #define JTDI_PA15 \
869 	GD32_PINMUX_AF('A', 15, AF0)
870 
871 /* JTDO */
872 #define JTDO_PB3 \
873 	GD32_PINMUX_AF('B', 3, AF0)
874 
875 /* JTMS */
876 #define JTMS_PA13 \
877 	GD32_PINMUX_AF('A', 13, AF0)
878 
879 /* NJTRST */
880 #define NJTRST_PB4 \
881 	GD32_PINMUX_AF('B', 4, AF0)
882 
883 /* RTC_REFIN */
884 #define RTC_REFIN_PB15 \
885 	GD32_PINMUX_AF('B', 15, AF0)
886 
887 /* SDIO_CK */
888 #define SDIO_CK_PB2 \
889 	GD32_PINMUX_AF('B', 2, AF12)
890 #define SDIO_CK_PC12 \
891 	GD32_PINMUX_AF('C', 12, AF12)
892 
893 /* SDIO_CMD */
894 #define SDIO_CMD_PA6 \
895 	GD32_PINMUX_AF('A', 6, AF12)
896 #define SDIO_CMD_PD2 \
897 	GD32_PINMUX_AF('D', 2, AF12)
898 
899 /* SDIO_D0 */
900 #define SDIO_D0_PB4 \
901 	GD32_PINMUX_AF('B', 4, AF12)
902 #define SDIO_D0_PC8 \
903 	GD32_PINMUX_AF('C', 8, AF12)
904 
905 /* SDIO_D1 */
906 #define SDIO_D1_PA8 \
907 	GD32_PINMUX_AF('A', 8, AF12)
908 #define SDIO_D1_PB0 \
909 	GD32_PINMUX_AF('B', 0, AF12)
910 #define SDIO_D1_PC9 \
911 	GD32_PINMUX_AF('C', 9, AF12)
912 
913 /* SDIO_D2 */
914 #define SDIO_D2_PA9 \
915 	GD32_PINMUX_AF('A', 9, AF12)
916 #define SDIO_D2_PB1 \
917 	GD32_PINMUX_AF('B', 1, AF12)
918 #define SDIO_D2_PC10 \
919 	GD32_PINMUX_AF('C', 10, AF12)
920 
921 /* SDIO_D3 */
922 #define SDIO_D3_PC11 \
923 	GD32_PINMUX_AF('C', 11, AF12)
924 
925 /* SDIO_D4 */
926 #define SDIO_D4_PB8 \
927 	GD32_PINMUX_AF('B', 8, AF12)
928 
929 /* SDIO_D5 */
930 #define SDIO_D5_PB9 \
931 	GD32_PINMUX_AF('B', 9, AF12)
932 
933 /* SDIO_D6 */
934 #define SDIO_D6_PC6 \
935 	GD32_PINMUX_AF('C', 6, AF12)
936 
937 /* SDIO_D7 */
938 #define SDIO_D7_PB10 \
939 	GD32_PINMUX_AF('B', 10, AF12)
940 #define SDIO_D7_PC7 \
941 	GD32_PINMUX_AF('C', 7, AF12)
942 
943 /* SPI0_MISO */
944 #define SPI0_MISO_PA6 \
945 	GD32_PINMUX_AF('A', 6, AF5)
946 #define SPI0_MISO_PB4 \
947 	GD32_PINMUX_AF('B', 4, AF5)
948 
949 /* SPI0_MOSI */
950 #define SPI0_MOSI_PA7 \
951 	GD32_PINMUX_AF('A', 7, AF5)
952 #define SPI0_MOSI_PB5 \
953 	GD32_PINMUX_AF('B', 5, AF5)
954 
955 /* SPI0_NSS */
956 #define SPI0_NSS_PA4 \
957 	GD32_PINMUX_AF('A', 4, AF5)
958 #define SPI0_NSS_PA15 \
959 	GD32_PINMUX_AF('A', 15, AF5)
960 
961 /* SPI0_SCK */
962 #define SPI0_SCK_PA5 \
963 	GD32_PINMUX_AF('A', 5, AF5)
964 #define SPI0_SCK_PB3 \
965 	GD32_PINMUX_AF('B', 3, AF5)
966 
967 /* SPI1_MISO */
968 #define SPI1_MISO_PB14 \
969 	GD32_PINMUX_AF('B', 14, AF5)
970 #define SPI1_MISO_PC2 \
971 	GD32_PINMUX_AF('C', 2, AF5)
972 
973 /* SPI1_MOSI */
974 #define SPI1_MOSI_PB15 \
975 	GD32_PINMUX_AF('B', 15, AF5)
976 #define SPI1_MOSI_PC1 \
977 	GD32_PINMUX_AF('C', 1, AF7)
978 #define SPI1_MOSI_PC3 \
979 	GD32_PINMUX_AF('C', 3, AF5)
980 
981 /* SPI1_NSS */
982 #define SPI1_NSS_PB9 \
983 	GD32_PINMUX_AF('B', 9, AF5)
984 #define SPI1_NSS_PB12 \
985 	GD32_PINMUX_AF('B', 12, AF5)
986 #define SPI1_NSS_PD1 \
987 	GD32_PINMUX_AF('D', 1, AF7)
988 
989 /* SPI1_SCK */
990 #define SPI1_SCK_PA9 \
991 	GD32_PINMUX_AF('A', 9, AF5)
992 #define SPI1_SCK_PB10 \
993 	GD32_PINMUX_AF('B', 10, AF5)
994 #define SPI1_SCK_PB13 \
995 	GD32_PINMUX_AF('B', 13, AF5)
996 #define SPI1_SCK_PC7 \
997 	GD32_PINMUX_AF('C', 7, AF5)
998 #define SPI1_SCK_PD3 \
999 	GD32_PINMUX_AF('D', 3, AF5)
1000 
1001 /* SPI2_MISO */
1002 #define SPI2_MISO_PB4 \
1003 	GD32_PINMUX_AF('B', 4, AF6)
1004 #define SPI2_MISO_PC11 \
1005 	GD32_PINMUX_AF('C', 11, AF6)
1006 
1007 /* SPI2_MOSI */
1008 #define SPI2_MOSI_PB0 \
1009 	GD32_PINMUX_AF('B', 0, AF7)
1010 #define SPI2_MOSI_PB2 \
1011 	GD32_PINMUX_AF('B', 2, AF7)
1012 #define SPI2_MOSI_PB5 \
1013 	GD32_PINMUX_AF('B', 5, AF6)
1014 #define SPI2_MOSI_PC1 \
1015 	GD32_PINMUX_AF('C', 1, AF5)
1016 #define SPI2_MOSI_PC12 \
1017 	GD32_PINMUX_AF('C', 12, AF6)
1018 #define SPI2_MOSI_PD0 \
1019 	GD32_PINMUX_AF('D', 0, AF6)
1020 #define SPI2_MOSI_PD6 \
1021 	GD32_PINMUX_AF('D', 6, AF5)
1022 
1023 /* SPI2_NSS */
1024 #define SPI2_NSS_PA4 \
1025 	GD32_PINMUX_AF('A', 4, AF6)
1026 #define SPI2_NSS_PA15 \
1027 	GD32_PINMUX_AF('A', 15, AF6)
1028 
1029 /* SPI2_SCK */
1030 #define SPI2_SCK_PB3 \
1031 	GD32_PINMUX_AF('B', 3, AF6)
1032 #define SPI2_SCK_PC10 \
1033 	GD32_PINMUX_AF('C', 10, AF6)
1034 
1035 /* SWCLK */
1036 #define SWCLK_PA14 \
1037 	GD32_PINMUX_AF('A', 14, AF0)
1038 
1039 /* SWDIO */
1040 #define SWDIO_PA13 \
1041 	GD32_PINMUX_AF('A', 13, AF0)
1042 
1043 /* TIMER0_BRKIN */
1044 #define TIMER0_BRKIN_PA6 \
1045 	GD32_PINMUX_AF('A', 6, AF1)
1046 #define TIMER0_BRKIN_PB12 \
1047 	GD32_PINMUX_AF('B', 12, AF1)
1048 #define TIMER0_BRKIN_PE15 \
1049 	GD32_PINMUX_AF('E', 15, AF1)
1050 
1051 /* TIMER0_CH0 */
1052 #define TIMER0_CH0_PA8 \
1053 	GD32_PINMUX_AF('A', 8, AF1)
1054 #define TIMER0_CH0_PE9 \
1055 	GD32_PINMUX_AF('E', 9, AF0)
1056 
1057 /* TIMER0_CH0_ON */
1058 #define TIMER0_CH0_ON_PA7 \
1059 	GD32_PINMUX_AF('A', 7, AF1)
1060 #define TIMER0_CH0_ON_PB13 \
1061 	GD32_PINMUX_AF('B', 13, AF1)
1062 #define TIMER0_CH0_ON_PE8 \
1063 	GD32_PINMUX_AF('E', 8, AF1)
1064 
1065 /* TIMER0_CH1 */
1066 #define TIMER0_CH1_PA9 \
1067 	GD32_PINMUX_AF('A', 9, AF1)
1068 #define TIMER0_CH1_PE11 \
1069 	GD32_PINMUX_AF('E', 11, AF0)
1070 
1071 /* TIMER0_CH1_ON */
1072 #define TIMER0_CH1_ON_PB0 \
1073 	GD32_PINMUX_AF('B', 0, AF1)
1074 #define TIMER0_CH1_ON_PB14 \
1075 	GD32_PINMUX_AF('B', 14, AF1)
1076 #define TIMER0_CH1_ON_PE1 \
1077 	GD32_PINMUX_AF('E', 1, AF1)
1078 #define TIMER0_CH1_ON_PE10 \
1079 	GD32_PINMUX_AF('E', 10, AF1)
1080 
1081 /* TIMER0_CH2 */
1082 #define TIMER0_CH2_PA10 \
1083 	GD32_PINMUX_AF('A', 10, AF1)
1084 #define TIMER0_CH2_PE13 \
1085 	GD32_PINMUX_AF('E', 13, AF0)
1086 
1087 /* TIMER0_CH2_ON */
1088 #define TIMER0_CH2_ON_PB1 \
1089 	GD32_PINMUX_AF('B', 1, AF1)
1090 #define TIMER0_CH2_ON_PB15 \
1091 	GD32_PINMUX_AF('B', 15, AF1)
1092 #define TIMER0_CH2_ON_PE12 \
1093 	GD32_PINMUX_AF('E', 12, AF1)
1094 
1095 /* TIMER0_CH3 */
1096 #define TIMER0_CH3_PA11 \
1097 	GD32_PINMUX_AF('A', 11, AF1)
1098 #define TIMER0_CH3_PE14 \
1099 	GD32_PINMUX_AF('E', 14, AF0)
1100 
1101 /* TIMER0_ETI */
1102 #define TIMER0_ETI_PA12 \
1103 	GD32_PINMUX_AF('A', 12, AF1)
1104 #define TIMER0_ETI_PE7 \
1105 	GD32_PINMUX_AF('E', 7, AF0)
1106 
1107 /* TIMER10_CH0 */
1108 #define TIMER10_CH0_PB9 \
1109 	GD32_PINMUX_AF('B', 9, AF3)
1110 #define TIMER10_CH0_PF7 \
1111 	GD32_PINMUX_AF('F', 7, AF3)
1112 
1113 /* TIMER11_CH0 */
1114 #define TIMER11_CH0_PB14 \
1115 	GD32_PINMUX_AF('B', 14, AF9)
1116 
1117 /* TIMER11_CH1 */
1118 #define TIMER11_CH1_PB15 \
1119 	GD32_PINMUX_AF('B', 15, AF9)
1120 
1121 /* TIMER12_CH0 */
1122 #define TIMER12_CH0_PA6 \
1123 	GD32_PINMUX_AF('A', 6, AF9)
1124 #define TIMER12_CH0_PF8 \
1125 	GD32_PINMUX_AF('F', 8, AF9)
1126 
1127 /* TIMER13_CH0 */
1128 #define TIMER13_CH0_PA7 \
1129 	GD32_PINMUX_AF('A', 7, AF9)
1130 #define TIMER13_CH0_PF9 \
1131 	GD32_PINMUX_AF('F', 9, AF9)
1132 
1133 /* TIMER1_CH0 */
1134 #define TIMER1_CH0_PA0 \
1135 	GD32_PINMUX_AF('A', 0, AF1)
1136 #define TIMER1_CH0_PA5 \
1137 	GD32_PINMUX_AF('A', 5, AF1)
1138 #define TIMER1_CH0_PA15 \
1139 	GD32_PINMUX_AF('A', 15, AF1)
1140 #define TIMER1_CH0_PB8 \
1141 	GD32_PINMUX_AF('B', 8, AF1)
1142 
1143 /* TIMER1_CH1 */
1144 #define TIMER1_CH1_PA1 \
1145 	GD32_PINMUX_AF('A', 1, AF1)
1146 #define TIMER1_CH1_PB3 \
1147 	GD32_PINMUX_AF('B', 3, AF1)
1148 #define TIMER1_CH1_PB9 \
1149 	GD32_PINMUX_AF('B', 9, AF1)
1150 
1151 /* TIMER1_CH2 */
1152 #define TIMER1_CH2_PA2 \
1153 	GD32_PINMUX_AF('A', 2, AF1)
1154 #define TIMER1_CH2_PB10 \
1155 	GD32_PINMUX_AF('B', 10, AF1)
1156 
1157 /* TIMER1_CH3 */
1158 #define TIMER1_CH3_PA3 \
1159 	GD32_PINMUX_AF('A', 3, AF1)
1160 #define TIMER1_CH3_PB2 \
1161 	GD32_PINMUX_AF('B', 2, AF1)
1162 #define TIMER1_CH3_PB11 \
1163 	GD32_PINMUX_AF('B', 11, AF1)
1164 
1165 /* TIMER1_ETI */
1166 #define TIMER1_ETI_PA0 \
1167 	GD32_PINMUX_AF('A', 0, AF1)
1168 #define TIMER1_ETI_PA5 \
1169 	GD32_PINMUX_AF('A', 5, AF1)
1170 #define TIMER1_ETI_PA15 \
1171 	GD32_PINMUX_AF('A', 15, AF1)
1172 #define TIMER1_ETI_PB8 \
1173 	GD32_PINMUX_AF('B', 8, AF1)
1174 
1175 /* TIMER2_CH0 */
1176 #define TIMER2_CH0_PA6 \
1177 	GD32_PINMUX_AF('A', 6, AF2)
1178 #define TIMER2_CH0_PB4 \
1179 	GD32_PINMUX_AF('B', 4, AF2)
1180 #define TIMER2_CH0_PC6 \
1181 	GD32_PINMUX_AF('C', 6, AF2)
1182 
1183 /* TIMER2_CH1 */
1184 #define TIMER2_CH1_PA7 \
1185 	GD32_PINMUX_AF('A', 7, AF2)
1186 #define TIMER2_CH1_PB5 \
1187 	GD32_PINMUX_AF('B', 5, AF2)
1188 #define TIMER2_CH1_PC7 \
1189 	GD32_PINMUX_AF('C', 7, AF2)
1190 
1191 /* TIMER2_CH2 */
1192 #define TIMER2_CH2_PB0 \
1193 	GD32_PINMUX_AF('B', 0, AF2)
1194 #define TIMER2_CH2_PC8 \
1195 	GD32_PINMUX_AF('C', 8, AF2)
1196 
1197 /* TIMER2_CH3 */
1198 #define TIMER2_CH3_PB1 \
1199 	GD32_PINMUX_AF('B', 1, AF2)
1200 #define TIMER2_CH3_PC9 \
1201 	GD32_PINMUX_AF('C', 9, AF2)
1202 
1203 /* TIMER2_ETI */
1204 #define TIMER2_ETI_PD2 \
1205 	GD32_PINMUX_AF('D', 2, AF2)
1206 
1207 /* TIMER3_CH0 */
1208 #define TIMER3_CH0_PB6 \
1209 	GD32_PINMUX_AF('B', 6, AF2)
1210 #define TIMER3_CH0_PD12 \
1211 	GD32_PINMUX_AF('D', 12, AF2)
1212 
1213 /* TIMER3_CH1 */
1214 #define TIMER3_CH1_PB7 \
1215 	GD32_PINMUX_AF('B', 7, AF2)
1216 #define TIMER3_CH1_PD13 \
1217 	GD32_PINMUX_AF('D', 13, AF2)
1218 
1219 /* TIMER3_CH2 */
1220 #define TIMER3_CH2_PB8 \
1221 	GD32_PINMUX_AF('B', 8, AF2)
1222 #define TIMER3_CH2_PD14 \
1223 	GD32_PINMUX_AF('D', 14, AF2)
1224 
1225 /* TIMER3_CH3 */
1226 #define TIMER3_CH3_PB9 \
1227 	GD32_PINMUX_AF('B', 9, AF2)
1228 #define TIMER3_CH3_PD15 \
1229 	GD32_PINMUX_AF('D', 15, AF2)
1230 
1231 /* TIMER3_ETI */
1232 #define TIMER3_ETI_PE0 \
1233 	GD32_PINMUX_AF('E', 0, AF2)
1234 
1235 /* TIMER4_CH0 */
1236 #define TIMER4_CH0_PA0 \
1237 	GD32_PINMUX_AF('A', 0, AF2)
1238 
1239 /* TIMER4_CH1 */
1240 #define TIMER4_CH1_PA1 \
1241 	GD32_PINMUX_AF('A', 1, AF2)
1242 
1243 /* TIMER4_CH2 */
1244 #define TIMER4_CH2_PA2 \
1245 	GD32_PINMUX_AF('A', 2, AF2)
1246 
1247 /* TIMER4_CH3 */
1248 #define TIMER4_CH3_PA3 \
1249 	GD32_PINMUX_AF('A', 3, AF2)
1250 
1251 /* TIMER7_BRKIN */
1252 #define TIMER7_BRKIN_PA6 \
1253 	GD32_PINMUX_AF('A', 6, AF3)
1254 
1255 /* TIMER7_CH0 */
1256 #define TIMER7_CH0_PC6 \
1257 	GD32_PINMUX_AF('C', 6, AF3)
1258 
1259 /* TIMER7_CH0_ON */
1260 #define TIMER7_CH0_ON_PA5 \
1261 	GD32_PINMUX_AF('A', 5, AF3)
1262 #define TIMER7_CH0_ON_PA7 \
1263 	GD32_PINMUX_AF('A', 7, AF3)
1264 
1265 /* TIMER7_CH1 */
1266 #define TIMER7_CH1_PC7 \
1267 	GD32_PINMUX_AF('C', 7, AF3)
1268 
1269 /* TIMER7_CH1_ON */
1270 #define TIMER7_CH1_ON_PB0 \
1271 	GD32_PINMUX_AF('B', 0, AF3)
1272 #define TIMER7_CH1_ON_PB14 \
1273 	GD32_PINMUX_AF('B', 14, AF3)
1274 
1275 /* TIMER7_CH2 */
1276 #define TIMER7_CH2_PC8 \
1277 	GD32_PINMUX_AF('C', 8, AF3)
1278 
1279 /* TIMER7_CH2_ON */
1280 #define TIMER7_CH2_ON_PB1 \
1281 	GD32_PINMUX_AF('B', 1, AF3)
1282 #define TIMER7_CH2_ON_PB15 \
1283 	GD32_PINMUX_AF('B', 15, AF3)
1284 
1285 /* TIMER7_CH3 */
1286 #define TIMER7_CH3_PC9 \
1287 	GD32_PINMUX_AF('C', 9, AF3)
1288 
1289 /* TIMER7_ETI */
1290 #define TIMER7_ETI_PA0 \
1291 	GD32_PINMUX_AF('A', 0, AF3)
1292 
1293 /* TIMER8_CH0 */
1294 #define TIMER8_CH0_PA2 \
1295 	GD32_PINMUX_AF('A', 2, AF3)
1296 #define TIMER8_CH0_PE5 \
1297 	GD32_PINMUX_AF('E', 5, AF3)
1298 
1299 /* TIMER8_CH1 */
1300 #define TIMER8_CH1_PA3 \
1301 	GD32_PINMUX_AF('A', 3, AF3)
1302 #define TIMER8_CH1_PE6 \
1303 	GD32_PINMUX_AF('E', 6, AF3)
1304 
1305 /* TIMER9_CH0 */
1306 #define TIMER9_CH0_PB8 \
1307 	GD32_PINMUX_AF('B', 8, AF3)
1308 #define TIMER9_CH0_PF6 \
1309 	GD32_PINMUX_AF('F', 6, AF3)
1310 
1311 /* TRACECK */
1312 #define TRACECK_PE2 \
1313 	GD32_PINMUX_AF('E', 2, AF0)
1314 
1315 /* TRACED0 */
1316 #define TRACED0_PC8 \
1317 	GD32_PINMUX_AF('C', 8, AF0)
1318 #define TRACED0_PE3 \
1319 	GD32_PINMUX_AF('E', 3, AF0)
1320 
1321 /* TRACED1 */
1322 #define TRACED1_PD3 \
1323 	GD32_PINMUX_AF('D', 3, AF0)
1324 #define TRACED1_PE4 \
1325 	GD32_PINMUX_AF('E', 4, AF0)
1326 
1327 /* TRACED2 */
1328 #define TRACED2_PE5 \
1329 	GD32_PINMUX_AF('E', 5, AF0)
1330 #define TRACED2_PG13 \
1331 	GD32_PINMUX_AF('G', 13, AF0)
1332 
1333 /* TRACED3 */
1334 #define TRACED3_PE6 \
1335 	GD32_PINMUX_AF('E', 6, AF0)
1336 #define TRACED3_PG14 \
1337 	GD32_PINMUX_AF('G', 14, AF0)
1338 
1339 /* TRACESWO */
1340 #define TRACESWO_PB3 \
1341 	GD32_PINMUX_AF('B', 3, AF0)
1342 
1343 /* UART3_RX */
1344 #define UART3_RX_PA1 \
1345 	GD32_PINMUX_AF('A', 1, AF8)
1346 #define UART3_RX_PC11 \
1347 	GD32_PINMUX_AF('C', 11, AF8)
1348 
1349 /* UART3_TX */
1350 #define UART3_TX_PA0 \
1351 	GD32_PINMUX_AF('A', 0, AF8)
1352 #define UART3_TX_PC10 \
1353 	GD32_PINMUX_AF('C', 10, AF8)
1354 
1355 /* UART4_RX */
1356 #define UART4_RX_PD2 \
1357 	GD32_PINMUX_AF('D', 2, AF8)
1358 
1359 /* UART4_TX */
1360 #define UART4_TX_PC12 \
1361 	GD32_PINMUX_AF('C', 12, AF8)
1362 
1363 /* USART0_CK */
1364 #define USART0_CK_PA8 \
1365 	GD32_PINMUX_AF('A', 8, AF7)
1366 
1367 /* USART0_CTS */
1368 #define USART0_CTS_PA11 \
1369 	GD32_PINMUX_AF('A', 11, AF7)
1370 
1371 /* USART0_RTS */
1372 #define USART0_RTS_PA12 \
1373 	GD32_PINMUX_AF('A', 12, AF7)
1374 
1375 /* USART0_RX */
1376 #define USART0_RX_PA10 \
1377 	GD32_PINMUX_AF('A', 10, AF7)
1378 #define USART0_RX_PB3 \
1379 	GD32_PINMUX_AF('B', 3, AF7)
1380 #define USART0_RX_PB7 \
1381 	GD32_PINMUX_AF('B', 7, AF7)
1382 
1383 /* USART0_TX */
1384 #define USART0_TX_PA9 \
1385 	GD32_PINMUX_AF('A', 9, AF7)
1386 #define USART0_TX_PA15 \
1387 	GD32_PINMUX_AF('A', 15, AF7)
1388 #define USART0_TX_PB6 \
1389 	GD32_PINMUX_AF('B', 6, AF7)
1390 
1391 /* USART1_CK */
1392 #define USART1_CK_PA4 \
1393 	GD32_PINMUX_AF('A', 4, AF7)
1394 #define USART1_CK_PD7 \
1395 	GD32_PINMUX_AF('D', 7, AF7)
1396 
1397 /* USART1_CTS */
1398 #define USART1_CTS_PA0 \
1399 	GD32_PINMUX_AF('A', 0, AF7)
1400 #define USART1_CTS_PD3 \
1401 	GD32_PINMUX_AF('D', 3, AF7)
1402 
1403 /* USART1_RTS */
1404 #define USART1_RTS_PA1 \
1405 	GD32_PINMUX_AF('A', 1, AF7)
1406 #define USART1_RTS_PD4 \
1407 	GD32_PINMUX_AF('D', 4, AF7)
1408 
1409 /* USART1_RX */
1410 #define USART1_RX_PA3 \
1411 	GD32_PINMUX_AF('A', 3, AF7)
1412 #define USART1_RX_PD6 \
1413 	GD32_PINMUX_AF('D', 6, AF7)
1414 
1415 /* USART1_TX */
1416 #define USART1_TX_PA2 \
1417 	GD32_PINMUX_AF('A', 2, AF7)
1418 #define USART1_TX_PD5 \
1419 	GD32_PINMUX_AF('D', 5, AF7)
1420 
1421 /* USART2_CK */
1422 #define USART2_CK_PB12 \
1423 	GD32_PINMUX_AF('B', 12, AF7)
1424 #define USART2_CK_PC12 \
1425 	GD32_PINMUX_AF('C', 12, AF7)
1426 #define USART2_CK_PD10 \
1427 	GD32_PINMUX_AF('D', 10, AF7)
1428 
1429 /* USART2_CTS */
1430 #define USART2_CTS_PB13 \
1431 	GD32_PINMUX_AF('B', 13, AF7)
1432 #define USART2_CTS_PD11 \
1433 	GD32_PINMUX_AF('D', 11, AF7)
1434 
1435 /* USART2_RTS */
1436 #define USART2_RTS_PB14 \
1437 	GD32_PINMUX_AF('B', 14, AF7)
1438 #define USART2_RTS_PD12 \
1439 	GD32_PINMUX_AF('D', 12, AF7)
1440 
1441 /* USART2_RX */
1442 #define USART2_RX_PB11 \
1443 	GD32_PINMUX_AF('B', 11, AF7)
1444 #define USART2_RX_PC5 \
1445 	GD32_PINMUX_AF('C', 5, AF7)
1446 #define USART2_RX_PC11 \
1447 	GD32_PINMUX_AF('C', 11, AF7)
1448 #define USART2_RX_PD9 \
1449 	GD32_PINMUX_AF('D', 9, AF7)
1450 
1451 /* USART2_TX */
1452 #define USART2_TX_PB10 \
1453 	GD32_PINMUX_AF('B', 10, AF7)
1454 #define USART2_TX_PC10 \
1455 	GD32_PINMUX_AF('C', 10, AF7)
1456 #define USART2_TX_PD8 \
1457 	GD32_PINMUX_AF('D', 8, AF7)
1458 
1459 /* USART5_CK */
1460 #define USART5_CK_PC8 \
1461 	GD32_PINMUX_AF('C', 8, AF8)
1462 #define USART5_CK_PG7 \
1463 	GD32_PINMUX_AF('G', 7, AF8)
1464 
1465 /* USART5_CTS */
1466 #define USART5_CTS_PG13 \
1467 	GD32_PINMUX_AF('G', 13, AF8)
1468 #define USART5_CTS_PG15 \
1469 	GD32_PINMUX_AF('G', 15, AF8)
1470 
1471 /* USART5_RTS */
1472 #define USART5_RTS_PG8 \
1473 	GD32_PINMUX_AF('G', 8, AF8)
1474 #define USART5_RTS_PG12 \
1475 	GD32_PINMUX_AF('G', 12, AF8)
1476 
1477 /* USART5_RX */
1478 #define USART5_RX_PA12 \
1479 	GD32_PINMUX_AF('A', 12, AF8)
1480 #define USART5_RX_PC7 \
1481 	GD32_PINMUX_AF('C', 7, AF8)
1482 #define USART5_RX_PG9 \
1483 	GD32_PINMUX_AF('G', 9, AF8)
1484 
1485 /* USART5_TX */
1486 #define USART5_TX_PA11 \
1487 	GD32_PINMUX_AF('A', 11, AF8)
1488 #define USART5_TX_PC6 \
1489 	GD32_PINMUX_AF('C', 6, AF8)
1490 #define USART5_TX_PG14 \
1491 	GD32_PINMUX_AF('G', 14, AF8)
1492 
1493 /* USBFS_DM */
1494 #define USBFS_DM_PA11 \
1495 	GD32_PINMUX_AF('A', 11, AF10)
1496 
1497 /* USBFS_DP */
1498 #define USBFS_DP_PA12 \
1499 	GD32_PINMUX_AF('A', 12, AF10)
1500 
1501 /* USBFS_ID */
1502 #define USBFS_ID_PA10 \
1503 	GD32_PINMUX_AF('A', 10, AF10)
1504 
1505 /* USBFS_SOF */
1506 #define USBFS_SOF_PA8 \
1507 	GD32_PINMUX_AF('A', 8, AF10)
1508 
1509 /* USBHS_DM */
1510 #define USBHS_DM_PB14 \
1511 	GD32_PINMUX_AF('B', 14, AF12)
1512 
1513 /* USBHS_DP */
1514 #define USBHS_DP_PB15 \
1515 	GD32_PINMUX_AF('B', 15, AF12)
1516 
1517 /* USBHS_ID */
1518 #define USBHS_ID_PB12 \
1519 	GD32_PINMUX_AF('B', 12, AF12)
1520 
1521 /* USBHS_SOF */
1522 #define USBHS_SOF_PA4 \
1523 	GD32_PINMUX_AF('A', 4, AF12)
1524 
1525 /* USBHS_ULPI_CK */
1526 #define USBHS_ULPI_CK_PA5 \
1527 	GD32_PINMUX_AF('A', 5, AF10)
1528 
1529 /* USBHS_ULPI_D0 */
1530 #define USBHS_ULPI_D0_PA3 \
1531 	GD32_PINMUX_AF('A', 3, AF10)
1532 
1533 /* USBHS_ULPI_D1 */
1534 #define USBHS_ULPI_D1_PB0 \
1535 	GD32_PINMUX_AF('B', 0, AF10)
1536 
1537 /* USBHS_ULPI_D2 */
1538 #define USBHS_ULPI_D2_PB1 \
1539 	GD32_PINMUX_AF('B', 1, AF10)
1540 
1541 /* USBHS_ULPI_D3 */
1542 #define USBHS_ULPI_D3_PB10 \
1543 	GD32_PINMUX_AF('B', 10, AF10)
1544 
1545 /* USBHS_ULPI_D4 */
1546 #define USBHS_ULPI_D4_PB2 \
1547 	GD32_PINMUX_AF('B', 2, AF10)
1548 #define USBHS_ULPI_D4_PB11 \
1549 	GD32_PINMUX_AF('B', 11, AF10)
1550 
1551 /* USBHS_ULPI_D5 */
1552 #define USBHS_ULPI_D5_PB12 \
1553 	GD32_PINMUX_AF('B', 12, AF10)
1554 
1555 /* USBHS_ULPI_D6 */
1556 #define USBHS_ULPI_D6_PB13 \
1557 	GD32_PINMUX_AF('B', 13, AF10)
1558 
1559 /* USBHS_ULPI_D7 */
1560 #define USBHS_ULPI_D7_PB5 \
1561 	GD32_PINMUX_AF('B', 5, AF10)
1562 
1563 /* USBHS_ULPI_DIR */
1564 #define USBHS_ULPI_DIR_PC2 \
1565 	GD32_PINMUX_AF('C', 2, AF10)
1566 
1567 /* USBHS_ULPI_NXT */
1568 #define USBHS_ULPI_NXT_PC3 \
1569 	GD32_PINMUX_AF('C', 3, AF10)
1570 
1571 /* USBHS_ULPI_STP */
1572 #define USBHS_ULPI_STP_PC0 \
1573 	GD32_PINMUX_AF('C', 0, AF10)
1574