1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC012_IN0 */
10 #define ADC012_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC012_IN1 */
14 #define ADC012_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC012_IN10 */
18 #define ADC012_IN10_PC0 \
19 	GD32_PINMUX_AF('C', 0, ANALOG)
20 
21 /* ADC012_IN11 */
22 #define ADC012_IN11_PC1 \
23 	GD32_PINMUX_AF('C', 1, ANALOG)
24 
25 /* ADC012_IN12 */
26 #define ADC012_IN12_PC2 \
27 	GD32_PINMUX_AF('C', 2, ANALOG)
28 
29 /* ADC012_IN13 */
30 #define ADC012_IN13_PC3 \
31 	GD32_PINMUX_AF('C', 3, ANALOG)
32 
33 /* ADC012_IN2 */
34 #define ADC012_IN2_PA2 \
35 	GD32_PINMUX_AF('A', 2, ANALOG)
36 
37 /* ADC012_IN3 */
38 #define ADC012_IN3_PA3 \
39 	GD32_PINMUX_AF('A', 3, ANALOG)
40 
41 /* ADC01_IN14 */
42 #define ADC01_IN14_PC4 \
43 	GD32_PINMUX_AF('C', 4, ANALOG)
44 
45 /* ADC01_IN15 */
46 #define ADC01_IN15_PC5 \
47 	GD32_PINMUX_AF('C', 5, ANALOG)
48 
49 /* ADC01_IN4 */
50 #define ADC01_IN4_PA4 \
51 	GD32_PINMUX_AF('A', 4, ANALOG)
52 
53 /* ADC01_IN5 */
54 #define ADC01_IN5_PA5 \
55 	GD32_PINMUX_AF('A', 5, ANALOG)
56 
57 /* ADC01_IN6 */
58 #define ADC01_IN6_PA6 \
59 	GD32_PINMUX_AF('A', 6, ANALOG)
60 
61 /* ADC01_IN7 */
62 #define ADC01_IN7_PA7 \
63 	GD32_PINMUX_AF('A', 7, ANALOG)
64 
65 /* ADC01_IN8 */
66 #define ADC01_IN8_PB0 \
67 	GD32_PINMUX_AF('B', 0, ANALOG)
68 
69 /* ADC01_IN9 */
70 #define ADC01_IN9_PB1 \
71 	GD32_PINMUX_AF('B', 1, ANALOG)
72 
73 /* ANALOG */
74 #define ANALOG_PA0 \
75 	GD32_PINMUX_AF('A', 0, ANALOG)
76 #define ANALOG_PA1 \
77 	GD32_PINMUX_AF('A', 1, ANALOG)
78 #define ANALOG_PA2 \
79 	GD32_PINMUX_AF('A', 2, ANALOG)
80 #define ANALOG_PA3 \
81 	GD32_PINMUX_AF('A', 3, ANALOG)
82 #define ANALOG_PA4 \
83 	GD32_PINMUX_AF('A', 4, ANALOG)
84 #define ANALOG_PA5 \
85 	GD32_PINMUX_AF('A', 5, ANALOG)
86 #define ANALOG_PA6 \
87 	GD32_PINMUX_AF('A', 6, ANALOG)
88 #define ANALOG_PA7 \
89 	GD32_PINMUX_AF('A', 7, ANALOG)
90 #define ANALOG_PA8 \
91 	GD32_PINMUX_AF('A', 8, ANALOG)
92 #define ANALOG_PA9 \
93 	GD32_PINMUX_AF('A', 9, ANALOG)
94 #define ANALOG_PA10 \
95 	GD32_PINMUX_AF('A', 10, ANALOG)
96 #define ANALOG_PA11 \
97 	GD32_PINMUX_AF('A', 11, ANALOG)
98 #define ANALOG_PA12 \
99 	GD32_PINMUX_AF('A', 12, ANALOG)
100 #define ANALOG_PA13 \
101 	GD32_PINMUX_AF('A', 13, ANALOG)
102 #define ANALOG_PA14 \
103 	GD32_PINMUX_AF('A', 14, ANALOG)
104 #define ANALOG_PA15 \
105 	GD32_PINMUX_AF('A', 15, ANALOG)
106 #define ANALOG_PB0 \
107 	GD32_PINMUX_AF('B', 0, ANALOG)
108 #define ANALOG_PB1 \
109 	GD32_PINMUX_AF('B', 1, ANALOG)
110 #define ANALOG_PB2 \
111 	GD32_PINMUX_AF('B', 2, ANALOG)
112 #define ANALOG_PB3 \
113 	GD32_PINMUX_AF('B', 3, ANALOG)
114 #define ANALOG_PB4 \
115 	GD32_PINMUX_AF('B', 4, ANALOG)
116 #define ANALOG_PB5 \
117 	GD32_PINMUX_AF('B', 5, ANALOG)
118 #define ANALOG_PB6 \
119 	GD32_PINMUX_AF('B', 6, ANALOG)
120 #define ANALOG_PB7 \
121 	GD32_PINMUX_AF('B', 7, ANALOG)
122 #define ANALOG_PB8 \
123 	GD32_PINMUX_AF('B', 8, ANALOG)
124 #define ANALOG_PB9 \
125 	GD32_PINMUX_AF('B', 9, ANALOG)
126 #define ANALOG_PB10 \
127 	GD32_PINMUX_AF('B', 10, ANALOG)
128 #define ANALOG_PB11 \
129 	GD32_PINMUX_AF('B', 11, ANALOG)
130 #define ANALOG_PB12 \
131 	GD32_PINMUX_AF('B', 12, ANALOG)
132 #define ANALOG_PB13 \
133 	GD32_PINMUX_AF('B', 13, ANALOG)
134 #define ANALOG_PB14 \
135 	GD32_PINMUX_AF('B', 14, ANALOG)
136 #define ANALOG_PB15 \
137 	GD32_PINMUX_AF('B', 15, ANALOG)
138 #define ANALOG_PC0 \
139 	GD32_PINMUX_AF('C', 0, ANALOG)
140 #define ANALOG_PC1 \
141 	GD32_PINMUX_AF('C', 1, ANALOG)
142 #define ANALOG_PC2 \
143 	GD32_PINMUX_AF('C', 2, ANALOG)
144 #define ANALOG_PC3 \
145 	GD32_PINMUX_AF('C', 3, ANALOG)
146 #define ANALOG_PC4 \
147 	GD32_PINMUX_AF('C', 4, ANALOG)
148 #define ANALOG_PC5 \
149 	GD32_PINMUX_AF('C', 5, ANALOG)
150 #define ANALOG_PC6 \
151 	GD32_PINMUX_AF('C', 6, ANALOG)
152 #define ANALOG_PC7 \
153 	GD32_PINMUX_AF('C', 7, ANALOG)
154 #define ANALOG_PC8 \
155 	GD32_PINMUX_AF('C', 8, ANALOG)
156 #define ANALOG_PC9 \
157 	GD32_PINMUX_AF('C', 9, ANALOG)
158 #define ANALOG_PC10 \
159 	GD32_PINMUX_AF('C', 10, ANALOG)
160 #define ANALOG_PC11 \
161 	GD32_PINMUX_AF('C', 11, ANALOG)
162 #define ANALOG_PC12 \
163 	GD32_PINMUX_AF('C', 12, ANALOG)
164 #define ANALOG_PC13 \
165 	GD32_PINMUX_AF('C', 13, ANALOG)
166 #define ANALOG_PC14 \
167 	GD32_PINMUX_AF('C', 14, ANALOG)
168 #define ANALOG_PC15 \
169 	GD32_PINMUX_AF('C', 15, ANALOG)
170 #define ANALOG_PD0 \
171 	GD32_PINMUX_AF('D', 0, ANALOG)
172 #define ANALOG_PD1 \
173 	GD32_PINMUX_AF('D', 1, ANALOG)
174 #define ANALOG_PD2 \
175 	GD32_PINMUX_AF('D', 2, ANALOG)
176 #define ANALOG_PD3 \
177 	GD32_PINMUX_AF('D', 3, ANALOG)
178 #define ANALOG_PD4 \
179 	GD32_PINMUX_AF('D', 4, ANALOG)
180 #define ANALOG_PD5 \
181 	GD32_PINMUX_AF('D', 5, ANALOG)
182 #define ANALOG_PD6 \
183 	GD32_PINMUX_AF('D', 6, ANALOG)
184 #define ANALOG_PD7 \
185 	GD32_PINMUX_AF('D', 7, ANALOG)
186 #define ANALOG_PD8 \
187 	GD32_PINMUX_AF('D', 8, ANALOG)
188 #define ANALOG_PD9 \
189 	GD32_PINMUX_AF('D', 9, ANALOG)
190 #define ANALOG_PD10 \
191 	GD32_PINMUX_AF('D', 10, ANALOG)
192 #define ANALOG_PD11 \
193 	GD32_PINMUX_AF('D', 11, ANALOG)
194 #define ANALOG_PD12 \
195 	GD32_PINMUX_AF('D', 12, ANALOG)
196 #define ANALOG_PD13 \
197 	GD32_PINMUX_AF('D', 13, ANALOG)
198 #define ANALOG_PD14 \
199 	GD32_PINMUX_AF('D', 14, ANALOG)
200 #define ANALOG_PD15 \
201 	GD32_PINMUX_AF('D', 15, ANALOG)
202 #define ANALOG_PE0 \
203 	GD32_PINMUX_AF('E', 0, ANALOG)
204 #define ANALOG_PE1 \
205 	GD32_PINMUX_AF('E', 1, ANALOG)
206 #define ANALOG_PE2 \
207 	GD32_PINMUX_AF('E', 2, ANALOG)
208 #define ANALOG_PE3 \
209 	GD32_PINMUX_AF('E', 3, ANALOG)
210 #define ANALOG_PE4 \
211 	GD32_PINMUX_AF('E', 4, ANALOG)
212 #define ANALOG_PE5 \
213 	GD32_PINMUX_AF('E', 5, ANALOG)
214 #define ANALOG_PE6 \
215 	GD32_PINMUX_AF('E', 6, ANALOG)
216 #define ANALOG_PE7 \
217 	GD32_PINMUX_AF('E', 7, ANALOG)
218 #define ANALOG_PE8 \
219 	GD32_PINMUX_AF('E', 8, ANALOG)
220 #define ANALOG_PE9 \
221 	GD32_PINMUX_AF('E', 9, ANALOG)
222 #define ANALOG_PE10 \
223 	GD32_PINMUX_AF('E', 10, ANALOG)
224 #define ANALOG_PE11 \
225 	GD32_PINMUX_AF('E', 11, ANALOG)
226 #define ANALOG_PE12 \
227 	GD32_PINMUX_AF('E', 12, ANALOG)
228 #define ANALOG_PE13 \
229 	GD32_PINMUX_AF('E', 13, ANALOG)
230 #define ANALOG_PE14 \
231 	GD32_PINMUX_AF('E', 14, ANALOG)
232 #define ANALOG_PE15 \
233 	GD32_PINMUX_AF('E', 15, ANALOG)
234 
235 /* CAN0_RX */
236 #define CAN0_RX_PA11 \
237 	GD32_PINMUX_AF('A', 11, AF9)
238 #define CAN0_RX_PB8 \
239 	GD32_PINMUX_AF('B', 8, AF9)
240 #define CAN0_RX_PD0 \
241 	GD32_PINMUX_AF('D', 0, AF9)
242 
243 /* CAN0_TX */
244 #define CAN0_TX_PA12 \
245 	GD32_PINMUX_AF('A', 12, AF9)
246 #define CAN0_TX_PB9 \
247 	GD32_PINMUX_AF('B', 9, AF9)
248 #define CAN0_TX_PD1 \
249 	GD32_PINMUX_AF('D', 1, AF9)
250 
251 /* CAN1_RX */
252 #define CAN1_RX_PB5 \
253 	GD32_PINMUX_AF('B', 5, AF9)
254 #define CAN1_RX_PB12 \
255 	GD32_PINMUX_AF('B', 12, AF9)
256 
257 /* CAN1_TX */
258 #define CAN1_TX_PB6 \
259 	GD32_PINMUX_AF('B', 6, AF9)
260 #define CAN1_TX_PB13 \
261 	GD32_PINMUX_AF('B', 13, AF9)
262 
263 /* CK_OUT0 */
264 #define CK_OUT0_PA8 \
265 	GD32_PINMUX_AF('A', 8, AF0)
266 
267 /* CK_OUT1 */
268 #define CK_OUT1_PC9 \
269 	GD32_PINMUX_AF('C', 9, AF0)
270 
271 /* CTC_SYNC */
272 #define CTC_SYNC_PA8 \
273 	GD32_PINMUX_AF('A', 8, AF9)
274 #define CTC_SYNC_PD15 \
275 	GD32_PINMUX_AF('D', 15, AF0)
276 
277 /* DAC_OUT0 */
278 #define DAC_OUT0_PA4 \
279 	GD32_PINMUX_AF('A', 4, ANALOG)
280 
281 /* DAC_OUT1 */
282 #define DAC_OUT1_PA5 \
283 	GD32_PINMUX_AF('A', 5, ANALOG)
284 
285 /* DCI_D0 */
286 #define DCI_D0_PA9 \
287 	GD32_PINMUX_AF('A', 9, AF13)
288 #define DCI_D0_PC6 \
289 	GD32_PINMUX_AF('C', 6, AF13)
290 
291 /* DCI_D1 */
292 #define DCI_D1_PA10 \
293 	GD32_PINMUX_AF('A', 10, AF13)
294 #define DCI_D1_PC7 \
295 	GD32_PINMUX_AF('C', 7, AF13)
296 
297 /* DCI_D10 */
298 #define DCI_D10_PB5 \
299 	GD32_PINMUX_AF('B', 5, AF13)
300 #define DCI_D10_PD6 \
301 	GD32_PINMUX_AF('D', 6, AF13)
302 
303 /* DCI_D11 */
304 #define DCI_D11_PD2 \
305 	GD32_PINMUX_AF('D', 2, AF13)
306 
307 /* DCI_D2 */
308 #define DCI_D2_PC8 \
309 	GD32_PINMUX_AF('C', 8, AF13)
310 #define DCI_D2_PE0 \
311 	GD32_PINMUX_AF('E', 0, AF13)
312 
313 /* DCI_D3 */
314 #define DCI_D3_PC9 \
315 	GD32_PINMUX_AF('C', 9, AF13)
316 #define DCI_D3_PE1 \
317 	GD32_PINMUX_AF('E', 1, AF13)
318 
319 /* DCI_D4 */
320 #define DCI_D4_PC11 \
321 	GD32_PINMUX_AF('C', 11, AF13)
322 #define DCI_D4_PE4 \
323 	GD32_PINMUX_AF('E', 4, AF13)
324 
325 /* DCI_D5 */
326 #define DCI_D5_PB6 \
327 	GD32_PINMUX_AF('B', 6, AF13)
328 #define DCI_D5_PD3 \
329 	GD32_PINMUX_AF('D', 3, AF13)
330 
331 /* DCI_D6 */
332 #define DCI_D6_PB8 \
333 	GD32_PINMUX_AF('B', 8, AF13)
334 #define DCI_D6_PE5 \
335 	GD32_PINMUX_AF('E', 5, AF13)
336 
337 /* DCI_D7 */
338 #define DCI_D7_PB9 \
339 	GD32_PINMUX_AF('B', 9, AF13)
340 #define DCI_D7_PE6 \
341 	GD32_PINMUX_AF('E', 6, AF13)
342 
343 /* DCI_D8 */
344 #define DCI_D8_PC10 \
345 	GD32_PINMUX_AF('C', 10, AF13)
346 
347 /* DCI_D9 */
348 #define DCI_D9_PC12 \
349 	GD32_PINMUX_AF('C', 12, AF13)
350 
351 /* DCI_HSYNC */
352 #define DCI_HSYNC_PA4 \
353 	GD32_PINMUX_AF('A', 4, AF13)
354 
355 /* DCI_PIXCLK */
356 #define DCI_PIXCLK_PA6 \
357 	GD32_PINMUX_AF('A', 6, AF13)
358 
359 /* DCI_VSYNC */
360 #define DCI_VSYNC_PB7 \
361 	GD32_PINMUX_AF('B', 7, AF13)
362 
363 /* EVENTOUT */
364 #define EVENTOUT_PA0 \
365 	GD32_PINMUX_AF('A', 0, AF15)
366 #define EVENTOUT_PA1 \
367 	GD32_PINMUX_AF('A', 1, AF15)
368 #define EVENTOUT_PA2 \
369 	GD32_PINMUX_AF('A', 2, AF15)
370 #define EVENTOUT_PA3 \
371 	GD32_PINMUX_AF('A', 3, AF15)
372 #define EVENTOUT_PA4 \
373 	GD32_PINMUX_AF('A', 4, AF15)
374 #define EVENTOUT_PA5 \
375 	GD32_PINMUX_AF('A', 5, AF15)
376 #define EVENTOUT_PA6 \
377 	GD32_PINMUX_AF('A', 6, AF15)
378 #define EVENTOUT_PA7 \
379 	GD32_PINMUX_AF('A', 7, AF15)
380 #define EVENTOUT_PA8 \
381 	GD32_PINMUX_AF('A', 8, AF15)
382 #define EVENTOUT_PA9 \
383 	GD32_PINMUX_AF('A', 9, AF15)
384 #define EVENTOUT_PA10 \
385 	GD32_PINMUX_AF('A', 10, AF15)
386 #define EVENTOUT_PA11 \
387 	GD32_PINMUX_AF('A', 11, AF15)
388 #define EVENTOUT_PA12 \
389 	GD32_PINMUX_AF('A', 12, AF15)
390 #define EVENTOUT_PA13 \
391 	GD32_PINMUX_AF('A', 13, AF15)
392 #define EVENTOUT_PA14 \
393 	GD32_PINMUX_AF('A', 14, AF15)
394 #define EVENTOUT_PA15 \
395 	GD32_PINMUX_AF('A', 15, AF15)
396 #define EVENTOUT_PB0 \
397 	GD32_PINMUX_AF('B', 0, AF15)
398 #define EVENTOUT_PB1 \
399 	GD32_PINMUX_AF('B', 1, AF15)
400 #define EVENTOUT_PB2 \
401 	GD32_PINMUX_AF('B', 2, AF15)
402 #define EVENTOUT_PB3 \
403 	GD32_PINMUX_AF('B', 3, AF15)
404 #define EVENTOUT_PB4 \
405 	GD32_PINMUX_AF('B', 4, AF15)
406 #define EVENTOUT_PB5 \
407 	GD32_PINMUX_AF('B', 5, AF15)
408 #define EVENTOUT_PB6 \
409 	GD32_PINMUX_AF('B', 6, AF15)
410 #define EVENTOUT_PB7 \
411 	GD32_PINMUX_AF('B', 7, AF15)
412 #define EVENTOUT_PB8 \
413 	GD32_PINMUX_AF('B', 8, AF15)
414 #define EVENTOUT_PB9 \
415 	GD32_PINMUX_AF('B', 9, AF15)
416 #define EVENTOUT_PB10 \
417 	GD32_PINMUX_AF('B', 10, AF15)
418 #define EVENTOUT_PB11 \
419 	GD32_PINMUX_AF('B', 11, AF15)
420 #define EVENTOUT_PB12 \
421 	GD32_PINMUX_AF('B', 12, AF15)
422 #define EVENTOUT_PB13 \
423 	GD32_PINMUX_AF('B', 13, AF15)
424 #define EVENTOUT_PB14 \
425 	GD32_PINMUX_AF('B', 14, AF15)
426 #define EVENTOUT_PB15 \
427 	GD32_PINMUX_AF('B', 15, AF15)
428 #define EVENTOUT_PC0 \
429 	GD32_PINMUX_AF('C', 0, AF15)
430 #define EVENTOUT_PC1 \
431 	GD32_PINMUX_AF('C', 1, AF15)
432 #define EVENTOUT_PC2 \
433 	GD32_PINMUX_AF('C', 2, AF15)
434 #define EVENTOUT_PC3 \
435 	GD32_PINMUX_AF('C', 3, AF15)
436 #define EVENTOUT_PC4 \
437 	GD32_PINMUX_AF('C', 4, AF15)
438 #define EVENTOUT_PC5 \
439 	GD32_PINMUX_AF('C', 5, AF15)
440 #define EVENTOUT_PC6 \
441 	GD32_PINMUX_AF('C', 6, AF15)
442 #define EVENTOUT_PC7 \
443 	GD32_PINMUX_AF('C', 7, AF15)
444 #define EVENTOUT_PC8 \
445 	GD32_PINMUX_AF('C', 8, AF15)
446 #define EVENTOUT_PC9 \
447 	GD32_PINMUX_AF('C', 9, AF15)
448 #define EVENTOUT_PC10 \
449 	GD32_PINMUX_AF('C', 10, AF15)
450 #define EVENTOUT_PC11 \
451 	GD32_PINMUX_AF('C', 11, AF15)
452 #define EVENTOUT_PC12 \
453 	GD32_PINMUX_AF('C', 12, AF15)
454 #define EVENTOUT_PC13 \
455 	GD32_PINMUX_AF('C', 13, AF15)
456 #define EVENTOUT_PC14 \
457 	GD32_PINMUX_AF('C', 14, AF15)
458 #define EVENTOUT_PC15 \
459 	GD32_PINMUX_AF('C', 15, AF15)
460 #define EVENTOUT_PD0 \
461 	GD32_PINMUX_AF('D', 0, AF15)
462 #define EVENTOUT_PD1 \
463 	GD32_PINMUX_AF('D', 1, AF15)
464 #define EVENTOUT_PD2 \
465 	GD32_PINMUX_AF('D', 2, AF15)
466 #define EVENTOUT_PD3 \
467 	GD32_PINMUX_AF('D', 3, AF15)
468 #define EVENTOUT_PD4 \
469 	GD32_PINMUX_AF('D', 4, AF15)
470 #define EVENTOUT_PD5 \
471 	GD32_PINMUX_AF('D', 5, AF15)
472 #define EVENTOUT_PD6 \
473 	GD32_PINMUX_AF('D', 6, AF15)
474 #define EVENTOUT_PD7 \
475 	GD32_PINMUX_AF('D', 7, AF15)
476 #define EVENTOUT_PD8 \
477 	GD32_PINMUX_AF('D', 8, AF15)
478 #define EVENTOUT_PD9 \
479 	GD32_PINMUX_AF('D', 9, AF15)
480 #define EVENTOUT_PD10 \
481 	GD32_PINMUX_AF('D', 10, AF15)
482 #define EVENTOUT_PD11 \
483 	GD32_PINMUX_AF('D', 11, AF15)
484 #define EVENTOUT_PD12 \
485 	GD32_PINMUX_AF('D', 12, AF15)
486 #define EVENTOUT_PD13 \
487 	GD32_PINMUX_AF('D', 13, AF15)
488 #define EVENTOUT_PD14 \
489 	GD32_PINMUX_AF('D', 14, AF15)
490 #define EVENTOUT_PD15 \
491 	GD32_PINMUX_AF('D', 15, AF15)
492 #define EVENTOUT_PE0 \
493 	GD32_PINMUX_AF('E', 0, AF15)
494 #define EVENTOUT_PE1 \
495 	GD32_PINMUX_AF('E', 1, AF15)
496 #define EVENTOUT_PE2 \
497 	GD32_PINMUX_AF('E', 2, AF15)
498 #define EVENTOUT_PE3 \
499 	GD32_PINMUX_AF('E', 3, AF15)
500 #define EVENTOUT_PE4 \
501 	GD32_PINMUX_AF('E', 4, AF15)
502 #define EVENTOUT_PE5 \
503 	GD32_PINMUX_AF('E', 5, AF15)
504 #define EVENTOUT_PE6 \
505 	GD32_PINMUX_AF('E', 6, AF15)
506 #define EVENTOUT_PE7 \
507 	GD32_PINMUX_AF('E', 7, AF15)
508 #define EVENTOUT_PE8 \
509 	GD32_PINMUX_AF('E', 8, AF15)
510 #define EVENTOUT_PE9 \
511 	GD32_PINMUX_AF('E', 9, AF15)
512 #define EVENTOUT_PE10 \
513 	GD32_PINMUX_AF('E', 10, AF15)
514 #define EVENTOUT_PE11 \
515 	GD32_PINMUX_AF('E', 11, AF15)
516 #define EVENTOUT_PE12 \
517 	GD32_PINMUX_AF('E', 12, AF15)
518 #define EVENTOUT_PE13 \
519 	GD32_PINMUX_AF('E', 13, AF15)
520 #define EVENTOUT_PE14 \
521 	GD32_PINMUX_AF('E', 14, AF15)
522 #define EVENTOUT_PE15 \
523 	GD32_PINMUX_AF('E', 15, AF15)
524 
525 /* I2C0_SCL */
526 #define I2C0_SCL_PB6 \
527 	GD32_PINMUX_AF('B', 6, AF4)
528 #define I2C0_SCL_PB8 \
529 	GD32_PINMUX_AF('B', 8, AF4)
530 
531 /* I2C0_SDA */
532 #define I2C0_SDA_PB7 \
533 	GD32_PINMUX_AF('B', 7, AF4)
534 #define I2C0_SDA_PB9 \
535 	GD32_PINMUX_AF('B', 9, AF4)
536 
537 /* I2C0_SMBA */
538 #define I2C0_SMBA_PB5 \
539 	GD32_PINMUX_AF('B', 5, AF4)
540 
541 /* I2C0_TXFRAME */
542 #define I2C0_TXFRAME_PB4 \
543 	GD32_PINMUX_AF('B', 4, AF4)
544 
545 /* I2C1_SCL */
546 #define I2C1_SCL_PB10 \
547 	GD32_PINMUX_AF('B', 10, AF4)
548 
549 /* I2C1_SDA */
550 #define I2C1_SDA_PB3 \
551 	GD32_PINMUX_AF('B', 3, AF9)
552 #define I2C1_SDA_PB11 \
553 	GD32_PINMUX_AF('B', 11, AF4)
554 #define I2C1_SDA_PC12 \
555 	GD32_PINMUX_AF('C', 12, AF4)
556 
557 /* I2C1_SMBA */
558 #define I2C1_SMBA_PB12 \
559 	GD32_PINMUX_AF('B', 12, AF4)
560 
561 /* I2C1_TXFRAME */
562 #define I2C1_TXFRAME_PB13 \
563 	GD32_PINMUX_AF('B', 13, AF4)
564 
565 /* I2C2_SCL */
566 #define I2C2_SCL_PA8 \
567 	GD32_PINMUX_AF('A', 8, AF4)
568 
569 /* I2C2_SDA */
570 #define I2C2_SDA_PB4 \
571 	GD32_PINMUX_AF('B', 4, AF9)
572 #define I2C2_SDA_PC9 \
573 	GD32_PINMUX_AF('C', 9, AF4)
574 
575 /* I2C2_SMBA */
576 #define I2C2_SMBA_PA9 \
577 	GD32_PINMUX_AF('A', 9, AF4)
578 
579 /* I2C2_TXFRAME */
580 #define I2C2_TXFRAME_PA10 \
581 	GD32_PINMUX_AF('A', 10, AF4)
582 
583 /* I2S1_ADD_SD */
584 #define I2S1_ADD_SD_PB14 \
585 	GD32_PINMUX_AF('B', 14, AF6)
586 #define I2S1_ADD_SD_PC2 \
587 	GD32_PINMUX_AF('C', 2, AF6)
588 
589 /* I2S1_CK */
590 #define I2S1_CK_PA9 \
591 	GD32_PINMUX_AF('A', 9, AF5)
592 #define I2S1_CK_PB10 \
593 	GD32_PINMUX_AF('B', 10, AF5)
594 #define I2S1_CK_PB13 \
595 	GD32_PINMUX_AF('B', 13, AF5)
596 #define I2S1_CK_PC7 \
597 	GD32_PINMUX_AF('C', 7, AF5)
598 #define I2S1_CK_PD3 \
599 	GD32_PINMUX_AF('D', 3, AF5)
600 
601 /* I2S1_MCK */
602 #define I2S1_MCK_PA3 \
603 	GD32_PINMUX_AF('A', 3, AF5)
604 #define I2S1_MCK_PA6 \
605 	GD32_PINMUX_AF('A', 6, AF6)
606 #define I2S1_MCK_PC6 \
607 	GD32_PINMUX_AF('C', 6, AF5)
608 
609 /* I2S1_SD */
610 #define I2S1_SD_PB15 \
611 	GD32_PINMUX_AF('B', 15, AF5)
612 #define I2S1_SD_PC1 \
613 	GD32_PINMUX_AF('C', 1, AF7)
614 #define I2S1_SD_PC3 \
615 	GD32_PINMUX_AF('C', 3, AF5)
616 
617 /* I2S1_WS */
618 #define I2S1_WS_PB9 \
619 	GD32_PINMUX_AF('B', 9, AF5)
620 #define I2S1_WS_PB12 \
621 	GD32_PINMUX_AF('B', 12, AF5)
622 #define I2S1_WS_PD1 \
623 	GD32_PINMUX_AF('D', 1, AF7)
624 
625 /* I2S2_ADD_SD */
626 #define I2S2_ADD_SD_PB4 \
627 	GD32_PINMUX_AF('B', 4, AF7)
628 #define I2S2_ADD_SD_PC11 \
629 	GD32_PINMUX_AF('C', 11, AF5)
630 
631 /* I2S2_CK */
632 #define I2S2_CK_PB3 \
633 	GD32_PINMUX_AF('B', 3, AF6)
634 #define I2S2_CK_PC10 \
635 	GD32_PINMUX_AF('C', 10, AF6)
636 
637 /* I2S2_MCK */
638 #define I2S2_MCK_PB10 \
639 	GD32_PINMUX_AF('B', 10, AF6)
640 #define I2S2_MCK_PC7 \
641 	GD32_PINMUX_AF('C', 7, AF6)
642 
643 /* I2S2_SD */
644 #define I2S2_SD_PB0 \
645 	GD32_PINMUX_AF('B', 0, AF7)
646 #define I2S2_SD_PB2 \
647 	GD32_PINMUX_AF('B', 2, AF7)
648 #define I2S2_SD_PB5 \
649 	GD32_PINMUX_AF('B', 5, AF6)
650 #define I2S2_SD_PC1 \
651 	GD32_PINMUX_AF('C', 1, AF5)
652 #define I2S2_SD_PC12 \
653 	GD32_PINMUX_AF('C', 12, AF6)
654 #define I2S2_SD_PD0 \
655 	GD32_PINMUX_AF('D', 0, AF6)
656 #define I2S2_SD_PD6 \
657 	GD32_PINMUX_AF('D', 6, AF5)
658 
659 /* I2S2_WS */
660 #define I2S2_WS_PA4 \
661 	GD32_PINMUX_AF('A', 4, AF6)
662 #define I2S2_WS_PA15 \
663 	GD32_PINMUX_AF('A', 15, AF6)
664 
665 /* I2S_CKIN */
666 #define I2S_CKIN_PA2 \
667 	GD32_PINMUX_AF('A', 2, AF5)
668 #define I2S_CKIN_PB11 \
669 	GD32_PINMUX_AF('B', 11, AF5)
670 #define I2S_CKIN_PC9 \
671 	GD32_PINMUX_AF('C', 9, AF5)
672 
673 /* JTCK */
674 #define JTCK_PA14 \
675 	GD32_PINMUX_AF('A', 14, AF0)
676 
677 /* JTDI */
678 #define JTDI_PA15 \
679 	GD32_PINMUX_AF('A', 15, AF0)
680 
681 /* JTDO */
682 #define JTDO_PB3 \
683 	GD32_PINMUX_AF('B', 3, AF0)
684 
685 /* JTMS */
686 #define JTMS_PA13 \
687 	GD32_PINMUX_AF('A', 13, AF0)
688 
689 /* NJTRST */
690 #define NJTRST_PB4 \
691 	GD32_PINMUX_AF('B', 4, AF0)
692 
693 /* RTC_REFIN */
694 #define RTC_REFIN_PB15 \
695 	GD32_PINMUX_AF('B', 15, AF0)
696 
697 /* SDIO_CK */
698 #define SDIO_CK_PB2 \
699 	GD32_PINMUX_AF('B', 2, AF12)
700 #define SDIO_CK_PC12 \
701 	GD32_PINMUX_AF('C', 12, AF12)
702 
703 /* SDIO_CMD */
704 #define SDIO_CMD_PA6 \
705 	GD32_PINMUX_AF('A', 6, AF12)
706 #define SDIO_CMD_PD2 \
707 	GD32_PINMUX_AF('D', 2, AF12)
708 
709 /* SDIO_D0 */
710 #define SDIO_D0_PB4 \
711 	GD32_PINMUX_AF('B', 4, AF12)
712 #define SDIO_D0_PC8 \
713 	GD32_PINMUX_AF('C', 8, AF12)
714 
715 /* SDIO_D1 */
716 #define SDIO_D1_PA8 \
717 	GD32_PINMUX_AF('A', 8, AF12)
718 #define SDIO_D1_PB0 \
719 	GD32_PINMUX_AF('B', 0, AF12)
720 #define SDIO_D1_PC9 \
721 	GD32_PINMUX_AF('C', 9, AF12)
722 
723 /* SDIO_D2 */
724 #define SDIO_D2_PA9 \
725 	GD32_PINMUX_AF('A', 9, AF12)
726 #define SDIO_D2_PB1 \
727 	GD32_PINMUX_AF('B', 1, AF12)
728 #define SDIO_D2_PC10 \
729 	GD32_PINMUX_AF('C', 10, AF12)
730 
731 /* SDIO_D3 */
732 #define SDIO_D3_PC11 \
733 	GD32_PINMUX_AF('C', 11, AF12)
734 
735 /* SDIO_D4 */
736 #define SDIO_D4_PB8 \
737 	GD32_PINMUX_AF('B', 8, AF12)
738 
739 /* SDIO_D5 */
740 #define SDIO_D5_PB9 \
741 	GD32_PINMUX_AF('B', 9, AF12)
742 
743 /* SDIO_D6 */
744 #define SDIO_D6_PC6 \
745 	GD32_PINMUX_AF('C', 6, AF12)
746 
747 /* SDIO_D7 */
748 #define SDIO_D7_PB10 \
749 	GD32_PINMUX_AF('B', 10, AF12)
750 #define SDIO_D7_PC7 \
751 	GD32_PINMUX_AF('C', 7, AF12)
752 
753 /* SPI0_MISO */
754 #define SPI0_MISO_PA6 \
755 	GD32_PINMUX_AF('A', 6, AF5)
756 #define SPI0_MISO_PB4 \
757 	GD32_PINMUX_AF('B', 4, AF5)
758 
759 /* SPI0_MOSI */
760 #define SPI0_MOSI_PA7 \
761 	GD32_PINMUX_AF('A', 7, AF5)
762 #define SPI0_MOSI_PB5 \
763 	GD32_PINMUX_AF('B', 5, AF5)
764 
765 /* SPI0_NSS */
766 #define SPI0_NSS_PA4 \
767 	GD32_PINMUX_AF('A', 4, AF5)
768 #define SPI0_NSS_PA15 \
769 	GD32_PINMUX_AF('A', 15, AF5)
770 
771 /* SPI0_SCK */
772 #define SPI0_SCK_PA5 \
773 	GD32_PINMUX_AF('A', 5, AF5)
774 #define SPI0_SCK_PB3 \
775 	GD32_PINMUX_AF('B', 3, AF5)
776 
777 /* SPI1_MISO */
778 #define SPI1_MISO_PB14 \
779 	GD32_PINMUX_AF('B', 14, AF5)
780 #define SPI1_MISO_PC2 \
781 	GD32_PINMUX_AF('C', 2, AF5)
782 
783 /* SPI1_MOSI */
784 #define SPI1_MOSI_PB15 \
785 	GD32_PINMUX_AF('B', 15, AF5)
786 #define SPI1_MOSI_PC1 \
787 	GD32_PINMUX_AF('C', 1, AF7)
788 #define SPI1_MOSI_PC3 \
789 	GD32_PINMUX_AF('C', 3, AF5)
790 
791 /* SPI1_NSS */
792 #define SPI1_NSS_PB9 \
793 	GD32_PINMUX_AF('B', 9, AF5)
794 #define SPI1_NSS_PB12 \
795 	GD32_PINMUX_AF('B', 12, AF5)
796 #define SPI1_NSS_PD1 \
797 	GD32_PINMUX_AF('D', 1, AF7)
798 
799 /* SPI1_SCK */
800 #define SPI1_SCK_PA9 \
801 	GD32_PINMUX_AF('A', 9, AF5)
802 #define SPI1_SCK_PB10 \
803 	GD32_PINMUX_AF('B', 10, AF5)
804 #define SPI1_SCK_PB13 \
805 	GD32_PINMUX_AF('B', 13, AF5)
806 #define SPI1_SCK_PC7 \
807 	GD32_PINMUX_AF('C', 7, AF5)
808 #define SPI1_SCK_PD3 \
809 	GD32_PINMUX_AF('D', 3, AF5)
810 
811 /* SPI2_MISO */
812 #define SPI2_MISO_PB4 \
813 	GD32_PINMUX_AF('B', 4, AF6)
814 #define SPI2_MISO_PC11 \
815 	GD32_PINMUX_AF('C', 11, AF6)
816 
817 /* SPI2_MOSI */
818 #define SPI2_MOSI_PB0 \
819 	GD32_PINMUX_AF('B', 0, AF7)
820 #define SPI2_MOSI_PB2 \
821 	GD32_PINMUX_AF('B', 2, AF7)
822 #define SPI2_MOSI_PB5 \
823 	GD32_PINMUX_AF('B', 5, AF6)
824 #define SPI2_MOSI_PC1 \
825 	GD32_PINMUX_AF('C', 1, AF5)
826 #define SPI2_MOSI_PC12 \
827 	GD32_PINMUX_AF('C', 12, AF6)
828 #define SPI2_MOSI_PD0 \
829 	GD32_PINMUX_AF('D', 0, AF6)
830 #define SPI2_MOSI_PD6 \
831 	GD32_PINMUX_AF('D', 6, AF5)
832 
833 /* SPI2_NSS */
834 #define SPI2_NSS_PA4 \
835 	GD32_PINMUX_AF('A', 4, AF6)
836 #define SPI2_NSS_PA15 \
837 	GD32_PINMUX_AF('A', 15, AF6)
838 
839 /* SPI2_SCK */
840 #define SPI2_SCK_PB3 \
841 	GD32_PINMUX_AF('B', 3, AF6)
842 #define SPI2_SCK_PC10 \
843 	GD32_PINMUX_AF('C', 10, AF6)
844 
845 /* SWCLK */
846 #define SWCLK_PA14 \
847 	GD32_PINMUX_AF('A', 14, AF0)
848 
849 /* SWDIO */
850 #define SWDIO_PA13 \
851 	GD32_PINMUX_AF('A', 13, AF0)
852 
853 /* TIMER0_BRKIN */
854 #define TIMER0_BRKIN_PA6 \
855 	GD32_PINMUX_AF('A', 6, AF1)
856 #define TIMER0_BRKIN_PB12 \
857 	GD32_PINMUX_AF('B', 12, AF1)
858 #define TIMER0_BRKIN_PE15 \
859 	GD32_PINMUX_AF('E', 15, AF1)
860 
861 /* TIMER0_CH0 */
862 #define TIMER0_CH0_PA8 \
863 	GD32_PINMUX_AF('A', 8, AF1)
864 #define TIMER0_CH0_PE9 \
865 	GD32_PINMUX_AF('E', 9, AF0)
866 
867 /* TIMER0_CH0_ON */
868 #define TIMER0_CH0_ON_PA7 \
869 	GD32_PINMUX_AF('A', 7, AF1)
870 #define TIMER0_CH0_ON_PB13 \
871 	GD32_PINMUX_AF('B', 13, AF1)
872 #define TIMER0_CH0_ON_PE8 \
873 	GD32_PINMUX_AF('E', 8, AF1)
874 
875 /* TIMER0_CH1 */
876 #define TIMER0_CH1_PA9 \
877 	GD32_PINMUX_AF('A', 9, AF1)
878 #define TIMER0_CH1_PE11 \
879 	GD32_PINMUX_AF('E', 11, AF0)
880 
881 /* TIMER0_CH1_ON */
882 #define TIMER0_CH1_ON_PB0 \
883 	GD32_PINMUX_AF('B', 0, AF1)
884 #define TIMER0_CH1_ON_PB14 \
885 	GD32_PINMUX_AF('B', 14, AF1)
886 #define TIMER0_CH1_ON_PE1 \
887 	GD32_PINMUX_AF('E', 1, AF1)
888 #define TIMER0_CH1_ON_PE10 \
889 	GD32_PINMUX_AF('E', 10, AF1)
890 
891 /* TIMER0_CH2 */
892 #define TIMER0_CH2_PA10 \
893 	GD32_PINMUX_AF('A', 10, AF1)
894 #define TIMER0_CH2_PE13 \
895 	GD32_PINMUX_AF('E', 13, AF0)
896 
897 /* TIMER0_CH2_ON */
898 #define TIMER0_CH2_ON_PB1 \
899 	GD32_PINMUX_AF('B', 1, AF1)
900 #define TIMER0_CH2_ON_PB15 \
901 	GD32_PINMUX_AF('B', 15, AF1)
902 #define TIMER0_CH2_ON_PE12 \
903 	GD32_PINMUX_AF('E', 12, AF1)
904 
905 /* TIMER0_CH3 */
906 #define TIMER0_CH3_PA11 \
907 	GD32_PINMUX_AF('A', 11, AF1)
908 #define TIMER0_CH3_PE14 \
909 	GD32_PINMUX_AF('E', 14, AF0)
910 
911 /* TIMER0_ETI */
912 #define TIMER0_ETI_PA12 \
913 	GD32_PINMUX_AF('A', 12, AF1)
914 #define TIMER0_ETI_PE7 \
915 	GD32_PINMUX_AF('E', 7, AF0)
916 
917 /* TIMER10_CH0 */
918 #define TIMER10_CH0_PB9 \
919 	GD32_PINMUX_AF('B', 9, AF3)
920 
921 /* TIMER11_CH0 */
922 #define TIMER11_CH0_PB14 \
923 	GD32_PINMUX_AF('B', 14, AF9)
924 
925 /* TIMER11_CH1 */
926 #define TIMER11_CH1_PB15 \
927 	GD32_PINMUX_AF('B', 15, AF9)
928 
929 /* TIMER12_CH0 */
930 #define TIMER12_CH0_PA6 \
931 	GD32_PINMUX_AF('A', 6, AF9)
932 
933 /* TIMER13_CH0 */
934 #define TIMER13_CH0_PA7 \
935 	GD32_PINMUX_AF('A', 7, AF9)
936 
937 /* TIMER1_CH0 */
938 #define TIMER1_CH0_PA0 \
939 	GD32_PINMUX_AF('A', 0, AF1)
940 #define TIMER1_CH0_PA5 \
941 	GD32_PINMUX_AF('A', 5, AF1)
942 #define TIMER1_CH0_PA15 \
943 	GD32_PINMUX_AF('A', 15, AF1)
944 #define TIMER1_CH0_PB8 \
945 	GD32_PINMUX_AF('B', 8, AF1)
946 
947 /* TIMER1_CH1 */
948 #define TIMER1_CH1_PA1 \
949 	GD32_PINMUX_AF('A', 1, AF1)
950 #define TIMER1_CH1_PB3 \
951 	GD32_PINMUX_AF('B', 3, AF1)
952 #define TIMER1_CH1_PB9 \
953 	GD32_PINMUX_AF('B', 9, AF1)
954 
955 /* TIMER1_CH2 */
956 #define TIMER1_CH2_PA2 \
957 	GD32_PINMUX_AF('A', 2, AF1)
958 #define TIMER1_CH2_PB10 \
959 	GD32_PINMUX_AF('B', 10, AF1)
960 
961 /* TIMER1_CH3 */
962 #define TIMER1_CH3_PA3 \
963 	GD32_PINMUX_AF('A', 3, AF1)
964 #define TIMER1_CH3_PB2 \
965 	GD32_PINMUX_AF('B', 2, AF1)
966 #define TIMER1_CH3_PB11 \
967 	GD32_PINMUX_AF('B', 11, AF1)
968 
969 /* TIMER1_ETI */
970 #define TIMER1_ETI_PA0 \
971 	GD32_PINMUX_AF('A', 0, AF1)
972 #define TIMER1_ETI_PA5 \
973 	GD32_PINMUX_AF('A', 5, AF1)
974 #define TIMER1_ETI_PA15 \
975 	GD32_PINMUX_AF('A', 15, AF1)
976 #define TIMER1_ETI_PB8 \
977 	GD32_PINMUX_AF('B', 8, AF1)
978 
979 /* TIMER2_CH0 */
980 #define TIMER2_CH0_PA6 \
981 	GD32_PINMUX_AF('A', 6, AF2)
982 #define TIMER2_CH0_PB4 \
983 	GD32_PINMUX_AF('B', 4, AF2)
984 #define TIMER2_CH0_PC6 \
985 	GD32_PINMUX_AF('C', 6, AF2)
986 
987 /* TIMER2_CH1 */
988 #define TIMER2_CH1_PA7 \
989 	GD32_PINMUX_AF('A', 7, AF2)
990 #define TIMER2_CH1_PB5 \
991 	GD32_PINMUX_AF('B', 5, AF2)
992 #define TIMER2_CH1_PC7 \
993 	GD32_PINMUX_AF('C', 7, AF2)
994 
995 /* TIMER2_CH2 */
996 #define TIMER2_CH2_PB0 \
997 	GD32_PINMUX_AF('B', 0, AF2)
998 #define TIMER2_CH2_PC8 \
999 	GD32_PINMUX_AF('C', 8, AF2)
1000 
1001 /* TIMER2_CH3 */
1002 #define TIMER2_CH3_PB1 \
1003 	GD32_PINMUX_AF('B', 1, AF2)
1004 #define TIMER2_CH3_PC9 \
1005 	GD32_PINMUX_AF('C', 9, AF2)
1006 
1007 /* TIMER2_ETI */
1008 #define TIMER2_ETI_PD2 \
1009 	GD32_PINMUX_AF('D', 2, AF2)
1010 
1011 /* TIMER3_CH0 */
1012 #define TIMER3_CH0_PB6 \
1013 	GD32_PINMUX_AF('B', 6, AF2)
1014 #define TIMER3_CH0_PD12 \
1015 	GD32_PINMUX_AF('D', 12, AF2)
1016 
1017 /* TIMER3_CH1 */
1018 #define TIMER3_CH1_PB7 \
1019 	GD32_PINMUX_AF('B', 7, AF2)
1020 #define TIMER3_CH1_PD13 \
1021 	GD32_PINMUX_AF('D', 13, AF2)
1022 
1023 /* TIMER3_CH2 */
1024 #define TIMER3_CH2_PB8 \
1025 	GD32_PINMUX_AF('B', 8, AF2)
1026 #define TIMER3_CH2_PD14 \
1027 	GD32_PINMUX_AF('D', 14, AF2)
1028 
1029 /* TIMER3_CH3 */
1030 #define TIMER3_CH3_PB9 \
1031 	GD32_PINMUX_AF('B', 9, AF2)
1032 #define TIMER3_CH3_PD15 \
1033 	GD32_PINMUX_AF('D', 15, AF2)
1034 
1035 /* TIMER3_ETI */
1036 #define TIMER3_ETI_PE0 \
1037 	GD32_PINMUX_AF('E', 0, AF2)
1038 
1039 /* TIMER4_CH0 */
1040 #define TIMER4_CH0_PA0 \
1041 	GD32_PINMUX_AF('A', 0, AF2)
1042 
1043 /* TIMER4_CH1 */
1044 #define TIMER4_CH1_PA1 \
1045 	GD32_PINMUX_AF('A', 1, AF2)
1046 
1047 /* TIMER4_CH2 */
1048 #define TIMER4_CH2_PA2 \
1049 	GD32_PINMUX_AF('A', 2, AF2)
1050 
1051 /* TIMER4_CH3 */
1052 #define TIMER4_CH3_PA3 \
1053 	GD32_PINMUX_AF('A', 3, AF2)
1054 
1055 /* TIMER7_BRKIN */
1056 #define TIMER7_BRKIN_PA6 \
1057 	GD32_PINMUX_AF('A', 6, AF3)
1058 
1059 /* TIMER7_CH0 */
1060 #define TIMER7_CH0_PC6 \
1061 	GD32_PINMUX_AF('C', 6, AF3)
1062 
1063 /* TIMER7_CH0_ON */
1064 #define TIMER7_CH0_ON_PA5 \
1065 	GD32_PINMUX_AF('A', 5, AF3)
1066 #define TIMER7_CH0_ON_PA7 \
1067 	GD32_PINMUX_AF('A', 7, AF3)
1068 
1069 /* TIMER7_CH1 */
1070 #define TIMER7_CH1_PC7 \
1071 	GD32_PINMUX_AF('C', 7, AF3)
1072 
1073 /* TIMER7_CH1_ON */
1074 #define TIMER7_CH1_ON_PB0 \
1075 	GD32_PINMUX_AF('B', 0, AF3)
1076 #define TIMER7_CH1_ON_PB14 \
1077 	GD32_PINMUX_AF('B', 14, AF3)
1078 
1079 /* TIMER7_CH2 */
1080 #define TIMER7_CH2_PC8 \
1081 	GD32_PINMUX_AF('C', 8, AF3)
1082 
1083 /* TIMER7_CH2_ON */
1084 #define TIMER7_CH2_ON_PB1 \
1085 	GD32_PINMUX_AF('B', 1, AF3)
1086 #define TIMER7_CH2_ON_PB15 \
1087 	GD32_PINMUX_AF('B', 15, AF3)
1088 
1089 /* TIMER7_CH3 */
1090 #define TIMER7_CH3_PC9 \
1091 	GD32_PINMUX_AF('C', 9, AF3)
1092 
1093 /* TIMER7_ETI */
1094 #define TIMER7_ETI_PA0 \
1095 	GD32_PINMUX_AF('A', 0, AF3)
1096 
1097 /* TIMER8_CH0 */
1098 #define TIMER8_CH0_PA2 \
1099 	GD32_PINMUX_AF('A', 2, AF3)
1100 #define TIMER8_CH0_PE5 \
1101 	GD32_PINMUX_AF('E', 5, AF3)
1102 
1103 /* TIMER8_CH1 */
1104 #define TIMER8_CH1_PA3 \
1105 	GD32_PINMUX_AF('A', 3, AF3)
1106 #define TIMER8_CH1_PE6 \
1107 	GD32_PINMUX_AF('E', 6, AF3)
1108 
1109 /* TIMER9_CH0 */
1110 #define TIMER9_CH0_PB8 \
1111 	GD32_PINMUX_AF('B', 8, AF3)
1112 
1113 /* TRACECK */
1114 #define TRACECK_PE2 \
1115 	GD32_PINMUX_AF('E', 2, AF0)
1116 
1117 /* TRACED0 */
1118 #define TRACED0_PC8 \
1119 	GD32_PINMUX_AF('C', 8, AF0)
1120 #define TRACED0_PE3 \
1121 	GD32_PINMUX_AF('E', 3, AF0)
1122 
1123 /* TRACED1 */
1124 #define TRACED1_PD3 \
1125 	GD32_PINMUX_AF('D', 3, AF0)
1126 #define TRACED1_PE4 \
1127 	GD32_PINMUX_AF('E', 4, AF0)
1128 
1129 /* TRACED2 */
1130 #define TRACED2_PE5 \
1131 	GD32_PINMUX_AF('E', 5, AF0)
1132 
1133 /* TRACED3 */
1134 #define TRACED3_PE6 \
1135 	GD32_PINMUX_AF('E', 6, AF0)
1136 
1137 /* TRACESWO */
1138 #define TRACESWO_PB3 \
1139 	GD32_PINMUX_AF('B', 3, AF0)
1140 
1141 /* UART3_RX */
1142 #define UART3_RX_PA1 \
1143 	GD32_PINMUX_AF('A', 1, AF8)
1144 #define UART3_RX_PC11 \
1145 	GD32_PINMUX_AF('C', 11, AF8)
1146 
1147 /* UART3_TX */
1148 #define UART3_TX_PA0 \
1149 	GD32_PINMUX_AF('A', 0, AF8)
1150 #define UART3_TX_PC10 \
1151 	GD32_PINMUX_AF('C', 10, AF8)
1152 
1153 /* UART4_RX */
1154 #define UART4_RX_PD2 \
1155 	GD32_PINMUX_AF('D', 2, AF8)
1156 
1157 /* UART4_TX */
1158 #define UART4_TX_PC12 \
1159 	GD32_PINMUX_AF('C', 12, AF8)
1160 
1161 /* USART0_CK */
1162 #define USART0_CK_PA8 \
1163 	GD32_PINMUX_AF('A', 8, AF7)
1164 
1165 /* USART0_CTS */
1166 #define USART0_CTS_PA11 \
1167 	GD32_PINMUX_AF('A', 11, AF7)
1168 
1169 /* USART0_RTS */
1170 #define USART0_RTS_PA12 \
1171 	GD32_PINMUX_AF('A', 12, AF7)
1172 
1173 /* USART0_RX */
1174 #define USART0_RX_PA10 \
1175 	GD32_PINMUX_AF('A', 10, AF7)
1176 #define USART0_RX_PB3 \
1177 	GD32_PINMUX_AF('B', 3, AF7)
1178 #define USART0_RX_PB7 \
1179 	GD32_PINMUX_AF('B', 7, AF7)
1180 
1181 /* USART0_TX */
1182 #define USART0_TX_PA9 \
1183 	GD32_PINMUX_AF('A', 9, AF7)
1184 #define USART0_TX_PA15 \
1185 	GD32_PINMUX_AF('A', 15, AF7)
1186 #define USART0_TX_PB6 \
1187 	GD32_PINMUX_AF('B', 6, AF7)
1188 
1189 /* USART1_CK */
1190 #define USART1_CK_PA4 \
1191 	GD32_PINMUX_AF('A', 4, AF7)
1192 #define USART1_CK_PD7 \
1193 	GD32_PINMUX_AF('D', 7, AF7)
1194 
1195 /* USART1_CTS */
1196 #define USART1_CTS_PA0 \
1197 	GD32_PINMUX_AF('A', 0, AF7)
1198 #define USART1_CTS_PD3 \
1199 	GD32_PINMUX_AF('D', 3, AF7)
1200 
1201 /* USART1_RTS */
1202 #define USART1_RTS_PA1 \
1203 	GD32_PINMUX_AF('A', 1, AF7)
1204 #define USART1_RTS_PD4 \
1205 	GD32_PINMUX_AF('D', 4, AF7)
1206 
1207 /* USART1_RX */
1208 #define USART1_RX_PA3 \
1209 	GD32_PINMUX_AF('A', 3, AF7)
1210 #define USART1_RX_PD6 \
1211 	GD32_PINMUX_AF('D', 6, AF7)
1212 
1213 /* USART1_TX */
1214 #define USART1_TX_PA2 \
1215 	GD32_PINMUX_AF('A', 2, AF7)
1216 #define USART1_TX_PD5 \
1217 	GD32_PINMUX_AF('D', 5, AF7)
1218 
1219 /* USART2_CK */
1220 #define USART2_CK_PB12 \
1221 	GD32_PINMUX_AF('B', 12, AF7)
1222 #define USART2_CK_PC12 \
1223 	GD32_PINMUX_AF('C', 12, AF7)
1224 #define USART2_CK_PD10 \
1225 	GD32_PINMUX_AF('D', 10, AF7)
1226 
1227 /* USART2_CTS */
1228 #define USART2_CTS_PB13 \
1229 	GD32_PINMUX_AF('B', 13, AF7)
1230 #define USART2_CTS_PD11 \
1231 	GD32_PINMUX_AF('D', 11, AF7)
1232 
1233 /* USART2_RTS */
1234 #define USART2_RTS_PB14 \
1235 	GD32_PINMUX_AF('B', 14, AF7)
1236 #define USART2_RTS_PD12 \
1237 	GD32_PINMUX_AF('D', 12, AF7)
1238 
1239 /* USART2_RX */
1240 #define USART2_RX_PB11 \
1241 	GD32_PINMUX_AF('B', 11, AF7)
1242 #define USART2_RX_PC5 \
1243 	GD32_PINMUX_AF('C', 5, AF7)
1244 #define USART2_RX_PC11 \
1245 	GD32_PINMUX_AF('C', 11, AF7)
1246 #define USART2_RX_PD9 \
1247 	GD32_PINMUX_AF('D', 9, AF7)
1248 
1249 /* USART2_TX */
1250 #define USART2_TX_PB10 \
1251 	GD32_PINMUX_AF('B', 10, AF7)
1252 #define USART2_TX_PC10 \
1253 	GD32_PINMUX_AF('C', 10, AF7)
1254 #define USART2_TX_PD8 \
1255 	GD32_PINMUX_AF('D', 8, AF7)
1256 
1257 /* USART5_CK */
1258 #define USART5_CK_PC8 \
1259 	GD32_PINMUX_AF('C', 8, AF8)
1260 
1261 /* USART5_RX */
1262 #define USART5_RX_PA12 \
1263 	GD32_PINMUX_AF('A', 12, AF8)
1264 #define USART5_RX_PC7 \
1265 	GD32_PINMUX_AF('C', 7, AF8)
1266 
1267 /* USART5_TX */
1268 #define USART5_TX_PA11 \
1269 	GD32_PINMUX_AF('A', 11, AF8)
1270 #define USART5_TX_PC6 \
1271 	GD32_PINMUX_AF('C', 6, AF8)
1272 
1273 /* USBFS_DM */
1274 #define USBFS_DM_PA11 \
1275 	GD32_PINMUX_AF('A', 11, AF10)
1276 
1277 /* USBFS_DP */
1278 #define USBFS_DP_PA12 \
1279 	GD32_PINMUX_AF('A', 12, AF10)
1280 
1281 /* USBFS_ID */
1282 #define USBFS_ID_PA10 \
1283 	GD32_PINMUX_AF('A', 10, AF10)
1284 
1285 /* USBFS_SOF */
1286 #define USBFS_SOF_PA8 \
1287 	GD32_PINMUX_AF('A', 8, AF10)
1288 
1289 /* USBHS_DM */
1290 #define USBHS_DM_PB14 \
1291 	GD32_PINMUX_AF('B', 14, AF12)
1292 
1293 /* USBHS_DP */
1294 #define USBHS_DP_PB15 \
1295 	GD32_PINMUX_AF('B', 15, AF12)
1296 
1297 /* USBHS_ID */
1298 #define USBHS_ID_PB12 \
1299 	GD32_PINMUX_AF('B', 12, AF12)
1300 
1301 /* USBHS_SOF */
1302 #define USBHS_SOF_PA4 \
1303 	GD32_PINMUX_AF('A', 4, AF12)
1304 
1305 /* USBHS_ULPI_CK */
1306 #define USBHS_ULPI_CK_PA5 \
1307 	GD32_PINMUX_AF('A', 5, AF10)
1308 
1309 /* USBHS_ULPI_D0 */
1310 #define USBHS_ULPI_D0_PA3 \
1311 	GD32_PINMUX_AF('A', 3, AF10)
1312 
1313 /* USBHS_ULPI_D1 */
1314 #define USBHS_ULPI_D1_PB0 \
1315 	GD32_PINMUX_AF('B', 0, AF10)
1316 
1317 /* USBHS_ULPI_D2 */
1318 #define USBHS_ULPI_D2_PB1 \
1319 	GD32_PINMUX_AF('B', 1, AF10)
1320 
1321 /* USBHS_ULPI_D3 */
1322 #define USBHS_ULPI_D3_PB10 \
1323 	GD32_PINMUX_AF('B', 10, AF10)
1324 
1325 /* USBHS_ULPI_D4 */
1326 #define USBHS_ULPI_D4_PB2 \
1327 	GD32_PINMUX_AF('B', 2, AF10)
1328 #define USBHS_ULPI_D4_PB11 \
1329 	GD32_PINMUX_AF('B', 11, AF10)
1330 
1331 /* USBHS_ULPI_D5 */
1332 #define USBHS_ULPI_D5_PB12 \
1333 	GD32_PINMUX_AF('B', 12, AF10)
1334 
1335 /* USBHS_ULPI_D6 */
1336 #define USBHS_ULPI_D6_PB13 \
1337 	GD32_PINMUX_AF('B', 13, AF10)
1338 
1339 /* USBHS_ULPI_D7 */
1340 #define USBHS_ULPI_D7_PB5 \
1341 	GD32_PINMUX_AF('B', 5, AF10)
1342 
1343 /* USBHS_ULPI_DIR */
1344 #define USBHS_ULPI_DIR_PC2 \
1345 	GD32_PINMUX_AF('C', 2, AF10)
1346 
1347 /* USBHS_ULPI_NXT */
1348 #define USBHS_ULPI_NXT_PC3 \
1349 	GD32_PINMUX_AF('C', 3, AF10)
1350 
1351 /* USBHS_ULPI_STP */
1352 #define USBHS_ULPI_STP_PC0 \
1353 	GD32_PINMUX_AF('C', 0, AF10)
1354