1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC012_IN0 */
10 #define ADC012_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC012_IN1 */
14 #define ADC012_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC012_IN10 */
18 #define ADC012_IN10_PC0 \
19 	GD32_PINMUX_AF('C', 0, ANALOG)
20 
21 /* ADC012_IN11 */
22 #define ADC012_IN11_PC1 \
23 	GD32_PINMUX_AF('C', 1, ANALOG)
24 
25 /* ADC012_IN12 */
26 #define ADC012_IN12_PC2 \
27 	GD32_PINMUX_AF('C', 2, ANALOG)
28 
29 /* ADC012_IN13 */
30 #define ADC012_IN13_PC3 \
31 	GD32_PINMUX_AF('C', 3, ANALOG)
32 
33 /* ADC012_IN2 */
34 #define ADC012_IN2_PA2 \
35 	GD32_PINMUX_AF('A', 2, ANALOG)
36 
37 /* ADC012_IN3 */
38 #define ADC012_IN3_PA3 \
39 	GD32_PINMUX_AF('A', 3, ANALOG)
40 
41 /* ADC01_IN14 */
42 #define ADC01_IN14_PC4 \
43 	GD32_PINMUX_AF('C', 4, ANALOG)
44 
45 /* ADC01_IN15 */
46 #define ADC01_IN15_PC5 \
47 	GD32_PINMUX_AF('C', 5, ANALOG)
48 
49 /* ADC01_IN4 */
50 #define ADC01_IN4_PA4 \
51 	GD32_PINMUX_AF('A', 4, ANALOG)
52 
53 /* ADC01_IN5 */
54 #define ADC01_IN5_PA5 \
55 	GD32_PINMUX_AF('A', 5, ANALOG)
56 
57 /* ADC01_IN6 */
58 #define ADC01_IN6_PA6 \
59 	GD32_PINMUX_AF('A', 6, ANALOG)
60 
61 /* ADC01_IN7 */
62 #define ADC01_IN7_PA7 \
63 	GD32_PINMUX_AF('A', 7, ANALOG)
64 
65 /* ADC01_IN8 */
66 #define ADC01_IN8_PB0 \
67 	GD32_PINMUX_AF('B', 0, ANALOG)
68 
69 /* ADC01_IN9 */
70 #define ADC01_IN9_PB1 \
71 	GD32_PINMUX_AF('B', 1, ANALOG)
72 
73 /* ANALOG */
74 #define ANALOG_PA0 \
75 	GD32_PINMUX_AF('A', 0, ANALOG)
76 #define ANALOG_PA1 \
77 	GD32_PINMUX_AF('A', 1, ANALOG)
78 #define ANALOG_PA2 \
79 	GD32_PINMUX_AF('A', 2, ANALOG)
80 #define ANALOG_PA3 \
81 	GD32_PINMUX_AF('A', 3, ANALOG)
82 #define ANALOG_PA4 \
83 	GD32_PINMUX_AF('A', 4, ANALOG)
84 #define ANALOG_PA5 \
85 	GD32_PINMUX_AF('A', 5, ANALOG)
86 #define ANALOG_PA6 \
87 	GD32_PINMUX_AF('A', 6, ANALOG)
88 #define ANALOG_PA7 \
89 	GD32_PINMUX_AF('A', 7, ANALOG)
90 #define ANALOG_PA8 \
91 	GD32_PINMUX_AF('A', 8, ANALOG)
92 #define ANALOG_PA9 \
93 	GD32_PINMUX_AF('A', 9, ANALOG)
94 #define ANALOG_PA10 \
95 	GD32_PINMUX_AF('A', 10, ANALOG)
96 #define ANALOG_PA11 \
97 	GD32_PINMUX_AF('A', 11, ANALOG)
98 #define ANALOG_PA12 \
99 	GD32_PINMUX_AF('A', 12, ANALOG)
100 #define ANALOG_PA13 \
101 	GD32_PINMUX_AF('A', 13, ANALOG)
102 #define ANALOG_PA14 \
103 	GD32_PINMUX_AF('A', 14, ANALOG)
104 #define ANALOG_PA15 \
105 	GD32_PINMUX_AF('A', 15, ANALOG)
106 #define ANALOG_PB0 \
107 	GD32_PINMUX_AF('B', 0, ANALOG)
108 #define ANALOG_PB1 \
109 	GD32_PINMUX_AF('B', 1, ANALOG)
110 #define ANALOG_PB2 \
111 	GD32_PINMUX_AF('B', 2, ANALOG)
112 #define ANALOG_PB3 \
113 	GD32_PINMUX_AF('B', 3, ANALOG)
114 #define ANALOG_PB4 \
115 	GD32_PINMUX_AF('B', 4, ANALOG)
116 #define ANALOG_PB5 \
117 	GD32_PINMUX_AF('B', 5, ANALOG)
118 #define ANALOG_PB6 \
119 	GD32_PINMUX_AF('B', 6, ANALOG)
120 #define ANALOG_PB7 \
121 	GD32_PINMUX_AF('B', 7, ANALOG)
122 #define ANALOG_PB8 \
123 	GD32_PINMUX_AF('B', 8, ANALOG)
124 #define ANALOG_PB9 \
125 	GD32_PINMUX_AF('B', 9, ANALOG)
126 #define ANALOG_PB10 \
127 	GD32_PINMUX_AF('B', 10, ANALOG)
128 #define ANALOG_PB11 \
129 	GD32_PINMUX_AF('B', 11, ANALOG)
130 #define ANALOG_PB12 \
131 	GD32_PINMUX_AF('B', 12, ANALOG)
132 #define ANALOG_PB13 \
133 	GD32_PINMUX_AF('B', 13, ANALOG)
134 #define ANALOG_PB14 \
135 	GD32_PINMUX_AF('B', 14, ANALOG)
136 #define ANALOG_PB15 \
137 	GD32_PINMUX_AF('B', 15, ANALOG)
138 #define ANALOG_PC0 \
139 	GD32_PINMUX_AF('C', 0, ANALOG)
140 #define ANALOG_PC1 \
141 	GD32_PINMUX_AF('C', 1, ANALOG)
142 #define ANALOG_PC2 \
143 	GD32_PINMUX_AF('C', 2, ANALOG)
144 #define ANALOG_PC3 \
145 	GD32_PINMUX_AF('C', 3, ANALOG)
146 #define ANALOG_PC4 \
147 	GD32_PINMUX_AF('C', 4, ANALOG)
148 #define ANALOG_PC5 \
149 	GD32_PINMUX_AF('C', 5, ANALOG)
150 #define ANALOG_PC6 \
151 	GD32_PINMUX_AF('C', 6, ANALOG)
152 #define ANALOG_PC7 \
153 	GD32_PINMUX_AF('C', 7, ANALOG)
154 #define ANALOG_PC8 \
155 	GD32_PINMUX_AF('C', 8, ANALOG)
156 #define ANALOG_PC9 \
157 	GD32_PINMUX_AF('C', 9, ANALOG)
158 #define ANALOG_PC10 \
159 	GD32_PINMUX_AF('C', 10, ANALOG)
160 #define ANALOG_PC11 \
161 	GD32_PINMUX_AF('C', 11, ANALOG)
162 #define ANALOG_PC12 \
163 	GD32_PINMUX_AF('C', 12, ANALOG)
164 #define ANALOG_PC13 \
165 	GD32_PINMUX_AF('C', 13, ANALOG)
166 #define ANALOG_PC14 \
167 	GD32_PINMUX_AF('C', 14, ANALOG)
168 #define ANALOG_PC15 \
169 	GD32_PINMUX_AF('C', 15, ANALOG)
170 #define ANALOG_PD2 \
171 	GD32_PINMUX_AF('D', 2, ANALOG)
172 
173 /* CAN0_RX */
174 #define CAN0_RX_PA11 \
175 	GD32_PINMUX_AF('A', 11, AF9)
176 #define CAN0_RX_PB8 \
177 	GD32_PINMUX_AF('B', 8, AF9)
178 
179 /* CAN0_TX */
180 #define CAN0_TX_PA12 \
181 	GD32_PINMUX_AF('A', 12, AF9)
182 #define CAN0_TX_PB9 \
183 	GD32_PINMUX_AF('B', 9, AF9)
184 
185 /* CAN1_RX */
186 #define CAN1_RX_PB5 \
187 	GD32_PINMUX_AF('B', 5, AF9)
188 #define CAN1_RX_PB12 \
189 	GD32_PINMUX_AF('B', 12, AF9)
190 
191 /* CAN1_TX */
192 #define CAN1_TX_PB6 \
193 	GD32_PINMUX_AF('B', 6, AF9)
194 #define CAN1_TX_PB13 \
195 	GD32_PINMUX_AF('B', 13, AF9)
196 
197 /* CK_OUT0 */
198 #define CK_OUT0_PA8 \
199 	GD32_PINMUX_AF('A', 8, AF0)
200 
201 /* CK_OUT1 */
202 #define CK_OUT1_PC9 \
203 	GD32_PINMUX_AF('C', 9, AF0)
204 
205 /* CTC_SYNC */
206 #define CTC_SYNC_PA8 \
207 	GD32_PINMUX_AF('A', 8, AF9)
208 
209 /* DAC_OUT0 */
210 #define DAC_OUT0_PA4 \
211 	GD32_PINMUX_AF('A', 4, ANALOG)
212 
213 /* DAC_OUT1 */
214 #define DAC_OUT1_PA5 \
215 	GD32_PINMUX_AF('A', 5, ANALOG)
216 
217 /* DCI_D0 */
218 #define DCI_D0_PA9 \
219 	GD32_PINMUX_AF('A', 9, AF13)
220 #define DCI_D0_PC6 \
221 	GD32_PINMUX_AF('C', 6, AF13)
222 
223 /* DCI_D1 */
224 #define DCI_D1_PA10 \
225 	GD32_PINMUX_AF('A', 10, AF13)
226 #define DCI_D1_PC7 \
227 	GD32_PINMUX_AF('C', 7, AF13)
228 
229 /* DCI_D10 */
230 #define DCI_D10_PB5 \
231 	GD32_PINMUX_AF('B', 5, AF13)
232 
233 /* DCI_D11 */
234 #define DCI_D11_PD2 \
235 	GD32_PINMUX_AF('D', 2, AF13)
236 
237 /* DCI_D2 */
238 #define DCI_D2_PC8 \
239 	GD32_PINMUX_AF('C', 8, AF13)
240 
241 /* DCI_D3 */
242 #define DCI_D3_PC9 \
243 	GD32_PINMUX_AF('C', 9, AF13)
244 
245 /* DCI_D4 */
246 #define DCI_D4_PC11 \
247 	GD32_PINMUX_AF('C', 11, AF13)
248 
249 /* DCI_D5 */
250 #define DCI_D5_PB6 \
251 	GD32_PINMUX_AF('B', 6, AF13)
252 
253 /* DCI_D6 */
254 #define DCI_D6_PB8 \
255 	GD32_PINMUX_AF('B', 8, AF13)
256 
257 /* DCI_D7 */
258 #define DCI_D7_PB9 \
259 	GD32_PINMUX_AF('B', 9, AF13)
260 
261 /* DCI_D8 */
262 #define DCI_D8_PC10 \
263 	GD32_PINMUX_AF('C', 10, AF13)
264 
265 /* DCI_D9 */
266 #define DCI_D9_PC12 \
267 	GD32_PINMUX_AF('C', 12, AF13)
268 
269 /* DCI_HSYNC */
270 #define DCI_HSYNC_PA4 \
271 	GD32_PINMUX_AF('A', 4, AF13)
272 
273 /* DCI_PIXCLK */
274 #define DCI_PIXCLK_PA6 \
275 	GD32_PINMUX_AF('A', 6, AF13)
276 
277 /* DCI_VSYNC */
278 #define DCI_VSYNC_PB7 \
279 	GD32_PINMUX_AF('B', 7, AF13)
280 
281 /* EVENTOUT */
282 #define EVENTOUT_PA0 \
283 	GD32_PINMUX_AF('A', 0, AF15)
284 #define EVENTOUT_PA1 \
285 	GD32_PINMUX_AF('A', 1, AF15)
286 #define EVENTOUT_PA2 \
287 	GD32_PINMUX_AF('A', 2, AF15)
288 #define EVENTOUT_PA3 \
289 	GD32_PINMUX_AF('A', 3, AF15)
290 #define EVENTOUT_PA4 \
291 	GD32_PINMUX_AF('A', 4, AF15)
292 #define EVENTOUT_PA5 \
293 	GD32_PINMUX_AF('A', 5, AF15)
294 #define EVENTOUT_PA6 \
295 	GD32_PINMUX_AF('A', 6, AF15)
296 #define EVENTOUT_PA7 \
297 	GD32_PINMUX_AF('A', 7, AF15)
298 #define EVENTOUT_PA8 \
299 	GD32_PINMUX_AF('A', 8, AF15)
300 #define EVENTOUT_PA9 \
301 	GD32_PINMUX_AF('A', 9, AF15)
302 #define EVENTOUT_PA10 \
303 	GD32_PINMUX_AF('A', 10, AF15)
304 #define EVENTOUT_PA11 \
305 	GD32_PINMUX_AF('A', 11, AF15)
306 #define EVENTOUT_PA12 \
307 	GD32_PINMUX_AF('A', 12, AF15)
308 #define EVENTOUT_PA13 \
309 	GD32_PINMUX_AF('A', 13, AF15)
310 #define EVENTOUT_PA14 \
311 	GD32_PINMUX_AF('A', 14, AF15)
312 #define EVENTOUT_PA15 \
313 	GD32_PINMUX_AF('A', 15, AF15)
314 #define EVENTOUT_PB0 \
315 	GD32_PINMUX_AF('B', 0, AF15)
316 #define EVENTOUT_PB1 \
317 	GD32_PINMUX_AF('B', 1, AF15)
318 #define EVENTOUT_PB2 \
319 	GD32_PINMUX_AF('B', 2, AF15)
320 #define EVENTOUT_PB3 \
321 	GD32_PINMUX_AF('B', 3, AF15)
322 #define EVENTOUT_PB4 \
323 	GD32_PINMUX_AF('B', 4, AF15)
324 #define EVENTOUT_PB5 \
325 	GD32_PINMUX_AF('B', 5, AF15)
326 #define EVENTOUT_PB6 \
327 	GD32_PINMUX_AF('B', 6, AF15)
328 #define EVENTOUT_PB7 \
329 	GD32_PINMUX_AF('B', 7, AF15)
330 #define EVENTOUT_PB8 \
331 	GD32_PINMUX_AF('B', 8, AF15)
332 #define EVENTOUT_PB9 \
333 	GD32_PINMUX_AF('B', 9, AF15)
334 #define EVENTOUT_PB10 \
335 	GD32_PINMUX_AF('B', 10, AF15)
336 #define EVENTOUT_PB11 \
337 	GD32_PINMUX_AF('B', 11, AF15)
338 #define EVENTOUT_PB12 \
339 	GD32_PINMUX_AF('B', 12, AF15)
340 #define EVENTOUT_PB13 \
341 	GD32_PINMUX_AF('B', 13, AF15)
342 #define EVENTOUT_PB14 \
343 	GD32_PINMUX_AF('B', 14, AF15)
344 #define EVENTOUT_PB15 \
345 	GD32_PINMUX_AF('B', 15, AF15)
346 #define EVENTOUT_PC0 \
347 	GD32_PINMUX_AF('C', 0, AF15)
348 #define EVENTOUT_PC1 \
349 	GD32_PINMUX_AF('C', 1, AF15)
350 #define EVENTOUT_PC2 \
351 	GD32_PINMUX_AF('C', 2, AF15)
352 #define EVENTOUT_PC3 \
353 	GD32_PINMUX_AF('C', 3, AF15)
354 #define EVENTOUT_PC4 \
355 	GD32_PINMUX_AF('C', 4, AF15)
356 #define EVENTOUT_PC5 \
357 	GD32_PINMUX_AF('C', 5, AF15)
358 #define EVENTOUT_PC6 \
359 	GD32_PINMUX_AF('C', 6, AF15)
360 #define EVENTOUT_PC7 \
361 	GD32_PINMUX_AF('C', 7, AF15)
362 #define EVENTOUT_PC8 \
363 	GD32_PINMUX_AF('C', 8, AF15)
364 #define EVENTOUT_PC9 \
365 	GD32_PINMUX_AF('C', 9, AF15)
366 #define EVENTOUT_PC10 \
367 	GD32_PINMUX_AF('C', 10, AF15)
368 #define EVENTOUT_PC11 \
369 	GD32_PINMUX_AF('C', 11, AF15)
370 #define EVENTOUT_PC12 \
371 	GD32_PINMUX_AF('C', 12, AF15)
372 #define EVENTOUT_PC13 \
373 	GD32_PINMUX_AF('C', 13, AF15)
374 #define EVENTOUT_PC14 \
375 	GD32_PINMUX_AF('C', 14, AF15)
376 #define EVENTOUT_PC15 \
377 	GD32_PINMUX_AF('C', 15, AF15)
378 #define EVENTOUT_PD2 \
379 	GD32_PINMUX_AF('D', 2, AF15)
380 
381 /* I2C0_SCL */
382 #define I2C0_SCL_PB6 \
383 	GD32_PINMUX_AF('B', 6, AF4)
384 #define I2C0_SCL_PB8 \
385 	GD32_PINMUX_AF('B', 8, AF4)
386 
387 /* I2C0_SDA */
388 #define I2C0_SDA_PB7 \
389 	GD32_PINMUX_AF('B', 7, AF4)
390 #define I2C0_SDA_PB9 \
391 	GD32_PINMUX_AF('B', 9, AF4)
392 
393 /* I2C0_SMBA */
394 #define I2C0_SMBA_PB5 \
395 	GD32_PINMUX_AF('B', 5, AF4)
396 
397 /* I2C0_TXFRAME */
398 #define I2C0_TXFRAME_PB4 \
399 	GD32_PINMUX_AF('B', 4, AF4)
400 
401 /* I2C1_SCL */
402 #define I2C1_SCL_PB10 \
403 	GD32_PINMUX_AF('B', 10, AF4)
404 
405 /* I2C1_SDA */
406 #define I2C1_SDA_PB3 \
407 	GD32_PINMUX_AF('B', 3, AF9)
408 #define I2C1_SDA_PB11 \
409 	GD32_PINMUX_AF('B', 11, AF4)
410 #define I2C1_SDA_PC12 \
411 	GD32_PINMUX_AF('C', 12, AF4)
412 
413 /* I2C1_SMBA */
414 #define I2C1_SMBA_PB12 \
415 	GD32_PINMUX_AF('B', 12, AF4)
416 
417 /* I2C1_TXFRAME */
418 #define I2C1_TXFRAME_PB13 \
419 	GD32_PINMUX_AF('B', 13, AF4)
420 
421 /* I2C2_SCL */
422 #define I2C2_SCL_PA8 \
423 	GD32_PINMUX_AF('A', 8, AF4)
424 
425 /* I2C2_SDA */
426 #define I2C2_SDA_PB4 \
427 	GD32_PINMUX_AF('B', 4, AF9)
428 #define I2C2_SDA_PC9 \
429 	GD32_PINMUX_AF('C', 9, AF4)
430 
431 /* I2C2_SMBA */
432 #define I2C2_SMBA_PA9 \
433 	GD32_PINMUX_AF('A', 9, AF4)
434 
435 /* I2C2_TXFRAME */
436 #define I2C2_TXFRAME_PA10 \
437 	GD32_PINMUX_AF('A', 10, AF4)
438 
439 /* I2S1_ADD_SD */
440 #define I2S1_ADD_SD_PB14 \
441 	GD32_PINMUX_AF('B', 14, AF6)
442 #define I2S1_ADD_SD_PC2 \
443 	GD32_PINMUX_AF('C', 2, AF6)
444 
445 /* I2S1_CK */
446 #define I2S1_CK_PA9 \
447 	GD32_PINMUX_AF('A', 9, AF5)
448 #define I2S1_CK_PB10 \
449 	GD32_PINMUX_AF('B', 10, AF5)
450 #define I2S1_CK_PB13 \
451 	GD32_PINMUX_AF('B', 13, AF5)
452 #define I2S1_CK_PC7 \
453 	GD32_PINMUX_AF('C', 7, AF5)
454 
455 /* I2S1_MCK */
456 #define I2S1_MCK_PA3 \
457 	GD32_PINMUX_AF('A', 3, AF5)
458 #define I2S1_MCK_PA6 \
459 	GD32_PINMUX_AF('A', 6, AF6)
460 #define I2S1_MCK_PC6 \
461 	GD32_PINMUX_AF('C', 6, AF5)
462 
463 /* I2S1_SD */
464 #define I2S1_SD_PB15 \
465 	GD32_PINMUX_AF('B', 15, AF5)
466 #define I2S1_SD_PC1 \
467 	GD32_PINMUX_AF('C', 1, AF7)
468 #define I2S1_SD_PC3 \
469 	GD32_PINMUX_AF('C', 3, AF5)
470 
471 /* I2S1_WS */
472 #define I2S1_WS_PB9 \
473 	GD32_PINMUX_AF('B', 9, AF5)
474 #define I2S1_WS_PB12 \
475 	GD32_PINMUX_AF('B', 12, AF5)
476 
477 /* I2S2_ADD_SD */
478 #define I2S2_ADD_SD_PB4 \
479 	GD32_PINMUX_AF('B', 4, AF7)
480 #define I2S2_ADD_SD_PC11 \
481 	GD32_PINMUX_AF('C', 11, AF5)
482 
483 /* I2S2_CK */
484 #define I2S2_CK_PB3 \
485 	GD32_PINMUX_AF('B', 3, AF6)
486 #define I2S2_CK_PC10 \
487 	GD32_PINMUX_AF('C', 10, AF6)
488 
489 /* I2S2_MCK */
490 #define I2S2_MCK_PB10 \
491 	GD32_PINMUX_AF('B', 10, AF6)
492 #define I2S2_MCK_PC7 \
493 	GD32_PINMUX_AF('C', 7, AF6)
494 
495 /* I2S2_SD */
496 #define I2S2_SD_PB0 \
497 	GD32_PINMUX_AF('B', 0, AF7)
498 #define I2S2_SD_PB2 \
499 	GD32_PINMUX_AF('B', 2, AF7)
500 #define I2S2_SD_PB5 \
501 	GD32_PINMUX_AF('B', 5, AF6)
502 #define I2S2_SD_PC1 \
503 	GD32_PINMUX_AF('C', 1, AF5)
504 #define I2S2_SD_PC12 \
505 	GD32_PINMUX_AF('C', 12, AF6)
506 
507 /* I2S2_WS */
508 #define I2S2_WS_PA4 \
509 	GD32_PINMUX_AF('A', 4, AF6)
510 #define I2S2_WS_PA15 \
511 	GD32_PINMUX_AF('A', 15, AF6)
512 
513 /* I2S_CKIN */
514 #define I2S_CKIN_PA2 \
515 	GD32_PINMUX_AF('A', 2, AF5)
516 #define I2S_CKIN_PB11 \
517 	GD32_PINMUX_AF('B', 11, AF5)
518 #define I2S_CKIN_PC9 \
519 	GD32_PINMUX_AF('C', 9, AF5)
520 
521 /* JTCK */
522 #define JTCK_PA14 \
523 	GD32_PINMUX_AF('A', 14, AF0)
524 
525 /* JTDI */
526 #define JTDI_PA15 \
527 	GD32_PINMUX_AF('A', 15, AF0)
528 
529 /* JTDO */
530 #define JTDO_PB3 \
531 	GD32_PINMUX_AF('B', 3, AF0)
532 
533 /* JTMS */
534 #define JTMS_PA13 \
535 	GD32_PINMUX_AF('A', 13, AF0)
536 
537 /* NJTRST */
538 #define NJTRST_PB4 \
539 	GD32_PINMUX_AF('B', 4, AF0)
540 
541 /* RTC_REFIN */
542 #define RTC_REFIN_PB15 \
543 	GD32_PINMUX_AF('B', 15, AF0)
544 
545 /* SDIO_CK */
546 #define SDIO_CK_PB2 \
547 	GD32_PINMUX_AF('B', 2, AF12)
548 #define SDIO_CK_PC12 \
549 	GD32_PINMUX_AF('C', 12, AF12)
550 
551 /* SDIO_CMD */
552 #define SDIO_CMD_PA6 \
553 	GD32_PINMUX_AF('A', 6, AF12)
554 #define SDIO_CMD_PD2 \
555 	GD32_PINMUX_AF('D', 2, AF12)
556 
557 /* SDIO_D0 */
558 #define SDIO_D0_PB4 \
559 	GD32_PINMUX_AF('B', 4, AF12)
560 #define SDIO_D0_PC8 \
561 	GD32_PINMUX_AF('C', 8, AF12)
562 
563 /* SDIO_D1 */
564 #define SDIO_D1_PA8 \
565 	GD32_PINMUX_AF('A', 8, AF12)
566 #define SDIO_D1_PB0 \
567 	GD32_PINMUX_AF('B', 0, AF12)
568 #define SDIO_D1_PC9 \
569 	GD32_PINMUX_AF('C', 9, AF12)
570 
571 /* SDIO_D2 */
572 #define SDIO_D2_PA9 \
573 	GD32_PINMUX_AF('A', 9, AF12)
574 #define SDIO_D2_PB1 \
575 	GD32_PINMUX_AF('B', 1, AF12)
576 #define SDIO_D2_PC10 \
577 	GD32_PINMUX_AF('C', 10, AF12)
578 
579 /* SDIO_D3 */
580 #define SDIO_D3_PC11 \
581 	GD32_PINMUX_AF('C', 11, AF12)
582 
583 /* SDIO_D4 */
584 #define SDIO_D4_PB8 \
585 	GD32_PINMUX_AF('B', 8, AF12)
586 
587 /* SDIO_D5 */
588 #define SDIO_D5_PB9 \
589 	GD32_PINMUX_AF('B', 9, AF12)
590 
591 /* SDIO_D6 */
592 #define SDIO_D6_PC6 \
593 	GD32_PINMUX_AF('C', 6, AF12)
594 
595 /* SDIO_D7 */
596 #define SDIO_D7_PB10 \
597 	GD32_PINMUX_AF('B', 10, AF12)
598 #define SDIO_D7_PC7 \
599 	GD32_PINMUX_AF('C', 7, AF12)
600 
601 /* SPI0_MISO */
602 #define SPI0_MISO_PA6 \
603 	GD32_PINMUX_AF('A', 6, AF5)
604 #define SPI0_MISO_PB4 \
605 	GD32_PINMUX_AF('B', 4, AF5)
606 
607 /* SPI0_MOSI */
608 #define SPI0_MOSI_PA7 \
609 	GD32_PINMUX_AF('A', 7, AF5)
610 #define SPI0_MOSI_PB5 \
611 	GD32_PINMUX_AF('B', 5, AF5)
612 
613 /* SPI0_NSS */
614 #define SPI0_NSS_PA4 \
615 	GD32_PINMUX_AF('A', 4, AF5)
616 #define SPI0_NSS_PA15 \
617 	GD32_PINMUX_AF('A', 15, AF5)
618 
619 /* SPI0_SCK */
620 #define SPI0_SCK_PA5 \
621 	GD32_PINMUX_AF('A', 5, AF5)
622 #define SPI0_SCK_PB3 \
623 	GD32_PINMUX_AF('B', 3, AF5)
624 
625 /* SPI1_MISO */
626 #define SPI1_MISO_PB14 \
627 	GD32_PINMUX_AF('B', 14, AF5)
628 #define SPI1_MISO_PC2 \
629 	GD32_PINMUX_AF('C', 2, AF5)
630 
631 /* SPI1_MOSI */
632 #define SPI1_MOSI_PB15 \
633 	GD32_PINMUX_AF('B', 15, AF5)
634 #define SPI1_MOSI_PC1 \
635 	GD32_PINMUX_AF('C', 1, AF7)
636 #define SPI1_MOSI_PC3 \
637 	GD32_PINMUX_AF('C', 3, AF5)
638 
639 /* SPI1_NSS */
640 #define SPI1_NSS_PB9 \
641 	GD32_PINMUX_AF('B', 9, AF5)
642 #define SPI1_NSS_PB12 \
643 	GD32_PINMUX_AF('B', 12, AF5)
644 
645 /* SPI1_SCK */
646 #define SPI1_SCK_PA9 \
647 	GD32_PINMUX_AF('A', 9, AF5)
648 #define SPI1_SCK_PB10 \
649 	GD32_PINMUX_AF('B', 10, AF5)
650 #define SPI1_SCK_PB13 \
651 	GD32_PINMUX_AF('B', 13, AF5)
652 #define SPI1_SCK_PC7 \
653 	GD32_PINMUX_AF('C', 7, AF5)
654 
655 /* SPI2_MISO */
656 #define SPI2_MISO_PB4 \
657 	GD32_PINMUX_AF('B', 4, AF6)
658 #define SPI2_MISO_PC11 \
659 	GD32_PINMUX_AF('C', 11, AF6)
660 
661 /* SPI2_MOSI */
662 #define SPI2_MOSI_PB0 \
663 	GD32_PINMUX_AF('B', 0, AF7)
664 #define SPI2_MOSI_PB2 \
665 	GD32_PINMUX_AF('B', 2, AF7)
666 #define SPI2_MOSI_PB5 \
667 	GD32_PINMUX_AF('B', 5, AF6)
668 #define SPI2_MOSI_PC1 \
669 	GD32_PINMUX_AF('C', 1, AF5)
670 #define SPI2_MOSI_PC12 \
671 	GD32_PINMUX_AF('C', 12, AF6)
672 
673 /* SPI2_NSS */
674 #define SPI2_NSS_PA4 \
675 	GD32_PINMUX_AF('A', 4, AF6)
676 #define SPI2_NSS_PA15 \
677 	GD32_PINMUX_AF('A', 15, AF6)
678 
679 /* SPI2_SCK */
680 #define SPI2_SCK_PB3 \
681 	GD32_PINMUX_AF('B', 3, AF6)
682 #define SPI2_SCK_PC10 \
683 	GD32_PINMUX_AF('C', 10, AF6)
684 
685 /* SWCLK */
686 #define SWCLK_PA14 \
687 	GD32_PINMUX_AF('A', 14, AF0)
688 
689 /* SWDIO */
690 #define SWDIO_PA13 \
691 	GD32_PINMUX_AF('A', 13, AF0)
692 
693 /* TIMER0_BRKIN */
694 #define TIMER0_BRKIN_PA6 \
695 	GD32_PINMUX_AF('A', 6, AF1)
696 #define TIMER0_BRKIN_PB12 \
697 	GD32_PINMUX_AF('B', 12, AF1)
698 
699 /* TIMER0_CH0 */
700 #define TIMER0_CH0_PA8 \
701 	GD32_PINMUX_AF('A', 8, AF1)
702 
703 /* TIMER0_CH0_ON */
704 #define TIMER0_CH0_ON_PA7 \
705 	GD32_PINMUX_AF('A', 7, AF1)
706 #define TIMER0_CH0_ON_PB13 \
707 	GD32_PINMUX_AF('B', 13, AF1)
708 
709 /* TIMER0_CH1 */
710 #define TIMER0_CH1_PA9 \
711 	GD32_PINMUX_AF('A', 9, AF1)
712 
713 /* TIMER0_CH1_ON */
714 #define TIMER0_CH1_ON_PB0 \
715 	GD32_PINMUX_AF('B', 0, AF1)
716 #define TIMER0_CH1_ON_PB14 \
717 	GD32_PINMUX_AF('B', 14, AF1)
718 
719 /* TIMER0_CH2 */
720 #define TIMER0_CH2_PA10 \
721 	GD32_PINMUX_AF('A', 10, AF1)
722 
723 /* TIMER0_CH2_ON */
724 #define TIMER0_CH2_ON_PB1 \
725 	GD32_PINMUX_AF('B', 1, AF1)
726 #define TIMER0_CH2_ON_PB15 \
727 	GD32_PINMUX_AF('B', 15, AF1)
728 
729 /* TIMER0_CH3 */
730 #define TIMER0_CH3_PA11 \
731 	GD32_PINMUX_AF('A', 11, AF1)
732 
733 /* TIMER0_ETI */
734 #define TIMER0_ETI_PA12 \
735 	GD32_PINMUX_AF('A', 12, AF1)
736 
737 /* TIMER10_CH0 */
738 #define TIMER10_CH0_PB9 \
739 	GD32_PINMUX_AF('B', 9, AF3)
740 
741 /* TIMER11_CH0 */
742 #define TIMER11_CH0_PB14 \
743 	GD32_PINMUX_AF('B', 14, AF9)
744 
745 /* TIMER11_CH1 */
746 #define TIMER11_CH1_PB15 \
747 	GD32_PINMUX_AF('B', 15, AF9)
748 
749 /* TIMER12_CH0 */
750 #define TIMER12_CH0_PA6 \
751 	GD32_PINMUX_AF('A', 6, AF9)
752 
753 /* TIMER13_CH0 */
754 #define TIMER13_CH0_PA7 \
755 	GD32_PINMUX_AF('A', 7, AF9)
756 
757 /* TIMER1_CH0 */
758 #define TIMER1_CH0_PA0 \
759 	GD32_PINMUX_AF('A', 0, AF1)
760 #define TIMER1_CH0_PA5 \
761 	GD32_PINMUX_AF('A', 5, AF1)
762 #define TIMER1_CH0_PA15 \
763 	GD32_PINMUX_AF('A', 15, AF1)
764 #define TIMER1_CH0_PB8 \
765 	GD32_PINMUX_AF('B', 8, AF1)
766 
767 /* TIMER1_CH1 */
768 #define TIMER1_CH1_PA1 \
769 	GD32_PINMUX_AF('A', 1, AF1)
770 #define TIMER1_CH1_PB3 \
771 	GD32_PINMUX_AF('B', 3, AF1)
772 #define TIMER1_CH1_PB9 \
773 	GD32_PINMUX_AF('B', 9, AF1)
774 
775 /* TIMER1_CH2 */
776 #define TIMER1_CH2_PA2 \
777 	GD32_PINMUX_AF('A', 2, AF1)
778 #define TIMER1_CH2_PB10 \
779 	GD32_PINMUX_AF('B', 10, AF1)
780 
781 /* TIMER1_CH3 */
782 #define TIMER1_CH3_PA3 \
783 	GD32_PINMUX_AF('A', 3, AF1)
784 #define TIMER1_CH3_PB2 \
785 	GD32_PINMUX_AF('B', 2, AF1)
786 #define TIMER1_CH3_PB11 \
787 	GD32_PINMUX_AF('B', 11, AF1)
788 
789 /* TIMER1_ETI */
790 #define TIMER1_ETI_PA0 \
791 	GD32_PINMUX_AF('A', 0, AF1)
792 #define TIMER1_ETI_PA5 \
793 	GD32_PINMUX_AF('A', 5, AF1)
794 #define TIMER1_ETI_PA15 \
795 	GD32_PINMUX_AF('A', 15, AF1)
796 #define TIMER1_ETI_PB8 \
797 	GD32_PINMUX_AF('B', 8, AF1)
798 
799 /* TIMER2_CH0 */
800 #define TIMER2_CH0_PA6 \
801 	GD32_PINMUX_AF('A', 6, AF2)
802 #define TIMER2_CH0_PB4 \
803 	GD32_PINMUX_AF('B', 4, AF2)
804 #define TIMER2_CH0_PC6 \
805 	GD32_PINMUX_AF('C', 6, AF2)
806 
807 /* TIMER2_CH1 */
808 #define TIMER2_CH1_PA7 \
809 	GD32_PINMUX_AF('A', 7, AF2)
810 #define TIMER2_CH1_PB5 \
811 	GD32_PINMUX_AF('B', 5, AF2)
812 #define TIMER2_CH1_PC7 \
813 	GD32_PINMUX_AF('C', 7, AF2)
814 
815 /* TIMER2_CH2 */
816 #define TIMER2_CH2_PB0 \
817 	GD32_PINMUX_AF('B', 0, AF2)
818 #define TIMER2_CH2_PC8 \
819 	GD32_PINMUX_AF('C', 8, AF2)
820 
821 /* TIMER2_CH3 */
822 #define TIMER2_CH3_PB1 \
823 	GD32_PINMUX_AF('B', 1, AF2)
824 #define TIMER2_CH3_PC9 \
825 	GD32_PINMUX_AF('C', 9, AF2)
826 
827 /* TIMER2_ETI */
828 #define TIMER2_ETI_PD2 \
829 	GD32_PINMUX_AF('D', 2, AF2)
830 
831 /* TIMER3_CH0 */
832 #define TIMER3_CH0_PB6 \
833 	GD32_PINMUX_AF('B', 6, AF2)
834 
835 /* TIMER3_CH1 */
836 #define TIMER3_CH1_PB7 \
837 	GD32_PINMUX_AF('B', 7, AF2)
838 
839 /* TIMER3_CH2 */
840 #define TIMER3_CH2_PB8 \
841 	GD32_PINMUX_AF('B', 8, AF2)
842 
843 /* TIMER3_CH3 */
844 #define TIMER3_CH3_PB9 \
845 	GD32_PINMUX_AF('B', 9, AF2)
846 
847 /* TIMER4_CH0 */
848 #define TIMER4_CH0_PA0 \
849 	GD32_PINMUX_AF('A', 0, AF2)
850 
851 /* TIMER4_CH1 */
852 #define TIMER4_CH1_PA1 \
853 	GD32_PINMUX_AF('A', 1, AF2)
854 
855 /* TIMER4_CH2 */
856 #define TIMER4_CH2_PA2 \
857 	GD32_PINMUX_AF('A', 2, AF2)
858 
859 /* TIMER4_CH3 */
860 #define TIMER4_CH3_PA3 \
861 	GD32_PINMUX_AF('A', 3, AF2)
862 
863 /* TIMER7_BRKIN */
864 #define TIMER7_BRKIN_PA6 \
865 	GD32_PINMUX_AF('A', 6, AF3)
866 
867 /* TIMER7_CH0 */
868 #define TIMER7_CH0_PC6 \
869 	GD32_PINMUX_AF('C', 6, AF3)
870 
871 /* TIMER7_CH0_ON */
872 #define TIMER7_CH0_ON_PA5 \
873 	GD32_PINMUX_AF('A', 5, AF3)
874 #define TIMER7_CH0_ON_PA7 \
875 	GD32_PINMUX_AF('A', 7, AF3)
876 
877 /* TIMER7_CH1 */
878 #define TIMER7_CH1_PC7 \
879 	GD32_PINMUX_AF('C', 7, AF3)
880 
881 /* TIMER7_CH1_ON */
882 #define TIMER7_CH1_ON_PB0 \
883 	GD32_PINMUX_AF('B', 0, AF3)
884 #define TIMER7_CH1_ON_PB14 \
885 	GD32_PINMUX_AF('B', 14, AF3)
886 
887 /* TIMER7_CH2 */
888 #define TIMER7_CH2_PC8 \
889 	GD32_PINMUX_AF('C', 8, AF3)
890 
891 /* TIMER7_CH2_ON */
892 #define TIMER7_CH2_ON_PB1 \
893 	GD32_PINMUX_AF('B', 1, AF3)
894 #define TIMER7_CH2_ON_PB15 \
895 	GD32_PINMUX_AF('B', 15, AF3)
896 
897 /* TIMER7_CH3 */
898 #define TIMER7_CH3_PC9 \
899 	GD32_PINMUX_AF('C', 9, AF3)
900 
901 /* TIMER7_ETI */
902 #define TIMER7_ETI_PA0 \
903 	GD32_PINMUX_AF('A', 0, AF3)
904 
905 /* TIMER8_CH0 */
906 #define TIMER8_CH0_PA2 \
907 	GD32_PINMUX_AF('A', 2, AF3)
908 
909 /* TIMER8_CH1 */
910 #define TIMER8_CH1_PA3 \
911 	GD32_PINMUX_AF('A', 3, AF3)
912 
913 /* TIMER9_CH0 */
914 #define TIMER9_CH0_PB8 \
915 	GD32_PINMUX_AF('B', 8, AF3)
916 
917 /* TRACED0 */
918 #define TRACED0_PC8 \
919 	GD32_PINMUX_AF('C', 8, AF0)
920 
921 /* TRACESWO */
922 #define TRACESWO_PB3 \
923 	GD32_PINMUX_AF('B', 3, AF0)
924 
925 /* UART3_RX */
926 #define UART3_RX_PA1 \
927 	GD32_PINMUX_AF('A', 1, AF8)
928 #define UART3_RX_PC11 \
929 	GD32_PINMUX_AF('C', 11, AF8)
930 
931 /* UART3_TX */
932 #define UART3_TX_PA0 \
933 	GD32_PINMUX_AF('A', 0, AF8)
934 #define UART3_TX_PC10 \
935 	GD32_PINMUX_AF('C', 10, AF8)
936 
937 /* UART4_RX */
938 #define UART4_RX_PD2 \
939 	GD32_PINMUX_AF('D', 2, AF8)
940 
941 /* UART4_TX */
942 #define UART4_TX_PC12 \
943 	GD32_PINMUX_AF('C', 12, AF8)
944 
945 /* USART0_CK */
946 #define USART0_CK_PA8 \
947 	GD32_PINMUX_AF('A', 8, AF7)
948 
949 /* USART0_CTS */
950 #define USART0_CTS_PA11 \
951 	GD32_PINMUX_AF('A', 11, AF7)
952 
953 /* USART0_RTS */
954 #define USART0_RTS_PA12 \
955 	GD32_PINMUX_AF('A', 12, AF7)
956 
957 /* USART0_RX */
958 #define USART0_RX_PA10 \
959 	GD32_PINMUX_AF('A', 10, AF7)
960 #define USART0_RX_PB3 \
961 	GD32_PINMUX_AF('B', 3, AF7)
962 #define USART0_RX_PB7 \
963 	GD32_PINMUX_AF('B', 7, AF7)
964 
965 /* USART0_TX */
966 #define USART0_TX_PA9 \
967 	GD32_PINMUX_AF('A', 9, AF7)
968 #define USART0_TX_PA15 \
969 	GD32_PINMUX_AF('A', 15, AF7)
970 #define USART0_TX_PB6 \
971 	GD32_PINMUX_AF('B', 6, AF7)
972 
973 /* USART1_CK */
974 #define USART1_CK_PA4 \
975 	GD32_PINMUX_AF('A', 4, AF7)
976 
977 /* USART1_CTS */
978 #define USART1_CTS_PA0 \
979 	GD32_PINMUX_AF('A', 0, AF7)
980 
981 /* USART1_RTS */
982 #define USART1_RTS_PA1 \
983 	GD32_PINMUX_AF('A', 1, AF7)
984 
985 /* USART1_RX */
986 #define USART1_RX_PA3 \
987 	GD32_PINMUX_AF('A', 3, AF7)
988 
989 /* USART1_TX */
990 #define USART1_TX_PA2 \
991 	GD32_PINMUX_AF('A', 2, AF7)
992 
993 /* USART2_CK */
994 #define USART2_CK_PB12 \
995 	GD32_PINMUX_AF('B', 12, AF7)
996 #define USART2_CK_PC12 \
997 	GD32_PINMUX_AF('C', 12, AF7)
998 
999 /* USART2_CTS */
1000 #define USART2_CTS_PB13 \
1001 	GD32_PINMUX_AF('B', 13, AF7)
1002 
1003 /* USART2_RTS */
1004 #define USART2_RTS_PB14 \
1005 	GD32_PINMUX_AF('B', 14, AF7)
1006 
1007 /* USART2_RX */
1008 #define USART2_RX_PB11 \
1009 	GD32_PINMUX_AF('B', 11, AF7)
1010 #define USART2_RX_PC5 \
1011 	GD32_PINMUX_AF('C', 5, AF7)
1012 #define USART2_RX_PC11 \
1013 	GD32_PINMUX_AF('C', 11, AF7)
1014 
1015 /* USART2_TX */
1016 #define USART2_TX_PB10 \
1017 	GD32_PINMUX_AF('B', 10, AF7)
1018 #define USART2_TX_PC10 \
1019 	GD32_PINMUX_AF('C', 10, AF7)
1020 
1021 /* USART5_CK */
1022 #define USART5_CK_PC8 \
1023 	GD32_PINMUX_AF('C', 8, AF8)
1024 
1025 /* USART5_RX */
1026 #define USART5_RX_PA12 \
1027 	GD32_PINMUX_AF('A', 12, AF8)
1028 #define USART5_RX_PC7 \
1029 	GD32_PINMUX_AF('C', 7, AF8)
1030 
1031 /* USART5_TX */
1032 #define USART5_TX_PA11 \
1033 	GD32_PINMUX_AF('A', 11, AF8)
1034 #define USART5_TX_PC6 \
1035 	GD32_PINMUX_AF('C', 6, AF8)
1036 
1037 /* USBFS_DM */
1038 #define USBFS_DM_PA11 \
1039 	GD32_PINMUX_AF('A', 11, AF10)
1040 
1041 /* USBFS_DP */
1042 #define USBFS_DP_PA12 \
1043 	GD32_PINMUX_AF('A', 12, AF10)
1044 
1045 /* USBFS_ID */
1046 #define USBFS_ID_PA10 \
1047 	GD32_PINMUX_AF('A', 10, AF10)
1048 
1049 /* USBFS_SOF */
1050 #define USBFS_SOF_PA8 \
1051 	GD32_PINMUX_AF('A', 8, AF10)
1052 
1053 /* USBHS_DM */
1054 #define USBHS_DM_PB14 \
1055 	GD32_PINMUX_AF('B', 14, AF12)
1056 
1057 /* USBHS_DP */
1058 #define USBHS_DP_PB15 \
1059 	GD32_PINMUX_AF('B', 15, AF12)
1060 
1061 /* USBHS_ID */
1062 #define USBHS_ID_PB12 \
1063 	GD32_PINMUX_AF('B', 12, AF12)
1064 
1065 /* USBHS_SOF */
1066 #define USBHS_SOF_PA4 \
1067 	GD32_PINMUX_AF('A', 4, AF12)
1068 
1069 /* USBHS_ULPI_CK */
1070 #define USBHS_ULPI_CK_PA5 \
1071 	GD32_PINMUX_AF('A', 5, AF10)
1072 
1073 /* USBHS_ULPI_D0 */
1074 #define USBHS_ULPI_D0_PA3 \
1075 	GD32_PINMUX_AF('A', 3, AF10)
1076 
1077 /* USBHS_ULPI_D1 */
1078 #define USBHS_ULPI_D1_PB0 \
1079 	GD32_PINMUX_AF('B', 0, AF10)
1080 
1081 /* USBHS_ULPI_D2 */
1082 #define USBHS_ULPI_D2_PB1 \
1083 	GD32_PINMUX_AF('B', 1, AF10)
1084 
1085 /* USBHS_ULPI_D3 */
1086 #define USBHS_ULPI_D3_PB10 \
1087 	GD32_PINMUX_AF('B', 10, AF10)
1088 
1089 /* USBHS_ULPI_D4 */
1090 #define USBHS_ULPI_D4_PB2 \
1091 	GD32_PINMUX_AF('B', 2, AF10)
1092 #define USBHS_ULPI_D4_PB11 \
1093 	GD32_PINMUX_AF('B', 11, AF10)
1094 
1095 /* USBHS_ULPI_D5 */
1096 #define USBHS_ULPI_D5_PB12 \
1097 	GD32_PINMUX_AF('B', 12, AF10)
1098 
1099 /* USBHS_ULPI_D6 */
1100 #define USBHS_ULPI_D6_PB13 \
1101 	GD32_PINMUX_AF('B', 13, AF10)
1102 
1103 /* USBHS_ULPI_D7 */
1104 #define USBHS_ULPI_D7_PB5 \
1105 	GD32_PINMUX_AF('B', 5, AF10)
1106 
1107 /* USBHS_ULPI_DIR */
1108 #define USBHS_ULPI_DIR_PC2 \
1109 	GD32_PINMUX_AF('C', 2, AF10)
1110 
1111 /* USBHS_ULPI_NXT */
1112 #define USBHS_ULPI_NXT_PC3 \
1113 	GD32_PINMUX_AF('C', 3, AF10)
1114 
1115 /* USBHS_ULPI_STP */
1116 #define USBHS_ULPI_STP_PC0 \
1117 	GD32_PINMUX_AF('C', 0, AF10)
1118