1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC_IN0 */
10 #define ADC_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC_IN1 */
14 #define ADC_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC_IN2 */
18 #define ADC_IN2_PA2 \
19 	GD32_PINMUX_AF('A', 2, ANALOG)
20 
21 /* ADC_IN3 */
22 #define ADC_IN3_PA3 \
23 	GD32_PINMUX_AF('A', 3, ANALOG)
24 
25 /* ADC_IN4 */
26 #define ADC_IN4_PA4 \
27 	GD32_PINMUX_AF('A', 4, ANALOG)
28 
29 /* ADC_IN5 */
30 #define ADC_IN5_PA5 \
31 	GD32_PINMUX_AF('A', 5, ANALOG)
32 
33 /* ADC_IN6 */
34 #define ADC_IN6_PA6 \
35 	GD32_PINMUX_AF('A', 6, ANALOG)
36 
37 /* ADC_IN7 */
38 #define ADC_IN7_PA7 \
39 	GD32_PINMUX_AF('A', 7, ANALOG)
40 
41 /* ADC_IN8 */
42 #define ADC_IN8_PB0 \
43 	GD32_PINMUX_AF('B', 0, ANALOG)
44 
45 /* ADC_IN9 */
46 #define ADC_IN9_PB1 \
47 	GD32_PINMUX_AF('B', 1, ANALOG)
48 
49 /* ANALOG */
50 #define ANALOG_PA0 \
51 	GD32_PINMUX_AF('A', 0, ANALOG)
52 #define ANALOG_PA1 \
53 	GD32_PINMUX_AF('A', 1, ANALOG)
54 #define ANALOG_PA2 \
55 	GD32_PINMUX_AF('A', 2, ANALOG)
56 #define ANALOG_PA3 \
57 	GD32_PINMUX_AF('A', 3, ANALOG)
58 #define ANALOG_PA4 \
59 	GD32_PINMUX_AF('A', 4, ANALOG)
60 #define ANALOG_PA5 \
61 	GD32_PINMUX_AF('A', 5, ANALOG)
62 #define ANALOG_PA6 \
63 	GD32_PINMUX_AF('A', 6, ANALOG)
64 #define ANALOG_PA7 \
65 	GD32_PINMUX_AF('A', 7, ANALOG)
66 #define ANALOG_PA9 \
67 	GD32_PINMUX_AF('A', 9, ANALOG)
68 #define ANALOG_PA10 \
69 	GD32_PINMUX_AF('A', 10, ANALOG)
70 #define ANALOG_PA11 \
71 	GD32_PINMUX_AF('A', 11, ANALOG)
72 #define ANALOG_PA12 \
73 	GD32_PINMUX_AF('A', 12, ANALOG)
74 #define ANALOG_PA13 \
75 	GD32_PINMUX_AF('A', 13, ANALOG)
76 #define ANALOG_PA14 \
77 	GD32_PINMUX_AF('A', 14, ANALOG)
78 #define ANALOG_PA15 \
79 	GD32_PINMUX_AF('A', 15, ANALOG)
80 #define ANALOG_PB0 \
81 	GD32_PINMUX_AF('B', 0, ANALOG)
82 #define ANALOG_PB1 \
83 	GD32_PINMUX_AF('B', 1, ANALOG)
84 #define ANALOG_PB3 \
85 	GD32_PINMUX_AF('B', 3, ANALOG)
86 #define ANALOG_PB4 \
87 	GD32_PINMUX_AF('B', 4, ANALOG)
88 #define ANALOG_PB5 \
89 	GD32_PINMUX_AF('B', 5, ANALOG)
90 #define ANALOG_PB6 \
91 	GD32_PINMUX_AF('B', 6, ANALOG)
92 #define ANALOG_PB7 \
93 	GD32_PINMUX_AF('B', 7, ANALOG)
94 #define ANALOG_PF0 \
95 	GD32_PINMUX_AF('F', 0, ANALOG)
96 
97 /* CEC */
98 #define CEC_PA5 \
99 	GD32_PINMUX_AF('A', 5, AF1)
100 
101 /* CMP0_OUT */
102 #define CMP0_OUT_PA0 \
103 	GD32_PINMUX_AF('A', 0, AF7)
104 #define CMP0_OUT_PA6 \
105 	GD32_PINMUX_AF('A', 6, AF7)
106 #define CMP0_OUT_PA11 \
107 	GD32_PINMUX_AF('A', 11, AF7)
108 
109 /* CMP1_OUT */
110 #define CMP1_OUT_PA2 \
111 	GD32_PINMUX_AF('A', 2, AF7)
112 #define CMP1_OUT_PA7 \
113 	GD32_PINMUX_AF('A', 7, AF7)
114 #define CMP1_OUT_PA12 \
115 	GD32_PINMUX_AF('A', 12, AF7)
116 
117 /* CTC_SYNC */
118 #define CTC_SYNC_PF0 \
119 	GD32_PINMUX_AF('F', 0, AF0)
120 
121 /* DAC0_OUT */
122 #define DAC0_OUT_PA4 \
123 	GD32_PINMUX_AF('A', 4, ANALOG)
124 
125 /* EVENTOUT */
126 #define EVENTOUT_PA1 \
127 	GD32_PINMUX_AF('A', 1, AF0)
128 #define EVENTOUT_PA6 \
129 	GD32_PINMUX_AF('A', 6, AF6)
130 #define EVENTOUT_PA7 \
131 	GD32_PINMUX_AF('A', 7, AF6)
132 #define EVENTOUT_PA11 \
133 	GD32_PINMUX_AF('A', 11, AF0)
134 #define EVENTOUT_PA12 \
135 	GD32_PINMUX_AF('A', 12, AF0)
136 #define EVENTOUT_PA15 \
137 	GD32_PINMUX_AF('A', 15, AF3)
138 #define EVENTOUT_PB0 \
139 	GD32_PINMUX_AF('B', 0, AF0)
140 #define EVENTOUT_PB3 \
141 	GD32_PINMUX_AF('B', 3, AF1)
142 #define EVENTOUT_PB4 \
143 	GD32_PINMUX_AF('B', 4, AF2)
144 
145 /* I2C0_SCL */
146 #define I2C0_SCL_PA9 \
147 	GD32_PINMUX_AF('A', 9, AF4)
148 #define I2C0_SCL_PB6 \
149 	GD32_PINMUX_AF('B', 6, AF1)
150 
151 /* I2C0_SDA */
152 #define I2C0_SDA_PA10 \
153 	GD32_PINMUX_AF('A', 10, AF4)
154 #define I2C0_SDA_PB7 \
155 	GD32_PINMUX_AF('B', 7, AF1)
156 
157 /* I2C0_SMBA */
158 #define I2C0_SMBA_PB5 \
159 	GD32_PINMUX_AF('B', 5, AF3)
160 
161 /* I2S0_CK */
162 #define I2S0_CK_PA5 \
163 	GD32_PINMUX_AF('A', 5, AF0)
164 #define I2S0_CK_PB3 \
165 	GD32_PINMUX_AF('B', 3, AF0)
166 
167 /* I2S0_MCK */
168 #define I2S0_MCK_PA6 \
169 	GD32_PINMUX_AF('A', 6, AF0)
170 #define I2S0_MCK_PB4 \
171 	GD32_PINMUX_AF('B', 4, AF0)
172 
173 /* I2S0_SD */
174 #define I2S0_SD_PA7 \
175 	GD32_PINMUX_AF('A', 7, AF0)
176 #define I2S0_SD_PB5 \
177 	GD32_PINMUX_AF('B', 5, AF0)
178 
179 /* I2S0_WS */
180 #define I2S0_WS_PA4 \
181 	GD32_PINMUX_AF('A', 4, AF0)
182 #define I2S0_WS_PA15 \
183 	GD32_PINMUX_AF('A', 15, AF0)
184 
185 /* IFRP_OUT */
186 #define IFRP_OUT_PA13 \
187 	GD32_PINMUX_AF('A', 13, AF1)
188 
189 /* SPI0_MISO */
190 #define SPI0_MISO_PA6 \
191 	GD32_PINMUX_AF('A', 6, AF0)
192 #define SPI0_MISO_PB4 \
193 	GD32_PINMUX_AF('B', 4, AF0)
194 
195 /* SPI0_MOSI */
196 #define SPI0_MOSI_PA7 \
197 	GD32_PINMUX_AF('A', 7, AF0)
198 #define SPI0_MOSI_PB5 \
199 	GD32_PINMUX_AF('B', 5, AF0)
200 
201 /* SPI0_NSS */
202 #define SPI0_NSS_PA4 \
203 	GD32_PINMUX_AF('A', 4, AF0)
204 #define SPI0_NSS_PA15 \
205 	GD32_PINMUX_AF('A', 15, AF0)
206 
207 /* SPI0_SCK */
208 #define SPI0_SCK_PA5 \
209 	GD32_PINMUX_AF('A', 5, AF0)
210 #define SPI0_SCK_PB3 \
211 	GD32_PINMUX_AF('B', 3, AF0)
212 
213 /* SWCLK */
214 #define SWCLK_PA14 \
215 	GD32_PINMUX_AF('A', 14, AF0)
216 
217 /* SWDIO */
218 #define SWDIO_PA13 \
219 	GD32_PINMUX_AF('A', 13, AF0)
220 
221 /* TIMER0_BKIN */
222 #define TIMER0_BKIN_PA6 \
223 	GD32_PINMUX_AF('A', 6, AF2)
224 
225 /* TIMER0_CH0_ON */
226 #define TIMER0_CH0_ON_PA7 \
227 	GD32_PINMUX_AF('A', 7, AF2)
228 
229 /* TIMER0_CH1 */
230 #define TIMER0_CH1_PA9 \
231 	GD32_PINMUX_AF('A', 9, AF2)
232 
233 /* TIMER0_CH1_ON */
234 #define TIMER0_CH1_ON_PB0 \
235 	GD32_PINMUX_AF('B', 0, AF2)
236 
237 /* TIMER0_CH2 */
238 #define TIMER0_CH2_PA10 \
239 	GD32_PINMUX_AF('A', 10, AF2)
240 
241 /* TIMER0_CH2_ON */
242 #define TIMER0_CH2_ON_PB1 \
243 	GD32_PINMUX_AF('B', 1, AF2)
244 
245 /* TIMER0_CH3 */
246 #define TIMER0_CH3_PA11 \
247 	GD32_PINMUX_AF('A', 11, AF2)
248 
249 /* TIMER0_ETI */
250 #define TIMER0_ETI_PA12 \
251 	GD32_PINMUX_AF('A', 12, AF2)
252 
253 /* TIMER13_CH0 */
254 #define TIMER13_CH0_PA4 \
255 	GD32_PINMUX_AF('A', 4, AF4)
256 #define TIMER13_CH0_PA7 \
257 	GD32_PINMUX_AF('A', 7, AF4)
258 #define TIMER13_CH0_PB1 \
259 	GD32_PINMUX_AF('B', 1, AF0)
260 
261 /* TIMER14_BKIN */
262 #define TIMER14_BKIN_PA9 \
263 	GD32_PINMUX_AF('A', 9, AF0)
264 
265 /* TIMER14_CH0 */
266 #define TIMER14_CH0_PA2 \
267 	GD32_PINMUX_AF('A', 2, AF0)
268 
269 /* TIMER14_CH1 */
270 #define TIMER14_CH1_PA3 \
271 	GD32_PINMUX_AF('A', 3, AF0)
272 
273 /* TIMER15_BKIN */
274 #define TIMER15_BKIN_PB5 \
275 	GD32_PINMUX_AF('B', 5, AF2)
276 
277 /* TIMER15_CH0 */
278 #define TIMER15_CH0_PA6 \
279 	GD32_PINMUX_AF('A', 6, AF5)
280 
281 /* TIMER15_CH0_ON */
282 #define TIMER15_CH0_ON_PB6 \
283 	GD32_PINMUX_AF('B', 6, AF2)
284 
285 /* TIMER16_BKIN */
286 #define TIMER16_BKIN_PA10 \
287 	GD32_PINMUX_AF('A', 10, AF0)
288 
289 /* TIMER16_CH0 */
290 #define TIMER16_CH0_PA7 \
291 	GD32_PINMUX_AF('A', 7, AF5)
292 
293 /* TIMER16_CH0_ON */
294 #define TIMER16_CH0_ON_PB7 \
295 	GD32_PINMUX_AF('B', 7, AF2)
296 
297 /* TIMER1_CH0 */
298 #define TIMER1_CH0_PA0 \
299 	GD32_PINMUX_AF('A', 0, AF2)
300 #define TIMER1_CH0_PA5 \
301 	GD32_PINMUX_AF('A', 5, AF2)
302 #define TIMER1_CH0_PA15 \
303 	GD32_PINMUX_AF('A', 15, AF2)
304 
305 /* TIMER1_CH1 */
306 #define TIMER1_CH1_PA1 \
307 	GD32_PINMUX_AF('A', 1, AF2)
308 #define TIMER1_CH1_PB3 \
309 	GD32_PINMUX_AF('B', 3, AF2)
310 
311 /* TIMER1_CH2 */
312 #define TIMER1_CH2_PA2 \
313 	GD32_PINMUX_AF('A', 2, AF2)
314 
315 /* TIMER1_CH3 */
316 #define TIMER1_CH3_PA3 \
317 	GD32_PINMUX_AF('A', 3, AF2)
318 
319 /* TIMER1_ETI */
320 #define TIMER1_ETI_PA0 \
321 	GD32_PINMUX_AF('A', 0, AF2)
322 #define TIMER1_ETI_PA5 \
323 	GD32_PINMUX_AF('A', 5, AF2)
324 #define TIMER1_ETI_PA15 \
325 	GD32_PINMUX_AF('A', 15, AF2)
326 
327 /* TIMER2_CH0 */
328 #define TIMER2_CH0_PA6 \
329 	GD32_PINMUX_AF('A', 6, AF1)
330 #define TIMER2_CH0_PB4 \
331 	GD32_PINMUX_AF('B', 4, AF1)
332 
333 /* TIMER2_CH1 */
334 #define TIMER2_CH1_PA7 \
335 	GD32_PINMUX_AF('A', 7, AF1)
336 #define TIMER2_CH1_PB5 \
337 	GD32_PINMUX_AF('B', 5, AF1)
338 
339 /* TIMER2_CH2 */
340 #define TIMER2_CH2_PB0 \
341 	GD32_PINMUX_AF('B', 0, AF1)
342 
343 /* TIMER2_CH3 */
344 #define TIMER2_CH3_PB1 \
345 	GD32_PINMUX_AF('B', 1, AF1)
346 
347 /* TSI_G0_IO0 */
348 #define TSI_G0_IO0_PA0 \
349 	GD32_PINMUX_AF('A', 0, AF3)
350 
351 /* TSI_G0_IO1 */
352 #define TSI_G0_IO1_PA1 \
353 	GD32_PINMUX_AF('A', 1, AF3)
354 
355 /* TSI_G0_IO2 */
356 #define TSI_G0_IO2_PA2 \
357 	GD32_PINMUX_AF('A', 2, AF3)
358 
359 /* TSI_G0_IO3 */
360 #define TSI_G0_IO3_PA3 \
361 	GD32_PINMUX_AF('A', 3, AF3)
362 
363 /* TSI_G1_IO0 */
364 #define TSI_G1_IO0_PA4 \
365 	GD32_PINMUX_AF('A', 4, AF3)
366 
367 /* TSI_G1_IO1 */
368 #define TSI_G1_IO1_PA5 \
369 	GD32_PINMUX_AF('A', 5, AF3)
370 
371 /* TSI_G1_IO2 */
372 #define TSI_G1_IO2_PA6 \
373 	GD32_PINMUX_AF('A', 6, AF3)
374 
375 /* TSI_G1_IO3 */
376 #define TSI_G1_IO3_PA7 \
377 	GD32_PINMUX_AF('A', 7, AF3)
378 
379 /* TSI_G2_IO1 */
380 #define TSI_G2_IO1_PB0 \
381 	GD32_PINMUX_AF('B', 0, AF3)
382 
383 /* TSI_G2_IO2 */
384 #define TSI_G2_IO2_PB1 \
385 	GD32_PINMUX_AF('B', 1, AF3)
386 
387 /* TSI_G3_IO0 */
388 #define TSI_G3_IO0_PA9 \
389 	GD32_PINMUX_AF('A', 9, AF3)
390 
391 /* TSI_G3_IO1 */
392 #define TSI_G3_IO1_PA10 \
393 	GD32_PINMUX_AF('A', 10, AF3)
394 
395 /* TSI_G3_IO2 */
396 #define TSI_G3_IO2_PA11 \
397 	GD32_PINMUX_AF('A', 11, AF3)
398 
399 /* TSI_G3_IO3 */
400 #define TSI_G3_IO3_PA12 \
401 	GD32_PINMUX_AF('A', 12, AF3)
402 
403 /* TSI_G4_IO0 */
404 #define TSI_G4_IO0_PB3 \
405 	GD32_PINMUX_AF('B', 3, AF3)
406 
407 /* TSI_G4_IO1 */
408 #define TSI_G4_IO1_PB4 \
409 	GD32_PINMUX_AF('B', 4, AF3)
410 
411 /* TSI_G4_IO2 */
412 #define TSI_G4_IO2_PB6 \
413 	GD32_PINMUX_AF('B', 6, AF3)
414 
415 /* TSI_G4_IO3 */
416 #define TSI_G4_IO3_PB7 \
417 	GD32_PINMUX_AF('B', 7, AF3)
418 
419 /* USART0_CK */
420 #define USART0_CK_PA4 \
421 	GD32_PINMUX_AF('A', 4, AF1)
422 
423 /* USART0_CTS */
424 #define USART0_CTS_PA0 \
425 	GD32_PINMUX_AF('A', 0, AF1)
426 #define USART0_CTS_PA11 \
427 	GD32_PINMUX_AF('A', 11, AF1)
428 
429 /* USART0_RTS */
430 #define USART0_RTS_PA1 \
431 	GD32_PINMUX_AF('A', 1, AF1)
432 #define USART0_RTS_PA12 \
433 	GD32_PINMUX_AF('A', 12, AF1)
434 
435 /* USART0_RX */
436 #define USART0_RX_PA3 \
437 	GD32_PINMUX_AF('A', 3, AF1)
438 #define USART0_RX_PA10 \
439 	GD32_PINMUX_AF('A', 10, AF1)
440 #define USART0_RX_PA15 \
441 	GD32_PINMUX_AF('A', 15, AF1)
442 #define USART0_RX_PB7 \
443 	GD32_PINMUX_AF('B', 7, AF0)
444 
445 /* USART0_TX */
446 #define USART0_TX_PA2 \
447 	GD32_PINMUX_AF('A', 2, AF1)
448 #define USART0_TX_PA9 \
449 	GD32_PINMUX_AF('A', 9, AF1)
450 #define USART0_TX_PA14 \
451 	GD32_PINMUX_AF('A', 14, AF1)
452 #define USART0_TX_PB6 \
453 	GD32_PINMUX_AF('B', 6, AF0)
454 
455 /* USBFS_ID */
456 #define USBFS_ID_PA10 \
457 	GD32_PINMUX_AF('A', 10, AF5)
458 
459 /* USBFS_VBUS */
460 #define USBFS_VBUS_PA9 \
461 	GD32_PINMUX_AF('A', 9, AF5)
462