1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC_IN0 */
10 #define ADC_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC_IN1 */
14 #define ADC_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC_IN2 */
18 #define ADC_IN2_PA2 \
19 	GD32_PINMUX_AF('A', 2, ANALOG)
20 
21 /* ADC_IN3 */
22 #define ADC_IN3_PA3 \
23 	GD32_PINMUX_AF('A', 3, ANALOG)
24 
25 /* ADC_IN4 */
26 #define ADC_IN4_PA4 \
27 	GD32_PINMUX_AF('A', 4, ANALOG)
28 
29 /* ADC_IN5 */
30 #define ADC_IN5_PA5 \
31 	GD32_PINMUX_AF('A', 5, ANALOG)
32 
33 /* ADC_IN6 */
34 #define ADC_IN6_PA6 \
35 	GD32_PINMUX_AF('A', 6, ANALOG)
36 
37 /* ADC_IN7 */
38 #define ADC_IN7_PA7 \
39 	GD32_PINMUX_AF('A', 7, ANALOG)
40 
41 /* ADC_IN8 */
42 #define ADC_IN8_PB0 \
43 	GD32_PINMUX_AF('B', 0, ANALOG)
44 
45 /* ADC_IN9 */
46 #define ADC_IN9_PB1 \
47 	GD32_PINMUX_AF('B', 1, ANALOG)
48 
49 /* ANALOG */
50 #define ANALOG_PA0 \
51 	GD32_PINMUX_AF('A', 0, ANALOG)
52 #define ANALOG_PA1 \
53 	GD32_PINMUX_AF('A', 1, ANALOG)
54 #define ANALOG_PA2 \
55 	GD32_PINMUX_AF('A', 2, ANALOG)
56 #define ANALOG_PA3 \
57 	GD32_PINMUX_AF('A', 3, ANALOG)
58 #define ANALOG_PA4 \
59 	GD32_PINMUX_AF('A', 4, ANALOG)
60 #define ANALOG_PA5 \
61 	GD32_PINMUX_AF('A', 5, ANALOG)
62 #define ANALOG_PA6 \
63 	GD32_PINMUX_AF('A', 6, ANALOG)
64 #define ANALOG_PA7 \
65 	GD32_PINMUX_AF('A', 7, ANALOG)
66 #define ANALOG_PA8 \
67 	GD32_PINMUX_AF('A', 8, ANALOG)
68 #define ANALOG_PA9 \
69 	GD32_PINMUX_AF('A', 9, ANALOG)
70 #define ANALOG_PA10 \
71 	GD32_PINMUX_AF('A', 10, ANALOG)
72 #define ANALOG_PA11 \
73 	GD32_PINMUX_AF('A', 11, ANALOG)
74 #define ANALOG_PA12 \
75 	GD32_PINMUX_AF('A', 12, ANALOG)
76 #define ANALOG_PA13 \
77 	GD32_PINMUX_AF('A', 13, ANALOG)
78 #define ANALOG_PA14 \
79 	GD32_PINMUX_AF('A', 14, ANALOG)
80 #define ANALOG_PA15 \
81 	GD32_PINMUX_AF('A', 15, ANALOG)
82 #define ANALOG_PB0 \
83 	GD32_PINMUX_AF('B', 0, ANALOG)
84 #define ANALOG_PB1 \
85 	GD32_PINMUX_AF('B', 1, ANALOG)
86 #define ANALOG_PB2 \
87 	GD32_PINMUX_AF('B', 2, ANALOG)
88 #define ANALOG_PB3 \
89 	GD32_PINMUX_AF('B', 3, ANALOG)
90 #define ANALOG_PB4 \
91 	GD32_PINMUX_AF('B', 4, ANALOG)
92 #define ANALOG_PB5 \
93 	GD32_PINMUX_AF('B', 5, ANALOG)
94 #define ANALOG_PB6 \
95 	GD32_PINMUX_AF('B', 6, ANALOG)
96 #define ANALOG_PB7 \
97 	GD32_PINMUX_AF('B', 7, ANALOG)
98 #define ANALOG_PB8 \
99 	GD32_PINMUX_AF('B', 8, ANALOG)
100 #define ANALOG_PB9 \
101 	GD32_PINMUX_AF('B', 9, ANALOG)
102 #define ANALOG_PB10 \
103 	GD32_PINMUX_AF('B', 10, ANALOG)
104 #define ANALOG_PB11 \
105 	GD32_PINMUX_AF('B', 11, ANALOG)
106 #define ANALOG_PB12 \
107 	GD32_PINMUX_AF('B', 12, ANALOG)
108 #define ANALOG_PB13 \
109 	GD32_PINMUX_AF('B', 13, ANALOG)
110 #define ANALOG_PB14 \
111 	GD32_PINMUX_AF('B', 14, ANALOG)
112 #define ANALOG_PB15 \
113 	GD32_PINMUX_AF('B', 15, ANALOG)
114 #define ANALOG_PF0 \
115 	GD32_PINMUX_AF('F', 0, ANALOG)
116 #define ANALOG_PF6 \
117 	GD32_PINMUX_AF('F', 6, ANALOG)
118 #define ANALOG_PF7 \
119 	GD32_PINMUX_AF('F', 7, ANALOG)
120 
121 /* CEC */
122 #define CEC_PA5 \
123 	GD32_PINMUX_AF('A', 5, AF1)
124 #define CEC_PB8 \
125 	GD32_PINMUX_AF('B', 8, AF0)
126 #define CEC_PB10 \
127 	GD32_PINMUX_AF('B', 10, AF0)
128 
129 /* CK_OUT */
130 #define CK_OUT_PA8 \
131 	GD32_PINMUX_AF('A', 8, AF0)
132 
133 /* CMP0_OUT */
134 #define CMP0_OUT_PA0 \
135 	GD32_PINMUX_AF('A', 0, AF7)
136 #define CMP0_OUT_PA6 \
137 	GD32_PINMUX_AF('A', 6, AF7)
138 #define CMP0_OUT_PA11 \
139 	GD32_PINMUX_AF('A', 11, AF7)
140 
141 /* CMP1_OUT */
142 #define CMP1_OUT_PA2 \
143 	GD32_PINMUX_AF('A', 2, AF7)
144 #define CMP1_OUT_PA7 \
145 	GD32_PINMUX_AF('A', 7, AF7)
146 #define CMP1_OUT_PA12 \
147 	GD32_PINMUX_AF('A', 12, AF7)
148 
149 /* CTC_SYNC */
150 #define CTC_SYNC_PA8 \
151 	GD32_PINMUX_AF('A', 8, AF6)
152 #define CTC_SYNC_PF0 \
153 	GD32_PINMUX_AF('F', 0, AF0)
154 
155 /* DAC0_OUT */
156 #define DAC0_OUT_PA4 \
157 	GD32_PINMUX_AF('A', 4, ANALOG)
158 
159 /* EVENTOUT */
160 #define EVENTOUT_PA1 \
161 	GD32_PINMUX_AF('A', 1, AF0)
162 #define EVENTOUT_PA6 \
163 	GD32_PINMUX_AF('A', 6, AF6)
164 #define EVENTOUT_PA7 \
165 	GD32_PINMUX_AF('A', 7, AF6)
166 #define EVENTOUT_PA8 \
167 	GD32_PINMUX_AF('A', 8, AF3)
168 #define EVENTOUT_PA11 \
169 	GD32_PINMUX_AF('A', 11, AF0)
170 #define EVENTOUT_PA12 \
171 	GD32_PINMUX_AF('A', 12, AF0)
172 #define EVENTOUT_PA15 \
173 	GD32_PINMUX_AF('A', 15, AF3)
174 #define EVENTOUT_PB0 \
175 	GD32_PINMUX_AF('B', 0, AF0)
176 #define EVENTOUT_PB3 \
177 	GD32_PINMUX_AF('B', 3, AF1)
178 #define EVENTOUT_PB4 \
179 	GD32_PINMUX_AF('B', 4, AF2)
180 #define EVENTOUT_PB9 \
181 	GD32_PINMUX_AF('B', 9, AF3)
182 #define EVENTOUT_PB11 \
183 	GD32_PINMUX_AF('B', 11, AF0)
184 #define EVENTOUT_PB12 \
185 	GD32_PINMUX_AF('B', 12, AF1)
186 
187 /* I2C0_SCL */
188 #define I2C0_SCL_PA9 \
189 	GD32_PINMUX_AF('A', 9, AF4)
190 #define I2C0_SCL_PB6 \
191 	GD32_PINMUX_AF('B', 6, AF1)
192 #define I2C0_SCL_PB8 \
193 	GD32_PINMUX_AF('B', 8, AF1)
194 #define I2C0_SCL_PB10 \
195 	GD32_PINMUX_AF('B', 10, AF1)
196 #define I2C0_SCL_PF6 \
197 	GD32_PINMUX_AF('F', 6, AF0)
198 
199 /* I2C0_SDA */
200 #define I2C0_SDA_PA10 \
201 	GD32_PINMUX_AF('A', 10, AF4)
202 #define I2C0_SDA_PB7 \
203 	GD32_PINMUX_AF('B', 7, AF1)
204 #define I2C0_SDA_PB9 \
205 	GD32_PINMUX_AF('B', 9, AF1)
206 #define I2C0_SDA_PB11 \
207 	GD32_PINMUX_AF('B', 11, AF1)
208 #define I2C0_SDA_PF7 \
209 	GD32_PINMUX_AF('F', 7, AF0)
210 
211 /* I2C0_SMBA */
212 #define I2C0_SMBA_PB5 \
213 	GD32_PINMUX_AF('B', 5, AF3)
214 
215 /* I2C1_SCL */
216 #define I2C1_SCL_PA0 \
217 	GD32_PINMUX_AF('A', 0, AF4)
218 #define I2C1_SCL_PB10 \
219 	GD32_PINMUX_AF('B', 10, AF1)
220 #define I2C1_SCL_PF6 \
221 	GD32_PINMUX_AF('F', 6, AF0)
222 
223 /* I2C1_SDA */
224 #define I2C1_SDA_PA1 \
225 	GD32_PINMUX_AF('A', 1, AF4)
226 #define I2C1_SDA_PB11 \
227 	GD32_PINMUX_AF('B', 11, AF1)
228 #define I2C1_SDA_PF7 \
229 	GD32_PINMUX_AF('F', 7, AF0)
230 
231 /* I2C1_SMBA */
232 #define I2C1_SMBA_PB12 \
233 	GD32_PINMUX_AF('B', 12, AF4)
234 
235 /* I2S0_CK */
236 #define I2S0_CK_PA5 \
237 	GD32_PINMUX_AF('A', 5, AF0)
238 #define I2S0_CK_PB3 \
239 	GD32_PINMUX_AF('B', 3, AF0)
240 
241 /* I2S0_MCK */
242 #define I2S0_MCK_PA6 \
243 	GD32_PINMUX_AF('A', 6, AF0)
244 #define I2S0_MCK_PB4 \
245 	GD32_PINMUX_AF('B', 4, AF0)
246 #define I2S0_MCK_PB9 \
247 	GD32_PINMUX_AF('B', 9, AF5)
248 
249 /* I2S0_SD */
250 #define I2S0_SD_PA7 \
251 	GD32_PINMUX_AF('A', 7, AF0)
252 #define I2S0_SD_PB5 \
253 	GD32_PINMUX_AF('B', 5, AF0)
254 
255 /* I2S0_WS */
256 #define I2S0_WS_PA4 \
257 	GD32_PINMUX_AF('A', 4, AF0)
258 #define I2S0_WS_PA15 \
259 	GD32_PINMUX_AF('A', 15, AF0)
260 
261 /* IFRP_OUT */
262 #define IFRP_OUT_PA13 \
263 	GD32_PINMUX_AF('A', 13, AF1)
264 #define IFRP_OUT_PB9 \
265 	GD32_PINMUX_AF('B', 9, AF0)
266 
267 /* SPI0_MISO */
268 #define SPI0_MISO_PA6 \
269 	GD32_PINMUX_AF('A', 6, AF0)
270 #define SPI0_MISO_PB4 \
271 	GD32_PINMUX_AF('B', 4, AF0)
272 #define SPI0_MISO_PB14 \
273 	GD32_PINMUX_AF('B', 14, AF0)
274 
275 /* SPI0_MOSI */
276 #define SPI0_MOSI_PA7 \
277 	GD32_PINMUX_AF('A', 7, AF0)
278 #define SPI0_MOSI_PB5 \
279 	GD32_PINMUX_AF('B', 5, AF0)
280 #define SPI0_MOSI_PB15 \
281 	GD32_PINMUX_AF('B', 15, AF0)
282 
283 /* SPI0_NSS */
284 #define SPI0_NSS_PA4 \
285 	GD32_PINMUX_AF('A', 4, AF0)
286 #define SPI0_NSS_PA15 \
287 	GD32_PINMUX_AF('A', 15, AF0)
288 #define SPI0_NSS_PB12 \
289 	GD32_PINMUX_AF('B', 12, AF0)
290 
291 /* SPI0_SCK */
292 #define SPI0_SCK_PA5 \
293 	GD32_PINMUX_AF('A', 5, AF0)
294 #define SPI0_SCK_PB3 \
295 	GD32_PINMUX_AF('B', 3, AF0)
296 #define SPI0_SCK_PB13 \
297 	GD32_PINMUX_AF('B', 13, AF0)
298 
299 /* SPI1_IO2 */
300 #define SPI1_IO2_PA11 \
301 	GD32_PINMUX_AF('A', 11, AF6)
302 
303 /* SPI1_IO3 */
304 #define SPI1_IO3_PA12 \
305 	GD32_PINMUX_AF('A', 12, AF6)
306 
307 /* SPI1_MISO */
308 #define SPI1_MISO_PA13 \
309 	GD32_PINMUX_AF('A', 13, AF6)
310 #define SPI1_MISO_PB14 \
311 	GD32_PINMUX_AF('B', 14, AF0)
312 
313 /* SPI1_MOSI */
314 #define SPI1_MOSI_PA14 \
315 	GD32_PINMUX_AF('A', 14, AF6)
316 #define SPI1_MOSI_PB15 \
317 	GD32_PINMUX_AF('B', 15, AF0)
318 
319 /* SPI1_NSS */
320 #define SPI1_NSS_PA4 \
321 	GD32_PINMUX_AF('A', 4, AF6)
322 #define SPI1_NSS_PA15 \
323 	GD32_PINMUX_AF('A', 15, AF6)
324 #define SPI1_NSS_PB12 \
325 	GD32_PINMUX_AF('B', 12, AF0)
326 
327 /* SPI1_O2 */
328 #define SPI1_O2_PB10 \
329 	GD32_PINMUX_AF('B', 10, AF6)
330 
331 /* SPI1_O3 */
332 #define SPI1_O3_PB11 \
333 	GD32_PINMUX_AF('B', 11, AF6)
334 
335 /* SPI1_SCK */
336 #define SPI1_SCK_PB1 \
337 	GD32_PINMUX_AF('B', 1, AF6)
338 #define SPI1_SCK_PB13 \
339 	GD32_PINMUX_AF('B', 13, AF0)
340 
341 /* SWCLK */
342 #define SWCLK_PA14 \
343 	GD32_PINMUX_AF('A', 14, AF0)
344 
345 /* SWDIO */
346 #define SWDIO_PA13 \
347 	GD32_PINMUX_AF('A', 13, AF0)
348 
349 /* TIMER0_BKIN */
350 #define TIMER0_BKIN_PA6 \
351 	GD32_PINMUX_AF('A', 6, AF2)
352 #define TIMER0_BKIN_PB12 \
353 	GD32_PINMUX_AF('B', 12, AF2)
354 
355 /* TIMER0_CH0 */
356 #define TIMER0_CH0_PA8 \
357 	GD32_PINMUX_AF('A', 8, AF2)
358 
359 /* TIMER0_CH0_ON */
360 #define TIMER0_CH0_ON_PA7 \
361 	GD32_PINMUX_AF('A', 7, AF2)
362 #define TIMER0_CH0_ON_PB13 \
363 	GD32_PINMUX_AF('B', 13, AF2)
364 
365 /* TIMER0_CH1 */
366 #define TIMER0_CH1_PA9 \
367 	GD32_PINMUX_AF('A', 9, AF2)
368 
369 /* TIMER0_CH1_ON */
370 #define TIMER0_CH1_ON_PB0 \
371 	GD32_PINMUX_AF('B', 0, AF2)
372 #define TIMER0_CH1_ON_PB14 \
373 	GD32_PINMUX_AF('B', 14, AF2)
374 
375 /* TIMER0_CH2 */
376 #define TIMER0_CH2_PA10 \
377 	GD32_PINMUX_AF('A', 10, AF2)
378 
379 /* TIMER0_CH2_ON */
380 #define TIMER0_CH2_ON_PB1 \
381 	GD32_PINMUX_AF('B', 1, AF2)
382 #define TIMER0_CH2_ON_PB15 \
383 	GD32_PINMUX_AF('B', 15, AF2)
384 
385 /* TIMER0_CH3 */
386 #define TIMER0_CH3_PA11 \
387 	GD32_PINMUX_AF('A', 11, AF2)
388 
389 /* TIMER0_ETI */
390 #define TIMER0_ETI_PA12 \
391 	GD32_PINMUX_AF('A', 12, AF2)
392 
393 /* TIMER13_CH0 */
394 #define TIMER13_CH0_PA4 \
395 	GD32_PINMUX_AF('A', 4, AF4)
396 #define TIMER13_CH0_PA7 \
397 	GD32_PINMUX_AF('A', 7, AF4)
398 #define TIMER13_CH0_PB1 \
399 	GD32_PINMUX_AF('B', 1, AF0)
400 
401 /* TIMER14_BKIN */
402 #define TIMER14_BKIN_PA9 \
403 	GD32_PINMUX_AF('A', 9, AF0)
404 
405 /* TIMER14_CH0 */
406 #define TIMER14_CH0_PA2 \
407 	GD32_PINMUX_AF('A', 2, AF0)
408 #define TIMER14_CH0_PB14 \
409 	GD32_PINMUX_AF('B', 14, AF1)
410 
411 /* TIMER14_CH0_ON */
412 #define TIMER14_CH0_ON_PB15 \
413 	GD32_PINMUX_AF('B', 15, AF3)
414 
415 /* TIMER14_CH1 */
416 #define TIMER14_CH1_PA3 \
417 	GD32_PINMUX_AF('A', 3, AF0)
418 #define TIMER14_CH1_PB15 \
419 	GD32_PINMUX_AF('B', 15, AF1)
420 
421 /* TIMER15_BKIN */
422 #define TIMER15_BKIN_PB5 \
423 	GD32_PINMUX_AF('B', 5, AF2)
424 
425 /* TIMER15_CH0 */
426 #define TIMER15_CH0_PA6 \
427 	GD32_PINMUX_AF('A', 6, AF5)
428 #define TIMER15_CH0_PB8 \
429 	GD32_PINMUX_AF('B', 8, AF2)
430 
431 /* TIMER15_CH0_ON */
432 #define TIMER15_CH0_ON_PB6 \
433 	GD32_PINMUX_AF('B', 6, AF2)
434 
435 /* TIMER16_BKIN */
436 #define TIMER16_BKIN_PA10 \
437 	GD32_PINMUX_AF('A', 10, AF0)
438 
439 /* TIMER16_CH0 */
440 #define TIMER16_CH0_PA7 \
441 	GD32_PINMUX_AF('A', 7, AF5)
442 #define TIMER16_CH0_PB9 \
443 	GD32_PINMUX_AF('B', 9, AF2)
444 
445 /* TIMER16_CH0_ON */
446 #define TIMER16_CH0_ON_PB7 \
447 	GD32_PINMUX_AF('B', 7, AF2)
448 
449 /* TIMER1_CH0 */
450 #define TIMER1_CH0_PA0 \
451 	GD32_PINMUX_AF('A', 0, AF2)
452 #define TIMER1_CH0_PA5 \
453 	GD32_PINMUX_AF('A', 5, AF2)
454 #define TIMER1_CH0_PA15 \
455 	GD32_PINMUX_AF('A', 15, AF2)
456 
457 /* TIMER1_CH1 */
458 #define TIMER1_CH1_PA1 \
459 	GD32_PINMUX_AF('A', 1, AF2)
460 #define TIMER1_CH1_PB3 \
461 	GD32_PINMUX_AF('B', 3, AF2)
462 
463 /* TIMER1_CH2 */
464 #define TIMER1_CH2_PA2 \
465 	GD32_PINMUX_AF('A', 2, AF2)
466 #define TIMER1_CH2_PB10 \
467 	GD32_PINMUX_AF('B', 10, AF2)
468 
469 /* TIMER1_CH3 */
470 #define TIMER1_CH3_PA3 \
471 	GD32_PINMUX_AF('A', 3, AF2)
472 #define TIMER1_CH3_PB11 \
473 	GD32_PINMUX_AF('B', 11, AF2)
474 
475 /* TIMER1_ETI */
476 #define TIMER1_ETI_PA0 \
477 	GD32_PINMUX_AF('A', 0, AF2)
478 #define TIMER1_ETI_PA5 \
479 	GD32_PINMUX_AF('A', 5, AF2)
480 #define TIMER1_ETI_PA15 \
481 	GD32_PINMUX_AF('A', 15, AF2)
482 
483 /* TIMER2_CH0 */
484 #define TIMER2_CH0_PA6 \
485 	GD32_PINMUX_AF('A', 6, AF1)
486 #define TIMER2_CH0_PB4 \
487 	GD32_PINMUX_AF('B', 4, AF1)
488 
489 /* TIMER2_CH1 */
490 #define TIMER2_CH1_PA7 \
491 	GD32_PINMUX_AF('A', 7, AF1)
492 #define TIMER2_CH1_PB5 \
493 	GD32_PINMUX_AF('B', 5, AF1)
494 
495 /* TIMER2_CH2 */
496 #define TIMER2_CH2_PB0 \
497 	GD32_PINMUX_AF('B', 0, AF1)
498 
499 /* TIMER2_CH3 */
500 #define TIMER2_CH3_PB1 \
501 	GD32_PINMUX_AF('B', 1, AF1)
502 
503 /* TSITG */
504 #define TSITG_PB8 \
505 	GD32_PINMUX_AF('B', 8, AF3)
506 #define TSITG_PB10 \
507 	GD32_PINMUX_AF('B', 10, AF3)
508 
509 /* TSI_G0_IO0 */
510 #define TSI_G0_IO0_PA0 \
511 	GD32_PINMUX_AF('A', 0, AF3)
512 
513 /* TSI_G0_IO1 */
514 #define TSI_G0_IO1_PA1 \
515 	GD32_PINMUX_AF('A', 1, AF3)
516 
517 /* TSI_G0_IO2 */
518 #define TSI_G0_IO2_PA2 \
519 	GD32_PINMUX_AF('A', 2, AF3)
520 
521 /* TSI_G0_IO3 */
522 #define TSI_G0_IO3_PA3 \
523 	GD32_PINMUX_AF('A', 3, AF3)
524 
525 /* TSI_G1_IO0 */
526 #define TSI_G1_IO0_PA4 \
527 	GD32_PINMUX_AF('A', 4, AF3)
528 
529 /* TSI_G1_IO1 */
530 #define TSI_G1_IO1_PA5 \
531 	GD32_PINMUX_AF('A', 5, AF3)
532 
533 /* TSI_G1_IO2 */
534 #define TSI_G1_IO2_PA6 \
535 	GD32_PINMUX_AF('A', 6, AF3)
536 
537 /* TSI_G1_IO3 */
538 #define TSI_G1_IO3_PA7 \
539 	GD32_PINMUX_AF('A', 7, AF3)
540 
541 /* TSI_G2_IO1 */
542 #define TSI_G2_IO1_PB0 \
543 	GD32_PINMUX_AF('B', 0, AF3)
544 
545 /* TSI_G2_IO2 */
546 #define TSI_G2_IO2_PB1 \
547 	GD32_PINMUX_AF('B', 1, AF3)
548 
549 /* TSI_G2_IO3 */
550 #define TSI_G2_IO3_PB2 \
551 	GD32_PINMUX_AF('B', 2, AF3)
552 
553 /* TSI_G3_IO0 */
554 #define TSI_G3_IO0_PA9 \
555 	GD32_PINMUX_AF('A', 9, AF3)
556 
557 /* TSI_G3_IO1 */
558 #define TSI_G3_IO1_PA10 \
559 	GD32_PINMUX_AF('A', 10, AF3)
560 
561 /* TSI_G3_IO2 */
562 #define TSI_G3_IO2_PA11 \
563 	GD32_PINMUX_AF('A', 11, AF3)
564 
565 /* TSI_G3_IO3 */
566 #define TSI_G3_IO3_PA12 \
567 	GD32_PINMUX_AF('A', 12, AF3)
568 
569 /* TSI_G4_IO0 */
570 #define TSI_G4_IO0_PB3 \
571 	GD32_PINMUX_AF('B', 3, AF3)
572 
573 /* TSI_G4_IO1 */
574 #define TSI_G4_IO1_PB4 \
575 	GD32_PINMUX_AF('B', 4, AF3)
576 
577 /* TSI_G4_IO2 */
578 #define TSI_G4_IO2_PB6 \
579 	GD32_PINMUX_AF('B', 6, AF3)
580 
581 /* TSI_G4_IO3 */
582 #define TSI_G4_IO3_PB7 \
583 	GD32_PINMUX_AF('B', 7, AF3)
584 
585 /* TSI_G5_IO0 */
586 #define TSI_G5_IO0_PB11 \
587 	GD32_PINMUX_AF('B', 11, AF3)
588 
589 /* TSI_G5_IO1 */
590 #define TSI_G5_IO1_PB12 \
591 	GD32_PINMUX_AF('B', 12, AF3)
592 
593 /* TSI_G5_IO2 */
594 #define TSI_G5_IO2_PB13 \
595 	GD32_PINMUX_AF('B', 13, AF3)
596 
597 /* TSI_G5_IO3 */
598 #define TSI_G5_IO3_PB14 \
599 	GD32_PINMUX_AF('B', 14, AF3)
600 
601 /* USART0_CK */
602 #define USART0_CK_PA4 \
603 	GD32_PINMUX_AF('A', 4, AF1)
604 #define USART0_CK_PA8 \
605 	GD32_PINMUX_AF('A', 8, AF1)
606 
607 /* USART0_CTS */
608 #define USART0_CTS_PA0 \
609 	GD32_PINMUX_AF('A', 0, AF1)
610 #define USART0_CTS_PA11 \
611 	GD32_PINMUX_AF('A', 11, AF1)
612 
613 /* USART0_RTS */
614 #define USART0_RTS_PA1 \
615 	GD32_PINMUX_AF('A', 1, AF1)
616 #define USART0_RTS_PA12 \
617 	GD32_PINMUX_AF('A', 12, AF1)
618 
619 /* USART0_RX */
620 #define USART0_RX_PA3 \
621 	GD32_PINMUX_AF('A', 3, AF1)
622 #define USART0_RX_PA10 \
623 	GD32_PINMUX_AF('A', 10, AF1)
624 #define USART0_RX_PA15 \
625 	GD32_PINMUX_AF('A', 15, AF1)
626 #define USART0_RX_PB7 \
627 	GD32_PINMUX_AF('B', 7, AF0)
628 
629 /* USART0_TX */
630 #define USART0_TX_PA2 \
631 	GD32_PINMUX_AF('A', 2, AF1)
632 #define USART0_TX_PA9 \
633 	GD32_PINMUX_AF('A', 9, AF1)
634 #define USART0_TX_PA14 \
635 	GD32_PINMUX_AF('A', 14, AF1)
636 #define USART0_TX_PB6 \
637 	GD32_PINMUX_AF('B', 6, AF0)
638 
639 /* USART1_CK */
640 #define USART1_CK_PA4 \
641 	GD32_PINMUX_AF('A', 4, AF1)
642 
643 /* USART1_CTS */
644 #define USART1_CTS_PA0 \
645 	GD32_PINMUX_AF('A', 0, AF1)
646 
647 /* USART1_RTS */
648 #define USART1_RTS_PA1 \
649 	GD32_PINMUX_AF('A', 1, AF1)
650 
651 /* USART1_RX */
652 #define USART1_RX_PA3 \
653 	GD32_PINMUX_AF('A', 3, AF1)
654 #define USART1_RX_PA15 \
655 	GD32_PINMUX_AF('A', 15, AF1)
656 #define USART1_RX_PB0 \
657 	GD32_PINMUX_AF('B', 0, AF4)
658 
659 /* USART1_TX */
660 #define USART1_TX_PA2 \
661 	GD32_PINMUX_AF('A', 2, AF1)
662 #define USART1_TX_PA8 \
663 	GD32_PINMUX_AF('A', 8, AF4)
664 #define USART1_TX_PA14 \
665 	GD32_PINMUX_AF('A', 14, AF1)
666 
667 /* USBFS_ID */
668 #define USBFS_ID_PA10 \
669 	GD32_PINMUX_AF('A', 10, AF5)
670 
671 /* USBFS_SOF */
672 #define USBFS_SOF_PA8 \
673 	GD32_PINMUX_AF('A', 8, AF5)
674 
675 /* USBFS_VBUS */
676 #define USBFS_VBUS_PA9 \
677 	GD32_PINMUX_AF('A', 9, AF5)
678