1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC012_IN0 */
10 #define ADC012_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC012_IN1 */
14 #define ADC012_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC012_IN10 */
18 #define ADC012_IN10_PC0 \
19 	GD32_PINMUX_AF('C', 0, ANALOG)
20 
21 /* ADC012_IN11 */
22 #define ADC012_IN11_PC1 \
23 	GD32_PINMUX_AF('C', 1, ANALOG)
24 
25 /* ADC012_IN12 */
26 #define ADC012_IN12_PC2 \
27 	GD32_PINMUX_AF('C', 2, ANALOG)
28 
29 /* ADC012_IN13 */
30 #define ADC012_IN13_PC3 \
31 	GD32_PINMUX_AF('C', 3, ANALOG)
32 
33 /* ADC012_IN2 */
34 #define ADC012_IN2_PA2 \
35 	GD32_PINMUX_AF('A', 2, ANALOG)
36 
37 /* ADC012_IN3 */
38 #define ADC012_IN3_PA3 \
39 	GD32_PINMUX_AF('A', 3, ANALOG)
40 
41 /* ADC01_IN14 */
42 #define ADC01_IN14_PC4 \
43 	GD32_PINMUX_AF('C', 4, ANALOG)
44 
45 /* ADC01_IN15 */
46 #define ADC01_IN15_PC5 \
47 	GD32_PINMUX_AF('C', 5, ANALOG)
48 
49 /* ADC01_IN4 */
50 #define ADC01_IN4_PA4 \
51 	GD32_PINMUX_AF('A', 4, ANALOG)
52 
53 /* ADC01_IN5 */
54 #define ADC01_IN5_PA5 \
55 	GD32_PINMUX_AF('A', 5, ANALOG)
56 
57 /* ADC01_IN6 */
58 #define ADC01_IN6_PA6 \
59 	GD32_PINMUX_AF('A', 6, ANALOG)
60 
61 /* ADC01_IN7 */
62 #define ADC01_IN7_PA7 \
63 	GD32_PINMUX_AF('A', 7, ANALOG)
64 
65 /* ADC01_IN8 */
66 #define ADC01_IN8_PB0 \
67 	GD32_PINMUX_AF('B', 0, ANALOG)
68 
69 /* ADC01_IN9 */
70 #define ADC01_IN9_PB1 \
71 	GD32_PINMUX_AF('B', 1, ANALOG)
72 
73 /* ADC2_IN14 */
74 #define ADC2_IN14_PF4 \
75 	GD32_PINMUX_AF('F', 4, ANALOG)
76 
77 /* ADC2_IN15 */
78 #define ADC2_IN15_PF5 \
79 	GD32_PINMUX_AF('F', 5, ANALOG)
80 
81 /* ADC2_IN4 */
82 #define ADC2_IN4_PF6 \
83 	GD32_PINMUX_AF('F', 6, ANALOG)
84 
85 /* ADC2_IN5 */
86 #define ADC2_IN5_PF7 \
87 	GD32_PINMUX_AF('F', 7, ANALOG)
88 
89 /* ADC2_IN6 */
90 #define ADC2_IN6_PF8 \
91 	GD32_PINMUX_AF('F', 8, ANALOG)
92 
93 /* ADC2_IN7 */
94 #define ADC2_IN7_PF9 \
95 	GD32_PINMUX_AF('F', 9, ANALOG)
96 
97 /* ADC2_IN8 */
98 #define ADC2_IN8_PF10 \
99 	GD32_PINMUX_AF('F', 10, ANALOG)
100 
101 /* ADC2_IN9 */
102 #define ADC2_IN9_PF3 \
103 	GD32_PINMUX_AF('F', 3, ANALOG)
104 
105 /* ANALOG */
106 #define ANALOG_PA0 \
107 	GD32_PINMUX_AF('A', 0, ANALOG)
108 #define ANALOG_PA1 \
109 	GD32_PINMUX_AF('A', 1, ANALOG)
110 #define ANALOG_PA2 \
111 	GD32_PINMUX_AF('A', 2, ANALOG)
112 #define ANALOG_PA3 \
113 	GD32_PINMUX_AF('A', 3, ANALOG)
114 #define ANALOG_PA4 \
115 	GD32_PINMUX_AF('A', 4, ANALOG)
116 #define ANALOG_PA5 \
117 	GD32_PINMUX_AF('A', 5, ANALOG)
118 #define ANALOG_PA6 \
119 	GD32_PINMUX_AF('A', 6, ANALOG)
120 #define ANALOG_PA7 \
121 	GD32_PINMUX_AF('A', 7, ANALOG)
122 #define ANALOG_PA8 \
123 	GD32_PINMUX_AF('A', 8, ANALOG)
124 #define ANALOG_PA9 \
125 	GD32_PINMUX_AF('A', 9, ANALOG)
126 #define ANALOG_PA10 \
127 	GD32_PINMUX_AF('A', 10, ANALOG)
128 #define ANALOG_PA11 \
129 	GD32_PINMUX_AF('A', 11, ANALOG)
130 #define ANALOG_PA12 \
131 	GD32_PINMUX_AF('A', 12, ANALOG)
132 #define ANALOG_PA13 \
133 	GD32_PINMUX_AF('A', 13, ANALOG)
134 #define ANALOG_PA14 \
135 	GD32_PINMUX_AF('A', 14, ANALOG)
136 #define ANALOG_PA15 \
137 	GD32_PINMUX_AF('A', 15, ANALOG)
138 #define ANALOG_PB0 \
139 	GD32_PINMUX_AF('B', 0, ANALOG)
140 #define ANALOG_PB1 \
141 	GD32_PINMUX_AF('B', 1, ANALOG)
142 #define ANALOG_PB2 \
143 	GD32_PINMUX_AF('B', 2, ANALOG)
144 #define ANALOG_PB3 \
145 	GD32_PINMUX_AF('B', 3, ANALOG)
146 #define ANALOG_PB4 \
147 	GD32_PINMUX_AF('B', 4, ANALOG)
148 #define ANALOG_PB5 \
149 	GD32_PINMUX_AF('B', 5, ANALOG)
150 #define ANALOG_PB6 \
151 	GD32_PINMUX_AF('B', 6, ANALOG)
152 #define ANALOG_PB7 \
153 	GD32_PINMUX_AF('B', 7, ANALOG)
154 #define ANALOG_PB8 \
155 	GD32_PINMUX_AF('B', 8, ANALOG)
156 #define ANALOG_PB9 \
157 	GD32_PINMUX_AF('B', 9, ANALOG)
158 #define ANALOG_PB10 \
159 	GD32_PINMUX_AF('B', 10, ANALOG)
160 #define ANALOG_PB11 \
161 	GD32_PINMUX_AF('B', 11, ANALOG)
162 #define ANALOG_PB12 \
163 	GD32_PINMUX_AF('B', 12, ANALOG)
164 #define ANALOG_PB13 \
165 	GD32_PINMUX_AF('B', 13, ANALOG)
166 #define ANALOG_PB14 \
167 	GD32_PINMUX_AF('B', 14, ANALOG)
168 #define ANALOG_PB15 \
169 	GD32_PINMUX_AF('B', 15, ANALOG)
170 #define ANALOG_PC0 \
171 	GD32_PINMUX_AF('C', 0, ANALOG)
172 #define ANALOG_PC1 \
173 	GD32_PINMUX_AF('C', 1, ANALOG)
174 #define ANALOG_PC2 \
175 	GD32_PINMUX_AF('C', 2, ANALOG)
176 #define ANALOG_PC3 \
177 	GD32_PINMUX_AF('C', 3, ANALOG)
178 #define ANALOG_PC4 \
179 	GD32_PINMUX_AF('C', 4, ANALOG)
180 #define ANALOG_PC5 \
181 	GD32_PINMUX_AF('C', 5, ANALOG)
182 #define ANALOG_PC6 \
183 	GD32_PINMUX_AF('C', 6, ANALOG)
184 #define ANALOG_PC7 \
185 	GD32_PINMUX_AF('C', 7, ANALOG)
186 #define ANALOG_PC8 \
187 	GD32_PINMUX_AF('C', 8, ANALOG)
188 #define ANALOG_PC9 \
189 	GD32_PINMUX_AF('C', 9, ANALOG)
190 #define ANALOG_PC10 \
191 	GD32_PINMUX_AF('C', 10, ANALOG)
192 #define ANALOG_PC11 \
193 	GD32_PINMUX_AF('C', 11, ANALOG)
194 #define ANALOG_PC12 \
195 	GD32_PINMUX_AF('C', 12, ANALOG)
196 #define ANALOG_PC13 \
197 	GD32_PINMUX_AF('C', 13, ANALOG)
198 #define ANALOG_PC14 \
199 	GD32_PINMUX_AF('C', 14, ANALOG)
200 #define ANALOG_PC15 \
201 	GD32_PINMUX_AF('C', 15, ANALOG)
202 #define ANALOG_PD0 \
203 	GD32_PINMUX_AF('D', 0, ANALOG)
204 #define ANALOG_PD1 \
205 	GD32_PINMUX_AF('D', 1, ANALOG)
206 #define ANALOG_PD2 \
207 	GD32_PINMUX_AF('D', 2, ANALOG)
208 #define ANALOG_PD3 \
209 	GD32_PINMUX_AF('D', 3, ANALOG)
210 #define ANALOG_PD4 \
211 	GD32_PINMUX_AF('D', 4, ANALOG)
212 #define ANALOG_PD5 \
213 	GD32_PINMUX_AF('D', 5, ANALOG)
214 #define ANALOG_PD6 \
215 	GD32_PINMUX_AF('D', 6, ANALOG)
216 #define ANALOG_PD7 \
217 	GD32_PINMUX_AF('D', 7, ANALOG)
218 #define ANALOG_PD8 \
219 	GD32_PINMUX_AF('D', 8, ANALOG)
220 #define ANALOG_PD9 \
221 	GD32_PINMUX_AF('D', 9, ANALOG)
222 #define ANALOG_PD10 \
223 	GD32_PINMUX_AF('D', 10, ANALOG)
224 #define ANALOG_PD11 \
225 	GD32_PINMUX_AF('D', 11, ANALOG)
226 #define ANALOG_PD12 \
227 	GD32_PINMUX_AF('D', 12, ANALOG)
228 #define ANALOG_PD13 \
229 	GD32_PINMUX_AF('D', 13, ANALOG)
230 #define ANALOG_PD14 \
231 	GD32_PINMUX_AF('D', 14, ANALOG)
232 #define ANALOG_PD15 \
233 	GD32_PINMUX_AF('D', 15, ANALOG)
234 #define ANALOG_PE0 \
235 	GD32_PINMUX_AF('E', 0, ANALOG)
236 #define ANALOG_PE1 \
237 	GD32_PINMUX_AF('E', 1, ANALOG)
238 #define ANALOG_PE2 \
239 	GD32_PINMUX_AF('E', 2, ANALOG)
240 #define ANALOG_PE3 \
241 	GD32_PINMUX_AF('E', 3, ANALOG)
242 #define ANALOG_PE4 \
243 	GD32_PINMUX_AF('E', 4, ANALOG)
244 #define ANALOG_PE5 \
245 	GD32_PINMUX_AF('E', 5, ANALOG)
246 #define ANALOG_PE6 \
247 	GD32_PINMUX_AF('E', 6, ANALOG)
248 #define ANALOG_PE7 \
249 	GD32_PINMUX_AF('E', 7, ANALOG)
250 #define ANALOG_PE8 \
251 	GD32_PINMUX_AF('E', 8, ANALOG)
252 #define ANALOG_PE9 \
253 	GD32_PINMUX_AF('E', 9, ANALOG)
254 #define ANALOG_PE10 \
255 	GD32_PINMUX_AF('E', 10, ANALOG)
256 #define ANALOG_PE11 \
257 	GD32_PINMUX_AF('E', 11, ANALOG)
258 #define ANALOG_PE12 \
259 	GD32_PINMUX_AF('E', 12, ANALOG)
260 #define ANALOG_PE13 \
261 	GD32_PINMUX_AF('E', 13, ANALOG)
262 #define ANALOG_PE14 \
263 	GD32_PINMUX_AF('E', 14, ANALOG)
264 #define ANALOG_PE15 \
265 	GD32_PINMUX_AF('E', 15, ANALOG)
266 #define ANALOG_PF0 \
267 	GD32_PINMUX_AF('F', 0, ANALOG)
268 #define ANALOG_PF1 \
269 	GD32_PINMUX_AF('F', 1, ANALOG)
270 #define ANALOG_PF2 \
271 	GD32_PINMUX_AF('F', 2, ANALOG)
272 #define ANALOG_PF3 \
273 	GD32_PINMUX_AF('F', 3, ANALOG)
274 #define ANALOG_PF4 \
275 	GD32_PINMUX_AF('F', 4, ANALOG)
276 #define ANALOG_PF5 \
277 	GD32_PINMUX_AF('F', 5, ANALOG)
278 #define ANALOG_PF6 \
279 	GD32_PINMUX_AF('F', 6, ANALOG)
280 #define ANALOG_PF7 \
281 	GD32_PINMUX_AF('F', 7, ANALOG)
282 #define ANALOG_PF8 \
283 	GD32_PINMUX_AF('F', 8, ANALOG)
284 #define ANALOG_PF9 \
285 	GD32_PINMUX_AF('F', 9, ANALOG)
286 #define ANALOG_PF10 \
287 	GD32_PINMUX_AF('F', 10, ANALOG)
288 #define ANALOG_PF11 \
289 	GD32_PINMUX_AF('F', 11, ANALOG)
290 #define ANALOG_PF12 \
291 	GD32_PINMUX_AF('F', 12, ANALOG)
292 #define ANALOG_PF13 \
293 	GD32_PINMUX_AF('F', 13, ANALOG)
294 #define ANALOG_PF14 \
295 	GD32_PINMUX_AF('F', 14, ANALOG)
296 #define ANALOG_PF15 \
297 	GD32_PINMUX_AF('F', 15, ANALOG)
298 #define ANALOG_PG0 \
299 	GD32_PINMUX_AF('G', 0, ANALOG)
300 #define ANALOG_PG1 \
301 	GD32_PINMUX_AF('G', 1, ANALOG)
302 #define ANALOG_PG2 \
303 	GD32_PINMUX_AF('G', 2, ANALOG)
304 #define ANALOG_PG3 \
305 	GD32_PINMUX_AF('G', 3, ANALOG)
306 #define ANALOG_PG4 \
307 	GD32_PINMUX_AF('G', 4, ANALOG)
308 #define ANALOG_PG5 \
309 	GD32_PINMUX_AF('G', 5, ANALOG)
310 #define ANALOG_PG6 \
311 	GD32_PINMUX_AF('G', 6, ANALOG)
312 #define ANALOG_PG7 \
313 	GD32_PINMUX_AF('G', 7, ANALOG)
314 #define ANALOG_PG8 \
315 	GD32_PINMUX_AF('G', 8, ANALOG)
316 #define ANALOG_PG9 \
317 	GD32_PINMUX_AF('G', 9, ANALOG)
318 #define ANALOG_PG10 \
319 	GD32_PINMUX_AF('G', 10, ANALOG)
320 #define ANALOG_PG11 \
321 	GD32_PINMUX_AF('G', 11, ANALOG)
322 #define ANALOG_PG12 \
323 	GD32_PINMUX_AF('G', 12, ANALOG)
324 #define ANALOG_PG13 \
325 	GD32_PINMUX_AF('G', 13, ANALOG)
326 #define ANALOG_PG14 \
327 	GD32_PINMUX_AF('G', 14, ANALOG)
328 #define ANALOG_PG15 \
329 	GD32_PINMUX_AF('G', 15, ANALOG)
330 #define ANALOG_PH0 \
331 	GD32_PINMUX_AF('H', 0, ANALOG)
332 #define ANALOG_PH1 \
333 	GD32_PINMUX_AF('H', 1, ANALOG)
334 
335 /* CAN0_RX */
336 #define CAN0_RX_PA11 \
337 	GD32_PINMUX_AF('A', 11, AF9)
338 #define CAN0_RX_PB8 \
339 	GD32_PINMUX_AF('B', 8, AF9)
340 #define CAN0_RX_PD0 \
341 	GD32_PINMUX_AF('D', 0, AF9)
342 
343 /* CAN0_TX */
344 #define CAN0_TX_PA12 \
345 	GD32_PINMUX_AF('A', 12, AF9)
346 #define CAN0_TX_PB9 \
347 	GD32_PINMUX_AF('B', 9, AF9)
348 #define CAN0_TX_PD1 \
349 	GD32_PINMUX_AF('D', 1, AF9)
350 
351 /* CAN1_RX */
352 #define CAN1_RX_PB5 \
353 	GD32_PINMUX_AF('B', 5, AF9)
354 #define CAN1_RX_PB12 \
355 	GD32_PINMUX_AF('B', 12, AF9)
356 
357 /* CAN1_TX */
358 #define CAN1_TX_PB6 \
359 	GD32_PINMUX_AF('B', 6, AF9)
360 #define CAN1_TX_PB13 \
361 	GD32_PINMUX_AF('B', 13, AF9)
362 
363 /* CK_OUT0 */
364 #define CK_OUT0_PA8 \
365 	GD32_PINMUX_AF('A', 8, AF0)
366 
367 /* CK_OUT1 */
368 #define CK_OUT1_PC9 \
369 	GD32_PINMUX_AF('C', 9, AF0)
370 
371 /* CTC_SYNC */
372 #define CTC_SYNC_PA8 \
373 	GD32_PINMUX_AF('A', 8, AF9)
374 #define CTC_SYNC_PD15 \
375 	GD32_PINMUX_AF('D', 15, AF0)
376 #define CTC_SYNC_PF0 \
377 	GD32_PINMUX_AF('F', 0, AF0)
378 
379 /* DAC_OUT0 */
380 #define DAC_OUT0_PA4 \
381 	GD32_PINMUX_AF('A', 4, ANALOG)
382 
383 /* DAC_OUT1 */
384 #define DAC_OUT1_PA5 \
385 	GD32_PINMUX_AF('A', 5, ANALOG)
386 
387 /* DCI_D0 */
388 #define DCI_D0_PA9 \
389 	GD32_PINMUX_AF('A', 9, AF13)
390 #define DCI_D0_PC6 \
391 	GD32_PINMUX_AF('C', 6, AF13)
392 
393 /* DCI_D1 */
394 #define DCI_D1_PA10 \
395 	GD32_PINMUX_AF('A', 10, AF13)
396 #define DCI_D1_PC7 \
397 	GD32_PINMUX_AF('C', 7, AF13)
398 
399 /* DCI_D10 */
400 #define DCI_D10_PB5 \
401 	GD32_PINMUX_AF('B', 5, AF13)
402 #define DCI_D10_PD6 \
403 	GD32_PINMUX_AF('D', 6, AF13)
404 
405 /* DCI_D11 */
406 #define DCI_D11_PD2 \
407 	GD32_PINMUX_AF('D', 2, AF13)
408 #define DCI_D11_PF10 \
409 	GD32_PINMUX_AF('F', 10, AF13)
410 
411 /* DCI_D12 */
412 #define DCI_D12_PF11 \
413 	GD32_PINMUX_AF('F', 11, AF13)
414 #define DCI_D12_PG6 \
415 	GD32_PINMUX_AF('G', 6, AF13)
416 
417 /* DCI_D13 */
418 #define DCI_D13_PG7 \
419 	GD32_PINMUX_AF('G', 7, AF13)
420 #define DCI_D13_PG15 \
421 	GD32_PINMUX_AF('G', 15, AF13)
422 
423 /* DCI_D2 */
424 #define DCI_D2_PC8 \
425 	GD32_PINMUX_AF('C', 8, AF13)
426 #define DCI_D2_PE0 \
427 	GD32_PINMUX_AF('E', 0, AF13)
428 #define DCI_D2_PG10 \
429 	GD32_PINMUX_AF('G', 10, AF13)
430 
431 /* DCI_D3 */
432 #define DCI_D3_PC9 \
433 	GD32_PINMUX_AF('C', 9, AF13)
434 #define DCI_D3_PE1 \
435 	GD32_PINMUX_AF('E', 1, AF13)
436 #define DCI_D3_PG11 \
437 	GD32_PINMUX_AF('G', 11, AF13)
438 
439 /* DCI_D4 */
440 #define DCI_D4_PC11 \
441 	GD32_PINMUX_AF('C', 11, AF13)
442 #define DCI_D4_PE4 \
443 	GD32_PINMUX_AF('E', 4, AF13)
444 
445 /* DCI_D5 */
446 #define DCI_D5_PB6 \
447 	GD32_PINMUX_AF('B', 6, AF13)
448 #define DCI_D5_PD3 \
449 	GD32_PINMUX_AF('D', 3, AF13)
450 
451 /* DCI_D6 */
452 #define DCI_D6_PB8 \
453 	GD32_PINMUX_AF('B', 8, AF13)
454 #define DCI_D6_PE5 \
455 	GD32_PINMUX_AF('E', 5, AF13)
456 
457 /* DCI_D7 */
458 #define DCI_D7_PB9 \
459 	GD32_PINMUX_AF('B', 9, AF13)
460 #define DCI_D7_PE6 \
461 	GD32_PINMUX_AF('E', 6, AF13)
462 
463 /* DCI_D8 */
464 #define DCI_D8_PC10 \
465 	GD32_PINMUX_AF('C', 10, AF13)
466 
467 /* DCI_D9 */
468 #define DCI_D9_PC12 \
469 	GD32_PINMUX_AF('C', 12, AF13)
470 
471 /* DCI_HSYNC */
472 #define DCI_HSYNC_PA4 \
473 	GD32_PINMUX_AF('A', 4, AF13)
474 
475 /* DCI_PIXCLK */
476 #define DCI_PIXCLK_PA6 \
477 	GD32_PINMUX_AF('A', 6, AF13)
478 
479 /* DCI_VSYNC */
480 #define DCI_VSYNC_PB7 \
481 	GD32_PINMUX_AF('B', 7, AF13)
482 #define DCI_VSYNC_PG9 \
483 	GD32_PINMUX_AF('G', 9, AF13)
484 
485 /* ETH_MDC */
486 #define ETH_MDC_PC1 \
487 	GD32_PINMUX_AF('C', 1, AF11)
488 
489 /* ETH_MDIO */
490 #define ETH_MDIO_PA2 \
491 	GD32_PINMUX_AF('A', 2, AF11)
492 
493 /* ETH_MII_COL */
494 #define ETH_MII_COL_PA3 \
495 	GD32_PINMUX_AF('A', 3, AF11)
496 
497 /* ETH_MII_CRS */
498 #define ETH_MII_CRS_PA0 \
499 	GD32_PINMUX_AF('A', 0, AF11)
500 
501 /* ETH_MII_RXD0 */
502 #define ETH_MII_RXD0_PC4 \
503 	GD32_PINMUX_AF('C', 4, AF11)
504 
505 /* ETH_MII_RXD1 */
506 #define ETH_MII_RXD1_PC5 \
507 	GD32_PINMUX_AF('C', 5, AF11)
508 
509 /* ETH_MII_RXD2 */
510 #define ETH_MII_RXD2_PB0 \
511 	GD32_PINMUX_AF('B', 0, AF11)
512 
513 /* ETH_MII_RXD3 */
514 #define ETH_MII_RXD3_PB1 \
515 	GD32_PINMUX_AF('B', 1, AF11)
516 
517 /* ETH_MII_RX_CLK */
518 #define ETH_MII_RX_CLK_PA1 \
519 	GD32_PINMUX_AF('A', 1, AF11)
520 
521 /* ETH_MII_RX_DV */
522 #define ETH_MII_RX_DV_PA7 \
523 	GD32_PINMUX_AF('A', 7, AF11)
524 
525 /* ETH_MII_RX_ER */
526 #define ETH_MII_RX_ER_PB10 \
527 	GD32_PINMUX_AF('B', 10, AF11)
528 
529 /* ETH_MII_TXD0 */
530 #define ETH_MII_TXD0_PB12 \
531 	GD32_PINMUX_AF('B', 12, AF11)
532 #define ETH_MII_TXD0_PG13 \
533 	GD32_PINMUX_AF('G', 13, AF11)
534 
535 /* ETH_MII_TXD1 */
536 #define ETH_MII_TXD1_PB13 \
537 	GD32_PINMUX_AF('B', 13, AF11)
538 #define ETH_MII_TXD1_PG14 \
539 	GD32_PINMUX_AF('G', 14, AF11)
540 
541 /* ETH_MII_TXD2 */
542 #define ETH_MII_TXD2_PC2 \
543 	GD32_PINMUX_AF('C', 2, AF11)
544 
545 /* ETH_MII_TXD3 */
546 #define ETH_MII_TXD3_PB8 \
547 	GD32_PINMUX_AF('B', 8, AF11)
548 #define ETH_MII_TXD3_PE2 \
549 	GD32_PINMUX_AF('E', 2, AF11)
550 
551 /* ETH_MII_TX_CLK */
552 #define ETH_MII_TX_CLK_PC3 \
553 	GD32_PINMUX_AF('C', 3, AF11)
554 
555 /* ETH_MII_TX_EN */
556 #define ETH_MII_TX_EN_PB11 \
557 	GD32_PINMUX_AF('B', 11, AF11)
558 #define ETH_MII_TX_EN_PG11 \
559 	GD32_PINMUX_AF('G', 11, AF11)
560 
561 /* ETH_PPS_OUT */
562 #define ETH_PPS_OUT_PB5 \
563 	GD32_PINMUX_AF('B', 5, AF11)
564 #define ETH_PPS_OUT_PG8 \
565 	GD32_PINMUX_AF('G', 8, AF11)
566 
567 /* ETH_RMII_CRS_DV */
568 #define ETH_RMII_CRS_DV_PA7 \
569 	GD32_PINMUX_AF('A', 7, AF11)
570 
571 /* ETH_RMII_REF_CLK */
572 #define ETH_RMII_REF_CLK_PA1 \
573 	GD32_PINMUX_AF('A', 1, AF11)
574 
575 /* ETH_RMII_RXD0 */
576 #define ETH_RMII_RXD0_PC4 \
577 	GD32_PINMUX_AF('C', 4, AF11)
578 
579 /* ETH_RMII_RXD1 */
580 #define ETH_RMII_RXD1_PC5 \
581 	GD32_PINMUX_AF('C', 5, AF11)
582 
583 /* ETH_RMII_TXD0 */
584 #define ETH_RMII_TXD0_PB12 \
585 	GD32_PINMUX_AF('B', 12, AF11)
586 #define ETH_RMII_TXD0_PG13 \
587 	GD32_PINMUX_AF('G', 13, AF11)
588 
589 /* ETH_RMII_TXD1 */
590 #define ETH_RMII_TXD1_PB13 \
591 	GD32_PINMUX_AF('B', 13, AF11)
592 #define ETH_RMII_TXD1_PG14 \
593 	GD32_PINMUX_AF('G', 14, AF11)
594 
595 /* ETH_RMII_TX_EN */
596 #define ETH_RMII_TX_EN_PB11 \
597 	GD32_PINMUX_AF('B', 11, AF11)
598 #define ETH_RMII_TX_EN_PG11 \
599 	GD32_PINMUX_AF('G', 11, AF11)
600 
601 /* EVENTOUT */
602 #define EVENTOUT_PA0 \
603 	GD32_PINMUX_AF('A', 0, AF15)
604 #define EVENTOUT_PA1 \
605 	GD32_PINMUX_AF('A', 1, AF15)
606 #define EVENTOUT_PA2 \
607 	GD32_PINMUX_AF('A', 2, AF15)
608 #define EVENTOUT_PA3 \
609 	GD32_PINMUX_AF('A', 3, AF15)
610 #define EVENTOUT_PA4 \
611 	GD32_PINMUX_AF('A', 4, AF15)
612 #define EVENTOUT_PA5 \
613 	GD32_PINMUX_AF('A', 5, AF15)
614 #define EVENTOUT_PA6 \
615 	GD32_PINMUX_AF('A', 6, AF15)
616 #define EVENTOUT_PA7 \
617 	GD32_PINMUX_AF('A', 7, AF15)
618 #define EVENTOUT_PA8 \
619 	GD32_PINMUX_AF('A', 8, AF15)
620 #define EVENTOUT_PA9 \
621 	GD32_PINMUX_AF('A', 9, AF15)
622 #define EVENTOUT_PA10 \
623 	GD32_PINMUX_AF('A', 10, AF15)
624 #define EVENTOUT_PA11 \
625 	GD32_PINMUX_AF('A', 11, AF15)
626 #define EVENTOUT_PA12 \
627 	GD32_PINMUX_AF('A', 12, AF15)
628 #define EVENTOUT_PA13 \
629 	GD32_PINMUX_AF('A', 13, AF15)
630 #define EVENTOUT_PA14 \
631 	GD32_PINMUX_AF('A', 14, AF15)
632 #define EVENTOUT_PA15 \
633 	GD32_PINMUX_AF('A', 15, AF15)
634 #define EVENTOUT_PB0 \
635 	GD32_PINMUX_AF('B', 0, AF15)
636 #define EVENTOUT_PB1 \
637 	GD32_PINMUX_AF('B', 1, AF15)
638 #define EVENTOUT_PB2 \
639 	GD32_PINMUX_AF('B', 2, AF15)
640 #define EVENTOUT_PB3 \
641 	GD32_PINMUX_AF('B', 3, AF15)
642 #define EVENTOUT_PB4 \
643 	GD32_PINMUX_AF('B', 4, AF15)
644 #define EVENTOUT_PB5 \
645 	GD32_PINMUX_AF('B', 5, AF15)
646 #define EVENTOUT_PB6 \
647 	GD32_PINMUX_AF('B', 6, AF15)
648 #define EVENTOUT_PB7 \
649 	GD32_PINMUX_AF('B', 7, AF15)
650 #define EVENTOUT_PB8 \
651 	GD32_PINMUX_AF('B', 8, AF15)
652 #define EVENTOUT_PB9 \
653 	GD32_PINMUX_AF('B', 9, AF15)
654 #define EVENTOUT_PB10 \
655 	GD32_PINMUX_AF('B', 10, AF15)
656 #define EVENTOUT_PB11 \
657 	GD32_PINMUX_AF('B', 11, AF15)
658 #define EVENTOUT_PB12 \
659 	GD32_PINMUX_AF('B', 12, AF15)
660 #define EVENTOUT_PB13 \
661 	GD32_PINMUX_AF('B', 13, AF15)
662 #define EVENTOUT_PB14 \
663 	GD32_PINMUX_AF('B', 14, AF15)
664 #define EVENTOUT_PB15 \
665 	GD32_PINMUX_AF('B', 15, AF15)
666 #define EVENTOUT_PC0 \
667 	GD32_PINMUX_AF('C', 0, AF15)
668 #define EVENTOUT_PC1 \
669 	GD32_PINMUX_AF('C', 1, AF15)
670 #define EVENTOUT_PC2 \
671 	GD32_PINMUX_AF('C', 2, AF15)
672 #define EVENTOUT_PC3 \
673 	GD32_PINMUX_AF('C', 3, AF15)
674 #define EVENTOUT_PC4 \
675 	GD32_PINMUX_AF('C', 4, AF15)
676 #define EVENTOUT_PC5 \
677 	GD32_PINMUX_AF('C', 5, AF15)
678 #define EVENTOUT_PC6 \
679 	GD32_PINMUX_AF('C', 6, AF15)
680 #define EVENTOUT_PC7 \
681 	GD32_PINMUX_AF('C', 7, AF15)
682 #define EVENTOUT_PC8 \
683 	GD32_PINMUX_AF('C', 8, AF15)
684 #define EVENTOUT_PC9 \
685 	GD32_PINMUX_AF('C', 9, AF15)
686 #define EVENTOUT_PC10 \
687 	GD32_PINMUX_AF('C', 10, AF15)
688 #define EVENTOUT_PC11 \
689 	GD32_PINMUX_AF('C', 11, AF15)
690 #define EVENTOUT_PC12 \
691 	GD32_PINMUX_AF('C', 12, AF15)
692 #define EVENTOUT_PC13 \
693 	GD32_PINMUX_AF('C', 13, AF15)
694 #define EVENTOUT_PC14 \
695 	GD32_PINMUX_AF('C', 14, AF15)
696 #define EVENTOUT_PC15 \
697 	GD32_PINMUX_AF('C', 15, AF15)
698 #define EVENTOUT_PD0 \
699 	GD32_PINMUX_AF('D', 0, AF15)
700 #define EVENTOUT_PD1 \
701 	GD32_PINMUX_AF('D', 1, AF15)
702 #define EVENTOUT_PD2 \
703 	GD32_PINMUX_AF('D', 2, AF15)
704 #define EVENTOUT_PD3 \
705 	GD32_PINMUX_AF('D', 3, AF15)
706 #define EVENTOUT_PD4 \
707 	GD32_PINMUX_AF('D', 4, AF15)
708 #define EVENTOUT_PD5 \
709 	GD32_PINMUX_AF('D', 5, AF15)
710 #define EVENTOUT_PD6 \
711 	GD32_PINMUX_AF('D', 6, AF15)
712 #define EVENTOUT_PD7 \
713 	GD32_PINMUX_AF('D', 7, AF15)
714 #define EVENTOUT_PD8 \
715 	GD32_PINMUX_AF('D', 8, AF15)
716 #define EVENTOUT_PD9 \
717 	GD32_PINMUX_AF('D', 9, AF15)
718 #define EVENTOUT_PD10 \
719 	GD32_PINMUX_AF('D', 10, AF15)
720 #define EVENTOUT_PD11 \
721 	GD32_PINMUX_AF('D', 11, AF15)
722 #define EVENTOUT_PD12 \
723 	GD32_PINMUX_AF('D', 12, AF15)
724 #define EVENTOUT_PD13 \
725 	GD32_PINMUX_AF('D', 13, AF15)
726 #define EVENTOUT_PD14 \
727 	GD32_PINMUX_AF('D', 14, AF15)
728 #define EVENTOUT_PD15 \
729 	GD32_PINMUX_AF('D', 15, AF15)
730 #define EVENTOUT_PE0 \
731 	GD32_PINMUX_AF('E', 0, AF15)
732 #define EVENTOUT_PE1 \
733 	GD32_PINMUX_AF('E', 1, AF15)
734 #define EVENTOUT_PE2 \
735 	GD32_PINMUX_AF('E', 2, AF15)
736 #define EVENTOUT_PE3 \
737 	GD32_PINMUX_AF('E', 3, AF15)
738 #define EVENTOUT_PE4 \
739 	GD32_PINMUX_AF('E', 4, AF15)
740 #define EVENTOUT_PE5 \
741 	GD32_PINMUX_AF('E', 5, AF15)
742 #define EVENTOUT_PE6 \
743 	GD32_PINMUX_AF('E', 6, AF15)
744 #define EVENTOUT_PE7 \
745 	GD32_PINMUX_AF('E', 7, AF15)
746 #define EVENTOUT_PE8 \
747 	GD32_PINMUX_AF('E', 8, AF15)
748 #define EVENTOUT_PE9 \
749 	GD32_PINMUX_AF('E', 9, AF15)
750 #define EVENTOUT_PE10 \
751 	GD32_PINMUX_AF('E', 10, AF15)
752 #define EVENTOUT_PE11 \
753 	GD32_PINMUX_AF('E', 11, AF15)
754 #define EVENTOUT_PE12 \
755 	GD32_PINMUX_AF('E', 12, AF15)
756 #define EVENTOUT_PE13 \
757 	GD32_PINMUX_AF('E', 13, AF15)
758 #define EVENTOUT_PE14 \
759 	GD32_PINMUX_AF('E', 14, AF15)
760 #define EVENTOUT_PE15 \
761 	GD32_PINMUX_AF('E', 15, AF15)
762 #define EVENTOUT_PF0 \
763 	GD32_PINMUX_AF('F', 0, AF15)
764 #define EVENTOUT_PF1 \
765 	GD32_PINMUX_AF('F', 1, AF15)
766 #define EVENTOUT_PF2 \
767 	GD32_PINMUX_AF('F', 2, AF15)
768 #define EVENTOUT_PF3 \
769 	GD32_PINMUX_AF('F', 3, AF15)
770 #define EVENTOUT_PF4 \
771 	GD32_PINMUX_AF('F', 4, AF15)
772 #define EVENTOUT_PF5 \
773 	GD32_PINMUX_AF('F', 5, AF15)
774 #define EVENTOUT_PF6 \
775 	GD32_PINMUX_AF('F', 6, AF15)
776 #define EVENTOUT_PF7 \
777 	GD32_PINMUX_AF('F', 7, AF15)
778 #define EVENTOUT_PF8 \
779 	GD32_PINMUX_AF('F', 8, AF15)
780 #define EVENTOUT_PF9 \
781 	GD32_PINMUX_AF('F', 9, AF15)
782 #define EVENTOUT_PF10 \
783 	GD32_PINMUX_AF('F', 10, AF15)
784 #define EVENTOUT_PF11 \
785 	GD32_PINMUX_AF('F', 11, AF15)
786 #define EVENTOUT_PF12 \
787 	GD32_PINMUX_AF('F', 12, AF15)
788 #define EVENTOUT_PF13 \
789 	GD32_PINMUX_AF('F', 13, AF15)
790 #define EVENTOUT_PF14 \
791 	GD32_PINMUX_AF('F', 14, AF15)
792 #define EVENTOUT_PF15 \
793 	GD32_PINMUX_AF('F', 15, AF15)
794 #define EVENTOUT_PG0 \
795 	GD32_PINMUX_AF('G', 0, AF15)
796 #define EVENTOUT_PG1 \
797 	GD32_PINMUX_AF('G', 1, AF15)
798 #define EVENTOUT_PG2 \
799 	GD32_PINMUX_AF('G', 2, AF15)
800 #define EVENTOUT_PG3 \
801 	GD32_PINMUX_AF('G', 3, AF15)
802 #define EVENTOUT_PG4 \
803 	GD32_PINMUX_AF('G', 4, AF15)
804 #define EVENTOUT_PG5 \
805 	GD32_PINMUX_AF('G', 5, AF15)
806 #define EVENTOUT_PG6 \
807 	GD32_PINMUX_AF('G', 6, AF15)
808 #define EVENTOUT_PG7 \
809 	GD32_PINMUX_AF('G', 7, AF15)
810 #define EVENTOUT_PG8 \
811 	GD32_PINMUX_AF('G', 8, AF15)
812 #define EVENTOUT_PG9 \
813 	GD32_PINMUX_AF('G', 9, AF15)
814 #define EVENTOUT_PG10 \
815 	GD32_PINMUX_AF('G', 10, AF15)
816 #define EVENTOUT_PG11 \
817 	GD32_PINMUX_AF('G', 11, AF15)
818 #define EVENTOUT_PG12 \
819 	GD32_PINMUX_AF('G', 12, AF15)
820 #define EVENTOUT_PG13 \
821 	GD32_PINMUX_AF('G', 13, AF15)
822 #define EVENTOUT_PG14 \
823 	GD32_PINMUX_AF('G', 14, AF15)
824 #define EVENTOUT_PG15 \
825 	GD32_PINMUX_AF('G', 15, AF15)
826 #define EVENTOUT_PH0 \
827 	GD32_PINMUX_AF('H', 0, AF15)
828 #define EVENTOUT_PH1 \
829 	GD32_PINMUX_AF('H', 1, AF15)
830 
831 /* EXMC_A0 */
832 #define EXMC_A0_PF0 \
833 	GD32_PINMUX_AF('F', 0, AF12)
834 
835 /* EXMC_A1 */
836 #define EXMC_A1_PF1 \
837 	GD32_PINMUX_AF('F', 1, AF12)
838 
839 /* EXMC_A10 */
840 #define EXMC_A10_PG0 \
841 	GD32_PINMUX_AF('G', 0, AF12)
842 
843 /* EXMC_A11 */
844 #define EXMC_A11_PG1 \
845 	GD32_PINMUX_AF('G', 1, AF12)
846 
847 /* EXMC_A12 */
848 #define EXMC_A12_PG2 \
849 	GD32_PINMUX_AF('G', 2, AF12)
850 
851 /* EXMC_A13 */
852 #define EXMC_A13_PG3 \
853 	GD32_PINMUX_AF('G', 3, AF12)
854 
855 /* EXMC_A14 */
856 #define EXMC_A14_PG4 \
857 	GD32_PINMUX_AF('G', 4, AF12)
858 
859 /* EXMC_A15 */
860 #define EXMC_A15_PG5 \
861 	GD32_PINMUX_AF('G', 5, AF12)
862 
863 /* EXMC_A16 */
864 #define EXMC_A16_PD11 \
865 	GD32_PINMUX_AF('D', 11, AF12)
866 
867 /* EXMC_A17 */
868 #define EXMC_A17_PD12 \
869 	GD32_PINMUX_AF('D', 12, AF12)
870 
871 /* EXMC_A18 */
872 #define EXMC_A18_PD13 \
873 	GD32_PINMUX_AF('D', 13, AF12)
874 
875 /* EXMC_A19 */
876 #define EXMC_A19_PE3 \
877 	GD32_PINMUX_AF('E', 3, AF12)
878 
879 /* EXMC_A2 */
880 #define EXMC_A2_PF2 \
881 	GD32_PINMUX_AF('F', 2, AF12)
882 
883 /* EXMC_A20 */
884 #define EXMC_A20_PE4 \
885 	GD32_PINMUX_AF('E', 4, AF12)
886 
887 /* EXMC_A21 */
888 #define EXMC_A21_PE5 \
889 	GD32_PINMUX_AF('E', 5, AF12)
890 
891 /* EXMC_A22 */
892 #define EXMC_A22_PE6 \
893 	GD32_PINMUX_AF('E', 6, AF12)
894 
895 /* EXMC_A23 */
896 #define EXMC_A23_PE2 \
897 	GD32_PINMUX_AF('E', 2, AF12)
898 
899 /* EXMC_A24 */
900 #define EXMC_A24_PG13 \
901 	GD32_PINMUX_AF('G', 13, AF12)
902 
903 /* EXMC_A25 */
904 #define EXMC_A25_PG14 \
905 	GD32_PINMUX_AF('G', 14, AF12)
906 
907 /* EXMC_A3 */
908 #define EXMC_A3_PF3 \
909 	GD32_PINMUX_AF('F', 3, AF12)
910 
911 /* EXMC_A4 */
912 #define EXMC_A4_PF4 \
913 	GD32_PINMUX_AF('F', 4, AF12)
914 
915 /* EXMC_A5 */
916 #define EXMC_A5_PF5 \
917 	GD32_PINMUX_AF('F', 5, AF12)
918 
919 /* EXMC_A6 */
920 #define EXMC_A6_PF12 \
921 	GD32_PINMUX_AF('F', 12, AF12)
922 
923 /* EXMC_A7 */
924 #define EXMC_A7_PF13 \
925 	GD32_PINMUX_AF('F', 13, AF12)
926 
927 /* EXMC_A8 */
928 #define EXMC_A8_PF14 \
929 	GD32_PINMUX_AF('F', 14, AF12)
930 
931 /* EXMC_A9 */
932 #define EXMC_A9_PF15 \
933 	GD32_PINMUX_AF('F', 15, AF12)
934 
935 /* EXMC_CD */
936 #define EXMC_CD_PF9 \
937 	GD32_PINMUX_AF('F', 9, AF12)
938 
939 /* EXMC_CLK */
940 #define EXMC_CLK_PD3 \
941 	GD32_PINMUX_AF('D', 3, AF12)
942 
943 /* EXMC_D0 */
944 #define EXMC_D0_PD14 \
945 	GD32_PINMUX_AF('D', 14, AF12)
946 
947 /* EXMC_D1 */
948 #define EXMC_D1_PD15 \
949 	GD32_PINMUX_AF('D', 15, AF12)
950 
951 /* EXMC_D10 */
952 #define EXMC_D10_PE13 \
953 	GD32_PINMUX_AF('E', 13, AF12)
954 
955 /* EXMC_D11 */
956 #define EXMC_D11_PE14 \
957 	GD32_PINMUX_AF('E', 14, AF12)
958 
959 /* EXMC_D12 */
960 #define EXMC_D12_PE15 \
961 	GD32_PINMUX_AF('E', 15, AF12)
962 
963 /* EXMC_D13 */
964 #define EXMC_D13_PD8 \
965 	GD32_PINMUX_AF('D', 8, AF12)
966 
967 /* EXMC_D14 */
968 #define EXMC_D14_PD9 \
969 	GD32_PINMUX_AF('D', 9, AF12)
970 
971 /* EXMC_D15 */
972 #define EXMC_D15_PD10 \
973 	GD32_PINMUX_AF('D', 10, AF12)
974 
975 /* EXMC_D2 */
976 #define EXMC_D2_PD0 \
977 	GD32_PINMUX_AF('D', 0, AF12)
978 
979 /* EXMC_D3 */
980 #define EXMC_D3_PD1 \
981 	GD32_PINMUX_AF('D', 1, AF12)
982 
983 /* EXMC_D4 */
984 #define EXMC_D4_PE7 \
985 	GD32_PINMUX_AF('E', 7, AF12)
986 
987 /* EXMC_D5 */
988 #define EXMC_D5_PE8 \
989 	GD32_PINMUX_AF('E', 8, AF12)
990 
991 /* EXMC_D6 */
992 #define EXMC_D6_PE9 \
993 	GD32_PINMUX_AF('E', 9, AF12)
994 
995 /* EXMC_D7 */
996 #define EXMC_D7_PE10 \
997 	GD32_PINMUX_AF('E', 10, AF12)
998 
999 /* EXMC_D8 */
1000 #define EXMC_D8_PE11 \
1001 	GD32_PINMUX_AF('E', 11, AF12)
1002 
1003 /* EXMC_D9 */
1004 #define EXMC_D9_PE12 \
1005 	GD32_PINMUX_AF('E', 12, AF12)
1006 
1007 /* EXMC_INT1 */
1008 #define EXMC_INT1_PG6 \
1009 	GD32_PINMUX_AF('G', 6, AF12)
1010 
1011 /* EXMC_INT2 */
1012 #define EXMC_INT2_PG7 \
1013 	GD32_PINMUX_AF('G', 7, AF12)
1014 
1015 /* EXMC_INTR */
1016 #define EXMC_INTR_PF10 \
1017 	GD32_PINMUX_AF('F', 10, AF12)
1018 
1019 /* EXMC_NBL0 */
1020 #define EXMC_NBL0_PE0 \
1021 	GD32_PINMUX_AF('E', 0, AF12)
1022 
1023 /* EXMC_NBL1 */
1024 #define EXMC_NBL1_PE1 \
1025 	GD32_PINMUX_AF('E', 1, AF12)
1026 
1027 /* EXMC_NCE1 */
1028 #define EXMC_NCE1_PD7 \
1029 	GD32_PINMUX_AF('D', 7, AF12)
1030 
1031 /* EXMC_NCE2 */
1032 #define EXMC_NCE2_PG9 \
1033 	GD32_PINMUX_AF('G', 9, AF12)
1034 
1035 /* EXMC_NCE3_0 */
1036 #define EXMC_NCE3_0_PG10 \
1037 	GD32_PINMUX_AF('G', 10, AF12)
1038 
1039 /* EXMC_NCE3_1 */
1040 #define EXMC_NCE3_1_PG11 \
1041 	GD32_PINMUX_AF('G', 11, AF12)
1042 
1043 /* EXMC_NE0 */
1044 #define EXMC_NE0_PD7 \
1045 	GD32_PINMUX_AF('D', 7, AF12)
1046 
1047 /* EXMC_NE1 */
1048 #define EXMC_NE1_PG9 \
1049 	GD32_PINMUX_AF('G', 9, AF12)
1050 
1051 /* EXMC_NE2 */
1052 #define EXMC_NE2_PG10 \
1053 	GD32_PINMUX_AF('G', 10, AF12)
1054 
1055 /* EXMC_NE3 */
1056 #define EXMC_NE3_PG12 \
1057 	GD32_PINMUX_AF('G', 12, AF12)
1058 
1059 /* EXMC_NIORD */
1060 #define EXMC_NIORD_PF6 \
1061 	GD32_PINMUX_AF('F', 6, AF12)
1062 
1063 /* EXMC_NIOWR */
1064 #define EXMC_NIOWR_PF8 \
1065 	GD32_PINMUX_AF('F', 8, AF12)
1066 
1067 /* EXMC_NL */
1068 #define EXMC_NL_PB7 \
1069 	GD32_PINMUX_AF('B', 7, AF12)
1070 
1071 /* EXMC_NOE */
1072 #define EXMC_NOE_PD4 \
1073 	GD32_PINMUX_AF('D', 4, AF12)
1074 
1075 /* EXMC_NREG */
1076 #define EXMC_NREG_PF7 \
1077 	GD32_PINMUX_AF('F', 7, AF12)
1078 
1079 /* EXMC_NWAIT */
1080 #define EXMC_NWAIT_PD6 \
1081 	GD32_PINMUX_AF('D', 6, AF12)
1082 
1083 /* EXMC_NWE */
1084 #define EXMC_NWE_PD5 \
1085 	GD32_PINMUX_AF('D', 5, AF12)
1086 
1087 /* EXMC_SDCKE0 */
1088 #define EXMC_SDCKE0_PC3 \
1089 	GD32_PINMUX_AF('C', 3, AF12)
1090 #define EXMC_SDCKE0_PC5 \
1091 	GD32_PINMUX_AF('C', 5, AF12)
1092 
1093 /* EXMC_SDCKE1 */
1094 #define EXMC_SDCKE1_PB5 \
1095 	GD32_PINMUX_AF('B', 5, AF12)
1096 
1097 /* EXMC_SDCLK */
1098 #define EXMC_SDCLK_PG8 \
1099 	GD32_PINMUX_AF('G', 8, AF12)
1100 
1101 /* EXMC_SDNCAS */
1102 #define EXMC_SDNCAS_PG15 \
1103 	GD32_PINMUX_AF('G', 15, AF12)
1104 
1105 /* EXMC_SDNE0 */
1106 #define EXMC_SDNE0_PC2 \
1107 	GD32_PINMUX_AF('C', 2, AF12)
1108 
1109 /* EXMC_SDNE1 */
1110 #define EXMC_SDNE1_PB6 \
1111 	GD32_PINMUX_AF('B', 6, AF12)
1112 
1113 /* EXMC_SDNRAS */
1114 #define EXMC_SDNRAS_PF11 \
1115 	GD32_PINMUX_AF('F', 11, AF12)
1116 
1117 /* EXMC_SDNWE */
1118 #define EXMC_SDNWE_PA7 \
1119 	GD32_PINMUX_AF('A', 7, AF12)
1120 #define EXMC_SDNWE_PC0 \
1121 	GD32_PINMUX_AF('C', 0, AF12)
1122 
1123 /* I2C0_SCL */
1124 #define I2C0_SCL_PB6 \
1125 	GD32_PINMUX_AF('B', 6, AF4)
1126 #define I2C0_SCL_PB8 \
1127 	GD32_PINMUX_AF('B', 8, AF4)
1128 
1129 /* I2C0_SDA */
1130 #define I2C0_SDA_PB7 \
1131 	GD32_PINMUX_AF('B', 7, AF4)
1132 #define I2C0_SDA_PB9 \
1133 	GD32_PINMUX_AF('B', 9, AF4)
1134 
1135 /* I2C0_SMBA */
1136 #define I2C0_SMBA_PB5 \
1137 	GD32_PINMUX_AF('B', 5, AF4)
1138 
1139 /* I2C0_TXFRAME */
1140 #define I2C0_TXFRAME_PB4 \
1141 	GD32_PINMUX_AF('B', 4, AF4)
1142 
1143 /* I2C1_SCL */
1144 #define I2C1_SCL_PB10 \
1145 	GD32_PINMUX_AF('B', 10, AF4)
1146 #define I2C1_SCL_PF1 \
1147 	GD32_PINMUX_AF('F', 1, AF4)
1148 
1149 /* I2C1_SDA */
1150 #define I2C1_SDA_PB3 \
1151 	GD32_PINMUX_AF('B', 3, AF9)
1152 #define I2C1_SDA_PB11 \
1153 	GD32_PINMUX_AF('B', 11, AF4)
1154 #define I2C1_SDA_PC12 \
1155 	GD32_PINMUX_AF('C', 12, AF4)
1156 #define I2C1_SDA_PF0 \
1157 	GD32_PINMUX_AF('F', 0, AF4)
1158 
1159 /* I2C1_SMBA */
1160 #define I2C1_SMBA_PB12 \
1161 	GD32_PINMUX_AF('B', 12, AF4)
1162 #define I2C1_SMBA_PF2 \
1163 	GD32_PINMUX_AF('F', 2, AF4)
1164 
1165 /* I2C1_TXFRAME */
1166 #define I2C1_TXFRAME_PB13 \
1167 	GD32_PINMUX_AF('B', 13, AF4)
1168 #define I2C1_TXFRAME_PF3 \
1169 	GD32_PINMUX_AF('F', 3, AF4)
1170 
1171 /* I2C2_SCL */
1172 #define I2C2_SCL_PA8 \
1173 	GD32_PINMUX_AF('A', 8, AF4)
1174 
1175 /* I2C2_SDA */
1176 #define I2C2_SDA_PB4 \
1177 	GD32_PINMUX_AF('B', 4, AF9)
1178 #define I2C2_SDA_PC9 \
1179 	GD32_PINMUX_AF('C', 9, AF4)
1180 
1181 /* I2C2_SMBA */
1182 #define I2C2_SMBA_PA9 \
1183 	GD32_PINMUX_AF('A', 9, AF4)
1184 
1185 /* I2C2_TXFRAME */
1186 #define I2C2_TXFRAME_PA10 \
1187 	GD32_PINMUX_AF('A', 10, AF4)
1188 
1189 /* I2S1_ADD_SD */
1190 #define I2S1_ADD_SD_PB14 \
1191 	GD32_PINMUX_AF('B', 14, AF6)
1192 #define I2S1_ADD_SD_PC2 \
1193 	GD32_PINMUX_AF('C', 2, AF6)
1194 
1195 /* I2S1_CK */
1196 #define I2S1_CK_PA9 \
1197 	GD32_PINMUX_AF('A', 9, AF5)
1198 #define I2S1_CK_PB10 \
1199 	GD32_PINMUX_AF('B', 10, AF5)
1200 #define I2S1_CK_PB13 \
1201 	GD32_PINMUX_AF('B', 13, AF5)
1202 #define I2S1_CK_PC7 \
1203 	GD32_PINMUX_AF('C', 7, AF5)
1204 #define I2S1_CK_PD3 \
1205 	GD32_PINMUX_AF('D', 3, AF5)
1206 
1207 /* I2S1_MCK */
1208 #define I2S1_MCK_PA3 \
1209 	GD32_PINMUX_AF('A', 3, AF5)
1210 #define I2S1_MCK_PA6 \
1211 	GD32_PINMUX_AF('A', 6, AF6)
1212 #define I2S1_MCK_PC6 \
1213 	GD32_PINMUX_AF('C', 6, AF5)
1214 
1215 /* I2S1_NSS */
1216 #define I2S1_NSS_PB9 \
1217 	GD32_PINMUX_AF('B', 9, AF5)
1218 
1219 /* I2S1_SD */
1220 #define I2S1_SD_PB15 \
1221 	GD32_PINMUX_AF('B', 15, AF5)
1222 #define I2S1_SD_PC1 \
1223 	GD32_PINMUX_AF('C', 1, AF7)
1224 #define I2S1_SD_PC3 \
1225 	GD32_PINMUX_AF('C', 3, AF5)
1226 
1227 /* I2S1_WS */
1228 #define I2S1_WS_PB12 \
1229 	GD32_PINMUX_AF('B', 12, AF5)
1230 #define I2S1_WS_PD1 \
1231 	GD32_PINMUX_AF('D', 1, AF7)
1232 
1233 /* I2S2_ADD_SD */
1234 #define I2S2_ADD_SD_PB4 \
1235 	GD32_PINMUX_AF('B', 4, AF7)
1236 #define I2S2_ADD_SD_PC11 \
1237 	GD32_PINMUX_AF('C', 11, AF5)
1238 
1239 /* I2S2_CK */
1240 #define I2S2_CK_PB3 \
1241 	GD32_PINMUX_AF('B', 3, AF6)
1242 #define I2S2_CK_PC10 \
1243 	GD32_PINMUX_AF('C', 10, AF6)
1244 
1245 /* I2S2_MCK */
1246 #define I2S2_MCK_PB10 \
1247 	GD32_PINMUX_AF('B', 10, AF6)
1248 #define I2S2_MCK_PC7 \
1249 	GD32_PINMUX_AF('C', 7, AF6)
1250 
1251 /* I2S2_SD */
1252 #define I2S2_SD_PB0 \
1253 	GD32_PINMUX_AF('B', 0, AF7)
1254 #define I2S2_SD_PB2 \
1255 	GD32_PINMUX_AF('B', 2, AF7)
1256 #define I2S2_SD_PB5 \
1257 	GD32_PINMUX_AF('B', 5, AF6)
1258 #define I2S2_SD_PC1 \
1259 	GD32_PINMUX_AF('C', 1, AF5)
1260 #define I2S2_SD_PC12 \
1261 	GD32_PINMUX_AF('C', 12, AF6)
1262 #define I2S2_SD_PD0 \
1263 	GD32_PINMUX_AF('D', 0, AF6)
1264 #define I2S2_SD_PD6 \
1265 	GD32_PINMUX_AF('D', 6, AF5)
1266 
1267 /* I2S2_WS */
1268 #define I2S2_WS_PA4 \
1269 	GD32_PINMUX_AF('A', 4, AF6)
1270 #define I2S2_WS_PA15 \
1271 	GD32_PINMUX_AF('A', 15, AF6)
1272 
1273 /* I2S_CKIN */
1274 #define I2S_CKIN_PA2 \
1275 	GD32_PINMUX_AF('A', 2, AF5)
1276 #define I2S_CKIN_PB11 \
1277 	GD32_PINMUX_AF('B', 11, AF5)
1278 #define I2S_CKIN_PC9 \
1279 	GD32_PINMUX_AF('C', 9, AF5)
1280 
1281 /* JNTRST */
1282 #define JNTRST_PB4 \
1283 	GD32_PINMUX_AF('B', 4, AF0)
1284 
1285 /* JTCK */
1286 #define JTCK_PA14 \
1287 	GD32_PINMUX_AF('A', 14, AF0)
1288 
1289 /* JTDI */
1290 #define JTDI_PA15 \
1291 	GD32_PINMUX_AF('A', 15, AF0)
1292 
1293 /* JTDO */
1294 #define JTDO_PB3 \
1295 	GD32_PINMUX_AF('B', 3, AF0)
1296 
1297 /* JTMS */
1298 #define JTMS_PA13 \
1299 	GD32_PINMUX_AF('A', 13, AF0)
1300 
1301 /* RTC_REFIN */
1302 #define RTC_REFIN_PB15 \
1303 	GD32_PINMUX_AF('B', 15, AF0)
1304 
1305 /* SDIO_CK */
1306 #define SDIO_CK_PB2 \
1307 	GD32_PINMUX_AF('B', 2, AF12)
1308 #define SDIO_CK_PC12 \
1309 	GD32_PINMUX_AF('C', 12, AF12)
1310 
1311 /* SDIO_CMD */
1312 #define SDIO_CMD_PA6 \
1313 	GD32_PINMUX_AF('A', 6, AF12)
1314 #define SDIO_CMD_PD2 \
1315 	GD32_PINMUX_AF('D', 2, AF12)
1316 
1317 /* SDIO_D0 */
1318 #define SDIO_D0_PB4 \
1319 	GD32_PINMUX_AF('B', 4, AF12)
1320 #define SDIO_D0_PC8 \
1321 	GD32_PINMUX_AF('C', 8, AF12)
1322 
1323 /* SDIO_D1 */
1324 #define SDIO_D1_PA8 \
1325 	GD32_PINMUX_AF('A', 8, AF12)
1326 #define SDIO_D1_PB0 \
1327 	GD32_PINMUX_AF('B', 0, AF12)
1328 #define SDIO_D1_PC9 \
1329 	GD32_PINMUX_AF('C', 9, AF12)
1330 
1331 /* SDIO_D2 */
1332 #define SDIO_D2_PA9 \
1333 	GD32_PINMUX_AF('A', 9, AF12)
1334 #define SDIO_D2_PB1 \
1335 	GD32_PINMUX_AF('B', 1, AF12)
1336 #define SDIO_D2_PC10 \
1337 	GD32_PINMUX_AF('C', 10, AF12)
1338 
1339 /* SDIO_D3 */
1340 #define SDIO_D3_PC11 \
1341 	GD32_PINMUX_AF('C', 11, AF12)
1342 
1343 /* SDIO_D4 */
1344 #define SDIO_D4_PB8 \
1345 	GD32_PINMUX_AF('B', 8, AF12)
1346 
1347 /* SDIO_D5 */
1348 #define SDIO_D5_PB9 \
1349 	GD32_PINMUX_AF('B', 9, AF12)
1350 
1351 /* SDIO_D6 */
1352 #define SDIO_D6_PC6 \
1353 	GD32_PINMUX_AF('C', 6, AF12)
1354 
1355 /* SDIO_D7 */
1356 #define SDIO_D7_PB10 \
1357 	GD32_PINMUX_AF('B', 10, AF12)
1358 #define SDIO_D7_PC7 \
1359 	GD32_PINMUX_AF('C', 7, AF12)
1360 
1361 /* SPI0_MISO */
1362 #define SPI0_MISO_PA6 \
1363 	GD32_PINMUX_AF('A', 6, AF5)
1364 #define SPI0_MISO_PB4 \
1365 	GD32_PINMUX_AF('B', 4, AF5)
1366 
1367 /* SPI0_MOSI */
1368 #define SPI0_MOSI_PA7 \
1369 	GD32_PINMUX_AF('A', 7, AF5)
1370 #define SPI0_MOSI_PB5 \
1371 	GD32_PINMUX_AF('B', 5, AF5)
1372 
1373 /* SPI0_NSS */
1374 #define SPI0_NSS_PA4 \
1375 	GD32_PINMUX_AF('A', 4, AF5)
1376 #define SPI0_NSS_PA15 \
1377 	GD32_PINMUX_AF('A', 15, AF5)
1378 
1379 /* SPI0_SCK */
1380 #define SPI0_SCK_PA5 \
1381 	GD32_PINMUX_AF('A', 5, AF5)
1382 #define SPI0_SCK_PB3 \
1383 	GD32_PINMUX_AF('B', 3, AF5)
1384 
1385 /* SPI1_MISO */
1386 #define SPI1_MISO_PB14 \
1387 	GD32_PINMUX_AF('B', 14, AF5)
1388 #define SPI1_MISO_PC2 \
1389 	GD32_PINMUX_AF('C', 2, AF5)
1390 
1391 /* SPI1_MOSI */
1392 #define SPI1_MOSI_PB15 \
1393 	GD32_PINMUX_AF('B', 15, AF5)
1394 #define SPI1_MOSI_PC1 \
1395 	GD32_PINMUX_AF('C', 1, AF7)
1396 #define SPI1_MOSI_PC3 \
1397 	GD32_PINMUX_AF('C', 3, AF5)
1398 
1399 /* SPI1_NSS */
1400 #define SPI1_NSS_PB9 \
1401 	GD32_PINMUX_AF('B', 9, AF5)
1402 #define SPI1_NSS_PB12 \
1403 	GD32_PINMUX_AF('B', 12, AF5)
1404 #define SPI1_NSS_PD1 \
1405 	GD32_PINMUX_AF('D', 1, AF7)
1406 
1407 /* SPI1_SCK */
1408 #define SPI1_SCK_PA9 \
1409 	GD32_PINMUX_AF('A', 9, AF5)
1410 #define SPI1_SCK_PB10 \
1411 	GD32_PINMUX_AF('B', 10, AF5)
1412 #define SPI1_SCK_PB13 \
1413 	GD32_PINMUX_AF('B', 13, AF5)
1414 #define SPI1_SCK_PC7 \
1415 	GD32_PINMUX_AF('C', 7, AF5)
1416 #define SPI1_SCK_PD3 \
1417 	GD32_PINMUX_AF('D', 3, AF5)
1418 
1419 /* SPI2_MISO */
1420 #define SPI2_MISO_PB4 \
1421 	GD32_PINMUX_AF('B', 4, AF6)
1422 #define SPI2_MISO_PC11 \
1423 	GD32_PINMUX_AF('C', 11, AF6)
1424 
1425 /* SPI2_MOSI */
1426 #define SPI2_MOSI_PB0 \
1427 	GD32_PINMUX_AF('B', 0, AF7)
1428 #define SPI2_MOSI_PB2 \
1429 	GD32_PINMUX_AF('B', 2, AF7)
1430 #define SPI2_MOSI_PB5 \
1431 	GD32_PINMUX_AF('B', 5, AF6)
1432 #define SPI2_MOSI_PC1 \
1433 	GD32_PINMUX_AF('C', 1, AF5)
1434 #define SPI2_MOSI_PC12 \
1435 	GD32_PINMUX_AF('C', 12, AF6)
1436 #define SPI2_MOSI_PD0 \
1437 	GD32_PINMUX_AF('D', 0, AF6)
1438 #define SPI2_MOSI_PD6 \
1439 	GD32_PINMUX_AF('D', 6, AF5)
1440 
1441 /* SPI2_NSS */
1442 #define SPI2_NSS_PA4 \
1443 	GD32_PINMUX_AF('A', 4, AF6)
1444 #define SPI2_NSS_PA15 \
1445 	GD32_PINMUX_AF('A', 15, AF6)
1446 
1447 /* SPI2_SCK */
1448 #define SPI2_SCK_PB3 \
1449 	GD32_PINMUX_AF('B', 3, AF6)
1450 #define SPI2_SCK_PC10 \
1451 	GD32_PINMUX_AF('C', 10, AF6)
1452 
1453 /* SPI3_MISO */
1454 #define SPI3_MISO_PA11 \
1455 	GD32_PINMUX_AF('A', 11, AF6)
1456 #define SPI3_MISO_PD0 \
1457 	GD32_PINMUX_AF('D', 0, AF5)
1458 #define SPI3_MISO_PE5 \
1459 	GD32_PINMUX_AF('E', 5, AF5)
1460 #define SPI3_MISO_PE13 \
1461 	GD32_PINMUX_AF('E', 13, AF5)
1462 #define SPI3_MISO_PG12 \
1463 	GD32_PINMUX_AF('G', 12, AF6)
1464 
1465 /* SPI3_MOSI */
1466 #define SPI3_MOSI_PA1 \
1467 	GD32_PINMUX_AF('A', 1, AF5)
1468 #define SPI3_MOSI_PE6 \
1469 	GD32_PINMUX_AF('E', 6, AF5)
1470 #define SPI3_MOSI_PE14 \
1471 	GD32_PINMUX_AF('E', 14, AF5)
1472 #define SPI3_MOSI_PG13 \
1473 	GD32_PINMUX_AF('G', 13, AF6)
1474 
1475 /* SPI3_NSS */
1476 #define SPI3_NSS_PB12 \
1477 	GD32_PINMUX_AF('B', 12, AF6)
1478 #define SPI3_NSS_PE4 \
1479 	GD32_PINMUX_AF('E', 4, AF5)
1480 #define SPI3_NSS_PE11 \
1481 	GD32_PINMUX_AF('E', 11, AF5)
1482 #define SPI3_NSS_PG14 \
1483 	GD32_PINMUX_AF('G', 14, AF6)
1484 
1485 /* SPI3_SCK */
1486 #define SPI3_SCK_PB13 \
1487 	GD32_PINMUX_AF('B', 13, AF6)
1488 #define SPI3_SCK_PE2 \
1489 	GD32_PINMUX_AF('E', 2, AF5)
1490 #define SPI3_SCK_PE12 \
1491 	GD32_PINMUX_AF('E', 12, AF5)
1492 #define SPI3_SCK_PG11 \
1493 	GD32_PINMUX_AF('G', 11, AF6)
1494 
1495 /* SPI4_MISO */
1496 #define SPI4_MISO_PA12 \
1497 	GD32_PINMUX_AF('A', 12, AF6)
1498 #define SPI4_MISO_PE13 \
1499 	GD32_PINMUX_AF('E', 13, AF6)
1500 #define SPI4_MISO_PF8 \
1501 	GD32_PINMUX_AF('F', 8, AF5)
1502 
1503 /* SPI4_MOSI */
1504 #define SPI4_MOSI_PA10 \
1505 	GD32_PINMUX_AF('A', 10, AF6)
1506 #define SPI4_MOSI_PB8 \
1507 	GD32_PINMUX_AF('B', 8, AF6)
1508 #define SPI4_MOSI_PE14 \
1509 	GD32_PINMUX_AF('E', 14, AF6)
1510 #define SPI4_MOSI_PF9 \
1511 	GD32_PINMUX_AF('F', 9, AF5)
1512 #define SPI4_MOSI_PF11 \
1513 	GD32_PINMUX_AF('F', 11, AF5)
1514 
1515 /* SPI4_NSS */
1516 #define SPI4_NSS_PB1 \
1517 	GD32_PINMUX_AF('B', 1, AF6)
1518 #define SPI4_NSS_PE11 \
1519 	GD32_PINMUX_AF('E', 11, AF6)
1520 #define SPI4_NSS_PF6 \
1521 	GD32_PINMUX_AF('F', 6, AF5)
1522 
1523 /* SPI4_SCK */
1524 #define SPI4_SCK_PB0 \
1525 	GD32_PINMUX_AF('B', 0, AF6)
1526 #define SPI4_SCK_PE12 \
1527 	GD32_PINMUX_AF('E', 12, AF6)
1528 #define SPI4_SCK_PF7 \
1529 	GD32_PINMUX_AF('F', 7, AF5)
1530 
1531 /* SPI5_IO2 */
1532 #define SPI5_IO2_PG10 \
1533 	GD32_PINMUX_AF('G', 10, AF5)
1534 
1535 /* SPI5_IO3 */
1536 #define SPI5_IO3_PG11 \
1537 	GD32_PINMUX_AF('G', 11, AF5)
1538 
1539 /* SPI5_MISO */
1540 #define SPI5_MISO_PG12 \
1541 	GD32_PINMUX_AF('G', 12, AF5)
1542 
1543 /* SPI5_MOSI */
1544 #define SPI5_MOSI_PG14 \
1545 	GD32_PINMUX_AF('G', 14, AF5)
1546 
1547 /* SPI5_NSS */
1548 #define SPI5_NSS_PG8 \
1549 	GD32_PINMUX_AF('G', 8, AF5)
1550 
1551 /* SPI5_SCK */
1552 #define SPI5_SCK_PG13 \
1553 	GD32_PINMUX_AF('G', 13, AF5)
1554 
1555 /* SWCLK */
1556 #define SWCLK_PA14 \
1557 	GD32_PINMUX_AF('A', 14, AF0)
1558 
1559 /* SWDIO */
1560 #define SWDIO_PA13 \
1561 	GD32_PINMUX_AF('A', 13, AF0)
1562 
1563 /* TIMER0_BRKIN */
1564 #define TIMER0_BRKIN_PA6 \
1565 	GD32_PINMUX_AF('A', 6, AF1)
1566 #define TIMER0_BRKIN_PB12 \
1567 	GD32_PINMUX_AF('B', 12, AF1)
1568 #define TIMER0_BRKIN_PE15 \
1569 	GD32_PINMUX_AF('E', 15, AF1)
1570 
1571 /* TIMER0_CH0 */
1572 #define TIMER0_CH0_PA8 \
1573 	GD32_PINMUX_AF('A', 8, AF1)
1574 #define TIMER0_CH0_PE9 \
1575 	GD32_PINMUX_AF('E', 9, AF1)
1576 
1577 /* TIMER0_CH0_ON */
1578 #define TIMER0_CH0_ON_PA7 \
1579 	GD32_PINMUX_AF('A', 7, AF1)
1580 #define TIMER0_CH0_ON_PB13 \
1581 	GD32_PINMUX_AF('B', 13, AF1)
1582 #define TIMER0_CH0_ON_PE8 \
1583 	GD32_PINMUX_AF('E', 8, AF1)
1584 
1585 /* TIMER0_CH1 */
1586 #define TIMER0_CH1_PA9 \
1587 	GD32_PINMUX_AF('A', 9, AF1)
1588 #define TIMER0_CH1_PE11 \
1589 	GD32_PINMUX_AF('E', 11, AF1)
1590 
1591 /* TIMER0_CH1_ON */
1592 #define TIMER0_CH1_ON_PB0 \
1593 	GD32_PINMUX_AF('B', 0, AF1)
1594 #define TIMER0_CH1_ON_PB1 \
1595 	GD32_PINMUX_AF('B', 1, AF1)
1596 #define TIMER0_CH1_ON_PB14 \
1597 	GD32_PINMUX_AF('B', 14, AF1)
1598 #define TIMER0_CH1_ON_PE1 \
1599 	GD32_PINMUX_AF('E', 1, AF1)
1600 #define TIMER0_CH1_ON_PE10 \
1601 	GD32_PINMUX_AF('E', 10, AF1)
1602 
1603 /* TIMER0_CH2 */
1604 #define TIMER0_CH2_PA10 \
1605 	GD32_PINMUX_AF('A', 10, AF1)
1606 #define TIMER0_CH2_PE13 \
1607 	GD32_PINMUX_AF('E', 13, AF1)
1608 
1609 /* TIMER0_CH2_ON */
1610 #define TIMER0_CH2_ON_PB15 \
1611 	GD32_PINMUX_AF('B', 15, AF1)
1612 #define TIMER0_CH2_ON_PE12 \
1613 	GD32_PINMUX_AF('E', 12, AF1)
1614 
1615 /* TIMER0_CH3 */
1616 #define TIMER0_CH3_PA11 \
1617 	GD32_PINMUX_AF('A', 11, AF1)
1618 #define TIMER0_CH3_PE14 \
1619 	GD32_PINMUX_AF('E', 14, AF1)
1620 
1621 /* TIMER0_ETI */
1622 #define TIMER0_ETI_PA12 \
1623 	GD32_PINMUX_AF('A', 12, AF1)
1624 #define TIMER0_ETI_PE7 \
1625 	GD32_PINMUX_AF('E', 7, AF1)
1626 
1627 /* TIMER10_CH0 */
1628 #define TIMER10_CH0_PB9 \
1629 	GD32_PINMUX_AF('B', 9, AF3)
1630 #define TIMER10_CH0_PF7 \
1631 	GD32_PINMUX_AF('F', 7, AF3)
1632 
1633 /* TIMER11_CH0 */
1634 #define TIMER11_CH0_PB14 \
1635 	GD32_PINMUX_AF('B', 14, AF9)
1636 
1637 /* TIMER11_CH1 */
1638 #define TIMER11_CH1_PB15 \
1639 	GD32_PINMUX_AF('B', 15, AF9)
1640 
1641 /* TIMER12_CH0 */
1642 #define TIMER12_CH0_PA6 \
1643 	GD32_PINMUX_AF('A', 6, AF9)
1644 #define TIMER12_CH0_PF8 \
1645 	GD32_PINMUX_AF('F', 8, AF9)
1646 
1647 /* TIMER13_CH0 */
1648 #define TIMER13_CH0_PA7 \
1649 	GD32_PINMUX_AF('A', 7, AF9)
1650 #define TIMER13_CH0_PF9 \
1651 	GD32_PINMUX_AF('F', 9, AF9)
1652 
1653 /* TIMER1_CH0 */
1654 #define TIMER1_CH0_PA0 \
1655 	GD32_PINMUX_AF('A', 0, AF1)
1656 #define TIMER1_CH0_PA5 \
1657 	GD32_PINMUX_AF('A', 5, AF1)
1658 #define TIMER1_CH0_PA15 \
1659 	GD32_PINMUX_AF('A', 15, AF1)
1660 #define TIMER1_CH0_PB8 \
1661 	GD32_PINMUX_AF('B', 8, AF1)
1662 
1663 /* TIMER1_CH1 */
1664 #define TIMER1_CH1_PA1 \
1665 	GD32_PINMUX_AF('A', 1, AF1)
1666 #define TIMER1_CH1_PB3 \
1667 	GD32_PINMUX_AF('B', 3, AF1)
1668 #define TIMER1_CH1_PB9 \
1669 	GD32_PINMUX_AF('B', 9, AF1)
1670 
1671 /* TIMER1_CH2 */
1672 #define TIMER1_CH2_PA2 \
1673 	GD32_PINMUX_AF('A', 2, AF1)
1674 #define TIMER1_CH2_PB10 \
1675 	GD32_PINMUX_AF('B', 10, AF1)
1676 
1677 /* TIMER1_CH3 */
1678 #define TIMER1_CH3_PA3 \
1679 	GD32_PINMUX_AF('A', 3, AF1)
1680 #define TIMER1_CH3_PB2 \
1681 	GD32_PINMUX_AF('B', 2, AF1)
1682 #define TIMER1_CH3_PB11 \
1683 	GD32_PINMUX_AF('B', 11, AF1)
1684 
1685 /* TIMER1_ETI */
1686 #define TIMER1_ETI_PA0 \
1687 	GD32_PINMUX_AF('A', 0, AF1)
1688 #define TIMER1_ETI_PA5 \
1689 	GD32_PINMUX_AF('A', 5, AF1)
1690 #define TIMER1_ETI_PA15 \
1691 	GD32_PINMUX_AF('A', 15, AF1)
1692 #define TIMER1_ETI_PB8 \
1693 	GD32_PINMUX_AF('B', 8, AF1)
1694 
1695 /* TIMER2_CH0 */
1696 #define TIMER2_CH0_PA6 \
1697 	GD32_PINMUX_AF('A', 6, AF2)
1698 #define TIMER2_CH0_PB4 \
1699 	GD32_PINMUX_AF('B', 4, AF2)
1700 #define TIMER2_CH0_PC6 \
1701 	GD32_PINMUX_AF('C', 6, AF2)
1702 
1703 /* TIMER2_CH1 */
1704 #define TIMER2_CH1_PA7 \
1705 	GD32_PINMUX_AF('A', 7, AF2)
1706 #define TIMER2_CH1_PB5 \
1707 	GD32_PINMUX_AF('B', 5, AF2)
1708 #define TIMER2_CH1_PC7 \
1709 	GD32_PINMUX_AF('C', 7, AF2)
1710 
1711 /* TIMER2_CH2 */
1712 #define TIMER2_CH2_PB0 \
1713 	GD32_PINMUX_AF('B', 0, AF2)
1714 #define TIMER2_CH2_PC8 \
1715 	GD32_PINMUX_AF('C', 8, AF2)
1716 
1717 /* TIMER2_CH3 */
1718 #define TIMER2_CH3_PB1 \
1719 	GD32_PINMUX_AF('B', 1, AF2)
1720 #define TIMER2_CH3_PC9 \
1721 	GD32_PINMUX_AF('C', 9, AF2)
1722 
1723 /* TIMER2_ETI */
1724 #define TIMER2_ETI_PD2 \
1725 	GD32_PINMUX_AF('D', 2, AF2)
1726 
1727 /* TIMER3_CH0 */
1728 #define TIMER3_CH0_PB6 \
1729 	GD32_PINMUX_AF('B', 6, AF2)
1730 #define TIMER3_CH0_PD12 \
1731 	GD32_PINMUX_AF('D', 12, AF2)
1732 
1733 /* TIMER3_CH1 */
1734 #define TIMER3_CH1_PB7 \
1735 	GD32_PINMUX_AF('B', 7, AF2)
1736 #define TIMER3_CH1_PD13 \
1737 	GD32_PINMUX_AF('D', 13, AF2)
1738 
1739 /* TIMER3_CH2 */
1740 #define TIMER3_CH2_PB8 \
1741 	GD32_PINMUX_AF('B', 8, AF2)
1742 #define TIMER3_CH2_PD14 \
1743 	GD32_PINMUX_AF('D', 14, AF2)
1744 
1745 /* TIMER3_CH3 */
1746 #define TIMER3_CH3_PB9 \
1747 	GD32_PINMUX_AF('B', 9, AF2)
1748 #define TIMER3_CH3_PD15 \
1749 	GD32_PINMUX_AF('D', 15, AF2)
1750 
1751 /* TIMER3_ETI */
1752 #define TIMER3_ETI_PE0 \
1753 	GD32_PINMUX_AF('E', 0, AF2)
1754 
1755 /* TIMER4_CH0 */
1756 #define TIMER4_CH0_PA0 \
1757 	GD32_PINMUX_AF('A', 0, AF2)
1758 
1759 /* TIMER4_CH1 */
1760 #define TIMER4_CH1_PA1 \
1761 	GD32_PINMUX_AF('A', 1, AF2)
1762 
1763 /* TIMER4_CH2 */
1764 #define TIMER4_CH2_PA2 \
1765 	GD32_PINMUX_AF('A', 2, AF2)
1766 
1767 /* TIMER4_CH3 */
1768 #define TIMER4_CH3_PA3 \
1769 	GD32_PINMUX_AF('A', 3, AF2)
1770 
1771 /* TIMER7_BRKIN */
1772 #define TIMER7_BRKIN_PA6 \
1773 	GD32_PINMUX_AF('A', 6, AF3)
1774 
1775 /* TIMER7_CH0 */
1776 #define TIMER7_CH0_PC6 \
1777 	GD32_PINMUX_AF('C', 6, AF3)
1778 
1779 /* TIMER7_CH0_ON */
1780 #define TIMER7_CH0_ON_PA5 \
1781 	GD32_PINMUX_AF('A', 5, AF3)
1782 #define TIMER7_CH0_ON_PA7 \
1783 	GD32_PINMUX_AF('A', 7, AF3)
1784 
1785 /* TIMER7_CH1 */
1786 #define TIMER7_CH1_PC7 \
1787 	GD32_PINMUX_AF('C', 7, AF3)
1788 
1789 /* TIMER7_CH1_ON */
1790 #define TIMER7_CH1_ON_PB0 \
1791 	GD32_PINMUX_AF('B', 0, AF3)
1792 #define TIMER7_CH1_ON_PB14 \
1793 	GD32_PINMUX_AF('B', 14, AF3)
1794 
1795 /* TIMER7_CH2 */
1796 #define TIMER7_CH2_PC8 \
1797 	GD32_PINMUX_AF('C', 8, AF3)
1798 
1799 /* TIMER7_CH2_ON */
1800 #define TIMER7_CH2_ON_PB1 \
1801 	GD32_PINMUX_AF('B', 1, AF3)
1802 #define TIMER7_CH2_ON_PB15 \
1803 	GD32_PINMUX_AF('B', 15, AF3)
1804 
1805 /* TIMER7_CH3 */
1806 #define TIMER7_CH3_PC9 \
1807 	GD32_PINMUX_AF('C', 9, AF3)
1808 
1809 /* TIMER7_ETI */
1810 #define TIMER7_ETI_PA0 \
1811 	GD32_PINMUX_AF('A', 0, AF3)
1812 
1813 /* TIMER8_CH0 */
1814 #define TIMER8_CH0_PA2 \
1815 	GD32_PINMUX_AF('A', 2, AF3)
1816 #define TIMER8_CH0_PE5 \
1817 	GD32_PINMUX_AF('E', 5, AF3)
1818 
1819 /* TIMER8_CH1 */
1820 #define TIMER8_CH1_PA3 \
1821 	GD32_PINMUX_AF('A', 3, AF3)
1822 #define TIMER8_CH1_PE6 \
1823 	GD32_PINMUX_AF('E', 6, AF3)
1824 
1825 /* TIMER9_CH0 */
1826 #define TIMER9_CH0_PB8 \
1827 	GD32_PINMUX_AF('B', 8, AF3)
1828 #define TIMER9_CH0_PF6 \
1829 	GD32_PINMUX_AF('F', 6, AF3)
1830 
1831 /* TLI_B0 */
1832 #define TLI_B0_PE4 \
1833 	GD32_PINMUX_AF('E', 4, AF14)
1834 
1835 /* TLI_B1 */
1836 #define TLI_B1_PG12 \
1837 	GD32_PINMUX_AF('G', 12, AF14)
1838 
1839 /* TLI_B2 */
1840 #define TLI_B2_PD6 \
1841 	GD32_PINMUX_AF('D', 6, AF14)
1842 
1843 /* TLI_B3 */
1844 #define TLI_B3_PD10 \
1845 	GD32_PINMUX_AF('D', 10, AF14)
1846 #define TLI_B3_PG11 \
1847 	GD32_PINMUX_AF('G', 11, AF14)
1848 
1849 /* TLI_B4 */
1850 #define TLI_B4_PE12 \
1851 	GD32_PINMUX_AF('E', 12, AF14)
1852 #define TLI_B4_PG12 \
1853 	GD32_PINMUX_AF('G', 12, AF9)
1854 
1855 /* TLI_B5 */
1856 #define TLI_B5_PA3 \
1857 	GD32_PINMUX_AF('A', 3, AF14)
1858 
1859 /* TLI_B6 */
1860 #define TLI_B6_PB8 \
1861 	GD32_PINMUX_AF('B', 8, AF14)
1862 
1863 /* TLI_B7 */
1864 #define TLI_B7_PB9 \
1865 	GD32_PINMUX_AF('B', 9, AF14)
1866 
1867 /* TLI_DE */
1868 #define TLI_DE_PE13 \
1869 	GD32_PINMUX_AF('E', 13, AF14)
1870 #define TLI_DE_PF10 \
1871 	GD32_PINMUX_AF('F', 10, AF14)
1872 
1873 /* TLI_G0 */
1874 #define TLI_G0_PE5 \
1875 	GD32_PINMUX_AF('E', 5, AF14)
1876 
1877 /* TLI_G1 */
1878 #define TLI_G1_PE6 \
1879 	GD32_PINMUX_AF('E', 6, AF14)
1880 
1881 /* TLI_G2 */
1882 #define TLI_G2_PA6 \
1883 	GD32_PINMUX_AF('A', 6, AF14)
1884 
1885 /* TLI_G3 */
1886 #define TLI_G3_PE11 \
1887 	GD32_PINMUX_AF('E', 11, AF14)
1888 #define TLI_G3_PG10 \
1889 	GD32_PINMUX_AF('G', 10, AF9)
1890 
1891 /* TLI_G4 */
1892 #define TLI_G4_PB10 \
1893 	GD32_PINMUX_AF('B', 10, AF14)
1894 
1895 /* TLI_G5 */
1896 #define TLI_G5_PB11 \
1897 	GD32_PINMUX_AF('B', 11, AF14)
1898 
1899 /* TLI_G6 */
1900 #define TLI_G6_PC7 \
1901 	GD32_PINMUX_AF('C', 7, AF14)
1902 
1903 /* TLI_G7 */
1904 #define TLI_G7_PD3 \
1905 	GD32_PINMUX_AF('D', 3, AF14)
1906 
1907 /* TLI_HSYNC */
1908 #define TLI_HSYNC_PC6 \
1909 	GD32_PINMUX_AF('C', 6, AF14)
1910 
1911 /* TLI_PIXCLK */
1912 #define TLI_PIXCLK_PE14 \
1913 	GD32_PINMUX_AF('E', 14, AF14)
1914 #define TLI_PIXCLK_PG7 \
1915 	GD32_PINMUX_AF('G', 7, AF14)
1916 
1917 /* TLI_R2 */
1918 #define TLI_R2_PC10 \
1919 	GD32_PINMUX_AF('C', 10, AF14)
1920 
1921 /* TLI_R3 */
1922 #define TLI_R3_PB0 \
1923 	GD32_PINMUX_AF('B', 0, AF9)
1924 
1925 /* TLI_R4 */
1926 #define TLI_R4_PA11 \
1927 	GD32_PINMUX_AF('A', 11, AF14)
1928 
1929 /* TLI_R5 */
1930 #define TLI_R5_PA12 \
1931 	GD32_PINMUX_AF('A', 12, AF14)
1932 
1933 /* TLI_R6 */
1934 #define TLI_R6_PA8 \
1935 	GD32_PINMUX_AF('A', 8, AF14)
1936 #define TLI_R6_PB1 \
1937 	GD32_PINMUX_AF('B', 1, AF9)
1938 
1939 /* TLI_R7 */
1940 #define TLI_R7_PE15 \
1941 	GD32_PINMUX_AF('E', 15, AF14)
1942 #define TLI_R7_PG6 \
1943 	GD32_PINMUX_AF('G', 6, AF14)
1944 
1945 /* TLI_VSYNC */
1946 #define TLI_VSYNC_PA4 \
1947 	GD32_PINMUX_AF('A', 4, AF14)
1948 
1949 /* TRACESWO */
1950 #define TRACESWO_PB3 \
1951 	GD32_PINMUX_AF('B', 3, AF0)
1952 
1953 /* UART3_RX */
1954 #define UART3_RX_PA1 \
1955 	GD32_PINMUX_AF('A', 1, AF8)
1956 #define UART3_RX_PC11 \
1957 	GD32_PINMUX_AF('C', 11, AF8)
1958 
1959 /* UART3_TX */
1960 #define UART3_TX_PA0 \
1961 	GD32_PINMUX_AF('A', 0, AF8)
1962 #define UART3_TX_PC10 \
1963 	GD32_PINMUX_AF('C', 10, AF8)
1964 
1965 /* UART4_RX */
1966 #define UART4_RX_PC12 \
1967 	GD32_PINMUX_AF('C', 12, AF8)
1968 #define UART4_RX_PD2 \
1969 	GD32_PINMUX_AF('D', 2, AF8)
1970 
1971 /* UART6_RX */
1972 #define UART6_RX_PE7 \
1973 	GD32_PINMUX_AF('E', 7, AF8)
1974 #define UART6_RX_PF6 \
1975 	GD32_PINMUX_AF('F', 6, AF8)
1976 
1977 /* UART6_TX */
1978 #define UART6_TX_PE8 \
1979 	GD32_PINMUX_AF('E', 8, AF8)
1980 #define UART6_TX_PF7 \
1981 	GD32_PINMUX_AF('F', 7, AF8)
1982 
1983 /* UART7_RX */
1984 #define UART7_RX_PE0 \
1985 	GD32_PINMUX_AF('E', 0, AF8)
1986 
1987 /* UART7_TX */
1988 #define UART7_TX_PE1 \
1989 	GD32_PINMUX_AF('E', 1, AF8)
1990 
1991 /* USART0_CK */
1992 #define USART0_CK_PA8 \
1993 	GD32_PINMUX_AF('A', 8, AF7)
1994 
1995 /* USART0_CTS */
1996 #define USART0_CTS_PA11 \
1997 	GD32_PINMUX_AF('A', 11, AF7)
1998 
1999 /* USART0_RTS */
2000 #define USART0_RTS_PA12 \
2001 	GD32_PINMUX_AF('A', 12, AF7)
2002 
2003 /* USART0_RX */
2004 #define USART0_RX_PA10 \
2005 	GD32_PINMUX_AF('A', 10, AF7)
2006 #define USART0_RX_PB3 \
2007 	GD32_PINMUX_AF('B', 3, AF7)
2008 #define USART0_RX_PB7 \
2009 	GD32_PINMUX_AF('B', 7, AF7)
2010 
2011 /* USART0_TX */
2012 #define USART0_TX_PA9 \
2013 	GD32_PINMUX_AF('A', 9, AF7)
2014 #define USART0_TX_PA15 \
2015 	GD32_PINMUX_AF('A', 15, AF7)
2016 #define USART0_TX_PB6 \
2017 	GD32_PINMUX_AF('B', 6, AF7)
2018 
2019 /* USART1_CK */
2020 #define USART1_CK_PA4 \
2021 	GD32_PINMUX_AF('A', 4, AF7)
2022 #define USART1_CK_PD7 \
2023 	GD32_PINMUX_AF('D', 7, AF7)
2024 
2025 /* USART1_CTS */
2026 #define USART1_CTS_PA0 \
2027 	GD32_PINMUX_AF('A', 0, AF7)
2028 #define USART1_CTS_PD3 \
2029 	GD32_PINMUX_AF('D', 3, AF7)
2030 
2031 /* USART1_RTS */
2032 #define USART1_RTS_PA1 \
2033 	GD32_PINMUX_AF('A', 1, AF7)
2034 #define USART1_RTS_PD4 \
2035 	GD32_PINMUX_AF('D', 4, AF7)
2036 
2037 /* USART1_RX */
2038 #define USART1_RX_PA3 \
2039 	GD32_PINMUX_AF('A', 3, AF7)
2040 #define USART1_RX_PD6 \
2041 	GD32_PINMUX_AF('D', 6, AF7)
2042 
2043 /* USART1_TX */
2044 #define USART1_TX_PA2 \
2045 	GD32_PINMUX_AF('A', 2, AF7)
2046 #define USART1_TX_PD5 \
2047 	GD32_PINMUX_AF('D', 5, AF7)
2048 
2049 /* USART2_CK */
2050 #define USART2_CK_PB12 \
2051 	GD32_PINMUX_AF('B', 12, AF7)
2052 #define USART2_CK_PC12 \
2053 	GD32_PINMUX_AF('C', 12, AF7)
2054 #define USART2_CK_PD10 \
2055 	GD32_PINMUX_AF('D', 10, AF7)
2056 
2057 /* USART2_CTS */
2058 #define USART2_CTS_PB13 \
2059 	GD32_PINMUX_AF('B', 13, AF7)
2060 #define USART2_CTS_PD11 \
2061 	GD32_PINMUX_AF('D', 11, AF7)
2062 
2063 /* USART2_RTS */
2064 #define USART2_RTS_PB14 \
2065 	GD32_PINMUX_AF('B', 14, AF7)
2066 #define USART2_RTS_PD12 \
2067 	GD32_PINMUX_AF('D', 12, AF7)
2068 
2069 /* USART2_RX */
2070 #define USART2_RX_PB11 \
2071 	GD32_PINMUX_AF('B', 11, AF7)
2072 #define USART2_RX_PC5 \
2073 	GD32_PINMUX_AF('C', 5, AF7)
2074 #define USART2_RX_PC11 \
2075 	GD32_PINMUX_AF('C', 11, AF7)
2076 #define USART2_RX_PD9 \
2077 	GD32_PINMUX_AF('D', 9, AF7)
2078 
2079 /* USART2_TX */
2080 #define USART2_TX_PB10 \
2081 	GD32_PINMUX_AF('B', 10, AF7)
2082 #define USART2_TX_PC10 \
2083 	GD32_PINMUX_AF('C', 10, AF7)
2084 #define USART2_TX_PD8 \
2085 	GD32_PINMUX_AF('D', 8, AF7)
2086 
2087 /* USART5_CK */
2088 #define USART5_CK_PC8 \
2089 	GD32_PINMUX_AF('C', 8, AF8)
2090 #define USART5_CK_PG7 \
2091 	GD32_PINMUX_AF('G', 7, AF8)
2092 
2093 /* USART5_CTS */
2094 #define USART5_CTS_PG13 \
2095 	GD32_PINMUX_AF('G', 13, AF8)
2096 #define USART5_CTS_PG15 \
2097 	GD32_PINMUX_AF('G', 15, AF8)
2098 
2099 /* USART5_RTS */
2100 #define USART5_RTS_PG8 \
2101 	GD32_PINMUX_AF('G', 8, AF8)
2102 #define USART5_RTS_PG12 \
2103 	GD32_PINMUX_AF('G', 12, AF8)
2104 
2105 /* USART5_RX */
2106 #define USART5_RX_PA12 \
2107 	GD32_PINMUX_AF('A', 12, AF8)
2108 #define USART5_RX_PC7 \
2109 	GD32_PINMUX_AF('C', 7, AF8)
2110 #define USART5_RX_PG9 \
2111 	GD32_PINMUX_AF('G', 9, AF8)
2112 
2113 /* USART5_TX */
2114 #define USART5_TX_PA11 \
2115 	GD32_PINMUX_AF('A', 11, AF8)
2116 #define USART5_TX_PC6 \
2117 	GD32_PINMUX_AF('C', 6, AF8)
2118 #define USART5_TX_PG14 \
2119 	GD32_PINMUX_AF('G', 14, AF8)
2120 
2121 /* USBFS_DM */
2122 #define USBFS_DM_PA11 \
2123 	GD32_PINMUX_AF('A', 11, AF10)
2124 
2125 /* USBFS_DP */
2126 #define USBFS_DP_PA12 \
2127 	GD32_PINMUX_AF('A', 12, AF10)
2128 
2129 /* USBFS_ID */
2130 #define USBFS_ID_PA10 \
2131 	GD32_PINMUX_AF('A', 10, AF10)
2132 
2133 /* USBFS_SOF */
2134 #define USBFS_SOF_PA8 \
2135 	GD32_PINMUX_AF('A', 8, AF10)
2136 
2137 /* USBHS_DM */
2138 #define USBHS_DM_PB14 \
2139 	GD32_PINMUX_AF('B', 14, AF12)
2140 
2141 /* USBHS_DP */
2142 #define USBHS_DP_PB15 \
2143 	GD32_PINMUX_AF('B', 15, AF12)
2144 
2145 /* USBHS_ID */
2146 #define USBHS_ID_PB12 \
2147 	GD32_PINMUX_AF('B', 12, AF12)
2148 
2149 /* USBHS_SOF */
2150 #define USBHS_SOF_PA4 \
2151 	GD32_PINMUX_AF('A', 4, AF12)
2152 
2153 /* USBHS_ULPI_CK */
2154 #define USBHS_ULPI_CK_PA5 \
2155 	GD32_PINMUX_AF('A', 5, AF10)
2156 
2157 /* USBHS_ULPI_D0 */
2158 #define USBHS_ULPI_D0_PA3 \
2159 	GD32_PINMUX_AF('A', 3, AF10)
2160 
2161 /* USBHS_ULPI_D1 */
2162 #define USBHS_ULPI_D1_PB0 \
2163 	GD32_PINMUX_AF('B', 0, AF10)
2164 
2165 /* USBHS_ULPI_D2 */
2166 #define USBHS_ULPI_D2_PB1 \
2167 	GD32_PINMUX_AF('B', 1, AF10)
2168 
2169 /* USBHS_ULPI_D3 */
2170 #define USBHS_ULPI_D3_PB10 \
2171 	GD32_PINMUX_AF('B', 10, AF10)
2172 
2173 /* USBHS_ULPI_D4 */
2174 #define USBHS_ULPI_D4_PB2 \
2175 	GD32_PINMUX_AF('B', 2, AF10)
2176 #define USBHS_ULPI_D4_PB11 \
2177 	GD32_PINMUX_AF('B', 11, AF10)
2178 
2179 /* USBHS_ULPI_D5 */
2180 #define USBHS_ULPI_D5_PB12 \
2181 	GD32_PINMUX_AF('B', 12, AF10)
2182 
2183 /* USBHS_ULPI_D6 */
2184 #define USBHS_ULPI_D6_PB13 \
2185 	GD32_PINMUX_AF('B', 13, AF10)
2186 
2187 /* USBHS_ULPI_D7 */
2188 #define USBHS_ULPI_D7_PB5 \
2189 	GD32_PINMUX_AF('B', 5, AF10)
2190 
2191 /* USBHS_ULPI_DIR */
2192 #define USBHS_ULPI_DIR_PC2 \
2193 	GD32_PINMUX_AF('C', 2, AF10)
2194 
2195 /* USBHS_ULPI_NXT */
2196 #define USBHS_ULPI_NXT_PC3 \
2197 	GD32_PINMUX_AF('C', 3, AF10)
2198 
2199 /* USBHS_ULPI_STP */
2200 #define USBHS_ULPI_STP_PC0 \
2201 	GD32_PINMUX_AF('C', 0, AF10)
2202