1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC012_IN0 */
10 #define ADC012_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC012_IN1 */
14 #define ADC012_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC012_IN10 */
18 #define ADC012_IN10_PC0 \
19 	GD32_PINMUX_AF('C', 0, ANALOG)
20 
21 /* ADC012_IN11 */
22 #define ADC012_IN11_PC1 \
23 	GD32_PINMUX_AF('C', 1, ANALOG)
24 
25 /* ADC012_IN12 */
26 #define ADC012_IN12_PC2 \
27 	GD32_PINMUX_AF('C', 2, ANALOG)
28 
29 /* ADC012_IN13 */
30 #define ADC012_IN13_PC3 \
31 	GD32_PINMUX_AF('C', 3, ANALOG)
32 
33 /* ADC012_IN2 */
34 #define ADC012_IN2_PA2 \
35 	GD32_PINMUX_AF('A', 2, ANALOG)
36 
37 /* ADC012_IN3 */
38 #define ADC012_IN3_PA3 \
39 	GD32_PINMUX_AF('A', 3, ANALOG)
40 
41 /* ADC01_IN14 */
42 #define ADC01_IN14_PC4 \
43 	GD32_PINMUX_AF('C', 4, ANALOG)
44 
45 /* ADC01_IN15 */
46 #define ADC01_IN15_PC5 \
47 	GD32_PINMUX_AF('C', 5, ANALOG)
48 
49 /* ADC01_IN4 */
50 #define ADC01_IN4_PA4 \
51 	GD32_PINMUX_AF('A', 4, ANALOG)
52 
53 /* ADC01_IN5 */
54 #define ADC01_IN5_PA5 \
55 	GD32_PINMUX_AF('A', 5, ANALOG)
56 
57 /* ADC01_IN6 */
58 #define ADC01_IN6_PA6 \
59 	GD32_PINMUX_AF('A', 6, ANALOG)
60 
61 /* ADC01_IN7 */
62 #define ADC01_IN7_PA7 \
63 	GD32_PINMUX_AF('A', 7, ANALOG)
64 
65 /* ADC01_IN8 */
66 #define ADC01_IN8_PB0 \
67 	GD32_PINMUX_AF('B', 0, ANALOG)
68 
69 /* ADC01_IN9 */
70 #define ADC01_IN9_PB1 \
71 	GD32_PINMUX_AF('B', 1, ANALOG)
72 
73 /* ADC2_IN14 */
74 #define ADC2_IN14_PF4 \
75 	GD32_PINMUX_AF('F', 4, ANALOG)
76 
77 /* ADC2_IN15 */
78 #define ADC2_IN15_PF5 \
79 	GD32_PINMUX_AF('F', 5, ANALOG)
80 
81 /* ADC2_IN4 */
82 #define ADC2_IN4_PF6 \
83 	GD32_PINMUX_AF('F', 6, ANALOG)
84 
85 /* ADC2_IN5 */
86 #define ADC2_IN5_PF7 \
87 	GD32_PINMUX_AF('F', 7, ANALOG)
88 
89 /* ADC2_IN6 */
90 #define ADC2_IN6_PF8 \
91 	GD32_PINMUX_AF('F', 8, ANALOG)
92 
93 /* ADC2_IN7 */
94 #define ADC2_IN7_PF9 \
95 	GD32_PINMUX_AF('F', 9, ANALOG)
96 
97 /* ADC2_IN8 */
98 #define ADC2_IN8_PF10 \
99 	GD32_PINMUX_AF('F', 10, ANALOG)
100 
101 /* ADC2_IN9 */
102 #define ADC2_IN9_PF3 \
103 	GD32_PINMUX_AF('F', 3, ANALOG)
104 
105 /* ANALOG */
106 #define ANALOG_PA0 \
107 	GD32_PINMUX_AF('A', 0, ANALOG)
108 #define ANALOG_PA1 \
109 	GD32_PINMUX_AF('A', 1, ANALOG)
110 #define ANALOG_PA2 \
111 	GD32_PINMUX_AF('A', 2, ANALOG)
112 #define ANALOG_PA3 \
113 	GD32_PINMUX_AF('A', 3, ANALOG)
114 #define ANALOG_PA4 \
115 	GD32_PINMUX_AF('A', 4, ANALOG)
116 #define ANALOG_PA5 \
117 	GD32_PINMUX_AF('A', 5, ANALOG)
118 #define ANALOG_PA6 \
119 	GD32_PINMUX_AF('A', 6, ANALOG)
120 #define ANALOG_PA7 \
121 	GD32_PINMUX_AF('A', 7, ANALOG)
122 #define ANALOG_PA8 \
123 	GD32_PINMUX_AF('A', 8, ANALOG)
124 #define ANALOG_PA9 \
125 	GD32_PINMUX_AF('A', 9, ANALOG)
126 #define ANALOG_PA10 \
127 	GD32_PINMUX_AF('A', 10, ANALOG)
128 #define ANALOG_PA11 \
129 	GD32_PINMUX_AF('A', 11, ANALOG)
130 #define ANALOG_PA12 \
131 	GD32_PINMUX_AF('A', 12, ANALOG)
132 #define ANALOG_PA13 \
133 	GD32_PINMUX_AF('A', 13, ANALOG)
134 #define ANALOG_PA14 \
135 	GD32_PINMUX_AF('A', 14, ANALOG)
136 #define ANALOG_PA15 \
137 	GD32_PINMUX_AF('A', 15, ANALOG)
138 #define ANALOG_PB0 \
139 	GD32_PINMUX_AF('B', 0, ANALOG)
140 #define ANALOG_PB1 \
141 	GD32_PINMUX_AF('B', 1, ANALOG)
142 #define ANALOG_PB2 \
143 	GD32_PINMUX_AF('B', 2, ANALOG)
144 #define ANALOG_PB3 \
145 	GD32_PINMUX_AF('B', 3, ANALOG)
146 #define ANALOG_PB4 \
147 	GD32_PINMUX_AF('B', 4, ANALOG)
148 #define ANALOG_PB5 \
149 	GD32_PINMUX_AF('B', 5, ANALOG)
150 #define ANALOG_PB6 \
151 	GD32_PINMUX_AF('B', 6, ANALOG)
152 #define ANALOG_PB7 \
153 	GD32_PINMUX_AF('B', 7, ANALOG)
154 #define ANALOG_PB8 \
155 	GD32_PINMUX_AF('B', 8, ANALOG)
156 #define ANALOG_PB9 \
157 	GD32_PINMUX_AF('B', 9, ANALOG)
158 #define ANALOG_PB10 \
159 	GD32_PINMUX_AF('B', 10, ANALOG)
160 #define ANALOG_PB11 \
161 	GD32_PINMUX_AF('B', 11, ANALOG)
162 #define ANALOG_PB12 \
163 	GD32_PINMUX_AF('B', 12, ANALOG)
164 #define ANALOG_PB13 \
165 	GD32_PINMUX_AF('B', 13, ANALOG)
166 #define ANALOG_PB14 \
167 	GD32_PINMUX_AF('B', 14, ANALOG)
168 #define ANALOG_PB15 \
169 	GD32_PINMUX_AF('B', 15, ANALOG)
170 #define ANALOG_PC0 \
171 	GD32_PINMUX_AF('C', 0, ANALOG)
172 #define ANALOG_PC1 \
173 	GD32_PINMUX_AF('C', 1, ANALOG)
174 #define ANALOG_PC2 \
175 	GD32_PINMUX_AF('C', 2, ANALOG)
176 #define ANALOG_PC3 \
177 	GD32_PINMUX_AF('C', 3, ANALOG)
178 #define ANALOG_PC4 \
179 	GD32_PINMUX_AF('C', 4, ANALOG)
180 #define ANALOG_PC5 \
181 	GD32_PINMUX_AF('C', 5, ANALOG)
182 #define ANALOG_PC6 \
183 	GD32_PINMUX_AF('C', 6, ANALOG)
184 #define ANALOG_PC7 \
185 	GD32_PINMUX_AF('C', 7, ANALOG)
186 #define ANALOG_PC8 \
187 	GD32_PINMUX_AF('C', 8, ANALOG)
188 #define ANALOG_PC9 \
189 	GD32_PINMUX_AF('C', 9, ANALOG)
190 #define ANALOG_PC10 \
191 	GD32_PINMUX_AF('C', 10, ANALOG)
192 #define ANALOG_PC11 \
193 	GD32_PINMUX_AF('C', 11, ANALOG)
194 #define ANALOG_PC12 \
195 	GD32_PINMUX_AF('C', 12, ANALOG)
196 #define ANALOG_PC13 \
197 	GD32_PINMUX_AF('C', 13, ANALOG)
198 #define ANALOG_PC14 \
199 	GD32_PINMUX_AF('C', 14, ANALOG)
200 #define ANALOG_PC15 \
201 	GD32_PINMUX_AF('C', 15, ANALOG)
202 #define ANALOG_PD0 \
203 	GD32_PINMUX_AF('D', 0, ANALOG)
204 #define ANALOG_PD1 \
205 	GD32_PINMUX_AF('D', 1, ANALOG)
206 #define ANALOG_PD2 \
207 	GD32_PINMUX_AF('D', 2, ANALOG)
208 #define ANALOG_PD3 \
209 	GD32_PINMUX_AF('D', 3, ANALOG)
210 #define ANALOG_PD4 \
211 	GD32_PINMUX_AF('D', 4, ANALOG)
212 #define ANALOG_PD5 \
213 	GD32_PINMUX_AF('D', 5, ANALOG)
214 #define ANALOG_PD6 \
215 	GD32_PINMUX_AF('D', 6, ANALOG)
216 #define ANALOG_PD7 \
217 	GD32_PINMUX_AF('D', 7, ANALOG)
218 #define ANALOG_PD8 \
219 	GD32_PINMUX_AF('D', 8, ANALOG)
220 #define ANALOG_PD9 \
221 	GD32_PINMUX_AF('D', 9, ANALOG)
222 #define ANALOG_PD10 \
223 	GD32_PINMUX_AF('D', 10, ANALOG)
224 #define ANALOG_PD11 \
225 	GD32_PINMUX_AF('D', 11, ANALOG)
226 #define ANALOG_PD12 \
227 	GD32_PINMUX_AF('D', 12, ANALOG)
228 #define ANALOG_PD13 \
229 	GD32_PINMUX_AF('D', 13, ANALOG)
230 #define ANALOG_PD14 \
231 	GD32_PINMUX_AF('D', 14, ANALOG)
232 #define ANALOG_PD15 \
233 	GD32_PINMUX_AF('D', 15, ANALOG)
234 #define ANALOG_PE0 \
235 	GD32_PINMUX_AF('E', 0, ANALOG)
236 #define ANALOG_PE1 \
237 	GD32_PINMUX_AF('E', 1, ANALOG)
238 #define ANALOG_PE2 \
239 	GD32_PINMUX_AF('E', 2, ANALOG)
240 #define ANALOG_PE3 \
241 	GD32_PINMUX_AF('E', 3, ANALOG)
242 #define ANALOG_PE4 \
243 	GD32_PINMUX_AF('E', 4, ANALOG)
244 #define ANALOG_PE5 \
245 	GD32_PINMUX_AF('E', 5, ANALOG)
246 #define ANALOG_PE6 \
247 	GD32_PINMUX_AF('E', 6, ANALOG)
248 #define ANALOG_PE7 \
249 	GD32_PINMUX_AF('E', 7, ANALOG)
250 #define ANALOG_PE8 \
251 	GD32_PINMUX_AF('E', 8, ANALOG)
252 #define ANALOG_PE9 \
253 	GD32_PINMUX_AF('E', 9, ANALOG)
254 #define ANALOG_PE10 \
255 	GD32_PINMUX_AF('E', 10, ANALOG)
256 #define ANALOG_PE11 \
257 	GD32_PINMUX_AF('E', 11, ANALOG)
258 #define ANALOG_PE12 \
259 	GD32_PINMUX_AF('E', 12, ANALOG)
260 #define ANALOG_PE13 \
261 	GD32_PINMUX_AF('E', 13, ANALOG)
262 #define ANALOG_PE14 \
263 	GD32_PINMUX_AF('E', 14, ANALOG)
264 #define ANALOG_PE15 \
265 	GD32_PINMUX_AF('E', 15, ANALOG)
266 #define ANALOG_PF0 \
267 	GD32_PINMUX_AF('F', 0, ANALOG)
268 #define ANALOG_PF1 \
269 	GD32_PINMUX_AF('F', 1, ANALOG)
270 #define ANALOG_PF2 \
271 	GD32_PINMUX_AF('F', 2, ANALOG)
272 #define ANALOG_PF3 \
273 	GD32_PINMUX_AF('F', 3, ANALOG)
274 #define ANALOG_PF4 \
275 	GD32_PINMUX_AF('F', 4, ANALOG)
276 #define ANALOG_PF5 \
277 	GD32_PINMUX_AF('F', 5, ANALOG)
278 #define ANALOG_PF6 \
279 	GD32_PINMUX_AF('F', 6, ANALOG)
280 #define ANALOG_PF7 \
281 	GD32_PINMUX_AF('F', 7, ANALOG)
282 #define ANALOG_PF8 \
283 	GD32_PINMUX_AF('F', 8, ANALOG)
284 #define ANALOG_PF9 \
285 	GD32_PINMUX_AF('F', 9, ANALOG)
286 #define ANALOG_PF10 \
287 	GD32_PINMUX_AF('F', 10, ANALOG)
288 #define ANALOG_PF11 \
289 	GD32_PINMUX_AF('F', 11, ANALOG)
290 #define ANALOG_PF12 \
291 	GD32_PINMUX_AF('F', 12, ANALOG)
292 #define ANALOG_PF13 \
293 	GD32_PINMUX_AF('F', 13, ANALOG)
294 #define ANALOG_PF14 \
295 	GD32_PINMUX_AF('F', 14, ANALOG)
296 #define ANALOG_PF15 \
297 	GD32_PINMUX_AF('F', 15, ANALOG)
298 #define ANALOG_PG0 \
299 	GD32_PINMUX_AF('G', 0, ANALOG)
300 #define ANALOG_PG1 \
301 	GD32_PINMUX_AF('G', 1, ANALOG)
302 #define ANALOG_PG2 \
303 	GD32_PINMUX_AF('G', 2, ANALOG)
304 #define ANALOG_PG3 \
305 	GD32_PINMUX_AF('G', 3, ANALOG)
306 #define ANALOG_PG4 \
307 	GD32_PINMUX_AF('G', 4, ANALOG)
308 #define ANALOG_PG5 \
309 	GD32_PINMUX_AF('G', 5, ANALOG)
310 #define ANALOG_PG6 \
311 	GD32_PINMUX_AF('G', 6, ANALOG)
312 #define ANALOG_PG7 \
313 	GD32_PINMUX_AF('G', 7, ANALOG)
314 #define ANALOG_PG8 \
315 	GD32_PINMUX_AF('G', 8, ANALOG)
316 #define ANALOG_PG9 \
317 	GD32_PINMUX_AF('G', 9, ANALOG)
318 #define ANALOG_PG10 \
319 	GD32_PINMUX_AF('G', 10, ANALOG)
320 #define ANALOG_PG11 \
321 	GD32_PINMUX_AF('G', 11, ANALOG)
322 #define ANALOG_PG12 \
323 	GD32_PINMUX_AF('G', 12, ANALOG)
324 #define ANALOG_PG13 \
325 	GD32_PINMUX_AF('G', 13, ANALOG)
326 #define ANALOG_PG14 \
327 	GD32_PINMUX_AF('G', 14, ANALOG)
328 #define ANALOG_PG15 \
329 	GD32_PINMUX_AF('G', 15, ANALOG)
330 #define ANALOG_PH0 \
331 	GD32_PINMUX_AF('H', 0, ANALOG)
332 #define ANALOG_PH1 \
333 	GD32_PINMUX_AF('H', 1, ANALOG)
334 #define ANALOG_PH2 \
335 	GD32_PINMUX_AF('H', 2, ANALOG)
336 #define ANALOG_PH3 \
337 	GD32_PINMUX_AF('H', 3, ANALOG)
338 #define ANALOG_PH4 \
339 	GD32_PINMUX_AF('H', 4, ANALOG)
340 #define ANALOG_PH5 \
341 	GD32_PINMUX_AF('H', 5, ANALOG)
342 #define ANALOG_PH6 \
343 	GD32_PINMUX_AF('H', 6, ANALOG)
344 #define ANALOG_PH7 \
345 	GD32_PINMUX_AF('H', 7, ANALOG)
346 #define ANALOG_PH8 \
347 	GD32_PINMUX_AF('H', 8, ANALOG)
348 #define ANALOG_PH9 \
349 	GD32_PINMUX_AF('H', 9, ANALOG)
350 #define ANALOG_PH10 \
351 	GD32_PINMUX_AF('H', 10, ANALOG)
352 #define ANALOG_PH11 \
353 	GD32_PINMUX_AF('H', 11, ANALOG)
354 #define ANALOG_PH12 \
355 	GD32_PINMUX_AF('H', 12, ANALOG)
356 #define ANALOG_PH13 \
357 	GD32_PINMUX_AF('H', 13, ANALOG)
358 #define ANALOG_PH14 \
359 	GD32_PINMUX_AF('H', 14, ANALOG)
360 #define ANALOG_PH15 \
361 	GD32_PINMUX_AF('H', 15, ANALOG)
362 #define ANALOG_PI0 \
363 	GD32_PINMUX_AF('I', 0, ANALOG)
364 #define ANALOG_PI1 \
365 	GD32_PINMUX_AF('I', 1, ANALOG)
366 #define ANALOG_PI2 \
367 	GD32_PINMUX_AF('I', 2, ANALOG)
368 #define ANALOG_PI3 \
369 	GD32_PINMUX_AF('I', 3, ANALOG)
370 #define ANALOG_PI4 \
371 	GD32_PINMUX_AF('I', 4, ANALOG)
372 #define ANALOG_PI5 \
373 	GD32_PINMUX_AF('I', 5, ANALOG)
374 #define ANALOG_PI6 \
375 	GD32_PINMUX_AF('I', 6, ANALOG)
376 #define ANALOG_PI7 \
377 	GD32_PINMUX_AF('I', 7, ANALOG)
378 #define ANALOG_PI8 \
379 	GD32_PINMUX_AF('I', 8, ANALOG)
380 #define ANALOG_PI9 \
381 	GD32_PINMUX_AF('I', 9, ANALOG)
382 #define ANALOG_PI10 \
383 	GD32_PINMUX_AF('I', 10, ANALOG)
384 #define ANALOG_PI11 \
385 	GD32_PINMUX_AF('I', 11, ANALOG)
386 
387 /* CAN0_RX */
388 #define CAN0_RX_PA11 \
389 	GD32_PINMUX_AF('A', 11, AF9)
390 #define CAN0_RX_PB8 \
391 	GD32_PINMUX_AF('B', 8, AF9)
392 #define CAN0_RX_PD0 \
393 	GD32_PINMUX_AF('D', 0, AF9)
394 #define CAN0_RX_PI9 \
395 	GD32_PINMUX_AF('I', 9, AF9)
396 
397 /* CAN0_TX */
398 #define CAN0_TX_PA12 \
399 	GD32_PINMUX_AF('A', 12, AF9)
400 #define CAN0_TX_PB9 \
401 	GD32_PINMUX_AF('B', 9, AF9)
402 #define CAN0_TX_PD1 \
403 	GD32_PINMUX_AF('D', 1, AF9)
404 #define CAN0_TX_PH13 \
405 	GD32_PINMUX_AF('H', 13, AF9)
406 
407 /* CAN1_RX */
408 #define CAN1_RX_PB5 \
409 	GD32_PINMUX_AF('B', 5, AF9)
410 #define CAN1_RX_PB12 \
411 	GD32_PINMUX_AF('B', 12, AF9)
412 
413 /* CAN1_TX */
414 #define CAN1_TX_PB6 \
415 	GD32_PINMUX_AF('B', 6, AF9)
416 #define CAN1_TX_PB13 \
417 	GD32_PINMUX_AF('B', 13, AF9)
418 
419 /* CK_OUT0 */
420 #define CK_OUT0_PA8 \
421 	GD32_PINMUX_AF('A', 8, AF0)
422 
423 /* CK_OUT1 */
424 #define CK_OUT1_PC9 \
425 	GD32_PINMUX_AF('C', 9, AF0)
426 
427 /* CTC_SYNC */
428 #define CTC_SYNC_PA8 \
429 	GD32_PINMUX_AF('A', 8, AF9)
430 #define CTC_SYNC_PD15 \
431 	GD32_PINMUX_AF('D', 15, AF0)
432 #define CTC_SYNC_PF0 \
433 	GD32_PINMUX_AF('F', 0, AF0)
434 
435 /* DAC_OUT0 */
436 #define DAC_OUT0_PA4 \
437 	GD32_PINMUX_AF('A', 4, ANALOG)
438 
439 /* DAC_OUT1 */
440 #define DAC_OUT1_PA5 \
441 	GD32_PINMUX_AF('A', 5, ANALOG)
442 
443 /* DCI_D0 */
444 #define DCI_D0_PA9 \
445 	GD32_PINMUX_AF('A', 9, AF13)
446 #define DCI_D0_PC6 \
447 	GD32_PINMUX_AF('C', 6, AF13)
448 #define DCI_D0_PH9 \
449 	GD32_PINMUX_AF('H', 9, AF13)
450 
451 /* DCI_D1 */
452 #define DCI_D1_PA10 \
453 	GD32_PINMUX_AF('A', 10, AF13)
454 #define DCI_D1_PC7 \
455 	GD32_PINMUX_AF('C', 7, AF13)
456 #define DCI_D1_PH10 \
457 	GD32_PINMUX_AF('H', 10, AF13)
458 
459 /* DCI_D10 */
460 #define DCI_D10_PB5 \
461 	GD32_PINMUX_AF('B', 5, AF13)
462 #define DCI_D10_PD6 \
463 	GD32_PINMUX_AF('D', 6, AF13)
464 #define DCI_D10_PI3 \
465 	GD32_PINMUX_AF('I', 3, AF13)
466 
467 /* DCI_D11 */
468 #define DCI_D11_PD2 \
469 	GD32_PINMUX_AF('D', 2, AF13)
470 #define DCI_D11_PF10 \
471 	GD32_PINMUX_AF('F', 10, AF13)
472 #define DCI_D11_PH15 \
473 	GD32_PINMUX_AF('H', 15, AF13)
474 
475 /* DCI_D12 */
476 #define DCI_D12_PF11 \
477 	GD32_PINMUX_AF('F', 11, AF13)
478 #define DCI_D12_PG6 \
479 	GD32_PINMUX_AF('G', 6, AF13)
480 
481 /* DCI_D13 */
482 #define DCI_D13_PG7 \
483 	GD32_PINMUX_AF('G', 7, AF13)
484 #define DCI_D13_PG15 \
485 	GD32_PINMUX_AF('G', 15, AF13)
486 #define DCI_D13_PI0 \
487 	GD32_PINMUX_AF('I', 0, AF13)
488 
489 /* DCI_D2 */
490 #define DCI_D2_PC8 \
491 	GD32_PINMUX_AF('C', 8, AF13)
492 #define DCI_D2_PE0 \
493 	GD32_PINMUX_AF('E', 0, AF13)
494 #define DCI_D2_PG10 \
495 	GD32_PINMUX_AF('G', 10, AF13)
496 #define DCI_D2_PH11 \
497 	GD32_PINMUX_AF('H', 11, AF13)
498 
499 /* DCI_D3 */
500 #define DCI_D3_PC9 \
501 	GD32_PINMUX_AF('C', 9, AF13)
502 #define DCI_D3_PE1 \
503 	GD32_PINMUX_AF('E', 1, AF13)
504 #define DCI_D3_PG11 \
505 	GD32_PINMUX_AF('G', 11, AF13)
506 #define DCI_D3_PH12 \
507 	GD32_PINMUX_AF('H', 12, AF13)
508 
509 /* DCI_D4 */
510 #define DCI_D4_PC11 \
511 	GD32_PINMUX_AF('C', 11, AF13)
512 #define DCI_D4_PE4 \
513 	GD32_PINMUX_AF('E', 4, AF13)
514 #define DCI_D4_PH14 \
515 	GD32_PINMUX_AF('H', 14, AF13)
516 
517 /* DCI_D5 */
518 #define DCI_D5_PB6 \
519 	GD32_PINMUX_AF('B', 6, AF13)
520 #define DCI_D5_PD3 \
521 	GD32_PINMUX_AF('D', 3, AF13)
522 #define DCI_D5_PI4 \
523 	GD32_PINMUX_AF('I', 4, AF13)
524 
525 /* DCI_D6 */
526 #define DCI_D6_PB8 \
527 	GD32_PINMUX_AF('B', 8, AF13)
528 #define DCI_D6_PE5 \
529 	GD32_PINMUX_AF('E', 5, AF13)
530 #define DCI_D6_PI6 \
531 	GD32_PINMUX_AF('I', 6, AF13)
532 
533 /* DCI_D7 */
534 #define DCI_D7_PB9 \
535 	GD32_PINMUX_AF('B', 9, AF13)
536 #define DCI_D7_PE6 \
537 	GD32_PINMUX_AF('E', 6, AF13)
538 #define DCI_D7_PI7 \
539 	GD32_PINMUX_AF('I', 7, AF13)
540 
541 /* DCI_D8 */
542 #define DCI_D8_PC10 \
543 	GD32_PINMUX_AF('C', 10, AF13)
544 #define DCI_D8_PH6 \
545 	GD32_PINMUX_AF('H', 6, AF13)
546 #define DCI_D8_PI1 \
547 	GD32_PINMUX_AF('I', 1, AF13)
548 
549 /* DCI_D9 */
550 #define DCI_D9_PC12 \
551 	GD32_PINMUX_AF('C', 12, AF13)
552 #define DCI_D9_PH7 \
553 	GD32_PINMUX_AF('H', 7, AF13)
554 #define DCI_D9_PI2 \
555 	GD32_PINMUX_AF('I', 2, AF13)
556 
557 /* DCI_HSYNC */
558 #define DCI_HSYNC_PA4 \
559 	GD32_PINMUX_AF('A', 4, AF13)
560 #define DCI_HSYNC_PH8 \
561 	GD32_PINMUX_AF('H', 8, AF13)
562 
563 /* DCI_PIXCLK */
564 #define DCI_PIXCLK_PA6 \
565 	GD32_PINMUX_AF('A', 6, AF13)
566 
567 /* DCI_VSYNC */
568 #define DCI_VSYNC_PB7 \
569 	GD32_PINMUX_AF('B', 7, AF13)
570 #define DCI_VSYNC_PG9 \
571 	GD32_PINMUX_AF('G', 9, AF13)
572 #define DCI_VSYNC_PI5 \
573 	GD32_PINMUX_AF('I', 5, AF13)
574 
575 /* ENET_MDC */
576 #define ENET_MDC_PC1 \
577 	GD32_PINMUX_AF('C', 1, AF11)
578 
579 /* ENET_MDIO */
580 #define ENET_MDIO_PA2 \
581 	GD32_PINMUX_AF('A', 2, AF11)
582 
583 /* ENET_MII_COL */
584 #define ENET_MII_COL_PA3 \
585 	GD32_PINMUX_AF('A', 3, AF11)
586 #define ENET_MII_COL_PH3 \
587 	GD32_PINMUX_AF('H', 3, AF11)
588 
589 /* ENET_MII_CRS */
590 #define ENET_MII_CRS_PA0 \
591 	GD32_PINMUX_AF('A', 0, AF11)
592 #define ENET_MII_CRS_PH2 \
593 	GD32_PINMUX_AF('H', 2, AF11)
594 
595 /* ENET_MII_RXD0 */
596 #define ENET_MII_RXD0_PC4 \
597 	GD32_PINMUX_AF('C', 4, AF11)
598 
599 /* ENET_MII_RXD1 */
600 #define ENET_MII_RXD1_PC5 \
601 	GD32_PINMUX_AF('C', 5, AF11)
602 
603 /* ENET_MII_RXD2 */
604 #define ENET_MII_RXD2_PB0 \
605 	GD32_PINMUX_AF('B', 0, AF11)
606 #define ENET_MII_RXD2_PH6 \
607 	GD32_PINMUX_AF('H', 6, AF11)
608 
609 /* ENET_MII_RXD3 */
610 #define ENET_MII_RXD3_PB1 \
611 	GD32_PINMUX_AF('B', 1, AF11)
612 #define ENET_MII_RXD3_PH7 \
613 	GD32_PINMUX_AF('H', 7, AF11)
614 
615 /* ENET_MII_RX_CLK */
616 #define ENET_MII_RX_CLK_PA1 \
617 	GD32_PINMUX_AF('A', 1, AF11)
618 
619 /* ENET_MII_RX_DV */
620 #define ENET_MII_RX_DV_PA7 \
621 	GD32_PINMUX_AF('A', 7, AF11)
622 
623 /* ENET_MII_RX_ER */
624 #define ENET_MII_RX_ER_PB9 \
625 	GD32_PINMUX_AF('B', 9, AF1)
626 #define ENET_MII_RX_ER_PI10 \
627 	GD32_PINMUX_AF('I', 10, AF11)
628 
629 /* ENET_MII_TXD0 */
630 #define ENET_MII_TXD0_PB11 \
631 	GD32_PINMUX_AF('B', 11, AF11)
632 
633 /* ENET_MII_TXD1 */
634 #define ENET_MII_TXD1_PB12 \
635 	GD32_PINMUX_AF('B', 12, AF11)
636 
637 /* ENET_MII_TXD2 */
638 #define ENET_MII_TXD2_PC2 \
639 	GD32_PINMUX_AF('C', 2, AF11)
640 
641 /* ENET_MII_TXD3 */
642 #define ENET_MII_TXD3_PB8 \
643 	GD32_PINMUX_AF('B', 8, AF11)
644 #define ENET_MII_TXD3_PE2 \
645 	GD32_PINMUX_AF('E', 2, AF11)
646 
647 /* ENET_MII_TX_CLK */
648 #define ENET_MII_TX_CLK_PC3 \
649 	GD32_PINMUX_AF('C', 3, AF11)
650 
651 /* ENET_MII_TX_EN */
652 #define ENET_MII_TX_EN_PB10 \
653 	GD32_PINMUX_AF('B', 10, AF11)
654 
655 /* ENET_PPS_OUT */
656 #define ENET_PPS_OUT_PB5 \
657 	GD32_PINMUX_AF('B', 5, AF11)
658 
659 /* ENET_RMII_CRS_DV */
660 #define ENET_RMII_CRS_DV_PA7 \
661 	GD32_PINMUX_AF('A', 7, AF11)
662 
663 /* ENET_RMII_REF_CLK */
664 #define ENET_RMII_REF_CLK_PA1 \
665 	GD32_PINMUX_AF('A', 1, AF11)
666 
667 /* ENET_RMII_RXD0 */
668 #define ENET_RMII_RXD0_PC4 \
669 	GD32_PINMUX_AF('C', 4, AF11)
670 
671 /* ENET_RMII_RXD1 */
672 #define ENET_RMII_RXD1_PC5 \
673 	GD32_PINMUX_AF('C', 5, AF11)
674 
675 /* ENET_RMII_TXD0 */
676 #define ENET_RMII_TXD0_PB11 \
677 	GD32_PINMUX_AF('B', 11, AF11)
678 
679 /* ENET_RMII_TXD1 */
680 #define ENET_RMII_TXD1_PB12 \
681 	GD32_PINMUX_AF('B', 12, AF11)
682 
683 /* ENET_RMII_TX_EN */
684 #define ENET_RMII_TX_EN_PB10 \
685 	GD32_PINMUX_AF('B', 10, AF11)
686 
687 /* EVENTOUT */
688 #define EVENTOUT_PA0 \
689 	GD32_PINMUX_AF('A', 0, AF15)
690 #define EVENTOUT_PA1 \
691 	GD32_PINMUX_AF('A', 1, AF15)
692 #define EVENTOUT_PA2 \
693 	GD32_PINMUX_AF('A', 2, AF15)
694 #define EVENTOUT_PA3 \
695 	GD32_PINMUX_AF('A', 3, AF15)
696 #define EVENTOUT_PA4 \
697 	GD32_PINMUX_AF('A', 4, AF15)
698 #define EVENTOUT_PA5 \
699 	GD32_PINMUX_AF('A', 5, AF15)
700 #define EVENTOUT_PA6 \
701 	GD32_PINMUX_AF('A', 6, AF15)
702 #define EVENTOUT_PA7 \
703 	GD32_PINMUX_AF('A', 7, AF15)
704 #define EVENTOUT_PA8 \
705 	GD32_PINMUX_AF('A', 8, AF15)
706 #define EVENTOUT_PA9 \
707 	GD32_PINMUX_AF('A', 9, AF15)
708 #define EVENTOUT_PA10 \
709 	GD32_PINMUX_AF('A', 10, AF15)
710 #define EVENTOUT_PA11 \
711 	GD32_PINMUX_AF('A', 11, AF15)
712 #define EVENTOUT_PA12 \
713 	GD32_PINMUX_AF('A', 12, AF15)
714 #define EVENTOUT_PA13 \
715 	GD32_PINMUX_AF('A', 13, AF15)
716 #define EVENTOUT_PA14 \
717 	GD32_PINMUX_AF('A', 14, AF15)
718 #define EVENTOUT_PA15 \
719 	GD32_PINMUX_AF('A', 15, AF15)
720 #define EVENTOUT_PB0 \
721 	GD32_PINMUX_AF('B', 0, AF15)
722 #define EVENTOUT_PB1 \
723 	GD32_PINMUX_AF('B', 1, AF15)
724 #define EVENTOUT_PB2 \
725 	GD32_PINMUX_AF('B', 2, AF15)
726 #define EVENTOUT_PB3 \
727 	GD32_PINMUX_AF('B', 3, AF15)
728 #define EVENTOUT_PB4 \
729 	GD32_PINMUX_AF('B', 4, AF15)
730 #define EVENTOUT_PB5 \
731 	GD32_PINMUX_AF('B', 5, AF15)
732 #define EVENTOUT_PB6 \
733 	GD32_PINMUX_AF('B', 6, AF15)
734 #define EVENTOUT_PB7 \
735 	GD32_PINMUX_AF('B', 7, AF15)
736 #define EVENTOUT_PB8 \
737 	GD32_PINMUX_AF('B', 8, AF15)
738 #define EVENTOUT_PB9 \
739 	GD32_PINMUX_AF('B', 9, AF15)
740 #define EVENTOUT_PB10 \
741 	GD32_PINMUX_AF('B', 10, AF15)
742 #define EVENTOUT_PB11 \
743 	GD32_PINMUX_AF('B', 11, AF15)
744 #define EVENTOUT_PB12 \
745 	GD32_PINMUX_AF('B', 12, AF15)
746 #define EVENTOUT_PB13 \
747 	GD32_PINMUX_AF('B', 13, AF15)
748 #define EVENTOUT_PB14 \
749 	GD32_PINMUX_AF('B', 14, AF15)
750 #define EVENTOUT_PB15 \
751 	GD32_PINMUX_AF('B', 15, AF15)
752 #define EVENTOUT_PC0 \
753 	GD32_PINMUX_AF('C', 0, AF15)
754 #define EVENTOUT_PC1 \
755 	GD32_PINMUX_AF('C', 1, AF15)
756 #define EVENTOUT_PC2 \
757 	GD32_PINMUX_AF('C', 2, AF15)
758 #define EVENTOUT_PC3 \
759 	GD32_PINMUX_AF('C', 3, AF15)
760 #define EVENTOUT_PC4 \
761 	GD32_PINMUX_AF('C', 4, AF15)
762 #define EVENTOUT_PC5 \
763 	GD32_PINMUX_AF('C', 5, AF15)
764 #define EVENTOUT_PC6 \
765 	GD32_PINMUX_AF('C', 6, AF15)
766 #define EVENTOUT_PC7 \
767 	GD32_PINMUX_AF('C', 7, AF15)
768 #define EVENTOUT_PC8 \
769 	GD32_PINMUX_AF('C', 8, AF15)
770 #define EVENTOUT_PC9 \
771 	GD32_PINMUX_AF('C', 9, AF15)
772 #define EVENTOUT_PC10 \
773 	GD32_PINMUX_AF('C', 10, AF15)
774 #define EVENTOUT_PC11 \
775 	GD32_PINMUX_AF('C', 11, AF15)
776 #define EVENTOUT_PC12 \
777 	GD32_PINMUX_AF('C', 12, AF15)
778 #define EVENTOUT_PC13 \
779 	GD32_PINMUX_AF('C', 13, AF15)
780 #define EVENTOUT_PC14 \
781 	GD32_PINMUX_AF('C', 14, AF15)
782 #define EVENTOUT_PC15 \
783 	GD32_PINMUX_AF('C', 15, AF15)
784 #define EVENTOUT_PD0 \
785 	GD32_PINMUX_AF('D', 0, AF15)
786 #define EVENTOUT_PD1 \
787 	GD32_PINMUX_AF('D', 1, AF15)
788 #define EVENTOUT_PD2 \
789 	GD32_PINMUX_AF('D', 2, AF15)
790 #define EVENTOUT_PD3 \
791 	GD32_PINMUX_AF('D', 3, AF15)
792 #define EVENTOUT_PD4 \
793 	GD32_PINMUX_AF('D', 4, AF15)
794 #define EVENTOUT_PD5 \
795 	GD32_PINMUX_AF('D', 5, AF15)
796 #define EVENTOUT_PD6 \
797 	GD32_PINMUX_AF('D', 6, AF15)
798 #define EVENTOUT_PD7 \
799 	GD32_PINMUX_AF('D', 7, AF15)
800 #define EVENTOUT_PD8 \
801 	GD32_PINMUX_AF('D', 8, AF15)
802 #define EVENTOUT_PD9 \
803 	GD32_PINMUX_AF('D', 9, AF15)
804 #define EVENTOUT_PD10 \
805 	GD32_PINMUX_AF('D', 10, AF15)
806 #define EVENTOUT_PD11 \
807 	GD32_PINMUX_AF('D', 11, AF15)
808 #define EVENTOUT_PD12 \
809 	GD32_PINMUX_AF('D', 12, AF15)
810 #define EVENTOUT_PD13 \
811 	GD32_PINMUX_AF('D', 13, AF15)
812 #define EVENTOUT_PD14 \
813 	GD32_PINMUX_AF('D', 14, AF15)
814 #define EVENTOUT_PD15 \
815 	GD32_PINMUX_AF('D', 15, AF15)
816 #define EVENTOUT_PE0 \
817 	GD32_PINMUX_AF('E', 0, AF15)
818 #define EVENTOUT_PE1 \
819 	GD32_PINMUX_AF('E', 1, AF15)
820 #define EVENTOUT_PE2 \
821 	GD32_PINMUX_AF('E', 2, AF15)
822 #define EVENTOUT_PE3 \
823 	GD32_PINMUX_AF('E', 3, AF15)
824 #define EVENTOUT_PE4 \
825 	GD32_PINMUX_AF('E', 4, AF15)
826 #define EVENTOUT_PE5 \
827 	GD32_PINMUX_AF('E', 5, AF15)
828 #define EVENTOUT_PE6 \
829 	GD32_PINMUX_AF('E', 6, AF15)
830 #define EVENTOUT_PE7 \
831 	GD32_PINMUX_AF('E', 7, AF15)
832 #define EVENTOUT_PE8 \
833 	GD32_PINMUX_AF('E', 8, AF15)
834 #define EVENTOUT_PE9 \
835 	GD32_PINMUX_AF('E', 9, AF15)
836 #define EVENTOUT_PE10 \
837 	GD32_PINMUX_AF('E', 10, AF15)
838 #define EVENTOUT_PE11 \
839 	GD32_PINMUX_AF('E', 11, AF15)
840 #define EVENTOUT_PE12 \
841 	GD32_PINMUX_AF('E', 12, AF15)
842 #define EVENTOUT_PE13 \
843 	GD32_PINMUX_AF('E', 13, AF15)
844 #define EVENTOUT_PE14 \
845 	GD32_PINMUX_AF('E', 14, AF15)
846 #define EVENTOUT_PE15 \
847 	GD32_PINMUX_AF('E', 15, AF15)
848 #define EVENTOUT_PF0 \
849 	GD32_PINMUX_AF('F', 0, AF15)
850 #define EVENTOUT_PF1 \
851 	GD32_PINMUX_AF('F', 1, AF15)
852 #define EVENTOUT_PF2 \
853 	GD32_PINMUX_AF('F', 2, AF15)
854 #define EVENTOUT_PF3 \
855 	GD32_PINMUX_AF('F', 3, AF15)
856 #define EVENTOUT_PF4 \
857 	GD32_PINMUX_AF('F', 4, AF15)
858 #define EVENTOUT_PF5 \
859 	GD32_PINMUX_AF('F', 5, AF15)
860 #define EVENTOUT_PF6 \
861 	GD32_PINMUX_AF('F', 6, AF15)
862 #define EVENTOUT_PF7 \
863 	GD32_PINMUX_AF('F', 7, AF15)
864 #define EVENTOUT_PF8 \
865 	GD32_PINMUX_AF('F', 8, AF15)
866 #define EVENTOUT_PF9 \
867 	GD32_PINMUX_AF('F', 9, AF15)
868 #define EVENTOUT_PF10 \
869 	GD32_PINMUX_AF('F', 10, AF15)
870 #define EVENTOUT_PF11 \
871 	GD32_PINMUX_AF('F', 11, AF15)
872 #define EVENTOUT_PF12 \
873 	GD32_PINMUX_AF('F', 12, AF15)
874 #define EVENTOUT_PF13 \
875 	GD32_PINMUX_AF('F', 13, AF15)
876 #define EVENTOUT_PF14 \
877 	GD32_PINMUX_AF('F', 14, AF15)
878 #define EVENTOUT_PF15 \
879 	GD32_PINMUX_AF('F', 15, AF15)
880 #define EVENTOUT_PG0 \
881 	GD32_PINMUX_AF('G', 0, AF15)
882 #define EVENTOUT_PG1 \
883 	GD32_PINMUX_AF('G', 1, AF15)
884 #define EVENTOUT_PG2 \
885 	GD32_PINMUX_AF('G', 2, AF15)
886 #define EVENTOUT_PG3 \
887 	GD32_PINMUX_AF('G', 3, AF15)
888 #define EVENTOUT_PG4 \
889 	GD32_PINMUX_AF('G', 4, AF15)
890 #define EVENTOUT_PG5 \
891 	GD32_PINMUX_AF('G', 5, AF15)
892 #define EVENTOUT_PG6 \
893 	GD32_PINMUX_AF('G', 6, AF15)
894 #define EVENTOUT_PG7 \
895 	GD32_PINMUX_AF('G', 7, AF15)
896 #define EVENTOUT_PG8 \
897 	GD32_PINMUX_AF('G', 8, AF15)
898 #define EVENTOUT_PG9 \
899 	GD32_PINMUX_AF('G', 9, AF15)
900 #define EVENTOUT_PG10 \
901 	GD32_PINMUX_AF('G', 10, AF15)
902 #define EVENTOUT_PG11 \
903 	GD32_PINMUX_AF('G', 11, AF15)
904 #define EVENTOUT_PG12 \
905 	GD32_PINMUX_AF('G', 12, AF15)
906 #define EVENTOUT_PG13 \
907 	GD32_PINMUX_AF('G', 13, AF15)
908 #define EVENTOUT_PG14 \
909 	GD32_PINMUX_AF('G', 14, AF15)
910 #define EVENTOUT_PG15 \
911 	GD32_PINMUX_AF('G', 15, AF15)
912 #define EVENTOUT_PH0 \
913 	GD32_PINMUX_AF('H', 0, AF15)
914 #define EVENTOUT_PH1 \
915 	GD32_PINMUX_AF('H', 1, AF15)
916 #define EVENTOUT_PH2 \
917 	GD32_PINMUX_AF('H', 2, AF15)
918 #define EVENTOUT_PH3 \
919 	GD32_PINMUX_AF('H', 3, AF15)
920 #define EVENTOUT_PH4 \
921 	GD32_PINMUX_AF('H', 4, AF15)
922 #define EVENTOUT_PH5 \
923 	GD32_PINMUX_AF('H', 5, AF15)
924 #define EVENTOUT_PH6 \
925 	GD32_PINMUX_AF('H', 6, AF15)
926 #define EVENTOUT_PH7 \
927 	GD32_PINMUX_AF('H', 7, AF15)
928 #define EVENTOUT_PH8 \
929 	GD32_PINMUX_AF('H', 8, AF15)
930 #define EVENTOUT_PH9 \
931 	GD32_PINMUX_AF('H', 9, AF15)
932 #define EVENTOUT_PH10 \
933 	GD32_PINMUX_AF('H', 10, AF15)
934 #define EVENTOUT_PH11 \
935 	GD32_PINMUX_AF('H', 11, AF15)
936 #define EVENTOUT_PH12 \
937 	GD32_PINMUX_AF('H', 12, AF15)
938 #define EVENTOUT_PH13 \
939 	GD32_PINMUX_AF('H', 13, AF15)
940 #define EVENTOUT_PH14 \
941 	GD32_PINMUX_AF('H', 14, AF15)
942 #define EVENTOUT_PH15 \
943 	GD32_PINMUX_AF('H', 15, AF15)
944 #define EVENTOUT_PI0 \
945 	GD32_PINMUX_AF('I', 0, AF15)
946 #define EVENTOUT_PI1 \
947 	GD32_PINMUX_AF('I', 1, AF15)
948 #define EVENTOUT_PI2 \
949 	GD32_PINMUX_AF('I', 2, AF15)
950 #define EVENTOUT_PI3 \
951 	GD32_PINMUX_AF('I', 3, AF15)
952 #define EVENTOUT_PI4 \
953 	GD32_PINMUX_AF('I', 4, AF15)
954 #define EVENTOUT_PI5 \
955 	GD32_PINMUX_AF('I', 5, AF15)
956 #define EVENTOUT_PI6 \
957 	GD32_PINMUX_AF('I', 6, AF15)
958 #define EVENTOUT_PI7 \
959 	GD32_PINMUX_AF('I', 7, AF15)
960 #define EVENTOUT_PI8 \
961 	GD32_PINMUX_AF('I', 8, AF15)
962 #define EVENTOUT_PI9 \
963 	GD32_PINMUX_AF('I', 9, AF15)
964 #define EVENTOUT_PI10 \
965 	GD32_PINMUX_AF('I', 10, AF15)
966 #define EVENTOUT_PI11 \
967 	GD32_PINMUX_AF('I', 11, AF15)
968 
969 /* EXMC_A0 */
970 #define EXMC_A0_PF0 \
971 	GD32_PINMUX_AF('F', 0, AF12)
972 
973 /* EXMC_A1 */
974 #define EXMC_A1_PF1 \
975 	GD32_PINMUX_AF('F', 1, AF12)
976 
977 /* EXMC_A10 */
978 #define EXMC_A10_PG0 \
979 	GD32_PINMUX_AF('G', 0, AF12)
980 
981 /* EXMC_A11 */
982 #define EXMC_A11_PG1 \
983 	GD32_PINMUX_AF('G', 1, AF12)
984 
985 /* EXMC_A12 */
986 #define EXMC_A12_PG2 \
987 	GD32_PINMUX_AF('G', 2, AF12)
988 
989 /* EXMC_A13 */
990 #define EXMC_A13_PG3 \
991 	GD32_PINMUX_AF('G', 3, AF12)
992 
993 /* EXMC_A14 */
994 #define EXMC_A14_PG4 \
995 	GD32_PINMUX_AF('G', 4, AF12)
996 
997 /* EXMC_A15 */
998 #define EXMC_A15_PG5 \
999 	GD32_PINMUX_AF('G', 5, AF12)
1000 
1001 /* EXMC_A16 */
1002 #define EXMC_A16_PD11 \
1003 	GD32_PINMUX_AF('D', 11, AF12)
1004 
1005 /* EXMC_A17 */
1006 #define EXMC_A17_PD12 \
1007 	GD32_PINMUX_AF('D', 12, AF12)
1008 
1009 /* EXMC_A18 */
1010 #define EXMC_A18_PD13 \
1011 	GD32_PINMUX_AF('D', 13, AF12)
1012 
1013 /* EXMC_A19 */
1014 #define EXMC_A19_PE3 \
1015 	GD32_PINMUX_AF('E', 3, AF12)
1016 
1017 /* EXMC_A2 */
1018 #define EXMC_A2_PF2 \
1019 	GD32_PINMUX_AF('F', 2, AF12)
1020 
1021 /* EXMC_A20 */
1022 #define EXMC_A20_PE4 \
1023 	GD32_PINMUX_AF('E', 4, AF12)
1024 
1025 /* EXMC_A21 */
1026 #define EXMC_A21_PE5 \
1027 	GD32_PINMUX_AF('E', 5, AF12)
1028 
1029 /* EXMC_A22 */
1030 #define EXMC_A22_PE6 \
1031 	GD32_PINMUX_AF('E', 6, AF12)
1032 
1033 /* EXMC_A23 */
1034 #define EXMC_A23_PE2 \
1035 	GD32_PINMUX_AF('E', 2, AF12)
1036 
1037 /* EXMC_A24 */
1038 #define EXMC_A24_PG13 \
1039 	GD32_PINMUX_AF('G', 13, AF12)
1040 
1041 /* EXMC_A25 */
1042 #define EXMC_A25_PG14 \
1043 	GD32_PINMUX_AF('G', 14, AF12)
1044 
1045 /* EXMC_A3 */
1046 #define EXMC_A3_PF3 \
1047 	GD32_PINMUX_AF('F', 3, AF12)
1048 
1049 /* EXMC_A4 */
1050 #define EXMC_A4_PF4 \
1051 	GD32_PINMUX_AF('F', 4, AF12)
1052 
1053 /* EXMC_A5 */
1054 #define EXMC_A5_PF5 \
1055 	GD32_PINMUX_AF('F', 5, AF12)
1056 
1057 /* EXMC_A6 */
1058 #define EXMC_A6_PF12 \
1059 	GD32_PINMUX_AF('F', 12, AF12)
1060 
1061 /* EXMC_A7 */
1062 #define EXMC_A7_PF13 \
1063 	GD32_PINMUX_AF('F', 13, AF12)
1064 
1065 /* EXMC_A8 */
1066 #define EXMC_A8_PF14 \
1067 	GD32_PINMUX_AF('F', 14, AF12)
1068 
1069 /* EXMC_A9 */
1070 #define EXMC_A9_PF15 \
1071 	GD32_PINMUX_AF('F', 15, AF12)
1072 
1073 /* EXMC_ALE */
1074 #define EXMC_ALE_PD12 \
1075 	GD32_PINMUX_AF('D', 12, AF12)
1076 
1077 /* EXMC_CD */
1078 #define EXMC_CD_PF9 \
1079 	GD32_PINMUX_AF('F', 9, AF12)
1080 
1081 /* EXMC_CLE */
1082 #define EXMC_CLE_PD11 \
1083 	GD32_PINMUX_AF('D', 11, AF12)
1084 
1085 /* EXMC_CLK */
1086 #define EXMC_CLK_PD3 \
1087 	GD32_PINMUX_AF('D', 3, AF12)
1088 
1089 /* EXMC_D0 */
1090 #define EXMC_D0_PD14 \
1091 	GD32_PINMUX_AF('D', 14, AF12)
1092 
1093 /* EXMC_D1 */
1094 #define EXMC_D1_PD15 \
1095 	GD32_PINMUX_AF('D', 15, AF12)
1096 
1097 /* EXMC_D10 */
1098 #define EXMC_D10_PE13 \
1099 	GD32_PINMUX_AF('E', 13, AF12)
1100 
1101 /* EXMC_D11 */
1102 #define EXMC_D11_PE14 \
1103 	GD32_PINMUX_AF('E', 14, AF12)
1104 
1105 /* EXMC_D12 */
1106 #define EXMC_D12_PE15 \
1107 	GD32_PINMUX_AF('E', 15, AF12)
1108 
1109 /* EXMC_D13 */
1110 #define EXMC_D13_PD8 \
1111 	GD32_PINMUX_AF('D', 8, AF12)
1112 
1113 /* EXMC_D14 */
1114 #define EXMC_D14_PD9 \
1115 	GD32_PINMUX_AF('D', 9, AF12)
1116 
1117 /* EXMC_D15 */
1118 #define EXMC_D15_PD10 \
1119 	GD32_PINMUX_AF('D', 10, AF12)
1120 
1121 /* EXMC_D16 */
1122 #define EXMC_D16_PH8 \
1123 	GD32_PINMUX_AF('H', 8, AF12)
1124 
1125 /* EXMC_D17 */
1126 #define EXMC_D17_PH9 \
1127 	GD32_PINMUX_AF('H', 9, AF12)
1128 
1129 /* EXMC_D18 */
1130 #define EXMC_D18_PH10 \
1131 	GD32_PINMUX_AF('H', 10, AF12)
1132 
1133 /* EXMC_D19 */
1134 #define EXMC_D19_PH11 \
1135 	GD32_PINMUX_AF('H', 11, AF12)
1136 
1137 /* EXMC_D2 */
1138 #define EXMC_D2_PD0 \
1139 	GD32_PINMUX_AF('D', 0, AF12)
1140 
1141 /* EXMC_D20 */
1142 #define EXMC_D20_PH12 \
1143 	GD32_PINMUX_AF('H', 12, AF12)
1144 
1145 /* EXMC_D21 */
1146 #define EXMC_D21_PH13 \
1147 	GD32_PINMUX_AF('H', 13, AF12)
1148 
1149 /* EXMC_D22 */
1150 #define EXMC_D22_PH14 \
1151 	GD32_PINMUX_AF('H', 14, AF12)
1152 
1153 /* EXMC_D23 */
1154 #define EXMC_D23_PH15 \
1155 	GD32_PINMUX_AF('H', 15, AF12)
1156 
1157 /* EXMC_D24 */
1158 #define EXMC_D24_PI0 \
1159 	GD32_PINMUX_AF('I', 0, AF12)
1160 
1161 /* EXMC_D25 */
1162 #define EXMC_D25_PI1 \
1163 	GD32_PINMUX_AF('I', 1, AF12)
1164 
1165 /* EXMC_D26 */
1166 #define EXMC_D26_PI2 \
1167 	GD32_PINMUX_AF('I', 2, AF12)
1168 
1169 /* EXMC_D27 */
1170 #define EXMC_D27_PI3 \
1171 	GD32_PINMUX_AF('I', 3, AF12)
1172 
1173 /* EXMC_D28 */
1174 #define EXMC_D28_PI6 \
1175 	GD32_PINMUX_AF('I', 6, AF12)
1176 
1177 /* EXMC_D29 */
1178 #define EXMC_D29_PI7 \
1179 	GD32_PINMUX_AF('I', 7, AF12)
1180 
1181 /* EXMC_D3 */
1182 #define EXMC_D3_PD1 \
1183 	GD32_PINMUX_AF('D', 1, AF12)
1184 
1185 /* EXMC_D30 */
1186 #define EXMC_D30_PI9 \
1187 	GD32_PINMUX_AF('I', 9, AF12)
1188 
1189 /* EXMC_D31 */
1190 #define EXMC_D31_PI10 \
1191 	GD32_PINMUX_AF('I', 10, AF12)
1192 
1193 /* EXMC_D4 */
1194 #define EXMC_D4_PE7 \
1195 	GD32_PINMUX_AF('E', 7, AF12)
1196 
1197 /* EXMC_D5 */
1198 #define EXMC_D5_PE8 \
1199 	GD32_PINMUX_AF('E', 8, AF12)
1200 
1201 /* EXMC_D6 */
1202 #define EXMC_D6_PE9 \
1203 	GD32_PINMUX_AF('E', 9, AF12)
1204 
1205 /* EXMC_D7 */
1206 #define EXMC_D7_PE10 \
1207 	GD32_PINMUX_AF('E', 10, AF12)
1208 
1209 /* EXMC_D8 */
1210 #define EXMC_D8_PE11 \
1211 	GD32_PINMUX_AF('E', 11, AF12)
1212 
1213 /* EXMC_D9 */
1214 #define EXMC_D9_PE12 \
1215 	GD32_PINMUX_AF('E', 12, AF12)
1216 
1217 /* EXMC_INT1 */
1218 #define EXMC_INT1_PG6 \
1219 	GD32_PINMUX_AF('G', 6, AF12)
1220 
1221 /* EXMC_INT2 */
1222 #define EXMC_INT2_PG7 \
1223 	GD32_PINMUX_AF('G', 7, AF12)
1224 
1225 /* EXMC_INTR */
1226 #define EXMC_INTR_PF10 \
1227 	GD32_PINMUX_AF('F', 10, AF12)
1228 
1229 /* EXMC_NADV */
1230 #define EXMC_NADV_PB7 \
1231 	GD32_PINMUX_AF('B', 7, AF12)
1232 
1233 /* EXMC_NBL0 */
1234 #define EXMC_NBL0_PE0 \
1235 	GD32_PINMUX_AF('E', 0, AF12)
1236 
1237 /* EXMC_NBL1 */
1238 #define EXMC_NBL1_PE1 \
1239 	GD32_PINMUX_AF('E', 1, AF12)
1240 
1241 /* EXMC_NBL2 */
1242 #define EXMC_NBL2_PI4 \
1243 	GD32_PINMUX_AF('I', 4, AF12)
1244 
1245 /* EXMC_NBL3 */
1246 #define EXMC_NBL3_PI5 \
1247 	GD32_PINMUX_AF('I', 5, AF12)
1248 
1249 /* EXMC_NCE1 */
1250 #define EXMC_NCE1_PD7 \
1251 	GD32_PINMUX_AF('D', 7, AF12)
1252 
1253 /* EXMC_NCE2 */
1254 #define EXMC_NCE2_PG9 \
1255 	GD32_PINMUX_AF('G', 9, AF12)
1256 
1257 /* EXMC_NCE3_0 */
1258 #define EXMC_NCE3_0_PG10 \
1259 	GD32_PINMUX_AF('G', 10, AF12)
1260 
1261 /* EXMC_NCE3_1 */
1262 #define EXMC_NCE3_1_PG11 \
1263 	GD32_PINMUX_AF('G', 11, AF12)
1264 
1265 /* EXMC_NE0 */
1266 #define EXMC_NE0_PD7 \
1267 	GD32_PINMUX_AF('D', 7, AF12)
1268 
1269 /* EXMC_NE1 */
1270 #define EXMC_NE1_PG9 \
1271 	GD32_PINMUX_AF('G', 9, AF12)
1272 
1273 /* EXMC_NE2 */
1274 #define EXMC_NE2_PG10 \
1275 	GD32_PINMUX_AF('G', 10, AF12)
1276 
1277 /* EXMC_NE3 */
1278 #define EXMC_NE3_PG12 \
1279 	GD32_PINMUX_AF('G', 12, AF12)
1280 
1281 /* EXMC_NIORD */
1282 #define EXMC_NIORD_PF6 \
1283 	GD32_PINMUX_AF('F', 6, AF12)
1284 
1285 /* EXMC_NIOWR */
1286 #define EXMC_NIOWR_PF8 \
1287 	GD32_PINMUX_AF('F', 8, AF12)
1288 
1289 /* EXMC_NL */
1290 #define EXMC_NL_PB7 \
1291 	GD32_PINMUX_AF('B', 7, AF12)
1292 
1293 /* EXMC_NOE */
1294 #define EXMC_NOE_PD4 \
1295 	GD32_PINMUX_AF('D', 4, AF12)
1296 
1297 /* EXMC_NREG */
1298 #define EXMC_NREG_PF7 \
1299 	GD32_PINMUX_AF('F', 7, AF12)
1300 
1301 /* EXMC_NWAIT */
1302 #define EXMC_NWAIT_PD6 \
1303 	GD32_PINMUX_AF('D', 6, AF12)
1304 
1305 /* EXMC_NWE */
1306 #define EXMC_NWE_PD5 \
1307 	GD32_PINMUX_AF('D', 5, AF12)
1308 
1309 /* EXMC_SDCKE0 */
1310 #define EXMC_SDCKE0_PC3 \
1311 	GD32_PINMUX_AF('C', 3, AF12)
1312 #define EXMC_SDCKE0_PC5 \
1313 	GD32_PINMUX_AF('C', 5, AF12)
1314 #define EXMC_SDCKE0_PH2 \
1315 	GD32_PINMUX_AF('H', 2, AF12)
1316 
1317 /* EXMC_SDCKE1 */
1318 #define EXMC_SDCKE1_PB5 \
1319 	GD32_PINMUX_AF('B', 5, AF12)
1320 #define EXMC_SDCKE1_PH7 \
1321 	GD32_PINMUX_AF('H', 7, AF12)
1322 
1323 /* EXMC_SDCLK */
1324 #define EXMC_SDCLK_PG8 \
1325 	GD32_PINMUX_AF('G', 8, AF12)
1326 
1327 /* EXMC_SDNCAS */
1328 #define EXMC_SDNCAS_PG15 \
1329 	GD32_PINMUX_AF('G', 15, AF12)
1330 
1331 /* EXMC_SDNE0 */
1332 #define EXMC_SDNE0_PC2 \
1333 	GD32_PINMUX_AF('C', 2, AF12)
1334 #define EXMC_SDNE0_PC4 \
1335 	GD32_PINMUX_AF('C', 4, AF12)
1336 #define EXMC_SDNE0_PH3 \
1337 	GD32_PINMUX_AF('H', 3, AF12)
1338 
1339 /* EXMC_SDNE1 */
1340 #define EXMC_SDNE1_PB6 \
1341 	GD32_PINMUX_AF('B', 6, AF11)
1342 #define EXMC_SDNE1_PH6 \
1343 	GD32_PINMUX_AF('H', 6, AF12)
1344 
1345 /* EXMC_SDNRAS */
1346 #define EXMC_SDNRAS_PF11 \
1347 	GD32_PINMUX_AF('F', 11, AF12)
1348 
1349 /* EXMC_SDNWE */
1350 #define EXMC_SDNWE_PC0 \
1351 	GD32_PINMUX_AF('C', 0, AF12)
1352 #define EXMC_SDNWE_PH5 \
1353 	GD32_PINMUX_AF('H', 5, AF12)
1354 
1355 /* EXMC_SD_NWE */
1356 #define EXMC_SD_NWE_PA7 \
1357 	GD32_PINMUX_AF('A', 7, AF12)
1358 
1359 /* I2C0_SCL */
1360 #define I2C0_SCL_PB6 \
1361 	GD32_PINMUX_AF('B', 6, AF4)
1362 #define I2C0_SCL_PB8 \
1363 	GD32_PINMUX_AF('B', 8, AF4)
1364 
1365 /* I2C0_SDA */
1366 #define I2C0_SDA_PB7 \
1367 	GD32_PINMUX_AF('B', 7, AF4)
1368 #define I2C0_SDA_PB9 \
1369 	GD32_PINMUX_AF('B', 9, AF4)
1370 
1371 /* I2C0_SMBA */
1372 #define I2C0_SMBA_PB5 \
1373 	GD32_PINMUX_AF('B', 5, AF4)
1374 
1375 /* I2C0_TXFRAME */
1376 #define I2C0_TXFRAME_PB4 \
1377 	GD32_PINMUX_AF('B', 4, AF4)
1378 
1379 /* I2C1_SCL */
1380 #define I2C1_SCL_PB10 \
1381 	GD32_PINMUX_AF('B', 10, AF4)
1382 #define I2C1_SCL_PF1 \
1383 	GD32_PINMUX_AF('F', 1, AF4)
1384 #define I2C1_SCL_PH4 \
1385 	GD32_PINMUX_AF('H', 4, AF4)
1386 
1387 /* I2C1_SDA */
1388 #define I2C1_SDA_PB3 \
1389 	GD32_PINMUX_AF('B', 3, AF9)
1390 #define I2C1_SDA_PB11 \
1391 	GD32_PINMUX_AF('B', 11, AF4)
1392 #define I2C1_SDA_PC12 \
1393 	GD32_PINMUX_AF('C', 12, AF4)
1394 #define I2C1_SDA_PF0 \
1395 	GD32_PINMUX_AF('F', 0, AF4)
1396 #define I2C1_SDA_PH5 \
1397 	GD32_PINMUX_AF('H', 5, AF4)
1398 
1399 /* I2C1_SMBA */
1400 #define I2C1_SMBA_PB12 \
1401 	GD32_PINMUX_AF('B', 12, AF4)
1402 #define I2C1_SMBA_PF2 \
1403 	GD32_PINMUX_AF('F', 2, AF4)
1404 #define I2C1_SMBA_PH6 \
1405 	GD32_PINMUX_AF('H', 6, AF4)
1406 
1407 /* I2C1_TXFRAME */
1408 #define I2C1_TXFRAME_PB13 \
1409 	GD32_PINMUX_AF('B', 13, AF4)
1410 #define I2C1_TXFRAME_PF3 \
1411 	GD32_PINMUX_AF('F', 3, AF4)
1412 #define I2C1_TXFRAME_PH3 \
1413 	GD32_PINMUX_AF('H', 3, AF4)
1414 
1415 /* I2C2_SCL */
1416 #define I2C2_SCL_PA8 \
1417 	GD32_PINMUX_AF('A', 8, AF4)
1418 #define I2C2_SCL_PH7 \
1419 	GD32_PINMUX_AF('H', 7, AF4)
1420 
1421 /* I2C2_SDA */
1422 #define I2C2_SDA_PB4 \
1423 	GD32_PINMUX_AF('B', 4, AF9)
1424 #define I2C2_SDA_PC9 \
1425 	GD32_PINMUX_AF('C', 9, AF4)
1426 #define I2C2_SDA_PH8 \
1427 	GD32_PINMUX_AF('H', 8, AF4)
1428 
1429 /* I2C2_SMBA */
1430 #define I2C2_SMBA_PA9 \
1431 	GD32_PINMUX_AF('A', 9, AF4)
1432 #define I2C2_SMBA_PH9 \
1433 	GD32_PINMUX_AF('H', 9, AF4)
1434 
1435 /* I2C2_TXFRAME */
1436 #define I2C2_TXFRAME_PA10 \
1437 	GD32_PINMUX_AF('A', 10, AF4)
1438 #define I2C2_TXFRAME_PH10 \
1439 	GD32_PINMUX_AF('H', 10, AF4)
1440 
1441 /* I2S1_ADD_SD */
1442 #define I2S1_ADD_SD_PB14 \
1443 	GD32_PINMUX_AF('B', 14, AF6)
1444 #define I2S1_ADD_SD_PC2 \
1445 	GD32_PINMUX_AF('C', 2, AF6)
1446 #define I2S1_ADD_SD_PI2 \
1447 	GD32_PINMUX_AF('I', 2, AF6)
1448 
1449 /* I2S1_CK */
1450 #define I2S1_CK_PA9 \
1451 	GD32_PINMUX_AF('A', 9, AF5)
1452 #define I2S1_CK_PB10 \
1453 	GD32_PINMUX_AF('B', 10, AF5)
1454 #define I2S1_CK_PB13 \
1455 	GD32_PINMUX_AF('B', 13, AF5)
1456 #define I2S1_CK_PC7 \
1457 	GD32_PINMUX_AF('C', 7, AF5)
1458 #define I2S1_CK_PD3 \
1459 	GD32_PINMUX_AF('D', 3, AF5)
1460 
1461 /* I2S1_MCK */
1462 #define I2S1_MCK_PA3 \
1463 	GD32_PINMUX_AF('A', 3, AF5)
1464 #define I2S1_MCK_PA6 \
1465 	GD32_PINMUX_AF('A', 6, AF6)
1466 #define I2S1_MCK_PC6 \
1467 	GD32_PINMUX_AF('C', 6, AF5)
1468 
1469 /* I2S1_SD */
1470 #define I2S1_SD_PB15 \
1471 	GD32_PINMUX_AF('B', 15, AF5)
1472 #define I2S1_SD_PC1 \
1473 	GD32_PINMUX_AF('C', 1, AF7)
1474 #define I2S1_SD_PC3 \
1475 	GD32_PINMUX_AF('C', 3, AF5)
1476 
1477 /* I2S1_WS */
1478 #define I2S1_WS_PB9 \
1479 	GD32_PINMUX_AF('B', 9, AF5)
1480 #define I2S1_WS_PB12 \
1481 	GD32_PINMUX_AF('B', 12, AF5)
1482 #define I2S1_WS_PD1 \
1483 	GD32_PINMUX_AF('D', 1, AF7)
1484 
1485 /* I2S2_ADD_SD */
1486 #define I2S2_ADD_SD_PB4 \
1487 	GD32_PINMUX_AF('B', 4, AF7)
1488 #define I2S2_ADD_SD_PC11 \
1489 	GD32_PINMUX_AF('C', 11, AF5)
1490 
1491 /* I2S2_CK */
1492 #define I2S2_CK_PB3 \
1493 	GD32_PINMUX_AF('B', 3, AF6)
1494 #define I2S2_CK_PC10 \
1495 	GD32_PINMUX_AF('C', 10, AF6)
1496 
1497 /* I2S2_MCK */
1498 #define I2S2_MCK_PB10 \
1499 	GD32_PINMUX_AF('B', 10, AF6)
1500 #define I2S2_MCK_PC7 \
1501 	GD32_PINMUX_AF('C', 7, AF6)
1502 
1503 /* I2S2_SD */
1504 #define I2S2_SD_PB0 \
1505 	GD32_PINMUX_AF('B', 0, AF7)
1506 #define I2S2_SD_PB2 \
1507 	GD32_PINMUX_AF('B', 2, AF7)
1508 #define I2S2_SD_PB5 \
1509 	GD32_PINMUX_AF('B', 5, AF6)
1510 #define I2S2_SD_PC1 \
1511 	GD32_PINMUX_AF('C', 1, AF5)
1512 #define I2S2_SD_PC12 \
1513 	GD32_PINMUX_AF('C', 12, AF6)
1514 #define I2S2_SD_PD0 \
1515 	GD32_PINMUX_AF('D', 0, AF6)
1516 #define I2S2_SD_PD6 \
1517 	GD32_PINMUX_AF('D', 6, AF5)
1518 
1519 /* I2S2_WS */
1520 #define I2S2_WS_PA4 \
1521 	GD32_PINMUX_AF('A', 4, AF6)
1522 #define I2S2_WS_PA15 \
1523 	GD32_PINMUX_AF('A', 15, AF6)
1524 
1525 /* I2S_CKIN */
1526 #define I2S_CKIN_PA2 \
1527 	GD32_PINMUX_AF('A', 2, AF5)
1528 #define I2S_CKIN_PB11 \
1529 	GD32_PINMUX_AF('B', 11, AF5)
1530 #define I2S_CKIN_PC9 \
1531 	GD32_PINMUX_AF('C', 9, AF5)
1532 
1533 /* JTCK */
1534 #define JTCK_PA14 \
1535 	GD32_PINMUX_AF('A', 14, AF0)
1536 
1537 /* JTDI */
1538 #define JTDI_PA15 \
1539 	GD32_PINMUX_AF('A', 15, AF0)
1540 
1541 /* JTDO */
1542 #define JTDO_PB3 \
1543 	GD32_PINMUX_AF('B', 3, AF0)
1544 
1545 /* JTMS */
1546 #define JTMS_PA13 \
1547 	GD32_PINMUX_AF('A', 13, AF0)
1548 
1549 /* NJTRST */
1550 #define NJTRST_PB4 \
1551 	GD32_PINMUX_AF('B', 4, AF0)
1552 
1553 /* RTC_REFIN */
1554 #define RTC_REFIN_PB15 \
1555 	GD32_PINMUX_AF('B', 15, AF0)
1556 
1557 /* SDIO_CK */
1558 #define SDIO_CK_PB2 \
1559 	GD32_PINMUX_AF('B', 2, AF12)
1560 #define SDIO_CK_PC12 \
1561 	GD32_PINMUX_AF('C', 12, AF12)
1562 
1563 /* SDIO_CMD */
1564 #define SDIO_CMD_PA6 \
1565 	GD32_PINMUX_AF('A', 6, AF12)
1566 #define SDIO_CMD_PD2 \
1567 	GD32_PINMUX_AF('D', 2, AF12)
1568 
1569 /* SDIO_D0 */
1570 #define SDIO_D0_PB4 \
1571 	GD32_PINMUX_AF('B', 4, AF12)
1572 #define SDIO_D0_PC8 \
1573 	GD32_PINMUX_AF('C', 8, AF12)
1574 
1575 /* SDIO_D1 */
1576 #define SDIO_D1_PA8 \
1577 	GD32_PINMUX_AF('A', 8, AF12)
1578 #define SDIO_D1_PB0 \
1579 	GD32_PINMUX_AF('B', 0, AF12)
1580 #define SDIO_D1_PC9 \
1581 	GD32_PINMUX_AF('C', 9, AF12)
1582 
1583 /* SDIO_D2 */
1584 #define SDIO_D2_PA9 \
1585 	GD32_PINMUX_AF('A', 9, AF12)
1586 #define SDIO_D2_PB1 \
1587 	GD32_PINMUX_AF('B', 1, AF12)
1588 #define SDIO_D2_PC10 \
1589 	GD32_PINMUX_AF('C', 10, AF12)
1590 
1591 /* SDIO_D3 */
1592 #define SDIO_D3_PC11 \
1593 	GD32_PINMUX_AF('C', 11, AF12)
1594 
1595 /* SDIO_D4 */
1596 #define SDIO_D4_PB8 \
1597 	GD32_PINMUX_AF('B', 8, AF12)
1598 
1599 /* SDIO_D5 */
1600 #define SDIO_D5_PB9 \
1601 	GD32_PINMUX_AF('B', 9, AF12)
1602 
1603 /* SDIO_D6 */
1604 #define SDIO_D6_PC6 \
1605 	GD32_PINMUX_AF('C', 6, AF12)
1606 
1607 /* SDIO_D7 */
1608 #define SDIO_D7_PB10 \
1609 	GD32_PINMUX_AF('B', 10, AF12)
1610 #define SDIO_D7_PC7 \
1611 	GD32_PINMUX_AF('C', 7, AF12)
1612 
1613 /* SPI0_MISO */
1614 #define SPI0_MISO_PA6 \
1615 	GD32_PINMUX_AF('A', 6, AF5)
1616 #define SPI0_MISO_PB4 \
1617 	GD32_PINMUX_AF('B', 4, AF5)
1618 
1619 /* SPI0_MOSI */
1620 #define SPI0_MOSI_PA7 \
1621 	GD32_PINMUX_AF('A', 7, AF5)
1622 #define SPI0_MOSI_PB5 \
1623 	GD32_PINMUX_AF('B', 5, AF5)
1624 
1625 /* SPI0_NSS */
1626 #define SPI0_NSS_PA4 \
1627 	GD32_PINMUX_AF('A', 4, AF5)
1628 #define SPI0_NSS_PA15 \
1629 	GD32_PINMUX_AF('A', 15, AF5)
1630 
1631 /* SPI0_SCK */
1632 #define SPI0_SCK_PA5 \
1633 	GD32_PINMUX_AF('A', 5, AF5)
1634 #define SPI0_SCK_PB3 \
1635 	GD32_PINMUX_AF('B', 3, AF5)
1636 
1637 /* SPI1_MISO */
1638 #define SPI1_MISO_PB14 \
1639 	GD32_PINMUX_AF('B', 14, AF5)
1640 #define SPI1_MISO_PC2 \
1641 	GD32_PINMUX_AF('C', 2, AF5)
1642 #define SPI1_MISO_PI2 \
1643 	GD32_PINMUX_AF('I', 2, AF5)
1644 
1645 /* SPI1_MOSI */
1646 #define SPI1_MOSI_PB15 \
1647 	GD32_PINMUX_AF('B', 15, AF5)
1648 #define SPI1_MOSI_PC1 \
1649 	GD32_PINMUX_AF('C', 1, AF7)
1650 #define SPI1_MOSI_PC3 \
1651 	GD32_PINMUX_AF('C', 3, AF5)
1652 #define SPI1_MOSI_PI3 \
1653 	GD32_PINMUX_AF('I', 3, AF5)
1654 
1655 /* SPI1_NSS */
1656 #define SPI1_NSS_PB9 \
1657 	GD32_PINMUX_AF('B', 9, AF5)
1658 #define SPI1_NSS_PB12 \
1659 	GD32_PINMUX_AF('B', 12, AF5)
1660 #define SPI1_NSS_PD1 \
1661 	GD32_PINMUX_AF('D', 1, AF7)
1662 #define SPI1_NSS_PI0 \
1663 	GD32_PINMUX_AF('I', 0, AF5)
1664 
1665 /* SPI1_SCK */
1666 #define SPI1_SCK_PA9 \
1667 	GD32_PINMUX_AF('A', 9, AF5)
1668 #define SPI1_SCK_PB10 \
1669 	GD32_PINMUX_AF('B', 10, AF5)
1670 #define SPI1_SCK_PB13 \
1671 	GD32_PINMUX_AF('B', 13, AF5)
1672 #define SPI1_SCK_PC7 \
1673 	GD32_PINMUX_AF('C', 7, AF5)
1674 #define SPI1_SCK_PD3 \
1675 	GD32_PINMUX_AF('D', 3, AF5)
1676 #define SPI1_SCK_PI1 \
1677 	GD32_PINMUX_AF('I', 1, AF5)
1678 
1679 /* SPI2_MISO */
1680 #define SPI2_MISO_PB4 \
1681 	GD32_PINMUX_AF('B', 4, AF6)
1682 #define SPI2_MISO_PC11 \
1683 	GD32_PINMUX_AF('C', 11, AF6)
1684 
1685 /* SPI2_MOSI */
1686 #define SPI2_MOSI_PB0 \
1687 	GD32_PINMUX_AF('B', 0, AF7)
1688 #define SPI2_MOSI_PB2 \
1689 	GD32_PINMUX_AF('B', 2, AF7)
1690 #define SPI2_MOSI_PB5 \
1691 	GD32_PINMUX_AF('B', 5, AF6)
1692 #define SPI2_MOSI_PC1 \
1693 	GD32_PINMUX_AF('C', 1, AF5)
1694 #define SPI2_MOSI_PC12 \
1695 	GD32_PINMUX_AF('C', 12, AF6)
1696 #define SPI2_MOSI_PD0 \
1697 	GD32_PINMUX_AF('D', 0, AF6)
1698 #define SPI2_MOSI_PD6 \
1699 	GD32_PINMUX_AF('D', 6, AF5)
1700 
1701 /* SPI2_NSS */
1702 #define SPI2_NSS_PA4 \
1703 	GD32_PINMUX_AF('A', 4, AF6)
1704 #define SPI2_NSS_PA15 \
1705 	GD32_PINMUX_AF('A', 15, AF6)
1706 
1707 /* SPI2_SCK */
1708 #define SPI2_SCK_PB3 \
1709 	GD32_PINMUX_AF('B', 3, AF6)
1710 #define SPI2_SCK_PC10 \
1711 	GD32_PINMUX_AF('C', 10, AF6)
1712 
1713 /* SWCLK */
1714 #define SWCLK_PA14 \
1715 	GD32_PINMUX_AF('A', 14, AF0)
1716 
1717 /* SWDIO */
1718 #define SWDIO_PA13 \
1719 	GD32_PINMUX_AF('A', 13, AF0)
1720 
1721 /* TIMER0_BRKIN */
1722 #define TIMER0_BRKIN_PA6 \
1723 	GD32_PINMUX_AF('A', 6, AF1)
1724 #define TIMER0_BRKIN_PB12 \
1725 	GD32_PINMUX_AF('B', 12, AF1)
1726 #define TIMER0_BRKIN_PE15 \
1727 	GD32_PINMUX_AF('E', 15, AF1)
1728 
1729 /* TIMER0_CH0 */
1730 #define TIMER0_CH0_PA8 \
1731 	GD32_PINMUX_AF('A', 8, AF1)
1732 #define TIMER0_CH0_PE9 \
1733 	GD32_PINMUX_AF('E', 9, AF0)
1734 
1735 /* TIMER0_CH0_ON */
1736 #define TIMER0_CH0_ON_PA7 \
1737 	GD32_PINMUX_AF('A', 7, AF1)
1738 #define TIMER0_CH0_ON_PB13 \
1739 	GD32_PINMUX_AF('B', 13, AF1)
1740 #define TIMER0_CH0_ON_PE8 \
1741 	GD32_PINMUX_AF('E', 8, AF1)
1742 
1743 /* TIMER0_CH1 */
1744 #define TIMER0_CH1_PA9 \
1745 	GD32_PINMUX_AF('A', 9, AF1)
1746 #define TIMER0_CH1_PE11 \
1747 	GD32_PINMUX_AF('E', 11, AF0)
1748 
1749 /* TIMER0_CH1_ON */
1750 #define TIMER0_CH1_ON_PB0 \
1751 	GD32_PINMUX_AF('B', 0, AF1)
1752 #define TIMER0_CH1_ON_PB14 \
1753 	GD32_PINMUX_AF('B', 14, AF1)
1754 #define TIMER0_CH1_ON_PE1 \
1755 	GD32_PINMUX_AF('E', 1, AF1)
1756 #define TIMER0_CH1_ON_PE10 \
1757 	GD32_PINMUX_AF('E', 10, AF1)
1758 
1759 /* TIMER0_CH2 */
1760 #define TIMER0_CH2_PA10 \
1761 	GD32_PINMUX_AF('A', 10, AF1)
1762 #define TIMER0_CH2_PE13 \
1763 	GD32_PINMUX_AF('E', 13, AF0)
1764 
1765 /* TIMER0_CH2_ON */
1766 #define TIMER0_CH2_ON_PB1 \
1767 	GD32_PINMUX_AF('B', 1, AF1)
1768 #define TIMER0_CH2_ON_PB15 \
1769 	GD32_PINMUX_AF('B', 15, AF1)
1770 #define TIMER0_CH2_ON_PE12 \
1771 	GD32_PINMUX_AF('E', 12, AF1)
1772 
1773 /* TIMER0_CH3 */
1774 #define TIMER0_CH3_PA11 \
1775 	GD32_PINMUX_AF('A', 11, AF1)
1776 #define TIMER0_CH3_PE14 \
1777 	GD32_PINMUX_AF('E', 14, AF0)
1778 
1779 /* TIMER0_ETI */
1780 #define TIMER0_ETI_PA12 \
1781 	GD32_PINMUX_AF('A', 12, AF1)
1782 #define TIMER0_ETI_PE7 \
1783 	GD32_PINMUX_AF('E', 7, AF0)
1784 
1785 /* TIMER10_CH0 */
1786 #define TIMER10_CH0_PB9 \
1787 	GD32_PINMUX_AF('B', 9, AF3)
1788 #define TIMER10_CH0_PF7 \
1789 	GD32_PINMUX_AF('F', 7, AF3)
1790 
1791 /* TIMER11_CH0 */
1792 #define TIMER11_CH0_PB14 \
1793 	GD32_PINMUX_AF('B', 14, AF9)
1794 #define TIMER11_CH0_PH6 \
1795 	GD32_PINMUX_AF('H', 6, AF9)
1796 
1797 /* TIMER11_CH1 */
1798 #define TIMER11_CH1_PB15 \
1799 	GD32_PINMUX_AF('B', 15, AF9)
1800 #define TIMER11_CH1_PH9 \
1801 	GD32_PINMUX_AF('H', 9, AF9)
1802 
1803 /* TIMER12_CH0 */
1804 #define TIMER12_CH0_PA6 \
1805 	GD32_PINMUX_AF('A', 6, AF9)
1806 #define TIMER12_CH0_PF8 \
1807 	GD32_PINMUX_AF('F', 8, AF9)
1808 
1809 /* TIMER13_CH0 */
1810 #define TIMER13_CH0_PA7 \
1811 	GD32_PINMUX_AF('A', 7, AF9)
1812 #define TIMER13_CH0_PF9 \
1813 	GD32_PINMUX_AF('F', 9, AF9)
1814 
1815 /* TIMER1_CH0 */
1816 #define TIMER1_CH0_PA0 \
1817 	GD32_PINMUX_AF('A', 0, AF1)
1818 #define TIMER1_CH0_PA5 \
1819 	GD32_PINMUX_AF('A', 5, AF1)
1820 #define TIMER1_CH0_PA15 \
1821 	GD32_PINMUX_AF('A', 15, AF1)
1822 #define TIMER1_CH0_PB8 \
1823 	GD32_PINMUX_AF('B', 8, AF1)
1824 
1825 /* TIMER1_CH1 */
1826 #define TIMER1_CH1_PA1 \
1827 	GD32_PINMUX_AF('A', 1, AF1)
1828 #define TIMER1_CH1_PB3 \
1829 	GD32_PINMUX_AF('B', 3, AF1)
1830 #define TIMER1_CH1_PB9 \
1831 	GD32_PINMUX_AF('B', 9, AF1)
1832 
1833 /* TIMER1_CH2 */
1834 #define TIMER1_CH2_PA2 \
1835 	GD32_PINMUX_AF('A', 2, AF1)
1836 #define TIMER1_CH2_PB10 \
1837 	GD32_PINMUX_AF('B', 10, AF1)
1838 
1839 /* TIMER1_CH3 */
1840 #define TIMER1_CH3_PA3 \
1841 	GD32_PINMUX_AF('A', 3, AF1)
1842 #define TIMER1_CH3_PB2 \
1843 	GD32_PINMUX_AF('B', 2, AF1)
1844 #define TIMER1_CH3_PB11 \
1845 	GD32_PINMUX_AF('B', 11, AF1)
1846 
1847 /* TIMER1_ETI */
1848 #define TIMER1_ETI_PA0 \
1849 	GD32_PINMUX_AF('A', 0, AF1)
1850 #define TIMER1_ETI_PA5 \
1851 	GD32_PINMUX_AF('A', 5, AF1)
1852 #define TIMER1_ETI_PA15 \
1853 	GD32_PINMUX_AF('A', 15, AF1)
1854 #define TIMER1_ETI_PB8 \
1855 	GD32_PINMUX_AF('B', 8, AF1)
1856 
1857 /* TIMER2_CH0 */
1858 #define TIMER2_CH0_PA6 \
1859 	GD32_PINMUX_AF('A', 6, AF2)
1860 #define TIMER2_CH0_PB4 \
1861 	GD32_PINMUX_AF('B', 4, AF2)
1862 #define TIMER2_CH0_PC6 \
1863 	GD32_PINMUX_AF('C', 6, AF2)
1864 
1865 /* TIMER2_CH1 */
1866 #define TIMER2_CH1_PA7 \
1867 	GD32_PINMUX_AF('A', 7, AF2)
1868 #define TIMER2_CH1_PB5 \
1869 	GD32_PINMUX_AF('B', 5, AF2)
1870 #define TIMER2_CH1_PC7 \
1871 	GD32_PINMUX_AF('C', 7, AF2)
1872 
1873 /* TIMER2_CH2 */
1874 #define TIMER2_CH2_PB0 \
1875 	GD32_PINMUX_AF('B', 0, AF2)
1876 #define TIMER2_CH2_PC8 \
1877 	GD32_PINMUX_AF('C', 8, AF2)
1878 
1879 /* TIMER2_CH3 */
1880 #define TIMER2_CH3_PB1 \
1881 	GD32_PINMUX_AF('B', 1, AF2)
1882 #define TIMER2_CH3_PC9 \
1883 	GD32_PINMUX_AF('C', 9, AF2)
1884 
1885 /* TIMER2_ETI */
1886 #define TIMER2_ETI_PD2 \
1887 	GD32_PINMUX_AF('D', 2, AF2)
1888 
1889 /* TIMER3_CH0 */
1890 #define TIMER3_CH0_PB6 \
1891 	GD32_PINMUX_AF('B', 6, AF2)
1892 #define TIMER3_CH0_PD12 \
1893 	GD32_PINMUX_AF('D', 12, AF2)
1894 
1895 /* TIMER3_CH1 */
1896 #define TIMER3_CH1_PB7 \
1897 	GD32_PINMUX_AF('B', 7, AF2)
1898 #define TIMER3_CH1_PD13 \
1899 	GD32_PINMUX_AF('D', 13, AF2)
1900 
1901 /* TIMER3_CH2 */
1902 #define TIMER3_CH2_PB8 \
1903 	GD32_PINMUX_AF('B', 8, AF2)
1904 #define TIMER3_CH2_PD14 \
1905 	GD32_PINMUX_AF('D', 14, AF2)
1906 
1907 /* TIMER3_CH3 */
1908 #define TIMER3_CH3_PB9 \
1909 	GD32_PINMUX_AF('B', 9, AF2)
1910 #define TIMER3_CH3_PD15 \
1911 	GD32_PINMUX_AF('D', 15, AF2)
1912 
1913 /* TIMER3_ETI */
1914 #define TIMER3_ETI_PE0 \
1915 	GD32_PINMUX_AF('E', 0, AF2)
1916 
1917 /* TIMER4_CH0 */
1918 #define TIMER4_CH0_PA0 \
1919 	GD32_PINMUX_AF('A', 0, AF2)
1920 #define TIMER4_CH0_PH10 \
1921 	GD32_PINMUX_AF('H', 10, AF2)
1922 
1923 /* TIMER4_CH1 */
1924 #define TIMER4_CH1_PA1 \
1925 	GD32_PINMUX_AF('A', 1, AF2)
1926 #define TIMER4_CH1_PH11 \
1927 	GD32_PINMUX_AF('H', 11, AF2)
1928 
1929 /* TIMER4_CH2 */
1930 #define TIMER4_CH2_PA2 \
1931 	GD32_PINMUX_AF('A', 2, AF2)
1932 #define TIMER4_CH2_PH12 \
1933 	GD32_PINMUX_AF('H', 12, AF2)
1934 
1935 /* TIMER4_CH3 */
1936 #define TIMER4_CH3_PA3 \
1937 	GD32_PINMUX_AF('A', 3, AF2)
1938 #define TIMER4_CH3_PI0 \
1939 	GD32_PINMUX_AF('I', 0, AF2)
1940 
1941 /* TIMER7_BRKIN */
1942 #define TIMER7_BRKIN_PA6 \
1943 	GD32_PINMUX_AF('A', 6, AF3)
1944 #define TIMER7_BRKIN_PI4 \
1945 	GD32_PINMUX_AF('I', 4, AF3)
1946 
1947 /* TIMER7_CH0 */
1948 #define TIMER7_CH0_PC6 \
1949 	GD32_PINMUX_AF('C', 6, AF3)
1950 #define TIMER7_CH0_PI5 \
1951 	GD32_PINMUX_AF('I', 5, AF3)
1952 
1953 /* TIMER7_CH0_ON */
1954 #define TIMER7_CH0_ON_PA5 \
1955 	GD32_PINMUX_AF('A', 5, AF3)
1956 #define TIMER7_CH0_ON_PA7 \
1957 	GD32_PINMUX_AF('A', 7, AF3)
1958 #define TIMER7_CH0_ON_PH13 \
1959 	GD32_PINMUX_AF('H', 13, AF3)
1960 
1961 /* TIMER7_CH1 */
1962 #define TIMER7_CH1_PC7 \
1963 	GD32_PINMUX_AF('C', 7, AF3)
1964 #define TIMER7_CH1_PI6 \
1965 	GD32_PINMUX_AF('I', 6, AF3)
1966 
1967 /* TIMER7_CH1_ON */
1968 #define TIMER7_CH1_ON_PB0 \
1969 	GD32_PINMUX_AF('B', 0, AF3)
1970 #define TIMER7_CH1_ON_PB14 \
1971 	GD32_PINMUX_AF('B', 14, AF3)
1972 #define TIMER7_CH1_ON_PH14 \
1973 	GD32_PINMUX_AF('H', 14, AF3)
1974 
1975 /* TIMER7_CH2 */
1976 #define TIMER7_CH2_PC8 \
1977 	GD32_PINMUX_AF('C', 8, AF3)
1978 #define TIMER7_CH2_PI7 \
1979 	GD32_PINMUX_AF('I', 7, AF3)
1980 
1981 /* TIMER7_CH2_ON */
1982 #define TIMER7_CH2_ON_PB1 \
1983 	GD32_PINMUX_AF('B', 1, AF3)
1984 #define TIMER7_CH2_ON_PB15 \
1985 	GD32_PINMUX_AF('B', 15, AF3)
1986 #define TIMER7_CH2_ON_PH15 \
1987 	GD32_PINMUX_AF('H', 15, AF3)
1988 
1989 /* TIMER7_CH3 */
1990 #define TIMER7_CH3_PC9 \
1991 	GD32_PINMUX_AF('C', 9, AF3)
1992 #define TIMER7_CH3_PI2 \
1993 	GD32_PINMUX_AF('I', 2, AF3)
1994 
1995 /* TIMER7_ETI */
1996 #define TIMER7_ETI_PA0 \
1997 	GD32_PINMUX_AF('A', 0, AF3)
1998 #define TIMER7_ETI_PI3 \
1999 	GD32_PINMUX_AF('I', 3, AF3)
2000 
2001 /* TIMER8_CH0 */
2002 #define TIMER8_CH0_PA2 \
2003 	GD32_PINMUX_AF('A', 2, AF3)
2004 #define TIMER8_CH0_PE5 \
2005 	GD32_PINMUX_AF('E', 5, AF3)
2006 
2007 /* TIMER8_CH1 */
2008 #define TIMER8_CH1_PA3 \
2009 	GD32_PINMUX_AF('A', 3, AF3)
2010 #define TIMER8_CH1_PE6 \
2011 	GD32_PINMUX_AF('E', 6, AF3)
2012 
2013 /* TIMER9_CH0 */
2014 #define TIMER9_CH0_PB8 \
2015 	GD32_PINMUX_AF('B', 8, AF3)
2016 #define TIMER9_CH0_PF6 \
2017 	GD32_PINMUX_AF('F', 6, AF3)
2018 
2019 /* TRACECK */
2020 #define TRACECK_PE2 \
2021 	GD32_PINMUX_AF('E', 2, AF0)
2022 
2023 /* TRACED0 */
2024 #define TRACED0_PC8 \
2025 	GD32_PINMUX_AF('C', 8, AF0)
2026 #define TRACED0_PE3 \
2027 	GD32_PINMUX_AF('E', 3, AF0)
2028 
2029 /* TRACED1 */
2030 #define TRACED1_PD3 \
2031 	GD32_PINMUX_AF('D', 3, AF0)
2032 #define TRACED1_PE4 \
2033 	GD32_PINMUX_AF('E', 4, AF0)
2034 
2035 /* TRACED2 */
2036 #define TRACED2_PE5 \
2037 	GD32_PINMUX_AF('E', 5, AF0)
2038 #define TRACED2_PG13 \
2039 	GD32_PINMUX_AF('G', 13, AF0)
2040 
2041 /* TRACED3 */
2042 #define TRACED3_PE6 \
2043 	GD32_PINMUX_AF('E', 6, AF0)
2044 #define TRACED3_PG14 \
2045 	GD32_PINMUX_AF('G', 14, AF0)
2046 
2047 /* TRACESWO */
2048 #define TRACESWO_PB3 \
2049 	GD32_PINMUX_AF('B', 3, AF0)
2050 
2051 /* UART3_RX */
2052 #define UART3_RX_PA1 \
2053 	GD32_PINMUX_AF('A', 1, AF8)
2054 #define UART3_RX_PC11 \
2055 	GD32_PINMUX_AF('C', 11, AF8)
2056 
2057 /* UART3_TX */
2058 #define UART3_TX_PA0 \
2059 	GD32_PINMUX_AF('A', 0, AF8)
2060 #define UART3_TX_PC10 \
2061 	GD32_PINMUX_AF('C', 10, AF8)
2062 
2063 /* UART4_RX */
2064 #define UART4_RX_PD2 \
2065 	GD32_PINMUX_AF('D', 2, AF8)
2066 
2067 /* UART4_TX */
2068 #define UART4_TX_PC12 \
2069 	GD32_PINMUX_AF('C', 12, AF8)
2070 
2071 /* USART0_CK */
2072 #define USART0_CK_PA8 \
2073 	GD32_PINMUX_AF('A', 8, AF7)
2074 
2075 /* USART0_CTS */
2076 #define USART0_CTS_PA11 \
2077 	GD32_PINMUX_AF('A', 11, AF7)
2078 
2079 /* USART0_RTS */
2080 #define USART0_RTS_PA12 \
2081 	GD32_PINMUX_AF('A', 12, AF7)
2082 
2083 /* USART0_RX */
2084 #define USART0_RX_PA10 \
2085 	GD32_PINMUX_AF('A', 10, AF7)
2086 #define USART0_RX_PB3 \
2087 	GD32_PINMUX_AF('B', 3, AF7)
2088 #define USART0_RX_PB7 \
2089 	GD32_PINMUX_AF('B', 7, AF7)
2090 
2091 /* USART0_TX */
2092 #define USART0_TX_PA9 \
2093 	GD32_PINMUX_AF('A', 9, AF7)
2094 #define USART0_TX_PA15 \
2095 	GD32_PINMUX_AF('A', 15, AF7)
2096 #define USART0_TX_PB6 \
2097 	GD32_PINMUX_AF('B', 6, AF7)
2098 
2099 /* USART1_CK */
2100 #define USART1_CK_PA4 \
2101 	GD32_PINMUX_AF('A', 4, AF7)
2102 #define USART1_CK_PD7 \
2103 	GD32_PINMUX_AF('D', 7, AF7)
2104 
2105 /* USART1_CTS */
2106 #define USART1_CTS_PA0 \
2107 	GD32_PINMUX_AF('A', 0, AF7)
2108 #define USART1_CTS_PD3 \
2109 	GD32_PINMUX_AF('D', 3, AF7)
2110 
2111 /* USART1_RTS */
2112 #define USART1_RTS_PA1 \
2113 	GD32_PINMUX_AF('A', 1, AF7)
2114 #define USART1_RTS_PD4 \
2115 	GD32_PINMUX_AF('D', 4, AF7)
2116 
2117 /* USART1_RX */
2118 #define USART1_RX_PA3 \
2119 	GD32_PINMUX_AF('A', 3, AF7)
2120 #define USART1_RX_PD6 \
2121 	GD32_PINMUX_AF('D', 6, AF7)
2122 
2123 /* USART1_TX */
2124 #define USART1_TX_PA2 \
2125 	GD32_PINMUX_AF('A', 2, AF7)
2126 #define USART1_TX_PD5 \
2127 	GD32_PINMUX_AF('D', 5, AF7)
2128 
2129 /* USART2_CK */
2130 #define USART2_CK_PB12 \
2131 	GD32_PINMUX_AF('B', 12, AF7)
2132 #define USART2_CK_PC12 \
2133 	GD32_PINMUX_AF('C', 12, AF7)
2134 #define USART2_CK_PD10 \
2135 	GD32_PINMUX_AF('D', 10, AF7)
2136 
2137 /* USART2_CTS */
2138 #define USART2_CTS_PB13 \
2139 	GD32_PINMUX_AF('B', 13, AF7)
2140 #define USART2_CTS_PD11 \
2141 	GD32_PINMUX_AF('D', 11, AF7)
2142 
2143 /* USART2_RTS */
2144 #define USART2_RTS_PB14 \
2145 	GD32_PINMUX_AF('B', 14, AF7)
2146 #define USART2_RTS_PD12 \
2147 	GD32_PINMUX_AF('D', 12, AF7)
2148 
2149 /* USART2_RX */
2150 #define USART2_RX_PB11 \
2151 	GD32_PINMUX_AF('B', 11, AF7)
2152 #define USART2_RX_PC5 \
2153 	GD32_PINMUX_AF('C', 5, AF7)
2154 #define USART2_RX_PC11 \
2155 	GD32_PINMUX_AF('C', 11, AF7)
2156 #define USART2_RX_PD9 \
2157 	GD32_PINMUX_AF('D', 9, AF7)
2158 
2159 /* USART2_TX */
2160 #define USART2_TX_PB10 \
2161 	GD32_PINMUX_AF('B', 10, AF7)
2162 #define USART2_TX_PC10 \
2163 	GD32_PINMUX_AF('C', 10, AF7)
2164 #define USART2_TX_PD8 \
2165 	GD32_PINMUX_AF('D', 8, AF7)
2166 
2167 /* USART5_CK */
2168 #define USART5_CK_PC8 \
2169 	GD32_PINMUX_AF('C', 8, AF8)
2170 #define USART5_CK_PG7 \
2171 	GD32_PINMUX_AF('G', 7, AF8)
2172 
2173 /* USART5_CTS */
2174 #define USART5_CTS_PG13 \
2175 	GD32_PINMUX_AF('G', 13, AF8)
2176 #define USART5_CTS_PG15 \
2177 	GD32_PINMUX_AF('G', 15, AF8)
2178 
2179 /* USART5_RTS */
2180 #define USART5_RTS_PG8 \
2181 	GD32_PINMUX_AF('G', 8, AF8)
2182 #define USART5_RTS_PG12 \
2183 	GD32_PINMUX_AF('G', 12, AF8)
2184 
2185 /* USART5_RX */
2186 #define USART5_RX_PA12 \
2187 	GD32_PINMUX_AF('A', 12, AF8)
2188 #define USART5_RX_PC7 \
2189 	GD32_PINMUX_AF('C', 7, AF8)
2190 #define USART5_RX_PG9 \
2191 	GD32_PINMUX_AF('G', 9, AF8)
2192 
2193 /* USART5_TX */
2194 #define USART5_TX_PA11 \
2195 	GD32_PINMUX_AF('A', 11, AF8)
2196 #define USART5_TX_PC6 \
2197 	GD32_PINMUX_AF('C', 6, AF8)
2198 #define USART5_TX_PG14 \
2199 	GD32_PINMUX_AF('G', 14, AF8)
2200 
2201 /* USBFS_DM */
2202 #define USBFS_DM_PA11 \
2203 	GD32_PINMUX_AF('A', 11, AF10)
2204 
2205 /* USBFS_DP */
2206 #define USBFS_DP_PA12 \
2207 	GD32_PINMUX_AF('A', 12, AF10)
2208 
2209 /* USBFS_ID */
2210 #define USBFS_ID_PA10 \
2211 	GD32_PINMUX_AF('A', 10, AF10)
2212 
2213 /* USBFS_SOF */
2214 #define USBFS_SOF_PA8 \
2215 	GD32_PINMUX_AF('A', 8, AF10)
2216 
2217 /* USBHS_DM */
2218 #define USBHS_DM_PB14 \
2219 	GD32_PINMUX_AF('B', 14, AF12)
2220 
2221 /* USBHS_DP */
2222 #define USBHS_DP_PB15 \
2223 	GD32_PINMUX_AF('B', 15, AF12)
2224 
2225 /* USBHS_ID */
2226 #define USBHS_ID_PB12 \
2227 	GD32_PINMUX_AF('B', 12, AF12)
2228 
2229 /* USBHS_SOF */
2230 #define USBHS_SOF_PA4 \
2231 	GD32_PINMUX_AF('A', 4, AF12)
2232 
2233 /* USBHS_ULPI_CK */
2234 #define USBHS_ULPI_CK_PA5 \
2235 	GD32_PINMUX_AF('A', 5, AF10)
2236 
2237 /* USBHS_ULPI_D0 */
2238 #define USBHS_ULPI_D0_PA3 \
2239 	GD32_PINMUX_AF('A', 3, AF10)
2240 
2241 /* USBHS_ULPI_D1 */
2242 #define USBHS_ULPI_D1_PB0 \
2243 	GD32_PINMUX_AF('B', 0, AF10)
2244 
2245 /* USBHS_ULPI_D2 */
2246 #define USBHS_ULPI_D2_PB1 \
2247 	GD32_PINMUX_AF('B', 1, AF10)
2248 
2249 /* USBHS_ULPI_D3 */
2250 #define USBHS_ULPI_D3_PB10 \
2251 	GD32_PINMUX_AF('B', 10, AF10)
2252 
2253 /* USBHS_ULPI_D4 */
2254 #define USBHS_ULPI_D4_PB2 \
2255 	GD32_PINMUX_AF('B', 2, AF10)
2256 #define USBHS_ULPI_D4_PB11 \
2257 	GD32_PINMUX_AF('B', 11, AF10)
2258 
2259 /* USBHS_ULPI_D5 */
2260 #define USBHS_ULPI_D5_PB12 \
2261 	GD32_PINMUX_AF('B', 12, AF10)
2262 
2263 /* USBHS_ULPI_D6 */
2264 #define USBHS_ULPI_D6_PB13 \
2265 	GD32_PINMUX_AF('B', 13, AF10)
2266 
2267 /* USBHS_ULPI_D7 */
2268 #define USBHS_ULPI_D7_PB5 \
2269 	GD32_PINMUX_AF('B', 5, AF10)
2270 
2271 /* USBHS_ULPI_DIR */
2272 #define USBHS_ULPI_DIR_PC2 \
2273 	GD32_PINMUX_AF('C', 2, AF10)
2274 #define USBHS_ULPI_DIR_PI11 \
2275 	GD32_PINMUX_AF('I', 11, AF10)
2276 
2277 /* USBHS_ULPI_NXT */
2278 #define USBHS_ULPI_NXT_PC3 \
2279 	GD32_PINMUX_AF('C', 3, AF10)
2280 #define USBHS_ULPI_NXT_PH4 \
2281 	GD32_PINMUX_AF('H', 4, AF10)
2282 
2283 /* USBHS_ULPI_STP */
2284 #define USBHS_ULPI_STP_PC0 \
2285 	GD32_PINMUX_AF('C', 0, AF10)
2286