1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache 2.0
5  */
6 
7 #include "gd32-af.h"
8 
9 /* ADC_IN0 */
10 #define ADC_IN0_PA0 \
11 	GD32_PINMUX_AF('A', 0, ANALOG)
12 
13 /* ADC_IN1 */
14 #define ADC_IN1_PA1 \
15 	GD32_PINMUX_AF('A', 1, ANALOG)
16 
17 /* ADC_IN10 */
18 #define ADC_IN10_PC0 \
19 	GD32_PINMUX_AF('C', 0, ANALOG)
20 
21 /* ADC_IN11 */
22 #define ADC_IN11_PC1 \
23 	GD32_PINMUX_AF('C', 1, ANALOG)
24 
25 /* ADC_IN12 */
26 #define ADC_IN12_PC2 \
27 	GD32_PINMUX_AF('C', 2, ANALOG)
28 
29 /* ADC_IN13 */
30 #define ADC_IN13_PC3 \
31 	GD32_PINMUX_AF('C', 3, ANALOG)
32 
33 /* ADC_IN14 */
34 #define ADC_IN14_PC4 \
35 	GD32_PINMUX_AF('C', 4, ANALOG)
36 
37 /* ADC_IN15 */
38 #define ADC_IN15_PC5 \
39 	GD32_PINMUX_AF('C', 5, ANALOG)
40 
41 /* ADC_IN2 */
42 #define ADC_IN2_PA2 \
43 	GD32_PINMUX_AF('A', 2, ANALOG)
44 
45 /* ADC_IN3 */
46 #define ADC_IN3_PA3 \
47 	GD32_PINMUX_AF('A', 3, ANALOG)
48 
49 /* ADC_IN4 */
50 #define ADC_IN4_PA4 \
51 	GD32_PINMUX_AF('A', 4, ANALOG)
52 
53 /* ADC_IN5 */
54 #define ADC_IN5_PA5 \
55 	GD32_PINMUX_AF('A', 5, ANALOG)
56 
57 /* ADC_IN6 */
58 #define ADC_IN6_PA6 \
59 	GD32_PINMUX_AF('A', 6, ANALOG)
60 
61 /* ADC_IN7 */
62 #define ADC_IN7_PA7 \
63 	GD32_PINMUX_AF('A', 7, ANALOG)
64 
65 /* ADC_IN8 */
66 #define ADC_IN8_PB0 \
67 	GD32_PINMUX_AF('B', 0, ANALOG)
68 
69 /* ADC_IN9 */
70 #define ADC_IN9_PB1 \
71 	GD32_PINMUX_AF('B', 1, ANALOG)
72 
73 /* ANALOG */
74 #define ANALOG_PA0 \
75 	GD32_PINMUX_AF('A', 0, ANALOG)
76 #define ANALOG_PA1 \
77 	GD32_PINMUX_AF('A', 1, ANALOG)
78 #define ANALOG_PA2 \
79 	GD32_PINMUX_AF('A', 2, ANALOG)
80 #define ANALOG_PA3 \
81 	GD32_PINMUX_AF('A', 3, ANALOG)
82 #define ANALOG_PA4 \
83 	GD32_PINMUX_AF('A', 4, ANALOG)
84 #define ANALOG_PA5 \
85 	GD32_PINMUX_AF('A', 5, ANALOG)
86 #define ANALOG_PA6 \
87 	GD32_PINMUX_AF('A', 6, ANALOG)
88 #define ANALOG_PA7 \
89 	GD32_PINMUX_AF('A', 7, ANALOG)
90 #define ANALOG_PA8 \
91 	GD32_PINMUX_AF('A', 8, ANALOG)
92 #define ANALOG_PA9 \
93 	GD32_PINMUX_AF('A', 9, ANALOG)
94 #define ANALOG_PA10 \
95 	GD32_PINMUX_AF('A', 10, ANALOG)
96 #define ANALOG_PA11 \
97 	GD32_PINMUX_AF('A', 11, ANALOG)
98 #define ANALOG_PA12 \
99 	GD32_PINMUX_AF('A', 12, ANALOG)
100 #define ANALOG_PA13 \
101 	GD32_PINMUX_AF('A', 13, ANALOG)
102 #define ANALOG_PA14 \
103 	GD32_PINMUX_AF('A', 14, ANALOG)
104 #define ANALOG_PA15 \
105 	GD32_PINMUX_AF('A', 15, ANALOG)
106 #define ANALOG_PB0 \
107 	GD32_PINMUX_AF('B', 0, ANALOG)
108 #define ANALOG_PB1 \
109 	GD32_PINMUX_AF('B', 1, ANALOG)
110 #define ANALOG_PB2 \
111 	GD32_PINMUX_AF('B', 2, ANALOG)
112 #define ANALOG_PB3 \
113 	GD32_PINMUX_AF('B', 3, ANALOG)
114 #define ANALOG_PB4 \
115 	GD32_PINMUX_AF('B', 4, ANALOG)
116 #define ANALOG_PB5 \
117 	GD32_PINMUX_AF('B', 5, ANALOG)
118 #define ANALOG_PB6 \
119 	GD32_PINMUX_AF('B', 6, ANALOG)
120 #define ANALOG_PB7 \
121 	GD32_PINMUX_AF('B', 7, ANALOG)
122 #define ANALOG_PB8 \
123 	GD32_PINMUX_AF('B', 8, ANALOG)
124 #define ANALOG_PB9 \
125 	GD32_PINMUX_AF('B', 9, ANALOG)
126 #define ANALOG_PB10 \
127 	GD32_PINMUX_AF('B', 10, ANALOG)
128 #define ANALOG_PB11 \
129 	GD32_PINMUX_AF('B', 11, ANALOG)
130 #define ANALOG_PB12 \
131 	GD32_PINMUX_AF('B', 12, ANALOG)
132 #define ANALOG_PB13 \
133 	GD32_PINMUX_AF('B', 13, ANALOG)
134 #define ANALOG_PB14 \
135 	GD32_PINMUX_AF('B', 14, ANALOG)
136 #define ANALOG_PB15 \
137 	GD32_PINMUX_AF('B', 15, ANALOG)
138 #define ANALOG_PC0 \
139 	GD32_PINMUX_AF('C', 0, ANALOG)
140 #define ANALOG_PC1 \
141 	GD32_PINMUX_AF('C', 1, ANALOG)
142 #define ANALOG_PC2 \
143 	GD32_PINMUX_AF('C', 2, ANALOG)
144 #define ANALOG_PC3 \
145 	GD32_PINMUX_AF('C', 3, ANALOG)
146 #define ANALOG_PC4 \
147 	GD32_PINMUX_AF('C', 4, ANALOG)
148 #define ANALOG_PC5 \
149 	GD32_PINMUX_AF('C', 5, ANALOG)
150 #define ANALOG_PC6 \
151 	GD32_PINMUX_AF('C', 6, ANALOG)
152 #define ANALOG_PC7 \
153 	GD32_PINMUX_AF('C', 7, ANALOG)
154 #define ANALOG_PC8 \
155 	GD32_PINMUX_AF('C', 8, ANALOG)
156 #define ANALOG_PC9 \
157 	GD32_PINMUX_AF('C', 9, ANALOG)
158 #define ANALOG_PD2 \
159 	GD32_PINMUX_AF('D', 2, ANALOG)
160 #define ANALOG_PF0 \
161 	GD32_PINMUX_AF('F', 0, ANALOG)
162 #define ANALOG_PF4 \
163 	GD32_PINMUX_AF('F', 4, ANALOG)
164 #define ANALOG_PF5 \
165 	GD32_PINMUX_AF('F', 5, ANALOG)
166 #define ANALOG_PF6 \
167 	GD32_PINMUX_AF('F', 6, ANALOG)
168 #define ANALOG_PF7 \
169 	GD32_PINMUX_AF('F', 7, ANALOG)
170 
171 /* CEC */
172 #define CEC_PA5 \
173 	GD32_PINMUX_AF('A', 5, AF1)
174 #define CEC_PB8 \
175 	GD32_PINMUX_AF('B', 8, AF0)
176 #define CEC_PB10 \
177 	GD32_PINMUX_AF('B', 10, AF0)
178 
179 /* CK_OUT */
180 #define CK_OUT_PA8 \
181 	GD32_PINMUX_AF('A', 8, AF0)
182 
183 /* CMP0_OUT */
184 #define CMP0_OUT_PA0 \
185 	GD32_PINMUX_AF('A', 0, AF7)
186 #define CMP0_OUT_PA6 \
187 	GD32_PINMUX_AF('A', 6, AF7)
188 #define CMP0_OUT_PA11 \
189 	GD32_PINMUX_AF('A', 11, AF7)
190 
191 /* CMP1_OUT */
192 #define CMP1_OUT_PA2 \
193 	GD32_PINMUX_AF('A', 2, AF7)
194 #define CMP1_OUT_PA7 \
195 	GD32_PINMUX_AF('A', 7, AF7)
196 #define CMP1_OUT_PA12 \
197 	GD32_PINMUX_AF('A', 12, AF7)
198 
199 /* CTC_SYNC */
200 #define CTC_SYNC_PA8 \
201 	GD32_PINMUX_AF('A', 8, AF6)
202 #define CTC_SYNC_PF0 \
203 	GD32_PINMUX_AF('F', 0, AF0)
204 
205 /* DAC0_OUT */
206 #define DAC0_OUT_PA4 \
207 	GD32_PINMUX_AF('A', 4, ANALOG)
208 
209 /* EVENTOUT */
210 #define EVENTOUT_PA1 \
211 	GD32_PINMUX_AF('A', 1, AF0)
212 #define EVENTOUT_PA6 \
213 	GD32_PINMUX_AF('A', 6, AF6)
214 #define EVENTOUT_PA7 \
215 	GD32_PINMUX_AF('A', 7, AF6)
216 #define EVENTOUT_PA8 \
217 	GD32_PINMUX_AF('A', 8, AF3)
218 #define EVENTOUT_PA11 \
219 	GD32_PINMUX_AF('A', 11, AF0)
220 #define EVENTOUT_PA12 \
221 	GD32_PINMUX_AF('A', 12, AF0)
222 #define EVENTOUT_PA15 \
223 	GD32_PINMUX_AF('A', 15, AF3)
224 #define EVENTOUT_PB0 \
225 	GD32_PINMUX_AF('B', 0, AF0)
226 #define EVENTOUT_PB3 \
227 	GD32_PINMUX_AF('B', 3, AF1)
228 #define EVENTOUT_PB4 \
229 	GD32_PINMUX_AF('B', 4, AF2)
230 #define EVENTOUT_PB9 \
231 	GD32_PINMUX_AF('B', 9, AF3)
232 #define EVENTOUT_PB11 \
233 	GD32_PINMUX_AF('B', 11, AF0)
234 #define EVENTOUT_PB12 \
235 	GD32_PINMUX_AF('B', 12, AF1)
236 #define EVENTOUT_PC0 \
237 	GD32_PINMUX_AF('C', 0, AF0)
238 #define EVENTOUT_PC1 \
239 	GD32_PINMUX_AF('C', 1, AF0)
240 #define EVENTOUT_PC2 \
241 	GD32_PINMUX_AF('C', 2, AF0)
242 #define EVENTOUT_PC3 \
243 	GD32_PINMUX_AF('C', 3, AF0)
244 #define EVENTOUT_PC4 \
245 	GD32_PINMUX_AF('C', 4, AF0)
246 #define EVENTOUT_PF4 \
247 	GD32_PINMUX_AF('F', 4, AF0)
248 #define EVENTOUT_PF5 \
249 	GD32_PINMUX_AF('F', 5, AF0)
250 
251 /* I2C0_SCL */
252 #define I2C0_SCL_PA9 \
253 	GD32_PINMUX_AF('A', 9, AF4)
254 #define I2C0_SCL_PB6 \
255 	GD32_PINMUX_AF('B', 6, AF1)
256 #define I2C0_SCL_PB8 \
257 	GD32_PINMUX_AF('B', 8, AF1)
258 #define I2C0_SCL_PB10 \
259 	GD32_PINMUX_AF('B', 10, AF1)
260 #define I2C0_SCL_PF6 \
261 	GD32_PINMUX_AF('F', 6, AF0)
262 
263 /* I2C0_SDA */
264 #define I2C0_SDA_PA10 \
265 	GD32_PINMUX_AF('A', 10, AF4)
266 #define I2C0_SDA_PB7 \
267 	GD32_PINMUX_AF('B', 7, AF1)
268 #define I2C0_SDA_PB9 \
269 	GD32_PINMUX_AF('B', 9, AF1)
270 #define I2C0_SDA_PB11 \
271 	GD32_PINMUX_AF('B', 11, AF1)
272 #define I2C0_SDA_PF7 \
273 	GD32_PINMUX_AF('F', 7, AF0)
274 
275 /* I2C0_SMBA */
276 #define I2C0_SMBA_PB5 \
277 	GD32_PINMUX_AF('B', 5, AF3)
278 
279 /* I2C1_SCL */
280 #define I2C1_SCL_PA0 \
281 	GD32_PINMUX_AF('A', 0, AF4)
282 #define I2C1_SCL_PB10 \
283 	GD32_PINMUX_AF('B', 10, AF1)
284 #define I2C1_SCL_PF6 \
285 	GD32_PINMUX_AF('F', 6, AF0)
286 
287 /* I2C1_SDA */
288 #define I2C1_SDA_PA1 \
289 	GD32_PINMUX_AF('A', 1, AF4)
290 #define I2C1_SDA_PB11 \
291 	GD32_PINMUX_AF('B', 11, AF1)
292 #define I2C1_SDA_PF7 \
293 	GD32_PINMUX_AF('F', 7, AF0)
294 
295 /* I2C1_SMBA */
296 #define I2C1_SMBA_PB12 \
297 	GD32_PINMUX_AF('B', 12, AF4)
298 
299 /* I2S0_CK */
300 #define I2S0_CK_PA5 \
301 	GD32_PINMUX_AF('A', 5, AF0)
302 #define I2S0_CK_PB3 \
303 	GD32_PINMUX_AF('B', 3, AF0)
304 
305 /* I2S0_MCK */
306 #define I2S0_MCK_PA6 \
307 	GD32_PINMUX_AF('A', 6, AF0)
308 #define I2S0_MCK_PB4 \
309 	GD32_PINMUX_AF('B', 4, AF0)
310 #define I2S0_MCK_PB9 \
311 	GD32_PINMUX_AF('B', 9, AF5)
312 #define I2S0_MCK_PC6 \
313 	GD32_PINMUX_AF('C', 6, AF2)
314 
315 /* I2S0_SD */
316 #define I2S0_SD_PA7 \
317 	GD32_PINMUX_AF('A', 7, AF0)
318 #define I2S0_SD_PB5 \
319 	GD32_PINMUX_AF('B', 5, AF0)
320 
321 /* I2S0_WS */
322 #define I2S0_WS_PA4 \
323 	GD32_PINMUX_AF('A', 4, AF0)
324 #define I2S0_WS_PA15 \
325 	GD32_PINMUX_AF('A', 15, AF0)
326 
327 /* IFRP_OUT */
328 #define IFRP_OUT_PA13 \
329 	GD32_PINMUX_AF('A', 13, AF1)
330 #define IFRP_OUT_PB9 \
331 	GD32_PINMUX_AF('B', 9, AF0)
332 
333 /* SPI0_MISO */
334 #define SPI0_MISO_PA6 \
335 	GD32_PINMUX_AF('A', 6, AF0)
336 #define SPI0_MISO_PB4 \
337 	GD32_PINMUX_AF('B', 4, AF0)
338 #define SPI0_MISO_PB14 \
339 	GD32_PINMUX_AF('B', 14, AF0)
340 
341 /* SPI0_MOSI */
342 #define SPI0_MOSI_PA7 \
343 	GD32_PINMUX_AF('A', 7, AF0)
344 #define SPI0_MOSI_PB5 \
345 	GD32_PINMUX_AF('B', 5, AF0)
346 #define SPI0_MOSI_PB15 \
347 	GD32_PINMUX_AF('B', 15, AF0)
348 
349 /* SPI0_NSS */
350 #define SPI0_NSS_PA4 \
351 	GD32_PINMUX_AF('A', 4, AF0)
352 #define SPI0_NSS_PA15 \
353 	GD32_PINMUX_AF('A', 15, AF0)
354 #define SPI0_NSS_PB12 \
355 	GD32_PINMUX_AF('B', 12, AF0)
356 
357 /* SPI0_SCK */
358 #define SPI0_SCK_PA5 \
359 	GD32_PINMUX_AF('A', 5, AF0)
360 #define SPI0_SCK_PB3 \
361 	GD32_PINMUX_AF('B', 3, AF0)
362 #define SPI0_SCK_PB13 \
363 	GD32_PINMUX_AF('B', 13, AF0)
364 
365 /* SPI1_IO2 */
366 #define SPI1_IO2_PA11 \
367 	GD32_PINMUX_AF('A', 11, AF6)
368 
369 /* SPI1_IO3 */
370 #define SPI1_IO3_PA12 \
371 	GD32_PINMUX_AF('A', 12, AF6)
372 
373 /* SPI1_MISO */
374 #define SPI1_MISO_PA13 \
375 	GD32_PINMUX_AF('A', 13, AF6)
376 #define SPI1_MISO_PB14 \
377 	GD32_PINMUX_AF('B', 14, AF0)
378 
379 /* SPI1_MOSI */
380 #define SPI1_MOSI_PA14 \
381 	GD32_PINMUX_AF('A', 14, AF6)
382 #define SPI1_MOSI_PB15 \
383 	GD32_PINMUX_AF('B', 15, AF0)
384 
385 /* SPI1_NSS */
386 #define SPI1_NSS_PA4 \
387 	GD32_PINMUX_AF('A', 4, AF6)
388 #define SPI1_NSS_PA15 \
389 	GD32_PINMUX_AF('A', 15, AF6)
390 #define SPI1_NSS_PB12 \
391 	GD32_PINMUX_AF('B', 12, AF0)
392 
393 /* SPI1_O2 */
394 #define SPI1_O2_PB10 \
395 	GD32_PINMUX_AF('B', 10, AF6)
396 
397 /* SPI1_O3 */
398 #define SPI1_O3_PB11 \
399 	GD32_PINMUX_AF('B', 11, AF6)
400 
401 /* SPI1_SCK */
402 #define SPI1_SCK_PB1 \
403 	GD32_PINMUX_AF('B', 1, AF6)
404 #define SPI1_SCK_PB13 \
405 	GD32_PINMUX_AF('B', 13, AF0)
406 
407 /* SWCLK */
408 #define SWCLK_PA14 \
409 	GD32_PINMUX_AF('A', 14, AF0)
410 
411 /* SWDIO */
412 #define SWDIO_PA13 \
413 	GD32_PINMUX_AF('A', 13, AF0)
414 
415 /* TIMER0_BKIN */
416 #define TIMER0_BKIN_PA6 \
417 	GD32_PINMUX_AF('A', 6, AF2)
418 #define TIMER0_BKIN_PB12 \
419 	GD32_PINMUX_AF('B', 12, AF2)
420 
421 /* TIMER0_CH0 */
422 #define TIMER0_CH0_PA8 \
423 	GD32_PINMUX_AF('A', 8, AF2)
424 
425 /* TIMER0_CH0_ON */
426 #define TIMER0_CH0_ON_PA7 \
427 	GD32_PINMUX_AF('A', 7, AF2)
428 #define TIMER0_CH0_ON_PB13 \
429 	GD32_PINMUX_AF('B', 13, AF2)
430 
431 /* TIMER0_CH1 */
432 #define TIMER0_CH1_PA9 \
433 	GD32_PINMUX_AF('A', 9, AF2)
434 
435 /* TIMER0_CH1_ON */
436 #define TIMER0_CH1_ON_PB0 \
437 	GD32_PINMUX_AF('B', 0, AF2)
438 #define TIMER0_CH1_ON_PB14 \
439 	GD32_PINMUX_AF('B', 14, AF2)
440 
441 /* TIMER0_CH2 */
442 #define TIMER0_CH2_PA10 \
443 	GD32_PINMUX_AF('A', 10, AF2)
444 
445 /* TIMER0_CH2_ON */
446 #define TIMER0_CH2_ON_PB1 \
447 	GD32_PINMUX_AF('B', 1, AF2)
448 #define TIMER0_CH2_ON_PB15 \
449 	GD32_PINMUX_AF('B', 15, AF2)
450 
451 /* TIMER0_CH3 */
452 #define TIMER0_CH3_PA11 \
453 	GD32_PINMUX_AF('A', 11, AF2)
454 
455 /* TIMER0_ETI */
456 #define TIMER0_ETI_PA12 \
457 	GD32_PINMUX_AF('A', 12, AF2)
458 
459 /* TIMER13_CH0 */
460 #define TIMER13_CH0_PA4 \
461 	GD32_PINMUX_AF('A', 4, AF4)
462 #define TIMER13_CH0_PA7 \
463 	GD32_PINMUX_AF('A', 7, AF4)
464 #define TIMER13_CH0_PB1 \
465 	GD32_PINMUX_AF('B', 1, AF0)
466 
467 /* TIMER14_BKIN */
468 #define TIMER14_BKIN_PA9 \
469 	GD32_PINMUX_AF('A', 9, AF0)
470 
471 /* TIMER14_CH0 */
472 #define TIMER14_CH0_PA2 \
473 	GD32_PINMUX_AF('A', 2, AF0)
474 #define TIMER14_CH0_PB14 \
475 	GD32_PINMUX_AF('B', 14, AF1)
476 
477 /* TIMER14_CH0_ON */
478 #define TIMER14_CH0_ON_PB15 \
479 	GD32_PINMUX_AF('B', 15, AF3)
480 
481 /* TIMER14_CH1 */
482 #define TIMER14_CH1_PA3 \
483 	GD32_PINMUX_AF('A', 3, AF0)
484 #define TIMER14_CH1_PB15 \
485 	GD32_PINMUX_AF('B', 15, AF1)
486 
487 /* TIMER15_BKIN */
488 #define TIMER15_BKIN_PB5 \
489 	GD32_PINMUX_AF('B', 5, AF2)
490 
491 /* TIMER15_CH0 */
492 #define TIMER15_CH0_PA6 \
493 	GD32_PINMUX_AF('A', 6, AF5)
494 #define TIMER15_CH0_PB8 \
495 	GD32_PINMUX_AF('B', 8, AF2)
496 
497 /* TIMER15_CH0_ON */
498 #define TIMER15_CH0_ON_PB6 \
499 	GD32_PINMUX_AF('B', 6, AF2)
500 
501 /* TIMER16_BKIN */
502 #define TIMER16_BKIN_PA10 \
503 	GD32_PINMUX_AF('A', 10, AF0)
504 
505 /* TIMER16_CH0 */
506 #define TIMER16_CH0_PA7 \
507 	GD32_PINMUX_AF('A', 7, AF5)
508 #define TIMER16_CH0_PB9 \
509 	GD32_PINMUX_AF('B', 9, AF2)
510 
511 /* TIMER16_CH0_ON */
512 #define TIMER16_CH0_ON_PB7 \
513 	GD32_PINMUX_AF('B', 7, AF2)
514 
515 /* TIMER1_CH0 */
516 #define TIMER1_CH0_PA0 \
517 	GD32_PINMUX_AF('A', 0, AF2)
518 #define TIMER1_CH0_PA5 \
519 	GD32_PINMUX_AF('A', 5, AF2)
520 #define TIMER1_CH0_PA15 \
521 	GD32_PINMUX_AF('A', 15, AF2)
522 
523 /* TIMER1_CH1 */
524 #define TIMER1_CH1_PA1 \
525 	GD32_PINMUX_AF('A', 1, AF2)
526 #define TIMER1_CH1_PB3 \
527 	GD32_PINMUX_AF('B', 3, AF2)
528 
529 /* TIMER1_CH2 */
530 #define TIMER1_CH2_PA2 \
531 	GD32_PINMUX_AF('A', 2, AF2)
532 #define TIMER1_CH2_PB10 \
533 	GD32_PINMUX_AF('B', 10, AF2)
534 
535 /* TIMER1_CH3 */
536 #define TIMER1_CH3_PA3 \
537 	GD32_PINMUX_AF('A', 3, AF2)
538 #define TIMER1_CH3_PB11 \
539 	GD32_PINMUX_AF('B', 11, AF2)
540 
541 /* TIMER1_ETI */
542 #define TIMER1_ETI_PA0 \
543 	GD32_PINMUX_AF('A', 0, AF2)
544 #define TIMER1_ETI_PA5 \
545 	GD32_PINMUX_AF('A', 5, AF2)
546 #define TIMER1_ETI_PA15 \
547 	GD32_PINMUX_AF('A', 15, AF2)
548 
549 /* TIMER2_CH0 */
550 #define TIMER2_CH0_PA6 \
551 	GD32_PINMUX_AF('A', 6, AF1)
552 #define TIMER2_CH0_PB4 \
553 	GD32_PINMUX_AF('B', 4, AF1)
554 #define TIMER2_CH0_PC6 \
555 	GD32_PINMUX_AF('C', 6, AF0)
556 
557 /* TIMER2_CH1 */
558 #define TIMER2_CH1_PA7 \
559 	GD32_PINMUX_AF('A', 7, AF1)
560 #define TIMER2_CH1_PB5 \
561 	GD32_PINMUX_AF('B', 5, AF1)
562 #define TIMER2_CH1_PC7 \
563 	GD32_PINMUX_AF('C', 7, AF0)
564 
565 /* TIMER2_CH2 */
566 #define TIMER2_CH2_PB0 \
567 	GD32_PINMUX_AF('B', 0, AF1)
568 #define TIMER2_CH2_PC8 \
569 	GD32_PINMUX_AF('C', 8, AF0)
570 
571 /* TIMER2_CH3 */
572 #define TIMER2_CH3_PB1 \
573 	GD32_PINMUX_AF('B', 1, AF1)
574 #define TIMER2_CH3_PC9 \
575 	GD32_PINMUX_AF('C', 9, AF0)
576 
577 /* TIMER2_ETI */
578 #define TIMER2_ETI_PD2 \
579 	GD32_PINMUX_AF('D', 2, AF0)
580 
581 /* TSITG */
582 #define TSITG_PB8 \
583 	GD32_PINMUX_AF('B', 8, AF3)
584 #define TSITG_PB10 \
585 	GD32_PINMUX_AF('B', 10, AF3)
586 
587 /* TSI_G0_IO0 */
588 #define TSI_G0_IO0_PA0 \
589 	GD32_PINMUX_AF('A', 0, AF3)
590 
591 /* TSI_G0_IO1 */
592 #define TSI_G0_IO1_PA1 \
593 	GD32_PINMUX_AF('A', 1, AF3)
594 
595 /* TSI_G0_IO2 */
596 #define TSI_G0_IO2_PA2 \
597 	GD32_PINMUX_AF('A', 2, AF3)
598 
599 /* TSI_G0_IO3 */
600 #define TSI_G0_IO3_PA3 \
601 	GD32_PINMUX_AF('A', 3, AF3)
602 
603 /* TSI_G1_IO0 */
604 #define TSI_G1_IO0_PA4 \
605 	GD32_PINMUX_AF('A', 4, AF3)
606 
607 /* TSI_G1_IO1 */
608 #define TSI_G1_IO1_PA5 \
609 	GD32_PINMUX_AF('A', 5, AF3)
610 
611 /* TSI_G1_IO2 */
612 #define TSI_G1_IO2_PA6 \
613 	GD32_PINMUX_AF('A', 6, AF3)
614 
615 /* TSI_G1_IO3 */
616 #define TSI_G1_IO3_PA7 \
617 	GD32_PINMUX_AF('A', 7, AF3)
618 
619 /* TSI_G2_IO0 */
620 #define TSI_G2_IO0_PC5 \
621 	GD32_PINMUX_AF('C', 5, AF0)
622 
623 /* TSI_G2_IO1 */
624 #define TSI_G2_IO1_PB0 \
625 	GD32_PINMUX_AF('B', 0, AF3)
626 
627 /* TSI_G2_IO2 */
628 #define TSI_G2_IO2_PB1 \
629 	GD32_PINMUX_AF('B', 1, AF3)
630 
631 /* TSI_G2_IO3 */
632 #define TSI_G2_IO3_PB2 \
633 	GD32_PINMUX_AF('B', 2, AF3)
634 
635 /* TSI_G3_IO0 */
636 #define TSI_G3_IO0_PA9 \
637 	GD32_PINMUX_AF('A', 9, AF3)
638 
639 /* TSI_G3_IO1 */
640 #define TSI_G3_IO1_PA10 \
641 	GD32_PINMUX_AF('A', 10, AF3)
642 
643 /* TSI_G3_IO2 */
644 #define TSI_G3_IO2_PA11 \
645 	GD32_PINMUX_AF('A', 11, AF3)
646 
647 /* TSI_G3_IO3 */
648 #define TSI_G3_IO3_PA12 \
649 	GD32_PINMUX_AF('A', 12, AF3)
650 
651 /* TSI_G4_IO0 */
652 #define TSI_G4_IO0_PB3 \
653 	GD32_PINMUX_AF('B', 3, AF3)
654 
655 /* TSI_G4_IO1 */
656 #define TSI_G4_IO1_PB4 \
657 	GD32_PINMUX_AF('B', 4, AF3)
658 
659 /* TSI_G4_IO2 */
660 #define TSI_G4_IO2_PB6 \
661 	GD32_PINMUX_AF('B', 6, AF3)
662 
663 /* TSI_G4_IO3 */
664 #define TSI_G4_IO3_PB7 \
665 	GD32_PINMUX_AF('B', 7, AF3)
666 
667 /* TSI_G5_IO0 */
668 #define TSI_G5_IO0_PB11 \
669 	GD32_PINMUX_AF('B', 11, AF3)
670 
671 /* TSI_G5_IO1 */
672 #define TSI_G5_IO1_PB12 \
673 	GD32_PINMUX_AF('B', 12, AF3)
674 
675 /* TSI_G5_IO2 */
676 #define TSI_G5_IO2_PB13 \
677 	GD32_PINMUX_AF('B', 13, AF3)
678 
679 /* TSI_G5_IO3 */
680 #define TSI_G5_IO3_PB14 \
681 	GD32_PINMUX_AF('B', 14, AF3)
682 
683 /* USART0_CK */
684 #define USART0_CK_PA4 \
685 	GD32_PINMUX_AF('A', 4, AF1)
686 #define USART0_CK_PA8 \
687 	GD32_PINMUX_AF('A', 8, AF1)
688 
689 /* USART0_CTS */
690 #define USART0_CTS_PA0 \
691 	GD32_PINMUX_AF('A', 0, AF1)
692 #define USART0_CTS_PA11 \
693 	GD32_PINMUX_AF('A', 11, AF1)
694 
695 /* USART0_RTS */
696 #define USART0_RTS_PA1 \
697 	GD32_PINMUX_AF('A', 1, AF1)
698 #define USART0_RTS_PA12 \
699 	GD32_PINMUX_AF('A', 12, AF1)
700 
701 /* USART0_RX */
702 #define USART0_RX_PA3 \
703 	GD32_PINMUX_AF('A', 3, AF1)
704 #define USART0_RX_PA10 \
705 	GD32_PINMUX_AF('A', 10, AF1)
706 #define USART0_RX_PA15 \
707 	GD32_PINMUX_AF('A', 15, AF1)
708 #define USART0_RX_PB7 \
709 	GD32_PINMUX_AF('B', 7, AF0)
710 
711 /* USART0_TX */
712 #define USART0_TX_PA2 \
713 	GD32_PINMUX_AF('A', 2, AF1)
714 #define USART0_TX_PA9 \
715 	GD32_PINMUX_AF('A', 9, AF1)
716 #define USART0_TX_PA14 \
717 	GD32_PINMUX_AF('A', 14, AF1)
718 #define USART0_TX_PB6 \
719 	GD32_PINMUX_AF('B', 6, AF0)
720 
721 /* USART1_CK */
722 #define USART1_CK_PA4 \
723 	GD32_PINMUX_AF('A', 4, AF1)
724 
725 /* USART1_CTS */
726 #define USART1_CTS_PA0 \
727 	GD32_PINMUX_AF('A', 0, AF1)
728 
729 /* USART1_RTS */
730 #define USART1_RTS_PA1 \
731 	GD32_PINMUX_AF('A', 1, AF1)
732 
733 /* USART1_RX */
734 #define USART1_RX_PA3 \
735 	GD32_PINMUX_AF('A', 3, AF1)
736 #define USART1_RX_PA15 \
737 	GD32_PINMUX_AF('A', 15, AF1)
738 #define USART1_RX_PB0 \
739 	GD32_PINMUX_AF('B', 0, AF4)
740 
741 /* USART1_TX */
742 #define USART1_TX_PA2 \
743 	GD32_PINMUX_AF('A', 2, AF1)
744 #define USART1_TX_PA8 \
745 	GD32_PINMUX_AF('A', 8, AF4)
746 #define USART1_TX_PA14 \
747 	GD32_PINMUX_AF('A', 14, AF1)
748 
749 /* USBFS_ID */
750 #define USBFS_ID_PA10 \
751 	GD32_PINMUX_AF('A', 10, AF5)
752 
753 /* USBFS_SOF */
754 #define USBFS_SOF_PA8 \
755 	GD32_PINMUX_AF('A', 8, AF5)
756 
757 /* USBFS_VBUS */
758 #define USBFS_VBUS_PA9 \
759 	GD32_PINMUX_AF('A', 9, AF5)
760