1 /*
2  * Autogenerated file
3  *
4  * SPDX-License-Identifier: Apache-2.0
5  */
6 
7 #include <dt-bindings/pinctrl/atmel_sam_pinctrl.h>
8 
9 /* pa0_gpio */
10 #define PA0_GPIO \
11 	SAM_PINMUX(a, 0, gpio, gpio)
12 
13 /* pa0a_eic_extint0 */
14 #define PA0A_EIC_EXTINT0 \
15 	SAM_PINMUX(a, 0, a, periph)
16 
17 /* pa0d_sercom1_pad0 */
18 #define PA0D_SERCOM1_PAD0 \
19 	SAM_PINMUX(a, 0, d, periph)
20 
21 /* pa0e_tc2_wo0 */
22 #define PA0E_TC2_WO0 \
23 	SAM_PINMUX(a, 0, e, periph)
24 
25 /* pa1_gpio */
26 #define PA1_GPIO \
27 	SAM_PINMUX(a, 1, gpio, gpio)
28 
29 /* pa1a_eic_extint1 */
30 #define PA1A_EIC_EXTINT1 \
31 	SAM_PINMUX(a, 1, a, periph)
32 
33 /* pa1d_sercom1_pad1 */
34 #define PA1D_SERCOM1_PAD1 \
35 	SAM_PINMUX(a, 1, d, periph)
36 
37 /* pa1e_tc2_wo1 */
38 #define PA1E_TC2_WO1 \
39 	SAM_PINMUX(a, 1, e, periph)
40 
41 /* pa2_gpio */
42 #define PA2_GPIO \
43 	SAM_PINMUX(a, 2, gpio, gpio)
44 
45 /* pa2a_eic_extint2 */
46 #define PA2A_EIC_EXTINT2 \
47 	SAM_PINMUX(a, 2, a, periph)
48 
49 /* pa2b_adc0_ain0 */
50 #define PA2B_ADC0_AIN0 \
51 	SAM_PINMUX(a, 2, b, periph)
52 
53 /* pa2b_dac_vout0 */
54 #define PA2B_DAC_VOUT0 \
55 	SAM_PINMUX(a, 2, b, periph)
56 
57 /* pa3_gpio */
58 #define PA3_GPIO \
59 	SAM_PINMUX(a, 3, gpio, gpio)
60 
61 /* pa3a_eic_extint3 */
62 #define PA3A_EIC_EXTINT3 \
63 	SAM_PINMUX(a, 3, a, periph)
64 
65 /* pa3b_anaref_vrefa */
66 #define PA3B_ANAREF_VREFA \
67 	SAM_PINMUX(a, 3, b, periph)
68 
69 /* pa3b_adc0_ain1 */
70 #define PA3B_ADC0_AIN1 \
71 	SAM_PINMUX(a, 3, b, periph)
72 
73 /* pa3b_ptc_xy0 */
74 #define PA3B_PTC_XY0 \
75 	SAM_PINMUX(a, 3, b, periph)
76 
77 /* pa4_gpio */
78 #define PA4_GPIO \
79 	SAM_PINMUX(a, 4, gpio, gpio)
80 
81 /* pa4a_eic_extint4 */
82 #define PA4A_EIC_EXTINT4 \
83 	SAM_PINMUX(a, 4, a, periph)
84 
85 /* pa4b_anaref_vrefb */
86 #define PA4B_ANAREF_VREFB \
87 	SAM_PINMUX(a, 4, b, periph)
88 
89 /* pa4b_adc0_ain4 */
90 #define PA4B_ADC0_AIN4 \
91 	SAM_PINMUX(a, 4, b, periph)
92 
93 /* pa4b_ac_ain0 */
94 #define PA4B_AC_AIN0 \
95 	SAM_PINMUX(a, 4, b, periph)
96 
97 /* pa4b_ptc_xy3 */
98 #define PA4B_PTC_XY3 \
99 	SAM_PINMUX(a, 4, b, periph)
100 
101 /* pa4d_sercom0_pad0 */
102 #define PA4D_SERCOM0_PAD0 \
103 	SAM_PINMUX(a, 4, d, periph)
104 
105 /* pa4e_tc0_wo0 */
106 #define PA4E_TC0_WO0 \
107 	SAM_PINMUX(a, 4, e, periph)
108 
109 /* pa4n_ccl_in0 */
110 #define PA4N_CCL_IN0 \
111 	SAM_PINMUX(a, 4, n, periph)
112 
113 /* pa5_gpio */
114 #define PA5_GPIO \
115 	SAM_PINMUX(a, 5, gpio, gpio)
116 
117 /* pa5a_eic_extint5 */
118 #define PA5A_EIC_EXTINT5 \
119 	SAM_PINMUX(a, 5, a, periph)
120 
121 /* pa5b_adc0_ain5 */
122 #define PA5B_ADC0_AIN5 \
123 	SAM_PINMUX(a, 5, b, periph)
124 
125 /* pa5b_ac_ain1 */
126 #define PA5B_AC_AIN1 \
127 	SAM_PINMUX(a, 5, b, periph)
128 
129 /* pa5b_dac_vout1 */
130 #define PA5B_DAC_VOUT1 \
131 	SAM_PINMUX(a, 5, b, periph)
132 
133 /* pa5d_sercom0_pad1 */
134 #define PA5D_SERCOM0_PAD1 \
135 	SAM_PINMUX(a, 5, d, periph)
136 
137 /* pa5e_tc0_wo1 */
138 #define PA5E_TC0_WO1 \
139 	SAM_PINMUX(a, 5, e, periph)
140 
141 /* pa5n_ccl_in1 */
142 #define PA5N_CCL_IN1 \
143 	SAM_PINMUX(a, 5, n, periph)
144 
145 /* pa6_gpio */
146 #define PA6_GPIO \
147 	SAM_PINMUX(a, 6, gpio, gpio)
148 
149 /* pa6a_eic_extint6 */
150 #define PA6A_EIC_EXTINT6 \
151 	SAM_PINMUX(a, 6, a, periph)
152 
153 /* pa6b_anaref_vrefc */
154 #define PA6B_ANAREF_VREFC \
155 	SAM_PINMUX(a, 6, b, periph)
156 
157 /* pa6b_adc0_ain6 */
158 #define PA6B_ADC0_AIN6 \
159 	SAM_PINMUX(a, 6, b, periph)
160 
161 /* pa6b_ac_ain2 */
162 #define PA6B_AC_AIN2 \
163 	SAM_PINMUX(a, 6, b, periph)
164 
165 /* pa6b_ptc_xy4 */
166 #define PA6B_PTC_XY4 \
167 	SAM_PINMUX(a, 6, b, periph)
168 
169 /* pa6d_sercom0_pad2 */
170 #define PA6D_SERCOM0_PAD2 \
171 	SAM_PINMUX(a, 6, d, periph)
172 
173 /* pa6e_tc1_wo0 */
174 #define PA6E_TC1_WO0 \
175 	SAM_PINMUX(a, 6, e, periph)
176 
177 /* pa6i_sdhc0_cd */
178 #define PA6I_SDHC0_CD \
179 	SAM_PINMUX(a, 6, i, periph)
180 
181 /* pa6n_ccl_in2 */
182 #define PA6N_CCL_IN2 \
183 	SAM_PINMUX(a, 6, n, periph)
184 
185 /* pa7_gpio */
186 #define PA7_GPIO \
187 	SAM_PINMUX(a, 7, gpio, gpio)
188 
189 /* pa7a_eic_extint7 */
190 #define PA7A_EIC_EXTINT7 \
191 	SAM_PINMUX(a, 7, a, periph)
192 
193 /* pa7b_adc0_ain7 */
194 #define PA7B_ADC0_AIN7 \
195 	SAM_PINMUX(a, 7, b, periph)
196 
197 /* pa7b_ac_ain3 */
198 #define PA7B_AC_AIN3 \
199 	SAM_PINMUX(a, 7, b, periph)
200 
201 /* pa7b_ptc_xy5 */
202 #define PA7B_PTC_XY5 \
203 	SAM_PINMUX(a, 7, b, periph)
204 
205 /* pa7d_sercom0_pad3 */
206 #define PA7D_SERCOM0_PAD3 \
207 	SAM_PINMUX(a, 7, d, periph)
208 
209 /* pa7e_tc1_wo1 */
210 #define PA7E_TC1_WO1 \
211 	SAM_PINMUX(a, 7, e, periph)
212 
213 /* pa7i_sdhc0_wp */
214 #define PA7I_SDHC0_WP \
215 	SAM_PINMUX(a, 7, i, periph)
216 
217 /* pa7n_ccl_out0 */
218 #define PA7N_CCL_OUT0 \
219 	SAM_PINMUX(a, 7, n, periph)
220 
221 /* pa8_gpio */
222 #define PA8_GPIO \
223 	SAM_PINMUX(a, 8, gpio, gpio)
224 
225 /* pa8a_eic_nmi */
226 #define PA8A_EIC_NMI \
227 	SAM_PINMUX(a, 8, a, periph)
228 
229 /* pa8b_adc0_ain8 */
230 #define PA8B_ADC0_AIN8 \
231 	SAM_PINMUX(a, 8, b, periph)
232 
233 /* pa8b_adc1_ain2 */
234 #define PA8B_ADC1_AIN2 \
235 	SAM_PINMUX(a, 8, b, periph)
236 
237 /* pa8b_ptc_xy6 */
238 #define PA8B_PTC_XY6 \
239 	SAM_PINMUX(a, 8, b, periph)
240 
241 /* pa8c_sercom0_pad0 */
242 #define PA8C_SERCOM0_PAD0 \
243 	SAM_PINMUX(a, 8, c, periph)
244 
245 /* pa8d_sercom2_pad1 */
246 #define PA8D_SERCOM2_PAD1 \
247 	SAM_PINMUX(a, 8, d, periph)
248 
249 /* pa8e_tc0_wo0 */
250 #define PA8E_TC0_WO0 \
251 	SAM_PINMUX(a, 8, e, periph)
252 
253 /* pa8f_tcc0_wo0 */
254 #define PA8F_TCC0_WO0 \
255 	SAM_PINMUX(a, 8, f, periph)
256 
257 /* pa8g_tcc1_wo4 */
258 #define PA8G_TCC1_WO4 \
259 	SAM_PINMUX(a, 8, g, periph)
260 
261 /* pa8h_qspi_data0 */
262 #define PA8H_QSPI_DATA0 \
263 	SAM_PINMUX(a, 8, h, periph)
264 
265 /* pa8i_sdhc0_cmd */
266 #define PA8I_SDHC0_CMD \
267 	SAM_PINMUX(a, 8, i, periph)
268 
269 /* pa8j_iis_mck0 */
270 #define PA8J_IIS_MCK0 \
271 	SAM_PINMUX(a, 8, j, periph)
272 
273 /* pa8n_ccl_in3 */
274 #define PA8N_CCL_IN3 \
275 	SAM_PINMUX(a, 8, n, periph)
276 
277 /* pa9_gpio */
278 #define PA9_GPIO \
279 	SAM_PINMUX(a, 9, gpio, gpio)
280 
281 /* pa9a_eic_extint9 */
282 #define PA9A_EIC_EXTINT9 \
283 	SAM_PINMUX(a, 9, a, periph)
284 
285 /* pa9b_adc0_ain9 */
286 #define PA9B_ADC0_AIN9 \
287 	SAM_PINMUX(a, 9, b, periph)
288 
289 /* pa9b_adc1_ain3 */
290 #define PA9B_ADC1_AIN3 \
291 	SAM_PINMUX(a, 9, b, periph)
292 
293 /* pa9b_ptc_xy7 */
294 #define PA9B_PTC_XY7 \
295 	SAM_PINMUX(a, 9, b, periph)
296 
297 /* pa9c_sercom0_pad1 */
298 #define PA9C_SERCOM0_PAD1 \
299 	SAM_PINMUX(a, 9, c, periph)
300 
301 /* pa9d_sercom2_pad0 */
302 #define PA9D_SERCOM2_PAD0 \
303 	SAM_PINMUX(a, 9, d, periph)
304 
305 /* pa9e_tc0_wo1 */
306 #define PA9E_TC0_WO1 \
307 	SAM_PINMUX(a, 9, e, periph)
308 
309 /* pa9f_tcc0_wo1 */
310 #define PA9F_TCC0_WO1 \
311 	SAM_PINMUX(a, 9, f, periph)
312 
313 /* pa9g_tcc1_wo5 */
314 #define PA9G_TCC1_WO5 \
315 	SAM_PINMUX(a, 9, g, periph)
316 
317 /* pa9h_qspi_data1 */
318 #define PA9H_QSPI_DATA1 \
319 	SAM_PINMUX(a, 9, h, periph)
320 
321 /* pa9i_sdhc0_dat0 */
322 #define PA9I_SDHC0_DAT0 \
323 	SAM_PINMUX(a, 9, i, periph)
324 
325 /* pa9j_iis_fs0 */
326 #define PA9J_IIS_FS0 \
327 	SAM_PINMUX(a, 9, j, periph)
328 
329 /* pa9n_ccl_in4 */
330 #define PA9N_CCL_IN4 \
331 	SAM_PINMUX(a, 9, n, periph)
332 
333 /* pa10_gpio */
334 #define PA10_GPIO \
335 	SAM_PINMUX(a, 10, gpio, gpio)
336 
337 /* pa10a_eic_extint10 */
338 #define PA10A_EIC_EXTINT10 \
339 	SAM_PINMUX(a, 10, a, periph)
340 
341 /* pa10b_adc0_ain10 */
342 #define PA10B_ADC0_AIN10 \
343 	SAM_PINMUX(a, 10, b, periph)
344 
345 /* pa10b_ptc_xy8 */
346 #define PA10B_PTC_XY8 \
347 	SAM_PINMUX(a, 10, b, periph)
348 
349 /* pa10c_sercom0_pad2 */
350 #define PA10C_SERCOM0_PAD2 \
351 	SAM_PINMUX(a, 10, c, periph)
352 
353 /* pa10d_sercom2_pad2 */
354 #define PA10D_SERCOM2_PAD2 \
355 	SAM_PINMUX(a, 10, d, periph)
356 
357 /* pa10e_tc1_wo0 */
358 #define PA10E_TC1_WO0 \
359 	SAM_PINMUX(a, 10, e, periph)
360 
361 /* pa10f_tcc0_wo2 */
362 #define PA10F_TCC0_WO2 \
363 	SAM_PINMUX(a, 10, f, periph)
364 
365 /* pa10g_tcc1_wo6 */
366 #define PA10G_TCC1_WO6 \
367 	SAM_PINMUX(a, 10, g, periph)
368 
369 /* pa10h_qspi_data2 */
370 #define PA10H_QSPI_DATA2 \
371 	SAM_PINMUX(a, 10, h, periph)
372 
373 /* pa10i_sdhc0_dat1 */
374 #define PA10I_SDHC0_DAT1 \
375 	SAM_PINMUX(a, 10, i, periph)
376 
377 /* pa10j_iis_sck0 */
378 #define PA10J_IIS_SCK0 \
379 	SAM_PINMUX(a, 10, j, periph)
380 
381 /* pa10m_gclk_io4 */
382 #define PA10M_GCLK_IO4 \
383 	SAM_PINMUX(a, 10, m, periph)
384 
385 /* pa10n_ccl_in5 */
386 #define PA10N_CCL_IN5 \
387 	SAM_PINMUX(a, 10, n, periph)
388 
389 /* pa11_gpio */
390 #define PA11_GPIO \
391 	SAM_PINMUX(a, 11, gpio, gpio)
392 
393 /* pa11a_eic_extint11 */
394 #define PA11A_EIC_EXTINT11 \
395 	SAM_PINMUX(a, 11, a, periph)
396 
397 /* pa11b_adc0_ain11 */
398 #define PA11B_ADC0_AIN11 \
399 	SAM_PINMUX(a, 11, b, periph)
400 
401 /* pa11b_ptc_xy9 */
402 #define PA11B_PTC_XY9 \
403 	SAM_PINMUX(a, 11, b, periph)
404 
405 /* pa11c_sercom0_pad3 */
406 #define PA11C_SERCOM0_PAD3 \
407 	SAM_PINMUX(a, 11, c, periph)
408 
409 /* pa11d_sercom2_pad3 */
410 #define PA11D_SERCOM2_PAD3 \
411 	SAM_PINMUX(a, 11, d, periph)
412 
413 /* pa11e_tc1_wo1 */
414 #define PA11E_TC1_WO1 \
415 	SAM_PINMUX(a, 11, e, periph)
416 
417 /* pa11f_tcc0_wo3 */
418 #define PA11F_TCC0_WO3 \
419 	SAM_PINMUX(a, 11, f, periph)
420 
421 /* pa11g_tcc1_wo7 */
422 #define PA11G_TCC1_WO7 \
423 	SAM_PINMUX(a, 11, g, periph)
424 
425 /* pa11h_qspi_data3 */
426 #define PA11H_QSPI_DATA3 \
427 	SAM_PINMUX(a, 11, h, periph)
428 
429 /* pa11i_sdhc0_dat2 */
430 #define PA11I_SDHC0_DAT2 \
431 	SAM_PINMUX(a, 11, i, periph)
432 
433 /* pa11j_iis_sdo */
434 #define PA11J_IIS_SDO \
435 	SAM_PINMUX(a, 11, j, periph)
436 
437 /* pa11m_gclk_io5 */
438 #define PA11M_GCLK_IO5 \
439 	SAM_PINMUX(a, 11, m, periph)
440 
441 /* pa11n_ccl_out1 */
442 #define PA11N_CCL_OUT1 \
443 	SAM_PINMUX(a, 11, n, periph)
444 
445 /* pa12_gpio */
446 #define PA12_GPIO \
447 	SAM_PINMUX(a, 12, gpio, gpio)
448 
449 /* pa12a_eic_extint12 */
450 #define PA12A_EIC_EXTINT12 \
451 	SAM_PINMUX(a, 12, a, periph)
452 
453 /* pa12c_sercom2_pad0 */
454 #define PA12C_SERCOM2_PAD0 \
455 	SAM_PINMUX(a, 12, c, periph)
456 
457 /* pa12d_sercom4_pad1 */
458 #define PA12D_SERCOM4_PAD1 \
459 	SAM_PINMUX(a, 12, d, periph)
460 
461 /* pa12e_tc2_wo0 */
462 #define PA12E_TC2_WO0 \
463 	SAM_PINMUX(a, 12, e, periph)
464 
465 /* pa12f_tcc0_wo6 */
466 #define PA12F_TCC0_WO6 \
467 	SAM_PINMUX(a, 12, f, periph)
468 
469 /* pa12g_tcc1_wo2 */
470 #define PA12G_TCC1_WO2 \
471 	SAM_PINMUX(a, 12, g, periph)
472 
473 /* pa12i_sdhc0_cd */
474 #define PA12I_SDHC0_CD \
475 	SAM_PINMUX(a, 12, i, periph)
476 
477 /* pa12k_pcc_den1 */
478 #define PA12K_PCC_DEN1 \
479 	SAM_PINMUX(a, 12, k, periph)
480 
481 /* pa12m_ac_cmp0 */
482 #define PA12M_AC_CMP0 \
483 	SAM_PINMUX(a, 12, m, periph)
484 
485 /* pa13_gpio */
486 #define PA13_GPIO \
487 	SAM_PINMUX(a, 13, gpio, gpio)
488 
489 /* pa13a_eic_extint13 */
490 #define PA13A_EIC_EXTINT13 \
491 	SAM_PINMUX(a, 13, a, periph)
492 
493 /* pa13c_sercom2_pad1 */
494 #define PA13C_SERCOM2_PAD1 \
495 	SAM_PINMUX(a, 13, c, periph)
496 
497 /* pa13d_sercom4_pad0 */
498 #define PA13D_SERCOM4_PAD0 \
499 	SAM_PINMUX(a, 13, d, periph)
500 
501 /* pa13e_tc2_wo1 */
502 #define PA13E_TC2_WO1 \
503 	SAM_PINMUX(a, 13, e, periph)
504 
505 /* pa13f_tcc0_wo7 */
506 #define PA13F_TCC0_WO7 \
507 	SAM_PINMUX(a, 13, f, periph)
508 
509 /* pa13g_tcc1_wo3 */
510 #define PA13G_TCC1_WO3 \
511 	SAM_PINMUX(a, 13, g, periph)
512 
513 /* pa13i_sdhc0_wp */
514 #define PA13I_SDHC0_WP \
515 	SAM_PINMUX(a, 13, i, periph)
516 
517 /* pa13k_pcc_den2 */
518 #define PA13K_PCC_DEN2 \
519 	SAM_PINMUX(a, 13, k, periph)
520 
521 /* pa13m_ac_cmp1 */
522 #define PA13M_AC_CMP1 \
523 	SAM_PINMUX(a, 13, m, periph)
524 
525 /* pa14_gpio */
526 #define PA14_GPIO \
527 	SAM_PINMUX(a, 14, gpio, gpio)
528 
529 /* pa14a_eic_extint14 */
530 #define PA14A_EIC_EXTINT14 \
531 	SAM_PINMUX(a, 14, a, periph)
532 
533 /* pa14c_sercom2_pad2 */
534 #define PA14C_SERCOM2_PAD2 \
535 	SAM_PINMUX(a, 14, c, periph)
536 
537 /* pa14d_sercom4_pad2 */
538 #define PA14D_SERCOM4_PAD2 \
539 	SAM_PINMUX(a, 14, d, periph)
540 
541 /* pa14e_tc3_wo0 */
542 #define PA14E_TC3_WO0 \
543 	SAM_PINMUX(a, 14, e, periph)
544 
545 /* pa14f_tcc2_wo0 */
546 #define PA14F_TCC2_WO0 \
547 	SAM_PINMUX(a, 14, f, periph)
548 
549 /* pa14g_tcc1_wo2 */
550 #define PA14G_TCC1_WO2 \
551 	SAM_PINMUX(a, 14, g, periph)
552 
553 /* pa14k_pcc_clk */
554 #define PA14K_PCC_CLK \
555 	SAM_PINMUX(a, 14, k, periph)
556 
557 /* pa14m_glkc_io0 */
558 #define PA14M_GLKC_IO0 \
559 	SAM_PINMUX(a, 14, m, periph)
560 
561 /* pa15_gpio */
562 #define PA15_GPIO \
563 	SAM_PINMUX(a, 15, gpio, gpio)
564 
565 /* pa15a_eic_extint15 */
566 #define PA15A_EIC_EXTINT15 \
567 	SAM_PINMUX(a, 15, a, periph)
568 
569 /* pa15c_sercom2_pad3 */
570 #define PA15C_SERCOM2_PAD3 \
571 	SAM_PINMUX(a, 15, c, periph)
572 
573 /* pa15d_sercom4_pad3 */
574 #define PA15D_SERCOM4_PAD3 \
575 	SAM_PINMUX(a, 15, d, periph)
576 
577 /* pa15e_tc3_wo1 */
578 #define PA15E_TC3_WO1 \
579 	SAM_PINMUX(a, 15, e, periph)
580 
581 /* pa15f_tcc2_wo1 */
582 #define PA15F_TCC2_WO1 \
583 	SAM_PINMUX(a, 15, f, periph)
584 
585 /* pa15g_tcc1_wo3 */
586 #define PA15G_TCC1_WO3 \
587 	SAM_PINMUX(a, 15, g, periph)
588 
589 /* pa15m_glkc_io1 */
590 #define PA15M_GLKC_IO1 \
591 	SAM_PINMUX(a, 15, m, periph)
592 
593 /* pa16_gpio */
594 #define PA16_GPIO \
595 	SAM_PINMUX(a, 16, gpio, gpio)
596 
597 /* pa16a_eic_extint0 */
598 #define PA16A_EIC_EXTINT0 \
599 	SAM_PINMUX(a, 16, a, periph)
600 
601 /* pa16b_ptc_xy10 */
602 #define PA16B_PTC_XY10 \
603 	SAM_PINMUX(a, 16, b, periph)
604 
605 /* pa16c_sercom1_pad0 */
606 #define PA16C_SERCOM1_PAD0 \
607 	SAM_PINMUX(a, 16, c, periph)
608 
609 /* pa16d_sercom3_pad1 */
610 #define PA16D_SERCOM3_PAD1 \
611 	SAM_PINMUX(a, 16, d, periph)
612 
613 /* pa16e_tc2_wo0 */
614 #define PA16E_TC2_WO0 \
615 	SAM_PINMUX(a, 16, e, periph)
616 
617 /* pa16f_tcc1_wo0 */
618 #define PA16F_TCC1_WO0 \
619 	SAM_PINMUX(a, 16, f, periph)
620 
621 /* pa16g_tcc0_wo4 */
622 #define PA16G_TCC0_WO4 \
623 	SAM_PINMUX(a, 16, g, periph)
624 
625 /* pa16k_pcc_data0 */
626 #define PA16K_PCC_DATA0 \
627 	SAM_PINMUX(a, 16, k, periph)
628 
629 /* pa16m_gclk_io2 */
630 #define PA16M_GCLK_IO2 \
631 	SAM_PINMUX(a, 16, m, periph)
632 
633 /* pa16n_ccl_in0 */
634 #define PA16N_CCL_IN0 \
635 	SAM_PINMUX(a, 16, n, periph)
636 
637 /* pa17_gpio */
638 #define PA17_GPIO \
639 	SAM_PINMUX(a, 17, gpio, gpio)
640 
641 /* pa17a_eic_extint1 */
642 #define PA17A_EIC_EXTINT1 \
643 	SAM_PINMUX(a, 17, a, periph)
644 
645 /* pa17b_ptc_xy11 */
646 #define PA17B_PTC_XY11 \
647 	SAM_PINMUX(a, 17, b, periph)
648 
649 /* pa17c_sercom1_pad1 */
650 #define PA17C_SERCOM1_PAD1 \
651 	SAM_PINMUX(a, 17, c, periph)
652 
653 /* pa17d_sercom3_pad0 */
654 #define PA17D_SERCOM3_PAD0 \
655 	SAM_PINMUX(a, 17, d, periph)
656 
657 /* pa17e_tc2_wo1 */
658 #define PA17E_TC2_WO1 \
659 	SAM_PINMUX(a, 17, e, periph)
660 
661 /* pa17f_tcc1_wo1 */
662 #define PA17F_TCC1_WO1 \
663 	SAM_PINMUX(a, 17, f, periph)
664 
665 /* pa17g_tcc0_wo5 */
666 #define PA17G_TCC0_WO5 \
667 	SAM_PINMUX(a, 17, g, periph)
668 
669 /* pa17k_pcc_data1 */
670 #define PA17K_PCC_DATA1 \
671 	SAM_PINMUX(a, 17, k, periph)
672 
673 /* pa17m_gclk_io3 */
674 #define PA17M_GCLK_IO3 \
675 	SAM_PINMUX(a, 17, m, periph)
676 
677 /* pa17n_ccl_in1 */
678 #define PA17N_CCL_IN1 \
679 	SAM_PINMUX(a, 17, n, periph)
680 
681 /* pa18_gpio */
682 #define PA18_GPIO \
683 	SAM_PINMUX(a, 18, gpio, gpio)
684 
685 /* pa18a_eic_extint2 */
686 #define PA18A_EIC_EXTINT2 \
687 	SAM_PINMUX(a, 18, a, periph)
688 
689 /* pa18b_ptc_xy12 */
690 #define PA18B_PTC_XY12 \
691 	SAM_PINMUX(a, 18, b, periph)
692 
693 /* pa18c_sercom1_pad2 */
694 #define PA18C_SERCOM1_PAD2 \
695 	SAM_PINMUX(a, 18, c, periph)
696 
697 /* pa18d_sercom3_pad2 */
698 #define PA18D_SERCOM3_PAD2 \
699 	SAM_PINMUX(a, 18, d, periph)
700 
701 /* pa18e_tc3_wo0 */
702 #define PA18E_TC3_WO0 \
703 	SAM_PINMUX(a, 18, e, periph)
704 
705 /* pa18f_tcc1_wo2 */
706 #define PA18F_TCC1_WO2 \
707 	SAM_PINMUX(a, 18, f, periph)
708 
709 /* pa18g_tcc0_wo6 */
710 #define PA18G_TCC0_WO6 \
711 	SAM_PINMUX(a, 18, g, periph)
712 
713 /* pa18k_pcc_data2 */
714 #define PA18K_PCC_DATA2 \
715 	SAM_PINMUX(a, 18, k, periph)
716 
717 /* pa18m_ac_cmp0 */
718 #define PA18M_AC_CMP0 \
719 	SAM_PINMUX(a, 18, m, periph)
720 
721 /* pa18n_ccl_in2 */
722 #define PA18N_CCL_IN2 \
723 	SAM_PINMUX(a, 18, n, periph)
724 
725 /* pa19_gpio */
726 #define PA19_GPIO \
727 	SAM_PINMUX(a, 19, gpio, gpio)
728 
729 /* pa19a_eic_extint3 */
730 #define PA19A_EIC_EXTINT3 \
731 	SAM_PINMUX(a, 19, a, periph)
732 
733 /* pa19b_ptc_xy13 */
734 #define PA19B_PTC_XY13 \
735 	SAM_PINMUX(a, 19, b, periph)
736 
737 /* pa19c_sercom1_pad3 */
738 #define PA19C_SERCOM1_PAD3 \
739 	SAM_PINMUX(a, 19, c, periph)
740 
741 /* pa19d_sercom3_pad3 */
742 #define PA19D_SERCOM3_PAD3 \
743 	SAM_PINMUX(a, 19, d, periph)
744 
745 /* pa19e_tc3_wo1 */
746 #define PA19E_TC3_WO1 \
747 	SAM_PINMUX(a, 19, e, periph)
748 
749 /* pa19f_tcc1_wo3 */
750 #define PA19F_TCC1_WO3 \
751 	SAM_PINMUX(a, 19, f, periph)
752 
753 /* pa19g_tcc0_wo7 */
754 #define PA19G_TCC0_WO7 \
755 	SAM_PINMUX(a, 19, g, periph)
756 
757 /* pa19k_pcc_data3 */
758 #define PA19K_PCC_DATA3 \
759 	SAM_PINMUX(a, 19, k, periph)
760 
761 /* pa19m_ac_cmp1 */
762 #define PA19M_AC_CMP1 \
763 	SAM_PINMUX(a, 19, m, periph)
764 
765 /* pa19n_ccl_out0 */
766 #define PA19N_CCL_OUT0 \
767 	SAM_PINMUX(a, 19, n, periph)
768 
769 /* pa20_gpio */
770 #define PA20_GPIO \
771 	SAM_PINMUX(a, 20, gpio, gpio)
772 
773 /* pa20a_eic_extint4 */
774 #define PA20A_EIC_EXTINT4 \
775 	SAM_PINMUX(a, 20, a, periph)
776 
777 /* pa20b_ptc_xy14 */
778 #define PA20B_PTC_XY14 \
779 	SAM_PINMUX(a, 20, b, periph)
780 
781 /* pa20c_sercom5_pad2 */
782 #define PA20C_SERCOM5_PAD2 \
783 	SAM_PINMUX(a, 20, c, periph)
784 
785 /* pa20d_sercom3_pad2 */
786 #define PA20D_SERCOM3_PAD2 \
787 	SAM_PINMUX(a, 20, d, periph)
788 
789 /* pa20e_tc7_wo0 */
790 #define PA20E_TC7_WO0 \
791 	SAM_PINMUX(a, 20, e, periph)
792 
793 /* pa20f_tcc1_wo4 */
794 #define PA20F_TCC1_WO4 \
795 	SAM_PINMUX(a, 20, f, periph)
796 
797 /* pa20g_tcc0_wo0 */
798 #define PA20G_TCC0_WO0 \
799 	SAM_PINMUX(a, 20, g, periph)
800 
801 /* pa20i_sdhc1_cmd */
802 #define PA20I_SDHC1_CMD \
803 	SAM_PINMUX(a, 20, i, periph)
804 
805 /* pa20j_iis_fs0 */
806 #define PA20J_IIS_FS0 \
807 	SAM_PINMUX(a, 20, j, periph)
808 
809 /* pa20k_pcc_data4 */
810 #define PA20K_PCC_DATA4 \
811 	SAM_PINMUX(a, 20, k, periph)
812 
813 /* pa21_gpio */
814 #define PA21_GPIO \
815 	SAM_PINMUX(a, 21, gpio, gpio)
816 
817 /* pa21a_eic_extint5 */
818 #define PA21A_EIC_EXTINT5 \
819 	SAM_PINMUX(a, 21, a, periph)
820 
821 /* pa21b_ptc_xy15 */
822 #define PA21B_PTC_XY15 \
823 	SAM_PINMUX(a, 21, b, periph)
824 
825 /* pa21c_sercom5_pad3 */
826 #define PA21C_SERCOM5_PAD3 \
827 	SAM_PINMUX(a, 21, c, periph)
828 
829 /* pa21d_sercom3_pad3 */
830 #define PA21D_SERCOM3_PAD3 \
831 	SAM_PINMUX(a, 21, d, periph)
832 
833 /* pa21e_tc7_wo1 */
834 #define PA21E_TC7_WO1 \
835 	SAM_PINMUX(a, 21, e, periph)
836 
837 /* pa21f_tcc1_wo5 */
838 #define PA21F_TCC1_WO5 \
839 	SAM_PINMUX(a, 21, f, periph)
840 
841 /* pa21g_tcc0_wo1 */
842 #define PA21G_TCC0_WO1 \
843 	SAM_PINMUX(a, 21, g, periph)
844 
845 /* pa21i_sdhc1_ck */
846 #define PA21I_SDHC1_CK \
847 	SAM_PINMUX(a, 21, i, periph)
848 
849 /* pa21j_iis_sdo */
850 #define PA21J_IIS_SDO \
851 	SAM_PINMUX(a, 21, j, periph)
852 
853 /* pa21k_pcc_data5 */
854 #define PA21K_PCC_DATA5 \
855 	SAM_PINMUX(a, 21, k, periph)
856 
857 /* pa22_gpio */
858 #define PA22_GPIO \
859 	SAM_PINMUX(a, 22, gpio, gpio)
860 
861 /* pa22a_eic_extint6 */
862 #define PA22A_EIC_EXTINT6 \
863 	SAM_PINMUX(a, 22, a, periph)
864 
865 /* pa22b_ptc_xy16 */
866 #define PA22B_PTC_XY16 \
867 	SAM_PINMUX(a, 22, b, periph)
868 
869 /* pa22c_sercom3_pad0 */
870 #define PA22C_SERCOM3_PAD0 \
871 	SAM_PINMUX(a, 22, c, periph)
872 
873 /* pa22d_sercom5_pad1 */
874 #define PA22D_SERCOM5_PAD1 \
875 	SAM_PINMUX(a, 22, d, periph)
876 
877 /* pa22e_tc4_wo0 */
878 #define PA22E_TC4_WO0 \
879 	SAM_PINMUX(a, 22, e, periph)
880 
881 /* pa22f_tcc1_wo6 */
882 #define PA22F_TCC1_WO6 \
883 	SAM_PINMUX(a, 22, f, periph)
884 
885 /* pa22g_tcc0_wo2 */
886 #define PA22G_TCC0_WO2 \
887 	SAM_PINMUX(a, 22, g, periph)
888 
889 /* pa22i_can0_tx */
890 #define PA22I_CAN0_TX \
891 	SAM_PINMUX(a, 22, i, periph)
892 
893 /* pa22j_iis_sdi */
894 #define PA22J_IIS_SDI \
895 	SAM_PINMUX(a, 22, j, periph)
896 
897 /* pa22k_pcc_data6 */
898 #define PA22K_PCC_DATA6 \
899 	SAM_PINMUX(a, 22, k, periph)
900 
901 /* pa22n_ccl_in6 */
902 #define PA22N_CCL_IN6 \
903 	SAM_PINMUX(a, 22, n, periph)
904 
905 /* pa23_gpio */
906 #define PA23_GPIO \
907 	SAM_PINMUX(a, 23, gpio, gpio)
908 
909 /* pa23a_eic_extint7 */
910 #define PA23A_EIC_EXTINT7 \
911 	SAM_PINMUX(a, 23, a, periph)
912 
913 /* pa23b_ptc_xy17 */
914 #define PA23B_PTC_XY17 \
915 	SAM_PINMUX(a, 23, b, periph)
916 
917 /* pa23c_sercom3_pad1 */
918 #define PA23C_SERCOM3_PAD1 \
919 	SAM_PINMUX(a, 23, c, periph)
920 
921 /* pa23d_sercom5_pad0 */
922 #define PA23D_SERCOM5_PAD0 \
923 	SAM_PINMUX(a, 23, d, periph)
924 
925 /* pa23e_tc4_wo1 */
926 #define PA23E_TC4_WO1 \
927 	SAM_PINMUX(a, 23, e, periph)
928 
929 /* pa23f_tcc1_wo7 */
930 #define PA23F_TCC1_WO7 \
931 	SAM_PINMUX(a, 23, f, periph)
932 
933 /* pa23g_tcc0_wo3 */
934 #define PA23G_TCC0_WO3 \
935 	SAM_PINMUX(a, 23, g, periph)
936 
937 /* pa23h_usb_sof */
938 #define PA23H_USB_SOF \
939 	SAM_PINMUX(a, 23, h, periph)
940 
941 /* pa23i_can0_rx */
942 #define PA23I_CAN0_RX \
943 	SAM_PINMUX(a, 23, i, periph)
944 
945 /* pa23j_iis_fs1 */
946 #define PA23J_IIS_FS1 \
947 	SAM_PINMUX(a, 23, j, periph)
948 
949 /* pa23k_pcc_data7 */
950 #define PA23K_PCC_DATA7 \
951 	SAM_PINMUX(a, 23, k, periph)
952 
953 /* pa23n_ccl_in7 */
954 #define PA23N_CCL_IN7 \
955 	SAM_PINMUX(a, 23, n, periph)
956 
957 /* pa24_gpio */
958 #define PA24_GPIO \
959 	SAM_PINMUX(a, 24, gpio, gpio)
960 
961 /* pa24a_eic_extint8 */
962 #define PA24A_EIC_EXTINT8 \
963 	SAM_PINMUX(a, 24, a, periph)
964 
965 /* pa24c_sercom3_pad2 */
966 #define PA24C_SERCOM3_PAD2 \
967 	SAM_PINMUX(a, 24, c, periph)
968 
969 /* pa24d_sercom5_pad2 */
970 #define PA24D_SERCOM5_PAD2 \
971 	SAM_PINMUX(a, 24, d, periph)
972 
973 /* pa24e_tc5_wo0 */
974 #define PA24E_TC5_WO0 \
975 	SAM_PINMUX(a, 24, e, periph)
976 
977 /* pa24f_tcc2_wo2 */
978 #define PA24F_TCC2_WO2 \
979 	SAM_PINMUX(a, 24, f, periph)
980 
981 /* pa24g_pdec_qdi0 */
982 #define PA24G_PDEC_QDI0 \
983 	SAM_PINMUX(a, 24, g, periph)
984 
985 /* pa24h_usb_dm */
986 #define PA24H_USB_DM \
987 	SAM_PINMUX(a, 24, h, periph)
988 
989 /* pa24i_can0_tx */
990 #define PA24I_CAN0_TX \
991 	SAM_PINMUX(a, 24, i, periph)
992 
993 /* pa24n_ccl_in8 */
994 #define PA24N_CCL_IN8 \
995 	SAM_PINMUX(a, 24, n, periph)
996 
997 /* pa25_gpio */
998 #define PA25_GPIO \
999 	SAM_PINMUX(a, 25, gpio, gpio)
1000 
1001 /* pa25a_eic_extint9 */
1002 #define PA25A_EIC_EXTINT9 \
1003 	SAM_PINMUX(a, 25, a, periph)
1004 
1005 /* pa25c_sercom3_pad3 */
1006 #define PA25C_SERCOM3_PAD3 \
1007 	SAM_PINMUX(a, 25, c, periph)
1008 
1009 /* pa25d_sercom5_pad3 */
1010 #define PA25D_SERCOM5_PAD3 \
1011 	SAM_PINMUX(a, 25, d, periph)
1012 
1013 /* pa25e_tc5_wo1 */
1014 #define PA25E_TC5_WO1 \
1015 	SAM_PINMUX(a, 25, e, periph)
1016 
1017 /* pa25g_pdec_qdi1 */
1018 #define PA25G_PDEC_QDI1 \
1019 	SAM_PINMUX(a, 25, g, periph)
1020 
1021 /* pa25h_usb_dp */
1022 #define PA25H_USB_DP \
1023 	SAM_PINMUX(a, 25, h, periph)
1024 
1025 /* pa25i_can0_rx */
1026 #define PA25I_CAN0_RX \
1027 	SAM_PINMUX(a, 25, i, periph)
1028 
1029 /* pa25n_ccl_out2 */
1030 #define PA25N_CCL_OUT2 \
1031 	SAM_PINMUX(a, 25, n, periph)
1032 
1033 /* pa27_gpio */
1034 #define PA27_GPIO \
1035 	SAM_PINMUX(a, 27, gpio, gpio)
1036 
1037 /* pa27a_eic_extint11 */
1038 #define PA27A_EIC_EXTINT11 \
1039 	SAM_PINMUX(a, 27, a, periph)
1040 
1041 /* pa27b_ptc_xy18 */
1042 #define PA27B_PTC_XY18 \
1043 	SAM_PINMUX(a, 27, b, periph)
1044 
1045 /* pa27m_gclk_io1 */
1046 #define PA27M_GCLK_IO1 \
1047 	SAM_PINMUX(a, 27, m, periph)
1048 
1049 /* pa30_gpio */
1050 #define PA30_GPIO \
1051 	SAM_PINMUX(a, 30, gpio, gpio)
1052 
1053 /* pa30a_eic_extint14 */
1054 #define PA30A_EIC_EXTINT14 \
1055 	SAM_PINMUX(a, 30, a, periph)
1056 
1057 /* pa30b_ptc_xy19 */
1058 #define PA30B_PTC_XY19 \
1059 	SAM_PINMUX(a, 30, b, periph)
1060 
1061 /* pa30d_sercom1_pad2 */
1062 #define PA30D_SERCOM1_PAD2 \
1063 	SAM_PINMUX(a, 30, d, periph)
1064 
1065 /* pa30e_tc6_wo0 */
1066 #define PA30E_TC6_WO0 \
1067 	SAM_PINMUX(a, 30, e, periph)
1068 
1069 /* pa30f_tcc2_wo0 */
1070 #define PA30F_TCC2_WO0 \
1071 	SAM_PINMUX(a, 30, f, periph)
1072 
1073 /* pa30h_swd_clk */
1074 #define PA30H_SWD_CLK \
1075 	SAM_PINMUX(a, 30, h, periph)
1076 
1077 /* pa30m_gclk_io0 */
1078 #define PA30M_GCLK_IO0 \
1079 	SAM_PINMUX(a, 30, m, periph)
1080 
1081 /* pa30n_ccl_in3 */
1082 #define PA30N_CCL_IN3 \
1083 	SAM_PINMUX(a, 30, n, periph)
1084 
1085 /* pa31_gpio */
1086 #define PA31_GPIO \
1087 	SAM_PINMUX(a, 31, gpio, gpio)
1088 
1089 /* pa31a_eic_extint15 */
1090 #define PA31A_EIC_EXTINT15 \
1091 	SAM_PINMUX(a, 31, a, periph)
1092 
1093 /* pa31d_sercom1_pad3 */
1094 #define PA31D_SERCOM1_PAD3 \
1095 	SAM_PINMUX(a, 31, d, periph)
1096 
1097 /* pa31e_tc6_wo1 */
1098 #define PA31E_TC6_WO1 \
1099 	SAM_PINMUX(a, 31, e, periph)
1100 
1101 /* pa31f_tcc2_wo1 */
1102 #define PA31F_TCC2_WO1 \
1103 	SAM_PINMUX(a, 31, f, periph)
1104 
1105 /* pa31h_swd_io */
1106 #define PA31H_SWD_IO \
1107 	SAM_PINMUX(a, 31, h, periph)
1108 
1109 /* pa31n_ccl_out1 */
1110 #define PA31N_CCL_OUT1 \
1111 	SAM_PINMUX(a, 31, n, periph)
1112 
1113 /* pb2_gpio */
1114 #define PB2_GPIO \
1115 	SAM_PINMUX(b, 2, gpio, gpio)
1116 
1117 /* pb2a_eic_extint2 */
1118 #define PB2A_EIC_EXTINT2 \
1119 	SAM_PINMUX(b, 2, a, periph)
1120 
1121 /* pb2b_adc0_ain14 */
1122 #define PB2B_ADC0_AIN14 \
1123 	SAM_PINMUX(b, 2, b, periph)
1124 
1125 /* pb2b_ptc_xy20 */
1126 #define PB2B_PTC_XY20 \
1127 	SAM_PINMUX(b, 2, b, periph)
1128 
1129 /* pb2d_sercom5_pad0 */
1130 #define PB2D_SERCOM5_PAD0 \
1131 	SAM_PINMUX(b, 2, d, periph)
1132 
1133 /* pb2e_tc6_wo0 */
1134 #define PB2E_TC6_WO0 \
1135 	SAM_PINMUX(b, 2, e, periph)
1136 
1137 /* pb2f_tcc2_wo2 */
1138 #define PB2F_TCC2_WO2 \
1139 	SAM_PINMUX(b, 2, f, periph)
1140 
1141 /* pb2n_ccl_out0 */
1142 #define PB2N_CCL_OUT0 \
1143 	SAM_PINMUX(b, 2, n, periph)
1144 
1145 /* pb3_gpio */
1146 #define PB3_GPIO \
1147 	SAM_PINMUX(b, 3, gpio, gpio)
1148 
1149 /* pb3a_eic_extint3 */
1150 #define PB3A_EIC_EXTINT3 \
1151 	SAM_PINMUX(b, 3, a, periph)
1152 
1153 /* pb3b_adc0_ain15 */
1154 #define PB3B_ADC0_AIN15 \
1155 	SAM_PINMUX(b, 3, b, periph)
1156 
1157 /* pb3b_ptc_xy21 */
1158 #define PB3B_PTC_XY21 \
1159 	SAM_PINMUX(b, 3, b, periph)
1160 
1161 /* pb3d_sercom5_pad1 */
1162 #define PB3D_SERCOM5_PAD1 \
1163 	SAM_PINMUX(b, 3, d, periph)
1164 
1165 /* pb3e_tc6_wo1 */
1166 #define PB3E_TC6_WO1 \
1167 	SAM_PINMUX(b, 3, e, periph)
1168 
1169 /* pb8_gpio */
1170 #define PB8_GPIO \
1171 	SAM_PINMUX(b, 8, gpio, gpio)
1172 
1173 /* pb8a_eic_extint8 */
1174 #define PB8A_EIC_EXTINT8 \
1175 	SAM_PINMUX(b, 8, a, periph)
1176 
1177 /* pb8b_adc0_ain2 */
1178 #define PB8B_ADC0_AIN2 \
1179 	SAM_PINMUX(b, 8, b, periph)
1180 
1181 /* pb8b_adc1_ain0 */
1182 #define PB8B_ADC1_AIN0 \
1183 	SAM_PINMUX(b, 8, b, periph)
1184 
1185 /* pb8b_ptc_xy1 */
1186 #define PB8B_PTC_XY1 \
1187 	SAM_PINMUX(b, 8, b, periph)
1188 
1189 /* pb8d_sercom4_pad0 */
1190 #define PB8D_SERCOM4_PAD0 \
1191 	SAM_PINMUX(b, 8, d, periph)
1192 
1193 /* pb8e_tc4_wo0 */
1194 #define PB8E_TC4_WO0 \
1195 	SAM_PINMUX(b, 8, e, periph)
1196 
1197 /* pb8n_ccl_in8 */
1198 #define PB8N_CCL_IN8 \
1199 	SAM_PINMUX(b, 8, n, periph)
1200 
1201 /* pb9_gpio */
1202 #define PB9_GPIO \
1203 	SAM_PINMUX(b, 9, gpio, gpio)
1204 
1205 /* pb9a_eic_extint9 */
1206 #define PB9A_EIC_EXTINT9 \
1207 	SAM_PINMUX(b, 9, a, periph)
1208 
1209 /* pb9b_adc0_ain3 */
1210 #define PB9B_ADC0_AIN3 \
1211 	SAM_PINMUX(b, 9, b, periph)
1212 
1213 /* pb9b_adc1_ain1 */
1214 #define PB9B_ADC1_AIN1 \
1215 	SAM_PINMUX(b, 9, b, periph)
1216 
1217 /* pb9b_ptc_xy2 */
1218 #define PB9B_PTC_XY2 \
1219 	SAM_PINMUX(b, 9, b, periph)
1220 
1221 /* pb9d_sercom4_pad1 */
1222 #define PB9D_SERCOM4_PAD1 \
1223 	SAM_PINMUX(b, 9, d, periph)
1224 
1225 /* pb9e_tc4_wo1 */
1226 #define PB9E_TC4_WO1 \
1227 	SAM_PINMUX(b, 9, e, periph)
1228 
1229 /* pb9n_ccl_out2 */
1230 #define PB9N_CCL_OUT2 \
1231 	SAM_PINMUX(b, 9, n, periph)
1232 
1233 /* pb10_gpio */
1234 #define PB10_GPIO \
1235 	SAM_PINMUX(b, 10, gpio, gpio)
1236 
1237 /* pb10a_eic_extint10 */
1238 #define PB10A_EIC_EXTINT10 \
1239 	SAM_PINMUX(b, 10, a, periph)
1240 
1241 /* pb10d_sercom4_pad2 */
1242 #define PB10D_SERCOM4_PAD2 \
1243 	SAM_PINMUX(b, 10, d, periph)
1244 
1245 /* pb10e_tc5_wo0 */
1246 #define PB10E_TC5_WO0 \
1247 	SAM_PINMUX(b, 10, e, periph)
1248 
1249 /* pb10f_tcc0_wo4 */
1250 #define PB10F_TCC0_WO4 \
1251 	SAM_PINMUX(b, 10, f, periph)
1252 
1253 /* pb10g_tcc1_wo0 */
1254 #define PB10G_TCC1_WO0 \
1255 	SAM_PINMUX(b, 10, g, periph)
1256 
1257 /* pb10h_qspi_sck */
1258 #define PB10H_QSPI_SCK \
1259 	SAM_PINMUX(b, 10, h, periph)
1260 
1261 /* pb10i_sdhc0_dat3 */
1262 #define PB10I_SDHC0_DAT3 \
1263 	SAM_PINMUX(b, 10, i, periph)
1264 
1265 /* pb10j_iis_sdi */
1266 #define PB10J_IIS_SDI \
1267 	SAM_PINMUX(b, 10, j, periph)
1268 
1269 /* pb10m_gclk_io4 */
1270 #define PB10M_GCLK_IO4 \
1271 	SAM_PINMUX(b, 10, m, periph)
1272 
1273 /* pb10n_ccl_in11 */
1274 #define PB10N_CCL_IN11 \
1275 	SAM_PINMUX(b, 10, n, periph)
1276 
1277 /* pb11_gpio */
1278 #define PB11_GPIO \
1279 	SAM_PINMUX(b, 11, gpio, gpio)
1280 
1281 /* pb11a_eic_extint11 */
1282 #define PB11A_EIC_EXTINT11 \
1283 	SAM_PINMUX(b, 11, a, periph)
1284 
1285 /* pb11d_sercom4_pad3 */
1286 #define PB11D_SERCOM4_PAD3 \
1287 	SAM_PINMUX(b, 11, d, periph)
1288 
1289 /* pb11e_tc5_wo1 */
1290 #define PB11E_TC5_WO1 \
1291 	SAM_PINMUX(b, 11, e, periph)
1292 
1293 /* pb11f_tcc0_wo5 */
1294 #define PB11F_TCC0_WO5 \
1295 	SAM_PINMUX(b, 11, f, periph)
1296 
1297 /* pb11g_tcc1_wo1 */
1298 #define PB11G_TCC1_WO1 \
1299 	SAM_PINMUX(b, 11, g, periph)
1300 
1301 /* pb11h_qspi_cs */
1302 #define PB11H_QSPI_CS \
1303 	SAM_PINMUX(b, 11, h, periph)
1304 
1305 /* pb11i_sdhc0_ck */
1306 #define PB11I_SDHC0_CK \
1307 	SAM_PINMUX(b, 11, i, periph)
1308 
1309 /* pb11j_iis_fs1 */
1310 #define PB11J_IIS_FS1 \
1311 	SAM_PINMUX(b, 11, j, periph)
1312 
1313 /* pb11m_gclk_io5 */
1314 #define PB11M_GCLK_IO5 \
1315 	SAM_PINMUX(b, 11, m, periph)
1316 
1317 /* pb11n_ccl_out1 */
1318 #define PB11N_CCL_OUT1 \
1319 	SAM_PINMUX(b, 11, n, periph)
1320 
1321 /* pb22_gpio */
1322 #define PB22_GPIO \
1323 	SAM_PINMUX(b, 22, gpio, gpio)
1324 
1325 /* pb22a_eic_extint6 */
1326 #define PB22A_EIC_EXTINT6 \
1327 	SAM_PINMUX(b, 22, a, periph)
1328 
1329 /* pb22c_sercom1_pad2 */
1330 #define PB22C_SERCOM1_PAD2 \
1331 	SAM_PINMUX(b, 22, c, periph)
1332 
1333 /* pb22d_sercom5_pad2 */
1334 #define PB22D_SERCOM5_PAD2 \
1335 	SAM_PINMUX(b, 22, d, periph)
1336 
1337 /* pb22e_tc7_wo0 */
1338 #define PB22E_TC7_WO0 \
1339 	SAM_PINMUX(b, 22, e, periph)
1340 
1341 /* pb22g_pdec_qdi2 */
1342 #define PB22G_PDEC_QDI2 \
1343 	SAM_PINMUX(b, 22, g, periph)
1344 
1345 /* pb22h_usb_sof */
1346 #define PB22H_USB_SOF \
1347 	SAM_PINMUX(b, 22, h, periph)
1348 
1349 /* pb22m_gclk_io0 */
1350 #define PB22M_GCLK_IO0 \
1351 	SAM_PINMUX(b, 22, m, periph)
1352 
1353 /* pb22n_ccl_in0 */
1354 #define PB22N_CCL_IN0 \
1355 	SAM_PINMUX(b, 22, n, periph)
1356 
1357 /* pb23_gpio */
1358 #define PB23_GPIO \
1359 	SAM_PINMUX(b, 23, gpio, gpio)
1360 
1361 /* pb23a_eic_extint7 */
1362 #define PB23A_EIC_EXTINT7 \
1363 	SAM_PINMUX(b, 23, a, periph)
1364 
1365 /* pb23c_sercom1_pad3 */
1366 #define PB23C_SERCOM1_PAD3 \
1367 	SAM_PINMUX(b, 23, c, periph)
1368 
1369 /* pb23d_sercom5_pad3 */
1370 #define PB23D_SERCOM5_PAD3 \
1371 	SAM_PINMUX(b, 23, d, periph)
1372 
1373 /* pb23e_tc7_wo1 */
1374 #define PB23E_TC7_WO1 \
1375 	SAM_PINMUX(b, 23, e, periph)
1376 
1377 /* pb23g_pdec_qdi0 */
1378 #define PB23G_PDEC_QDI0 \
1379 	SAM_PINMUX(b, 23, g, periph)
1380 
1381 /* pb23m_gclk_io1 */
1382 #define PB23M_GCLK_IO1 \
1383 	SAM_PINMUX(b, 23, m, periph)
1384 
1385 /* pb23n_ccl_out0 */
1386 #define PB23N_CCL_OUT0 \
1387 	SAM_PINMUX(b, 23, n, periph)
1388