1/*
2 * Copyright (c) 2019, Linaro
3 *
4 * SPDX-License-Identifier: Apache-2.0
5 */
6
7#include <nxp/nxp_rt10xx.dtsi>
8
9&flexram {
10	/* FlexRAM OCRAM is at a different address on RT1060 */
11	/delete-node/ ocram@20200000;
12	ocram: ocram@20280000 {
13		compatible = "zephyr,memory-region", "mmio-sram";
14		reg = <0x20280000 DT_SIZE_K(256)>;
15		zephyr,memory-region = "OCRAM";
16	};
17
18	flexram,num-ram-banks = <16>;
19	/* default fuse */
20	flexram,bank-spec = <FLEXRAM_OCRAM>,
21			     <FLEXRAM_OCRAM>,
22			     <FLEXRAM_OCRAM>,
23			     <FLEXRAM_OCRAM>,
24			     <FLEXRAM_DTCM>,
25			     <FLEXRAM_DTCM>,
26			     <FLEXRAM_ITCM>,
27			     <FLEXRAM_ITCM>,
28			     <FLEXRAM_ITCM>,
29			     <FLEXRAM_ITCM>,
30			     <FLEXRAM_DTCM>,
31			     <FLEXRAM_DTCM>,
32			     <FLEXRAM_OCRAM>,
33			     <FLEXRAM_OCRAM>,
34			     <FLEXRAM_OCRAM>,
35			     <FLEXRAM_OCRAM>;
36};
37
38&ccm {
39	arm-podf {
40		clock-div = <2>;
41	};
42
43	ipg-podf {
44		clock-div = <4>;
45	};
46};
47
48/ {
49	soc {
50		/* i.MX rt1060 has a second Ethernet controller. */
51		enet2: ethernet@402d4000 {
52			compatible = "nxp,enet";
53			reg = <0x402d4000 0x628>;
54			clocks = <&ccm IMX_CCM_ENET_CLK 0 0>;
55			enet2_mac: ethernet {
56				compatible = "nxp,enet-mac";
57				interrupts = <152 0>;
58				interrupt-names = "COMMON";
59				nxp,mdio = <&enet2_mdio>;
60				nxp,ptp-clock = <&enet_ptp_clock>;
61				status = "disabled";
62			};
63			enet2_mdio: mdio {
64				compatible = "nxp,enet-mdio";
65				status = "disabled";
66				#address-cells = <1>;
67				#size-cells = <0>;
68			};
69			enet2_ptp_clock: ptp_clock {
70				compatible = "nxp,enet-ptp-clock";
71				status = "disabled";
72				interrupts = <153 0>;
73				interrupt-names = "IEEE1588_TMR";
74				clocks = <&ccm IMX_CCM_ENET_PLL 0 0>;
75			};
76		};
77
78		/* RT1060 has a dedicated OCRAM region */
79		ocram2: ocram@20200000 {
80			compatible = "zephyr,memory-region", "mmio-sram";
81			reg = <0x20200000 DT_SIZE_K(512)>;
82			zephyr,memory-region = "OCRAM2";
83		};
84
85		flexio2: flexio@401b0000 {
86			compatible = "nxp,flexio";
87			reg = <0x401b0000 0x4000>;
88			status = "disabled";
89			interrupts = <91 0>;
90			clocks = <&ccm IMX_CCM_FLEXIO2_3_CLK 0 0>;
91		};
92
93		flexio3: flexio@42020000 {
94			compatible = "nxp,flexio";
95			reg = <0x42020000 0x4000>;
96			status = "disabled";
97			interrupts = <156 0>;
98			clocks = <&ccm IMX_CCM_FLEXIO2_3_CLK 0 0>;
99		};
100	};
101};
102
103/*
104 * GPIO pinmux options. These options define the pinmux settings
105 * for GPIO ports on the package, so that the GPIO driver can
106 * select GPIO mux options during GPIO configuration.
107 */
108
109&gpio1{
110	pinmux = <&iomuxc_gpio_ad_b0_00_gpio1_io00>,
111		<&iomuxc_gpio_ad_b0_01_gpio1_io01>,
112		<&iomuxc_gpio_ad_b0_02_gpio1_io02>,
113		<&iomuxc_gpio_ad_b0_03_gpio1_io03>,
114		<&iomuxc_gpio_ad_b0_04_gpio1_io04>,
115		<&iomuxc_gpio_ad_b0_05_gpio1_io05>,
116		<&iomuxc_gpio_ad_b0_06_gpio1_io06>,
117		<&iomuxc_gpio_ad_b0_07_gpio1_io07>,
118		<&iomuxc_gpio_ad_b0_08_gpio1_io08>,
119		<&iomuxc_gpio_ad_b0_09_gpio1_io09>,
120		<&iomuxc_gpio_ad_b0_10_gpio1_io10>,
121		<&iomuxc_gpio_ad_b0_11_gpio1_io11>,
122		<&iomuxc_gpio_ad_b0_12_gpio1_io12>,
123		<&iomuxc_gpio_ad_b0_13_gpio1_io13>,
124		<&iomuxc_gpio_ad_b0_14_gpio1_io14>,
125		<&iomuxc_gpio_ad_b0_15_gpio1_io15>,
126		<&iomuxc_gpio_ad_b1_00_gpio1_io16>,
127		<&iomuxc_gpio_ad_b1_01_gpio1_io17>,
128		<&iomuxc_gpio_ad_b1_02_gpio1_io18>,
129		<&iomuxc_gpio_ad_b1_03_gpio1_io19>,
130		<&iomuxc_gpio_ad_b1_04_gpio1_io20>,
131		<&iomuxc_gpio_ad_b1_05_gpio1_io21>,
132		<&iomuxc_gpio_ad_b1_06_gpio1_io22>,
133		<&iomuxc_gpio_ad_b1_07_gpio1_io23>,
134		<&iomuxc_gpio_ad_b1_08_gpio1_io24>,
135		<&iomuxc_gpio_ad_b1_09_gpio1_io25>,
136		<&iomuxc_gpio_ad_b1_10_gpio1_io26>,
137		<&iomuxc_gpio_ad_b1_11_gpio1_io27>,
138		<&iomuxc_gpio_ad_b1_12_gpio1_io28>,
139		<&iomuxc_gpio_ad_b1_13_gpio1_io29>,
140		<&iomuxc_gpio_ad_b1_14_gpio1_io30>,
141		<&iomuxc_gpio_ad_b1_15_gpio1_io31>;
142};
143
144&gpio2{
145	pinmux = <&iomuxc_gpio_b0_00_gpio2_io00>,
146		<&iomuxc_gpio_b0_01_gpio2_io01>,
147		<&iomuxc_gpio_b0_02_gpio2_io02>,
148		<&iomuxc_gpio_b0_03_gpio2_io03>,
149		<&iomuxc_gpio_b0_04_gpio2_io04>,
150		<&iomuxc_gpio_b0_05_gpio2_io05>,
151		<&iomuxc_gpio_b0_06_gpio2_io06>,
152		<&iomuxc_gpio_b0_07_gpio2_io07>,
153		<&iomuxc_gpio_b0_08_gpio2_io08>,
154		<&iomuxc_gpio_b0_09_gpio2_io09>,
155		<&iomuxc_gpio_b0_10_gpio2_io10>,
156		<&iomuxc_gpio_b0_11_gpio2_io11>,
157		<&iomuxc_gpio_b0_12_gpio2_io12>,
158		<&iomuxc_gpio_b0_13_gpio2_io13>,
159		<&iomuxc_gpio_b0_14_gpio2_io14>,
160		<&iomuxc_gpio_b0_15_gpio2_io15>,
161		<&iomuxc_gpio_b1_00_gpio2_io16>,
162		<&iomuxc_gpio_b1_01_gpio2_io17>,
163		<&iomuxc_gpio_b1_02_gpio2_io18>,
164		<&iomuxc_gpio_b1_03_gpio2_io19>,
165		<&iomuxc_gpio_b1_04_gpio2_io20>,
166		<&iomuxc_gpio_b1_05_gpio2_io21>,
167		<&iomuxc_gpio_b1_06_gpio2_io22>,
168		<&iomuxc_gpio_b1_07_gpio2_io23>,
169		<&iomuxc_gpio_b1_08_gpio2_io24>,
170		<&iomuxc_gpio_b1_09_gpio2_io25>,
171		<&iomuxc_gpio_b1_10_gpio2_io26>,
172		<&iomuxc_gpio_b1_11_gpio2_io27>,
173		<&iomuxc_gpio_b1_12_gpio2_io28>,
174		<&iomuxc_gpio_b1_13_gpio2_io29>,
175		<&iomuxc_gpio_b1_14_gpio2_io30>,
176		<&iomuxc_gpio_b1_15_gpio2_io31>;
177};
178
179&gpio3{
180	pinmux = <&iomuxc_gpio_sd_b1_00_gpio3_io00>,
181		<&iomuxc_gpio_sd_b1_01_gpio3_io01>,
182		<&iomuxc_gpio_sd_b1_02_gpio3_io02>,
183		<&iomuxc_gpio_sd_b1_03_gpio3_io03>,
184		<&iomuxc_gpio_sd_b1_04_gpio3_io04>,
185		<&iomuxc_gpio_sd_b1_05_gpio3_io05>,
186		<&iomuxc_gpio_sd_b1_06_gpio3_io06>,
187		<&iomuxc_gpio_sd_b1_07_gpio3_io07>,
188		<&iomuxc_gpio_sd_b1_08_gpio3_io08>,
189		<&iomuxc_gpio_sd_b1_09_gpio3_io09>,
190		<&iomuxc_gpio_sd_b1_10_gpio3_io10>,
191		<&iomuxc_gpio_sd_b1_11_gpio3_io11>,
192		<&iomuxc_gpio_sd_b0_00_gpio3_io12>,
193		<&iomuxc_gpio_sd_b0_01_gpio3_io13>,
194		<&iomuxc_gpio_sd_b0_02_gpio3_io14>,
195		<&iomuxc_gpio_sd_b0_03_gpio3_io15>,
196		<&iomuxc_gpio_sd_b0_04_gpio3_io16>,
197		<&iomuxc_gpio_sd_b0_05_gpio3_io17>,
198		<&iomuxc_gpio_emc_32_gpio3_io18>,
199		<&iomuxc_gpio_emc_33_gpio3_io19>,
200		<&iomuxc_gpio_emc_34_gpio3_io20>,
201		<&iomuxc_gpio_emc_35_gpio3_io21>,
202		<&iomuxc_gpio_emc_36_gpio3_io22>,
203		<&iomuxc_gpio_emc_37_gpio3_io23>,
204		<&iomuxc_gpio_emc_38_gpio3_io24>,
205		<&iomuxc_gpio_emc_39_gpio3_io25>,
206		<&iomuxc_gpio_emc_40_gpio3_io26>,
207		<&iomuxc_gpio_emc_41_gpio3_io27>;
208};
209
210&gpio4{
211	pinmux = <&iomuxc_gpio_emc_00_gpio4_io00>,
212		<&iomuxc_gpio_emc_01_gpio4_io01>,
213		<&iomuxc_gpio_emc_02_gpio4_io02>,
214		<&iomuxc_gpio_emc_03_gpio4_io03>,
215		<&iomuxc_gpio_emc_04_gpio4_io04>,
216		<&iomuxc_gpio_emc_05_gpio4_io05>,
217		<&iomuxc_gpio_emc_06_gpio4_io06>,
218		<&iomuxc_gpio_emc_07_gpio4_io07>,
219		<&iomuxc_gpio_emc_08_gpio4_io08>,
220		<&iomuxc_gpio_emc_09_gpio4_io09>,
221		<&iomuxc_gpio_emc_10_gpio4_io10>,
222		<&iomuxc_gpio_emc_11_gpio4_io11>,
223		<&iomuxc_gpio_emc_12_gpio4_io12>,
224		<&iomuxc_gpio_emc_13_gpio4_io13>,
225		<&iomuxc_gpio_emc_14_gpio4_io14>,
226		<&iomuxc_gpio_emc_15_gpio4_io15>,
227		<&iomuxc_gpio_emc_16_gpio4_io16>,
228		<&iomuxc_gpio_emc_17_gpio4_io17>,
229		<&iomuxc_gpio_emc_18_gpio4_io18>,
230		<&iomuxc_gpio_emc_19_gpio4_io19>,
231		<&iomuxc_gpio_emc_20_gpio4_io20>,
232		<&iomuxc_gpio_emc_21_gpio4_io21>,
233		<&iomuxc_gpio_emc_22_gpio4_io22>,
234		<&iomuxc_gpio_emc_23_gpio4_io23>,
235		<&iomuxc_gpio_emc_24_gpio4_io24>,
236		<&iomuxc_gpio_emc_25_gpio4_io25>,
237		<&iomuxc_gpio_emc_26_gpio4_io26>,
238		<&iomuxc_gpio_emc_27_gpio4_io27>,
239		<&iomuxc_gpio_emc_28_gpio4_io28>,
240		<&iomuxc_gpio_emc_29_gpio4_io29>,
241		<&iomuxc_gpio_emc_30_gpio4_io30>,
242		<&iomuxc_gpio_emc_31_gpio4_io31>;
243};
244
245&gpio5{
246	pinmux = <&iomuxc_snvs_wakeup_gpio5_io00>,
247		<&iomuxc_snvs_pmic_on_req_gpio5_io01>,
248		<&iomuxc_snvs_pmic_stby_req_gpio5_io02>;
249};
250
251&gpio6{
252	pinmux = <&iomuxc_gpio_ad_b0_00_gpio6_io00>,
253		<&iomuxc_gpio_ad_b0_01_gpio6_io01>,
254		<&iomuxc_gpio_ad_b0_02_gpio6_io02>,
255		<&iomuxc_gpio_ad_b0_03_gpio6_io03>,
256		<&iomuxc_gpio_ad_b0_04_gpio6_io04>,
257		<&iomuxc_gpio_ad_b0_05_gpio6_io05>,
258		<&iomuxc_gpio_ad_b0_06_gpio6_io06>,
259		<&iomuxc_gpio_ad_b0_07_gpio6_io07>,
260		<&iomuxc_gpio_ad_b0_08_gpio6_io08>,
261		<&iomuxc_gpio_ad_b0_09_gpio6_io09>,
262		<&iomuxc_gpio_ad_b0_10_gpio6_io10>,
263		<&iomuxc_gpio_ad_b0_11_gpio6_io11>,
264		<&iomuxc_gpio_ad_b0_12_gpio6_io12>,
265		<&iomuxc_gpio_ad_b0_13_gpio6_io13>,
266		<&iomuxc_gpio_ad_b0_14_gpio6_io14>,
267		<&iomuxc_gpio_ad_b0_15_gpio6_io15>,
268		<&iomuxc_gpio_ad_b1_00_gpio6_io16>,
269		<&iomuxc_gpio_ad_b1_01_gpio6_io17>,
270		<&iomuxc_gpio_ad_b1_02_gpio6_io18>,
271		<&iomuxc_gpio_ad_b1_03_gpio6_io19>,
272		<&iomuxc_gpio_ad_b1_04_gpio6_io20>,
273		<&iomuxc_gpio_ad_b1_05_gpio6_io21>,
274		<&iomuxc_gpio_ad_b1_06_gpio6_io22>,
275		<&iomuxc_gpio_ad_b1_07_gpio6_io23>,
276		<&iomuxc_gpio_ad_b1_08_gpio6_io24>,
277		<&iomuxc_gpio_ad_b1_09_gpio6_io25>,
278		<&iomuxc_gpio_ad_b1_10_gpio6_io26>,
279		<&iomuxc_gpio_ad_b1_11_gpio6_io27>,
280		<&iomuxc_gpio_ad_b1_12_gpio6_io28>,
281		<&iomuxc_gpio_ad_b1_13_gpio6_io29>,
282		<&iomuxc_gpio_ad_b1_14_gpio6_io30>,
283		<&iomuxc_gpio_ad_b1_15_gpio6_io31>;
284};
285
286&gpio7{
287	pinmux = <&iomuxc_gpio_b0_00_gpio7_io00>,
288		<&iomuxc_gpio_b0_01_gpio7_io01>,
289		<&iomuxc_gpio_b0_02_gpio7_io02>,
290		<&iomuxc_gpio_b0_03_gpio7_io03>,
291		<&iomuxc_gpio_b0_04_gpio7_io04>,
292		<&iomuxc_gpio_b0_05_gpio7_io05>,
293		<&iomuxc_gpio_b0_06_gpio7_io06>,
294		<&iomuxc_gpio_b0_07_gpio7_io07>,
295		<&iomuxc_gpio_b0_08_gpio7_io08>,
296		<&iomuxc_gpio_b0_09_gpio7_io09>,
297		<&iomuxc_gpio_b0_10_gpio7_io10>,
298		<&iomuxc_gpio_b0_11_gpio7_io11>,
299		<&iomuxc_gpio_b0_12_gpio7_io12>,
300		<&iomuxc_gpio_b0_13_gpio7_io13>,
301		<&iomuxc_gpio_b0_14_gpio7_io14>,
302		<&iomuxc_gpio_b0_15_gpio7_io15>,
303		<&iomuxc_gpio_b1_00_gpio7_io16>,
304		<&iomuxc_gpio_b1_01_gpio7_io17>,
305		<&iomuxc_gpio_b1_02_gpio7_io18>,
306		<&iomuxc_gpio_b1_03_gpio7_io19>,
307		<&iomuxc_gpio_b1_04_gpio7_io20>,
308		<&iomuxc_gpio_b1_05_gpio7_io21>,
309		<&iomuxc_gpio_b1_06_gpio7_io22>,
310		<&iomuxc_gpio_b1_07_gpio7_io23>,
311		<&iomuxc_gpio_b1_08_gpio7_io24>,
312		<&iomuxc_gpio_b1_09_gpio7_io25>,
313		<&iomuxc_gpio_b1_10_gpio7_io26>,
314		<&iomuxc_gpio_b1_11_gpio7_io27>,
315		<&iomuxc_gpio_b1_12_gpio7_io28>,
316		<&iomuxc_gpio_b1_13_gpio7_io29>,
317		<&iomuxc_gpio_b1_14_gpio7_io30>,
318		<&iomuxc_gpio_b1_15_gpio7_io31>;
319};
320
321&gpio8{
322	pinmux = <&iomuxc_gpio_sd_b1_00_gpio8_io00>,
323		<&iomuxc_gpio_sd_b1_01_gpio8_io01>,
324		<&iomuxc_gpio_sd_b1_02_gpio8_io02>,
325		<&iomuxc_gpio_sd_b1_03_gpio8_io03>,
326		<&iomuxc_gpio_sd_b1_04_gpio8_io04>,
327		<&iomuxc_gpio_sd_b1_05_gpio8_io05>,
328		<&iomuxc_gpio_sd_b1_06_gpio8_io06>,
329		<&iomuxc_gpio_sd_b1_07_gpio8_io07>,
330		<&iomuxc_gpio_sd_b1_08_gpio8_io08>,
331		<&iomuxc_gpio_sd_b1_09_gpio8_io09>,
332		<&iomuxc_gpio_sd_b1_10_gpio8_io10>,
333		<&iomuxc_gpio_sd_b1_11_gpio8_io11>,
334		<&iomuxc_gpio_sd_b0_00_gpio8_io12>,
335		<&iomuxc_gpio_sd_b0_01_gpio8_io13>,
336		<&iomuxc_gpio_sd_b0_02_gpio8_io14>,
337		<&iomuxc_gpio_sd_b0_03_gpio8_io15>,
338		<&iomuxc_gpio_sd_b0_04_gpio8_io16>,
339		<&iomuxc_gpio_sd_b0_05_gpio8_io17>,
340		<&iomuxc_gpio_emc_32_gpio8_io18>,
341		<&iomuxc_gpio_emc_33_gpio8_io19>,
342		<&iomuxc_gpio_emc_34_gpio8_io20>,
343		<&iomuxc_gpio_emc_35_gpio8_io21>,
344		<&iomuxc_gpio_emc_36_gpio8_io22>,
345		<&iomuxc_gpio_emc_37_gpio8_io23>,
346		<&iomuxc_gpio_emc_38_gpio8_io24>,
347		<&iomuxc_gpio_emc_39_gpio8_io25>,
348		<&iomuxc_gpio_emc_40_gpio8_io26>,
349		<&iomuxc_gpio_emc_41_gpio8_io27>;
350};
351
352&gpio9{
353	pinmux = <&iomuxc_gpio_emc_00_gpio9_io00>,
354		<&iomuxc_gpio_emc_01_gpio9_io01>,
355		<&iomuxc_gpio_emc_02_gpio9_io02>,
356		<&iomuxc_gpio_emc_03_gpio9_io03>,
357		<&iomuxc_gpio_emc_04_gpio9_io04>,
358		<&iomuxc_gpio_emc_05_gpio9_io05>,
359		<&iomuxc_gpio_emc_06_gpio9_io06>,
360		<&iomuxc_gpio_emc_07_gpio9_io07>,
361		<&iomuxc_gpio_emc_08_gpio9_io08>,
362		<&iomuxc_gpio_emc_09_gpio9_io09>,
363		<&iomuxc_gpio_emc_10_gpio9_io10>,
364		<&iomuxc_gpio_emc_11_gpio9_io11>,
365		<&iomuxc_gpio_emc_12_gpio9_io12>,
366		<&iomuxc_gpio_emc_13_gpio9_io13>,
367		<&iomuxc_gpio_emc_14_gpio9_io14>,
368		<&iomuxc_gpio_emc_15_gpio9_io15>,
369		<&iomuxc_gpio_emc_16_gpio9_io16>,
370		<&iomuxc_gpio_emc_17_gpio9_io17>,
371		<&iomuxc_gpio_emc_18_gpio9_io18>,
372		<&iomuxc_gpio_emc_19_gpio9_io19>,
373		<&iomuxc_gpio_emc_20_gpio9_io20>,
374		<&iomuxc_gpio_emc_21_gpio9_io21>,
375		<&iomuxc_gpio_emc_22_gpio9_io22>,
376		<&iomuxc_gpio_emc_23_gpio9_io23>,
377		<&iomuxc_gpio_emc_24_gpio9_io24>,
378		<&iomuxc_gpio_emc_25_gpio9_io25>,
379		<&iomuxc_gpio_emc_26_gpio9_io26>,
380		<&iomuxc_gpio_emc_27_gpio9_io27>,
381		<&iomuxc_gpio_emc_28_gpio9_io28>,
382		<&iomuxc_gpio_emc_29_gpio9_io29>,
383		<&iomuxc_gpio_emc_30_gpio9_io30>,
384		<&iomuxc_gpio_emc_31_gpio9_io31>;
385};
386